[go: up one dir, main page]

JP2018151630A - 表示システム - Google Patents

表示システム Download PDF

Info

Publication number
JP2018151630A
JP2018151630A JP2018042636A JP2018042636A JP2018151630A JP 2018151630 A JP2018151630 A JP 2018151630A JP 2018042636 A JP2018042636 A JP 2018042636A JP 2018042636 A JP2018042636 A JP 2018042636A JP 2018151630 A JP2018151630 A JP 2018151630A
Authority
JP
Japan
Prior art keywords
transistor
layer
display
insulating layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018042636A
Other languages
English (en)
Other versions
JP2018151630A5 (ja
Inventor
宗広 上妻
Munehiro Kozuma
宗広 上妻
青木　健
Takeshi Aoki
健 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018151630A publication Critical patent/JP2018151630A/ja
Publication of JP2018151630A5 publication Critical patent/JP2018151630A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】占有面積が低減された表示システムを提供する。【解決手段】表示装置と、ディスプレイコントローラと、を含む表示システム。表示装置は、ｍ行ｎ列（ｍおよびｎは、それぞれ２以上の整数）に配置された複数の画素を有する。ディスプレイコントローラは、設定パラメータに基づいて画像データを加工する機能と、加工された画像データを表示装置に供給する機能と、を有する。また、画像データの加工に用いる設定パラメータは、行番号に応じて決定される。【選択図】図１

Description

本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関する。または、本明細書等で開示する発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、半導体装置、表示装置または表示システムなどに関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置と言える場合がある。もしくは、これらは半導体装置を有すると言える場合がある。
各画素に表示素子を駆動するためのトランジスタを有するアクティブマトリクス型の表示装置が知られている。例えば、表示素子として液晶素子を用いたアクティブマトリクス型の液晶表示装置や、表示素子として有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子などの発光素子を用いたアクティブマトリクス型の発光表示装置などが知られている。これらのアクティブマトリクス型の表示装置は、単純マトリクス型の表示装置に比べて画面の大型化や高精細化が容易であり、消費電力の低減などの面で有利である。
特許文献１には、表示素子として有機ＥＬ素子が用いられた発光表示装置が開示されている。
また、アクティブマトリクスの表示装置においては、画面サイズが対角３０インチ以上と大型化する傾向にあり、対角６０インチ以上さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、フルハイビジョン（画素数１９２０×１０８０。「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）、ウルトラハイビジョン（画素数３８４０×２１６０。「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）、スーパーハイビジョン（画素数７６８０×４３２０。「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）と高精細化の傾向にある。
特開２０１４−１９７５２２号公報
入力された色データと表示装置の発色特性を一致させるため、ガンマ値や、ＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ）に示された値などを補正値として用いて、色毎に信号補正処理が行なわれている。信号補正処理を行なう回路を色毎に設けると、処理回路の占有面積が増加してしまうという問題がある。
また、表示装置の大型化、高精細化に伴って、信号補正処理の高速化が求められている。特に、８Ｋ以上の解像度の表示装置では、信号補正処理のさらなる高速化が求められている。特に、表示装置が１本のビデオ信号線に異なる色を制御する画素が複数接続する構成を有する場合、行毎に（走査線毎に）信号補正処理の設定パラメータを切りかえる必要があるため、信号補正処理のさらなる高速化が求められている。
本発明の一態様は、表示品位が良好な表示システムを提供することを課題の一つとする。または、消費電力の少ない表示システムを提供することを課題の一とする。または、生産性の良好な表示システムを提供することを課題の一とする。または、信頼性が良好な表示システムを提供することを課題の一つとする。または、占有面積が低減された表示システムを提供することを課題の一つとする。または、新規な表示システムを提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
表示装置と、ディスプレイコントローラと、を含む表示システム。表示装置は、ｍ行ｎ列（ｍおよびｎは、それぞれ２以上の整数）に配置された複数の画素を有する。ディスプレイコントローラは、設定パラメータに基づいて画像データを加工する機能と、加工された画像データを表示装置に供給する機能と、を有する。また、画像データの加工に用いる設定パラメータは、行番号に応じて決定される。
本発明の一態様は、表示装置と、ディスプレイコントローラと、を含み、表示装置は、表示部を有し、表示部は、ｍ行ｎ列に配置された複数の画素と、ｍ行の走査線と、ｎ列のビデオ信号線と、を含み、ディスプレイコントローラは、設定レジスタと、マスタコントローラと、データ処理回路と、を含み、設定レジスタは、複数の設定パラメータを保持する機能を有し、マスタコントローラは、走査線の行番号に応じて、複数の設定パラメータの一がデータ処理回路に入力されるように設定レジスタを制御する機能を有し、データ処理回路は、入力された設定パラメータに基づいて、第１の画像データを第２の画像データに加工する機能を有し、ディスプレイコントローラは、第２の画像データを表示装置に供給する機能を有することを特徴とする表示システムである。
または、本発明の一態様は、上記において、ｊ列目（ｊは１以上ｎ以下の整数）のビデオ信号線が、複数の画素のうち、第１の色を制御する画素と、第２の色を制御する画素と、に電気的に接続されていることを特徴とする表示システムである。
本発明の一態様によれば、表示品位が良好な表示システムを提供できる。または、消費電力の少ない表示システムを提供できる。または、生産性の良好な表示システムを提供できる。または、信頼性が良好な表示システムを提供できる。または、占有面積が低減された表示システムを提供できる。または、新規な表示システムを提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様を説明するブロック図。 本発明の一態様を説明するブロック図。 本発明の一態様を説明するブロック図。 本発明の一態様を説明するタイミングチャート。 本発明の一態様を説明するフローチャート。 本発明の一態様を説明するブロック図。 画素の構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 トランジスタの構成例を説明する図。 表示装置の構成例を説明する図。 表示装置の構成例を説明する図。 電子機器を説明する図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、発明の理解を容易とするため、省略して示すことがある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等において、「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において付された序数詞と、特許請求の範囲において付された序数詞が異なる場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって設けられている場合なども含む。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、本明細書等に示すトランジスタは、特に断りがない場合、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、特に断りがない場合、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、特に断りがない場合、０Ｖよりも大きいものとする。
なお、本明細書等において、バックゲートを有するトランジスタのＶｔｈとは、特に断りがない場合、バックゲートの電位をソースまたはゲートと同電位としたときのＶｔｈをいう。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースを基準とした時のゲートとソースの間の電位差（以下、「Ｖｇ」ともいう。）がしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、Ｖｇがしきい値電圧（以下、「Ｖｔｈ」ともいう。）よりも低いときのドレイン電流を言う場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して設けられている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、本明細書において、「平行」とは、明示されている場合を除き、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、明示されている場合を除き、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、明示されている場合を除き、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、明示されている場合を除き、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
（実施の形態１）
本発明の一態様の表示システム１０００の構成例について、図面を用いて説明する。
＜構成例＞
図１は、表示システム１０００の構成例を説明するためのブロック図である。表示システム１０００は、ディスプレイコントローラ１００、表示装置１１０、プロセッサ１２０、ＤＲＡＭ１３０、ＤＲＡＭコントローラ１３１、およびクロック生成回路１６０を有する。
ＤＲＡＭ１３０は、画像データを保持する機能を有する。例えば、フレームメモリとして画像データを保持する。また、複数フレームを保持することで、フレーム間の画像データ比較等の処理を可能とする。プロセッサ１２０とディスプレイコントローラ１００間のデータ授受を可能とする。
ＤＲＡＭコントローラ１３１は、ＤＲＡＭ１３０の書き込み及び読み出しの制御や、ＤＲＡＭ１３０の制御信号を生成する機能を有する。また、ＤＲＡＭコントローラ１３１は、データ処理回路１２１と電気的に接続される。クロック生成回路１６０は、クロック信号を生成し、ディスプレイコントローラ１００に供給する機能を有する。
〔ディスプレイコントローラ１００〕
ディスプレイコントローラ１００は、入力Ｉ／Ｆ１０１、マスタコントローラ１０２、データ処理回路１０３、フレームメモリ１０４、出力Ｉ／Ｆ１０５、タイミングコントローラ１０６、レジスタチェーン１０７、および設定レジスタ１０８を有する。ディスプレイコントローラ１００とプロセッサ１２０は電気的に接続される。
入力Ｉ／Ｆ１０１はディスプレイに表示する画像データを受信する機能を有する。また、データ伝送用信号（例えば、ＬＶＤＳ）を用いて画像データを受信する場合、入力Ｉ／Ｆ１０１は、内部処理可能な信号規格に変換する機能を有してもよい。また、入力Ｉ／Ｆ１０１は、クロック信号を受信する機能を有する。入力Ｉ／Ｆ１０１の受信動作の可否は、マスタコントローラ１０２からのクロックスタンバイ信号及びデータスタンバイ信号によって制御される。なお、クロック受信回路及びデータ受信回路はスタンバイ状態においてＤＣリークのみ発生する状態となるため、通常動作時よりも消費電力を低減できる。
マスタコントローラ１０２はディスプレイコントローラ１００の動作を制御する機能を有する。よって、マスタコントローラ１０２は、入力Ｉ／Ｆ１０１、データ処理回路１０３、フレームメモリ１０４、出力Ｉ／Ｆ１０５、タイミングコントローラ１０６、レジスタチェーン１０７、および設定レジスタ１０８の動作を制御する。マスタコントローラ１０２は、スタンバイ反転信号ｓｔａｎｂｙｂと電源停止信号ｐｏｗｅｒ＿ｏｆｆを用いて各回路の動作を制御する。また、マスタコントローラ１０２は、レジスタチェーン１０７から設定完了信号ｓｅｔ＿ｅｎｄを受信することでレジスタチェーン１０７におけるデータ設定完了を判別する。レジスタチェーン１０７のデータ設定完了後、設定レジスタ１０８に送信される信号ｓｒ＿ｌｏａｄをアクティブにすることで、レジスタチェーン１０７から設定レジスタ１０８へデータを伝送する。
データ処理回路１０３は、画像データに対して画像処理（補正処理）を施す機能を有する。例えば、入力Ｉ／Ｆ１０１から送られる画像データが圧縮データであれば、デコード機能を追加することで伸張処理が可能である。
フレームメモリ１０４は、表示装置１１０へ出力する画像データを保持する機能を有する。本機能によりディスプレイコントローラ１００における不要なデータ処理を大幅に削減することで消費電力を低減できる。
出力Ｉ／Ｆ１０５は、画像データＳＤＡＴＡ、同期クロック信号ＳＣＬＫ、及びスタートパルスＳＳＰを表示装置１１０に送信する機能を有する。なお、出力Ｉ／Ｆ１０５は、表示装置１１０に送信する信号の規格を変換する回路を有してもよい。
タイミングコントローラ１０６は、表示装置１１０が有するゲートドライバ１１２の制御信号（同期クロック信号ＧＣＬＫ、及びスタートパルスＧＳＰ）を生成する機能を有する。
レジスタチェーン１０７は、ユーザー任意の設定パラメータを設定レジスタ１０８に伝送する機能を有する。また、レジスタチェーン１０７に不揮発性のバックアップ回路を設けることで、一定期間電源供給を停止した後に再度電源供給を開始する場合でも、即時に停止前と同じ回路状態を復元できる。よって、高頻度の電源停止による低消費電力駆動を実現できる（「ノーマリーオフ動作」ともいう。）。なお、本発明の構成ではＩ２Ｃを用いたデータ伝送（Ｉ２Ｃクロック信号ＳＣＬ、Ｉ２Ｃデータ信号ＳＤＡ）によってレジスタチェーン１０７にデータを与える構成としているが、他の伝送方式により設定する構成でもよい。
設定レジスタ１０８は、ディスプレイコントローラ１００内の各回路の設定パラメータを有する。設定レジスタ１０８は、ディスプレイコントローラ１００内の各回路へ設定パラメータを伝送する機能を有する。設定レジスタ１０８が保持するパラメータをディスプレイコントローラ１００内の各回路に与えることで、ディスプレイコントローラ１００の回路機能が決定される。
〔表示装置１１０〕
表示装置１１０は、データドライバ１１１、ゲートドライバ１１２、表示部１１３を有する。表示部１１３は、複数の画素１１４を有する。
データドライバ１１１は、ディスプレイコントローラ１００から与えられる画像データＳＤＡＴＡ、同期クロック信号ＳＣＬＫ、及びスタートパルスＳＳＰを基に、画像情報（「画像電位」、「画像信号」または、「ビデオ信号」ともいう。）を生成する機能を有する。また、データドライバ１１１は、当該画像情報を表示部１１３に供給する機能を有する。
ゲートドライバ１１２は、タイミングコントローラ１０６から与えられる同期クロック信号ＧＣＬＫ、及びスタートパルスＧＳＰによって表示部１１３に含まれる画素１１４を順次選択する機能を有する。
表示装置１１０は、アイドリングストップ（ＩＤＳ）駆動機能を有してもよい。ＩＤＳ駆動モードとは、画像データの書き込み処理を実行した後、画像データの書き換えを停止する駆動方法のことをいう。一旦画像データの書き込みをして、その後、次の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要する分の消費電力を削減することができる。
ＩＤＳ駆動により、フレーム周波数を通常動作時の１／１００乃至１／１０程度とすることができる。例えば、静止画は、連続するフレーム間でビデオ信号が同じである。よって、ＩＤＳ駆動は、静止画を表示する場合に特に有効である。特に反射型の液晶表示装置は表示発光に電力を必要としないため、表示装置の消費電力は回路動作の消費電力と等しくなる。したがって、表示装置の消費電力は書き換え頻度の低下に比例して低減できる。また、ＩＤＳ駆動を用いて画像を表示させることで、消費電力が低減されるとともに、画面のちらつき（フリッカー）が抑制され、眼精疲労も低減できる。
ＩＤＳ駆動を行なう場合は、画素１１４に含まれる画素回路の電位保持部に、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）を用いることが好ましい。ＯＳトランジスタはオフ電流が極めて小さいため、長時間の画像電位保持が容易となる。
光センサ１５０は、表示装置１１０の存在する環境の照度を測定する機能を有する。照度を測定することで、使用環境に適した画像表示を実現できる。例えば、ディスプレイの輝度の変更、画像の色味調整などを、データ処理回路１０３やデータ処理回路１２１で処理可能になる。本実施の形態では、光センサ１５０を表示装置１１０に内蔵しているが、外付けであってもよい。
ここで、表示装置１１０の構成例について詳細に説明しておく。図２（Ａ）は、表示装置１１０の構成例を説明するブロック図である。
図２（Ａ）に示す表示装置１１０は、データドライバ１１１、ゲートドライバ１１２、および表示部１１３を有している。なお、データドライバ１１１、およびゲートドライバ１１２をまとめて「駆動回路」または「周辺駆動回路」という場合がある。周辺駆動回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、デマルチプレクサ、アナログスイッチ、論理回路等の様々な回路を含むことができる。
ゲートドライバ１１２は、例えば走査線駆動回路として機能できる。また、データドライバ１１１は、例えば信号線駆動回路として機能できる。また、表示部１１３を挟んでデータドライバ１１１と向き合う位置に、何らかの回路を設けてもよい。また、表示部１１３を挟んでゲートドライバ１１２と向き合う位置に、何らかの回路を設けてもよい。
また、図２（Ａ）に例示する表示装置１１０は、各々が略平行に配設され、且つ、ゲートドライバ１１２によって電位が制御されるｍ本の配線１１６（「走査線」、または「ゲート線」ともいう。）と、各々が略平行に配設され、且つ、データドライバ１１１によって電位が制御されるｎ本の配線１１７（「ビデオ信号線」、「信号線」、または「ソース線」ともいう。）と、を有する。さらに、表示部１１３は、ｍ行ｎ列（ｍ、ｎは、それぞれ２以上の整数。）のマトリクス状に配設された複数の画素１１４を有する。
図２（Ａ）では、１行目の配線１１６を「配線１１６［１］」、ｍ行目の配線１１６を「配線１１６［ｍ］」、ｉ行目（ｉは１以上ｍ以下の整数。）の配線１１６を「配線１１６［ｉ］」と示している。同様に、１列目の配線１１７を「配線１１７［１］」、ｎ列目の配線１１７を「配線１１７［ｎ］」、ｊ列目（ｊは１以上ｎ以下の整数。）の配線１１７を「配線１１７［ｊ］」と示している。また、ｉ行ｊ列目の画素１１４を「画素１１４［ｉ，ｊ］」と示している。
ｉ行目に配設された複数の画素１１４は、配線１１６［ｉ］と電気的に接続される。ｊ列目に配設された複数の画素１１４は、配線１１７［ｊ］と電気的に接続される。
画素１１４は副画素として機能できる。図２（Ｇ）に示すように、少なくとも３つの画素１１４をまとめて１つの画素１１５として機能させることで、フルカラー表示を実現することができる。３つの画素１１４は、それぞれが赤色光（Ｒ）、緑色光（Ｇ）、または青色光（Ｂ）の、透過率、反射率、または発光光量などを制御する。なお、３つの画素１１４で制御する光の色は赤、緑、青の組み合わせに限らず、黄（Ｙ）、シアン（Ｃ）、マゼンタ（Ｍ）であってもよい。
また、赤色光、緑色光、青色光を制御する画素に、白色光（Ｗ）を制御する画素１１４を加えて、４つの画素１１４をまとめて１つの画素１１５として機能させてもよい。白色光を制御する画素１１４を加えることで、表示画像の輝度を高めることができる。図２（Ｂ）は、画素１１４「ｉ，ｊ」、画素１１４「ｉ＋１，ｊ」、画素１１４「ｉ，ｊ＋１」、および画素１１４「ｉ＋１，ｊ＋１」の４つの画素１１４をまとめて１つの画素１１５として機能させる例を示している。図２（Ｅ）は、画素１１４「ｉ，ｊ」、画素１１４「ｉ＋１，ｊ」、画素１１４「ｉ＋２，ｊ」、および画素１１４「ｉ＋３，ｊ」の４つの画素１１４をまとめて１つの画素１１５として機能させる例を示している。
また、図２（Ｃ）および図２（Ｆ）に示すように、白色光を制御する画素１１４に代えて黄色光を制御する画素１１４を設けてもよい。また、図２（Ｄ）に示すように、黄、シアン、マゼンタ、白の光を制御する画素１１４を組み合わせてもよい。
また、１つの画素１１５として機能させる画素１１４を増やし、赤、緑、青、黄、シアン、およびマゼンタを適宜組み合わせて用いることにより、より豊かな中間調表現を実現できる。
また、異なる色の光を制御する画素１１４を組み合わせることで、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ ＲＧＢ）規格およびＡｄｏｂｅ ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｃｔｏｒ Ｂｒｏａｄｃａｓｔｉｎｇ Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ） ７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ Ｃｉｎｅｍａ Ｉｎｉｔｉａｔｉｖｅｓ Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ ２０２０））規格などの色域を再現することができる。
画素１１５を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度で表示可能な表示装置１１０を実現することができる。また、例えば、画素１１５を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度で表示可能な表示装置１１０を実現することができる。また、例えば、画素１１５を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度で表示可能な表示装置１１０を実現することができる。画素１１５を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な表示装置１１０を実現することも可能である。
〔プロセッサ１２０〕
プロセッサ１２０は、データ処理回路１２１、レジスタ値生成回路１２２、プロセッサコントローラ１２３を有する。
プロセッサ１２０は、ＤＲＡＭコントローラ１３１を制御して、必要な画像データをＤＲＡＭ１３０からディスプレイコントローラ１００に伝送させる機能を有する。また、プロセッサ１２０は、ディスプレイコントローラ１００の制御信号を生成する機能を有する。
データ処理回路１２１は、画像データおよびシステム制御に関わる信号の処理を実行する機能を有する。また、データ処理回路１２１は、画像データに表示効果を追加することができる。
レジスタ値生成回路１２２は、ディスプレイコントローラ１００の設定レジスタ１０８に与える設定パラメータを生成する機能を有する。例えば、表示装置１１０の光センサ１５０により検知される環境光の照度などを用いて、レジスタ値生成回路１２２で設定レジスタ１０８用のパラメータを再生成し、ディスプレイコントローラ１００にフィードバックする。これにより、使用環境に適した設定パラメータをリアルタイムに生成することができる。
プロセッサコントローラ１２３は、静止画を表示するアプリケーションが起動される場合や動画中のフレーム間で画像に変化が無い時等に、アイドリングストップ制御信号ｉｄｓ＿ｏｎをアクティブにすることでアイドリングストップモードでの低消費電力表示を実行することができる。また、スリープモードや画像を表示しないモード等に、ノーマリオフ制御信号ｎｏｆｆ＿ｏｎをアクティブにすることでシステムのノーマリーオフ動作を実現し、アイドリングストップモードよりも更に低消費電力なシステムの動作を実現できる。
＜動作例＞
続いて、表示システム１０００の動作例について説明する。本実施の形態では、１つの画素１１５が４つの画素１１４を含む場合の動作例について説明する。具体的には、画素１１５が図２（Ｅ）の構成を有する場合に、８Ｋ解像度の表示部１１３の行毎にデータ処理回路１０３の設定パラメータを変更する動作について説明する。
図３は、コンテキスト生成回路２４０（マスタコントローラ１０２の一部）、設定レジスタ１０８、データ処理回路１０３、出力Ｉ／Ｆ１０５、および表示装置１１０が有するデータドライバ１１１の接続関係を示すブロック図である。図４は図３に示したブロック図の動作を説明するためのタイミングチャートである。図５は、表示システム１０００の動作例を説明するフローチャートである。
設定レジスタ１０８は、設定レジスタ２２９、ラッチ群２２１、ラッチ群２２２、ラッチ群２２３、およびラッチ群２２４を有する。ラッチ群２２１乃至ラッチ群２２４は、それぞれが１つ以上のラッチ２２０を有する。
ラッチ２２０は、入力された情報を保持する機能を有する。また、ラッチ２２０内に、またはラッチ２２０とは別に、不揮発性メモリを有したラッチ２２０用のバックアップ回路を設けてもよい。電源供給停止前にラッチ２２０が保持している情報を当該不揮発性メモリに記憶させ、電源供給再開時に当該不揮発性メモリからラッチ２２０に当該情報を書き込む。このようにすることで、電源供給再開時に表示システム１０００を速やかに復帰させることが可能である。
ラッチ群２２１は、例えば赤の画像データに対して、データ処理回路１０３で補正処理を施すためのｐ個（ｐは１以上の整数）の設定パラメータＱ０（Ｑ０［０］〜Ｑ０［ｐ−１］）を保持する。
ラッチ群２２２は、例えば緑の画像データに対して、データ処理回路１０３で補正処理を施すためのｐ個（ｐは１以上の整数）の設定パラメータＱ１（Ｑ１［０］〜Ｑ１［ｐ−１］）を保持する。
ラッチ群２２３は、例えば青の画像データに対して、データ処理回路１０３で補正処理を施すためのｐ個（ｐは１以上の整数）の設定パラメータＱ２（Ｑ２［０］〜Ｑ２［ｐ−１］）を保持する。
ラッチ群２２４は、例えば白の画像データに対して、データ処理回路１０３で補正処理を施すためのｐ個（ｐは１以上の整数）の設定パラメータＱ３（Ｑ３［０］〜Ｑ３［ｐ−１］）を保持する。
セレクタ２３０は、コンテキスト生成回路２４０が出力するコンテキスト信号ｃｏｎｔｅｘｔ［１：０］に応じて、４つの設定パラメータ（Ｑ０、Ｑ１、Ｑ２、およびＱ３）から１つの設定パラメータを、設定パラメータＱ（Ｑ［０］〜Ｑ［ｐ−１］）として出力する機能を有する。
コンテキスト生成回路２４０は、ディスプレイコントローラ１００の外から入力された外部生成コンテキスト信号ｅｘ＿ｃｏｎｔｅｘｔ［１：０］と、内部コンテキスト生成回路２４１で生成されたコンテキスト信号の一方を選択して、コンテキスト信号ｃｏｎｔｅｘｔ［１：０］として出力する機能を有する。
また、コンテキスト生成回路２４０は、フレーム処理開始を知らせる信号ｓｙｎｃがアクティブ（例えば、Ｈ電位）になった時から行番号を数える機能を有する。コンテキスト生成回路２４０は、入力データイネーブル信号Ｉｎ＿ｅｎ及び出力データイネーブル信号Ｏｕｔ＿ｅｎの一方または双方がアクティブ（例えば、Ｈ電位）である時に、行番号に基づいて内部生成コンテキスト信号を生成する機能を有する。
マスタコントローラ１０２は、タイミングコントローラ１０６と連動して選択された配線１１６の行番号ｉ（ｉ行目の配線１１６）を検知する機能を有する。
マスタコントローラ１０２は、行番号ｉが４ｘ＋１（ｘは０以上の整数）と一致する場合、入力データＩｎとして赤の画像データＲがデータ処理回路１０３に入力されるように設定レジスタ１０８を制御する。また、行番号ｉが４ｘ＋２と一致する場合、入力データＩｎとして緑の画像データＧがデータ処理回路１０３に入力されるように設定レジスタ１０８を制御する。また、行番号ｉが４ｘ＋３と一致する場合、入力データＩｎとして青の画像データＢがデータ処理回路１０３に入力されるように設定レジスタ１０８を制御する。また、行番号ｉが４ｘ＋４と一致する場合、入力データＩｎとして白の画像データＷがデータ処理回路１０３に入力されるように設定レジスタ１０８を制御する。
また、マスタコントローラ１０２は、行番号ｉが４ｘ＋１と一致する場合、設定レジスタ１０８が保持している設定パラメータＱ０を設定パラメータＱとしてデータ処理回路１０３に入力されるように設定レジスタ１０８を制御する。また、行番号ｉが４ｘ＋２と一致する場合、設定レジスタ１０８が保持している設定パラメータＱ１を設定パラメータＱとしてデータ処理回路１０３に入力されるように設定レジスタ１０８を制御する。また、行番号ｉが４ｘ＋３と一致する場合、設定レジスタ１０８が保持している設定パラメータＱ２を設定パラメータＱとしてデータ処理回路１０３に入力されるように設定レジスタ１０８を制御する。また、行番号ｉが４ｘ＋４と一致する場合、設定レジスタ１０８が保持している設定パラメータＱ３を設定パラメータＱとしてデータ処理回路１０３に入力されるように設定レジスタ１０８を制御する。
すなわち、マスタコントローラ１０２は、行番号に応じて設定パラメータＱを決定するための信号（コンテキスト信号）を設定レジスタ１０８に供給し、設定レジスタ１０８は該信号に従って決定された設定パラメータＱをデータ処理回路１０３に入力する機能を有する。
データ処理回路１０３は入力データＩｎ（画像データ）に対して、設定パラメータＱ［０］〜Ｑ［ｎ−１］によって決定される補正処理（加工処理）を実施し、出力データＯｕｔ（補正された画像データ）を出力する機能を有する。図４では、データ処理回路１０３によって補正（加工）された画像データＲ、Ｇ、Ｂ、Ｗを、画像データＲ’、Ｇ’、Ｂ’、Ｗ’と示している。なお、図４中、画像データＲ、Ｇ、Ｂ、Ｗそれぞれに続く数字は列番号を示している。
入力データイネーブル信号Ｉｎ＿ｅｎは入力データＩｎが有効なデータ期間時にアクティブ（例えば、Ｈ電位）となる信号であり、出力データイネーブル信号Ｏｕｔ＿ｅｎは出力データＯｕｔが有効なデータ期間時にアクティブ（例えば、Ｈ電位）となる信号である。なお、Ｉｎ＿ｅｎ、Ｏｕｔ＿ｅｎは必ずしも必要ではなく、データ処理の開始時間及び終了時間が判別できれば、他の信号で代替可能である。
［ステップ１］
信号ｓｙｎｃがアクティブかを判断する（ステップＳ６０１。図５参照。）。
［ステップ２］
信号ｓｙｎｃがアクティブである場合、行数を数える２ビットカウンタ信号Ｉｎ＿ｅｎ＿ｃｎｔ［１：０］をリセットする（ステップＳ６０２）。
なお、Ｉｎ＿ｅｎ＿ｃｎｔ［１：０］は、４行毎に現在の行番号ｉが１〜４行目のうちの何行目にあたるかを判別する信号である。Ｉｎ＿ｅｎ＿ｃｎｔ［０］とＩｎ＿ｅｎ＿ｃｎｔ［１］が共にＬ電位である場合は１行目（４ｘ＋１行目）、Ｉｎ＿ｅｎ＿ｃｎｔ［０］がＨ電位でＩｎ＿ｅｎ＿ｃｎｔ［１］がＬ電位である場合は２行目（４ｘ＋２行目）、Ｉｎ＿ｅｎ＿ｃｎｔ［０］がＬ電位でＩｎ＿ｅｎ＿ｃｎｔ［１］がＨ電位である場合は３行目（４ｘ＋３行目）、Ｉｎ＿ｅｎ＿ｃｎｔ［０］とＩｎ＿ｅｎ＿ｃｎｔ［１］が共にＨ電位である場合は４行目（４ｘ＋４行目）であると判断する。
［ステップ３］
Ｉｎ＿ｅｎ＿ｃｎｔ［１：０］に応じて、ｃｏｎｔｅｘｔ［１：０］の値を決定する（ステップＳ６０３）。本実施の形態では、ｃｏｎｔｅｘｔ［１：０］はＩｎ＿ｅｎ＿ｃｎｔ［１：０］と同じ値になる。
［ステップ４］
ｃｏｎｔｅｘｔ［１：０］の値に応じて、設定パラメータＱ（Ｑ０乃至Ｑ３のいずれか）を決定する（ステップＳ６０４）。ｃｏｎｔｅｘｔ［１：０］が０の場合、設定パラメータＱとしてラッチ群２２１に保持されている設定パラメータＱ０を用いる。ｃｏｎｔｅｘｔ［１：０］が１の場合、設定パラメータＱとしてラッチ群２２２に保持されている設定パラメータＱ１を用いる。ｃｏｎｔｅｘｔ［１：０］が２の場合、設定パラメータＱとしてラッチ群２２３に保持されている設定パラメータＱ２を用いる。ｃｏｎｔｅｘｔ［１：０］が３の場合、設定パラメータＱとしてラッチ群２２４に保持されている設定パラメータＱ３を用いる。
［ステップ５］
設定パラメータＱをデータ処理回路１０３に設定する（ステップＳ６０５）。
［ステップ６］
設定パラメータＱに従い、データ処理回路１０３で入力データＩｎを補正して、出力データＯｕｔを生成する（ステップＳ６０６）。
［ステップ７］
出力データＯｕｔを、出力Ｉ／Ｆ１０５を介して、表示装置１１０のデータドライバ１１１に伝送する（ステップＳ６０７）。
［ステップ８］
Ｉｎ＿ｅｎ＿ｃｎｔ［１：０］に１を加える（ステップＳ６０８）。なお、１を加える前のＩｎ＿ｅｎ＿ｃｎｔ［１：０］が３である場合は、Ｉｎ＿ｅｎ＿ｃｎｔ［１：０］を０にする。
ステップＳ６０１からステップＳ６０８を繰り返すことにより、色毎に適切に補正された画像データを表示装置１１０に供給することができる。本発明の一態様によれば、表示品位の良好な表示装置を実現できる。本発明の一態様によれば、占有面積が低減された表示システムを実現できる。
本実施の形態では、１つの画素１１５が４つの画素１１４を含む場合の動作例について説明した。ただし、本発明の一態様はこれに限定されず、１つの画素１１５がｋ個（ｋは２以上の整数）の画素１１４を含む場合についても、上記の構成例および動作例を適宜変形して適用することができる。
＜変形例＞
図６に、表示システム１０００の変形例である表示システム１０００Ａのブロック図を示す。表示システム１０００Ａは、表示システム１０００にタッチセンサ１４０と、タッチセンサコントローラ１０９を加えた構成を有する。
タッチセンサ１４０は、表示部１１３と重ねて設けられ、ユーザーの入力動作を電気信号に変換して、プロセッサ１２０が有するデータ処理回路１２１へ出力する機能を有する。タッチセンサコントローラ１０９はディスプレイコントローラ１００内に設けられ、タッチセンサ１４０を制御する信号を供給する機能を有する。
データ処理回路１２１はタッチセンサ１４０からの入力情報に基づき、画像データへの表示効果の追加、アプリケーション操作などのユーザーインターフェース処理などを実行する。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、画素１１４の構成例について図面を用いて説明する。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）、および図７（Ｄ）は、画素１１４に用いることができる回路構成例を示している。画素１１４は、画素回路５３４および表示素子４６２を有する。
〔表示素子〕
表示素子４６２には、様々な表示素子を用いることが出来る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、または、有機物および無機物を含むＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、ＧＬＶ（グレーティングライトバルブ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、ＤＭＤ（デジタルマイクロミラーデバイス）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドットを用いてもよい。
なお、表示素子４６２としてＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、ＦＥＤ（フィールドエミッションディスプレイ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。また、表示装置はＰＤＰ（プラズマディスプレイパネル）であってもよい。また、表示装置は網膜走査型の投影装置であってもよい。また、マイクロＬＥＤを用いた表示装置であってもよい。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
〔画素回路〕
［発光表示装置用画素回路の一例］
図７（Ａ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、を有する。また、図７（Ｂ）に示す画素回路５３４は、表示素子４６２として機能できる発光素子と電気的に接続されている。
トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４として用いるトランジスタに特段の制限はない。例えば、チャネルが形成される半導体層に非晶質シリコンを用いたトランジスタを用いてもよいし、ＯＳトランジスタを用いてもよい。
トランジスタ４６１のソースおよびドレインの一方は、配線１１７に電気的に接続される。さらに、トランジスタ４６１のゲートは、配線１１６に電気的に接続される。配線１１７からはビデオ信号が供給される。
トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、ノード４６５に電気的に接続され、他方は、ノード４６７に電気的に接続される。また、トランジスタ４６１のソースおよびドレインの他方は、ノード４６５に電気的に接続される。
容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ４６８のソースおよびドレインの一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６８のゲートは、ノード４６５に電気的に接続される。
トランジスタ４６４のソースおよびドレインの一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６４のゲートは、配線１１６に電気的に接続される。
表示素子４６２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、表示素子４６２としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
表示素子４６２として有機ＥＬ素子または無機ＥＬ素子などの発光素子を用いる場合、表示素子４６２のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４６７に電気的に接続される。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図７（Ａ）の画素１１４を有する表示装置では、ゲートドライバ１１２により各行の画素１１４を順次選択し、トランジスタ４６１、およびトランジスタ４６４をオン状態にしてビデオ信号をノード４６５に書き込む。
ノード４６５にデータが書き込まれた画素１１４は、トランジスタ４６１、およびトランジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込まれたデータの電位に応じてトランジスタ４６８のソース電極とドレイン電極の間に流れる電流量が制御され、表示素子４６２（発光素子）は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、図７（Ｃ）に示すように、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。図７（Ｃ）に示すトランジスタ４６１、およびトランジスタ４６４は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。また、トランジスタ４６８はバックゲートがノード４６７と電気的に接続されている。よって、バックゲートがノード４６７と常に同じ電位となる。
［液晶表示装置用画素回路の一例］
図７（Ｂ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、を有する。また、図７（Ｂ）に示す画素回路５３４は、表示素子４６２として機能できる液晶素子が電気的に接続されている。
表示素子４６２の一対の電極の一方の電位は、画素回路５３４の仕様に応じて適宜設定される。例えば、表示素子４６２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよいし、後述する容量線ＣＬと同電位としてもよい。また、表示素子４６２の一対の電極の一方に、画素５３２毎に異なる電位を与えてもよい。表示素子４６２の一対の電極の他方はノード４６６に電気的に接続されている。表示素子４６２は、ノード４６６に書き込まれるデータにより配向状態が設定される。
表示素子４６２を備える表示装置の駆動方法としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳモード、ＶＡ−ＩＰＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。表示素子４６２として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
なお、液晶素子にゲスト−ホストモードで動作する液晶材料を用いることにより、光拡散層や偏光板などの機能性部材を省略することができる。よって、表示装置の生産性を高めることができる。また、偏光板などの機能性部材を設けないことにより、表示部１１３の反射輝度や透過光量などを高めることができる。よって、表示装置の視認性を高めることができる。
また、円偏光板を用いる反射型の液晶表示装置のオン状態とオフ状態の切り替え（明状態と暗状態の切り替え）は、液晶分子の長軸を基板と略垂直な方向にそろえるか、基板と略水平な方向にそろえるか、によって行なわれる。一般に、ＩＰＳモードなどの横電界方式で動作する液晶素子は、オン状態およびオフ状態ともに液晶分子の長軸が基板と略水平な方向にそろうため、反射型の液晶表示装置に用いることが難しい。
ＶＡ−ＩＰＳモードで動作する液晶素子は、横電界方式で動作し、かつ、オン状態とオフ状態の切り替えを、液晶分子の長軸を基板と略垂直な方向にそろえるか、基板と略水平な方向にそろえるか、によって行なわれる。このため、反射型の液晶表示装置に横電界方式で動作する液晶素子を用いる場合は、ＶＡ−ＩＰＳモードで動作する液晶素子を用いることが好ましい。
また、画素１１４をいくつかの領域に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
ｉ行ｊ列目の画素回路５３４において、トランジスタ４６１のソースおよびドレインの一方は、配線１１７に電気的に接続され、他方はノード４６６に電気的に接続される。トランジスタ４６１のゲートは、配線１１６に電気的に接続される。配線１１７からはビデオ信号が供給される。トランジスタ４６１は、ノード４６６へのビデオ信号の書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、ノード４６６に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路５３４の仕様に応じて適宜設定される。容量素子４６３は、ノード４６６に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図７（Ｂ）の画素回路５３４を有する表示装置１１０では、ゲートドライバ１１２により各行の画素回路５３４を順次選択し、トランジスタ４６１をオン状態にしてノード４６６にビデオ信号を書き込む。
ノード４６６にビデオ信号が書き込まれた画素回路５３４は、トランジスタ４６１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示部１１３に画像を表示できる。
また、図７（Ｄ）に示すように、トランジスタ４６１にバックゲートを有するトランジスタを用いてもよい。図７（Ｄ）に示すトランジスタ４６１は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、上記実施の形態に示した表示装置１１０などに用いることができるトランジスタの一例について、図面を用いて説明する。
本発明の一態様の表示装置１１０などは、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。例えば、プレーナ型のトランジスタを用いてもよいし、スタガ型のトランジスタを用いてもよい。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図８（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ３１０の断面図である。図８（Ａ１）において、トランジスタ３１０は基板３７１上に形成されている。また、トランジスタ３１０は、基板３７１上に絶縁層３７２を介して電極３２２を有する。また、電極３２２上に絶縁層３２６を介して半導体層３２４を有する。電極３２２はゲート電極として機能できる。絶縁層３２６はゲート絶縁層として機能できる。
また、半導体層３２４のチャネル形成領域上に絶縁層３２７を有する。また、半導体層３２４の一部と接して、絶縁層３２６上に電極３４４ａおよび電極３４４ｂを有する。電極３４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極３４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極３４４ａの一部、および電極３４４ｂの一部は、絶縁層３２７上に形成される。
絶縁層３２７は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層３２７を設けることで、電極３４４ａおよび電極３４４ｂの形成時に生じる半導体層３２４の露出を防ぐことができる。よって、電極３４４ａおよび電極３４４ｂの形成時に、半導体層３２４のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ３１０は、電極３４４ａ、電極３４４ｂおよび絶縁層３２７上に絶縁層３２８を有し、絶縁層３２８の上に絶縁層３２９を有する。
半導体層３２４にシリコンなどの半導体を用いる場合は、半導体層３２４と電極３４４ａの間、および半導体層３２４と電極３４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層３２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層３２９を省略することもできる。
図８（Ａ２）に示すトランジスタ３１１は、絶縁層３２９上にバックゲート電極として機能できる電極３２３を有する点が、トランジスタ３１０と異なる。電極３２３は、電極３２２と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極３２２および電極３２３は、どちらもゲート電極として機能することができる。よって、絶縁層３２６、絶縁層３２８、および絶縁層３２９は、それぞれがゲート絶縁層として機能することができる。なお、電極３２３は、絶縁層３２８と絶縁層３２９の間に設けてもよい。
なお、電極３２２または電極３２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ３１１において、電極３２３を「ゲート電極」と言う場合、電極３２２を「バックゲート電極」と言う。また、電極３２３を「ゲート電極」として用いる場合は、トランジスタ３１１をトップゲート型のトランジスタの一種と考えることができる。また、電極３２２および電極３２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層３２４を挟んで電極３２２および電極３２３を設けることで、更には、電極３２２および電極３２３を同電位とすることで、半導体層３２４においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ３１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ３１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ３１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
ゲート電極とバックゲート電極は、それぞれが外部からの電界を遮蔽する機能を有するため、トランジスタの上方および下方に生じる荷電粒子等の電荷が半導体層のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電圧を印加するＮＧＢＴ（Ｎｅｇａｔｉｖｅ Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＮＢＴ」または「ＮＢＴＳ」ともいう。）の劣化が抑制される。また、ゲート電極とバックゲート電極は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、ゲート電極およびバックゲート電極に電位が供給されている場合において顕著に生じる。
また、バックゲート電極を有するトランジスタは、ゲートに正の電圧を印加するＰＧＢＴ（Ｐｏｓｉｔｉｖｅ Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＰＢＴ」または「ＰＢＴＳ」ともいう。）前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
なお、ＮＧＢＴおよびＰＧＢＴなどのＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、ゲート電極およびバックゲート電極を有し、且つ両者を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
図８（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ３２０の断面図を示す。トランジスタ３２０は、トランジスタ３１０とほぼ同様の構造を有しているが、絶縁層３２７が半導体層３２４を覆っている点が異なる。また、半導体層３２４と重なる絶縁層３２７の一部を選択的に除去して形成した開口部において、半導体層３２４と電極３４４ａが電気的に接続している。また、半導体層３２４と重なる絶縁層３２７の一部を選択的に除去して形成した他の開口部において、半導体層３２４と電極３４４ｂが電気的に接続している。絶縁層３２７の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図８（Ｂ２）に示すトランジスタ３２１は、絶縁層３２９上にバックゲート電極として機能できる電極３２３を有する点が、トランジスタ３２０と異なる。
絶縁層３２７を設けることで、電極３４４ａおよび電極３４４ｂの形成時に生じる半導体層３２４の露出を防ぐことができる。よって、電極３４４ａおよび電極３４４ｂの形成時に半導体層３２４のチャネル形成領域がエッチングされることを防ぐことができる。
また、トランジスタ３２０およびトランジスタ３２１は、トランジスタ３１０およびトランジスタ３１１よりも、電極３４４ａと電極３２２の間の距離と、電極３４４ｂと電極３２２の間の距離が長くなる。よって、電極３４４ａと電極３２２の間に生じる寄生容量を小さくすることができる。また、電極３４４ｂと電極３２２の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図８（Ｃ１）に示すトランジスタ３２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチ型のトランジスタである。トランジスタ３２５は、絶縁層３２７を用いずに電極３４４ａおよび電極３４４ｂを形成する。このため、電極３４４ａおよび電極３４４ｂの形成時に露出する半導体層３２４の一部がエッチングされる場合がある。一方、絶縁層３２７を設けないため、トランジスタの生産性を高めることができる。
図８（Ｃ２）に示すトランジスタ３３２は、絶縁層３２９上にバックゲート電極として機能できる電極３２３を有する点が、トランジスタ３２５と異なる。
〔トップゲート型トランジスタ〕
図９（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ３３０の断面図を示す。トランジスタ３３０は、絶縁層３７２の上に半導体層３２４を有し、半導体層３２４および絶縁層３７２上に、半導体層３２４の一部に接する電極３４４ａ、および半導体層３２４の一部に接する電極３４４ｂを有し、半導体層３２４、電極３４４ａ、および電極３４４ｂ上に絶縁層３２６を有し、絶縁層３２６上に電極３２２を有する。
トランジスタ３３０は、電極３２２および電極３４４ａ、並びに、電極３２２および電極３４４ｂが重ならないため、電極３２２および電極３４４ａの間に生じる寄生容量、並びに、電極３２２および電極３４４ｂの間に生じる寄生容量を小さくすることができる。また、電極３２２を形成した後に、電極３２２をマスクとして用いて不純物２５５を半導体層３２４に導入することで、半導体層３２４中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図９（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
なお、不純物２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
不純物２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層３２４に酸化物半導体を用いる場合は、不純物２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
図９（Ａ２）に示すトランジスタ３３１は、電極３２３および絶縁層２２７を有する点がトランジスタ３３０と異なる。トランジスタ３３１は、絶縁層３７２の上に形成された電極３２３を有し、電極３２３上に形成された絶縁層２２７を有する。電極３２３は、バックゲート電極として機能することができる。よって、絶縁層２２７は、ゲート絶縁層として機能することができる。絶縁層２２７は、絶縁層３２６と同様の材料および方法により形成することができる。
トランジスタ３１１と同様に、トランジスタ３３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ３３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図９（Ｂ１）に例示するトランジスタ３４０は、トップゲート型のトランジスタの１つである。トランジスタ３４０は、電極３４４ａおよび電極３４４ｂを形成した後に半導体層３２４を形成する点が、トランジスタ３３０と異なる。また、図９（Ｂ２）に例示するトランジスタ３４１は、電極３２３および絶縁層２２７を有する点が、トランジスタ３４０と異なる。トランジスタ３４０およびトランジスタ３４１において、半導体層３２４の一部は電極３４４ａ上に形成され、半導体層３２４の他の一部は電極３４４ｂ上に形成される。
トランジスタ３１１と同様に、トランジスタ３４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ３４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図１０（Ａ１）に例示するトランジスタ３４２は、トップゲート型のトランジスタの１つである。トランジスタ３４２は、絶縁層３２９を形成した後に電極３４４ａおよび電極３４４ｂを形成する点がトランジスタ３３０やトランジスタ３４０と異なる。電極３４４ａおよび電極３４４ｂは、絶縁層３２８および絶縁層３２９に形成した開口部において半導体層３２４と電気的に接続する。
また、電極３２２と重ならない絶縁層３２６の一部を除去し、電極３２２と残りの絶縁層３２６をマスクとして用いて不純物２５５を半導体層３２４に導入することで、半導体層３２４中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図１０（Ａ３）参照）。トランジスタ３４２は、絶縁層３２６が電極３２２の端部を越えて延伸する領域を有する。不純物２５５を半導体層３２４に導入する際に、半導体層３２４の絶縁層３２６を介して不純物２５５が導入された領域の不純物濃度は、絶縁層３２６を介さずに不純物２５５が導入された領域よりも小さくなる。よって半導体層３２４は、電極３２２と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。
図１０（Ａ２）に示すトランジスタ３４３は、電極３２３を有する点がトランジスタ３４２と異なる。トランジスタ３４３は、基板３７１の上に形成された電極３２３を有し、絶縁層３７２を介して半導体層３２４と重なる。電極３２３は、バックゲート電極として機能することができる。
また、図１０（Ｂ１）に示すトランジスタ３４４および図１０（Ｂ２）に示すトランジスタ３４５のように、電極３２２と重ならない領域の絶縁層３２６を全て除去してもよい。また、図１０（Ｃ１）に示すトランジスタ３４６および図１０（Ｃ２）に示すトランジスタ３４７のように、絶縁層３２６を残してもよい。
トランジスタ３４２乃至トランジスタ３４７も、電極３２２を形成した後に、電極３２２をマスクとして用いて不純物２５５を半導体層３２４に導入することで、半導体層３２４中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
［基板］
基板に用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、半導体基板、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
また、基板として、例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。また、基板が大型化されることで、１枚の基板からより多くの表示装置を生産でき、生産コストを削減することができる。
なお、表示装置１１０の可撓性を高めるため、基板として可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、アクリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂（ナイロン、アラミド等）、ポリシロキサン樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリウレタン樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリプロピレン樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ＡＢＳ樹脂、セルロースナノファイバーなどを用いることができる。
基板として上記材料を用いることにより、軽量な表示装置を提供することができる。また、基板として上記材料を用いることにより、衝撃に強い表示装置を提供することができる。また、基板として上記材料を用いることにより、破損しにくい表示装置を提供することができる。
基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる導電性材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）等から選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電性材料の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。
また、導電性材料として、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金で形成した層は、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。また、導電性材料として、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の元素を含むアルミニウム合金を用いてもよい。
また、導電層に用いることのできる導電性材料として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの、酸素を有する導電性材料を用いることもできる。また、窒化チタン、窒化タンタル、窒化タングステンなどの、窒素を含む導電性材料を用いることもできる。また、導電層を酸素を有する導電性材料、窒素を含む導電性材料、前述した金属元素を含む材料を適宜組み合わせた積層構造とすることもできる。
例えば、導電層をシリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を積層する三層構造としてもよい。
また、上記の導電性材料で形成される導電層を複数積層して用いてもよい。例えば、導電層を前述した金属元素を含む材料と酸素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造としてもよい。
例えば、導電層を、インジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層上に、銅を含む導電層を積層し、さらにその上にインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層を積層する三層構造としてもよい。この場合、銅を含む導電層の側面もインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層で覆うことが好ましい。また、例えば、導電層としてインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層を複数積層して用いてもよい。
［絶縁層］
各絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
特に絶縁層３７２および絶縁層３２９は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。不純物が透過しにくい絶縁性材料の一例として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
絶縁層３７２に不純物が透過しにくい絶縁性材料を用いることで、基板３７１側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層３２９に不純物が透過しにくい絶縁性材料を用いることで、絶縁層３２９よりも上側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
また、絶縁層として平坦化層として機能できる絶縁層を用いてもよい。平坦化層として機能できる絶縁層としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層してもよい。
なお、シロキサン樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
また、絶縁層などの表面にＣＭＰ処理を行なってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
［半導体層］
トランジスタの半導体層に用いる半導体材料としては、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。
また、例えば、トランジスタの半導体層に用いる半導体材料として、シリコンや、ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、金属酸化物、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
例えば、トランジスタに用いる半導体材料として、非晶質シリコン（アモルファスシリコン）を用いることができる。特に、非晶質シリコンは、量産性に優れ、大きな面積の基板に設けることも容易である。なお、一般に、トランジスタに用いる非晶質シリコンは水素を多く含む。このため、水素を多く含む非晶質シリコンを「水素化アモルファスシリコン」または「ａ−Ｓｉ：Ｈ」と言う場合がある。また、アモルファスシリコンは、多結晶シリコンよりも低温で形成できるため、作製工程中の最高温度を下げることができる。よって、基板、導電層、および絶縁層などに、耐熱性の低い材料を用いることができる。
また、トランジスタに用いる半導体材料として、微結晶シリコン、多結晶シリコン、単結晶シリコンなどの結晶性を有するシリコンを用いることもできる。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
また、トランジスタに用いる半導体材料として、金属酸化物の一種である酸化物半導体を用いることができる。代表的には、インジウムを含む酸化物半導体などを用いることができる。酸化物半導体は、アモルファスシリコンよりも高い電界効果移動度と高い信頼性が実現できる。また、酸化物半導体は量産性に優れ、大きな面積の基板に設けることも容易である。
また、金属酸化物の一種である酸化物半導体はシリコンよりもバンドギャップが広く、キャリア密度が低いため、トランジスタの半導体層に用いることが好ましい。トランジスタの半導体層に酸化物半導体を用いると、トランジスタのオフ状態におけるソースとドレインの間に流れる電流を低減できるため好ましい。
金属酸化物の一種である酸化物半導体は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましく。３ｅＶ以上であることがさらに好ましい。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
金属酸化物の一種である酸化物半導体は、例えば少なくともインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される材料を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
なお、トランジスタの半導体層に用いることができる金属酸化物については、他の実施の形態で詳細に説明する。
［各層の形成方法］
絶縁層、半導体層、電極や配線を形成するための導電層などは、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法や、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法を用いてもよい。
また、表示装置を構成する絶縁層、半導体層、電極や配線を形成するための導電層などは、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成してもよい。
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
表示装置を構成する層（薄膜）を加工する際には、フォトリソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の層を形成してもよい。または、ナノインプリント法、サンドブラスト法、リフトオフ法などにより層を加工してもよい。フォトリソグラフィ法としては、加工したい層（薄膜）上にレジストマスクを形成して、レジストマスクをマスクとして用いて、当該層（薄膜）の一部を選択的に除去し、その後レジストマスクを除去する方法と、感光性を有する層を成膜した後に、露光、現像を行って、当該層を所望の形状に加工する方法と、がある。
フォトリソグラフィ法において光を用いる場合、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外光やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
層（薄膜）の除去（エッチング）には、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。また、これらのエッチング方法を組み合わせて用いてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、トランジスタの半導体層に用いることができる金属酸化物について説明する。
＜金属酸化物の構成＞
本項では、本発明の一態様で開示されるトランジスタなどの半導体装置に用いることができる金属酸化物の一態様である、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、またはＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ｍｅｔａｌ ｏｘｉｄｅの構成について説明する。
なお、本明細書等において、ＣＡＣ、及びＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）と記載する場合がある。この場合、ＣＡＣは機能、または材料の構成の一例を表し、ＣＡＡＣは構造の一例を表す。
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
従って、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動能力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
本項では、本発明の一態様で開示されるトランジスタなどの半導体装置に用いることができる金属酸化物の構造について説明する。
金属酸化物は、単結晶材料からなる金属酸化物と、非単結晶材料からなる金属酸化物と、に分けられる。単結晶材料は、単結晶構造を有する。また、非単結晶材料は、非晶質構造、微結晶構造、または多結晶構造のいずれか一つまたは複数を有する。
また、非単結晶材料の１つとして、半結晶性材料（Ｓｅｍｉ−ｃｒｙｓｔａｌｌｉｎｅ ｍａｔｅｒｉａｌ）と呼称される材料が挙げられる。半結晶性材料とは、単結晶構造と非晶質構造との中間構造を有する。
金属酸化物の単結晶は、中心に金属原子が存在する酸素の多面体が特定の規則性をもって連結する構造である。具体的には、ＩｎＧａＺｎＯ４の単結晶は、中心にＩｎ原子が存在する酸素の八面体と、中心にＧａまたはＺｎが存在する酸素の三方両錐体とが特定の規則性を持って連結することで、層状の結晶構造を有する。
一方、半結晶性材料は、中心に金属原子が存在する酸素の多面体を複数有し、該多面体が特定の規則性を持たずに、互いに連結する構造を有する。半結晶性材料が有する多面体は、単結晶構造が有する多面体が著しく壊れた、単結晶では観察されない多面体である。ただし、半結晶性材料の一部に、単結晶構造が有する多面体や単結晶構造が有する多面体が規則性を持って連結する領域などを有する場合もある。
半結晶性材料は、多面体が特定の規則性を持たずに、互いに連結することで、いわゆる非晶質材料と比較して、構造が安定である。
例えば、金属酸化物が、酸化物半導体である場合、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
また、例えば、半結晶性酸化物半導体としては、ＣＡＡＣ構造を有し、かつＣＡＣ構成（以下、ＣＡＡＣ／ＣＡＣともいう）である酸化物半導体がある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有したＣＡＡＣ構造である酸化物半導体である。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍの一部がインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムの一部が元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳは、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳは熱に強く、信頼性が高い。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有した構造である酸化物半導体である。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造である酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、上記実施の形態に示した表示装置等に用いることができるトランジスタの一例について、図面を用いて説明する。特に、ＯＳトランジスタに用いることが好ましいトランジスタ構造の一例について説明する。
＜トランジスタの構成例＞
〔構成例１〕
まず、トランジスタの構造の一例として、トランジスタ５００ａについて、図１１（Ａ）（Ｂ）、（Ｃ）を用いて説明する。図１１（Ａ）はトランジスタ５００ａの上面図である。図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１１（Ｃ）は、図１１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図面をわかり易くするため、図１１（Ａ）ではトランジスタ５００ａの構成要素の一部（ゲート絶縁層としての機能を有する絶縁層等）を省略して図示している。なお、以下において、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ５００ａは、絶縁層５２４上の導電層５２１と、絶縁層５２４上および導電層５２１上の絶縁層５１１と、絶縁層５１１上の半導体層５３１と、半導体層５３１上および絶縁層５１１上の導電層５２２ａと、半導体層５３１上および絶縁層５１１上の導電層５２２ｂと、半導体層５３１上、導電層５２２ａ上、および導電層５２２ｂ上の絶縁層５１２と、絶縁層５１２上の導電層５２３と、を有する。
なお、絶縁層５２４は、基板であってもよい。絶縁層５２４を基板とする場合、当該基板は上記実施の形態３に示した基板３７１と同様の材料を含む基板とすることができる。
また、導電層５２１および導電層５２３として、例えば上記実施の形態３に示した電極３２２と同様の材料を含むことができる。絶縁層５１１として、例えば上記実施の形態３に示した絶縁層３２６と同様の材料を含むことができる。導電層５２２ａおよび導電層５２２ｂとして、例えば上記実施の形態３に示した電極３４４ａおよび電極３４４ｂと同様の材料を含むことができる。絶縁層５１２として、上記実施の形態３に示した絶縁層３２８と同様の材料を含むことができる。
また、半導体層５３１として、例えば上記実施の形態３に示した半導体層３２４と同様の材料を含むことができる。本実施の形態では、半導体層５３１が金属酸化物を含む半導体層であるとして説明を行う。
絶縁層５１１および絶縁層５１２は、開口部５３５を有する。導電層５２３は、開口部５３５を介して、導電層５２１と電気的に接続される。
ここで、絶縁層５１１は、トランジスタ５００ａの第１のゲート絶縁層としての機能を有し、絶縁層５１２は、トランジスタ５００ａの第２のゲート絶縁層としての機能を有する。また、トランジスタ５００ａにおいて、導電層５２１は、第１のゲートとしての機能を有し、導電層５２２ａは、ソースまたはドレインの一方としての機能を有し、導電層５２２ｂは、ソースまたはドレインの他方としての機能を有する。また、トランジスタ５００ａにおいて、導電層５２３は、第２のゲートとしての機能を有する。
なお、トランジスタ５００ａは、いわゆるチャネルエッチ型のトランジスタであり、デュアルゲート構造である。
また、トランジスタ５００ａは、導電層５２３を設けない構成にすることもできる。この場合、トランジスタ５００ａは、いわゆるチャネルエッチ型のトランジスタであり、ボトムゲート構造である。
図１１（Ｂ）、（Ｃ）に示すように、半導体層５３１は、導電層５２１、および導電層５２３と対向するように位置し、２つのゲートの機能を有する導電層に挟まれている。導電層５２３のチャネル長方向の長さ、および導電層５２３のチャネル幅方向の長さは、半導体層５３１のチャネル長方向の長さ、および半導体層５３１のチャネル幅方向の長さよりもそれぞれ長く、半導体層５３１の全体は、絶縁層５１２を介して導電層５２３に覆われている。
別言すると、導電層５２１および導電層５２３は、絶縁層５１１および絶縁層５１２に設けられる開口部５３５において接続され、かつ半導体層５３１の側端部よりも外側に位置する領域を有する。
このような構成を有することで、トランジスタ５００ａに含まれる半導体層５３１を、導電層５２１および導電層５２３の電界によって電気的に囲むことができる。トランジスタ５００ａのように、第１のゲートおよび第２のゲートの電界によって、チャネル形成領域が形成される半導体層を、電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ５００ａは、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲートの機能を有する導電層５２１によってチャネルを誘起させるための電界を効果的に半導体層５３１に印加することができるため、トランジスタ５００ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ５００ａを微細化することが可能となる。
また、トランジスタ５００ａは、第１のゲートの機能を有する導電層５２１および第２のゲートの機能を有する導電層５２３によって、半導体層５３１が囲まれた構造を有するため、トランジスタ５００ａの機械的強度を高めることができる。
ｓ−ｃｈａｎｎｅｌ構造であるトランジスタ５００ａは電界効果移動度が高く、かつ駆動能力が高いので、トランジスタ５００ａを駆動回路、代表的にはゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。
〔構成例２〕
次に、トランジスタの構造の一例として、トランジスタ５００ｂについて、図１２（Ａ）、（Ｂ）、（Ｃ）を用いて説明する。図１２（Ａ）はトランジスタ５００ｂの上面図である。図１２（Ｂ）は、図１２（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１２（Ｃ）は、図１２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ５００ｂは、半導体層５３１、導電層５２２ａ、導電層５２２ｂ、および絶縁層５１２が積層構造である点において、トランジスタ５００ａと異なる。
絶縁層５１２は、半導体層５３１上、導電層５２２ａ上、および導電層５２２ｂ上の絶縁層５１２ａと、絶縁層５１２ａの上の絶縁層５１２ｂを有する。絶縁層５１２は、半導体層５３１に酸素を供給する機能を有する。すなわち、絶縁層５１２は、酸素を有する。また、絶縁層５１２ａは、酸素を透過することのできる絶縁層である。なお、絶縁層５１２ａは、後に形成する絶縁層５１２ｂを形成する際の、半導体層５３１へのダメージ緩和膜としても機能する。
絶縁層５１２ａとしては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁層５１２ａは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁層５１２ａに含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁層５１２ａにおける酸素の透過性が減少してしまうためである。
なお、絶縁層５１２ａにおいては、外部から絶縁層５１２ａに入った酸素が全て絶縁層５１２ａの外部に移動せず、絶縁層５１２ａにとどまる酸素もある。また、絶縁層５１２ａに酸素が入ると共に、絶縁層５１２ａに含まれる酸素が絶縁層５１２ａの外部へ移動することで、絶縁層５１２ａにおいて酸素の移動が生じる場合もある。絶縁層５１２ａとして酸素を透過することができる酸化物絶縁層を形成すると、絶縁層５１２ａ上に設けられる、絶縁層５１２ｂから脱離する酸素を、絶縁層５１２ａを介して半導体層５３１に移動させることができる。
また、絶縁層５１２ａは、窒素酸化物に起因する準位密度が低い酸化物絶縁層を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、金属酸化物の価電子帯の上端のエネルギーと金属酸化物の伝導帯の下端のエネルギーの間に形成され得る場合がある。上記酸化物絶縁層として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８／ｃｍ３以上５×１０１９／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁層５１２ａ等に準位を形成する。当該準位は、半導体層５３１のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁層５１２ａおよび半導体層５３１の界面に拡散すると、当該準位が絶縁層５１２ａ側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層５１２ａおよび半導体層５３１界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁層５１２ａに含まれる窒素酸化物は、加熱処理において、絶縁層５１２ｂに含まれるアンモニアと反応するため、絶縁層５１２ａに含まれる窒素酸化物が低減される。このため、絶縁層５１２ａおよび半導体層５３１の界面において、電子がトラップされにくい。
絶縁層５１２ａとして、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、上記酸化物絶縁層は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シランおよび一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁層を形成することで、緻密であり、かつ硬度の高い膜を形成することができる。
絶縁層５１２ｂは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁層である。上記の酸化物絶縁層は、加熱により酸素の一部が脱離する。なお、ＴＤＳにおいて、上記の酸化物絶縁層は、酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上の領域を有する。また、上記の酸素の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳにおける酸素原子に換算しての総量である。本明細書などでは、絶縁層などから加熱により放出される酸素を「過剰酸素」ともいう。
絶縁層５１２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁層５１２ｂは、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁層５１２ｂは、絶縁層５１２ａと比較して半導体層５３１から離れているため、絶縁層５１２ａより、欠陥密度が多くともよい。
また、絶縁層５１２は、同種の材料の絶縁層を用いることができるため、絶縁層５１２ａと絶縁層５１２ｂの界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁層５１２ａと絶縁層５１２ｂの界面は、破線で図示している。なお、本実施の形態においては、絶縁層５１２ａと絶縁層５１２ｂの２層構造について説明したが、これに限定されず、例えば、絶縁層５１２ａの単層構造、あるいは３層以上の積層構造としてもよい。
トランジスタ５００ｂにおいて、半導体層５３１は、絶縁層５１１上の半導体層５３１＿１と、半導体層５３１＿１上の半導体層５３１＿２と、を有する。なお、半導体層５３１＿１および半導体層５３１＿２は、それぞれ同じ元素を有する。例えば、半導体層５３１＿１および半導体層５３１＿２は、上述の半導体層５３１が有する元素を、それぞれ独立に有することが好ましい。
また、半導体層５３１＿１および半導体層５３１＿２は、それぞれ独立に、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。一例としては、半導体層５３１＿１および半導体層５３１＿２のＩｎ、Ｍ、およびＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍とすると好ましい。ここで、近傍とは、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、かつＺｎが２以上４以下を含む。または、半導体層５３１＿１および半導体層５３１＿２のＩｎ、Ｍ、およびＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。このように、半導体層５３１＿１および半導体層５３１＿２を概略同じ組成とすることで、同じスパッタリングターゲットを用いて形成できるため、製造コストを抑制することが可能である。また、同じスパッタリングターゲットを用いる場合、同一チャンバーにて真空中で連続して半導体層５３１＿１および半導体層５３１＿２を成膜することができるため、半導体層５３１＿１と半導体層５３１＿２との界面に不純物が取り込まれるのを抑制することができる。
ここで、半導体層５３１＿１は、半導体層５３１＿２よりも結晶性が低い領域を有していてもよい。なお、半導体層５３１＿１および半導体層５３１＿２の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
半導体層５３１＿１の結晶性が低い領域が酸素の拡散経路となり、半導体層５３１＿１よりも結晶性の高い半導体層５３１＿２にも酸素を拡散させることができる。このように、結晶構造が異なる半導体層の積層構造とし、結晶性の低い領域を酸素の拡散経路とすることで、信頼性の高いトランジスタを提供することができる。
また、半導体層５３１＿２が、半導体層５３１＿１より結晶性が高い領域を有することにより、半導体層５３１に混入しうる不純物を抑制することができる。特に、半導体層５３１＿２の結晶性を高めることで、導電層５２２ａおよび導電層５２２ｂを加工する際のダメージを抑制することができる。半導体層５３１の表面、すなわち半導体層５３１＿２の表面は、導電層５２２ａおよび導電層５２２ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、半導体層５３１＿２は、結晶性が高い領域を有する場合、結晶性が低い半導体層５３１＿１と比較してエッチング耐性に優れる。したがって、半導体層５３１＿２は、エッチングストッパーとしての機能を有する。
また、半導体層５３１＿１は、半導体層５３１＿２よりも結晶性が低い領域を有することで、キャリア密度が高くなる場合がある。
また、半導体層５３１＿１のキャリア密度が高くなると、半導体層５３１＿１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、半導体層５３１＿１の伝導帯の下端が低くなり、半導体層５３１＿１の伝導帯下端と、ゲート絶縁層（ここでは、絶縁層５１１）中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁層中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくできる場合がある。また、半導体層５３１＿１のキャリア密度が高くなると、半導体層５３１の電界効果移動度を高めることができる。
なお、トランジスタ５００ｂにおいては、半導体層５３１を２層の積層構造にする例を示したが、これに限定されず、３層以上積層する構成にしてもよい。
トランジスタ５００ｂが有する導電層５２２ａは、導電層５２２ａ＿１と、導電層５２２ａ＿１上の導電層５２２ａ＿２と、導電層５２２ａ＿２上の導電層５２２ａ＿３と、を有する。また、トランジスタ５００ｂが有する導電層５２２ｂは、導電層５２２ｂ＿１と、導電層５２２ｂ＿１上の導電層５２２ｂ＿２と、導電層５２２ｂ＿２上の導電層５２２ｂ＿３と、を有する。
例えば、導電層５２２ａ＿１、導電層５２２ｂ＿１、導電層５２２ａ＿３、および導電層５２２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウム、ガリウム、錫、および亜鉛の中から選ばれるいずれか一つまたは複数を有することが好ましい。また、導電層５２２ａ＿２および導電層５２２ｂ＿２としては、銅、アルミニウム、および銀の中から選ばれるいずれか一つまたは複数を有することが好ましい。
より具体的には、導電層５２２ａ＿１、導電層５２２ｂ＿１、導電層５２２ａ＿３、および導電層５２２ｂ＿３にＩｎ−Ｓｎ酸化物またはＩｎ−Ｚｎ酸化物を用い、導電層５２２ａ＿２および導電層５２２ｂ＿２に銅を用いることができる。
また、導電層５２２ａ＿１の端部は、導電層５２２ａ＿２の端部よりも外側に位置する領域を有し、導電層５２２ａ＿３は、導電層５２２ａ＿２の上面および側面を覆い、かつ導電層５２２ａ＿１と接する領域を有する。また、導電層５２２ｂ＿１の端部は、導電層５２２ｂ＿２の端部よりも外側に位置する領域を有し、導電層５２２ｂ＿３は、導電層５２２ｂ＿２の上面および側面を覆い、かつ導電層５２２ｂ＿１と接する領域を有する。
上記構成とすることで、導電層５２２ａおよび導電層５２２ｂの配線抵抗を低くし、かつ半導体層５３１への銅の拡散を抑制できるため好ましい。
〔構成例３〕
次に、トランジスタの構造の一例として、トランジスタ５００ｃについて、図１３（Ａ）、（Ｂ）、（Ｃ）を用いて説明する。図１３（Ａ）はトランジスタ５００ｃの上面図である。図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１３（Ｃ）は、図１３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ５００ｃは、絶縁層５２４上の導電層５２１と、導電層５２１上および絶縁層５２４上の絶縁層５１１と、絶縁層５１１上の半導体層５３１と、半導体層５３１上および絶縁層５１１上の絶縁層５１６と、半導体層５３１上および絶縁層５１６上の導電層５２２ａと、半導体層５３１上および絶縁層５１６上の導電層５２２ｂと、絶縁層５１６、導電層５２２ａ、および導電層５２２ｂ上の絶縁層５１２と、絶縁層５１２上の導電層５２３と、を有する。
絶縁層５１１、絶縁層５１６、および絶縁層５１２は、開口部５３５を有する。トランジスタ５００ｃの第１のゲートとしての機能を有する導電層５２１は、開口部５３５を介して、トランジスタ５００ｃの第２のゲートとしての機能を有する導電層５２３と電気的に接続される。また、絶縁層５１６は、開口部５３８ａおよび開口部５３８ｂを有する。トランジスタ５００ｃのソースまたはドレインの一方としての機能を有する導電層５２２ａは、開口部５３８ａを介して、半導体層５３１と電気的に接続される。トランジスタ５００ｃのソースまたはドレインの他方としての機能を有する導電層５２２ｂは、開口部５３８ｂを介して、半導体層５３１と電気的に接続される。
絶縁層５１６は、トランジスタ５００ｃのチャネル保護層としての機能を有する。絶縁層５１６を有しない場合、エッチング法等により導電層５２２ａおよび導電層５２２ｂを形成する際に、半導体層５３１のチャネル形成領域にダメージが与えられる場合がある。これにより、トランジスタの電気特性が不安定となる場合がある。絶縁層５１６を形成し、開口部５３８ａおよび開口部５３８ｂを設けた後に導電層を成膜し、当該導電層をエッチング法等により加工して導電層５２２ａおよび導電層５２２ｂを形成することにより、半導体層５３１のチャネル形成領域へのダメージを抑制することができる。これにより、トランジスタの電気特性を安定化させ、信頼性の高いトランジスタを実現できる。
絶縁層５１６は、例えば絶縁層５１２と同様の材料を含むことができる。
絶縁層５１６は、過剰酸素を含むことが好ましい、絶縁層５１６が過剰酸素を含むことで、半導体層５３１のチャネル形成領域に酸素を供給することができる。よって、当該チャネル形成領域に形成される酸素欠損を酸素により補填することができるため、信頼性の高い表示装置を提供することができる。
また、開口部５３８ａおよび開口部５３８ｂの形成後、半導体層５３１に不純物元素を添加することが好ましい。具体的には、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加すると好ましい。これにより、詳細は後述するが、半導体層５３１の、導電層５２２ａと重なる領域（ソース領域またはドレイン領域の一方）、および導電層５２２ｂと重なる領域（ソース領域またはドレイン領域の他方）の導電性を高くすることができる。これにより、トランジスタ５００ｃの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。
なお、トランジスタ５００ｃは、いわゆるチャネル保護型のトランジスタであり、デュアルゲート構造である。
トランジスタ５００ｃは、トランジスタ５００ａおよびトランジスタ５００ｂと同様にｓ−ｃｈａｎｎｅｌ構造をとる。このような構成を有することで、トランジスタ５００ｃに含まれる半導体層５３１を、導電層５２１および導電層５２３の電界によって電気的に取り囲むことができる。
トランジスタ５００ｃは、ｓ−ｃｈａｎｎｅｌ構造を有するため、導電層５２１または導電層５２３によってチャネルを誘起させるための電界を効果的に半導体層５３１に印加することができる。これにより、トランジスタ５００ｃの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ５００ｃを微細化することが可能となる。また、トランジスタ５００ｃは、導電層５２１、および導電層５２３によって、半導体層５３１が取り囲まれた構造を有するため、トランジスタ５００ｃの機械的強度を高めることができる。
なお、トランジスタ５００ｃは、導電層５２３を設けない構成にすることもできる。この場合、トランジスタ５００ｃは、いわゆるチャネル保護型のトランジスタであり、ボトムゲート構造である。
〔構成例４〕
次に、トランジスタの構造の一例として、トランジスタ５００ｄおよびトランジスタ５００ｅについて、図１４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）を用いて説明する。
図１４（Ａ）、（Ｂ）はトランジスタ５００ｄの断面図であり、図１４（Ｃ）、（Ｄ）はトランジスタ５００ｅの断面図である。なお、トランジスタ５００ｄは、先に示すトランジスタ５００ｂの変形例であり、トランジスタ５００ｅは、先に示すトランジスタ５００ｃの変形例である。したがって、図１４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）において、トランジスタ５００ｂおよびトランジスタ５００ｃと同様の機能を有する部分については、同様の符号を付し、詳細な説明を省略する。
なお、図１４（Ａ）はトランジスタ５００ｄのチャネル長方向の断面図であり、図１４（Ｂ）はトランジスタ５００ｄのチャネル幅方向の断面図である。また、図１４（Ｃ）はトランジスタ５００ｅのチャネル長方向の断面図であり、図１４（Ｄ）はトランジスタ５００ｅのチャネル幅方向の断面図である。
図１４（Ａ）、（Ｂ）に示すトランジスタ５００ｄは、トランジスタ５００ｂと比較し、導電層５２３、および開口部５３５が設けられない点が異なる。また、トランジスタ５００ｄは、トランジスタ５００ｂと比較し、絶縁層５１２、導電層５２２ａ、および導電層５２２ｂの構成が異なる。
トランジスタ５００ｄにおいて、絶縁層５１２は、絶縁層５１２ｃと、絶縁層５１２ｃ上の絶縁層５１２ｄとを有する。絶縁層５１２ｃとしては、半導体層５３１に酸素を供給する機能と、不純物（代表的には、水、水素等）の入り込みを抑制する機能と、を有する。絶縁層５１２ｃとしては、酸化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を用いることができる。特に、絶縁層５１２ｃとしては、反応性スパッタリング法によって形成される酸化アルミニウム膜であることが好ましい。なお、反応性スパッタリング法で酸化アルミニウム膜を形成する方法の一例としては、以下に示す方法が挙げられる。
まず、スパッタリングチャンバー内に、不活性ガス（代表的にはＡｒガス）と、酸素ガスと、を混合したガスを導入する。続けて、スパッタリングチャンバーに配置されたアルミニウムターゲットに電圧を印加することで、酸化アルミニウム膜を成膜することができる。なお、アルミニウムターゲットに電圧を印加する電源としては、ＤＣ電源、ＡＣ電源、またはＲＦ電源が挙げられる。特に、ＤＣ電源を用いると生産性が向上するため好ましい。
絶縁層５１２ｄは、不純物（代表的には水、水素等）の入り込みを抑制する機能を有する。絶縁層５１２ｄとしては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜を用いることができる。特に、絶縁層５１２ｄとしては、ＰＥＣＶＤ法によって形成される窒化シリコン膜が好ましい。ＰＥＣＶＤ法によって形成される窒化シリコン膜は、高い膜密度を得られやすいため好ましい。なお、ＰＥＣＶＤ法によって形成される窒化シリコン膜は、膜中の水素濃度が高い場合がある。
トランジスタ５００ｄにおいては、絶縁層５１２ｄの下層には絶縁層５１２ｃが配置されているため、絶縁層５１２ｄに含まれる水素は、半導体層５３１側に拡散しない、または拡散し難い。
なお、トランジスタ５００ｄは、トランジスタ５００ｂとは異なり、シングルゲートのトランジスタである。シングルゲートのトランジスタとすることで、マスク枚数を低減できるため、生産性を高めることができる。
図１４（Ｃ）、（Ｄ）に示すトランジスタ５００ｅは、トランジスタ５００ｃと比較し、絶縁層５１６、および絶縁層５１２の構成が異なる。具体的には、トランジスタ５００ｅは、絶縁層５１６の代わりに絶縁層５１６ａを有し、絶縁層５１２の代わりに絶縁層５１２ｄを有する。
絶縁層５１６ａは、絶縁層５１２ｃと同様の機能を有する。
トランジスタ５００ｄ、およびトランジスタ５００ｅの構造とすることで、大きな設備投資を行わずに、既存の生産ラインを用いて製造することができる。例えば、水素化アモルファスシリコンの製造工場を、酸化物半導体の製造工場に簡易的に置き換えることが可能となる。
〔構成例５〕
次に、トランジスタの構造の一例として、トランジスタ５００ｆについて、図１５（Ａ）、（Ｂ）、（Ｃ）を用いて説明する。図１５（Ａ）はトランジスタ５００ｆの上面図である。図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１５（Ｃ）は、図１５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
図１５（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ５００ｆは、絶縁層５２４上の導電層５２１と、導電層５２１上および絶縁層５２４上の絶縁層５１１と、絶縁層５１１上の半導体層５３１と、半導体層５３１上の絶縁層５１２と、絶縁層５１２上の導電層５２３と、絶縁層５１１上、半導体層５３１上、および導電層５２３上の絶縁層５１５を有する。なお、半導体層５３１は、導電層５２３と重なるチャネル形成領域５３１ｉと、絶縁層５１５と接するソース領域５３１ｓと、絶縁層５１５と接するドレイン領域５３１ｄと、を有する。
また、絶縁層５１５は、窒素または水素を有する。絶縁層５１５と、ソース領域５３１ｓおよびドレイン領域５３１ｄと、が接することで、絶縁層５１５中の窒素または水素がソース領域５３１ｓおよびドレイン領域５３１ｄ中に添加される。ソース領域５３１ｓおよびドレイン領域５３１ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ５００ｆは、絶縁層５１５に設けられた開口部５３６ａを介してソース領域５３１ｓに電気的に接続される導電層５２２ａを有してもよい。また、トランジスタ５００ｆは、絶縁層５１５に設けられた開口部５３６ｂを介してドレイン領域５３１ｄに電気的に接続される導電層５２２ｂを有してもよい。
絶縁層５１１は、第１のゲート絶縁層としての機能を有し、絶縁層５１２は、第２のゲート絶縁層としての機能を有する。また、絶縁層５１５は保護絶縁層としての機能を有する。
また、絶縁層５１２は、過剰酸素を含むことが好ましい。絶縁層５１２が過剰酸素を含むことで、半導体層５３１が有するチャネル形成領域５３１ｉ中に酸素を供給することができる。よって、チャネル形成領域５３１ｉに形成されうる酸素欠損を酸素により補填することができるため、信頼性の高い表示装置を提供することができる。
なお、半導体層５３１中に酸素を供給させるためには、半導体層５３１の下方に形成される絶縁層５１１が過剰酸素を含んでいてもよい。この場合、絶縁層５１１中に含まれる酸素は、半導体層５３１が有するソース領域５３１ｓ、およびドレイン領域５３１ｄにも供給されうる。ソース領域５３１ｓ、およびドレイン領域５３１ｄ中に酸素が供給されると、ソース領域５３１ｓ、およびドレイン領域５３１ｄの抵抗が高くなる場合がある。
一方で、半導体層５３１の上方に形成される絶縁層５１２が過剰酸素を含むことで、チャネル形成領域５３１ｉにのみ選択的に酸素を供給させることが可能となる。あるいは、チャネル形成領域５３１ｉ、ソース領域５３１ｓ、およびドレイン領域５３１ｄに酸素を供給させたのち、ソース領域５３１ｓおよびドレイン領域５３１ｄのキャリア密度を選択的に高めることで、ソース領域５３１ｓ、およびドレイン領域５３１ｄの抵抗が高くなることを抑制することができる。
また、半導体層５３１が有するソース領域５３１ｓおよびドレイン領域５３１ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。上記酸素欠損を形成する元素が、絶縁層５１５中に１つまたは複数含まれる場合、絶縁層５１５からソース領域５３１ｓ、およびドレイン領域５３１ｄに拡散する、および／または不純物添加処理によりソース領域５３１ｓ、およびドレイン領域５３１ｄ中に添加される。
不純物元素が金属酸化物に添加されると、金属酸化物中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が金属酸化物に添加されると、金属酸化物中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、金属酸化物においてキャリア密度が増加し、導電性が高くなる。
また、導電層５２１は、第１のゲートとしての機能を有し、導電層５２３は、第２のゲートとしての機能を有し、導電層５２２ａは、ソースとしての機能を有し、導電層５２２ｂは、ドレインとしての機能を有する。
また、図１５（Ｃ）に示すように、絶縁層５１１および絶縁層５１２には開口部５３７が設けられる。また、導電層５２１は、開口部５３７を介して、導電層５２３と電気的に接続される。よって、導電層５２１と導電層５２３には、同じ電位が与えられる。なお、開口部５３７を設けずに、導電層５２１と、導電層５２３と、に異なる電位を与えてもよい。または、開口部５３７を設けずに、導電層５２１を遮光膜として用いてもよい。例えば、導電層５２１を遮光性の材料により形成することで、チャネル形成領域５３１ｉに照射される下方からの光を抑制することができる。
また、図１５（Ｂ）、（Ｃ）に示すように、半導体層５３１は、第１のゲートとしての機能を有する導電層５２１と、第２のゲートとしての機能を有する導電層５２３のそれぞれと対向するように位置し、２つのゲートとしての機能を有する導電層に挟まれている。
また、トランジスタ５００ｆもトランジスタ５００ａ、トランジスタ５００ｂ、およびトランジスタ５００ｃと同様にｓ−ｃｈａｎｎｅｌ構造をとる。このような構成を有することで、トランジスタ５００ｆに含まれる半導体層５３１を、第１のゲートとしての機能を有する導電層５２１および第２のゲートとしての機能を有する導電層５２３の電界によって電気的に取り囲むことができる。
トランジスタ５００ｆは、ｓ−ｃｈａｎｎｅｌ構造を有するため、導電層５２１または導電層５２３によってチャネルを誘起させるための電界を効果的に半導体層５３１に印加することができる。これにより、トランジスタ５００ｆの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ５００ｆを微細化することが可能となる。また、トランジスタ５００ｆは、導電層５２１、および導電層５２３によって、半導体層５３１が取り囲まれた構造を有するため、トランジスタ５００ｆの機械的強度を高めることができる。
なお、トランジスタ５００ｆを、導電層５２３の半導体層５３１に対する位置、または導電層５２３の形成方法から、ＴＧＳＡ（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ Ａｌｉｇｎ）型のＦＥＴと呼称してもよい。
なお、トランジスタ５００ｆにおいても、トランジスタ５００ｂと同様に半導体層５３１を２層以上積層する構成にしてもよい。
また、トランジスタ５００ｆにおいて、絶縁層５１２が導電層５２３と重なる部分にのみ設けられているが、これに限られることなく、絶縁層５１２が半導体層５３１を覆う構成にすることもできる。また、導電層５２１を設けない構成にすることもできる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、液晶素子を用いた表示装置の構成例と、ＥＬ素子を用いた表示装置の構成例について説明する。図１６（Ａ）において、第１の基板４００１上に設けられた表示部１１３を囲むようにして、シール材４００５が設けられ、表示部１１３がシール材４００５および第２の基板４００６によって封止されている。
図１６（Ａ）では、データドライバ１１１ａ、データドライバ１１１ｂ、ゲートドライバ１１２ａ、およびゲートドライバ１１２ｂは、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で形成されている。データドライバ１１１ａおよびデータドライバ１１１ｂは、上記実施の形態に示したデータドライバ１１１（信号線駆動回路）と同様に機能する。ゲートドライバ１１２ａおよびゲートドライバ１１２ｂは、上記実施の形態に示したゲートドライバ１１２（走査線駆動回路）と同様に機能する。
表示装置１１０は、ＦＰＣ４０１８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）を介して上記実施の形態に示したディスプレイコントローラ１００および／またはプロセッサ１２０と電気的に接続される。ゲートドライバ１１２ａ、ゲートドライバ１１２ｂ、データドライバ１１１ａ、およびデータドライバ１１１ｂに与えられる各種信号および電位は、ＦＰＣ４０１８を介して供給される。
ゲートドライバ１１２ａおよびゲートドライバ１１２ｂが有する集積回路４０４２は、表示部１１３に選択信号を供給する機能を有する。データドライバ１１１ａおよびデータドライバ１１１ｂが有する集積回路４０４２は、表示部１１３にビデオ信号を供給する機能を有する。集積回路４０４２は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）法によって第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法などを用いることができる。
図１６（Ｂ）は、データドライバ１１１ａおよびデータドライバ１１１ｂに含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。また、上記実施の形態に示したトランジスタを用いて、駆動回路の一部または全体を表示部１１３と同じ基板上に一体形成して、システムオンパネルを形成することができる。
図１６（Ｂ）では、ゲートドライバ１１２ａおよびゲートドライバ１１２ｂを、表示部１１３と同じ基板上に形成する例を示している。駆動回路を表示部１１３内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
また、図１６（Ｂ）では、第１の基板４００１上に設けられた表示部１１３と、ゲートドライバ１１２ａおよびゲートドライバ１１２ｂと、を囲むようにして、シール材４００５が設けられている。また表示部１１３、ゲートドライバ１１２ａ、およびゲートドライバ１１２ｂの上に第２の基板４００６が設けられている。よって、表示部１１３、ゲートドライバ１１２ａ、およびゲートドライバ１１２ｂは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
また図１６（Ｂ）では、データドライバ１１１ａおよびデータドライバ１１１ｂを別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。ゲートドライバを別途形成して実装しても良いし、データドライバの一部またはゲートドライバの一部を別途形成して実装しても良い。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた表示部およびゲートドライバは、トランジスタを複数有している。当該トランジスタとして、上記実施の形態で示したトランジスタを適用することができる。
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造であってもよく、２種類以上の構造が組み合わせて用いられていてもよい。
図１７（Ａ）および図１７（Ｂ）は、図１６（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面図である。図１７（Ａ）および図１７（Ｂ）に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、図１７（Ａ）および図１７（Ｂ）では、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
また、第１の基板４００１上に設けられた表示部１１３とゲートドライバ１１２ａは、トランジスタを複数有しており、図１７（Ａ）、および図１７（Ｂ）では、表示部１１３に含まれるトランジスタ４０１０、およびゲートドライバ１１２ａに含まれるトランジスタ４０１１を例示している。なお、図１７（Ａ）および図１７（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示している。
図１７（Ａ）および図１７（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１上に絶縁層４１１２が設けられている。また、図１７（Ｂ）では、絶縁層４１１２上に隔壁４５１０が形成されている。
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジスタを用いることができる。
また、図１７（Ａ）および図１７（Ｂ）に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０３を介して重なっている。
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
表示部１１３に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図１７（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図１７（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
図１７（Ａ）に示す表示装置では、基板４００６と第２の電極層４０３１の間に、遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。遮光層および着色層の形成方法は、前述した各層の形成方法と同様に行なえばよい。例えば、インクジェット法などで行なってもよい。
また、図１７（Ａ）および図１７（Ｂ）に示す表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図１７（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、表示部１１３に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などに変化させることができる。
カラー表示を実現する方法としては、発光色が白色の発光素子４５１３と着色層を組み合わせて行う方法と、画素毎に発光色の異なる発光素子４５１３を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光素子４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、本発明の一態様の表示システムを適用可能な電子機器について、図１８乃至図１９を用いて説明する。
図１８および図１９を用いて電子機器の一例について説明する。本発明の一態様によれば、大型化および／または高精細化された表示装置であっても、良好な表示品位、高い視認性を実現できる。そのため、テレビジョン装置、デジタルサイネージ、携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、および電子書籍端末、などに好適に用いることができる。また、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）機器やＡＲ（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）機器などにも用いることができる。
本発明の一態様の表示システムを用いた電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様の表示システムを用いた電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の表示システムを用いた電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の表示システムを用いた電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
本発明の一態様の表示システムを用いることにより、電子機器の表示品位などを高めることができる。
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。
図１８（Ａ）に、本発明の一態様の表示システムを用いたテレビジョン装置１８１０を示す。テレビジョン装置１８１０は、表示部１８１１、筐体１８１２、スピーカ１８１３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
またテレビジョン装置１８１０は、リモコン操作機１８１４により、操作することができる。
テレビジョン装置１８１０が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送などがあり、また映像および音声、または音声のみの放送などがある。例えばＵＨＦ帯（約３００ＭＨｚ〜３ＧＨｚ）またはＶＨＦ帯（３０ＭＨｚ〜３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示部１８３１に表示させることができる。例えば、４Ｋ、８Ｋ、１６Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
また、インターネットやＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｗｉ−Ｆｉ（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部１８３１に表示する画像を生成する構成としてもよい。このとき、テレビジョン装置１８１０にチューナを有さなくてもよい。
図１８（Ｂ）は、本発明の一態様の表示システムを用いたデジタルサイネージ１８２０を示している。デジタルサイネージ１８２０は円柱状の柱１８２２に取り付けられている。デジタルサイネージ１８２０は、表示部１８２１を有する。
表示部１８２１が広いほど、一度に提供できる情報量を増やすことができる。また、表示部１８２１が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部１８２１にタッチパネルを用いることで、表示部１８２１に画像または動画を表示するだけでなく、使用者が直感的に操作することができるため好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
図１８（Ｃ）は本発明の一態様の表示システムを用いたノート型のパーソナルコンピュータ１８３０を示している。パーソナルコンピュータ１８３０は、表示部１８３１、筐体１８３２、タッチパッド１８３３、接続ポート１８３４等を有する。
タッチパッド１８３３は、ポインティングデバイスや、ペンタブレット等の入力手段として機能し、指やスタイラス等で操作することができる。
また、タッチパッド１８３３には表示素子が組み込まれている。図１８（Ｃ）に示すように、タッチパッド１８３３の表面に入力キー１８３５を表示することで、タッチパッド１８３３をキーボードとして使用することができる。このとき、入力キー１８３５に触れた際に、振動により触感を実現するため、振動モジュールがタッチパッド１８３３に組み込まれていてもよい。
図１８（Ｄ）に本発明の一態様の表示システムを用いた携帯情報端末の一例を示す。図１８（Ｄ）に示す携帯情報端末１８４０は、筐体１８４１、表示部１８４２、操作ボタン１８４３、外部接続ポート１８４４、スピーカ１８４５、マイク１８４６、カメラ１８４７等を有する。
携帯情報端末１８４０は、表示部１８４２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部１８４２に触れることで行うことができる。
また、操作ボタン１８４３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部１８４２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
また、携帯情報端末１８４０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末１８４０の向き（縦か横か）を判断して、表示部１８４２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部１８４２を触れること、操作ボタン１８４３の操作、またはマイク１８４６を用いた音声入力等により行うこともできる。
携帯情報端末１８４０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。携帯情報端末１８４０は、例えば、移動電話、電子メール、文章閲覧および作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
図１８（Ｅ）、（Ｆ）に、本発明の一態様の表示システムを用いた携帯情報端末１８５０の一例を示す。携帯情報端末１８５０は、筐体１８５１、筐体１８５２、表示部１８５３、表示部１８５４、およびヒンジ部１８５５等を有する。
筐体１８５１と筐体１８５２は、ヒンジ部１８５５で連結されている。携帯情報端末１８５０は、図１８（Ｅ）に示すように折り畳んだ状態から、図１８（Ｆ）に示すように筐体１８５１と筐体１８５２を開くことができる。
例えば表示部１８５３および表示部１８５４に、文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部１８５３および表示部１８５４に静止画像や動画像を表示することもできる。
このように、携帯情報端末１８５０は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
なお、筐体１８５１および筐体１８５２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
図１９（Ａ）に、ファインダー１８６１を取り付けた状態の、本発明の一態様の表示システムを用いたカメラ１８６０の外観を示す。
カメラ１８６０は、筐体１８６９、表示部１８６２、操作ボタン１８６３、シャッターボタン１８６４等を有する。またカメラ１８６０には、着脱可能なレンズ１８６５が取り付けられている。
ここではカメラ１８６０として、レンズ１８６５を筐体１８６９から取り外して交換することが可能な構成としたが、レンズ１８６５と筐体が一体となっていてもよい。
カメラ１８６０は、シャッターボタン１８６４を押すことにより、撮像することができる。また、表示部１８６２はタッチパネルとしての機能を有し、表示部１８６２をタッチすることにより撮像することも可能である。
カメラ１８６０の筐体１８６９は、電極を有するマウントを有し、ファインダー１８６１のほか、ストロボ装置等を接続することができる。
ファインダー１８６１は、筐体１８６６、表示部１８６７、ボタン１８６８等を有する。ファインダー１８６１に本発明の一態様の表示システムを用いてもよい。
筐体１８６６は、カメラ１８６０のマウントと係合するマウントを有しており、ファインダー１８６１をカメラ１８６０に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ１８６０から受信した映像等を表示部１８６７に表示させることができる。
ボタン１８６８は、電源ボタンとしての機能を有する。ボタン１８６８により、表示部１８６７の表示のオン・オフを切り替えることができる。
カメラ１８６０の表示部１８６２、及びファインダー１８６１の表示部１８６７に、本発明の一態様の表示装置を適用することができる。
なお、図１９（Ａ）では、カメラ１８６０とファインダー１８６１とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ１８６０の筐体１８６９に、本発明の一態様の表示装置を備えるファインダーが内蔵されていてもよい。
図１９（Ｂ）には、本発明の一態様の表示システムを用いたヘッドマウントディスプレイ１８７０の外観を示している。
ヘッドマウントディスプレイ１８７０は、装着部１８７１、レンズ１８７２、本体１８７３、表示部１８７４、ケーブル１８７５等を有している。また装着部１８７１には、バッテリ１８７６が内蔵されている。
ケーブル１８７５は、バッテリ１８７６から本体１８７３に電力を供給する。本体１８７３は無線受信機等を備え、受信した画像データ等の映像情報を表示部１８７４に表示させることができる。また、本体１８７３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
また、装着部１８７１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体１８７３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部１８７１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部１８７４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部１８７４に表示する映像をその動きに合わせて変化させてもよい。
図１９（Ｃ）、（Ｄ）には、本発明の一態様の表示システムを用いたヘッドマウントディスプレイ１８８０の外観を示している。
ヘッドマウントディスプレイ１８８０は、筐体１８８１、２つの表示部１８８２、操作ボタン１８８３、及びバンド状の固定具１８８４を有する。
ヘッドマウントディスプレイ１８８０は、上記ヘッドマウントディスプレイ１８８０が有する機能に加え、２つの表示部を備える。
２つの表示部１８８２を有することで、使用者は片方の目につき１つの表示部を見ることができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の映像を表示することができる。また、表示部１８８２は使用者の目を概略中心とした円弧状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となるため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度や色度が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感のある映像を表示することができる。
操作ボタン１８８３は、電源ボタンなどの機能を有する。また操作ボタン１８８３の他にボタンを有していてもよい。
また、図１９（Ｅ）に示すように、表示部１８８２と使用者の目の位置との間に、レンズ１８８５を有していてもよい。レンズ１８８５により、使用者は表示部１８８２を拡大してみることができるため、より臨場感が高まる。このとき、図１９（Ｅ）に示すように、視度調節のためにレンズの位置を変化させるダイヤル１８８６を有していてもよい。
表示部１８８２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図１９（Ｅ）のようにレンズ１８８５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
図１９（Ｆ）に、本発明の一態様の表示システムを用いたテレビジョン装置の一例を示す。テレビジョン装置１８９０は、筐体１８９１に表示部１８９２が組み込まれている。ここでは、スタンド１８９３により筐体１８９１を支持した構成を示している。
図１９（Ｆ）に示すテレビジョン装置１８９０の操作は、筐体１８９１が備える操作スイッチや、別体のリモコン操作機１８９４により行うことができる。または、表示部１８９２にタッチセンサを備えていてもよく、指等で表示部１８９２に触れることで操作してもよい。リモコン操作機１８９４は、当該リモコン操作機１８９４から出力する情報を表示する表示部を有していてもよい。リモコン操作機１８９４が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部１８９２に表示される映像を操作することができる。
なお、テレビジョン装置１８９０は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
１００ ディスプレイコントローラ
１０２ マスタコントローラ
１０３ データ処理回路
１０４ フレームメモリ
１０６ タイミングコントローラ
１０７ レジスタチェーン
１０８ 設定レジスタ
１０９ タッチセンサコントローラ
１１０ 表示装置
１１１ データドライバ
１１２ ゲートドライバ
１１３ 表示部
１１４ 画素
１１５ 画素
１１６ 配線
１１７ 配線
１２０ プロセッサ
１２１ データ処理回路
１２２ レジスタ値生成回路
１２３ プロセッサコントローラ
１３０ ＤＲＡＭ
１３１ ＤＲＡＭコントローラ
１４０ タッチセンサ
１５０ 光センサ
１６０ クロック生成回路
２２０ ラッチ
２２１ ラッチ群
２２２ ラッチ群
２２３ ラッチ群
２２４ ラッチ群
２２７ 絶縁層
２２９ 設定レジスタ
２３０ セレクタ
２４０ コンテキスト生成回路
２４１ 内部コンテキスト生成回路

Claims (6)

  1. 表示装置と、ディスプレイコントローラと、を含み、
    前記表示装置は、表示部を有し、
    前記表示部は、
    ｍ行ｎ列（ｍおよびｎは、それぞれ２以上の整数）に配置された複数の画素と、
    ｍ行の走査線と、ｎ列のビデオ信号線と、を含み、
    前記ディスプレイコントローラは、
    設定レジスタと、マスタコントローラと、データ処理回路と、を含み、
    前記設定レジスタは、複数の設定パラメータを保持する機能を有し、
    前記マスタコントローラは、
    前記走査線の行番号に応じて、前記複数の設定パラメータの一が前記データ処理回路に入力されるように制御する機能を有し、
    前記データ処理回路は、
    入力された前記設定パラメータに基づいて、第１の画像データを第２の画像データに加工する機能を有し、
    前記ディスプレイコントローラは、
    前記第２の画像データを前記表示装置に供給する機能を有する
    ことを特徴とする表示システム。
  2. 請求項１において、
    ｊ列目（ｊは１以上ｎ以下の整数）の前記ビデオ信号線は、
    前記複数の画素のうち、
    第１の色を制御する前記画素と、
    第２の色を制御する前記画素と、
    に電気的に接続されていることを特徴とする表示システム。
  3. 請求項１または請求項２において、
    前記複数の画素は、それぞれ、表示素子と、トランジスタと、を有することを特徴とする表示システム。
  4. 請求項３において、
    前記表示素子は、液晶素子またはＥＬ素子であることを特徴とする表示システム。
  5. 請求項３または請求項４において、
    前記トランジスタは、チャネルが形成される半導体層がシリコンまたは金属酸化物を含むことを特徴とする表示システム。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記表示装置は、８Ｋ解像度以上の解像度を有することを特徴とする表示システム。
JP2018042636A 2017-03-10 2018-03-09 表示システム Withdrawn JP2018151630A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017045775 2017-03-10
JP2017045775 2017-03-10

Publications (2)

Publication Number Publication Date
JP2018151630A true JP2018151630A (ja) 2018-09-27
JP2018151630A5 JP2018151630A5 (ja) 2021-04-15

Family

ID=63448304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018042636A Withdrawn JP2018151630A (ja) 2017-03-10 2018-03-09 表示システム

Country Status (3)

Country Link
JP (1) JP2018151630A (ja)
TW (1) TW201839746A (ja)
WO (1) WO2018163019A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213042A1 (ja) * 2019-04-15 2020-10-22 シャープ株式会社 表示装置
WO2020213043A1 (ja) * 2019-04-15 2020-10-22 シャープ株式会社 表示装置
JP2024026275A (ja) * 2018-09-28 2024-02-28 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2024535233A (ja) * 2021-09-18 2024-09-30 ジェイド バード ディスプレイ（シャンハイ） リミテッド マイクロディスプレイバックプレーンシステムおよびピクセルドライバコントローラ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935600B (zh) * 2019-03-29 2021-03-30 京东方科技集团股份有限公司 一种Micro LED阵列结构、显示面板和显示装置
KR102696838B1 (ko) * 2019-12-24 2024-08-19 엘지디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치의 보상 방법
US11342481B2 (en) 2020-05-26 2022-05-24 Applied Materials, Inc. Preclean and encapsulation of microLED features
KR102875642B1 (ko) * 2021-08-17 2025-10-24 삼성디스플레이 주식회사 표시 장치
CN115331587B (zh) * 2022-10-14 2022-12-20 南京达斯琪数字科技有限公司 一种减少重叠阴影的旋转显示方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230760A (ja) * 1993-02-04 1994-08-19 Hitachi Ltd 表示装置
JP2003280615A (ja) * 2002-01-16 2003-10-02 Sharp Corp 階調表示基準電圧発生回路およびそれを用いた液晶表示装置
JP2006317566A (ja) * 2005-05-11 2006-11-24 Sanyo Epson Imaging Devices Corp 表示装置および電子機器
US20080094335A1 (en) * 2006-10-23 2008-04-24 Samsung Electronics Co., Ltd., Liquid crystal display and method of driving the same
US20090278866A1 (en) * 2008-05-08 2009-11-12 Kim Jong-Soo Gamma corrected display device
JP2010033038A (ja) * 2008-06-30 2010-02-12 Nec Electronics Corp 表示パネル駆動方法及び表示装置
WO2010058659A1 (ja) * 2008-11-20 2010-05-27 シャープ株式会社 画像表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230760A (ja) * 1993-02-04 1994-08-19 Hitachi Ltd 表示装置
JP2003280615A (ja) * 2002-01-16 2003-10-02 Sharp Corp 階調表示基準電圧発生回路およびそれを用いた液晶表示装置
JP2006317566A (ja) * 2005-05-11 2006-11-24 Sanyo Epson Imaging Devices Corp 表示装置および電子機器
US20080094335A1 (en) * 2006-10-23 2008-04-24 Samsung Electronics Co., Ltd., Liquid crystal display and method of driving the same
US20090278866A1 (en) * 2008-05-08 2009-11-12 Kim Jong-Soo Gamma corrected display device
JP2010033038A (ja) * 2008-06-30 2010-02-12 Nec Electronics Corp 表示パネル駆動方法及び表示装置
WO2010058659A1 (ja) * 2008-11-20 2010-05-27 シャープ株式会社 画像表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024026275A (ja) * 2018-09-28 2024-02-28 株式会社半導体エネルギー研究所 表示装置の作製方法
JP7630595B2 (ja) 2018-09-28 2025-02-17 株式会社半導体エネルギー研究所 表示装置の作製方法
US12278223B2 (en) 2018-09-28 2025-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and display device manufacturing apparatus
WO2020213042A1 (ja) * 2019-04-15 2020-10-22 シャープ株式会社 表示装置
WO2020213043A1 (ja) * 2019-04-15 2020-10-22 シャープ株式会社 表示装置
US12094883B2 (en) 2019-04-15 2024-09-17 Sharp Kabushiki Kaisha Display device
JP2024535233A (ja) * 2021-09-18 2024-09-30 ジェイド バード ディスプレイ（シャンハイ） リミテッド マイクロディスプレイバックプレーンシステムおよびピクセルドライバコントローラ

Also Published As

Publication number Publication date
WO2018163019A1 (en) 2018-09-13
TW201839746A (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
US12175947B2 (en) Display device
JP7532604B2 (ja) 半導体装置
JP7463445B2 (ja) 表示装置
JP7570478B2 (ja) 半導体装置
JP2018151630A (ja) 表示システム
JP6904769B2 (ja) 表示装置
KR101870605B1 (ko) 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
JP6781315B2 (ja) 半導体装置
JP6347940B2 (ja) 半導体装置及び表示装置
TW201812419A (zh) 電晶體的製造方法及顯示裝置
TWI814754B (zh) 顯示裝置及其工作方法
CN113348501A (zh) 显示装置及电子设备
CN112136173A (zh) 显示装置及电子设备
US12536970B2 (en) Display device
JP2018146730A (ja) 表示装置、および表示装置の動作方法
WO2018178798A1 (ja) 表示装置および表示装置の駆動方法
JP5674909B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220426

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220715