[go: up one dir, main page]

JP2018148689A - Power converter control device - Google Patents

Power converter control device Download PDF

Info

Publication number
JP2018148689A
JP2018148689A JP2017041496A JP2017041496A JP2018148689A JP 2018148689 A JP2018148689 A JP 2018148689A JP 2017041496 A JP2017041496 A JP 2017041496A JP 2017041496 A JP2017041496 A JP 2017041496A JP 2018148689 A JP2018148689 A JP 2018148689A
Authority
JP
Japan
Prior art keywords
gate
potential difference
current
power
emitter potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017041496A
Other languages
Japanese (ja)
Other versions
JP6729451B2 (en
Inventor
侑也 榊原
Yuya Sakakibara
侑也 榊原
駿 宮内
Shun Miyauchi
駿 宮内
洋平 近藤
Yohei Kondo
洋平 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017041496A priority Critical patent/JP6729451B2/en
Publication of JP2018148689A publication Critical patent/JP2018148689A/en
Application granted granted Critical
Publication of JP6729451B2 publication Critical patent/JP6729451B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】複数のパワー素子が並列接続された構成において、エミッタ電位のアンバランスにより発生する共振による素子劣化を抑制する電力変換器制御装置を提供する。【解決手段】電力変換器の各スイッチ機能部は、複数のパワー素子が並列接続されて構成されている。電位差検出回路70は、並列接続された2個の制御対象素子16、26について、エミッタ電位Vke_1、Vke_2の差分であるエミッタ電位差ΔVkeを検出する。駆動回路561は、電位差検出回路70が検出したエミッタ電位差ΔVkeに基づき、2個の制御対象素子16、26のエミッタ電位を互いに近づける方向に、少なくとも1個の制御対象素子へ出力するゲート信号に係るゲート指令値(電流Ig_1、Ig_2)を制御する。【選択図】図2PROBLEM TO BE SOLVED: To provide a power converter control device for suppressing element deterioration due to resonance generated by imbalance of emitter potential in a configuration in which a plurality of power elements are connected in parallel. Each switch function unit of a power converter is configured by connecting a plurality of power elements in parallel. The potential difference detection circuit 70 detects the emitter potential difference ΔVke, which is the difference between the emitter potentials Vke_1 and Vke_2, for the two controlled elements 16 and 26 connected in parallel. The drive circuit 561 relates to a gate signal that outputs to at least one control target element in a direction in which the emitter potentials of the two control target elements 16 and 26 are brought closer to each other based on the emitter potential difference ΔVke detected by the potential difference detection circuit 70. The gate command value (current Ig_1, Ig_2) is controlled. [Selection diagram] Fig. 2

Description

本発明は、並列接続された複数のパワー素子を備えた電力変換器を制御する電力変換器制御装置に関する。   The present invention relates to a power converter control device that controls a power converter including a plurality of power elements connected in parallel.

従来、電流経路に大電流が流れる電力変換器において、例えば交流インバータの各相上下アームのスイッチを、定格の低い複数のパワー素子を並列接続することで構成する技術が知られている。このような構成では、パワー素子の特性ばらつき等についてバランスを確保することが求められる。
例えば特許文献1に開示された装置は、パワー素子(IGBT)のセンスエミッタ電流を電圧変換し演算した結果に基づいて駆動信号を調整することで、パワー素子毎の電流アンバランスを緩和する。
2. Description of the Related Art Conventionally, in a power converter in which a large current flows in a current path, for example, a technology is known in which a switch of each phase upper and lower arms of an AC inverter is configured by connecting a plurality of low-rated power elements in parallel. In such a configuration, it is required to ensure a balance with respect to variations in characteristics of power elements.
For example, the apparatus disclosed in Patent Document 1 relaxes the current imbalance for each power element by adjusting the drive signal based on the result obtained by performing voltage conversion on the sense emitter current of the power element (IGBT) and calculating it.

特開2013−17092号公報JP 2013-17092 A

インバータが構成される回路で大電流の伝送経路として用いられるバスバー等の配線部材にはインダクタンス成分が含まれる。並列接続された複数のパワー素子のエミッタ電位のばらつきが大きいと、配線部材のインダクタンス成分とパワー素子の容量成分とによる共振が発生する。その結果、パワー素子の耐久性低下を招くおそれがある。   An inductance component is included in a wiring member such as a bus bar used as a transmission path for a large current in a circuit in which an inverter is configured. When the variation in the emitter potential of the plurality of power elements connected in parallel is large, resonance occurs due to the inductance component of the wiring member and the capacitance component of the power element. As a result, the durability of the power element may be reduced.

しかし、特許文献1の従来技術のようなセンス端子を用いたセンス電圧検出方式では、エミッタ端子間の電位差を検出することができない。したがって、複数のパワー素子間のエミッタ電位がばらつくことによって発生する共振による素子劣化を防ぐことができない。
本発明は、このような点に鑑みて創作されたものであり、その目的は、複数のパワー素子が並列接続された構成において、エミッタ電位のアンバランスにより発生する共振による素子劣化を抑制する電力変換器制御装置を提供することにある。
However, in the sense voltage detection method using the sense terminal as in the prior art of Patent Document 1, the potential difference between the emitter terminals cannot be detected. Therefore, it is impossible to prevent element degradation due to resonance that occurs due to variations in the emitter potential between a plurality of power elements.
The present invention was created in view of the above points, and an object of the present invention is to suppress the element degradation caused by resonance caused by the unbalance of the emitter potential in a configuration in which a plurality of power elements are connected in parallel. It is to provide a converter control device.

本発明は、複数のパワー素子のスイッチング動作により電力を変換し負荷(80)に通電する電力変換器(100)の制御装置に係る発明である。
電力変換器の各電流経路においてパワー電流の通電又は遮断を切り替え可能な1つ以上のスイッチ機能部(101−106)は、複数のパワー素子(11−16、21−26)が並列接続されて構成されている。複数のパワー素子は、エミッタ側からコレクタ側への通電を許容するダイオード(18、28)が付随している。
The present invention relates to a control device for a power converter (100) that converts power by switching operations of a plurality of power elements and energizes a load (80).
The one or more switch function units (101-106) that can switch between energization or interruption of the power current in each current path of the power converter have a plurality of power elements (11-16, 21-26) connected in parallel. It is configured. The plurality of power elements are accompanied by diodes (18, 28) that allow energization from the emitter side to the collector side.

この電力変換器制御装置は、電位差検出回路(70)と、駆動回路(561、562)とを備える。
電位差検出回路は、並列接続された複数のパワー素子のうちから選択された2個の制御対象素子について、エミッタ電位差(ΔVke)を検出する。
駆動回路は、電位差検出回路が検出したエミッタ電位差に基づき、2個の制御対象素子のエミッタ電位を互いに近づける方向に、少なくとも1個の制御対象素子へ出力するゲート信号に係るゲート指令値を制御する。
This power converter control device includes a potential difference detection circuit (70) and drive circuits (561, 562).
The potential difference detection circuit detects an emitter potential difference (ΔVke) for two control target elements selected from a plurality of power elements connected in parallel.
The drive circuit controls a gate command value related to a gate signal output to at least one control target element in a direction in which the emitter potentials of the two control target elements are brought close to each other based on the emitter potential difference detected by the potential difference detection circuit. .

本発明は、従来技術のようにセンス電圧を検出するのではなく、並列接続された2個の制御対象素子のエミッタ電位差を検出し、2個の制御対象素子のエミッタ電位を互いに近づける方向にゲート指令値を制御する。これにより、2個の制御対象素子間でのエミッタ電位のアンバランスにより発生する共振による素子劣化を抑制することができる。よって、電力変換器の信頼性が向上する。   The present invention does not detect the sense voltage as in the prior art, but detects the emitter potential difference between two control target elements connected in parallel and gates the emitter potentials of the two control target elements close to each other. Control the command value. As a result, it is possible to suppress element degradation due to resonance that occurs due to an imbalance of the emitter potential between the two controlled elements. Therefore, the reliability of the power converter is improved.

ゲート指令値の制御方法として、駆動回路は、エミッタ電位差に対する一つ以上の正閾値(Vref+)、及び一つ以上の負閾値(Vref−)を有しており、エミッタ電位差がいずれかの正閾値を上回るか、いずれかの負閾値を下回ったとき、ゲート指令値を変更してもよい。
或いは、駆動回路は、エミッタ電位差とゲート指令値との関係を予め規定した情報を有しており、検出されたエミッタ電位差に応じてゲート指令値を設定してもよい。
As a method for controlling the gate command value, the drive circuit has one or more positive threshold values (Vref +) and one or more negative threshold values (Vref−) with respect to the emitter potential difference, and the emitter potential difference is any positive threshold value. Or the gate command value may be changed when it falls below any negative threshold.
Alternatively, the drive circuit may have information that preliminarily defines the relationship between the emitter potential difference and the gate command value, and may set the gate command value according to the detected emitter potential difference.

第1実施形態による電力変換器制御装置が適用されるMG駆動システムの全体図。1 is an overall view of an MG drive system to which a power converter control device according to a first embodiment is applied. 第1実施形態による電位差検出回路及び駆動回路の模式図。The schematic diagram of the electric potential difference detection circuit and drive circuit by 1st Embodiment. パワー素子に流れるリカバリ電流を説明する図。The figure explaining the recovery current which flows into a power element. 電力変換器の電流経路が有するインダクタンス成分を示すモデル図。The model figure which shows the inductance component which the electric current path of a power converter has. 図4のモデル図において素子耐久性低下のメカニズムを説明する図(1)。FIG. 5 is a diagram (1) for explaining a mechanism for decreasing element durability in the model diagram of FIG. 図4のモデル図において素子耐久性低下のメカニズムを説明する図(2)。FIG. 5 is a diagram (2) for explaining a mechanism for decreasing element durability in the model diagram of FIG. 第1実施形態の駆動回路によるゲート電流の調整を示すタイムチャート。4 is a time chart showing adjustment of gate current by the drive circuit of the first embodiment. パワー素子電流の大きさとリカバリ電流との関係、The relationship between the magnitude of the power element current and the recovery current, 車両走行モードとパワー素子電流との関係を示す図。The figure which shows the relationship between vehicle travel mode and a power element electric current. 第2実施形態による電位差検出回路及び駆動回路の模式図。The schematic diagram of the electric potential difference detection circuit and drive circuit by 2nd Embodiment. 第3実施形態による駆動回路の模式図。The schematic diagram of the drive circuit by 3rd Embodiment. 第4実施形態による駆動回路の模式図。The schematic diagram of the drive circuit by 4th Embodiment. 第5実施形態による駆動回路の模式図。The schematic diagram of the drive circuit by 5th Embodiment. 第6実施形態による駆動回路の模式図。The schematic diagram of the drive circuit by 6th Embodiment. 第7実施形態による電位差検出回路及び駆動回路の模式図。FIG. 10 is a schematic diagram of a potential difference detection circuit and a drive circuit according to a seventh embodiment. エミッタ電位差とゲート指令値((a)ゲート電流、(b)ゲート電圧、(c)ゲート抵抗)との関係を示す図。The figure which shows the relationship between an emitter electric potential difference and a gate command value ((a) gate current, (b) gate voltage, (c) gate resistance).

以下、電力変換器制御装置の複数の実施形態を図面に基づいて説明する。複数の実施形態において実質的に同一の構成には、同一の符号を付して説明を省略する。各実施形態の電力変換器制御装置は、例えば、ハイブリッド自動車や電気自動車の動力源であるモータジェネレータ(以下「MG」)を駆動するシステムにおいて、「電力変換器」としてのインバータを構成する複数のパワー素子のスイッチングを制御する。   Hereinafter, a plurality of embodiments of a power converter control device will be described based on the drawings. In the plurality of embodiments, substantially the same configuration is denoted by the same reference numeral, and description thereof is omitted. The power converter control device of each embodiment includes, for example, a plurality of inverters serving as “power converters” in a system that drives a motor generator (hereinafter “MG”) that is a power source of a hybrid vehicle or an electric vehicle. Controls switching of power elements.

(第1実施形態)
第1実施形態について、図1〜図9を参照して説明する。
[システム構成]
まず、第1実施形態の電力変換器制御装置が適用されるMG駆動システムの全体構成について図1を参照して説明する。図1には、一つのMGを備えるMG駆動システム90を例示するが、二つ以上のMGを備えたMG駆動システムにも同様に適用可能である。
(First embodiment)
A first embodiment will be described with reference to FIGS.
[System configuration]
First, an overall configuration of an MG drive system to which the power converter control device of the first embodiment is applied will be described with reference to FIG. FIG. 1 illustrates an MG drive system 90 including one MG, but the present invention can be similarly applied to an MG drive system including two or more MGs.

インバータ100は、充放電可能な二次電池であるバッテリ91の直流電力を三相交流電力に変換し、負荷としてのMG80に供給する。インバータ100の入力部には、平滑コンデンサ92が設けられる。
MG80は、例えば永久磁石式同期型の三相交流モータである。MG80は、車両の駆動輪を駆動するトルクを発生する電動機としての機能、及び、駆動輪やハイブリッド自動車のエンジンから伝達されるトルクにより発電する発電機としての機能を兼ね備える。
Inverter 100 converts the DC power of battery 91, which is a chargeable / dischargeable secondary battery, into three-phase AC power and supplies it to MG 80 as a load. A smoothing capacitor 92 is provided at the input of the inverter 100.
The MG 80 is, for example, a permanent magnet type synchronous three-phase AC motor. The MG 80 has a function as an electric motor that generates torque for driving the driving wheels of the vehicle and a function as a generator that generates electric power using torque transmitted from the driving wheels and the engine of the hybrid vehicle.

MG80の三相巻線81、82、83のうち二相の巻線に接続される電流経路には、相電流を検出する電流センサが設けられる。図1の例では、V相巻線82及びW相巻線83に接続される電流経路に、それぞれ相電流Iv、Iwを検出する電流センサ87、88が設けられており、残るU相の電流Iuをキルヒホッフの法則に基づいて推定している。他の実施形態では、どの二相の電流を検出してもよく、三相の電流を検出してもよい。或いは、一相の電流検出値に基づいて他の二相の電流を推定する技術を採用してもよい。
なお、本明細書では、ロータ電気角の検出に関する説明を省略する。
A current sensor for detecting a phase current is provided in a current path connected to the two-phase winding among the three-phase windings 81, 82, and 83 of the MG 80. In the example of FIG. 1, current sensors 87 and 88 for detecting phase currents Iv and Iw are provided in current paths connected to the V-phase winding 82 and the W-phase winding 83, respectively, and the remaining U-phase current Iu is estimated based on Kirchhoff's law. In other embodiments, any two-phase current may be detected, and a three-phase current may be detected. Or you may employ | adopt the technique which estimates the other two-phase electric current based on the electric current detection value of one phase.
In the present specification, description regarding detection of the rotor electrical angle is omitted.

インバータ100は、各電流経路においてパワー電流の通電又は遮断を切り替え可能な複数のスイッチ機能部101−106を含む。詳しくは、スイッチ機能部101、102、103は、それぞれU相、V相、W相の上アームのスイッチ機能を有し、スイッチ機能部104、105、106は、それぞれU相、V相、W相の下アームのスイッチ機能を有する。各スイッチ機能部101−106は、「並列接続された複数のパワー素子」で構成されている。
図1の例では、U相上アームのスイッチ機能部101は、並列接続された2個のパワー素子11、21で構成されている。同様に、他の5つのスイッチ機能部102−106は、符号の末尾数字を共通とするパワー素子12−16とパワー素子22−26とが並列接続されて構成されている。
Inverter 100 includes a plurality of switch function units 101-106 that can switch energization or interruption of power current in each current path. Specifically, the switch function units 101, 102, and 103 have upper arm switch functions of the U phase, V phase, and W phase, respectively, and the switch function units 104, 105, and 106 have U phase, V phase, and W phase, respectively. It has a switch function for the lower arm of the phase. Each switch function unit 101-106 is composed of “a plurality of power elements connected in parallel”.
In the example of FIG. 1, the switch function unit 101 of the U-phase upper arm is composed of two power elements 11 and 21 connected in parallel. Similarly, the other five switch function units 102-106 are configured by connecting in parallel a power element 12-16 and a power element 22-26 that have the same reference numeral.

パワー素子11−16、21−26は、例えばIGBT(絶縁ゲートバイポーラトランジスタ)であり、基本的に、電気的性能が互いに同等であるものが用いられる。特に大電流が要求されるインバータ100において、定格の大きな専用のパワー素子を用いるのでなく、標準品のパワー素子を複数並列接続して使用することにより、設計の標準化に有利となる。
各パワー素子11−16、21−26には、低電位側のエミッタ側から高電位側のコレクタ側への通電を許容するダイオードとして、フライホイールダイオード(又は、還流ダイオード)が付随している。このフライホイールダイオードに関しては、図2を参照して後述する。
The power elements 11-16 and 21-26 are, for example, IGBTs (Insulated Gate Bipolar Transistors), and basically have the same electrical performance. In particular, in the inverter 100 that requires a large current, it is advantageous to standardize the design by using a plurality of standard power elements connected in parallel instead of using a dedicated power element having a large rating.
Each power element 11-16, 21-26 is accompanied by a flywheel diode (or a freewheeling diode) as a diode that allows energization from the emitter side on the low potential side to the collector side on the high potential side. This flywheel diode will be described later with reference to FIG.

各スイッチ機能部101−106のパワー素子11−16、21−26のゲートには、それぞれ、対応する駆動回路51−56からゲート信号が指令される。なお、本明細書では、FETのゲート端子に準じ、IGBTにおけるベース端子も「ゲート」と呼ぶ。
また、エミッタ端子は、特許文献1(特開2013−17092号公報)等の従来技術で電流検出に用いられるセンスエミッタ端子と明確に区別するため、「ケルビンエミッタ端子」と記す。センスエミッタ端子には、パワー素子の出力電流であるコレクタ−エミッタ電流に比例し、且つ出力電流より小さい電流が流れる。そして、センスエミッタ端子に接続されたセンス抵抗の両端電圧がセンス電圧として検出される。
一方、コレクタ端子とケルビンエミッタ端子との間には、コレクタ−エミッタ電流が流れる。ここで、基準電位(0V)に対して直接検出されるケルビンエミッタ端子の電位を「エミッタ電位」と定義する。なお、図1には、エミッタ電位の検出に関する構成の図示を省略する。
A gate signal is commanded from the corresponding drive circuit 51-56 to the gate of the power element 11-16, 21-26 of each switch function unit 101-106. In this specification, the base terminal in the IGBT is also referred to as “gate” in accordance with the gate terminal of the FET.
The emitter terminal is referred to as a “Kelvin emitter terminal” in order to clearly distinguish it from a sense emitter terminal used for current detection in the prior art such as Japanese Patent Application Laid-Open No. 2013-17092. A current that is proportional to the collector-emitter current that is the output current of the power element and smaller than the output current flows through the sense emitter terminal. The voltage across the sense resistor connected to the sense emitter terminal is detected as a sense voltage.
On the other hand, a collector-emitter current flows between the collector terminal and the Kelvin emitter terminal. Here, the potential of the Kelvin emitter terminal detected directly with respect to the reference potential (0 V) is defined as “emitter potential”. In FIG. 1, the illustration of the configuration relating to the detection of the emitter potential is omitted.

マイコン50は、図示しないCPU、ROM、I/O、及び、これらの構成を接続するバスライン等を内部に備え、予め記憶されたプログラムをCPUで実行することによるソフトウェア処理や、専用の電子回路によるハードウェア処理による制御を実行する。
マイコン50には、図1に示す電流センサ87、88からの相電流Iv、Iwの情報の他、MG80の電気角の情報や、上位ECUからのトルク指令等が入力される。
The microcomputer 50 includes a CPU, a ROM, an I / O (not shown), a bus line that connects these components, and the like, and software processing by executing a program stored in advance by the CPU, and a dedicated electronic circuit The control by the hardware processing by is executed.
In addition to the information on the phase currents Iv and Iw from the current sensors 87 and 88 shown in FIG. 1, the microcomputer 50 receives information on the electrical angle of the MG 80, a torque command from the host ECU, and the like.

マイコン50は、これらの指令やフィードバック情報に基づき、ベクトル制御を用いた電流フィードバック制御等によりインバータ100への電圧指令値を演算し、各駆動回路51−56に出力する。マイコン50によるモータ制御の技術は周知技術であるため、詳細な説明を省略する。
本実施形態では、マイコン50と各駆動回路51−56とを合わせた一群の制御回路が「電力変換器制御装置」を構成する。
The microcomputer 50 calculates a voltage command value to the inverter 100 by current feedback control using vector control based on these commands and feedback information, and outputs the voltage command value to each drive circuit 51-56. Since the technique of motor control by the microcomputer 50 is a well-known technique, detailed description is omitted.
In the present embodiment, a group of control circuits including the microcomputer 50 and the drive circuits 51 to 56 constitute a “power converter control device”.

次に図2を参照し、図1では図示を省略したエミッタ電位の検出構成等について説明する。図2では、インバータ100の6個のスイッチ機能部101−106のうち、パワー素子16、26により構成されるW相下アームのスイッチ機能部106の符号を代表として用いる。なお、図2に示す構成は、他のスイッチ機能部101−105についても同様である。   Next, referring to FIG. 2, a configuration for detecting an emitter potential, which is not shown in FIG. 1, will be described. In FIG. 2, among the six switch function units 101 to 106 of the inverter 100, the symbol of the switch function unit 106 of the W-phase lower arm configured by the power elements 16 and 26 is used as a representative. The configuration shown in FIG. 2 is the same for the other switch function units 101-105.

ところで、現実の回路実装では、インバータ100の電流経路は、パワーカード、バスバー、基板パターン等により構成される。例えば、二点鎖線の丸枠で示すように、パワー素子16、26のコレクタ端子及びエミッタ端子に直結する箇所はパワーカードで構成される。二点鎖線の菱形枠で示すように、二つのパワーカード同士をつなぐ箇所はバスバーで構成される。二点鎖線の四角枠で示すように、駆動回路561からの配線は、基板パターンで構成される。   By the way, in an actual circuit mounting, the current path of the inverter 100 is configured by a power card, a bus bar, a substrate pattern, and the like. For example, as indicated by a two-dot chain circle, a portion directly connected to the collector terminal and the emitter terminal of the power elements 16 and 26 is constituted by a power card. As indicated by the two-dot chain rhombus frame, the place connecting the two power cards is constituted by a bus bar. As indicated by a two-dot chain line square frame, the wiring from the drive circuit 561 is configured by a substrate pattern.

電位差検出回路70は、差動アンプにより構成される。電位差検出回路70は、2個のパワー素子16、26のエミッタ電位Vke_1、Vke_2が入力され、その差分であるエミッタ電位差ΔVkeを出力する。エミッタ電位Vke_1、Vke_2の大小により、エミッタ電位差ΔVkeは、正負の値を取る。   The potential difference detection circuit 70 is configured by a differential amplifier. The potential difference detection circuit 70 receives the emitter potentials Vke_1 and Vke_2 of the two power elements 16 and 26, and outputs an emitter potential difference ΔVke that is the difference between them. The emitter potential difference ΔVke takes a positive or negative value depending on the magnitudes of the emitter potentials Vke_1 and Vke_2.

駆動回路561のコンパレータ77は、エミッタ電位差ΔVkeを正閾値Vref+と比較し、コンパレータ78は、エミッタ電位差ΔVkeを負閾値Vref−と比較する。
正閾値Vref+及び負閾値Vref−は、互いに絶対値の等しい正負の値である。エミッタ電位差ΔVkeが正のとき、コンパレータ77による正閾値Vref+との比較に意義があり、エミッタ電位差ΔVkeが負のとき、コンパレータ78による負閾値Vref−との比較に意義がある。駆動回路561に関するその他の説明は後述する。
The comparator 77 of the drive circuit 561 compares the emitter potential difference ΔVke with the positive threshold value Vref +, and the comparator 78 compares the emitter potential difference ΔVke with the negative threshold value Vref−.
The positive threshold value Vref + and the negative threshold value Vref− are positive and negative values having the same absolute value. When the emitter potential difference ΔVke is positive, the comparison with the positive threshold value Vref + by the comparator 77 is significant, and when the emitter potential difference ΔVke is negative, the comparison with the negative threshold value Vref− by the comparator 78 is significant. Other description regarding the drive circuit 561 will be described later.

また、各パワー素子16、26には、図1では符号の記載を省略したフライホイールダイオード18、28が付随する。フライホイールダイオード18、28は、エミッタ側からコレクタ側への通電を許容する。フライホイールダイオード18、28としては、一般整流ダイオードや高速整流ダイオード(FRD)が用いられる。
ここで、図3を参照し、フライホイールダイオード18、28に流れるリカバリ電流について説明する。図3の縦軸は、パワー素子電流Iceを示す。
Further, the power elements 16 and 26 are accompanied by flywheel diodes 18 and 28 whose reference numerals are omitted in FIG. The flywheel diodes 18 and 28 allow energization from the emitter side to the collector side. As the flywheel diodes 18 and 28, general rectifier diodes or fast rectifier diodes (FRD) are used.
Here, the recovery current flowing through the flywheel diodes 18 and 28 will be described with reference to FIG. The vertical axis in FIG. 3 represents the power element current Ice.

W相下アームのパワー素子16、26のフライホイールダイオード18、28還流中において、時刻t0にパワー素子13、23をオフの状態からターンオンする。すると、コレクタ側がエミッタ側よりも高電位となり、フライホイールダイオード18、28に印加される電圧極性が逆バイアスに変化する。しかし、時刻t0から時刻t1まで、逆方向に通電する期間が存在する。この期間をリカバリ期間Trc(又は、逆回復期間)といい、このときフライホイールダイオード18、28に流れる逆流方向の電流をリカバリ電流(又は、逆回復電流)という。   During the return of the flywheel diodes 18 and 28 of the power elements 16 and 26 of the W-phase lower arm, the power elements 13 and 23 are turned on from the OFF state at time t0. Then, the collector side becomes a higher potential than the emitter side, and the voltage polarity applied to the flywheel diodes 18 and 28 changes to a reverse bias. However, there is a period of energization in the reverse direction from time t0 to time t1. This period is referred to as a recovery period Trc (or reverse recovery period), and the current in the reverse flow direction flowing through the flywheel diodes 18 and 28 at this time is referred to as a recovery current (or reverse recovery current).

つまり、時刻t0から時刻t1までの期間、パワー素子13、23の本体に流れる電流にリカバリ電流を加えた電流が流れるため、パワー素子電流Iceにピーク値が現れる。リカバリが完了した時刻t1からパワー素子13、23がターンオフされる時刻t2までの間は、パワー素子13、23の本体に流れる電流のみがパワー素子電流Iceとなる。   That is, during the period from time t0 to time t1, a current obtained by adding the recovery current to the current flowing through the main bodies of the power elements 13 and 23 flows, and thus a peak value appears in the power element current Ice. From time t1 when the recovery is completed to time t2 when the power elements 13 and 23 are turned off, only the current flowing through the main body of the power elements 13 and 23 becomes the power element current Ice.

ところで、並列接続された2個のパワー素子16、26、及び付随するフライホイールダイオード18、28は、基本的に、電気的性能が互いに同等であるものが用いられる。しかし、部品の特性や基板実装でのばらつきにより、オン時の電流にアンバランスが生じる可能性がある。例えば、実線で示すパワー素子電流Ice_1は、破線で示すパワー素子電流Ice_2よりも大きく、電流差ΔIceが生じている。この状態が継続すると、より大きな電流が流れるパワー素子の劣化が早く進行するおそれがある。   By the way, the two power elements 16 and 26 connected in parallel and the accompanying flywheel diodes 18 and 28 basically have the same electrical performance. However, the on-state current may be unbalanced due to variations in component characteristics and board mounting. For example, the power element current Ice_1 indicated by a solid line is larger than the power element current Ice_2 indicated by a broken line, and a current difference ΔIce is generated. If this state continues, the power element through which a larger current flows may be rapidly deteriorated.

次に、本実施形態が解決しようとする課題に関し、図4〜図6を参照して説明する。
図4には、一相の上下アームのスイッチ機能部について、回路各部の電流経路が有するインダクタンス成分をモデル的に示す。図4中の符号として、図1のW相上下アームのスイッチ機能部103、106のパワー素子13、23、16、26、及び駆動回路53、56を例示する。上アームのパワー素子13、23のコレクタは、高電位ラインPに接続され、下アームのパワー素子16、26のエミッタは、低電位ラインNに接続される。
図2と同様に、図4において、二点鎖線の丸枠、菱形枠、四角枠は、それぞれ、パワーカード、バスバー、基板パターンで構成される箇所を示す。これらのパワーカード、バスバー、基板パターンは、インダクタンス成分を有している。このインダクタンス成分は、共振現象の要因となる可能性がある。
Next, problems to be solved by the present embodiment will be described with reference to FIGS.
FIG. 4 schematically shows the inductance component of the current path of each part of the circuit for the switch function part of the upper and lower arms of one phase. As reference numerals in FIG. 4, the power elements 13, 23, 16, and 26 and the drive circuits 53 and 56 of the switch function units 103 and 106 of the W-phase upper and lower arms in FIG. 1 are illustrated. The collectors of the power elements 13 and 23 in the upper arm are connected to the high potential line P, and the emitters of the power elements 16 and 26 in the lower arm are connected to the low potential line N.
As in FIG. 2, in FIG. 4, a two-dot chain line round frame, rhombus frame, and square frame indicate portions constituted by a power card, a bus bar, and a substrate pattern, respectively. These power cards, bus bars, and substrate patterns have inductance components. This inductance component may cause a resonance phenomenon.

続いて、2個のパワー素子が並列接続されたインバータにおける素子耐久性低下のメカニズムについて、図5、図6を参照する。電流アンバランスによる素子の耐久性低下は、次のようなメカニズムで起きると考えられる。
図5のタイミング1及び図6のタイミング3、5の実線矢印は、パワー素子16又は26に流れる電流を示す。図5のタイミング2及び図6のタイミング4のブロック矢印は、パワー素子16、26のエミッタ間に発生した電位差により低電位側のバスバーに流れる電流を示す。
Next, referring to FIG. 5 and FIG. 6 for the mechanism of element durability reduction in an inverter in which two power elements are connected in parallel. It is considered that the durability of the device is reduced by the following mechanism due to current imbalance.
Solid arrows at timing 1 in FIG. 5 and timings 3 and 5 in FIG. 6 indicate currents flowing through the power element 16 or 26. The block arrows at timing 2 in FIG. 5 and timing 4 in FIG. 6 indicate the current flowing through the low potential side bus bar due to the potential difference generated between the emitters of the power elements 16 and 26.

(1)上アームのパワー素子13、23のターンオン時に、下アームのパワー素子16、26に付随するフライホイールダイオード18、28にリカバリ電流が流れる。
(2)フライホイールダイオード18、28の特性ばらつき等により、リカバリに至るタイミングは、第2のフライホイールダイオード28が第1のフライホイールダイオード18よりも早いと仮定すると、このとき、リカバリに至るタイミングが早い第2のフライホイールダイオード28に電流が集中する(図5のタイミング1)。
(3)(2)のリカバリ完了時に、第2の素子26のエミッタ電位Vke_2が第1の素子16のエミッタ電位Vke_1よりも低くなり(Vke_1>Vke_2)、エミッタ間に電位差ΔVkeが発生する(図5のタイミング2)。
(1) When the upper arm power elements 13 and 23 are turned on, a recovery current flows through the flywheel diodes 18 and 28 associated with the lower arm power elements 16 and 26.
(2) Assuming that the second flywheel diode 28 is earlier than the first flywheel diode 18 due to variations in characteristics of the flywheel diodes 18, 28, the recovery timing at this time is assumed. The current concentrates on the second flywheel diode 28 that is early (timing 1 in FIG. 5).
(3) Upon completion of the recovery in (2), the emitter potential Vke_2 of the second element 26 becomes lower than the emitter potential Vke_1 of the first element 16 (Vke_1> Vke_2), and a potential difference ΔVke occurs between the emitters (FIG. 5 timing 2).

(4)リカバリに至るタイミングが遅い第1のフライホイールダイオード18に電流が集中する(図6のタイミング3)。
(5)(4)のリカバリ完了時に、第1の素子16のエミッタ電位Vke_1が第2の素子26のエミッタ電位Vke_2よりも低くなり(Vke_1<Vke_2)、エミッタ間に電位差ΔVkeが発生する(図6のタイミング4)。
(6)エミッタ電位差ΔVkeの発生により、バスバー、基板のエミッタに電流が流れる。すると、パワー素子に蓄積された電荷による容量成分(C)と、インバータの電流経路を構成するパワーカード、バスバー、基板等のインダクタンス成分(L)とによる共振が発生する。この共振により、パワー素子の耐久性低下に至る(図6のタイミング5)。
(4) The current concentrates on the first flywheel diode 18 whose recovery timing is late (timing 3 in FIG. 6).
(5) When the recovery in (4) is completed, the emitter potential Vke_1 of the first element 16 becomes lower than the emitter potential Vke_2 of the second element 26 (Vke_1 <Vke_2), and a potential difference ΔVke is generated between the emitters (FIG. 6 timing 4).
(6) Due to the generation of the emitter potential difference ΔVke, a current flows through the bus bar and the emitter of the substrate. Then, resonance occurs due to the capacitance component (C) due to the electric charge accumulated in the power element and the inductance component (L) of the power card, bus bar, substrate, etc. constituting the current path of the inverter. This resonance leads to a decrease in durability of the power element (timing 5 in FIG. 6).

この問題に対し、本実施形態は、並列接続されたパワー素子間のリカバリ電流のアンバランスによって生じる共振による素子劣化を抑制することを課題とする。
その解決手段として、電位差検出回路70は、並列接続された2個のパワー素子16、26間のエミッタ電位差ΔVkeを、リカバリ電流が流れるタイミングに検出する。そして、コンパレータ77、78により、エミッタ電位差ΔVkeが正閾値Vref+を上回るか、負閾値Vref−を下回ったことが検出されると、駆動回路561は、常時、2個のパワー素子16、26のバランスを調整するように制御する。
そこで、並列接続された2個のパワー素子16、26を、適宜、「制御対象素子16、26」という。また、2個の制御対象素子16、26を区別して説明するとき、「第1対象素子16」及び「第2対象素子26」という。
With respect to this problem, an object of the present embodiment is to suppress element degradation due to resonance caused by imbalance of recovery currents between power elements connected in parallel.
As a solution, the potential difference detection circuit 70 detects the emitter potential difference ΔVke between the two power elements 16 and 26 connected in parallel at the timing when the recovery current flows. When the comparators 77 and 78 detect that the emitter potential difference ΔVke exceeds the positive threshold value Vref + or falls below the negative threshold value Vref−, the drive circuit 561 always balances the two power elements 16 and 26. Control to adjust.
Therefore, the two power elements 16 and 26 connected in parallel are appropriately referred to as “control target elements 16 and 26”. When the two control target elements 16 and 26 are described separately, they are referred to as “first target element 16” and “second target element 26”.

なお、後述の第7実施形態のように3個以上のパワー素子が並列接続される構成では、3個以上の中から選択された2個のパワー素子が、一回のバランス調整処理における制御対象素子となる。すなわち、一回のバランス調整処理においては、3個以上のパワー素子のうち特定の2個が「制御対象素子」として扱われ、その他のパワー素子は制御対象から除外される。それに対し、2個のパワー素子が並列接続される構成では、2個のうち2個を選択する組み合わせは一通りしかないため、「制御対象素子」は常に固定される。   In a configuration in which three or more power elements are connected in parallel as in the seventh embodiment described later, two power elements selected from three or more are controlled objects in one balance adjustment process. It becomes an element. That is, in one balance adjustment process, specific two of the three or more power elements are treated as “control target elements”, and the other power elements are excluded from the control target. On the other hand, in a configuration in which two power elements are connected in parallel, there is only one combination for selecting two of the two elements, so the “control target element” is always fixed.

続いて、駆動回路561の構成及び作用を説明する。ここで、図1のスイッチ機能部106に対応する駆動回路の符号「56」に対し、図2に示す第1実施形態の駆動回路の符号を「561」とし、図10に示す第2実施形態の駆動回路の符号を「562」とする。
駆動回路561は、制御対象素子16、26のエミッタ電位Vke_1、Vke_2を互いに近づけるように、制御対象素子16、26に出力されるゲート信号に係る「ゲート指令値」を制御する。
ところで、バランス調整において最も好ましい処理は、制御対象素子16、26のエミッタ電位Vke_1、Vke_2を均等とすることである。しかし、厳密な均等化を実現することは、部品点数や制御演算量の制約により限界がある。そこで、駆動回路561は、バランス調整前に対し、少なくとも制御対象素子16、26のエミッタ電位Vke_1、Vke_2を互いに近づけるようにゲート指令値を制御すればよい。
Next, the configuration and operation of the drive circuit 561 will be described. Here, the reference numeral “56” of the drive circuit corresponding to the switch function unit 106 in FIG. 1 is set to “561” in the first embodiment shown in FIG. 2, and the second embodiment shown in FIG. The drive circuit sign is “562”.
The drive circuit 561 controls the “gate command value” related to the gate signal output to the control target elements 16 and 26 so that the emitter potentials Vke_1 and Vke_2 of the control target elements 16 and 26 are close to each other.
By the way, the most preferable process in the balance adjustment is to make the emitter potentials Vke_1 and Vke_2 of the control target elements 16 and 26 equal. However, there is a limit to realizing strict equalization due to restrictions on the number of parts and the amount of control calculation. Therefore, the drive circuit 561 may control the gate command value so that at least the emitter potentials Vke_1 and Vke_2 of the control target elements 16 and 26 are close to each other before the balance adjustment.

第1実施形態による定電流駆動方式の駆動回路561は、コンパレータ77、78及び電流調整回路601を含む。コンパレータ77は、正のエミッタ電位差ΔVkeが正閾値Vref+を上回ったとき、電流調整回路601にアンバランス信号Subを出力する。コンパレータ78は、負のエミッタ電位差ΔVkeが負閾値Vref−を下回ったとき、電流調整回路601にアンバランス信号Subを出力する。
また、電流調整回路601は、エミッタ電位差ΔVkeを取得し、制御対象素子16、26のエミッタ電位Vke_1、Vke_2のどちらがどれだけ大きいかを把握する。なお、取得されたエミッタ電位差ΔVkeは、バランス調整の他に異常判定等に用いられてもよい。
The constant current drive type drive circuit 561 according to the first embodiment includes comparators 77 and 78 and a current adjustment circuit 601. The comparator 77 outputs an unbalance signal Sub to the current adjustment circuit 601 when the positive emitter potential difference ΔVke exceeds the positive threshold value Vref +. The comparator 78 outputs the unbalance signal Sub to the current adjustment circuit 601 when the negative emitter potential difference ΔVke falls below the negative threshold value Vref−.
In addition, the current adjustment circuit 601 acquires the emitter potential difference ΔVke, and grasps which of the emitter potentials Vke_1 and Vke_2 of the control target elements 16 and 26 is greater. The acquired emitter potential difference ΔVke may be used for abnormality determination in addition to balance adjustment.

電流調整回路601は、ゲート抵抗17を介して第1対象素子16のゲートG1に接続される第1経路611のゲート電流Ig_1、及び、ゲート抵抗27を介して第2対象素子26のゲートG2に接続される第2経路612のゲート電流Ig_2を可変に調整可能である。コンパレータ77、78からアンバランス信号Subが入力されると、電流調整回路601は、制御対象素子16、26の出力電流を互いに近づける方向にゲート電流Ig_1、Ig_2を変更する。このように、第1実施形態の駆動回路561は、ゲート指令値としてゲート電流Ig_1、Ig_2を制御する。   The current adjustment circuit 601 supplies the gate current Ig_1 of the first path 611 connected to the gate G1 of the first target element 16 via the gate resistor 17 and the gate G2 of the second target element 26 via the gate resistance 27. The gate current Ig_2 of the connected second path 612 can be variably adjusted. When the unbalance signal Sub is input from the comparators 77 and 78, the current adjustment circuit 601 changes the gate currents Ig_1 and Ig_2 in a direction in which the output currents of the control target elements 16 and 26 are brought closer to each other. Thus, the drive circuit 561 of the first embodiment controls the gate currents Ig_1 and Ig_2 as gate command values.

次に、図7のタイムチャートを参照し、駆動回路561によるバランス調整処理の具体例を説明する。ここでは、一般に「n回目」及び「(n+1)回目」のスイッチング周期(図中「SW周期」)を、便宜上、「今回」及び「次回」のスイッチング周期という。図7には、今回及び次回のスイッチング周期におけるゲート電流Ig_1、Ig_2、パワー素子電流Ice_1、Ice_2、及び、エミッタ電位差ΔVkeの変化を示す。ここで、第2対象素子26のエミッタ電位Vke_2から制御対象素子16のエミッタ電位Vke_1を差し引いた値をエミッタ電位差ΔVke(=Vke_2−Vke_1)とする。   Next, a specific example of balance adjustment processing by the drive circuit 561 will be described with reference to the time chart of FIG. Here, in general, the “n-th” and “(n + 1) -th” switching cycles (“SW cycle” in the figure) are referred to as “current” and “next” switching cycles for convenience. FIG. 7 shows changes in the gate currents Ig_1 and Ig_2, the power element currents Ice_1 and Ice_2, and the emitter potential difference ΔVke in the current and next switching cycles. Here, a value obtained by subtracting the emitter potential Vke_1 of the control target element 16 from the emitter potential Vke_2 of the second target element 26 is defined as an emitter potential difference ΔVke (= Vke_2−Vke_1).

ゲート電流Ig_1、Ig_2は、今回スイッチング周期の時刻t10から時刻t11まで、及び、次回スイッチング周期の時刻t20から時刻t21まで、制御対象素子16、26をターンオンさせる方向に流れる。また、ゲート電流Ig_1、Ig_2は、今回スイッチング周期の時刻t12から時刻t13まで、及び、次回スイッチング周期の時刻t22から時刻t23まで、制御対象素子16、26をターンオフさせる方向に流れる。   The gate currents Ig_1 and Ig_2 flow in a direction to turn on the control target elements 16 and 26 from time t10 to time t11 of the current switching cycle and from time t20 to time t21 of the next switching cycle. Further, the gate currents Ig_1 and Ig_2 flow in a direction to turn off the control target elements 16 and 26 from time t12 to time t13 of the current switching cycle and from time t22 to time t23 of the next switching cycle.

今回スイッチング周期のターンオン時に流れる電流Ig_1、Ig_2は同等である。このとき、エミッタ電位差ΔVkeは正である。つまり、第2対象素子26のエミッタ電位Vke_2は、第1対象素子16のエミッタ電位Vke_1より高く、第2対象素子26の素子電流Ice_2は、第1対象素子16の素子電流Ice_1より小さい。また、エミッタ電位差ΔVkeが正閾値Vref+を上回っているため、コンパレータ77は、電流調整回路601にアンバランス信号Subを出力する。   The currents Ig_1 and Ig_2 flowing at the turn-on of the switching period are the same. At this time, the emitter potential difference ΔVke is positive. That is, the emitter potential Vke_2 of the second target element 26 is higher than the emitter potential Vke_1 of the first target element 16, and the element current Ice_2 of the second target element 26 is smaller than the element current Ice_1 of the first target element 16. In addition, since the emitter potential difference ΔVke exceeds the positive threshold value Vref +, the comparator 77 outputs the unbalance signal Sub to the current adjustment circuit 601.

ここで、アンバランス信号Subが出力された時刻t10から時刻t11までの同一パルス期間内にゲート指令値を切り替えることは、応答速度の点から困難である。したがって、駆動回路561は、コンパレータ77、78によりアンバランス信号Subが出力されたスイッチング周期の「次回以降のスイッチング周期」における制御対象素子16、26のターンオン時に、ゲート指令値であるゲート電流Ig_1、Ig_2を変更する。
図7に示す例は、すぐ次回のスイッチング周期にゲート指令値を変更することで、迅速なバランス調整を実現する。ただし、駆動回路561は、例えばアンバランス信号Subが出力されたスイッチング周期の数周期後のスイッチング周期にゲート指令値を変更してもよい。
Here, it is difficult in terms of response speed to switch the gate command value within the same pulse period from time t10 to time t11 when the unbalance signal Sub is output. Therefore, the drive circuit 561 has a gate current value Ig_1, which is a gate command value, when the controlled elements 16 and 26 are turned on in the “switching cycle after the next” of the switching cycle in which the unbalance signal Sub is output by the comparators 77 and 78. Change Ig_2.
The example shown in FIG. 7 realizes quick balance adjustment by changing the gate command value in the next switching cycle. However, the drive circuit 561 may change the gate command value to a switching cycle several cycles after the switching cycle in which the unbalance signal Sub is output, for example.

電流調整回路601は、エミッタ電位Vke_2が相対的に高い第2対象素子26に通電されるゲート電流Ig_2を相対的に大きくする。言い換えれば、電流調整回路601は、エミッタ電位Vke_1が相対的に低い第1対象素子16に通電されるゲート電流Ig_1を相対的に小さくする。
その結果、第2対象素子26の素子電流Ice_2は、二点鎖線で示すように、立ち上がりの傾きが急になる。すなわち、第2対象素子26のターンオン時スイッチング速度が相対的に速くなる。一方、第1対象素子16の素子電流Ice_1は、一点鎖線で示すように、立ち上がりの傾きが緩やかになる。すなわち、第1対象素子16のターンオン時スイッチング速度が相対的に遅くなる。また、エミッタ電位差ΔVkeは、0に近づく。なお、次回スイッチング周期における細実線及び細破線は、今回スイッチング周期の素子電流Ice_1、Ice_2を参照として示すものである。
The current adjustment circuit 601 relatively increases the gate current Ig_2 that is passed through the second target element 26 having a relatively high emitter potential Vke_2. In other words, the current adjustment circuit 601 relatively reduces the gate current Ig_1 that is passed through the first target element 16 having a relatively low emitter potential Vke_1.
As a result, the rising slope of the element current Ice_2 of the second target element 26 becomes steep as indicated by a two-dot chain line. That is, the switching speed when the second target element 26 is turned on becomes relatively high. On the other hand, the rising slope of the element current Ice_1 of the first target element 16 becomes gentle as indicated by the alternate long and short dash line. That is, the switching speed when the first target element 16 is turned on is relatively slow. Further, the emitter potential difference ΔVke approaches zero. The thin solid line and the thin broken line in the next switching cycle indicate the element currents Ice_1 and Ice_2 in the current switching cycle as a reference.

なお、2個の制御対象素子16、26のゲート電流Ig_1、Ig_2を共に変更する例に限らず、いずれか一方の制御対象素子のゲート電流のみを変更し、他方の制御対象素子のゲート電流を維持してもよい。例えば、第2対象素子26のゲート電流Ig_2のみを大きく変更することにより、第1対象素子16のゲート電流Ig_1が「相対的に」小さくなればよい。   Note that the gate currents Ig_1 and Ig_2 of the two control target elements 16 and 26 are not both changed, and only the gate current of one of the control target elements is changed, and the gate current of the other control target element is changed. May be maintained. For example, the gate current Ig_1 of the first target element 16 only needs to be “relatively” decreased by greatly changing only the gate current Ig_2 of the second target element 26.

(効果)
複数のパワー素子が並列接続された構成において、パワー素子のセンスエミッタ電流を電圧変換し演算した結果に基づいて駆動信号を調整する特許文献1の従来技術では、ケルビンエミッタ端子間の電位差を検出することができない。したがって、複数のパワー素子間のエミッタ電位がばらつくことによって発生する共振による素子劣化を防ぐことができない。それに対し、本実施形態では、並列接続された2個の制御対象素子16、26のエミッタ電位差ΔVkeを検出し、エミッタ電位Vkeを互いに近づける方向にゲート指令値を制御する。これにより、エミッタ電位Vkeのアンバランスにより発生する共振による制御対象素子16、26の劣化を抑制することができる。
(effect)
In the configuration in which a plurality of power elements are connected in parallel, the conventional technique of Patent Document 1 that adjusts the drive signal based on the result of voltage conversion and calculation of the sense emitter current of the power element detects the potential difference between the Kelvin emitter terminals. I can't. Therefore, it is impossible to prevent element degradation due to resonance that occurs due to variations in the emitter potential between a plurality of power elements. On the other hand, in this embodiment, the emitter potential difference ΔVke between the two control target elements 16 and 26 connected in parallel is detected, and the gate command value is controlled in the direction in which the emitter potential Vke is brought closer to each other. As a result, it is possible to suppress deterioration of the control target elements 16 and 26 due to resonance generated by imbalance of the emitter potential Vke.

また、駆動回路561がゲート指令値を変更する時期は、エミッタ電位差ΔVkeが正閾値Vref+を上回るか、負閾値Vref−を下回ったことが検出されたスイッチング周期の次回以降のスイッチング周期のターンオン時である。これにより、応答速度の点から現実的に制御可能な構成とすることができる。
さらに第1実施形態では、エミッタ電位差ΔVkeを正負閾値Vref+、vref−と比較し、その大小関係によって、ゲート指令値を段階的に切り替える。有限個の指令値を切り替える処理とすることで、制御演算の負荷を低減することができる。
Further, the timing when the drive circuit 561 changes the gate command value is when the switching cycle after the next switching cycle in which it is detected that the emitter potential difference ΔVke exceeds the positive threshold value Vref + or falls below the negative threshold value Vref− is turned on. is there. Thereby, it can be set as the structure which can be controlled realistically from the point of response speed.
Furthermore, in the first embodiment, the emitter potential difference ΔVke is compared with the positive / negative thresholds Vref + and vref−, and the gate command value is switched stepwise depending on the magnitude relationship. By performing the process of switching a finite number of command values, it is possible to reduce the load of control calculation.

次に、第1実施形態を実施する上での補足事項について列挙する。
(エミッタ電位差の検出結果に基づくゲート指令値の変更)
エミッタ電位Vkeの検出周期の一周期毎にエミッタ電位差ΔVkeに基づいて都度ゲート指令値を変更する他、複数回のエミッタ電位差ΔVkeの検出結果を記憶しておき、複数回の情報に基づいてゲート指令値を変更するようにしてもよい。例えば複数回のエミッタ電位差ΔVkeの平均値や最大値等の情報を用いることが考えられる。複数回の情報に基づくことで、制御演算量を低減し、効率的なバランス調整を実現することができる。
Next, supplementary items for implementing the first embodiment will be listed.
(Change of gate command value based on detection result of emitter potential difference)
In addition to changing the gate command value every time based on the emitter potential difference ΔVke for each detection period of the emitter potential Vke, the detection result of the emitter potential difference ΔVke for a plurality of times is stored, and the gate command value is stored based on the information for a plurality of times. The value may be changed. For example, it is conceivable to use information such as an average value or a maximum value of the emitter potential difference ΔVke multiple times. Based on multiple times of information, it is possible to reduce the amount of control calculation and realize efficient balance adjustment.

(エミッタ電位差の検出時期)
図8(a)に示すように、リカバリ電流とリカバリ完了後の電流差ΔIrcは、大電流時よりも低電流時の方が大きくなる。また、図6(b)に示すように、パワー素子電流Iceとエミッタ電位差ΔVkeとの間には比例関係がある。したがって、リカバリ電流が流れるタイミングでのエミッタ電位Vke_1、Vke_2の検出は、パワー素子16、26の出力電流Ice_1、Ice_2が比較的小さいときに実行することが好ましい。そして、パワー素子電流Iceの低電流時にエミッタ電位差ΔVkeを検出した後の所定期間は、素子電流Iceの大きさに関係なくその判定結果を維持するようにしてもよい。
(Detection timing of emitter potential difference)
As shown in FIG. 8A, the recovery current and the current difference ΔIrc after the completion of recovery are larger at low current than at high current. Further, as shown in FIG. 6B, there is a proportional relationship between the power element current Ice and the emitter potential difference ΔVke. Therefore, it is preferable to detect the emitter potentials Vke_1 and Vke_2 at the timing when the recovery current flows when the output currents Ice_1 and Ice_2 of the power elements 16 and 26 are relatively small. The determination result may be maintained for a predetermined period after the emitter potential difference ΔVke is detected when the power element current Ice is low, regardless of the magnitude of the element current Ice.

また、電気自動車やハイブリッド自動車の動力源であるMG80を駆動するシステムを想定し、図9に、車両走行モードとパワー素子電流Iceとの関係を示す。電流が低い方から、「車両始動時」、「通常走行時」、「加速時、登坂時」、「異常時」の順となる。
このうち、エミッタ電位差ΔVkeの検出に適した時期は、加速時、登坂時よりもパワー素子電流Iceが低いときである。
Further, assuming a system that drives MG 80, which is a power source of an electric vehicle or a hybrid vehicle, FIG. 9 shows a relationship between the vehicle travel mode and the power element current Ice. From the lowest current, the order is “vehicle start”, “normal driving”, “acceleration, climbing”, and “abnormal”.
Among these, the time suitable for detecting the emitter potential difference ΔVke is when the power element current Ice is lower than that during acceleration and climbing.

そこで、電位差検出回路70は、MG80に通電されるパワー素子の出力電流Iceの情報を取得し、パワー素子の出力電流Iceが車両の加速時に通電される電流値より低いとき、エミッタ電位差ΔVkeを検出する。具体的には、電位差検出回路70は、パワー素子の出力電流Iceが車両始動時又は通常走行時に通電される電流値の範囲にあるとき、エミッタ電位差ΔVkeを検出する。これにより、リカバリ電流によって生ずるエミッタ電位差ΔVkeをより効果的に検出することができる。   Therefore, the potential difference detection circuit 70 acquires information on the output current Ice of the power element energized to the MG 80, and detects the emitter potential difference ΔVke when the output current Ice of the power element is lower than the current value energized when the vehicle is accelerated. To do. Specifically, the potential difference detection circuit 70 detects the emitter potential difference ΔVke when the output current Ice of the power element is in a current value range that is energized when the vehicle is started or during normal running. Thereby, the emitter potential difference ΔVke caused by the recovery current can be detected more effectively.

(閾値の設定)
エミッタ電位差ΔVkeの正負閾値Vref+、Vref−は、絶対値がパワー素子の破壊点以下の電位差となるように設定される。また、電圧、電流、温度等の環境条件に応じて、正負閾値Vref+、Vref−を調整してもよい。
さらに、複数の正閾値及び複数の負閾値を設定し、条件に応じて切り替えてもよい。この場合、複数の正閾値及び複数の負閾値は、互いに絶対値の等しい値の複数の組であることが好ましい。例えば素子の劣化に関わる絶対値が相対的に大きい第1レベルの閾値と、損失悪化に関わる絶対値が相対的に小さい第2レベルの閾値とを設定する。第1レベルの閾値による判定は常時実施し、第2レベルの閾値による判定は、通常走行時にのみ実施するようにしてもよい。
(Threshold setting)
The positive / negative threshold values Vref + and Vref− of the emitter potential difference ΔVke are set so that the absolute value becomes a potential difference equal to or less than the breakdown point of the power element. Further, the positive / negative thresholds Vref + and Vref− may be adjusted according to environmental conditions such as voltage, current, and temperature.
Furthermore, a plurality of positive threshold values and a plurality of negative threshold values may be set and switched according to conditions. In this case, it is preferable that the plurality of positive thresholds and the plurality of negative thresholds are a plurality of sets of values having the same absolute value. For example, a first level threshold value having a relatively large absolute value related to element deterioration and a second level threshold value having a relatively small absolute value related to loss deterioration are set. The determination based on the first level threshold may be performed all the time, and the determination based on the second level threshold may be performed only during normal driving.

ここで、「通常走行時」とは、例えば以下の規定等に基づき定義される。
(1)日本の法令で定められたJC08モードの規定
(2)国際的に定められた排出ガス試験方法であるWLTPの規定
(3)パワー素子、モータ、パワー素子制御用基板等、モータ駆動に関連する部品が故障無く正常に動作している状態。「故障無く正常に動作している」とは、パワー素子の過電流、短絡やモータの短絡等の故障により大電流が流れている状態ではないことを意味する。
Here, “during normal travel” is defined based on the following rules, for example.
(1) JC08 mode regulations stipulated by Japanese laws and regulations (2) WLTP regulations, an internationally defined exhaust gas test method (3) Power elements, motors, power element control boards, etc. The related parts are operating normally without failure. “Operating normally without failure” means that a large current is not flowing due to a failure such as an overcurrent of a power element, a short circuit, or a short circuit of a motor.

次に、駆動回路の構成に係るバリエーションを第2〜第6実施形態として説明する。
(第2実施形態)
図10に示す第2実施形態の駆動回路562は、図2に示す定電流駆動方式の駆動回路561に対し、定電圧駆動方式の駆動回路である。
駆動回路562は、駆動電源621、622、及び、電圧調整回路602を含む。駆動電源621、622は、それぞれゲート抵抗17、27を介して制御対象素子16、26のゲートG1、G2に接続されている。駆動電源621、622の電圧であるゲート電圧Vg_1、Vg_2は、それぞれゲートG1、G2に印加される。
Next, variations relating to the configuration of the drive circuit will be described as second to sixth embodiments.
(Second Embodiment)
The drive circuit 562 of the second embodiment shown in FIG. 10 is a constant voltage drive type drive circuit compared to the constant current drive type drive circuit 561 shown in FIG.
The drive circuit 562 includes drive power sources 621 and 622 and a voltage adjustment circuit 602. The drive power supplies 621 and 622 are connected to the gates G1 and G2 of the control target elements 16 and 26 via the gate resistors 17 and 27, respectively. Gate voltages Vg_1 and Vg_2, which are voltages of the drive power sources 621 and 622, are applied to the gates G1 and G2, respectively.

駆動回路562は、「ゲート指令値」として、ゲート電圧Vg_1、Vg_2を調整する。つまり、電圧調整回路602は、コンパレータ77、78からアンバランス信号Subが入力されると、制御対象素子16、26の出力電流を互いに近づける方向にゲート電圧Vg_1、Vg_2を可変に調整する。
図7の例に準ずると、電圧調整回路602は、エミッタ電位Vke_2が相対的に高い第2対象素子26に印加されるゲート電圧Vg_2を相対的に大きくすることにより、第2対象素子26のターンオン時スイッチング速度を相対的に速くする。言い換えれば、電圧調整回路602は、エミッタ電位Vke_1が相対的に低い第1対象素子16に印加されるゲート電圧Vg_1を相対的に小さくすることにより、第1対象素子16のターンオン時スイッチング速度を相対的に遅くする。これによる作用効果は、第1実施形態と同様である。
The drive circuit 562 adjusts the gate voltages Vg_1 and Vg_2 as “gate command values”. That is, when the unbalance signal Sub is input from the comparators 77 and 78, the voltage adjustment circuit 602 variably adjusts the gate voltages Vg_1 and Vg_2 in a direction in which the output currents of the controlled elements 16 and 26 are close to each other.
According to the example of FIG. 7, the voltage adjustment circuit 602 turns on the second target element 26 by relatively increasing the gate voltage Vg_2 applied to the second target element 26 having a relatively high emitter potential Vke_2. When switching speed is relatively high. In other words, the voltage adjustment circuit 602 relatively reduces the switching speed at turn-on of the first target element 16 by relatively reducing the gate voltage Vg_1 applied to the first target element 16 having a relatively low emitter potential Vke_1. Slow down. The effect by this is the same as that of 1st Embodiment.

(第3、第4実施形態)
駆動回路の詳細構成に係る第3、第4実施形態を図11、図12に示す。第3、第4実施形態は、それぞれ、定電流駆動方式及び定電圧駆動方式の構成において、制御対象素子16、26に接続されるゲート抵抗を可変としたものである。
第3実施形態の定電流駆動方式の駆動回路は、図2に示す駆動回路561の破線枠XAの部分に、図11に示す破線枠XBの部分を置き換えたものである。
駆動回路が生成したゲート信号は、第1対象素子16のゲートG1、及び、第2対象素子26のゲートG2へ出力される。以下の図12〜図14で同様とする。
(Third and fourth embodiments)
FIGS. 11 and 12 show third and fourth embodiments relating to the detailed configuration of the drive circuit. In the third and fourth embodiments, the gate resistance connected to the controlled elements 16 and 26 is variable in the configurations of the constant current driving method and the constant voltage driving method, respectively.
The constant current drive type drive circuit of the third embodiment is obtained by replacing the portion of the broken line frame XA shown in FIG. 11 with the portion of the broken line frame XA of the drive circuit 561 shown in FIG.
The gate signal generated by the drive circuit is output to the gate G1 of the first target element 16 and the gate G2 of the second target element 26. The same applies to FIGS. 12 to 14 below.

電流調整回路603は、ゲートG1に接続される複数のサブ回路651、652が並列に設けられており、且つ、ゲートG2に接続される複数のサブ回路653、654が並列に設けられている。各サブ回路651、652、653、654は、基準電圧部66、コンパレータ67、FET68、及び、電流調整用のゲート抵抗Rg_nから構成される。
ここで、ゲート抵抗Rg_nの「n」は、サブ回路の符号3桁目の数字と同じ1〜4の数字を意味する。サブ回路651のゲート抵抗Rg_1の抵抗値とサブ回路652のRg_2の抵抗値とは互いに異なる。サブ回路653のゲート抵抗Rg_3の抵抗値とサブ回路654のRg_4の抵抗値とは互いに異なる。
In the current adjustment circuit 603, a plurality of sub-circuits 651 and 652 connected to the gate G1 are provided in parallel, and a plurality of sub-circuits 653 and 654 connected to the gate G2 are provided in parallel. Each of the sub-circuits 651, 652, 653, and 654 includes a reference voltage unit 66, a comparator 67, an FET 68, and a gate resistor Rg_n for current adjustment.
Here, “n” of the gate resistance Rg_n means a number of 1 to 4 that is the same as the number of the third digit of the sub circuit. The resistance value of the gate resistance Rg_1 of the sub circuit 651 is different from the resistance value of Rg_2 of the sub circuit 652. The resistance value of the gate resistance Rg_3 of the sub circuit 653 and the resistance value of Rg_4 of the sub circuit 654 are different from each other.

基準電圧部66の高電位側、及びゲート抵抗Rg_nの一端には端子電圧Vomが印加される。コンパレータ67の−入力端子は、ゲート抵抗Rg_nとFET68のドレインとの間に接続され、+入力端子は、基準電圧部66の低電位側に接続される。コンパレータ67の出力端子は、FET68のゲートに接続される。FET68がオンしたとき、ゲートG1、G2に流れる電流は、ゲート抵抗Rg_nの抵抗値によって調整される。   A terminal voltage Vom is applied to the high potential side of the reference voltage unit 66 and one end of the gate resistor Rg_n. The − input terminal of the comparator 67 is connected between the gate resistance Rg_n and the drain of the FET 68, and the + input terminal is connected to the low potential side of the reference voltage unit 66. The output terminal of the comparator 67 is connected to the gate of the FET 68. When the FET 68 is turned on, the current flowing through the gates G1 and G2 is adjusted by the resistance value of the gate resistance Rg_n.

アンバランス信号Subが入力されると、電流調整回路603は、制御対象素子16、26のエミッタ電位Vkeを互いに近づける方向に、ゲート信号の生成に用いるサブ回路を切り替えることにより、信号出力経路のゲート抵抗Rg_nを切り替える。電流調整回路603によるこの動作を、簡単に「ゲート抵抗を切り替える」という。
電圧調整回路603は、エミッタ電位Vkeが相対的に高い制御対象素子に接続されるゲート抵抗Rg_nを相対的に小さくし、エミッタ電位Vkeが相対的に低い制御対象素子に接続されるゲート抵抗Rg_nを相対的に大きくする。
When the unbalance signal Sub is input, the current adjustment circuit 603 switches the sub circuit used for generating the gate signal in the direction in which the emitter potentials Vke of the control target elements 16 and 26 are close to each other, whereby the gate of the signal output path The resistor Rg_n is switched. This operation by the current adjustment circuit 603 is simply referred to as “switching the gate resistance”.
The voltage adjustment circuit 603 relatively reduces the gate resistance Rg_n connected to the control target element having a relatively high emitter potential Vke, and sets the gate resistance Rg_n connected to the control target element having a relatively low emitter potential Vke. Make it relatively large.

第4実施形態の定電圧駆動方式の駆動回路は、図10に示す駆動回路562の破線枠YAの部分に、図12に示す破線枠YBの部分を置き換えたものである。
電圧調整回路604とゲートG1との間には、互いに抵抗値の異なる複数のゲート抵抗Rg_1、Rg_2が並列に接続される。電圧調整回路604とゲートG2との間には、互いに抵抗値の異なる複数のゲート抵抗Rg_3、Rg_4が並列に接続される。
The constant voltage drive type drive circuit of the fourth embodiment is obtained by replacing the portion of the broken line frame YA shown in FIG. 12 with the portion of the broken line frame YA of the drive circuit 562 shown in FIG.
A plurality of gate resistors Rg_1 and Rg_2 having different resistance values are connected in parallel between the voltage adjustment circuit 604 and the gate G1. A plurality of gate resistors Rg_3 and Rg_4 having different resistance values are connected in parallel between the voltage adjustment circuit 604 and the gate G2.

アンバランス信号Subが入力されると、電圧調整回路604は、制御対象素子16、26の出力電流Iceを互いに近づける方向に、ゲート抵抗Rg_1〜Rg_4が接続された信号出力経路を切り替える。電圧調整回路604によるこの動作を、簡単に「ゲート抵抗を切り替える」という。
具体的なゲート抵抗Rg_nの変更方法は、第3実施形態と同様である。
When the unbalance signal Sub is input, the voltage adjustment circuit 604 switches the signal output path to which the gate resistors Rg_1 to Rg_4 are connected in a direction in which the output currents Ice of the control target elements 16 and 26 are close to each other. This operation by the voltage adjustment circuit 604 is simply referred to as “switching the gate resistance”.
A specific method for changing the gate resistance Rg_n is the same as in the third embodiment.

(第5、第6実施形態)
駆動回路の詳細構成に係る第5、第6実施形態を図13、図14に示す。第5、第6実施形態は、それぞれ定電流駆動及び定電圧駆動の構成において、制御対象素子16、26に接続されるゲート抵抗としてトリミング抵抗を用いたものである。この第5、第6実施形態は、製造段階での初期調整に適している。
第5実施形態の定電流駆動方式の駆動回路は、図2に示す駆動回路561の破線枠XAの部分に、図13に示す破線枠XCの部分を置き換えたものである。
(Fifth and sixth embodiments)
FIGS. 13 and 14 show fifth and sixth embodiments relating to the detailed configuration of the drive circuit. In the fifth and sixth embodiments, a trimming resistor is used as a gate resistor connected to the control target elements 16 and 26 in the configurations of constant current drive and constant voltage drive, respectively. The fifth and sixth embodiments are suitable for initial adjustment at the manufacturing stage.
The constant current drive type drive circuit of the fifth embodiment is obtained by replacing the portion of the broken line frame XA shown in FIG. 13 with the portion of the broken line frame XA of the drive circuit 561 shown in FIG.

電流調整回路605は、ゲートG1に接続されるサブ回路655、及び、ゲートG2に接続される複数の回路656が設けられている。各サブ回路655、656は、基準電圧部66、コンパレータ67、FET68、及び、電流調整用のトリミング抵抗Rg_5又はRg_6から構成される。
サブ回路655、656は、ゲート抵抗がトリミング抵抗で構成される点を除き、第3実施形態と同様である。FET68がオンしたとき、ゲートG1、G2に流れる電流は、トリミング抵抗Rg_5、Rg_6によって可変に調整される。
The current adjustment circuit 605 is provided with a sub circuit 655 connected to the gate G1 and a plurality of circuits 656 connected to the gate G2. Each of the sub-circuits 655 and 656 includes a reference voltage unit 66, a comparator 67, an FET 68, and a trimming resistor Rg_5 or Rg_6 for current adjustment.
The sub-circuits 655 and 656 are the same as in the third embodiment except that the gate resistance is constituted by a trimming resistor. When the FET 68 is turned on, the currents flowing through the gates G1 and G2 are variably adjusted by the trimming resistors Rg_5 and Rg_6.

例えば製造段階の検査で、制御対象素子16、26のエミッタ電位差ΔVkeの絶対値が正負閾値Vref+、Vref−の絶対値より大きいとき、エミッタ電位Vke_1、Vke_2を互いに近づけるように、各サブ回路655、656のトリミング抵抗Rg_5、Rg_6が調整される。
これにより第5実施形態では、並列接続された複数のパワー素子のターンオン時の出力電流のバランスが良好な状態で製品を出荷することができ、製品の信頼性を向上させることができる。
For example, in the inspection at the manufacturing stage, when the absolute value of the emitter potential difference ΔVke of the control target elements 16 and 26 is larger than the absolute values of the positive and negative thresholds Vref + and Vref−, the sub-circuits 655, The trimming resistors Rg_5 and Rg_6 656 are adjusted.
As a result, in the fifth embodiment, the product can be shipped in a state where the balance of the output current at the time of turn-on of the plurality of power elements connected in parallel is good, and the reliability of the product can be improved.

第6実施形態の定電圧駆動方式の駆動回路は、図10に示す駆動回路562の破線枠YAの部分に、図14に示す破線枠YCの部分を置き換えたものである。
電圧調整回路606とゲートG1との間には、抵抗値を可変に調整可能なトリミング抵抗Rg_5が接続される。電圧調整回路606とゲートG2との間には、トリミング抵抗Rg_6が接続される。
第6実施形態の作用効果は、第5実施形態と同様である。
The constant voltage drive type drive circuit of the sixth embodiment is obtained by replacing the portion of the broken line frame YA shown in FIG. 14 with the portion of the broken line frame YA of the drive circuit 562 shown in FIG.
A trimming resistor Rg_5 whose resistance value can be variably adjusted is connected between the voltage adjustment circuit 606 and the gate G1. A trimming resistor Rg_6 is connected between the voltage adjustment circuit 606 and the gate G2.
The effect of 6th Embodiment is the same as that of 5th Embodiment.

(第7実施形態)
次に、3個のパワー素子16、26、36が並列接続されて一つのスイッチ機能部を構成する電力変換器に用いられる駆動回路の例を、第7実施形態として図15に示す。
第3のパワー素子36についてのフライホイールダイオード38、ゲートG3、ケルビンエミッタ端子KE3、エミッタ電位Vke_3等の符号や記号は、パワー素子16、26に準ずる。
なお、特許請求の範囲における括弧内の参照符号には、第7実施形態にのみ用いられる符号の記載を省略する。
(Seventh embodiment)
Next, FIG. 15 shows an example of a drive circuit used in a power converter in which three power elements 16, 26, and 36 are connected in parallel to form one switch function unit as a seventh embodiment.
The signs and symbols of the third power element 36 such as the flywheel diode 38, the gate G3, the Kelvin emitter terminal KE3, and the emitter potential Vke_3 are the same as those of the power elements 16 and 26.
In addition, description of the code | symbol used only for 7th Embodiment is abbreviate | omitted to the reference code in the parenthesis in a claim.

第1実施形態に準ずる定電流駆動方式の駆動回路567は、電流調整回路607、及びコンパレータ771、781、772、782、773、783を含む。電流調整回路607は、第1実施形態の電流調整回路601に加え、ゲート抵抗37を介してパワー素子36のゲートG3に接続される第3経路613のゲート電流Ig_3を可変に調整可能である。
なお、駆動回路の方式として第2実施形態に準ずる定電圧駆動方式を採用してもよい。
The constant current drive type drive circuit 567 according to the first embodiment includes a current adjustment circuit 607 and comparators 771, 781, 772, 782, 773 and 783. In addition to the current adjustment circuit 601 of the first embodiment, the current adjustment circuit 607 can variably adjust the gate current Ig_3 of the third path 613 connected to the gate G3 of the power element 36 via the gate resistor 37.
It should be noted that a constant voltage driving method according to the second embodiment may be adopted as the driving circuit method.

この形態では、3個のパワー素子から2個を選択した「制御対象素子」が以下のように3組生成され、その3組に対して、それぞれバランス調整処理が施される。
第1組の制御対象素子:パワー素子16、26
第2組の制御対象素子:パワー素子16、36
第3組の制御対象素子:パワー素子26、36
In this embodiment, three sets of “control target elements” in which two of the three power elements are selected are generated as follows, and a balance adjustment process is performed on each of the three sets.
First set of controlled elements: power elements 16, 26
Second set of controlled elements: power elements 16, 36
Third set of controlled elements: power elements 26 and 36

電位差検出回路701、702、703は、それぞれ、第1組、第2組、第3組の制御対象素子のエミッタ電位差ΔVke1-2、ΔVke1-3、ΔVke2-3を検出する。
コンパレータ771、772、773は、それぞれ、第1組、第2組、第3組の制御対象素子のエミッタ電位差ΔVke1-2、ΔVke1-3、ΔVke2-3が正閾値Vref+を上回ったとき、アンバランス信号Subを出力する。
コンパレータ781、782、783は、それぞれ、第1組、第2組、第3組の制御対象素子のエミッタ電位差ΔVke1-2、ΔVke1-3、ΔVke2-3が負閾値Vref−を下回ったとき、アンバランス信号Subを出力する。
電流調整回路607は、各組の制御対象素子について、アンバランス信号Subが出力されたときゲート指令値を変更する。
The potential difference detection circuits 701, 702, and 703 detect the emitter potential differences ΔVke 1-2 , ΔVke 1-3 , and ΔVke 2-3 of the first set, the second set, and the third set of control target elements, respectively.
The comparators 771, 772, and 773 are respectively used when the emitter potential differences ΔVke 1-2 , ΔVke 1-3 , and ΔVke 2-3 of the first set, the second set, and the third set of control target elements exceed the positive threshold value Vref +. The unbalance signal Sub is output.
In the comparators 781, 782, and 783, the emitter potential differences ΔVke 1-2 , ΔVke 1-3 , and ΔVke 2-3 of the first set, the second set, and the third set of control target elements are less than the negative threshold value Vref−, respectively. The unbalance signal Sub is output.
The current adjustment circuit 607 changes the gate command value when the unbalance signal Sub is output for each set of control target elements.

各組の制御対象素子に対するバランス調整処理は、同じ回数ずつ順番にローテーションして実施されてもよい。或いは、過去のアンバランス発生頻度等に応じて処理回数に差をつけてもよい。
このように、一つのスイッチ機能部が3個以上のパワー素子が並列接続されて構成される電力変換器に対しても、上記各実施形態のバランス調整を同様に実行可能である。
The balance adjustment process for each set of control target elements may be performed by rotating in turn the same number of times. Alternatively, the number of processing times may be differentiated according to the past unbalance occurrence frequency or the like.
As described above, the balance adjustment in each of the above embodiments can be similarly performed on a power converter in which one switch function unit is configured by connecting three or more power elements in parallel.

(第8実施形態)
第8実施形態について図16を参照して説明する。
上記第1〜第7実施形態は、電位差検出回路70が検出したエミッタ電位差ΔVkeを正負閾値Vref+、Vref−と比較し、エミッタ電位差ΔVkeが正閾値Vref+を上回るか、負閾値Vref−を下回ったとき、ゲート指令値を段階的に切り替える。
これに対し、第8実施形態の駆動回路は、エミッタ電位差ΔVkeとゲート指令値との関係を規定した数式やマップ等の情報を予め記憶しており、電位差検出回路70から取得したエミッタ電位差ΔVkeに応じて、ゲート指令値を設定する。
(Eighth embodiment)
An eighth embodiment will be described with reference to FIG.
In the first to seventh embodiments, the emitter potential difference ΔVke detected by the potential difference detection circuit 70 is compared with the positive / negative thresholds Vref + and Vref−, and the emitter potential difference ΔVke exceeds the positive threshold Vref + or falls below the negative threshold Vref−. The gate command value is switched step by step.
On the other hand, the drive circuit of the eighth embodiment stores in advance information such as mathematical formulas and maps that define the relationship between the emitter potential difference ΔVke and the gate command value, and the emitter potential difference ΔVke acquired from the potential difference detection circuit 70 is stored in the drive circuit. Set the gate command value accordingly.

図16(a)、(b)、(c)には、エミッタ電位差ΔVkeと、ゲート指令値であるゲート電流Ig、ゲート電圧Vg、ゲート抵抗Rgとの関係を示す。図16の横軸において、エミッタ電位差ΔVkeは、第2対象素子26のエミッタ電位Vke_2から第1対象素子16のエミッタ電位Vke_1を減じた値(Vke_2−Vke_1)と定義する。すなわち、エミッタ電位差ΔVkeが正のとき、第2対象素子26のエミッタ電位Vke_2が第1対象素子16のエミッタ電位Vke_1に比べて高いことを意味する。また、エミッタ電位差ΔVkeが0のとき、2個の制御対象素子16、26に対するゲート指令値は同等とする。   FIGS. 16A, 16B, and 16C show the relationship between the emitter potential difference ΔVke and the gate current Ig that is the gate command value, the gate voltage Vg, and the gate resistance Rg. On the horizontal axis of FIG. 16, the emitter potential difference ΔVke is defined as a value obtained by subtracting the emitter potential Vke_1 of the first target element 16 from the emitter potential Vke_2 of the second target element 26 (Vke_2−Vke_1). That is, when the emitter potential difference ΔVke is positive, it means that the emitter potential Vke_2 of the second target element 26 is higher than the emitter potential Vke_1 of the first target element 16. When the emitter potential difference ΔVke is 0, the gate command values for the two controlled elements 16 and 26 are equal.

図16(a)に示す、ゲート指令値がゲート電流Igである場合、駆動回路は、エミッタ電位差ΔVkeが大きいほど第1対象素子16に通電されるゲート電流Ig_1を減少させ、第2対象素子26に通電されるゲート電流Ig_2を増加させるように設定する。
図16(b)に示す、ゲート指令値がゲート電圧Vgである場合、駆動回路は、エミッタ電位差ΔVkeが大きいほど第1対象素子16に印加されるゲート電圧Vg_1を減少させ、第2対象素子26に印加されるゲート電圧Vg_2を増加させるように設定する。
図16(c)に示す、ゲート指令値がゲート抵抗Rgである場合、駆動回路は、エミッタ電位差ΔVkeが大きいほど第1対象素子16に接続されるゲート抵抗Rg_1を増加させ、第2対象素子26に接続されるゲート抵抗Rg_2を減少させるように設定する。
このように第8実施形態では、エミッタ電位差ΔVkeに応じて、ゲート指令値を細かく設定することができる。
When the gate command value shown in FIG. 16A is the gate current Ig, the drive circuit decreases the gate current Ig_1 supplied to the first target element 16 as the emitter potential difference ΔVke increases, and the second target element 26 Is set so as to increase the gate current Ig_2 energized.
When the gate command value shown in FIG. 16B is the gate voltage Vg, the drive circuit decreases the gate voltage Vg_1 applied to the first target element 16 as the emitter potential difference ΔVke increases, and the second target element 26 Is set to increase the gate voltage Vg_2 applied to.
When the gate command value shown in FIG. 16C is the gate resistance Rg, the drive circuit increases the gate resistance Rg_1 connected to the first target element 16 as the emitter potential difference ΔVke increases, and the second target element 26 Is set to decrease the gate resistance Rg_2 connected to.
Thus, in the eighth embodiment, the gate command value can be set finely according to the emitter potential difference ΔVke.

(その他の実施形態)
(a)並列接続される複数のパワー素子は、上記実施形態で例示したIGBT以外に、SiC素子やGaN素子等でもよい。パワー素子に付随するダイオードは、フライホイールダイオードに限らず、ショットキーバリアダイオードやMOSFETの内蔵ダイオード等、リカバリ電流が流れるダイオードであればよい。
(b)本発明が適用される電力変換器は、インバータに限らず、バッテリとインバータとの間に接続されバッテリの直流電圧を昇圧する昇圧コンバータや、低電圧側と高電圧側との間で双方向に昇圧及び降圧可能な昇降圧コンバータ等でもよい。また、交流インバータの場合、三相に限らず、四相以上の多相交流インバータにも同様に適用可能である。
(Other embodiments)
(A) The plurality of power elements connected in parallel may be SiC elements, GaN elements, or the like in addition to the IGBTs exemplified in the above embodiment. The diode associated with the power element is not limited to the flywheel diode, and may be any diode that allows a recovery current to flow, such as a Schottky barrier diode or a MOSFET built-in diode.
(B) The power converter to which the present invention is applied is not limited to the inverter, and is a boost converter that is connected between the battery and the inverter and boosts the DC voltage of the battery, or between the low voltage side and the high voltage side. A step-up / step-down converter or the like that can step up and down in both directions may be used. Moreover, in the case of an AC inverter, the present invention is not limited to three phases and can be similarly applied to a multiphase AC inverter having four or more phases.

(c)電力変換器の負荷は、ハイブリッド自動車や電気自動車の動力源として用いられるモータジェネレータに限らず、車両の補機用や、車両以外の電車、昇降機、一般機械用等のモータでもよく、或いは、モータ以外の負荷であってもよい。大電流に対応するため複数のパワー素子を並列接続して用いる電力変換器であれば、本発明の効果は同様に発揮される。
以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。
(C) The load of the power converter is not limited to a motor generator used as a power source of a hybrid vehicle or an electric vehicle, but may be a motor for an auxiliary machine of a vehicle, a train other than a vehicle, an elevator, a general machine, etc. Alternatively, a load other than the motor may be used. If the power converter uses a plurality of power elements connected in parallel in order to cope with a large current, the effect of the present invention is similarly exhibited.
As mentioned above, this invention is not limited to the said embodiment at all, In the range which does not deviate from the meaning of invention, it can implement with a various form.

100・・インバータ(電力変換器)、
101−106・・・スイッチ機能部、
11−16、21−26・・・パワー素子、
18、28・・・フライホイールダイオード、
561、562・・・駆動回路、
70・・・電位差検出回路、
80・・・モータジェネレータ(負荷)。
100 .. Inverter (power converter),
101-106 ... switch function part,
11-16, 21-26... Power element,
18, 28... Flywheel diode,
561, 562... Drive circuit,
70: Potential difference detection circuit,
80: Motor generator (load).

Claims (14)

複数のパワー素子のスイッチング動作により電力を変換し負荷(80)に通電する電力変換器(100)の制御装置であって、
前記電力変換器の各電流経路においてパワー電流の通電又は遮断を切り替え可能な1つ以上のスイッチ機能部(101−106)は、エミッタ側からコレクタ側への通電を許容するダイオード(18、28)が付随する複数のパワー素子(11−16、21−26)が並列接続されて構成されており、
並列接続された前記複数のパワー素子のうちから選択された2個の制御対象素子について、エミッタ電位の差分であるエミッタ電位差(ΔVke)を検出する電位差検出回路(70)と、
前記電位差検出回路が検出した前記エミッタ電位差に基づき、2個の前記制御対象素子のエミッタ電位を互いに近づける方向に、少なくとも1個の前記制御対象素子へ出力するゲート信号に係るゲート指令値を制御する駆動回路(561、562)と、
を備えることを特徴とする電力変換器制御装置。
A control device for a power converter (100) that converts power by switching operation of a plurality of power elements and energizes a load (80),
One or more switch function units (101-106) capable of switching energization or interruption of power current in each current path of the power converter are diodes (18, 28) that allow energization from the emitter side to the collector side. A plurality of power elements (11-16, 21-26) accompanied by are connected in parallel,
A potential difference detection circuit (70) for detecting an emitter potential difference (ΔVke) that is a difference in emitter potential for two control target elements selected from the plurality of power elements connected in parallel;
Based on the emitter potential difference detected by the potential difference detection circuit, a gate command value related to a gate signal output to at least one of the control target elements is controlled in a direction in which the emitter potentials of the two control target elements are close to each other. A drive circuit (561, 562);
A power converter control device comprising:
前記駆動回路は、前記エミッタ電位差に対する一つ以上の正閾値(Vref+)、及び一つ以上の負閾値(Vref−)を有しており、
前記エミッタ電位差がいずれかの前記正閾値を上回るか、いずれかの前記負閾値を下回ったとき、少なくとも1個の前記制御対象素子に対する前記ゲート指令値を変更する請求項1に記載の電力変換器制御装置。
The drive circuit has one or more positive thresholds (Vref +) and one or more negative thresholds (Vref−) for the emitter potential difference,
2. The power converter according to claim 1, wherein when the emitter potential difference exceeds any of the positive threshold values or falls below any of the negative threshold values, the gate command value for at least one of the control target elements is changed. Control device.
前記一つ以上の正閾値、及び、前記一つ以上の負閾値は、互いに絶対値の等しい正負の値の一つ以上の組である請求項2に記載の電力変換器制御装置。   The power converter control device according to claim 2, wherein the one or more positive thresholds and the one or more negative thresholds are one or more sets of positive and negative values having the same absolute value. 前記駆動回路は、前記エミッタ電位差がいずれかの前記正閾値を上回るか、いずれかの前記負閾値を下回ったことが検出されたスイッチング周期の次回以降のスイッチング周期における前記制御対象素子のターンオン時に、前記ゲート指令値を変更する請求項2または3に記載の電力変換器制御装置。   The drive circuit, when the control target element is turned on in the switching period after the next switching period in which it is detected that the emitter potential difference exceeds any positive threshold or falls below any negative threshold, The power converter control device according to claim 2 or 3, wherein the gate command value is changed. 前記駆動回路は、前記エミッタ電位差がいずれかの前記正閾値を上回るか、いずれかの前記負閾値を下回ったとき、
エミッタ電位が相対的に高い前記制御対象素子のターンオン時スイッチング速度を相対的に速くするように前記ゲート指令値を変更する請求項2〜4のいずれか一項に記載の電力変換器制御装置。
The drive circuit, when the emitter potential difference exceeds any of the positive threshold, or below any of the negative threshold,
5. The power converter control device according to claim 2, wherein the gate command value is changed so as to relatively increase a switching speed at turn-on of the control target element having a relatively high emitter potential. 6.
前記ゲート指令値はゲート電流であり、
前記駆動回路は、前記エミッタ電位差がいずれかの前記正閾値を上回るか、いずれかの前記負閾値を下回ったとき、
エミッタ電位が相対的に高い前記制御対象素子に通電されるゲート電流を相対的に大きくするようにゲート電流を変更する請求項5に記載の電力変換器制御装置。
The gate command value is a gate current,
The drive circuit, when the emitter potential difference exceeds any of the positive threshold, or below any of the negative threshold,
The power converter control device according to claim 5, wherein the gate current is changed so as to relatively increase a gate current supplied to the control target element having a relatively high emitter potential.
前記ゲート指令値はゲート電圧であり、
前記駆動回路は、前記エミッタ電位差がいずれかの前記正閾値を上回るか、いずれかの前記負閾値を下回ったとき、
エミッタ電位が相対的に高い前記制御対象素子に印加されるゲート電圧を相対的に大きくするようにゲート電圧を変更する請求項5に記載の電力変換器制御装置。
The gate command value is a gate voltage,
The drive circuit, when the emitter potential difference exceeds any of the positive threshold, or below any of the negative threshold,
The power converter control device according to claim 5, wherein the gate voltage is changed so as to relatively increase the gate voltage applied to the control target element having a relatively high emitter potential.
前記ゲート指令値はゲート抵抗であり、
前記駆動回路は、前記エミッタ電位差がいずれかの前記正閾値を上回るか、いずれかの前記負閾値を下回ったとき、
エミッタ電位が相対的に高い前記制御対象素子に接続されるゲート抵抗を相対的に小さくするようにゲート抵抗を変更する請求項5に記載の電力変換器制御装置。
The gate command value is a gate resistance,
The drive circuit, when the emitter potential difference exceeds any of the positive threshold, or below any of the negative threshold,
The power converter control device according to claim 5, wherein the gate resistance is changed so that the gate resistance connected to the control target element having a relatively high emitter potential is relatively small.
前記駆動回路は、
前記エミッタ電位差と、前記制御対象素子に対する前記ゲート指令値との関係を予め規定した情報を有しており、検出された前記エミッタ電位差に応じて前記ゲート指令値を設定する請求項1に記載の電力変換器制御装置。
The drive circuit is
2. The information according to claim 1, wherein the gate command value is set according to the detected emitter potential difference, having information that preliminarily defines a relationship between the emitter potential difference and the gate command value for the device to be controlled. Power converter control device.
前記ゲート指令値は、前記制御対象素子に通電されるゲート電流である請求項9に記載の電力変換器制御装置。   The power converter control device according to claim 9, wherein the gate command value is a gate current passed through the control target element. 前記ゲート指令値は、前記制御対象素子に印加されるゲート電圧である請求項9に記載の電力変換器制御装置。   The power converter control device according to claim 9, wherein the gate command value is a gate voltage applied to the control target element. 前記ゲート指令値は、前記制御対象素子に接続されるゲート抵抗である請求項9に記載の電力変換器制御装置。   The power converter control device according to claim 9, wherein the gate command value is a gate resistance connected to the control target element. 前記負荷として、車両の動力源であるモータジェネレータに通電する電力変換器の制御に用いられ、
前記電位差検出回路は、
前記モータジェネレータに通電される前記パワー素子の出力電流の情報を取得し、前記パワー素子の出力電流が車両の加速時に通電される電流値より低いとき、前記エミッタ電位差を検出する請求項1〜12のいずれか一項に記載の電力変換器制御装置。
As the load, used to control a power converter that energizes a motor generator that is a power source of a vehicle,
The potential difference detection circuit includes:
The information on the output current of the power element energized to the motor generator is acquired, and the emitter potential difference is detected when the output current of the power element is lower than a current value energized when the vehicle is accelerated. The power converter control device according to any one of the above.
前記電位差検出回路は、
前記パワー素子の出力電流が、車両始動時又は通常走行時に通電される電流値の範囲にあるとき、前記エミッタ電位差を検出する請求項13に記載の電力変換器制御装置。
The potential difference detection circuit includes:
14. The power converter control device according to claim 13, wherein the emitter potential difference is detected when an output current of the power element is in a range of a current value that is energized when the vehicle is started or during normal running.
JP2017041496A 2017-03-06 2017-03-06 Power converter controller Active JP6729451B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017041496A JP6729451B2 (en) 2017-03-06 2017-03-06 Power converter controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017041496A JP6729451B2 (en) 2017-03-06 2017-03-06 Power converter controller

Publications (2)

Publication Number Publication Date
JP2018148689A true JP2018148689A (en) 2018-09-20
JP6729451B2 JP6729451B2 (en) 2020-07-22

Family

ID=63591761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017041496A Active JP6729451B2 (en) 2017-03-06 2017-03-06 Power converter controller

Country Status (1)

Country Link
JP (1) JP6729451B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020156208A (en) * 2019-03-20 2020-09-24 トヨタ自動車株式会社 Motor system
JP2020202606A (en) * 2019-06-06 2020-12-17 三菱電機株式会社 Power conversion device
WO2023042478A1 (en) * 2021-09-17 2023-03-23 株式会社日立パワーデバイス Semiconductor module overcurrent detection device, semiconductor module using same, and semiconductor module overcurrent detection method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289442A (en) * 1996-02-20 1997-11-04 Fuji Electric Co Ltd Current balance circuit for parallel-connected and controllable semiconductor elements
JPH10323016A (en) * 1997-05-14 1998-12-04 Fuji Electric Co Ltd Device steady-state current balance control circuit of power converter
JPH11235015A (en) * 1998-02-13 1999-08-27 Toshiba Corp Voltage-driven power semiconductor device and gate control method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289442A (en) * 1996-02-20 1997-11-04 Fuji Electric Co Ltd Current balance circuit for parallel-connected and controllable semiconductor elements
JPH10323016A (en) * 1997-05-14 1998-12-04 Fuji Electric Co Ltd Device steady-state current balance control circuit of power converter
JPH11235015A (en) * 1998-02-13 1999-08-27 Toshiba Corp Voltage-driven power semiconductor device and gate control method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020156208A (en) * 2019-03-20 2020-09-24 トヨタ自動車株式会社 Motor system
JP7156118B2 (en) 2019-03-20 2022-10-19 株式会社デンソー motor system
JP2020202606A (en) * 2019-06-06 2020-12-17 三菱電機株式会社 Power conversion device
WO2023042478A1 (en) * 2021-09-17 2023-03-23 株式会社日立パワーデバイス Semiconductor module overcurrent detection device, semiconductor module using same, and semiconductor module overcurrent detection method
JP2023044249A (en) * 2021-09-17 2023-03-30 株式会社 日立パワーデバイス Semiconductor module overcurrent detection device, and semiconductor module using the same, and semiconductor module overcurrent detection method
JP7632883B2 (en) 2021-09-17 2025-02-19 ミネベアパワーデバイス株式会社 Overcurrent detection device for semiconductor module, semiconductor module using same, and method for detecting overcurrent in semiconductor module

Also Published As

Publication number Publication date
JP6729451B2 (en) 2020-07-22

Similar Documents

Publication Publication Date Title
JP6673186B2 (en) Power converter controller
JP5157372B2 (en) Multi-phase rotating electrical machine control device and multi-phase rotating electrical machine device
JP6555186B2 (en) AC motor control device
US7944161B2 (en) DC bus discharge in an electric motor system
US20160211767A1 (en) Inverter controller and control method of inverter device
JP4275704B2 (en) Power converter for vehicle
US10090832B2 (en) Controller for power converter having a delaying unit
JP6217554B2 (en) Inverter device
KR20150122069A (en) Electric motor driving device
CN101483403B (en) Control systems for multiphase rotating electrical machines
WO2009014245A1 (en) Device for controlling drive of semiconductor switching element
JP2019033556A (en) Gate drive device and power conversion device
JP6729451B2 (en) Power converter controller
KR101198566B1 (en) Polyphase inverter, control method therefor, blower, and polyphase current output system
US11218143B2 (en) Drive circuit for switch
JP2009124782A (en) Multiphase electric motor controller
JP2015192578A (en) Voltage detection device and voltage/current detection device
JP2017093073A (en) Power converter
JP6376049B2 (en) Rotating machine control device
JP6885378B2 (en) Switch drive circuit
JP7572252B2 (en) Inverter Device
JP2010035373A (en) Railway-vehicle drive control device
JP6428412B2 (en) Voltage converter controller
US11664755B2 (en) Arithmetic device and motor drive device
JP7109519B2 (en) AC rotating machine controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R151 Written notification of patent or utility model registration

Ref document number: 6729451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250