[go: up one dir, main page]

JP2018148144A - Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method - Google Patents

Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method Download PDF

Info

Publication number
JP2018148144A
JP2018148144A JP2017044270A JP2017044270A JP2018148144A JP 2018148144 A JP2018148144 A JP 2018148144A JP 2017044270 A JP2017044270 A JP 2017044270A JP 2017044270 A JP2017044270 A JP 2017044270A JP 2018148144 A JP2018148144 A JP 2018148144A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
concentration distribution
epitaxial
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017044270A
Other languages
Japanese (ja)
Other versions
JP6724824B2 (en
Inventor
諒 廣瀬
Ryo Hirose
諒 廣瀬
武 門野
Takeshi Kadono
武 門野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017044270A priority Critical patent/JP6724824B2/en
Publication of JP2018148144A publication Critical patent/JP2018148144A/en
Application granted granted Critical
Publication of JP6724824B2 publication Critical patent/JP6724824B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】ゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハの製造方法を提供する。【解決手段】イオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に半導体ウェーハに形成されるであろう空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得し、この面内濃度分布に基づいて、エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する。決定したイオン注入条件で、半導体ウェーハにイオンを注入した後、エピタキシャル層を形成する。【選択図】図1A method for manufacturing a semiconductor epitaxial wafer having gettering ability and suppressing the occurrence of epitaxial defects is provided. Kind of ion, irradiation energy, dose amount, dose rate, irradiation angle, wafer temperature during irradiation, and thickness of a protective oxide film are used as ion implantation conditions, and based on at least one set of ion implantation conditions, dynamic Using a Monte Carlo method simulation, the three-dimensional concentration distribution of vacancies or interstitial elements that will be formed in a semiconductor wafer after ion implantation is calculated, and from the three-dimensional concentration distribution, the number of vacancies on the surface of the semiconductor wafer is calculated. Alternatively, the in-plane concentration distribution of interstitial elements is obtained, and based on this in-plane concentration distribution, ion implantation conditions that can suppress defects occurring in the epitaxial layer are determined. After implanting ions into the semiconductor wafer under the determined ion implantation conditions, an epitaxial layer is formed. [Selection drawing] Fig. 1

Description

本発明は、半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法に関する。   The present invention relates to a semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method.

半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。   Metal contamination is a factor that degrades the characteristics of semiconductor devices. For example, in a back-illuminated solid-state imaging device, metal mixed in a semiconductor epitaxial wafer serving as the substrate of this device causes a dark current of the solid-state imaging device to increase and causes a defect called a white defect. The back-illuminated solid-state image sensor has a wiring layer, etc., placed below the sensor part, so that external light can be taken directly into the sensor and clearer images and videos can be taken even in dark places. In recent years, it has been widely used in mobile phones such as digital video cameras and smartphones. Therefore, it is desired to reduce white defect as much as possible.

ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。   Metal contamination in the wafer occurs mainly in the manufacturing process of the semiconductor epitaxial wafer and the manufacturing process (device manufacturing process) of the solid-state imaging device. Metal contamination in the former semiconductor epitaxial wafer manufacturing process is caused by heavy metal particles from the components of the epitaxial growth furnace, or because the chlorine gas is used as the furnace gas during epitaxial growth, the piping material is corroded by metal. The thing by the heavy metal particle to generate | occur | produce is considered. In recent years, these metal contaminations have been improved to some extent by replacing the constituent materials of the epitaxial growth furnace with materials having excellent corrosion resistance, but are not sufficient. On the other hand, in the latter manufacturing process of the solid-state imaging device, there is a concern about heavy metal contamination of the semiconductor substrate during each process such as ion implantation, diffusion and oxidation heat treatment.

このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の一つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。   In order to suppress such heavy metal contamination, there is a technique for forming a gettering site for capturing heavy metal in a semiconductor wafer. As one of the methods, there is known a method of implanting ions into a semiconductor wafer and then forming an epitaxial layer. In this method, the ion implantation region functions as a gettering site.

特許文献1には、半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表層部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する半導体エピタキシャルウェーハの製造方法が記載されている。   Patent Document 1 discloses a first step of irradiating the surface of a semiconductor wafer with cluster ions to form a modified layer in which the constituent elements of the cluster ions are dissolved in the surface layer portion of the semiconductor wafer, and the semiconductor wafer. And a second step of forming an epitaxial layer on the modified layer. A method for manufacturing a semiconductor epitaxial wafer is described.

国際公開第2012/157162号International Publication No. 2012/157162

イオン注入により形成された改質層のゲッタリング能力をより高くするには、例えば特許文献1であればクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、その後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまう。特許文献1では、ゲッタリング能力の向上にのみ着目しており、エピタキシャル欠陥の発生を抑制することは考慮されておらず、この点において改善の余地があった。   In order to increase the gettering capability of the modified layer formed by ion implantation, for example, in Patent Document 1, it is effective to increase the dose of cluster ions. However, if the dose amount is excessively large, many epitaxial defects are generated in the epitaxial layer formed thereafter. Patent Document 1 focuses only on the improvement of gettering capability and does not consider suppressing the occurrence of epitaxial defects, and there is room for improvement in this respect.

また、本発明者らは、以下のような新たな技術的課題を認識した。すなわち、エピタキシャル欠陥の発生に影響するイオン注入条件はドーズ量のみではなく、イオン種、照射エネルギー、ビーム電流値等の条件もエピタキシャル欠陥の発生に影響することが判明した。そのため、エピタキシャル欠陥の発生を抑制できるイオン注入条件を、何らの指針もなく試行錯誤して決めるのではなく、事前に予測または決定する方法を開発する必要があるとの認識に至った。   In addition, the present inventors have recognized the following new technical problems. That is, it has been found that not only the dose amount but also the conditions such as ion species, irradiation energy, and beam current value affect the generation of epitaxial defects as the ion implantation conditions that affect the generation of epitaxial defects. Therefore, it has been recognized that it is necessary to develop a method for predicting or determining the ion implantation conditions that can suppress the generation of epitaxial defects in advance without trial and error without any guidance.

そこで本発明は、上記課題に鑑み、ゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハの製造方法を提供することを目的とする。さらに本発明は、半導体エピタキシャルウェーハのエピタキシャル層の品質を予測する方法、および、半導体エピタキシャルウェーハのエピタキシャル層の品質を評価する方法を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a method for manufacturing a semiconductor epitaxial wafer having gettering capability and suppressing the occurrence of epitaxial defects. It is another object of the present invention to provide a method for predicting the quality of an epitaxial layer of a semiconductor epitaxial wafer and a method for evaluating the quality of the epitaxial layer of a semiconductor epitaxial wafer.

上記課題を解決すべく本発明者らが鋭意検討したところ、以下の知見を得た。   When the present inventors diligently studied to solve the above problems, the following knowledge was obtained.

種々のイオン注入条件で半導体ウェーハにイオンを注入し、その後エピタキシャル層を形成して、エピタキシャル欠陥の密度を測定する実験を行った。また、それぞれのイオン注入条件をパラメータとして、動的モンテカルロ法シミュレーションを用いて、イオン注入後に半導体ウェーハに形成されるであろう空孔濃度の3次元濃度分布を計算し、この3次元濃度分布から、半導体ウェーハの表面での空孔の面内濃度分布を取得した。すると、このようにして取得した空孔の面内濃度分布と、実際に測定されたエピタキシャル欠陥の密度とに相関があることが見出された。   An experiment was conducted in which ions were implanted into a semiconductor wafer under various ion implantation conditions, and thereafter an epitaxial layer was formed to measure the density of epitaxial defects. Also, using the dynamic Monte Carlo simulation with each ion implantation condition as a parameter, the three-dimensional concentration distribution of vacancies that will be formed in the semiconductor wafer after ion implantation is calculated. The in-plane concentration distribution of vacancies on the surface of the semiconductor wafer was obtained. Then, it was found that there is a correlation between the in-plane concentration distribution of vacancies thus obtained and the actually measured density of epitaxial defects.

具体的には、シミュレーションに用いたイオン注入条件であるイオン種、照射エネルギー、ドーズ量、ドーズレート(ビーム電流値に相当するパラメータ)、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さの各々の値がいくつであろうと、取得した面内濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率と、実測されたエピタキシャル欠陥の密度とに相関があった。そして、上記面積率が20%以下となる場合に、エピタキシャル欠陥の密度を0.02個/cm2以下という低いレベルに抑えることができることがわかった。 Specifically, ion species, irradiation energy, dose, dose rate (parameter corresponding to beam current value), irradiation angle, wafer temperature during irradiation, and protective oxide film thickness, which are ion implantation conditions used in the simulation No matter how many values of each of the above, in the obtained in-plane concentration distribution, there is a correlation between the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more and the measured density of epitaxial defects. there were. It was found that when the area ratio is 20% or less, the density of epitaxial defects can be suppressed to a low level of 0.02 pieces / cm 2 or less.

上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程に先立ち、
イオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、
前記面内濃度分布に基づいて、前記エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する工程と、
を行い、決定した前記イオン注入条件で前記第1工程を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
The gist configuration of the present invention completed based on the above findings is as follows.
(1) a first step of implanting ions from the surface of a semiconductor wafer to form a modified layer in which the constituent elements of the ions are dissolved in the surface layer portion of the semiconductor wafer;
A second step of forming an epitaxial layer on the modified layer of the semiconductor wafer;
Have
Prior to the first step,
Dynamic Monte Carlo simulation is performed based on at least one set of ion implantation conditions, with ion species, irradiation energy, dose, dose rate, irradiation angle, wafer temperature during irradiation, and protective oxide film thickness as ion implantation conditions. And calculating a three-dimensional concentration distribution of vacancies or interstitial elements formed in the semiconductor wafer after ion implantation, and calculating the surface of the vacancies or interstitial elements on the surface of the semiconductor wafer from the three-dimensional concentration distribution. Obtaining the internal concentration distribution;
Determining ion implantation conditions capable of suppressing defects generated in the epitaxial layer based on the in-plane concentration distribution;
And performing the first step under the determined ion implantation conditions.

(2)前記決定工程では、取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下となるイオン注入条件を決定する、上記(1)に記載の半導体エピタキシャルウェーハの製造方法。 (2) In the determining step, in the obtained in-plane concentration distribution, an ion implantation condition in which an area ratio of a region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less The method of manufacturing a semiconductor epitaxial wafer according to (1), wherein:

(3)前記第1工程で注入するイオンがクラスターイオンである、上記(1)または(2)に記載の半導体エピタキシャルウェーハの製造方法。   (3) The method for producing a semiconductor epitaxial wafer according to (1) or (2) above, wherein the ions implanted in the first step are cluster ions.

(4)半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
により半導体エピタキシャルウェーハを製造するに際し、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、
該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得し、
前記面内濃度分布に基づいて、前記エピタキシャル層に発生する欠陥の有無または密度を予測することを特徴とする半導体エピタキシャルウェーハの品質予測方法。
(4) a first step of implanting ions from the surface of the semiconductor wafer to form a modified layer in which the constituent elements of the ions are dissolved in the surface layer portion of the semiconductor wafer;
A second step of forming an epitaxial layer on the modified layer of the semiconductor wafer;
When manufacturing a semiconductor epitaxial wafer by
Based on the ion species, irradiation energy, dose amount, dose rate, irradiation angle, wafer temperature during irradiation, and thickness of the protective oxide film in the first step, using dynamic Monte Carlo method simulation, Calculate the three-dimensional concentration distribution of vacancies or interstitial elements formed in the semiconductor wafer,
From the three-dimensional concentration distribution, obtain an in-plane concentration distribution of vacancies or interstitial elements on the surface of the semiconductor wafer,
A method for predicting the quality of a semiconductor epitaxial wafer, wherein the presence or density of defects occurring in the epitaxial layer is predicted based on the in-plane concentration distribution.

(5)取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であれば、前記エピタキシャル層に発生する欠陥の密度が0.02個/cm2以下となると予測する、上記(4)に記載の半導体エピタキシャルウェーハの品質予測方法。 (5) In the obtained in-plane concentration distribution, if the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less, it occurs in the epitaxial layer The method for predicting the quality of a semiconductor epitaxial wafer according to (4) above, wherein the defect density is predicted to be 0.02 piece / cm 2 or less.

(6)前記第1工程で注入するイオンがクラスターイオンである、上記(4)または(5)に記載の半導体エピタキシャルウェーハの品質予測方法。   (6) The method for predicting the quality of a semiconductor epitaxial wafer according to (4) or (5) above, wherein the ions implanted in the first step are cluster ions.

(7)半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、
前記面内濃度分布に基づいて、前記エピタキシャル層の品質を評価する工程と、
を有することを特徴とする半導体エピタキシャルウェーハの品質評価方法。
(7) a first step of implanting ions from the surface of the semiconductor wafer to form a modified layer in which the constituent elements of the ions are dissolved in the surface layer portion of the semiconductor wafer;
A second step of forming an epitaxial layer on the modified layer of the semiconductor wafer;
Based on the ion species, irradiation energy, dose amount, dose rate, irradiation angle, wafer temperature during irradiation, and thickness of the protective oxide film in the first step, using dynamic Monte Carlo method simulation, A step of calculating a three-dimensional concentration distribution of vacancies or interstitial elements formed in a semiconductor wafer and obtaining an in-plane concentration distribution of vacancies or interstitial elements on the surface of the semiconductor wafer from the three-dimensional concentration distribution When,
Evaluating the quality of the epitaxial layer based on the in-plane concentration distribution;
A method for evaluating the quality of a semiconductor epitaxial wafer, comprising:

(8)取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であれば、前記エピタキシャル層の品質に関して合格と評価する、上記(7)に記載の半導体エピタキシャルウェーハの品質評価方法。 (8) If the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more in the obtained in-plane concentration distribution is 20% or less, the quality of the epitaxial layer The quality evaluation method for a semiconductor epitaxial wafer according to (7), wherein the quality is evaluated as acceptable.

(9)前記第1工程で注入するイオンがクラスターイオンである、上記(7)または(8)に記載の半導体エピタキシャルウェーハの品質評価方法。   (9) The quality evaluation method for a semiconductor epitaxial wafer according to (7) or (8), wherein the ions implanted in the first step are cluster ions.

(10)半導体ウェーハと、前記半導体ウェーハの表層部に形成された、前記半導体ウェーハ中に注入されたイオンの元素が固溶してなる改質層と、該改質層上のエピタキシャル層と、を有し、
前記半導体ウェーハの表面において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であり、
前記エピタキシャル層に発生した欠陥の密度が0.02個/cm2以下であることを特徴とする半導体エピタキシャルウェーハ。
(10) a semiconductor wafer, a modified layer formed in a surface layer portion of the semiconductor wafer, in which an element of ions implanted into the semiconductor wafer is dissolved, an epitaxial layer on the modified layer, Have
In the surface of the semiconductor wafer, the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less,
A semiconductor epitaxial wafer, wherein a density of defects generated in the epitaxial layer is 0.02 piece / cm 2 or less.

(11)上記(1)〜(3)のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは上記(10)に記載の半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。   (11) A solid-state imaging device is provided on the epitaxial layer of the semiconductor epitaxial wafer manufactured by the manufacturing method according to any one of (1) to (3) or the semiconductor epitaxial wafer according to (10). A method for manufacturing a solid-state imaging device, comprising: forming a solid-state imaging device.

本発明の半導体エピタキシャルウェーハの製造方法によれば、ゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハを得ることができる。また、本発明の半導体エピタキシャルウェーハの品質予測方法および品質評価方法によれば、エピタキシャル層の品質を予測および評価することができる。   According to the method for producing a semiconductor epitaxial wafer of the present invention, a semiconductor epitaxial wafer having gettering capability and suppressing the occurrence of epitaxial defects can be obtained. In addition, according to the semiconductor epitaxial wafer quality prediction method and quality evaluation method of the present invention, the quality of the epitaxial layer can be predicted and evaluated.

(A)〜(D)の下段は、各々実験例1〜4における動的モンテカルロ法により計算した3次元空孔濃度分布であり、(A)〜(D)の上段は、各々実験例1〜4におけるエピタキシャル欠陥マップである。The lower part of (A) to (D) is the three-dimensional vacancy concentration distribution calculated by the dynamic Monte Carlo method in each of Experimental Examples 1 to 4, and the upper part of (A) to (D) is the experimental example 1 to 4, respectively. 4 is an epitaxial defect map in FIG. 実験例1〜18に基づく、動的モンテカルロ法を用いて計算したシリコンウェーハ表面での空孔濃度分布における空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率と、エピタキシャル欠陥の密度との関係を示すグラフである。The area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more in the vacancy concentration distribution on the silicon wafer surface calculated using the dynamic Monte Carlo method based on Experimental Examples 1 to 18, and the epitaxial defect It is a graph which shows the relationship with the density of.

まず、本発明を完成させるに至った実験を説明する。   First, the experiment that led to the completion of the present invention will be described.

(実験例1)
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5.0×1014atoms/cm2)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンよりCクラスターを生成して、炭素のドーズ量を1.0×1015atoms/cm2として、シリコンウェーハの表面に照射し、改質層を形成した。照射エネルギーは80keV、ビーム電流値は800μA、照射角度は0度、照射時のウェーハ温度は25℃、保護酸化膜の厚さは0.001μm(自然酸化膜)とした。
(Experimental example 1)
An n-type silicon wafer (diameter: 300 mm, thickness: 725 μm, dopant: phosphorus, dopant concentration: 5.0 × 10 14 atoms / cm 2 ) obtained from a CZ single crystal silicon ingot was prepared. Next, using a cluster ion generator (manufactured by Nissin Ion Instruments Co., Ltd., model number: CLARIS), C 3 H 5 clusters are generated from cyclohexane, and the carbon dose is set to 1.0 × 10 15 atoms / cm 2 . Irradiated the surface of the silicon wafer to form a modified layer. The irradiation energy was 80 keV, the beam current value was 800 μA, the irradiation angle was 0 degree, the wafer temperature during irradiation was 25 ° C., and the thickness of the protective oxide film was 0.001 μm (natural oxide film).

SIMS測定により炭素および水素の濃度プロファイルを測定した。シリコンウェーハ表面から200nmの範囲において、急峻なピークが確認されたことから、改質層が特定できた。   Carbon and hydrogen concentration profiles were measured by SIMS measurement. Since a steep peak was confirmed in the range of 200 nm from the surface of the silicon wafer, the modified layer could be identified.

イオン注入時のイオン種(炭素数3、水素数5)、照射エネルギー、炭素のドーズ量、ドーズレート(ビーム電流値に相当するパラメータ)、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをパラメータとして、動的モンテカルロ(Kinetic Monte Carlo:KMC)法シミュレーションの計算が可能なTCADシミュレータSentaurus Process(日本シノプシス合同会社製)を用いて、3次元空孔濃度分布を計算した。結果を図1(A)下段に示す。この3次元空孔濃度分布の表面は、シリコンウェーハの表面(改質層の表面)となる。図1(A)では、空孔濃度が小さい方から順に、青/水色/緑/黒線/緑/黄色/赤で表示しており、緑で表示した領域内の黒線が、空孔濃度2.0×1022atoms/cm3のラインとなる。図1(B)〜(D)も同様である。図1(A)より、このシリコンウェーハの表面での面内空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率は、0%であった。 Ion species at the time of ion implantation (3 carbon atoms, 5 hydrogen atoms), irradiation energy, carbon dose, dose rate (parameter corresponding to the beam current value), irradiation angle, wafer temperature at irradiation, and protective oxide film thickness The three-dimensional pore concentration distribution was calculated using a TCAD simulator Sentaurus Process (manufactured by Nippon Synopsys Godo Kaisha), which can calculate dynamic Monte Carlo (KMC) method simulation, using the thickness as a parameter. The results are shown in the lower part of FIG. The surface of this three-dimensional vacancy concentration distribution is the surface of the silicon wafer (the surface of the modified layer). In FIG. 1 (A), blue / light blue / green / black line / green / yellow / red are displayed in order from the smallest vacancy concentration, and the black line in the area displayed in green represents the vacancy concentration. The line is 2.0 × 10 22 atoms / cm 3 . The same applies to FIGS. 1B to 1D. From FIG. 1A, in the in-plane vacancy concentration distribution on the surface of this silicon wafer, the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more was 0%.

その後、シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハの改質層上にシリコンエピタキシャル層(厚さ:5μm、ドーパント:リン、ドーパント濃度:1.0×1015atoms/cm3)をエピタキシャル成長させ、シリコンエピタキシャルウェーハを得た。 After that, the silicon wafer is transferred into a single wafer epitaxial growth apparatus (Applied Materials Co., Ltd.) and subjected to a hydrogen baking process at a temperature of 1120 ° C for 30 seconds, and then hydrogen is used as a carrier gas and trichlorosilane as a source. A silicon epitaxial layer (thickness: 5 μm, dopant: phosphorus, dopant concentration: 1.0 × 10 15 atoms / cm 3 ) is epitaxially grown on the modified layer of the silicon wafer by CVD at 1150 ° C. as a gas. Obtained.

エピタキシャルシリコンウェーハのシリコンエピタキシャル層の表面をSurfscan SP1(KLA−Tencor社製)にてNormalモードにて測定を行い、90nm以上のLPDとしてカウントされるもののうち、LPD-Nとしてカウントされるものをエピタキシャル欠陥と定義した。ウェーハ上のエピタキシャル欠陥マップを図1(A)上段に示す。   The surface of the silicon epitaxial layer of the epitaxial silicon wafer is measured in the Normal mode with Surfscan SP1 (manufactured by KLA-Tencor). Of those counted as LPD of 90 nm or more, those counted as LPD-N are epitaxial. It was defined as a defect. An epitaxial defect map on the wafer is shown in the upper part of FIG.

このように、シリコンウェーハの表面での面内空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率が0%の場合、エピタキシャル欠陥は発生しなかった。 As described above, in the in-plane vacancy concentration distribution on the surface of the silicon wafer, when the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more is 0%, no epitaxial defect occurred. .

(実験例2)
炭素のドーズ量を2.0×1015atoms/cm2とした以外は実験例1と同様の実験を行った。図1(B)下段に、3次元空孔濃度を示す。このシリコンウェーハの表面での面内空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率は、25%であった。図1(B)上段に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.0241個/cm2であった。
(Experimental example 2)
The same experiment as in Experimental Example 1 was performed except that the carbon dose was 2.0 × 10 15 atoms / cm 2 . The three-dimensional vacancy concentration is shown in the lower part of FIG. In the in-plane vacancy concentration distribution on the surface of the silicon wafer, the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more was 25%. From the epitaxial defect map shown in the upper part of FIG. 1B, the density of epitaxial defects was 0.0241 / cm 2 .

(実験例3)
炭素のドーズ量を5.0×1015atoms/cm2とした以外は実験例1と同様の実験を行った。図1(C)下段に、3次元空孔濃度を示す。このシリコンウェーハの表面での面内空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率は、90%であった。図1(C)上段に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.1150個/cm2であった。
(Experimental example 3)
An experiment similar to the experiment example 1 was performed except that the dose amount of carbon was set to 5.0 × 10 15 atoms / cm 2 . The three-dimensional vacancy concentration is shown in the lower part of FIG. In the in-plane vacancy concentration distribution on the surface of the silicon wafer, the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more was 90%. From the epitaxial defect map shown in the upper part of FIG. 1C, the density of epitaxial defects was 0.1150 / cm 2 .

(実験例4)
炭素のドーズ量を1.0×1016atoms/cm2とした以外は実験例1と同様の実験を行った。図1(D)下段に、3次元空孔濃度分布を示す。このシリコンウェーハの表面での面内空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率は、100%であった。図1(D)上段に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.1410個/cm2であった。
(Experimental example 4)
An experiment similar to the experiment example 1 was performed except that the dose amount of carbon was set to 1.0 × 10 16 atoms / cm 2 . The lower part of FIG. 1D shows a three-dimensional vacancy concentration distribution. In the in-plane vacancy concentration distribution on the surface of the silicon wafer, the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more was 100%. From the epitaxial defect map shown in the upper part of FIG. 1D, the density of epitaxial defects was 0.1410 / cm 2 .

(実験例5〜18)
イオン種、照射エネルギー、炭素のドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さを表1に示すものとして、実験例1と同様の実験を行った。KMC法シミュレーションを用いて計算したシリコンウェーハ表面での空孔濃度分布における空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率と、実測したエピタキシャル欠陥の密度も合わせて表1に示す。なお、表1には先の実験例1〜4の情報も記載した。また図2に、実験例1〜18に基づく、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率とエピタキシャル欠陥の密度との関係を示す。
(Experimental Examples 5 to 18)
Table 1 shows the ion species, irradiation energy, carbon dose, beam current value, irradiation angle, wafer temperature at the time of irradiation, and the thickness of the protective oxide film. Table 1 also shows the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more in the vacancy concentration distribution on the silicon wafer surface calculated using the KMC method simulation and the measured density of epitaxial defects. Shown in Table 1 also shows information on the previous experimental examples 1 to 4. FIG. 2 shows the relationship between the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more and the density of epitaxial defects based on Experimental Examples 1 to 18.

表1および図2から明らかなように、KMC法を用いて計算したシリコンウェーハ表面での空孔濃度分布における空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率と、実測されたエピタキシャル欠陥の密度とには相関があった。そして、面積率が20%以下となる場合に、エピタキシャル欠陥の密度を0.02個/cm2以下という低いレベルに抑えることができた。 As is apparent from Table 1 and FIG. 2, the area ratio of the region where the vacancy concentration in the vacancy concentration distribution on the silicon wafer surface calculated using the KMC method is 2.0 × 10 22 atoms / cm 3 or more, and the actual measurement There was a correlation with the density of the formed epitaxial defects. When the area ratio was 20% or less, the density of epitaxial defects could be suppressed to a low level of 0.02 pieces / cm 2 or less.

(半導体エピタキシャルウェーハの製造方法)
以上の実験結果に基づき、本発明の一実施形態による半導体エピタキシャルウェーハの製造方法を説明する。本発明の一実施形態による半導体エピタキシャルウェーハの製造方法は、半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する。エピタキシャル層は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
(Method of manufacturing semiconductor epitaxial wafer)
Based on the above experimental results, a method for manufacturing a semiconductor epitaxial wafer according to an embodiment of the present invention will be described. According to an embodiment of the present invention, there is provided a method for manufacturing a semiconductor epitaxial wafer, wherein ions are implanted from a surface of a semiconductor wafer to form a modified layer in which a constituent element of the ions is dissolved in a surface layer portion of the semiconductor wafer. And a second step of forming an epitaxial layer on the modified layer of the semiconductor wafer. The epitaxial layer becomes a device layer for manufacturing a semiconductor element such as a backside illumination type solid-state imaging element.

半導体ウェーハとしては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハは、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハに炭素および/または窒素を添加してもよい。さらに、半導体ウェーハに任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。   Examples of semiconductor wafers include bulk single crystal wafers made of silicon and compound semiconductors (GaAs, GaN, SiC) and having no epitaxial layer on the surface. A bulk single crystal silicon wafer is used. In addition, a semiconductor wafer obtained by slicing a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) with a wire saw or the like can be used. In order to obtain a higher gettering capability, carbon and / or nitrogen may be added to the semiconductor wafer. Furthermore, a predetermined concentration of an arbitrary dopant may be added to the semiconductor wafer to form a so-called n + type or p + type, or n− type or p− type substrate.

また、半導体ウェーハとしては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャル半導体ウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。エピタキシャル層は、厚さが0.1〜10μmの範囲内とすることが好ましく、0.2〜5μmの範囲内とすることがより好ましい。   Further, as the semiconductor wafer, an epitaxial semiconductor wafer in which a semiconductor epitaxial layer is formed on the surface of the bulk semiconductor wafer may be used. For example, an epitaxial silicon wafer in which a silicon epitaxial layer is formed on the surface of a bulk single crystal silicon wafer. The silicon epitaxial layer can be formed under general conditions by a CVD method. The thickness of the epitaxial layer is preferably in the range of 0.1 to 10 μm, and more preferably in the range of 0.2 to 5 μm.

注入するイオンは、モノマーイオンでもクラスターイオンであってもよい。イオン注入の結果形成された改質層が、ゲッタリング層として機能する。ここで、「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。より高いゲッタリング能力を得る観点からは、クラスターイオンを注入することが好ましい。モノマーイオンの発生装置またはクラスターイオンの発生装置も、従来の装置を用いることができる。   The ions to be implanted may be monomer ions or cluster ions. The modified layer formed as a result of ion implantation functions as a gettering layer. Here, the “cluster ion” means an ionized product in which a plurality of atoms or molecules are gathered to give a positive or negative charge to a cluster. A cluster is a massive group in which a plurality (usually about 2 to 2000) of atoms or molecules are bonded to each other. From the viewpoint of obtaining higher gettering capability, it is preferable to implant cluster ions. As the monomer ion generator or the cluster ion generator, a conventional apparatus can be used.

改質層上に形成するエピタキシャル層としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。エピタキシャル層は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハからのドーパントの外方拡散によりエピタキシャル層の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。   Examples of the epitaxial layer formed on the modified layer include a silicon epitaxial layer, which can be formed under general conditions. For example, a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber using hydrogen as a carrier gas, and the growth temperature varies depending on the source gas used, but the semiconductor is formed by CVD at a temperature in the range of about 1000 to 1200 ° C. It can be epitaxially grown on the wafer 10. The epitaxial layer preferably has a thickness in the range of 1 to 15 μm. If the thickness is less than 1 μm, the resistivity of the epitaxial layer may change due to the outward diffusion of the dopant from the semiconductor wafer. If the thickness exceeds 15 μm, the spectral sensitivity characteristics of the solid-state imaging device may be affected. Because there is.

ここで本実施形態の特徴は、前記第1工程に先立ち、エピタキシャル欠陥の発生を抑制できるイオン注入条件を決定する方法にある。既述の実験例のうち、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下となった実験例のイオン注入条件そのものを採用すれば、エピタキシャル欠陥を抑制できることは確実である。しかし、これでは汎用性がなく、これら以外にもどのようなイオン注入条件であれば、エピタキシャル欠陥を抑制できるのかを予測し、決定することが重要である。 Here, the feature of the present embodiment resides in a method of determining ion implantation conditions that can suppress the occurrence of epitaxial defects prior to the first step. If the ion implantation conditions of the experimental example in which the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more is 20% or less are adopted, the epitaxial defects are suppressed. It is certain that it can be done. However, this is not versatile, and it is important to predict and determine under what ion implantation conditions other than these conditions the epitaxial defects can be suppressed.

上記実験結果によれば、KMC法を用いて計算したシリコンウェーハ表面での空孔濃度分布における空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率と、実測されたエピタキシャル欠陥の密度とには相関があった。そこで、イオン種、照射エネルギー、ドーズ量、ドーズレート(ビーム電流値に相当するパラメータ)、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、KCM法シミュレーションを用いて、イオン注入後に半導体ウェーハに形成されるであろう空孔3次元濃度分布を計算し、この3次元濃度分布から、半導体ウェーハの表面での空孔の面内濃度分布を取得する工程と、その計算結果から、エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する決定する工程とを行い、決定したイオン注入条件で第1工程を行う。これにより、エピタキシャル欠陥の発生を抑制できる。 According to the above experimental results, the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more in the vacancy concentration distribution on the silicon wafer surface calculated using the KMC method, and the measured epitaxial defects There was a correlation with the density. Therefore, at least one set of ion implantation is performed using ion species, irradiation energy, dose, dose rate (parameter corresponding to the beam current value), irradiation angle, wafer temperature during irradiation, and protective oxide film thickness as ion implantation conditions. Based on the conditions, the KCM method simulation is used to calculate the three-dimensional concentration distribution of vacancies that will be formed in the semiconductor wafer after ion implantation, and from this three-dimensional concentration distribution, the vacancy on the surface of the semiconductor wafer is calculated. A step of obtaining an in-plane concentration distribution and a step of determining an ion implantation condition capable of suppressing defects generated in the epitaxial layer from the calculation result are performed, and the first step is performed under the determined ion implantation condition. Thereby, generation | occurrence | production of an epitaxial defect can be suppressed.

具体的には、取得した面内濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下となるようにイオン注入条件を決定することが好ましい。これにより、エピタキシャル欠陥の密度を0.02個/cm2以下という低いレベルに抑えることができる。 Specifically, the ion implantation conditions are preferably determined so that the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more in the acquired in-plane concentration distribution is 20% or less. As a result, the density of epitaxial defects can be suppressed to a low level of 0.02 / cm 2 or less.

例えば、任意の1組のイオン注入条件(パラメータセット)についてKMC法を用いて3次元空孔濃度分布を計算し、シリコンウェーハ表面での空孔濃度分布を取得した際に、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であれば、そのイオン注入条件を採用することができる。 For example, when a three-dimensional vacancy concentration distribution is calculated using the KMC method for an arbitrary set of ion implantation conditions (parameter set) and the vacancy concentration distribution on the silicon wafer surface is acquired, the vacancy concentration is 2.0. If the area ratio of the region of × 10 22 atoms / cm 3 or more is 20% or less, the ion implantation conditions can be adopted.

あるいは、任意の複数組のイオン注入条件(パラメータセット)についてKMC法を用いて3次元空孔濃度分布を順次計算し、各3次元空孔濃度分布から取得したシリコンウェーハ表面での空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下となるイオン注入条件が発見できた段階で、そのイオン注入条件を採用してもよい。 Alternatively, the three-dimensional vacancy concentration distribution is sequentially calculated using the KMC method for any plurality of ion implantation conditions (parameter sets), and the vacancy concentration distribution on the silicon wafer surface obtained from each three-dimensional vacancy concentration distribution. In this case, the ion implantation condition may be adopted when the ion implantation condition in which the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more is found to be 20% or less has been discovered.

あるいは、任意の複数組のイオン注入条件(パラメータセット)についてKMC法を用いて3次元空孔濃度分布を計算し、各3次元空孔濃度分布からシリコンウェーハ表面での空孔濃度分布を取得して、その中から、シリコンウェーハ表面での空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下となるイオン注入条件を1つ選択して、採用してもよい。 Alternatively, the three-dimensional vacancy concentration distribution is calculated by using the KMC method for a plurality of arbitrary ion implantation conditions (parameter sets), and the vacancy concentration distribution on the silicon wafer surface is obtained from each three-dimensional vacancy concentration distribution. Then, one ion implantation condition is selected so that, in the vacancy concentration distribution on the silicon wafer surface, the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more is 20% or less. May be adopted.

KMC法による空孔濃度分布の計算では、上記の7種類のパラメータを1組のパラメータセットとして用いることが必須となる。イオン種については、元素の種類と数を入力する。ドーズレートは、イオン照射装置における照射条件としてのビーム電流に相当するパラメータであり、本発明においてKMC法による空孔濃度分布の計算の際に入力する。ドーズレートとは、一秒間に単位面積当たりに衝突するイオンの個数を意味する。イオン照射装置においては、ドーズレートに対応する照射条件として、イオンが衝突した際に基板との電荷の受け渡しによって生じる電流を測定したビーム電流値と呼ばれる指標があるが、KMC法の計算で用いるパラメータはドーズレートである。   In the calculation of the pore concentration distribution by the KMC method, it is essential to use the above seven types of parameters as one parameter set. For ion species, enter the type and number of elements. The dose rate is a parameter corresponding to the beam current as the irradiation condition in the ion irradiation apparatus, and is input when calculating the hole concentration distribution by the KMC method in the present invention. The dose rate means the number of ions that collide per unit area per second. In an ion irradiation apparatus, as an irradiation condition corresponding to a dose rate, there is an index called a beam current value obtained by measuring a current generated by charge transfer with a substrate when ions collide, but the parameters used in the calculation of the KMC method are It is a dose rate.

上記実験例において、KMC法による空孔濃度分布の計算は、M. Jaraiz, “Atomic Scale Simulations of Arsenic Ion Implantation and Annealing in Silicon”Mater. Res.Soc. Symp. Proc. 54, 532 (1998).に記載のモデルによるイオン注入のKMC法シミュレーションにより、既述のプログラムで行った。なお、本実施形態では、モンテカルロ法(Monte Carlo:MC)法ではなく、KMC法を用いることが必要である。これにより、空孔の3次元濃度分布を計算することができる。   In the above experimental example, the calculation of the vacancy concentration distribution by the KMC method is M. Jaraiz, “Atomic Scale Simulations of Arsenic Ion Implantation and Annealing in Silicon” Mater. Res. Soc. Symp. Proc. 54, 532 (1998). The above-described program was carried out by KMC simulation of ion implantation using the model described in 1. In the present embodiment, it is necessary to use the KMC method instead of the Monte Carlo (MC) method. Thereby, the three-dimensional concentration distribution of vacancies can be calculated.

複数組のイオン注入条件について計算をして、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下となるイオン注入条件を探索する場合、7種類のパラメータの全てを変数として行ってもよいし、そのうちの一部のパラメータを定数として行ってもよい。イオン注入装置のセッティングの制約等を考慮すると、7種類のパラメータのうち、ドーズレート(ビーム電流値に相当するパラメータ)、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さは比較的固定しやすい。そこで、これら4種類のパラメータとしては定数を入力し、残りのイオン種、照射エネルギー、およびドーズ量のパラメータとしては変数を入力して、複数組のイオン注入条件についてKMC法を用いて3次元空孔濃度分布を計算してもよい。このようにすれば、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下となるイオン注入条件の探索が容易になる。もちろん、定数を入力するパラメータ(固定するパラメータ)と変数を入力するパラメータの種類と数は、上記に限定されない。 When calculating a plurality of sets of ion implantation conditions and searching for ion implantation conditions in which the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more is 20% or less, All may be performed as variables, or some of the parameters may be performed as constants. Considering the setting restrictions of the ion implantation system, the dose rate (parameter corresponding to the beam current value), the irradiation angle, the wafer temperature at the time of irradiation, and the thickness of the protective oxide film are relatively fixed among the seven parameters. It's easy to do. Therefore, constants are input as these four types of parameters, and variables are input as the parameters of the remaining ion species, irradiation energy, and dose, and three-dimensional emptying is performed using the KMC method for a plurality of sets of ion implantation conditions. The pore concentration distribution may be calculated. This facilitates the search for ion implantation conditions in which the area ratio of the region where the vacancy concentration is 2.0 × 10 22 atoms / cm 3 or more is 20% or less. Of course, the type and number of parameters for inputting constants (fixed parameters) and parameters for inputting variables are not limited to the above.

なお、空孔濃度と格子間元素濃度とは一対一に対応する。1つの空孔が発生すると、1つの格子間元素が発生することになるからである。そのため、3次元空孔濃度分布に替えて、格子間元素の3次元濃度分布を計算し、この3次元濃度分布から、半導体ウェーハの表面での格子間元素の面内濃度分布を取得してもよい。   The vacancy concentration and the interstitial element concentration correspond one to one. This is because when one hole is generated, one interstitial element is generated. Therefore, instead of the three-dimensional vacancy concentration distribution, the three-dimensional concentration distribution of the interstitial elements is calculated, and the in-plane concentration distribution of the interstitial elements on the surface of the semiconductor wafer is obtained from the three-dimensional concentration distribution. Good.

第1工程でのイオン注入条件は上記のようにして決定されるが、概ね以下に示す範囲となる。   The ion implantation conditions in the first step are determined as described above, but generally fall within the following ranges.

まず、照射する元素はゲッタリングに寄与する元素であれば特に限定されず、炭素、ホウ素、リン、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。その他、水素、酸素、フッ素等を含んでもよい。   First, the irradiation element is not particularly limited as long as it contributes to gettering, and examples thereof include carbon, boron, phosphorus, and arsenic. However, from the viewpoint of obtaining higher gettering ability, the cluster ions preferably contain carbon as a constituent element. In addition, hydrogen, oxygen, fluorine, or the like may be included.

また、照射元素としては炭素を含む2種以上の元素がより好ましい。特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された1または2以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。   Moreover, as an irradiation element, 2 or more types of elements containing carbon are more preferable. In particular, it is preferable to irradiate one or more dopant elements selected from the group consisting of boron, phosphorus, arsenic and antimony in addition to carbon. This is because the types of metals that can be efficiently gettered differ depending on the types of elements to be dissolved, so that a wider range of metal contamination can be dealt with by dissolving two or more elements in solid solutions. For example, in the case of carbon, nickel can be efficiently gettered, and in the case of boron, copper and iron can be efficiently gettered.

イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。 A compound to be ionized is not particularly limited, and ethane, methane, carbon dioxide (CO 2 ), or the like can be used as a carbon source compound that can be ionized, and diborane, decaborane ( B 10 H 14 ) or the like can be used. For example, when a gas obtained by mixing dibenzyl and decaborane is used as a material gas, a hydrogen compound cluster in which carbon, boron and hydrogen are aggregated can be generated. If cyclohexane (C 6 H 12 ) is used as a material gas, cluster ions composed of carbon and hydrogen can be generated. As the carbon source compound, it is particularly preferable to use a cluster C n H m (3 ≦ n ≦ 16, 3 ≦ m ≦ 10) formed from pyrene (C 16 H 10 ), dibenzyl (C 14 H 14 ) or the like. This is because it is easy to control a small-sized cluster ion beam.

イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。   As the compound to be ionized, a compound containing both carbon and the above dopant element is also preferable. This is because if such a compound is irradiated as cluster ions, both carbon and the dopant element can be dissolved in a single irradiation.

クラスターイオンを注入する場合、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下で適宜設定することができ、上記実験例においては、クラスターサイズ8個のCと、クラスターサイズ10個のCを用いた。 When cluster ions are implanted, the cluster size can be appropriately set to 2 to 100, preferably 60 or less, more preferably 50 or less. In the above experimental example, C 3 H 5 with 8 cluster sizes is used. C 5 H 5 having a cluster size of 10 was used.

照射エネルギーは、モノマーイオンを注入する場合も、クラスターイオンを注入する場合も、5〜200keVの範囲内とすることが一般的である。   The irradiation energy is generally in the range of 5 to 200 keV in both cases where monomer ions are implanted and cluster ions are implanted.

イオンのドーズ量は、イオン注入時間を制御することにより調整することができ、一般的には1.0×1013〜5.0×1015atoms/cm2の範囲内とする。上記実験例のように、注入するイオンが炭素と水素のみの場合、3次元空孔濃度分布の計算に用いるドーズは、炭素のドーズ量とする。このように、本実施形態における計算では、水素以外の元素のドーズ量を用いる。水素のドーズ量を考慮しない理由は、空孔の形成において、水素により形成される空孔濃度よりも炭素や水素以外の元素により形成される空孔濃度の方が2桁以上大きく、水素のドーズ量よりも炭素や水素以外元素のドーズ量の方が空孔の形成に支配的なためである。 The ion dose can be adjusted by controlling the ion implantation time, and is generally in the range of 1.0 × 10 13 to 5.0 × 10 15 atoms / cm 2 . As in the above experimental example, when the ions to be implanted are only carbon and hydrogen, the dose used for calculating the three-dimensional vacancy concentration distribution is the dose amount of carbon. Thus, in the calculation in this embodiment, the dose amount of elements other than hydrogen is used. The reason for not considering the hydrogen dose is that in the formation of vacancies, the concentration of vacancies formed by elements other than carbon and hydrogen is two or more orders of magnitude higher than the concentration of vacancies formed by hydrogen. This is because the dose amount of elements other than carbon and hydrogen is more dominant in the formation of vacancies than the amount.

ビーム電流値は、一般的に100μA〜3000μAの範囲内とする。この範囲に対応するドーズレートは、1.0×1012〜5.0×1014である。また、イオンのウェーハ表面に対する照射角度は、-7.0〜7.0度の範囲内とするのが一般的である。 The beam current value is generally in the range of 100 μA to 3000 μA. The dose rate corresponding to this range is 1.0 × 10 12 to 5.0 × 10 14 . Further, the irradiation angle of ions with respect to the wafer surface is generally in the range of -7.0 to 7.0 degrees.

照射時のウェーハ温度は、常温とすることができる。また、25℃より低くすることによって、より好ましくは0℃以下とすることによって、より高いゲッタリング能力を得ることができる。照射時のウェーハ温度は、−200℃以上が好ましく、−120℃以上がより好ましい。   The wafer temperature during irradiation can be set to room temperature. Further, by making the temperature lower than 25 ° C., more preferably by setting it to 0 ° C. or less, higher gettering ability can be obtained. The wafer temperature during irradiation is preferably −200 ° C. or higher, more preferably −120 ° C. or higher.

イオン注入前に半導体ウェーハの表面に保護酸化膜を形成してもよく、その厚さは特に限定されないが0〜0.025μmとすることができる。保護酸化膜を意図的に形成しない場合には、自然酸化膜を想定して0.001μmの値を入力して、KMC法による計算を行うこととする。   A protective oxide film may be formed on the surface of the semiconductor wafer before ion implantation, and the thickness thereof is not particularly limited, but can be 0 to 0.025 μm. When the protective oxide film is not intentionally formed, a value of 0.001 μm is input assuming a natural oxide film, and calculation by the KMC method is performed.

(半導体エピタキシャルウェーハの品質予測方法)
上記実験結果によれば、前記第1工程および第2工程によって半導体エピタキシャルウェーハを製造するに際し、その品質を予測することもできることがわかる。
(Quality prediction method of semiconductor epitaxial wafer)
According to the above experimental results, it can be seen that the quality of the semiconductor epitaxial wafer can be predicted when the semiconductor epitaxial wafer is manufactured by the first step and the second step.

本実施形態の半導体エピタキシャルウェーハの品質予測方法は、前記第1工程での既述の7種類の条件に基づいて、KCM法シミュレーションを用いて、イオン注入後に半導体ウェーハに形成されるであろう空孔または格子間元素の3次元濃度分布を計算し、この3次元濃度分布から、半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得し、この面内濃度分布に基づいて、エピタキシャル層に発生する欠陥の有無または密度を予測することを特徴とする。   The method for predicting the quality of a semiconductor epitaxial wafer according to the present embodiment uses the KCM method simulation based on the above-described seven types of conditions in the first step, and the void that will be formed on the semiconductor wafer after ion implantation. A three-dimensional concentration distribution of holes or interstitial elements is calculated, and from this three-dimensional concentration distribution, an in-plane concentration distribution of vacancies or interstitial elements on the surface of the semiconductor wafer is obtained, and based on this in-plane concentration distribution The presence or density of defects occurring in the epitaxial layer is predicted.

例えば、取得した面内濃度分布において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であれば、エピタキシャル層に発生する欠陥の密度が0.02個/cm2以下となると予測することができる。 For example, in the obtained in-plane concentration distribution, if the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less, the density of defects generated in the epitaxial layer Can be estimated to be 0.02 pieces / cm 2 or less.

(半導体エピタキシャルウェーハの品質評価方法)
また、上記実験結果によれば、前記第1工程および第2工程によって製造された半導体エピタキシャルウェーハの品質を評価することもできることがわかる。
(Quality evaluation method of semiconductor epitaxial wafer)
Moreover, according to the said experimental result, it turns out that the quality of the semiconductor epitaxial wafer manufactured by the said 1st process and the 2nd process can also be evaluated.

本実施形態の半導体エピタキシャルウェーハの品質評価方法は、第1工程での既述の7種類の条件に基づいて、KCM法シミュレーションを用いて、イオン注入後に半導体ウェーハに形成されたであろう空孔または格子間元素の3次元濃度分布を計算し、この3次元濃度分布から、半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、この面内濃度分布に基づいて、前記エピタキシャル層の品質を評価する工程と、を有することを特徴とする。   The quality evaluation method of the semiconductor epitaxial wafer according to the present embodiment is based on the above-mentioned seven kinds of conditions in the first step, and the vacancies that would have been formed in the semiconductor wafer after ion implantation using the KCM method simulation. Alternatively, a process of calculating a three-dimensional concentration distribution of interstitial elements, obtaining an in-plane concentration distribution of vacancies or interstitial elements on the surface of the semiconductor wafer from the three-dimensional concentration distribution, and based on the in-plane concentration distribution And a step of evaluating the quality of the epitaxial layer.

例えば、取得した面内濃度分布において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であれば、エピタキシャル層の品質に関して合格と評価することができる。 For example, in the obtained in-plane concentration distribution, if the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less, the quality of the epitaxial layer is evaluated as acceptable. can do.

(半導体エピタキシャルウェーハ)
本実施形態の半導体エピタキシャルウェーハには、上記製造方法によって得られ、半導体ウェーハと、前記半導体ウェーハの表層部に形成された、前記半導体ウェーハ中に注入されたイオンの元素が固溶してなる改質層と、該改質層上のエピタキシャル層と、を有する。
(Semiconductor epitaxial wafer)
The semiconductor epitaxial wafer of the present embodiment is a modified product obtained by solid solution of the semiconductor wafer obtained by the above manufacturing method and formed in the surface layer portion of the semiconductor wafer and ions implanted into the semiconductor wafer. And a epitaxial layer on the modified layer.

そして、前記半導体ウェーハの表面において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であり、前記エピタキシャル層に発生した欠陥の密度が0.02個/cm2以下であることを特徴とする。 In the surface of the semiconductor wafer, the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less, and the density of defects generated in the epitaxial layer is It is characterized by 0.02 piece / cm 2 or less.

本実施形態のエピタキシャルシリコンウェーハを製造するための条件は、上記実験例で採用したクラスターイオン照射条件を基準として、ドーズ量、クラスター種、加速電圧、及びビーム電流値等の照射条件を適宜選定すればよい。   The conditions for manufacturing the epitaxial silicon wafer of the present embodiment are appropriately selected from the irradiation conditions such as dose, cluster type, acceleration voltage, and beam current value based on the cluster ion irradiation conditions employed in the above experimental example. That's fine.

(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハまたは上記の半導体エピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハの表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
(Method for manufacturing solid-state imaging device)
A method for manufacturing a solid-state imaging device according to an embodiment of the present invention includes forming a solid-state imaging device on a semiconductor epitaxial wafer manufactured by the above-described manufacturing method or the above-described semiconductor epitaxial wafer, that is, an epitaxial layer positioned on the surface of the semiconductor epitaxial wafer. It is characterized by doing. The solid-state imaging device obtained by this manufacturing method can sufficiently suppress the occurrence of white defect as compared with the conventional case.

本発明により製造、品質予測、または品質評価された半導体エピタキシャルウェーハは、固体撮像素子などの各種半導体デバイスの作製に用いることができる。
The semiconductor epitaxial wafer manufactured, quality-predicted, or quality-evaluated by this invention can be used for manufacture of various semiconductor devices, such as a solid-state image sensor.

Claims (11)

半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程に先立ち、
イオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、
前記面内濃度分布に基づいて、前記エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する工程と、
を行い、決定した前記イオン注入条件で前記第1工程を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
A first step of implanting ions from the surface of the semiconductor wafer to form a modified layer in which the constituent elements of the ions are dissolved in the surface layer portion of the semiconductor wafer;
A second step of forming an epitaxial layer on the modified layer of the semiconductor wafer;
Have
Prior to the first step,
Dynamic Monte Carlo simulation is performed based on at least one set of ion implantation conditions, with ion species, irradiation energy, dose, dose rate, irradiation angle, wafer temperature during irradiation, and protective oxide film thickness as ion implantation conditions. And calculating a three-dimensional concentration distribution of vacancies or interstitial elements formed in the semiconductor wafer after ion implantation, and calculating the surface of the vacancies or interstitial elements on the surface of the semiconductor wafer from the three-dimensional concentration distribution. Obtaining the internal concentration distribution;
Determining ion implantation conditions capable of suppressing defects generated in the epitaxial layer based on the in-plane concentration distribution;
And performing the first step under the determined ion implantation conditions.
前記決定工程では、取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下となるイオン注入条件を決定する、請求項1に記載の半導体エピタキシャルウェーハの製造方法。 In the determining step, in the acquired in-plane concentration distribution, ion implantation conditions are determined such that the area ratio of a region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less. The manufacturing method of the semiconductor epitaxial wafer of Claim 1. 前記第1工程で注入するイオンがクラスターイオンである、請求項1または2に記載の半導体エピタキシャルウェーハの製造方法。   The method for producing a semiconductor epitaxial wafer according to claim 1, wherein the ions implanted in the first step are cluster ions. 半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
により半導体エピタキシャルウェーハを製造するに際し、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、
該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得し、
前記面内濃度分布に基づいて、前記エピタキシャル層に発生する欠陥の有無または密度を予測することを特徴とする半導体エピタキシャルウェーハの品質予測方法。
A first step of implanting ions from the surface of the semiconductor wafer to form a modified layer in which the constituent elements of the ions are dissolved in the surface layer portion of the semiconductor wafer;
A second step of forming an epitaxial layer on the modified layer of the semiconductor wafer;
When manufacturing a semiconductor epitaxial wafer by
Based on the ion species, irradiation energy, dose amount, dose rate, irradiation angle, wafer temperature during irradiation, and thickness of the protective oxide film in the first step, using dynamic Monte Carlo method simulation, Calculate the three-dimensional concentration distribution of vacancies or interstitial elements formed in the semiconductor wafer,
From the three-dimensional concentration distribution, obtain an in-plane concentration distribution of vacancies or interstitial elements on the surface of the semiconductor wafer,
A method for predicting the quality of a semiconductor epitaxial wafer, wherein the presence or density of defects occurring in the epitaxial layer is predicted based on the in-plane concentration distribution.
取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であれば、前記エピタキシャル層に発生する欠陥の密度が0.02個/cm2以下となると予測する、請求項4に記載の半導体エピタキシャルウェーハの品質予測方法。 In the obtained in-plane concentration distribution, if the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less, the density of defects generated in the epitaxial layer 5. The method for predicting the quality of a semiconductor epitaxial wafer according to claim 4, wherein the quality is predicted to be 0.02 pieces / cm 2 or less. 前記第1工程で注入するイオンがクラスターイオンである、請求項4または5に記載の半導体エピタキシャルウェーハの品質予測方法。   The method for predicting the quality of a semiconductor epitaxial wafer according to claim 4 or 5, wherein the ions implanted in the first step are cluster ions. 半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、
前記面内濃度分布に基づいて、前記エピタキシャル層の品質を評価する工程と、
を有することを特徴とする半導体エピタキシャルウェーハの品質評価方法。
A first step of implanting ions from the surface of the semiconductor wafer to form a modified layer in which the constituent elements of the ions are dissolved in the surface layer portion of the semiconductor wafer;
A second step of forming an epitaxial layer on the modified layer of the semiconductor wafer;
Based on the ion species, irradiation energy, dose amount, dose rate, irradiation angle, wafer temperature during irradiation, and thickness of the protective oxide film in the first step, using dynamic Monte Carlo method simulation, A step of calculating a three-dimensional concentration distribution of vacancies or interstitial elements formed in a semiconductor wafer and obtaining an in-plane concentration distribution of vacancies or interstitial elements on the surface of the semiconductor wafer from the three-dimensional concentration distribution When,
Evaluating the quality of the epitaxial layer based on the in-plane concentration distribution;
A method for evaluating the quality of a semiconductor epitaxial wafer, comprising:
取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であれば、前記エピタキシャル層の品質に関して合格と評価する、請求項7に記載の半導体エピタキシャルウェーハの品質評価方法。 In the obtained in-plane concentration distribution, if the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less, the quality of the epitaxial layer is evaluated as acceptable. The method for evaluating a quality of a semiconductor epitaxial wafer according to claim 7. 前記第1工程で注入するイオンがクラスターイオンである、請求項7または8に記載の半導体エピタキシャルウェーハの品質評価方法。   The quality evaluation method for a semiconductor epitaxial wafer according to claim 7 or 8, wherein the ions implanted in the first step are cluster ions. 半導体ウェーハと、前記半導体ウェーハの表層部に形成された、前記半導体ウェーハ中に注入されたイオンの元素が固溶してなる改質層と、該改質層上のエピタキシャル層と、を有し、
前記半導体ウェーハの表面において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であり、
前記エピタキシャル層に発生した欠陥の密度が0.02個/cm2以下であることを特徴とする半導体エピタキシャルウェーハ。
A semiconductor wafer, a modified layer formed on a surface layer portion of the semiconductor wafer, in which an element of ions implanted into the semiconductor wafer is dissolved, and an epitaxial layer on the modified layer; ,
In the surface of the semiconductor wafer, the area ratio of the region where the concentration of vacancies or interstitial elements is 2.0 × 10 22 atoms / cm 3 or more is 20% or less,
A semiconductor epitaxial wafer, wherein a density of defects generated in the epitaxial layer is 0.02 piece / cm 2 or less.
請求項1〜3のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは請求項10に記載の半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
A solid-state imaging device is formed on the epitaxial layer of the semiconductor epitaxial wafer manufactured by the manufacturing method according to claim 1 or the semiconductor epitaxial wafer according to claim 10. Manufacturing method of solid-state image sensor.
JP2017044270A 2017-03-08 2017-03-08 Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method Active JP6724824B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017044270A JP6724824B2 (en) 2017-03-08 2017-03-08 Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017044270A JP6724824B2 (en) 2017-03-08 2017-03-08 Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method

Publications (2)

Publication Number Publication Date
JP2018148144A true JP2018148144A (en) 2018-09-20
JP6724824B2 JP6724824B2 (en) 2020-07-15

Family

ID=63591573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017044270A Active JP6724824B2 (en) 2017-03-08 2017-03-08 Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method

Country Status (1)

Country Link
JP (1) JP6724824B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116772A (en) * 2023-10-19 2023-11-24 江苏集创原子团簇科技研究院有限公司 A two-dimensional material doping method based on cluster ion implantation
JP2024085819A (en) * 2022-12-15 2024-06-27 株式会社Sumco Semiconductor epitaxial wafer manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283932A (en) * 1998-03-30 1999-10-15 Nec Corp Ion implantation simulation method
JP2008031503A (en) * 2006-07-27 2008-02-14 National Institute Of Advanced Industrial & Technology Method for manufacturing single crystal substrate having off-angle
JP2014099472A (en) * 2012-11-13 2014-05-29 Sumco Corp Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
JP2014099450A (en) * 2012-11-13 2014-05-29 Sumco Corp Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor
JP2015130397A (en) * 2014-01-07 2015-07-16 株式会社Sumco Epitaxial silicon wafer manufacturing method
JP2016122762A (en) * 2014-12-25 2016-07-07 株式会社Sumco Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device
JP2017050458A (en) * 2015-09-03 2017-03-09 株式会社Sumco Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283932A (en) * 1998-03-30 1999-10-15 Nec Corp Ion implantation simulation method
JP2008031503A (en) * 2006-07-27 2008-02-14 National Institute Of Advanced Industrial & Technology Method for manufacturing single crystal substrate having off-angle
JP2014099472A (en) * 2012-11-13 2014-05-29 Sumco Corp Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid state image sensor
JP2014099450A (en) * 2012-11-13 2014-05-29 Sumco Corp Method for manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method for manufacturing solid state image sensor
JP2015130397A (en) * 2014-01-07 2015-07-16 株式会社Sumco Epitaxial silicon wafer manufacturing method
JP2016122762A (en) * 2014-12-25 2016-07-07 株式会社Sumco Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device
JP2017050458A (en) * 2015-09-03 2017-03-09 株式会社Sumco Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024085819A (en) * 2022-12-15 2024-06-27 株式会社Sumco Semiconductor epitaxial wafer manufacturing method
JP7782434B2 (en) 2022-12-15 2025-12-09 株式会社Sumco Semiconductor epitaxial wafer manufacturing method
CN117116772A (en) * 2023-10-19 2023-11-24 江苏集创原子团簇科技研究院有限公司 A two-dimensional material doping method based on cluster ion implantation

Also Published As

Publication number Publication date
JP6724824B2 (en) 2020-07-15

Similar Documents

Publication Publication Date Title
JP5673811B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP6278591B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP5799935B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
TWI534306B (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP2015130402A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer and solid state imaging element manufacturing method
JP6413238B2 (en) Epitaxial silicon wafer manufacturing method
JP6658613B2 (en) Method for estimating impurity diffusion behavior of epitaxial silicon wafer, method for estimating gettering ability, method for adjusting gettering ability, and manufacturing method
JP6493104B2 (en) Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method
JP6137165B2 (en) Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device
KR102156727B1 (en) Method of manufacturing epitaxial silicon wafer, manufacturing method of epitaxial silicon wafer, and solid-state imaging device
JP6724824B2 (en) Semiconductor epitaxial wafer manufacturing method, quality prediction method, and quality evaluation method
JP6766700B2 (en) Manufacturing method of epitaxial silicon wafer, manufacturing method of epitaxial silicon wafer and solid-state image sensor
JP6508030B2 (en) Method of manufacturing silicon epitaxial wafer and method of manufacturing solid-state imaging device
JP7782434B2 (en) Semiconductor epitaxial wafer manufacturing method
JP2015216296A (en) Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device
JP6278592B2 (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2017123477A (en) Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
JP2017076712A (en) Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device
Castellanos Rodriguez Electrical impact assessment of dislocations in silicon materials for solar cells
JP2017175143A (en) Semiconductor epitaxial wafer manufacturing method, semiconductor epitaxial wafer, and solid-state imaging element manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200608

R150 Certificate of patent or registration of utility model

Ref document number: 6724824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250