JP2018143050A - Intelligent power module and dead time setting device - Google Patents
Intelligent power module and dead time setting device Download PDFInfo
- Publication number
- JP2018143050A JP2018143050A JP2017036440A JP2017036440A JP2018143050A JP 2018143050 A JP2018143050 A JP 2018143050A JP 2017036440 A JP2017036440 A JP 2017036440A JP 2017036440 A JP2017036440 A JP 2017036440A JP 2018143050 A JP2018143050 A JP 2018143050A
- Authority
- JP
- Japan
- Prior art keywords
- power switching
- switching elements
- dead time
- time
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】各素子のばらつきに応じた最適なデッドタイムを設定できるインテリジェントパワーモジュール及びデッドタイム設定装置。【解決手段】オンオフ時間測定器4で測定された一対のパワースイッチング素子Q1,Q2のオン遅延時間とオフ遅延時間の実測値を記憶するメモリ11、メモリに記憶された各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値に基づき一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出する加算器12、算出されたデッドタイム値に基づきデッドタイムを生成するデッドタイム生成回路13、生成されたデッドタイムに基づき一対のパワースイッチング素子を交互にオンオフさせるための制御信号を生成するPWM生成回路14、生成された制御信号により一対のパワースイッチング素子を駆動するドライバ3a,3bを備える。【選択図】図1An intelligent power module and a dead time setting device capable of setting an optimum dead time according to variations of each element. A memory 11 stores an actual measured value of an on delay time and an off delay time of a pair of power switching elements Q1, Q2 measured by an on / off time measuring device 4, and an on-state of each power switching element stored in the memory. An adder 12 that calculates a dead time value at which both of the pair of power switching elements are turned off based on the measured values of the delay time and the off delay time; a dead time generation circuit 13 that generates a dead time based on the calculated dead time value; A PWM generation circuit 14 that generates a control signal for alternately turning on and off the pair of power switching elements based on the generated dead time, and drivers 3a and 3b that drive the pair of power switching elements by the generated control signal are provided. [Selection] Figure 1
Description
本発明は、ハイサイドのパワースイッチン素子とローササイドのパワースイッチン素子のデッドタイムを生成するためのインテリジェントパワーモジュール及びデッドタイム設定装置に関する。 The present invention relates to an intelligent power module and a dead time setting device for generating dead times of a high-side power switch element and a low-side power switch element.
パワーデバイス及びドライバICを備えるインテリジェントパワーモジュール(IPM)は、MOSFETやIGBT(絶縁型ゲートバイポーラトランジスタ)からなる上アームのハイサイドのパワースイッチング素子と下アームのローサイドのパワースイッチング素子とで構成されている。ハイサイドのパワースイッチング素子とローサイドのパワースイッチング素子とを交互にオンさせるが、上下アームの短絡が発生しないように、上下アームがオフとなるデッドタイムTdを設ける必要がある。 An intelligent power module (IPM) including a power device and a driver IC is composed of a high-side power switching element of an upper arm and a low-side power switching element of a lower arm made of MOSFET and IGBT (insulated gate bipolar transistor). Yes. Although the high-side power switching element and the low-side power switching element are alternately turned on, it is necessary to provide a dead time Td during which the upper and lower arms are turned off so that the upper and lower arms are not short-circuited.
このデッドタイムTdは、(a)ハイサイドのパワースイッチング素子のオフ遅延時間(toffH)からローサイドのパワースイッチング素子のオン遅延時間(td(on)L)を引いた差以上である。また、デッドタイムTdは、(b)ローサイドのパワースイッチング素子のオフ遅延時間(toffL)からハイサイドのパワースイッチング素子のオン遅延時間(td(on)H)を引いた差以上を満たすように設定する必要がある。 The dead time Td is equal to or greater than the difference obtained by subtracting the on-delay time (td (on) L) of the low-side power switching element from the off-delay time (toffH) of the high-side power switching element. The dead time Td is set so as to satisfy at least the difference obtained by subtracting the on-delay time (td (on) H) of the high-side power switching element from the off-delay time (toffL) of the low-side power switching element. There is a need to.
また、オン遅延時間td(on)、オフ遅延時間toffは、パワースイッチング素子を駆動するためのドライブICの信号伝達時間、ゲート抵抗及びパワースイッチング素子の特性のばらつきを考慮しなければならない。 The on-delay time td (on) and the off-delay time toff must take into account variations in the signal transmission time of the drive IC for driving the power switching element, the gate resistance, and the characteristics of the power switching element.
このため、上記(a)(b)の条件を満たすように、各パワースイッチング素子のばらつきのワースト条件を考慮して、デッドタイムTdを設定していた。 For this reason, the dead time Td is set in consideration of the worst condition of variation of each power switching element so as to satisfy the conditions (a) and (b).
なお、従来の技術として、特許文献1に記載の図7に示す電力用半導体モジュールが知られている。電力用半導体モジュールは、電流検出回路112でローサイドのパワースイッチング素子123に流れる電流を検出し、オフ信号OFFがアンド回路102に入力され、電流零検出回路108で零電流を検出して零検出信号がアンド回路102に入力された場合には、レベルシフト回路109を介してハイサイドのパワースイッチング素子121のオン動作を許可することが記載されている。
As a conventional technique, a power semiconductor module shown in FIG. 7 described in
しかしながら、上記(a)(b)の条件を満たすように、各パワースイッチング素子のばらつきのワースト条件を考慮して、デッドタイムTdを設定すると、製品個々に必要なデッドタイムTdよりも大きい値を設定することになる。このため、モータ電流歪みが大きくなり、モータ回転リップルが増大し、騒音が増加する。 However, when the dead time Td is set in consideration of the worst condition of variation of each power switching element so as to satisfy the conditions (a) and (b), a value larger than the dead time Td required for each product is set. Will be set. For this reason, motor current distortion increases, motor rotation ripple increases, and noise increases.
また、特許文献1に記載の図7に示す電力用半導体モジュールでは、電流零検出回路108とレベルシフト回路109の2組が必要であるため、回路規模が大きくなり、消費電力も増加してしまう。
Further, in the power semiconductor module shown in FIG. 7 described in
本発明の課題は、各素子のばらつきに応じた最適なデッドタイムを設定することができるインテリジェントパワーモジュール及びデッドタイム設定装置を提供することにある。 An object of the present invention is to provide an intelligent power module and a dead time setting device capable of setting an optimum dead time according to the variation of each element.
本発明に係るインテリジェントパワーモジュールは、上下アームにそれぞれ設けられた一対のパワースイッチング素子と、外部のオンオフ時間測定器で測定された前記一対のパワースイッチング素子の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値を記憶するメモリと、前記メモリに記憶された前記各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値に基づき前記一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出する算出部と、前記算出部で算出されたデッドタイム値に基づきデッドタイムを生成するデッドタイム生成回路と、前記デッドタイム生成回路で生成されたデッドタイムに基づき前記一対のパワースイッチング素子を交互にオンオフさせるための制御信号を生成する制御回路と、前記制御回路で生成された制御信号により前記一対のパワースイッチング素子を駆動する駆動回路とを備えることを特徴とする。 The intelligent power module according to the present invention includes a pair of power switching elements respectively provided on the upper and lower arms, and an on delay time of each power switching element of the pair of power switching elements measured by an external on / off time measuring device. A memory for storing an actual measured value of the off-delay time, and a dead time during which the pair of power switching elements are both turned off based on the actual measured values of the on-delay time and off-delay time of each of the power switching elements stored in the memory A calculation unit for calculating a value, a dead time generation circuit for generating a dead time based on the dead time value calculated by the calculation unit, and the pair of power switching elements based on the dead time generated by the dead time generation circuit Generate a control signal to turn on and off alternately A control circuit, characterized in that it comprises a drive circuit for driving the pair of power switching elements by a control signal generated by the control circuit.
本発明のデッドタイム設定装置は、インテリジェントパワーモジュールと、一対のパワースイッチング素子の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間を測定するオンオフ時間測定器とを備え、前記インテリジェントパワーモジュールは、前記一対のパワースイッチング素子と、前記オンオフ時間測定器で測定された前記一対のパワースイッチング素子の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値を記憶するメモリと、前記メモリに記憶された前記各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値に基づき前記一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出する算出部と、前記算出部で算出されたデッドタイム値に基づきデッドタイムを生成するデッドタイム生成回路と、前記デッドタイム生成回路で生成されたデッドタイムに基づき前記一対のパワースイッチング素子を交互にオンオフさせるための制御信号を生成する制御回路と、前記制御回路で生成された制御信号により前記一対のパワースイッチング素子を駆動する駆動回路とを備えることを特徴とする。 The dead time setting device of the present invention includes an intelligent power module, and an on / off time measuring device for measuring an on delay time and an off delay time of each of the power switching elements of the pair of power switching elements, and the intelligent power module includes: A memory for storing an actual measurement value of an on delay time and an off delay time of each of the pair of power switching elements measured by the on / off time measuring device; A calculation unit that calculates a dead time value at which both of the pair of power switching elements are turned off based on the actually measured values of the ON delay time and the OFF delay time of each of the power switching elements, and the dead calculated by the calculation unit Generate dead time based on time value A dead time generation circuit, a control circuit for generating a control signal for alternately turning on and off the pair of power switching elements based on the dead time generated by the dead time generation circuit, and a control signal generated by the control circuit And a drive circuit for driving the pair of power switching elements.
本発明によれば、製品検査時に、個々の製品のパワースイッチング素子のオン遅延時間とオフ遅延時間とをオンオフ時間測定器で測定し、個々の製品に合わせたデッドタイム値をインテリジェントパワーモジュール内のメモリに書き込む。即ち、個々の製品に合わせたデッドタイム値を用いるので、各素子のばらつきに応じた最適なデッドタイムを設定することができる。従って、上下アームの短絡を防止することができる。 According to the present invention, at the time of product inspection, the on-delay time and the off-delay time of the power switching element of each product are measured by the on-off time measuring device, and the dead time value for each product is stored in the intelligent power module. Write to memory. In other words, since the dead time value according to each product is used, the optimum dead time can be set according to the variation of each element. Therefore, a short circuit of the upper and lower arms can be prevented.
以下、本発明の実施の形態のインテリジェントパワーモジュールを備えたデッドタイム設定装置について、図面を参照しながら詳細に説明する。 Hereinafter, a dead time setting device including an intelligent power module according to an embodiment of the present invention will be described in detail with reference to the drawings.
本発明は、デッドタイム生成回路を備えたインテリジェントパワーモジュールにおいて、インテリジェントパワーモジュールの製品組み立て後の製品電気的特性出荷検査工程において時間td(on)H、td(on)L、toffH、toffLを測定し、その結果を用いて製品個々に最適なデッドタイム値をメモリに書き込むことで、各素子のばらつきに応じた最適なデッドタイムを設定するものである。 The present invention measures the time td (on) H, td (on) L, toffH, and toffL in the product electrical characteristics shipment inspection process after assembling the intelligent power module in an intelligent power module having a dead time generation circuit. Then, by using the result, the optimum dead time value for each product is written in the memory, and the optimum dead time corresponding to the variation of each element is set.
(実施例1)
図1は、本発明の実施例1に係るインテリジェントパワーモジュールを備えたデッドタイム設定装置の回路構成を示す図である。デッドタイム設定装置は、パワースイッチング素子のデッドタイムを生成するための回路であり、インテリジェントパワーモジュール(IPM)1と、インテリジェントパワーモジュール1に接続されるオンオフ時間測定器4とを備えている。
Example 1
FIG. 1 is a diagram illustrating a circuit configuration of a dead time setting device including an intelligent power module according to a first embodiment of the present invention. The dead time setting device is a circuit for generating a dead time of a power switching element, and includes an intelligent power module (IPM) 1 and an on / off
インテリジェントパワーモジュール1は、コントローラ2、ローサイドドライバ3a、ハイサイドドライバ3b、スイッチングデバイスとしての一対のパワースイッチング素子Q1,Q2を備えている。一対のパワースイッチング素子Q1,Q2は、MOSFETからなる。パワースイッチング素子Q1,Q2は、MOSFETに代えて、IGBTであってもよい。
The
一対のパワースイッチング素子Q1,Q2は、直列に接続され、上アームのパワースイッチング素子Q2のドレインは電源端子VBBに接続されている。下アームのパワースイッチング素子Q1のソースはグランド端子LSに接続されている。 The pair of power switching elements Q1, Q2 are connected in series, and the drain of the power switching element Q2 of the upper arm is connected to the power supply terminal VBB. The source of the lower arm power switching element Q1 is connected to the ground terminal LS.
オンオフ時間測定器4は、パワースイッチング素子Q1のドレインとパワースイッチング素子Q2のソースに接続され、一対のパワースイッチング素子Q1,Q2の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間を測定し、測定されたオン遅延時間とオフ遅延時間をコントローラ2内のメモリ11に出力する。各々のパワースイッチング素子Q1,Q2のオン遅延時間とオフ遅延時間の測定方法の詳細については後述する。
The on / off
コントローラ2は、メモリ11、加算器12、デッドタイム生成回路13、PWM生成回路14を備えている。メモリ11は、オンオフ時間測定器4で測定された一対のパワースイッチング素子Q1,Q2の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値を記憶する。
The
加算器12は、本発明の算出部に対応し、メモリ11に記憶された各々のパワースイッチング素子Q1,Q2のオン遅延時間とオフ遅延時間の実測値に基づき一対のパワースイッチング素子Q1,Q2が共にオフとなるデッドタイム値を算出する。
The
デッドタイム生成回路13は、加算器12で算出されたデッドタイム値に基づきデッドタイムを生成する。PWM生成回路14は、本発明の制御回路に対応し、デッドタイム生成回路13で生成されたデッドタイムに基づき一対のパワースイッチング素子Q1,Q2を交互にオンオフさせるためのPWM(パルス幅変調)制御信号を生成する。
The dead
ローサイドドライバ3a、ハイサイドドライバ3bは、本発明の駆動回路に対応し、ローサイドドライバ3aは、PWM生成回路14で生成されたPWM制御信号によりパワースイッチング素子Q1をオンオフさせる。ハイサイドドライバ3bは、PWM生成回路14で生成されたPWM制御信号によりパワースイッチング素子Q2をオンオフさせる。
The
次に、図2に示すフローチャートを参照しながらインテリジェントパワーモジュールの生産工程を説明する。 Next, the production process of the intelligent power module will be described with reference to the flowchart shown in FIG.
まず、ウェハをウェハダイスに切断する(ステップS11)。このウェハダイスがチップとなる。次に、このチップをダイマウント剤により基板に接着させる。即ち、ダイマウントが行なわれる(ステップS12)。 First, the wafer is cut into wafer dies (step S11). This wafer die becomes a chip. Next, this chip is bonded to the substrate with a die mount agent. That is, die mounting is performed (step S12).
次に、チップにワイヤを接着させる。即ち、ワイヤボンディングが行なわれる(ステップS13)。その後、ワイヤ及びチップを樹脂で封止する(ステップS14)。その後、分離/LF処理が行われる(ステップS15)。ステップS11〜ステップS15の処理は、インテリジェントパワーモジュール1の製品組立工程である。
Next, a wire is bonded to the chip. That is, wire bonding is performed (step S13). Thereafter, the wire and the chip are sealed with resin (step S14). Thereafter, separation / LF processing is performed (step S15). The processing of step S11 to step S15 is a product assembly process of the
次に、インテリジェントパワーモジュール1の良品選別の検査が行われる(ステップS16)。その後、インテリジェントパワーモジュール1の一対のパワースイッチング素子Q1,Q2の出力端子とIPM1の入力端子にオンオフ時間測定器4を接続する。そして、オンオフ時間測定器4により一対のパワースイッチング素子Q1,Q2のそれぞれのオン遅延時間とオフ遅延時間を測定する(ステップS17)。
Next, a non-defective product selection inspection of the
図3は、一対のパワースイッチング素子Q1,Q2のオン遅延時間及びオフ遅延時間の定義を示す図である。インテリジェントパワーモジュール1のスイッチング動作によって、信号入力INに対して、一対のパワースイッチング素子Q1,Q2のドレイン電流Ic、ドレイン−ソース間電圧Vdsに、オン遅延時間td(on)、オフ遅延時間toffを生ずる。
FIG. 3 is a diagram showing the definitions of the on-delay time and the off-delay time of the pair of power switching elements Q1, Q2. By the switching operation of the
時間遅延の原因は、ローサイドドライバ3a及びハイサイドドライバ3bの出力の遅延、一対のパワースイッチング素子Q1,Q2のゲート抵抗、しきい値Vth、入力容量Cissによるものである。
The cause of the time delay is due to the output delay of the low-
図3に示すように、オン遅延時間td(on)は、信号入力INがオンした時刻からドレイン電流Icが一定値の10%に達するまでの時間である。オフ遅延時間toffは、信号入力INがオフした時刻からドレイン電流Icが一定値の10%に達するまでの時間である。 As shown in FIG. 3, the on-delay time td (on) is the time from when the signal input IN is turned on until the drain current Ic reaches 10% of a certain value. The off-delay time toff is the time from when the signal input IN is turned off until the drain current Ic reaches 10% of a certain value.
次に、オンオフ時間測定器4は、インテリジェントパワーモジュール1と通信を行い、図4に示すように、一対のパワースイッチング素子Q1,Q2のそれぞれの測定されたオン遅延時間td(on)とオフ遅延時間toffをメモリ11に書き込む(ステップS18)。
Next, the on / off
この場合、ローサイドのパワースイッチング素子Q1のオン遅延時間td(on)Lとオフ遅延時間toffLと、ハイサイドのパワースイッチング素子Q2のオン遅延時間td(on)Hとオフ遅延時間toffHとがメモリ11に書き込まれる。
In this case, the on-delay time td (on) L and the off-delay time toffL of the low-side power switching element Q1, and the on-delay time td (on) H and the off-delay time toffH of the high-side power switching element Q2 are stored in the
次に、図5(a)に示すように、加算器12aは、図1の加算器12に対応し、メモリ11に書き込まれたハイサイドのパワースイッチング素子Q2のオフ遅延時間toffHから、ローサイドのパワースイッチング素子Q1のオン遅延時間td(on)Lを減算し、得られた値をデッドタイム値Tdとしてデッドタイム生成回路13に出力する。
Next, as shown in FIG. 5A, the
加算器12bは、図1の加算器12に対応し、メモリ11に書き込まれたローサイドのパワースイッチング素子Q1のオフ遅延時間toffLから、ハイサイドのパワースイッチング素子Q2のオン遅延時間td(on)Hを減算し、得られた値をデッドタイム値Tdとしてデッドタイム生成回路13に出力する。
The
デッドタイム生成回路13は、加算器12aからのデッドタイム値Tdに基づきデッドタイム値Td以上のデッドタイムを生成し、加算器12bからのデッドタイム値Tdに基づきデッドタイム値Td以上のデッドタイムを生成する。
The dead
そして、PWM生成回路14を介して、最適化されたデッドタイムを設けたPWM信号が出力される。その後に、製品を出荷する(ステップS19)。
Then, a PWM signal with an optimized dead time is output via the
このように実施例1のインテリジェントパワーモジュール1及びデッドタイム設定装置によれば、製品検査時に、個々の製品のパワースイッチング素子Q1,Q2のオン遅延時間とオフ遅延時間とをオンオフ時間測定器4で測定し、個々の製品に合わせたデッドタイム値をインテリジェントパワーモジュール1内のメモリ11に書き込む。即ち、個々の製品に合わせたデッドタイム値を用いるので、各素子のばらつきに応じた最適なデッドタイムを設定することができる。従って、上下アームの短絡を防止することができる。
As described above, according to the
また、従来の図7に示す回路では、電流零検出回路107,108とレベルシフト回路109の2組が必要であったが、実施例1では、メモリ11と加算器12が必要となるが、電流零検出回路107,108が不要となる。従って、構成を簡単化することができる。
In the conventional circuit shown in FIG. 7, two sets of the zero
また、温度の変化によって、各々のパワースイッチング素子Q1,Q2の実測値が変化する。このため、オンオフ時間測定器4で測定された実測値に各々のパワースイッチング素子Q1,Q2に対して温度補償するための温度補正値を加算した値をメモリ11に記憶させるようにしても良い。
Moreover, the actual measurement value of each power switching element Q1, Q2 changes with the change of temperature. For this reason, a value obtained by adding a temperature correction value for temperature compensation for each power switching element Q1, Q2 to the actual measurement value measured by the on / off
このように実測値に温度補正値を加算して実測値を補正することで、より精度の良いデッドタイムを生成することができる。 Thus, by adding the temperature correction value to the actual measurement value and correcting the actual measurement value, a more accurate dead time can be generated.
また、客先の仕様によりIPMのスイッチング素子のゲート抵抗を大きくし、スイッチング速度を遅くしてノイズを抑制したいモデルが存在する。この様に通常のスイッチング速度のモデルと異なるスイッチング速度の遅いモデルが混在する場合、従来ではモデル毎にデッドタイムも合わせて変更が必要であった。しかし、本実施例1によれば、製品検査時に実測値に基づくデッドタイムをメモリ11に記憶させるため、スイッチング素子のゲート抵抗を大きくしたモデルのデッドタイム変更の工程が不要となり、管理も簡素化されるという利点がある。
In addition, there is a model in which the gate resistance of an IPM switching element is increased according to customer specifications, and the switching speed is decreased to suppress noise. Thus, when a model with a slow switching speed different from a normal switching speed model is mixed, conventionally, it is necessary to change the dead time for each model. However, according to the first embodiment, since the dead time based on the actual measurement value is stored in the
(実施例2)
図6は、本発明の実施例2に係るインテリジェントパワーモジュールを備えたデッドタイム設定装置の回路構成を示す図である。図6に示す実施例2に係るインテリジェントパワーモジュールを備えたデッドタイム設定装置は、出力負荷として3相モータに対応させて、3組の一対のパワースイッチング素子Q1,Q2、Q3,Q4、Q5,Q6を備えていることを特徴とする。
(Example 2)
FIG. 6 is a diagram illustrating a circuit configuration of a dead time setting device including the intelligent power module according to the second embodiment of the present invention. The dead time setting device including the intelligent power module according to the second embodiment shown in FIG. 6 corresponds to a three-phase motor as an output load, and three pairs of power switching elements Q1, Q2, Q3, Q4, Q5. Q6 is provided.
パワースイッチング素子Q1,Q3,Q5のゲートは、ローサイドドライバ3cに接続され、パワースイッチング素子Q2、Q4、Q6のゲートはハイサイドドライバ3dに接続されている。パワースイッチング素子Q2、Q4、Q6のドレインは電源端子VBBに接続されている。パワースイッチング素子Q1,Q3,Q5のソースは、グランド端子LS1,LS2,LS3に接続されている。
The gates of the power switching elements Q1, Q3, and Q5 are connected to the
パワースイッチング素子Q2のソースとパワースイッチング素子Q1のドレインとハイサイドドライバ3dの出力端子は、端子Uに接続されている。パワースイッチング素子Q4のソースとハイサイドドライバ3dの出力端子は、端子V1に接続されている。パワースイッチング素子Q6のソースとハイサイドドライバ3dの出力端子は、端子W1に接続されている。パワースイッチング素子Q3のドレインは、端子V2に接続されている。パワースイッチング素子Q5のドレインは、端子W2に接続されている。
The source of the power switching element Q2, the drain of the power switching element Q1, and the output terminal of the
端子U、端子V1、端子W1、端子V2、端子W2は、図示しない3相モータの各端子に接続するために設けられている。 Terminal U, terminal V1, terminal W1, terminal V2, and terminal W2 are provided for connection to each terminal of a three-phase motor (not shown).
メモリ11は、オンオフ時間測定器4aで測定された3組の一対のパワースイッチング素子Q1〜Q6の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値を記憶する。
The
加算器12は、メモリ11に記憶された3組の各々のパワースイッチング素子Q1〜Q6のオン遅延時間とオフ遅延時間の実測値に基づき、各組毎に一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出する。
The
このように構成された実施例2に係るインテリジェントパワーモジュールを備えたデッドタイム設定装置によれば、3相モータに対応させて3組の一対のパワースイッチング素子Q1〜Q6が設けられ、各組毎に一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出することできる。 According to the dead time setting device including the intelligent power module according to the second embodiment configured as described above, three pairs of power switching elements Q1 to Q6 are provided corresponding to the three-phase motor, In addition, the dead time value at which both the pair of power switching elements are turned off can be calculated.
従って、実施例1のインテリジェントパワーモジュールを備えたデッドタイム設定装置と同様な効果が得られるとともに、3相モータに対応する最適なデッドタイムを生成することができる。 Therefore, the same effect as that of the dead time setting device including the intelligent power module according to the first embodiment can be obtained, and the optimum dead time corresponding to the three-phase motor can be generated.
1 インテリジェントパワーモジュール(IPM)
2 コントローラ
3a ローサイドドライバ
3b ハイサイドドライバ
4 オンオフ時間測定器
11 メモリ
12,12a,12b 加算器
13 デッドタイム生成回路
14 PWM生成回路
Q1−Q6 パワースイッチング素子
1 Intelligent Power Module (IPM)
2
Claims (6)
外部のオンオフ時間測定器で測定された前記一対のパワースイッチング素子の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値を記憶するメモリと、
前記メモリに記憶された前記各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値に基づき前記一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出する算出部と、
前記算出部で算出されたデッドタイム値に基づきデッドタイムを生成するデッドタイム生成回路と、
前記デッドタイム生成回路で生成されたデッドタイムに基づき前記一対のパワースイッチング素子を交互にオンオフさせるための制御信号を生成する制御回路と、
前記制御回路で生成された制御信号により前記一対のパワースイッチング素子を駆動する駆動回路と、
を備えることを特徴とするインテリジェントパワーモジュール。 A pair of power switching elements respectively provided on the upper and lower arms;
A memory for storing an actual measured value of an on delay time and an off delay time of each of the pair of power switching elements measured by an external on / off time measuring device;
A calculation unit that calculates a dead time value at which both of the pair of power switching elements are turned off based on an actual measurement value of an on delay time and an off delay time of each of the power switching elements stored in the memory;
A dead time generation circuit that generates a dead time based on the dead time value calculated by the calculation unit;
A control circuit for generating a control signal for alternately turning on and off the pair of power switching elements based on the dead time generated by the dead time generation circuit;
A drive circuit for driving the pair of power switching elements by a control signal generated by the control circuit;
An intelligent power module comprising:
前記メモリは、前記オンオフ時間測定器で測定された前記3組の一対のパワースイッチング素子の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値を記憶し、
前記算出部は、前記メモリに記憶された前記3組の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値に基づき各組毎に前記一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出することを特徴とする請求項1又は請求項2記載のインテリジェントパワーモジュール。 Three sets of the pair of power switching elements corresponding to a three-phase motor are provided,
The memory stores the actual measured values of the on-delay time and the off-delay time of each of the three pairs of power switching elements measured by the on-off time measuring device,
The calculation unit calculates a dead time when both of the pair of power switching elements are turned off for each group based on an actual measurement value of an on delay time and an off delay time of each of the three power switching elements stored in the memory. The intelligent power module according to claim 1, wherein a value is calculated.
一対のパワースイッチング素子の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間を測定するオンオフ時間測定器とを備え、
前記インテリジェントパワーモジュールは、
前記一対のパワースイッチング素子と、
前記オンオフ時間測定器で測定された前記一対のパワースイッチング素子の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値を記憶するメモリと、
前記メモリに記憶された前記各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値に基づき前記一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出する算出部と、
前記算出部で算出されたデッドタイム値に基づきデッドタイムを生成するデッドタイム生成回路と、
前記デッドタイム生成回路で生成されたデッドタイムに基づき前記一対のパワースイッチング素子を交互にオンオフさせるための制御信号を生成する制御回路と、
前記制御回路で生成された制御信号により前記一対のパワースイッチング素子を駆動する駆動回路と、
を備えることを特徴とするデッドタイム設定装置。 Intelligent power module,
An on / off time measuring device for measuring an on delay time and an off delay time of each of the pair of power switching elements;
The intelligent power module
The pair of power switching elements;
A memory for storing an actual measured value of an on delay time and an off delay time of each of the pair of power switching elements measured by the on / off time measuring device;
A calculation unit that calculates a dead time value at which both of the pair of power switching elements are turned off based on an actual measurement value of an on delay time and an off delay time of each of the power switching elements stored in the memory;
A dead time generation circuit that generates a dead time based on the dead time value calculated by the calculation unit;
A control circuit for generating a control signal for alternately turning on and off the pair of power switching elements based on the dead time generated by the dead time generation circuit;
A drive circuit for driving the pair of power switching elements by a control signal generated by the control circuit;
A dead time setting device comprising:
前記メモリは、前記オンオフ時間測定器で測定された前記3組の一対のパワースイッチング素子の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値を記憶し、
前記算出部は、前記メモリに記憶された前記3組の各々のパワースイッチング素子のオン遅延時間とオフ遅延時間の実測値に基づき、各組毎に一対のパワースイッチング素子が共にオフとなるデッドタイム値を算出することを特徴とする請求項4又は請求項5記載のデッドタイム設定装置。 Three sets of the pair of power switching elements corresponding to a three-phase motor are provided,
The memory stores the actual measured values of the on-delay time and the off-delay time of each of the three pairs of power switching elements measured by the on-off time measuring device,
The calculation unit calculates a dead time in which each pair of power switching elements is turned off for each group based on the actual measured values of the on delay time and the off delay time of each of the three power switching elements stored in the memory. 6. The dead time setting device according to claim 4, wherein a value is calculated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017036440A JP2018143050A (en) | 2017-02-28 | 2017-02-28 | Intelligent power module and dead time setting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017036440A JP2018143050A (en) | 2017-02-28 | 2017-02-28 | Intelligent power module and dead time setting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018143050A true JP2018143050A (en) | 2018-09-13 |
Family
ID=63528446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017036440A Pending JP2018143050A (en) | 2017-02-28 | 2017-02-28 | Intelligent power module and dead time setting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018143050A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020026951A1 (en) | 2018-07-31 | 2020-02-06 | 株式会社デンソー | Anti-norovirus agent |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009100494A (en) * | 2007-10-12 | 2009-05-07 | Mitsubishi Electric Corp | Semiconductor device |
| JP2010142074A (en) * | 2008-12-15 | 2010-06-24 | Toyota Motor Corp | Power converter control unit |
| JP2015073236A (en) * | 2013-10-04 | 2015-04-16 | セイコーエプソン株式会社 | Circuit device and electronic apparatus |
-
2017
- 2017-02-28 JP JP2017036440A patent/JP2018143050A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009100494A (en) * | 2007-10-12 | 2009-05-07 | Mitsubishi Electric Corp | Semiconductor device |
| JP2010142074A (en) * | 2008-12-15 | 2010-06-24 | Toyota Motor Corp | Power converter control unit |
| JP2015073236A (en) * | 2013-10-04 | 2015-04-16 | セイコーエプソン株式会社 | Circuit device and electronic apparatus |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020026951A1 (en) | 2018-07-31 | 2020-02-06 | 株式会社デンソー | Anti-norovirus agent |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6845022B2 (en) | Power conversion apparatus and power conversion system having the power conversion apparatus | |
| JP4740320B2 (en) | Semiconductor device drive circuit | |
| KR101863014B1 (en) | Short-circuit protection circuit for self-arc-extinguishing semiconductor element | |
| JP4382312B2 (en) | Drive control device, power conversion device, power conversion device control method, and power conversion device use method | |
| JP5500191B2 (en) | Driving device for switching element | |
| US20080007318A1 (en) | Adaptive gate drive for switching devices of inverter | |
| CN104702253A (en) | Method and apparatus for short circuit protection of power semiconductor switch | |
| JP5812027B2 (en) | Drive control device | |
| EP3109990B1 (en) | Semiconductor devices and methods for dead time optimization | |
| CN110401335B (en) | Drive circuit, power module and power conversion system | |
| US20100079194A1 (en) | Gate drive method for h bridge circuit | |
| JP2020113867A (en) | Gate drive | |
| CN115039326A (en) | Semiconductor element driving device and power conversion device | |
| JP5282492B2 (en) | Switching element drive circuit | |
| CN203859700U (en) | Intelligent power module | |
| CN112787489B (en) | Semiconductor device driving device, semiconductor device driving method, and power conversion device | |
| WO2018055908A1 (en) | Semiconductor device | |
| US8723561B2 (en) | Drive circuit for switching element | |
| CN111092563A (en) | Power conversion device and method for diagnosing power conversion device | |
| JP6198936B2 (en) | Half bridge circuit control device | |
| JP5254386B2 (en) | Gate drive circuit and power semiconductor module | |
| US10333382B2 (en) | Electric power converter | |
| JP2018143050A (en) | Intelligent power module and dead time setting device | |
| WO2012043146A1 (en) | Semiconductor device | |
| JP5810973B2 (en) | Switching element drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190521 |