[go: up one dir, main page]

JP2018036575A - 光導波路回路及びその製造方法 - Google Patents

光導波路回路及びその製造方法 Download PDF

Info

Publication number
JP2018036575A
JP2018036575A JP2016171424A JP2016171424A JP2018036575A JP 2018036575 A JP2018036575 A JP 2018036575A JP 2016171424 A JP2016171424 A JP 2016171424A JP 2016171424 A JP2016171424 A JP 2016171424A JP 2018036575 A JP2018036575 A JP 2018036575A
Authority
JP
Japan
Prior art keywords
layer
optical waveguide
substrate
soi
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016171424A
Other languages
English (en)
Inventor
堀川　剛
Tsuyoshi Horikawa
堀川　　剛
徹 最上
Toru Mogami
徹 最上
啓藏 木下
Keizo Kinoshita
啓藏 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
National Institute of Advanced Industrial Science and Technology AIST
Photonics Electronics Technology Research Association
Original Assignee
NEC Corp
National Institute of Advanced Industrial Science and Technology AIST
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, National Institute of Advanced Industrial Science and Technology AIST, Photonics Electronics Technology Research Association filed Critical NEC Corp
Priority to JP2016171424A priority Critical patent/JP2018036575A/ja
Priority to US15/692,062 priority patent/US10247882B2/en
Publication of JP2018036575A publication Critical patent/JP2018036575A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12026—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by means for reducing the temperature dependence
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/134—Integrated optical circuits characterised by the manufacturing method by substitution by dopant atoms
    • G02B6/1347—Integrated optical circuits characterised by the manufacturing method by substitution by dopant atoms using ion implantation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】温度制御による特性補償の困難を回避し、シリコン導波路において特に留意される製造誤差による特性変動をも補償する低電力消費かつ高性能の光導波路回路を提供する。【解決手段】光導波路回路２００は、シリコン（Ｓｉ）基板２０２と、Ｓｉ基板上に形成された埋め込み酸化膜（ＢＯＸ）層２０４と、ＢＯＸ層上に形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層２０６Ａ、２０６Ｂであって、ＳＯＩ層を主たる光伝送媒体とする光素子を含む、ＳＯＩ層とを備える。光素子の導波路の少なくとも一部は、一様に分布した熱的に不安定な結晶欠陥を含有する。【選択図】図２

Description

本発明は、光導波路回路及びその製造方法に関し、より具体的には、波長多重通信等に用いられる合分波器、分岐器等を搭載し、シリコンフォトニクス技術を用いて製造される光導波路回路及びその製造方法に関する。
近年、クラウドコンピューティングやソーシャルネットワーキング等の様々な社会ネットワークの進展により、通信回線を利用する情報の量は飛躍的に増加している。このような情報量の急激な増加に対応するべく、情報通信の帯域幅の増加を実現する技術が模索されている。シリコンフォトニクス技術を用いた波長多重（ＷＤＭ）通信はこうした試みの一つであり、従来のシリカ系の波長多重に比べてコンパクト且つ安価な回路で広帯域の通信を実現できると期待されている。
ＷＤＭ方式では、複数の近接する波長の光を多重化して同時に伝送するため、複数の波長の光信号を多重化したり、多重化された光信号の中から任意の波長の光信号を取り出したりする機能が必要となる。この機能を実現するデバイスが、合分波器等を搭載した光導波路回路である。
シリコンフォトニクス技術を用いた光導波路回路において、ＡＷＧ等の合分波素子はシリコンを導波媒体として用いる。しかるに、シリコン導波路においては、製造時に生じる導波路幅のわずかなずれや使用環境の温度により、光の屈折率の変動が生じ得る。このため、波長多重通信等に向けた光導波路回路に用いる際には、デバイスの温度を変調することによる補償が必要であった。
波長多重通信向けの光導波路の熱補償による調整は、シリカ導波路を用いたＷＤＭデバイスに対して一般的に行われている。例えば、特許文献１には、シリカ系の導波路を用いた波長多重通信向けの光導波路素子モジュールが、一方の面に導体回路を形成した２枚の絶縁板の間に該導体回路と接続して複数の熱電素子を配列したペルチェモジュールにより温度制御される構造が開示されている。
特開２００２−９０５５８号公報
上記のような光導波路回路の温度制御による補償方式では、デバイス構造が複雑となり小型化が困難であるという問題があった。
本発明は、このような従来の事情に鑑み、温度制御による特性補償の困難を回避し、さらにシリコン導波路において特に留意される製造誤差による特性変動をも補償する、低電力消費且つ高性能の光導波路回路を提供することを目的とする。
上記目的を達成するため、本発明の実施形態は、シリコン（Ｓｉ）基板と、Ｓｉ基板上に形成された埋め込み酸化膜（ＢＯＸ）層と、ＢＯＸ層上に形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層であって、ＳＯＩ層を主たる光伝送媒体とする光素子を含む、ＳＯＩ層とを備え、光素子の導波路の少なくとも一部が、一様に分布した熱的に不安定な結晶欠陥を含有することを特徴とする光導波路回路を提供する。
本発明の一実施形態において、１５０℃以上４００℃以下の熱処理により、結晶欠陥を含有する導波路の少なくとも一部の屈折率、及び／又は光導波路回路の透過スペクトルに不可逆的な変化が生じてもよい。
本発明の一実施形態において、光導波路回路は、ＳＯＩ層上に形成されたクラッド層と、クラッド層上に形成された金属配線とをさらに備えてもよい。Ｓｉ基板において、ＢＯＸ層に近接し且つ金属配線の下に位置する領域の少なくとも一部が、熱的に安定な結晶欠陥を含有してもよい。
本発明の一実施形態において、結晶欠陥を含有する領域の少なくとも一部の抵抗率が、Ｓｉ基板の他の部分の抵抗率より高く、且つ５００Ω・ｃｍ以上であってもよい。
本発明の一実施形態において、結晶欠陥を含有する領域の少なくとも一部が、Ｓｉ基板とＢＯＸ層との間の界面から５μｍ以上の深さにわたって存在してもよい。
本発明の一実施形態において、光導波路回路は、金属配線及びクラッド層の上に形成されたパッシベーション層をさらに備えてもよい。結晶欠陥を含有する領域の少なくとも一部が、パッシベーション層のクラッド層とは反対側の表面から１０μｍ以上の深さにわたって存在してもよい。
本発明の一実施形態において、Ｓｉ基板において、ＢＯＸ層に近接し且つ光素子の導波路の下に位置する領域の少なくとも一部が、熱的に安定な結晶欠陥を含有してもよい。
また、本発明の実施形態は、シリコン（Ｓｉ）基板上に形成された埋め込み酸化膜（ＢＯＸ）層上にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層を形成するステップと、ＳＯＩ層を加工して、ＳＯＩ層を主たる光伝送媒体とする光素子を形成するステップと、ＳＯＩ層上にクラッド層を形成するステップと、クラッド層上に金属配線を形成するステップと、高加速のイオン注入により、ＳＯＩ層中の光素子の少なくとも一部に熱的に不安定な結晶欠陥を生じさせるとともに、Ｓｉ基板中のＢＯＸ層に近接し且つ金属配線の下に位置する領域の少なくとも一部に熱的に安定な結晶欠陥を生じさせるステップとを含む光導波路回路の製造方法を提供する。
本発明の一実施形態において、１Ｈ＋、３Ｈｅ＋及び４Ｈｅ＋から成る群から選択される１つ又は複数のイオン種がイオン注入に使用され、当該１つ又は複数のイオン種のうちの少なくとも１つのイオン種の注入エネルギーが１００万電子ボルト以上であり、当該少なくとも１つのイオン種の１平方センチメートル当たりのドーズ量が１×１０１２乃至１×１０１５個であってもよい。
本発明によれば、温度制御による特性補償の困難を回避し、さらにシリコン導波路において特に留意される製造誤差による特性変動をも補償する、低電力消費且つ高性能の光導波路回路を提供することができる。
本発明の一実施形態による光導波路回路の概略的な斜視図を示す。 本発明の一実施形態による光導波路回路の概略的な断面図を示す。 本発明の一実施形態による光導波路回路の製造方法を示すフローチャートである。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３の処理の過程で作成される構造の概略的な断面図を示す。 図３のステップ３１４において実行される高加速のイオン注入の条件、及び作成された光導波路回路に対して施されるアニール処理の条件を決定するための処理の一例を示すフローチャートである。
本発明の実施形態について、図面を参照しながら以下で詳細に説明する。
図１は、本発明の一実施形態による光導波路回路１００の概略的な斜視図である。光導波路回路１００は、シリコン（Ｓｉ）基板１０２、Ｓｉ基板１０２上に形成されたシリカガラス（ＳｉＯ２）からなる埋め込み酸化膜（ＢＯＸ）層１０４、及びＢＯＸ層１０４上に形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層１０６を備える。
図１の例において、ＳＯＩ層１０６には、ＳＯＩ層１０６を主たる光伝送媒体とする光素子として、アレイ型導波路グレーティング（ＡＷＧ）が設けられている。図１に示すＡＷＧは、１つの導波路からなる入力ポート１０７Ａ、８つの導波路からなる出力ポート１０７Ｂ、入力カプラ１０８Ａ、出力カプラ１０８Ｂ及びアレイ導波路１１０を含む。本実施形態において、ＡＷＧは、一部に結晶欠陥を含有するように構成される。例えば、ＡＷＧのアレイ導波路１１０の少なくとも一部は、一様に分布した熱的に不安定な結晶欠陥を含有するように構成されてもよい。図１においては、図を簡略化するために、ＳＯＩ層１０６にＡＷＧのみが形成されている。しかしながら、ＡＷＧの代わりに、又はこれに加えて、リング共振器、方向性結合器など、光導波路を有する様々な光素子を本発明の光導波路回路１００のＳＯＩ層１０６に形成してもよい。
図２は、本発明の一実施形態による光導波路回路２００の概略的な断面図を示す。光導波路回路２００は、Ｓｉ基板２０２、Ｓｉ基板上に形成されたＢＯＸ層２０４、ＢＯＸ２０４上に形成されたＳＯＩ層２０６Ａ及び２０６Ｂ、ＳＯＩ層２０６Ａ及び２０６Ｂ上に形成されたクラッド層２１４、クラッド層２１４上に形成された金属配線２１６、並びにクラッド層２１４及び金属配線２１６上に形成されたパッシベーション層２１８を備える。金属配線２１６の材料の例は、Ａｌ、Ｃｕなどを含み得る。
一例として、ＢＯＸ層２０４の厚さは０．５〜３μｍであってもよい。ＳＯＩ層２０６Ａ及び２０６Ｂの厚さは０．１５μｍ〜０．３μｍであってもよい。ＳＯＩ層２０６Ｂに形成される各導波路の幅は、伝送される光の帯域がＣバンド又はＯバンドであるとき、それぞれ、０．３０〜０．５０μｍ又は０．２５μｍ〜０．４０μｍであってもよい。クラッド層２１４の厚さは１．０〜２．０μｍであってもよい。パッシベーション層２１８の厚さは０．５〜１μｍであってもよい。金属配線２１６に含まれる各配線の幅は０．５〜１０μｍであってもよく、各配線の高さは０．５〜２．０μｍであってもよく、配線間の間隔は０．５〜２０μｍであってもよい。
図２に示すように、一例として、ＳＯＩ層２０６Ａには、ｐ型Ｓｉ領域（ｐ−Ｓｉ）及びｎ型Ｓｉ領域（ｎ−Ｓｉ）を含む光変調器が形成されてもよく、クラッド層２１４及びパッシベーション層２１８にわたって当該光変調器の電極２１２が形成されてもよい。また、図示されるように、ＳＯＩ層２０６Ｂには、図１に示すようなＡＷＧなどの光素子が形成されてもよい。図２においては、ＳＯＩ層２０６Ｂに形成される光素子の導波路の断面が概略的に示されている。この例において、金属配線２１６は、光変調器を駆動するための高周波（例えば、ＲＦ）電気信号を伝送する配線であってもよい。
ＳＯＩ層２０６Ｂに形成される光素子の導波路の少なくとも一部は、一様に分布した熱的に不安定な結晶欠陥を含有するように構成される。例えば、結晶欠陥は、ＢＯＸ層２０４とＳＯＩ層２０６Ｂとの間の界面に対して平行な面内で一様に分布するように形成されてもよい。
光導波路回路２００は、１５０℃以上４００℃以下の熱処理（アニール処理）により、ＳＯＩ層２０６Ｂ中の結晶欠陥を含有する導波路の少なくとも一部の屈折率、及び／又は光導波路回路２００の透過スペクトルに不可逆的な変化が生じるように構成されてもよい。後述するように、アニール処理の温度などの条件は、ＳＯＩ層２０６Ｂに形成される光素子が所望の性能（透過スペクトルなど）を有するように決定される。
Ｓｉ基板２０２は、ＢＯＸ層２０４に近接し且つ金属配線２１６の下に位置する領域の少なくとも一部（欠陥形成領域２２０Ａ）が熱的に安定な結晶欠陥を含有するように構成されてもよい。この構成によれば、高周波電気信号を伝送する金属配線２１６の下に位置するＳｉ基板２０２の一部の抵抗率を著しく高めることが可能である。例えば、欠陥形成領域２２０Ａの抵抗率は、Ｓｉ基板２０２の他の部分の抵抗率より高く、５００Ω・ｃｍ以上であってもよい。これにより、金属配線２１６がＲＦなどの高周波電気信号を伝送する場合であっても、金属配線２１６の帯域劣化を防止し、良好な伝送特性を実現することができる。
欠陥形成領域２２０Ａは、Ｓｉ基板２０２とＢＯＸ層２０４との間の界面から５μｍ以上の深さにわたって存在してもよい。欠陥形成領域２２０Ａはまた、パッシベーション層２１８のクラッド層２１４とは反対側の表面から１０μｍ以上（例えば、１０〜３０μｍ）の深さにわたって存在してもよい。欠陥形成領域２２０Ａは、Ｓｉ基板２０２とＢＯＸ層２０４との間の界面に対して平行な面内において欠陥が一様に分布するように構成されてもよい。
Ｓｉ基板２０２は、ＢＯＸ層２０４に近接し、且つＳＯＩ層２０６Ｂ中の光素子の少なくとも一部（例えば、光導波路）の下に位置する領域の少なくとも一部（欠陥形成領域２２０Ｂ）が、熱的に安定な結晶欠陥を含有するように構成されてもよい。後述するように、欠陥形成領域２２０Ｂは、ＳＯＩ層２０６Ｂ中の欠陥や欠陥形成領域２２０Ａが形成される工程と同じ工程で形成される。
図３は、本発明の一実施形態による、光導波路回路の製造方法を示すフローチャートである。図４Ａ〜図４Ｊは、製造過程における光導波路回路の概略的な断面図を示す。以下では、一例として、ＡＷＧのような光導波路を有する光素子及びＰＮ接合を有する光変調器が集積された光導波路回路の製造方法について説明する。このような光導波路回路は、例えば、光通信システムにおける送信機を構成するために用いられてもよい。
図３及び図４Ａ〜図４Ｊにおいて説明される光導波路回路の構造は一例に過ぎない。本発明の実施形態により、様々な光素子がＳＯＩ層に形成された光導波路回路を製造することができることは、当業者にとって明らかであろう。
ステップ３０２において、Ｓｉ基板２０２が形成される。ステップ３０４において、Ｓｉ基板２０２上にＢＯＸ層２０４が形成される。ステップ３０６において、ＢＯＸ層２０４上にＳＯＩ層２０６が形成される。図４Ａは、ステップ３０２〜３０６の結果として作成される構造２００Ａの概略的な断面図を示す。一例として、ＢＯＸ層２０４の厚さは０．５〜３．０μｍであってもよく、ＳＯＩ層２０６の厚さは０．１５μｍ〜０．３０μｍであってもよい。
ステップ３０８において、ＳＯＩ層２０６が加工され、ＳＯＩ層２０６を主たる光伝送媒体とする光素子がＳＯＩ層２０６中に形成される。ステップ３０８の処理は、図４Ｂ〜図４Ｄを参照して以下に具体的に説明される。図４Ｂに示すように、ＳＯＩ層２０６のうち、光変調器及び光素子が形成されるべき領域に対して、リソグラフィによってレジストマスク２２６が形成され、構造２００Ｂが得られる。ここで適用されるリソグラフィ技術は、例えば、ＡｒＦエキシマーリソグラフィ、ＫｒＦエキシマーリソグラフィ、液浸ＡｒＦエキシマーリソグラフィなどのフォトリソグラフィ技術や、電子ビームリソグラフィ技術を含み得る。一例として、レジストマスク２２６の厚さは、０．１〜０．３μｍであってもよい。次いで、異方性のドライエッチングにより、レジストマスク２２６の開口部に対応するＳＯＩ層２０６が除去される。さらに、残されたレジストマスク２２６は、ドライアッシングにより灰化されて除去される。図４Ｃは、作成された構造２００Ｃの概略的な断面図を示す。光変調器を形成すべき部分にＳＯＩ層２０６Ａが形成される。ＡＷＧなどの光素子を形成すべき部分にＳＯＩ層２０６Ｂが形成される。この処理により、ＳＯＩ層２０６Ｂ中に、ＡＷＧなどの所望の光素子が形成される。図４Ｃに示されるＳＯＩ層２０６Ｂは、このような光素子の一部（例えば、導波路）の断面を表している。
次いで、イオン注入及び活性化アニールにより、光変調器が形成されるべきＳＯＩ層２０６Ａに不純物が導入される。例えば、リソグラフィによるマスク形成、イオン注入及びドライアッシングによるマスク除去によって、ＳＯＩ層２０６Ａの一部をｐ型Ｓｉ領域とし、別の一部をｎ型Ｓｉ領域としてもよい。一例として、用いられるレジストマスク２２６の厚さは０．５〜１．０μｍであってもよい。ｐ型領域の形成のために使用されるイオン注入種はリンを含んでもよく、ｎ型領域の形成のために使用されるイオン注入種はヒ素、ボロンなどを含んでもよい。イオン注入の加速エネルギーは、例えば、５〜５０ｋｅＶであってもよい。イオン注入のドーズ量は、例えば、１０１４〜１０１５／ｃｍ２であってもよい。活性化アニール温度は、例えば、９００〜１５００℃であってもよい。結果としてＳＯＩ層２０６Ａ中に導入される不純物の濃度は、例えば、１０１７〜１０２０／ｃｍ３であってもよい。図４Ｄは、作成された構造２００Ｄの概略的な断面図を示す。光変調器を形成すべきＳＯＩ層２０６Ａにおいて、ｐ型Ｓｉ領域（ｐ−Ｓｉ）及びｎ型Ｓｉ領域（ｎ−Ｓｉ）が形成される。
ステップ３１０において、ＳＯＩ層２０６Ａ及び２０６Ｂ上に、ＳｉＯ２からなるクラッド層２１４が形成される。クラッド層２１４は、化学気相堆積、プラズマ化学気相堆積などにより形成されてもよい。このとき、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）又はモノシランガスなどのシリコン含有ガスと酸素などの酸化ガスとの混合ガスが原料ガスとして使用されてもよい。図４Ｅは、作成された構造２００Ｅの概略的な断面図を示す。一例として、クラッド層２１４の厚さは、１．０〜２．０μｍであってもよい。
ステップ３１２において、クラッド層２１４上に金属配線２１６が形成される。ステップ３１２の処理は、図４Ｆ〜図４Ｈを参照して以下に具体的に説明される。まず、光変調器の電極を生成するために、クラッド層２１４に対して異方性ドライエッチングを施して、ＳＯＩ層２０６Ａに達するコンタクト孔２２２を形成する。図４Ｆは、作成された構造２００Ｆの概略的な断面図を示す。
次いで、クラッド層２１４上に金属配線２１６及び電極２１２が形成される。一例として、ＡｌやＣｕなどを材料としてスパッタリング処理を行うことにより、金属配線２１６及び電極２１２が形成されてもよい。この例において、金属配線２１６は、光変調器に印加される高周波電気信号を伝送するために用いられる。各配線の幅は０．５〜１０μｍであってもよく、各配線の高さは０．５〜２．０μｍであってもよく、配線間のスペースは０．５〜２０μｍであってもよい。図４Ｇは、作成された構造２００Ｇの概略的な断面図を示す。上記の構成は一例にすぎず、金属配線２１６は、ＳＯＩ層２０６Ａに形成される様々なコンポーネントに応じて、様々な構造及びサイズを有するように構成することができる。
図４Ｈに示す構造２００Ｈのように、金属配線２１６、電極２１２及びクラッド層２１４を覆うパッシベーション層２１８が形成されてもよい。
ステップ３１４において、高加速のイオン注入が行われて、ＳＯＩ層２０６Ｂに形成された光素子の少なくとも一部に熱的に不安定な結晶欠陥を生じさせるとともに、Ｓｉ基板２０２において、ＢＯＸ層２０４に近接し且つ金属配線２１６の下に位置する領域の少なくとも一部に熱的に安定な結晶欠陥を生じさせる。
ステップ３１４の処理は、図４Ｉ及び図４Ｊを参照して以下に具体的に説明される。図４Ｉに示すように、ＳＯＩ層２０６Ｂの少なくとも一部に対応する部分及び金属配線２１６の少なくとも一部に対応する部分を除いて、パッシベーション層２１８上にマスク２２４が形成される。高エネルギーのイオン注入を行うため、マスク２２４は、例えば２０μｍ以上の厚さを有する金属マスクであってもよい。一例として、マスク２２４は、金属配線２１６の少なくとも一部に対応する部分及びＳＯＩ層２０６Ｂの少なくとも一部に対応する部分に穴が空くように加工された金属板であってもよい。当該金属板は、必ずしもパッシベーション層２１８に密着させる必要はなく、パッシベーション層２１８との間に間隔を空けて配置されてもよい。別の例として、マスク２２４は、図４Ｂの処理において用いられるレジストマスク２２６と同様の材料を含むように構成され、通常のマスクよりも大きな厚さ（例えば、１０〜２０μｍ）を有するように構成されてもよい。図４Ｉは、作成された構造２００Ｉの概略的な断面図を示す。
次いで、図４Ｊに示すように高加速のイオン注入を行い、活性化アニールを行うことにより、ＳＯＩ層２０６Ｂ及びＳｉ基板２０２の中に欠陥が形成される。使用されるイオン種は、軽元素であってもよく、水素（例えば、１Ｈ＋）、ヘリウム（例えば、３Ｈｅ＋、４Ｈｅ＋）、窒素、シリコンなどから成る群から選択される１つ又は複数のイオン種であってもよい。イオン注入の加速エネルギーは、例えば、１〜５０ＭｅＶであってもよい。イオン注入のドーズ量は、例えば、１０１３〜１０１５／ｃｍ２であってもよい。活性化アニール温度は、例えば、９００〜１０５０℃であってもよい。結果としてＳＯＩ層２０６Ｂ中に導入される不純物の濃度は、例えば、１０１６／ｃｍ３以下であってもよい。
ステップ３１４の結果として、既に参照した図２に示される光導波路回路２００が作成される。上記のような高加速のイオン注入によって導入される欠陥は、高加速イオンの照射面に対して平行な面内（例えば、各層間の界面に対して平行な面内）において一様に分布し得る。一方、欠陥の分布は、深さ方向に一様ではなく、イオンの飛程付近で密度が最も大きくなる。本発明の一実施形態において、イオン注入の加速エネルギーは、イオンの飛程がパッシベーション層２１８のクラッド層２１４とは反対側の表面から１０〜３０μｍ程度となるように設定されてもよい。これにより、Ｓｉ基板２０２において、ＢＯＸ層２０４に近接し且つ高周波電気信号を伝送する金属配線２１６の下に位置する領域には、空孔型の熱的に安定な（すなわち、低温のアニール処理によって回復させることが困難な）欠陥が高密度に形成される（図２及び図４Ｊに示す「欠陥形成領域２２０Ａ」）。この結果、当該領域の抵抗は著しく高くなる。例えば、欠陥形成領域２２０Ａの抵抗率は、Ｓｉ基板２０２の他の部分の抵抗率より高く、５００Ω・ｃｍ以上になり得る。このため、本発明の一実施形態によれば、金属配線２１６の帯域劣化を防止し、良好な伝送特性を実現することができる。
他方、上記の高加速のイオン注入によって、ＳＯＩ層２０６Ｂのうちマスク２２４によって覆われない部分（例えば、ＳＯＩ層２０６Ｂに形成された光素子の導波路）にも欠陥が導入される。ＳＯＩ層２０６Ｂはイオンの飛程から離れた距離に位置しているため、ＳＯＩ層２０６Ｂに形成される欠陥は、欠陥形成領域２２０Ａに形成される欠陥と比較して、低密度であり、熱的に不安定（すなわち、低温のアニール処理によって回復させることが可能）となり得る。
なお、図２及び図４Ｊに示されるように、上記の高加速のイオン注入により、Ｓｉ基板２０２において、ＢＯＸ層２０４に近接し且つＳＯＩ層２０６Ｂの下に位置する領域の少なくとも一部に、欠陥形成領域２２０Ａと同様の欠陥形成領域２２０Ｂが形成される。
本発明の一実施形態による光導波路回路２００に対して低温のアニール処理を施すことにより、ＳＯＩ層２０６Ｂ中の欠陥が形成された部分のみの屈折率を様々に調整することが可能となる。この場合のアニール処理の温度範囲は、例えば、１５０〜４００℃に設定してもよい。光導波路回路２００を他の基板に実装する際に行われる（例えば、３００〜４００℃の）バンプ形成熱処理を上記のアニール処理として併用することもできる。アニール処理の温度は、ＳＯＩ層２０６Ｂに形成される光素子の少なくとも一部（例えば、光導波路）の屈折率の調整によって、当該光素子の性能を向上させることができるように決定される。Ｓｉ基板２０２中の欠陥形成領域２２０Ａもまた、上記アニール処理によって加熱される。しかし、既に述べたように、欠陥形成領域２２０Ａに導入された欠陥は、ＳＯＩ層２０６Ｂに導入された欠陥と比較して、高密度であり且つ熱的に安定している。このため、ＳＯＩ層２０６Ｂ中の光素子の導波路の屈折率を調整するためにアニール処理を行っても、欠陥形成領域２２０Ａの抵抗率を高く保つことが可能である。
なお、金属配線２１６の材料としてＡｌが用いられる場合、４００℃を超える温度での熱処理によって、Ａｌ配線のヒロック形成などの形状異常が発生し得る。しかし、上述のとおり、本発明の一実施形態によれば、４００℃よりも低い温度でのアニール処理によってＳＯＩ層２０６Ｂ中の光素子の屈折率の調整を行うことが可能であるので、このような金属配線２１６の形状異常の発生を防止することができる。別の例として、金属配線２１６の材料としてＣｕが用いられる場合も、同様に、上記の温度範囲のアニール処理を使用すれば、異常の発生を防止することができる。
また、光導波路回路２００を実際に使用する環境における温度は、通常、１２０℃に満たない。このため、光導波路回路２００が所望の特性（透過特性など）を有するように上記の低温アニール処理によってＳＯＩ層２０６Ｂ中の光素子の導波路の屈折率を施した後、光導波路回路２００を実際の環境下で使用しても、ＳＯＩ層２０６Ｂの屈折率の変化や欠陥形成領域２２０Ａの抵抗率の変化は生じない。したがって、本発明の一実施形態によれば、実際の使用時に温度制御を行う必要のない、製造誤差による特性変動が予め補償された、低電力消費且つ高性能の光導波路回路を提供することができる。
図５は、図３のステップ３１４において実行される高加速のイオン注入の条件、及び作成された光導波路回路２００に対して施されるアニール処理の条件を決定するための処理の一例を示すフローチャートである。
ステップ５０２において、Ｓｉ基板２０２中に形成すべき欠陥形成領域２２０Ａの厚さ及び抵抗値が決定される。ステップ５０２の処理は、例えば、金属配線２１６により伝送される電気信号の帯域、金属配線２１６に含まれる各配線の幅及び配線間の間隔をパラメータとして用いる電磁界シミュレーションを実行することによって行うことができる。
ステップ５０４において、ステップ５０２によって決定された欠陥形成領域２２０Ａの厚さ及び抵抗値を実現するための高エネルギーイオン注入条件（例えば、イオン種、ドーズ量、加速エネルギーなど）が決定される。ステップ５０４の処理は、例えば、イオン注入シミュレーションを実行することによって行うことができる。電気信号の帯域、各配線の幅及び配線間の間隔とイオン注入条件との間の関係についてデータが取得され、当該データが記憶装置に格納されてもよい。
ステップ５０６において、ＳＯＩ層２０６Ｂ中に形成される光素子の少なくとも一部（例えば、光導波路）の屈折率の調整に用いるアニール処理の条件（例えば、温度、時間など）が決定される。例えば、図３の処理によって複数の光導波路回路２００を作成し、その各々に対して異なる条件を有するアニール処理を行うことによって、アニール処理の条件と光素子の屈折率及び／又は光導波路回路２００の透過スペクトルとの間の関係についてデータが取得され、当該データが記憶装置に格納されてもよい。
光導波路回路を作成する際には、ステップ５０２及び５０４の処理によって、図３のステップ３１４において用いられる高加速のイオン注入の条件を決定することができる。さらに、ステップ５０６の処理によって、図３の処理により得られた光導波路回路２００に対して施すべきアニール処理の条件を決定することができる。イオン注入やアニール処理の条件と光素子及び／又は光導波路の構造との間の関係について予め作成されて記憶装置に格納されたデータ（例えば、データテーブル等の形式であってもよい）を用いるなどして、上記の条件が決定されてもよい。
本明細書において、本発明は特定の実施形態に関して説明された。しかしながら、本明細書に記載された実施形態は、本発明を限定的に解釈することを意図したものではなく、本発明を例示的に説明することを意図したものである。本発明の範囲から逸脱することなく他の代替的な実施形態を実施することが可能であることは当業者にとって明らかである。
１００…光導波路回路、１０２…Ｓｉ基板、１０４…ＢＯＸ層、１０６…ＳＯＩ層、１０７Ａ…入力ポート、１０７Ｂ…出力ポート、１０８Ａ…入力カプラ、１０８Ｂ…出力カプラ、１１０…アレイ導波路、２００…光導波路回路、２０２…Ｓｉ基板、２０４…ＢＯＸ層、２０６、２０６Ａ、２０６Ｂ…ＳＯＩ層、２１２…電極、２１４…クラッド層、２１６…金属配線、２１８…パッシベーション層、２２０Ａ、２２０Ｂ…欠陥形成領域、２２２…コンタクト孔、２２４…マスク、２２６…レジストマスク

Claims (9)

  1. シリコン（Ｓｉ）基板と、
    前記Ｓｉ基板上に形成された埋め込み酸化膜（ＢＯＸ）層と、
    前記ＢＯＸ層上に形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層であって、前記ＳＯＩ層を主たる光伝送媒体とする光素子を含む、ＳＯＩ層と
    を備え、
    前記光素子の導波路の少なくとも一部が、一様に分布した熱的に不安定な結晶欠陥を含有することを特徴とする光導波路回路。
  2. １５０℃以上４００℃以下の熱処理により、前記結晶欠陥を含有する前記導波路の少なくとも一部の屈折率、及び／又は前記光導波路回路の透過スペクトルに不可逆的な変化が生じることを特徴とする請求項１に記載の光導波路回路。
  3. 前記ＳＯＩ層上に形成されたクラッド層と、
    前記クラッド層上に形成された金属配線と
    をさらに備え、
    前記Ｓｉ基板において、前記ＢＯＸ層に近接し且つ前記金属配線の下に位置する領域の少なくとも一部が、熱的に安定な結晶欠陥を含有することを特徴とする請求項１又は２に記載の光導波路回路。
  4. 前記結晶欠陥を含有する前記領域の少なくとも一部の抵抗率が、前記Ｓｉ基板の他の部分の抵抗率より高く、且つ５００Ω・ｃｍ以上であることを特徴とする請求項３に記載の光導波路回路。
  5. 前記結晶欠陥を含有する前記領域の少なくとも一部が、前記Ｓｉ基板と前記ＢＯＸ層との間の界面から５μｍ以上の深さにわたって存在することを特徴とする請求項３又は４に記載の光導波路回路。
  6. 前記金属配線及び前記クラッド層の上に形成されたパッシベーション層をさらに備え、
    前記結晶欠陥を含有する前記領域の少なくとも一部が、前記パッシベーション層の前記クラッド層とは反対側の表面から１０μｍ以上の深さにわたって存在することを特徴とする請求項３乃至５のいずれか１項に記載の光導波路回路。
  7. 前記Ｓｉ基板において、前記ＢＯＸ層に近接し且つ前記光素子の導波路の下に位置する領域の少なくとも一部が、熱的に安定な結晶欠陥を含有することを特徴とする請求項１乃至６のいずれか１項に記載の光導波路回路。
  8. シリコン（Ｓｉ）基板上に形成された埋め込み酸化膜（ＢＯＸ）層上にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層を形成するステップと、
    前記ＳＯＩ層を加工して、前記ＳＯＩ層を主たる光伝送媒体とする光素子を形成するステップと、
    前記ＳＯＩ層上にクラッド層を形成するステップと、
    前記クラッド層上に金属配線を形成するステップと、
    高加速のイオン注入により、前記ＳＯＩ層中の前記光素子の少なくとも一部に熱的に不安定な結晶欠陥を生じさせるとともに、前記Ｓｉ基板中の前記ＢＯＸ層に近接し且つ前記金属配線の下に位置する領域の少なくとも一部に熱的に安定な結晶欠陥を生じさせるステップと
    を含む光導波路回路の製造方法。
  9. １Ｈ＋、３Ｈｅ＋及び４Ｈｅ＋から成る群から選択される１つ又は複数のイオン種が前記イオン注入に使用され、前記１つ又は複数のイオン種のうちの少なくとも１つのイオン種の注入エネルギーが１００万電子ボルト以上であり、前記少なくとも１つのイオン種の１平方センチメートル当たりのドーズ量が１×１０１２乃至１×１０１５個であることを特徴とする請求項８に記載の光導波路回路の製造方法。
JP2016171424A 2016-09-02 2016-09-02 光導波路回路及びその製造方法 Pending JP2018036575A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016171424A JP2018036575A (ja) 2016-09-02 2016-09-02 光導波路回路及びその製造方法
US15/692,062 US10247882B2 (en) 2016-09-02 2017-08-31 Optical waveguide circuit and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016171424A JP2018036575A (ja) 2016-09-02 2016-09-02 光導波路回路及びその製造方法

Publications (1)

Publication Number Publication Date
JP2018036575A true JP2018036575A (ja) 2018-03-08

Family

ID=61280496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016171424A Pending JP2018036575A (ja) 2016-09-02 2016-09-02 光導波路回路及びその製造方法

Country Status (2)

Country Link
US (1) US10247882B2 (ja)
JP (1) JP2018036575A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491768A (en) * 1994-07-27 1996-02-13 The Chinese University Of Hong Kong Optical waveguide employing modified gallium arsenide
JP2002090558A (ja) 2000-09-12 2002-03-27 Sumitomo Electric Ind Ltd ペルチェモジュール及び光導波路素子モジュール
US6732550B2 (en) * 2001-09-06 2004-05-11 Lightwave Microsystems, Inc. Method for performing a deep trench etch for a planar lightwave circuit
WO2003060599A2 (en) * 2001-12-27 2003-07-24 Bookham Technology Plc An in-line waveguide photo detector
JPWO2008111407A1 (ja) * 2007-03-09 2010-06-24 日本電気株式会社 熱光学位相シフタ

Also Published As

Publication number Publication date
US10247882B2 (en) 2019-04-02
US20180067260A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
JP6048578B2 (ja) 半導体受光素子及びその製造方法
TWI496252B (zh) 提供光子器件之熱隔離之方法及裝置
KR102806076B1 (ko) 포토닉스 구조 광 신호 전송 영역 제조
JP6330041B2 (ja) 光変調器、及びその製造方法
US10121927B2 (en) Semiconductor device and method of manufacturing the same
EP1785757A1 (en) Silicon Based Optical Waveguide Structures and Methods Of Manufacture
JP6744138B2 (ja) 半導体装置及びその製造方法、光インターコネクトシステム
US7251390B2 (en) Planar waveguide device
WO2015098027A1 (ja) 光導波路素子、及び、光導波路素子の製造方法
US6705124B2 (en) High-density plasma deposition process for fabricating a top clad for planar lightwave circuit devices
US11415747B2 (en) Optical integrated device and production method therefor
JP6656016B2 (ja) 半導体装置及び光インターコネクトシステム
Mogami et al. 1.2 Tbps/cm^ 2 Enabling Silicon Photonics IC Technology Based on 40-nm Generation Platform
JP5824929B2 (ja) 光半導体素子の製造方法
US9983353B2 (en) Method for the formation of nano-scale on-chip optical waveguide structures
US8041158B2 (en) Multithickness layered electronic-photonic devices
CN111952155B (zh) 半导体装置及其制造方法和半导体集成电路
JP2018036575A (ja) 光導波路回路及びその製造方法
CN110161626A (zh) 一种三维硅基模式选择开关及其制备方法
US10002883B2 (en) Semiconductor device and manufacturing method thereof
TWI871651B (zh) 光子器件、積體晶片及形成光子器件的方法
CN119987129A (zh) 一种刻蚀槽内金属电极制备方法
JP2005062538A (ja) 光導波路及びその製造方法
JP2004294655A (ja) 光導波路の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923