[go: up one dir, main page]

JP2018022890A - 半導体装置および当該半導体装置の作製方法 - Google Patents

半導体装置および当該半導体装置の作製方法 Download PDF

Info

Publication number
JP2018022890A
JP2018022890A JP2017143179A JP2017143179A JP2018022890A JP 2018022890 A JP2018022890 A JP 2018022890A JP 2017143179 A JP2017143179 A JP 2017143179A JP 2017143179 A JP2017143179 A JP 2017143179A JP 2018022890 A JP2018022890 A JP 2018022890A
Authority
JP
Japan
Prior art keywords
metal oxide
insulating film
semiconductor device
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017143179A
Other languages
English (en)
Other versions
JP7016630B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
安孝 中澤
Yasutaka Nakazawa
安孝 中澤
拓哉 半田
Takuya Handa
拓哉 半田
正寛 渡邊
Masahiro Watanabe
正寛 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018022890A publication Critical patent/JP2018022890A/ja
Application granted granted Critical
Publication of JP7016630B2 publication Critical patent/JP7016630B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10P14/6938—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H10P14/00—
    • H10P14/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10P14/3426—
    • H10P14/3434—

Landscapes

  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

【課題】半導体装置に良好な電気特性を付与する。または信頼性の高い半導体装置を提供する。【解決手段】金属酸化物を有する半導体装置であって、半導体装置は、ゲート電極と、ゲート電極上の第１の絶縁膜と、第１の絶縁膜上の金属酸化物と、金属酸化物上の一対の電極と、金属酸化物と接する第２の絶縁膜と、を有し、金属酸化物は、第１の金属酸化物と、第１の金属酸化物の上面に接する第２の金属酸化物と、を有し、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコンなど）と、Ｚｎと、を有し、第１の金属酸化物は、第２の金属酸化物よりも結晶性が低い領域を有し、第２の絶縁膜は、第２の金属酸化物よりも厚さが薄い領域を有する。【選択図】図１

Description

本発明の一態様は、金属酸化物を有する半導体装置に関する。または、本発明の一態様は、上記半導体装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
トランジスタに適用可能な半導体材料として、酸化物が注目されている。例えば、特許文献１では、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−Ｏ系酸化物、Ｉｎ−Ｏ系酸化物、Ｉｎ−Ｇａ−Ｏ系酸化物、及びＳｎ−Ｉｎ−Ｚｎ−Ｏ系酸化物のうちのいずれかである非晶質酸化物を有する電界効果型トランジスタが開示されている。
また、非特許文献１では、トランジスタの活性層として、Ｉｎ−Ｚｎ−Ｏ系酸化物と、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物との２層積層の金属酸化物を有する構造が検討されている。
特許第５１１８８１０号公報
Ｊｏｈｎ Ｆ． Ｗａｇｅｒ、「Ｏｘｉｄｅ ＴＦＴｓ：Ａ Ｐｒｏｇｒｅｓｓ Ｒｅｐｏｒｔ」、Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ １／１６、ＳＩＤ ２０１６、 Ｊａｎ／Ｆｅｂ ２０１６、Ｖｏｌ．３２，Ｎｏ．１， ｐ．１６−２１
特許文献１では、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｎ−Ｏ系酸化物、Ｉｎ−Ｏ系酸化物、Ｉｎ−Ｇａ−Ｏ系酸化物、及びＳｎ−Ｉｎ−Ｚｎ−Ｏ系酸化物のうちのいずれかである非晶質酸化物を用いて、トランジスタの活性層を形成している。言い換えると、トランジスタの活性層は、上記酸化物のいずれか１つの非晶質酸化物を有している。トランジスタの活性層が、上記非晶質酸化物のいずれか１つから構成された場合、トランジスタの電気特性の１つであるオン電流が低くなるといった問題がある。または、トランジスタの活性層が、上記非晶質酸化物のいずれか１つから構成された場合、トランジスタの信頼性が悪くなるといった問題がある。
また、非特許文献１では、チャネル保護型のボトムゲート型のトランジスタにおいて、トランジスタの活性層として、Ｉｎ−Ｚｎ酸化物と、Ｉｎ−Ｇａ−Ｚｎ酸化物との２層積層とし、チャネルが形成されるＩｎ−Ｚｎ酸化物の膜厚を１０ｎｍとすることで、高い電界効果移動度（μ＝６２ｃｍ２Ｖ−１ｓ−１）を実現している。一方で、トランジスタ特性の一つであるＳ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、ＳＳともいう）が０．４１Ｖ／ｄｅｃａｄｅと大きい。また、トランジスタ特性の一つである、しきい値電圧（Ｖｔｈともいう）が−２．９Ｖであり、所謂ノーマリーオンのトランジスタ特性である。
上述の問題に鑑み、本発明の一態様は、半導体装置に良好な電気特性を付与することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な構成の半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な構成の半導体装置の作製方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、金属酸化物を有する半導体装置であって、半導体装置は、ゲート電極と、ゲート電極上の第１の絶縁膜と、第１の絶縁膜上の金属酸化物と、金属酸化物上の一対の電極と、金属酸化物と接する第２の絶縁膜と、を有し、金属酸化物は、第１の金属酸化物と、第１の金属酸化物の上面に接する第２の金属酸化物と、を有し、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有し、第１の金属酸化物は、第２の金属酸化物よりも結晶性が低い領域を有し、第２の絶縁膜は、第２の金属酸化物よりも厚さが薄い領域を有する。
また、本発明の他の一態様は、金属酸化物を有する半導体装置であって、半導体装置は、ゲート電極と、ゲート電極上の第１の絶縁膜と、第１の絶縁膜上の金属酸化物と、金属酸化物上の一対の電極と、金属酸化物と接する第２の絶縁膜と、を有し、金属酸化物は、第１の金属酸化物と、第１の金属酸化物の上面に接する第２の金属酸化物と、第１の金属酸化物の下面に接する第３の金属酸化物と、を有し、第１の金属酸化物、第２の金属酸化物、及び第３の金属酸化物は、それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有し、第１の金属酸化物は、第２の金属酸化物よりも結晶性が低い領域を有し、第２の絶縁膜は、第２の金属酸化物よりも厚さが薄い領域を有する。
上記態様において、第２の絶縁膜は、シリコンと、窒素及び酸素のいずれか一方または双方と、を有すると好ましい。また、上記態様において、第２の絶縁膜は、シリコンと、酸素と、を含む第１の層と、シリコンと、窒素と、を含む第２の層と、を有すると好ましい。また、上記態様において、第２の絶縁膜は、厚さが０．３ｎｍ以上１０ｎｍ以下の領域を有すると好ましい。
また、上記態様において、半導体装置は、第２の絶縁膜上に、さらに第３の絶縁膜を有し、第３の絶縁膜は、樹脂材料を含むと好ましい。
また、上記態様において、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの含有量が４０％以上５０％以下の領域と、Ｍの含有量が５％以上３０％以下の領域と、を有すると好ましい。
また、上記態様において、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの原子数比が４の場合、Ｍの原子数比が１．５以上２．５以下であり、且つＺｎの原子数比が２以上４以下であると好ましい。
また、上記態様において、第１の金属酸化物及び第２の金属酸化物は、それぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの原子数比が５の場合、Ｍの原子数比が０．５以上１．５以下であり、且つＺｎの原子数比が５以上７以下であると好ましい。
また、上記態様において、金属酸化物をＸＲＤ分析により測定した場合に、第１の金属酸化物は、２θ＝３１°近傍にピークが観察されず、第２の金属酸化物は、２θ＝３１°近傍にピークが観察されると好ましい。
また、上記態様において、第１の金属酸化物、第２の金属酸化物、及び第３の金属酸化物は、それぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの原子数比が４の場合、Ｍの原子数比が１．５以上２．５以下であり、且つＺｎの原子数比が２以上４以下であると好ましい。
また、上記態様において、第１の金属酸化物、第２の金属酸化物、及び第３の金属酸化物は、それぞれ、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの原子数比が５の場合、Ｍの原子数比が０．５以上１．５以下であり、且つＺｎの原子数比が５以上７以下であると好ましい。
また、上記態様において、金属酸化物をＸＲＤ分析により測定した場合に、第１の金属酸化物は、２θ＝３１°近傍にピークが観察されず、第２の金属酸化物及び第３の金属酸化物は、２θ＝３１°近傍にピークが観察されると好ましい。
また、本発明の他の一態様は、金属酸化物を有する半導体装置の作製方法であって、基板上に、ゲート電極を形成する工程と、基板、及びゲート電極上に第１の絶縁膜を形成する工程と、第１の絶縁膜上に金属酸化物を形成する工程と、金属酸化物上に一対の電極を形成する工程と、金属酸化物上に第２の絶縁膜を形成する工程と、を有し、第２の絶縁膜を形成する工程は、ＣＶＤ装置の真空チャンバーにて行われ、真空チャンバー内に原料ガスを供給し、金属酸化物上に原料ガスを付着させる第１のステップと、原料ガスを排気する第２のステップと、真空チャンバー内に窒素ガス及び酸素ガスのいずれか一方または双方を供給し、金属酸化物上にプラズマを発生させる第３のステップと、を有する。
また、本発明の他の一態様は、金属酸化物を有する半導体装置の作製方法であって、基板上に、ゲート電極を形成する工程と、基板、及びゲート電極上に第１の絶縁膜を形成する工程と、第１の絶縁膜上に金属酸化物を形成する工程と、金属酸化物上に一対の電極を形成する工程と、金属酸化物上に第２の絶縁膜を形成する工程と、を有し、第２の絶縁膜を形成する工程は、ＣＶＤ装置の真空チャンバーにて行われ、真空チャンバー内に原料ガスを供給し、金属酸化物上に原料ガスを付着させる第１のステップと、原料ガスを排気する第２のステップと、真空チャンバー内に酸素ガスを供給し、金属酸化物上にプラズマを発生させ、金属酸化物上にシリコンと、酸素とを含む第１の層を形成する第３のステップと、真空チャンバー内に酸素ガスを供給し、第１の層に酸素を添加する第４のステップと、真空チャンバー内に原料ガスを供給し、第１の層上に原料ガスを付着させる第５のステップと、原料ガスを排気する第６のステップと、真空チャンバー内に窒素ガスを供給し、第１の層上にプラズマを発生させ、第１の層上にシリコンと、窒素とを含む第２の層を形成する第７のステップと、を有する。
上記態様において、原料ガスは、シランを含むと好ましい。
本発明の一態様により、半導体装置に良好な電気特性を付与することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、新規な構成の半導体装置を提供することができる。または、本発明の一態様により、新規な構成の半導体装置の作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置を説明する上面図及び断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 絶縁膜の形成方法を説明するフローチャート。 絶縁膜の形成方法を説明するフローチャート。 エネルギーバンドを説明する図。 金属酸化物の構成の概念を説明する断面図。 金属酸化物の構成の概念を説明する断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示パネルの構成例を説明する図。 表示パネルの構成例を説明する図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、チャネル領域を介してソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置、及び当該半導体装置の作製方法について、図１乃至図１４を参照して説明する。
＜１−１．半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ａの上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００Ａの構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
トランジスタ１００Ａは、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の金属酸化物１０８と、金属酸化物１０８上の導電膜１１２ａと、金属酸化物１０８上の導電膜１１２ｂと、を有する。また、トランジスタ１００Ａ上、具体的には、金属酸化物１０８、導電膜１１２ａ、及び導電膜１１２ｂ上には、絶縁膜１１５が形成されている。
なお、トランジスタ１００Ａは、所謂チャネルエッチ型のトランジスタである。
また、絶縁膜１１５は、シリコンと、窒素及び酸素のいずれか一方または双方と、を有し、絶縁膜１１５は、厚さが０．３ｎｍ以上１０ｎｍ以下の領域を有すると好ましい。例えば、絶縁膜１１５としては、シリコンと、酸素とを含む第１の層と、シリコンと、窒素とを含む第２の層が積層された膜を用いると好適である。なお、絶縁膜１１５の形成条件としては、ＰＡ ＡＬＤ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いると好ましい。ＰＡ ＡＬＤ法を用いることで、被覆性の高い絶縁膜１１５を形成することができる。
また、絶縁膜１１５として、ＰＡ ＡＬＤ法を用いることで、ａ−Ｓｉ（アモルファスシリコン）の製造ラインで絶縁膜１１５を形成することができる。例えば、トランジスタの半導体層を、ａ−Ｓｉから金属酸化物に置き換える場合、追加の設備投資などが少なく、既存の製造ラインの装置を用いることができる。
ＰＡ ＡＬＤ法としては、例えば、ＰＥＣＶＤ装置の真空チャンバー内に、原料ガスとしてＳｉＨ４ガスを導入し、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に、原子レベルにＳｉＨ４ガスを付着させた後、原料ガスの排気を行い、その後、窒素ガスまたは酸素ガスを用いてプラズマ処理を行うことで、絶縁膜１１５を形成することができる。
なお、ＰＡ ＡＬＤ法を用いて金属酸化物１０８上に絶縁膜を形成する、別言すると金属酸化物１０８のバックチャネル側の絶縁膜の形成方法として、ＰＡ ＡＬＤ法を用いると、成膜ダメージを低減することができるため好適である。
また、金属酸化物１０８は、絶縁膜１０６上の金属酸化物１０８＿１と、金属酸化物１０８＿１の上面に接する金属酸化物１０８＿２と、を有する。
なお、金属酸化物１０８＿１、及び金属酸化物１０８＿２は、それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有する。特に、元素Ｍとしてはガリウムが好ましい。
また、金属酸化物１０８＿１及び金属酸化物１０８＿２は、それぞれＩｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎの含有量が４０％以上５０％以下の領域と、Ｍの含有量が５％以上３０％以下の領域と、を有する。金属酸化物１０８＿１及び金属酸化物１０８＿２が、それぞれ上記の領域を有することで、キャリア密度を高めることができる。
具体的には、金属酸化物１０８＿１及び金属酸化物１０８＿２のＩｎ、Ｍ、及びＺｎの原子数の比を、それぞれＩｎ：Ｍ：Ｚｎ＝４：２：３近傍、またはＩｎ：Ｍ：Ｚｎ＝５：１：６近傍とすると好ましい。ここで、４：２：３近傍とは、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下である。また、５：１：６近傍とは、Ｉｎ、Ｍ、及びＺｎの原子数の総和に対して、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下である。
また、金属酸化物１０８＿１は、金属酸化物１０８＿２よりも結晶性が低い領域を有すると好ましい。金属酸化物１０８＿１が、金属酸化物１０８＿２よりも結晶性が低い領域を有することで、キャリア密度を高め、且つ信頼性の高い半導体装置とすることができる。例えば、トランジスタ１００Ａは、チャネルエッチ型のトランジスタであるため、金属酸化物１０８＿１よりも金属酸化物１０８＿２の結晶性を高めることで、金属酸化物１０８＿２が金属酸化物１０８＿１のエッチングストッパとして機能する。
また、金属酸化物１０８＿２のＩｎ、Ｍ、及びＺｎの原子数の比を上記範囲とすることで、金属酸化物１０８＿２と、導電膜１１２ａ、１１２ｂとの接触抵抗を低くすることができる。
また、金属酸化物１０８＿２と、絶縁膜１１５との厚さを比較した場合、絶縁膜１１５は、金属酸化物１０８＿２よりも厚さが薄いと好ましい。絶縁膜１１５の厚さを金属酸化物１０８＿２よりも薄くすることで、絶縁膜１１５の応力が金属酸化物１０８＿２へ与える影響を低減することができる。したがって、電気特性の変動が少ないトランジスタを提供することができる。
なお、金属酸化物１０８を上記構成とすることでトランジスタ１００Ａの電界効果移動度を高くすることができる。具体的には、トランジスタ１００Ａの電界効果移動度が５０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００Ａの電界効果移動度が１００ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
なお、金属酸化物１０８＿１及び金属酸化物１０８＿２の結晶構造は、特に限定されない。金属酸化物１０８＿１及び金属酸化物１０８＿２は、それぞれ単結晶構造または非単結晶構造のいずれか一方または双方でもよい。
非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、及び非晶質構造を含む。また、結晶構造としては、ビックスバイト型の結晶構造、層状の結晶構造などが挙げられる。また、ビックスバイト型の結晶構造と、層状の結晶構造との双方を含む混晶構造としてもよい。
また、金属酸化物１０８＿２は、層状の結晶構造、特にｃ軸配向性を有する結晶構造を有すると好適である。別言すると、金属酸化物１０８＿２は、ＣＡＡＣ−ＯＳであると好適である。
例えば、金属酸化物１０８＿１を、微結晶構造とし、金属酸化物１０８＿２を、ｃ軸配向性を有する結晶構造とすると好適である。別言すると、金属酸化物１０８＿１は、金属酸化物１０８＿２よりも結晶性が低い領域を有する。なお、金属酸化物１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
例えば、金属酸化物１０８をＸＲＤ分析により測定した場合に、金属酸化物１０８＿１は、２θ＝３１°近傍にピークが観察され難く、金属酸化物１０８＿２は、２θ＝３１°近傍にピークが観察される。
金属酸化物１０８＿１が結晶性の低い領域を有する場合、以下の優れた効果を有する。
まず、金属酸化物１０８＿１中に形成されうる酸素欠損について説明を行う。
金属酸化物１０８＿１に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、金属酸化物１０８＿１中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。金属酸化物１０８＿１中にキャリア供給源が生成されると、金属酸化物１０８＿１を有するトランジスタ１００Ａの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、金属酸化物１０８＿１においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、金属酸化物１０８＿１上に金属酸化物１０８＿２が形成される。金属酸化物１０８＿２は、金属酸化物１０８＿１よりも酸素を多く含有する構成である。金属酸化物１０８＿２の形成時または、金属酸化物１０８＿２の形成後に、金属酸化物１０８＿２から金属酸化物１０８＿１に酸素または過剰酸素が移動することで、金属酸化物１０８＿１中の酸素欠損を低減することが可能となる。
また、金属酸化物１０８＿２の形成時に、酸素を多く含む雰囲気とすることで、金属酸化物１０８＿２の結晶性を高めることができる。
金属酸化物１０８＿２の結晶性を高めることで、金属酸化物１０８＿１に混入しうる不純物を抑制することができる。特に、金属酸化物１０８＿２の結晶性を高めることで、導電膜１１２ａ、１１２ｂを加工する際に、金属酸化物１０８＿１へのダメージを抑制することができる。金属酸化物１０８の表面、すなわち金属酸化物１０８＿２の表面は、導電膜１１２ａ、１１２ｂの加工の際のエッチャントまたはエッチングガスに曝される。しかしながら、金属酸化物１０８＿２は、結晶性が高い領域を有するため、結晶性が低い金属酸化物１０８＿１と比較してエッチング耐性に優れる。したがって、金属酸化物１０８＿２は、エッチングストッパとして機能する。
なお、金属酸化物１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。なお、金属酸化物中の不純物としては、代表的には水、水素などが挙げられる。また、本明細書等において、金属酸化物中から水及び水素を低減または除去することを、脱水化、脱水素化と表す場合がある。また、金属酸化物に酸素を添加することを、加酸素化と表す場合があり、加酸素化され且つ化学量論的組成よりも過剰の酸素を有する状態を過酸素化状態と表す場合がある。
高純度真性または実質的に高純度真性である金属酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物は、オフ電流が著しく小さく、チャネル幅Ｗが１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
また、金属酸化物１０８＿１は、金属酸化物１０８＿２よりも結晶性が低い領域を有することで、キャリア密度が高くなる場合がある。金属酸化物１０８＿１のキャリア密度が高くなると、金属酸化物１０８＿１の伝導帯に対してフェルミ準位が相対的に高くなる場合がある。これにより、金属酸化物１０８＿１の伝導帯の下端が低くなり、金属酸化物１０８＿１の伝導帯下端と、ゲート絶縁膜（ここでは、絶縁膜１０６）中に形成されうるトラップ準位とのエネルギー差が大きくなる場合がある。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなり、トランジスタのしきい値電圧の変動を小さくできる場合がある。また、金属酸化物１０８＿１のキャリア密度が高くなると、金属酸化物１０８の電界効果移動度を高めることができる。
なお、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａにおいて、絶縁膜１０６は、トランジスタ１００Ａのゲート絶縁膜としての機能を有し、絶縁膜１１５は、トランジスタ１００Ａの保護絶縁膜としての機能を有する。また、トランジスタ１００Ａにおいて、導電膜１０４は、ゲート電極としての機能を有し、導電膜１１２ａは、ソース電極としての機能を有し、導電膜１１２ｂは、ドレイン電極としての機能を有する。なお、本明細書等において、絶縁膜１０６を第１の絶縁膜と、絶縁膜１１５を第２の絶縁膜と、それぞれ呼称する場合がある。
＜１−２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００Ａを形成してもよい。または、基板１０２とトランジスタ１００Ａとの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００Ａは耐熱性の劣る基板や可撓性の基板にも転載できる。
［導電膜］
ゲート電極として機能する導電膜１０４、ソース電極として機能する導電膜１１２ａ、及びドレイン電極として機能する導電膜１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜１０４、１１２ａ、１１２ｂには、インジウムと錫とを有する酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の酸化物導電体または酸化物半導体を適用することもできる。
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
また、導電膜１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、導電膜１１２ａ、１１２ｂには、上述の金属元素の中でも、特に銅、チタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、導電膜１１２ａ、１１２ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、金属酸化物１０８と接する導電膜、または金属酸化物１０８の近傍の導電膜として、最も好適に用いることができる。また、導電膜１１２ａ、１１２ｂとして、銅膜を用いると、導電膜１１２ａ、１１２ｂの抵抗を低くすることができるため好適である。
また、導電膜１１２ａ、１１２ｂを、無電解めっき法により形成することができる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができるため、好適である。
［ゲート絶縁膜として機能する絶縁膜］
トランジスタ１００Ａのゲート絶縁膜として機能する絶縁膜１０６としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁膜１０６を、積層構造、または３層以上の積層構造としてもよい。
また、トランジスタ１００Ａのチャネル領域として機能する金属酸化物１０８と接する絶縁膜１０６は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。
ただし、上記構成に限定されず、金属酸化物１０８と接する絶縁膜に、窒化物絶縁膜を用いる構成としてもよい。当該構成の一例としては、窒化シリコン膜を形成し、当該窒化シリコン膜の表面に酸素プラズマ処理などを行うことで、窒化シリコン膜の表面を酸化させる構成などが挙げられる。なお、窒化シリコン膜の表面に酸素プラズマ処理などを行った場合、窒化シリコン膜の表面は原子レベルで酸化されている場合があるため、トランジスタの断面の観察等を行っても、酸素が検出されない可能性がある。すなわち、トランジスタの断面の観察を行った場合、窒化シリコン膜と、金属酸化物とが、接しているように観察される場合がある。
なお、窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を厚膜化することができる。よって、トランジスタの絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
［金属酸化物］
金属酸化物１０８としては、先に示す材料を用いることができる。
金属酸化物１０８＿１及び金属酸化物１０８＿２が、それぞれＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
なお、成膜される金属酸化物１０８＿１及び金属酸化物１０８＿２の原子数比は、それぞれ上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物１０８＿１及び金属酸化物１０８＿２に用いるスパッタリングターゲットの組成が、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物１０８＿１及び金属酸化物１０８＿２の組成は、それぞれＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
また、金属酸化物１０８＿１及び金属酸化物１０８＿２は、それぞれエネルギーギャップが２．５ｅＶ以上、好ましくは３．０ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタ１００Ａのオフ電流を低減することができる。
［保護絶縁膜として機能する絶縁膜］
絶縁膜１１５は、トランジスタ１００Ａの保護絶縁膜としての機能、及び金属酸化物１０８に酸素を供給する機能のいずれか一方または双方を有する。
例えば、絶縁膜１１５としては、シリコンと、窒素及び酸素のいずれか一方または双方とを有すると好ましい。また、絶縁膜１１５としては、シリコンと、酸素と、を含む第１の層と、シリコンと、窒素と、を含む第２の層と、を有すると好ましい。
絶縁膜１１５としては、ＰＡ ＡＬＤ法を用いて形成することができる。
なお、ＰＡ ＡＬＤ法を用いて絶縁膜１１５を形成する場合、絶縁膜１１５は、０．３ｎｍ以上１０ｎｍ以下、好ましくは０．３ｎｍ以上５ｎｍ以下、さらに好ましくは０．３ｎｍ以上３ｎｍ以下の厚さで形成される。別言すると、絶縁膜１１５は、厚さが０．３ｎｍ以上１０ｎｍ以下の領域を有する。
なお、トランジスタの断面の観察を行う際に、絶縁膜１１５の厚さが上記の範囲であると、絶縁膜１１５を観察できない場合がある。絶縁膜１１５としては、例えば、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による分析を行うことで、評価することができる。例えば、絶縁膜１１５がシリコンと、窒素とを有する場合、シリコンと窒素に起因する結合ピークが観察される。また、絶縁膜１１５がシリコンと、酸素とを有する場合、シリコンと酸素に起因する結合ピークが観察される。
また、絶縁膜１１５は、窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下、代表的にはＮＯまたはＮＯ２）に起因する準位密度が低い絶縁膜を用いると好ましい。
窒素酸化物は、絶縁膜１１５などに準位を形成する。当該準位は、金属酸化物１０８のエネルギーギャップ内に位置する。例えば、当該窒素酸化物に起因する準位密度は、金属酸化物１０８の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と、金属酸化物１０８の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）との間に形成され得る場合がある。そのため、窒素酸化物が、絶縁膜１１５及び金属酸化物１０８の界面に拡散すると、当該準位が絶縁膜１１５側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１５及び金属酸化物１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
絶縁膜１１５として、窒素酸化物に起因する準位密度が低い絶縁膜とすることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、上記記載の、導電膜、絶縁膜、金属酸化物などの様々な膜としては、スパッタリング法やＰＥＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。また、熱ＣＶＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
また、ＡＬＤ法としては、原料ガスをチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板上に膜を堆積させればよい。
＜１−３．半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａの変形例について、図２を用いて説明する。
また、図２（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｂの上面図であり、図２（Ｂ）は、図２（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図２（Ｃ）は、図２（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｂは、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４上の絶縁膜１０６と、絶縁膜１０６上の金属酸化物１０８と、金属酸化物１０８上の導電膜１１２ａと、金属酸化物１０８上の導電膜１１２ｂと、金属酸化物１０８、導電膜１１２ａ、及び導電膜１１２ｂ上の絶縁膜１１５と、絶縁膜１１５上の絶縁膜１１６と、絶縁膜１１６上の導電膜１２０ａと、絶縁膜１１６上の導電膜１２０ｂと、を有する。
また、絶縁膜１０６は、開口部１５１を有し、絶縁膜１０６上には、開口部１５１を介して導電膜１０４と電気的に接続される導電膜１１２ｃが形成される。また、絶縁膜１１５及び絶縁膜１１６は、導電膜１１２ｂに達する開口部１５２ａと、導電膜１１２ｃに達する開口部１５２ｂとを有する。
なお、トランジスタ１００Ｂにおいて、絶縁膜１０６は、トランジスタ１００Ｂの第１のゲート絶縁膜としての機能を有し、絶縁膜１１５、１１６は、トランジスタ１００Ｂの第２のゲート絶縁膜としての機能を有する。また、トランジスタ１００Ｂにおいて、導電膜１０４は、第１のゲート電極としての機能を有し、導電膜１１２ａは、ソース電極としての機能を有し、導電膜１１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ１００Ｂにおいて、導電膜１２０ａは、第２のゲート電極としての機能を有し、導電膜１２０ｂは、表示装置の画素電極としての機能を有する。
なお、図２（Ｃ）に示すように、導電膜１２０ａは、開口部１５２ｂ、１５１を介して導電膜１０４と電気的に接続される。よって、導電膜１０４と、導電膜１２０ａとは、同じ電位が与えられる。
また、図２（Ｃ）に示すように、金属酸化物１０８は、導電膜１０４、及び導電膜１２０ａと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。導電膜１２０ａのチャネル長方向の長さ、及び導電膜１２０ａのチャネル幅方向の長さは、金属酸化物１０８のチャネル長方向の長さ、及び金属酸化物１０８のチャネル幅方向の長さよりもそれぞれ長く、金属酸化物１０８の全体は、絶縁膜１１５、１１６を介して導電膜１２０ａに覆われている。
別言すると、導電膜１０４及び導電膜１２０ａは、絶縁膜１０６、１１５、１１６に設けられる開口部において接続され、且つ金属酸化物１０８の側端部よりも外側に位置する領域を有する。
このような構成を有することで、トランジスタ１００Ｂに含まれる金属酸化物１０８を、導電膜１０４及び導電膜１２０ａの電界によって電気的に囲むことができる。トランジスタ１００Ｂのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される金属酸化物を、電気的に囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ（Ｓ−Ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ｂは、Ｓ−Ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に金属酸化物１０８に印加することができるため、トランジスタ１００Ｂの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ｂを微細化することが可能となる。また、トランジスタ１００Ｂは、金属酸化物１０８が、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導電膜１２０ａによって囲まれた構造を有するため、トランジスタ１００Ｂの機械的強度を高めることができる。
＜第２のゲート絶縁膜として機能する絶縁膜＞
ここで、第２のゲート絶縁膜として機能する絶縁膜１１６に用いることのできる材料について説明する。絶縁膜１１６としては、絶縁性材料であればよく、無機材料または有機材料の一方または双方を用いることができる。無機材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどを用いることができる。有機材料としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する樹脂材料を用いることができる。絶縁膜１１６として、有機材料、例えばアクリル樹脂を用いると、平坦性を高くすることができ、且つ生産性が高いため好適である。
また、導電膜１２０ａ、１２０ｂとしては、先に示す導電膜１０４、１１２ａ、１１２ｂに列挙した材料と同様の材料を用いることができる。特に導電膜１２０ａ、１２０ｂとしては、酸化物導電膜（ＯＣ）が好ましい。導電膜１２０ａ、１２０ｂに酸化物導電膜を用いることで、絶縁膜１１５、１１６中に酸素を添加することができる。
なお、トランジスタ１００Ｂのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
＜１−４．半導体装置の構成例３＞
次に、図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂの変形例について、図３を用いて説明する。
図３（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｃの上面図であり、図３（Ｂ）は、図３（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図３（Ｃ）は、図３（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｃは、先に示すトランジスタ１００Ｂが有する金属酸化物１０８を３層の積層構造とした構成である。トランジスタ１００Ｃの金属酸化物１０８は、絶縁膜１０６上の金属酸化物１０８＿３と、金属酸化物１０８＿３上の金属酸化物１０８＿１と、金属酸化物１０８＿１上の金属酸化物１０８＿２と、を有する。
＜１−５．バンド構造＞
ここで、金属酸化物１０８を積層構造とした場合のバンド構造について、図１４を用いて説明する。
図１４（Ａ）は、絶縁膜１０６、金属酸化物１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１５を有する積層構造の膜厚方向のバンド構造の一例である。また、図１４（Ｂ）は、絶縁膜１０６、金属酸化物１０８＿１、１０８＿２、及び絶縁膜１１５を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０６、金属酸化物１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１５の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
図１４（Ａ）に示すように、金属酸化物１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図１４（Ｂ）に示すように、金属酸化物１０８＿１、１０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、金属酸化物１０８＿１と金属酸化物１０８＿２との界面、または金属酸化物１０８＿１と金属酸化物１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
金属酸化物１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図１４（Ａ）（Ｂ）に示す構成とすることで金属酸化物１０８＿１がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が金属酸化物１０８＿１に形成されることがわかる。
なお、金属酸化物１０８＿２、１０８＿３を設けることにより、金属酸化物１０８＿１に形成されうるトラップ準位を金属酸化物１０８＿２または金属酸化物１０８＿３に設けることができる。したがって、金属酸化物１０８＿１には、トラップ準位が形成され難い構造となる。
また、トラップ準位がチャネル領域として機能する金属酸化物１０８＿１の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が金属酸化物１０８＿１の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、金属酸化物１０８＿２、１０８＿３は、金属酸化物１０８＿１よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、金属酸化物１０８＿１の伝導帯下端のエネルギー準位と、金属酸化物１０８＿２、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、金属酸化物１０８＿２、１０８＿３の電子親和力と、金属酸化物１０８＿１の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、金属酸化物１０８＿１が主な電流経路となる。すなわち、金属酸化物１０８＿１は、チャネル領域としての機能を有する。また、金属酸化物１０８＿２、１０８＿３は、チャネル領域が形成される金属酸化物１０８＿１を構成する金属元素の一種以上から構成される金属酸化物を用いると好ましい。このような構成とすることで、金属酸化物１０８＿１と金属酸化物１０８＿２との界面、または金属酸化物１０８＿１と金属酸化物１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、金属酸化物１０８＿２、１０８＿３は、膜中にスピネル型の結晶構造が含まれないことが好ましい。金属酸化物１０８＿２、１０８＿３の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０ａ、１２０ｂの構成元素が金属酸化物１０８＿１へ拡散してしまう場合がある。なお、金属酸化物１０８＿２、１０８＿３がＣＡＡＣ−ＯＳである場合、導電膜１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
なお、金属酸化物１０８＿２、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットなどを用いて形成することができる。なお、金属酸化物１０８＿２、１０８＿３としては、上記の金属酸化物ターゲットに限定されず、金属酸化物１０８＿１と同等の組成の金属酸化物ターゲットを用いてもよい。
＜１−６．半導体装置の構成例４＞
次に、図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂの変形例について、図４乃至図６を用いて説明する。
図４（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｄの上面図であり、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｄは、先に示すトランジスタ１００Ｂが有する導電膜１１２ａ、１１２ｂ、１１２ｃを３層の積層構造とした構成である。
トランジスタ１００Ｄが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１２ａ＿１上の導電膜１１２ａ＿２と、導電膜１１２ａ＿２上の導電膜１１２ａ＿３と、を有する。また、トランジスタ１００Ｄが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２と、導電膜１１２ｂ＿２上の導電膜１１２ｂ＿３と、を有する。また、トランジスタ１００Ｄが有する導電膜１１２ｃは、導電膜１１２ｃ＿１と、導電膜１１２ｃ＿１上の導電膜１１２ｃ＿２と、導電膜１１２ｃ＿２上の導電膜１１２ｃ＿３と、を有する。
例えば、導電膜１１２ａ＿１、導電膜１１２ｂ＿１、導電膜１１２ａ＿３、及び導電膜１１２ｂ＿３としては、チタン、タングステン、タンタル、モリブデン、インジウム、ガリウム、錫、及び亜鉛の中から選ばれるいずれか一つまたは複数を有すると好適である。また、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２としては、銅、アルミニウム、及び銀の中から選ばれるいずれか一つまたは複数を有すると好適である。
より具体的には、導電膜１１２ａ＿１、導電膜１１２ｂ＿１、導電膜１１２ａ＿３、及び導電膜１１２ｂ＿３にチタンを用い、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２に銅を用いることができる。
上記構成とすることで、導電膜１１２ａ、１１２ｂの配線抵抗を低くし、且つ金属酸化物１０８への銅の拡散を抑制できるため好適である。また、上記構成とすることで、導電膜１１２ｂと、導電膜１２０ｂとの接続抵抗を低くすることができるため好適である。なお、トランジスタ１００Ｄのその他の構成は、先に示すトランジスタ１００Ｂと同様であり、同様の効果を奏する。
図５（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｅの上面図であり、図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図５（Ｃ）は、図５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｅは、先に示すトランジスタ１００Ｂが有する導電膜１１２ａ、１１２ｂを３層の積層構造とした構成である。また、トランジスタ１００Ｅは、先に示すトランジスタ１００Ｄが有する導電膜１１２ａ、１１２ｂと導電膜１１２ａ、１１２ｂの形状が異なる。
トランジスタ１００Ｅが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１２ａ＿１上の導電膜１１２ａ＿２と、導電膜１１２ａ＿２上の導電膜１１２ａ＿３と、を有する。また、トランジスタ１００Ｅが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２と、導電膜１１２ｂ＿２上の導電膜１１２ｂ＿３と、を有する。なお、導電膜１１２ａ＿１、導電膜１１２ａ＿２、導電膜１１２ａ＿３、導電膜１１２ｂ＿１、導電膜１１２ｂ＿２、及び導電膜１１２ｂ＿３としては、先に示す材料を用いることができる。
また、導電膜１１２ａ＿１の端部は、導電膜１１２ａ＿２の端部よりも外側に位置する領域を有し、導電膜１１２ａ＿３は、導電膜１１２ａ＿２の上面及び側面を覆い、且つ導電膜１１２ａ＿１と接する領域を有する。また、導電膜１１２ｂ＿１の端部は、導電膜１１２ｂ＿２の端部よりも外側に位置する領域を有し、導電膜１１２ｂ＿３は、導電膜１１２ｂ＿２の上面及び側面を覆い、且つ導電膜１１２ｂ＿１と接する領域を有する。
上記構成とすることで、導電膜１１２ａ、１１２ｂの配線抵抗を低くし、且つ金属酸化物１０８への銅の拡散を抑制できるため好適である。なお、先に示すトランジスタ１００Ｄよりもトランジスタ１００Ｅに示す構造とした方が、銅の拡散を好適に抑制することができる。また、上記構成とすることで、導電膜１１２ｂと、導電膜１２０ｂとの接続抵抗を低くすることができるため好適である。なお、トランジスタ１００Ｅのその他の構成は、先に示すトランジスタ１００Ｂと同様であり、同様の効果を奏する。
また、図６（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００Ｆの上面図であり、図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図６（Ｃ）は、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
トランジスタ１００Ｆは、先に示すトランジスタ１００Ｂと、導電膜１１２ａ、１１２ｂの構造、絶縁膜１１５の構造、及び絶縁膜１１３ａ、１１３ｂを有する点が異なる。
トランジスタ１００Ｆが有する導電膜１１２ａは、導電膜１１２ａ＿１と、導電膜１１２ａ＿１上の導電膜１１２ａ＿２とを有する。また、導電膜１１２ａ＿２は、絶縁膜１１３ａにより覆われている。トランジスタ１００Ｆが有する導電膜１１２ｂは、導電膜１１２ｂ＿１と、導電膜１１２ｂ＿１上の導電膜１１２ｂ＿２とを有する。また、導電膜１１２ｂ＿２は、絶縁膜１１３ｂにより覆われている。
絶縁膜１１３ａ、１１３ｂとしては、例えば、ＰＡ ＡＬＤ法を用いて形成することができる。具体的には、導電膜１１２ａ＿２、導電膜１１２ｂ＿２を形成したのち、ＰＡ ＡＬＤ法により、導電膜１１２ａ＿２、導電膜１１２ｂ＿２の上面及び側面にシランガスなどを付着させることで形成することができる。なお、絶縁膜１１３ａ、１１３ｂとしては、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２の構成元素の一部を有する場合がある。例えば、導電膜１１２ａ＿２及び導電膜１１２ｂ＿２が銅を含む場合、絶縁膜１１３ａ、１１３ｂとしては、銅を含むシリサイドとなる場合がある。
また、トランジスタ１００Ｆが有する絶縁膜１１５は、絶縁膜１１５＿１と、絶縁膜１１５＿１上の絶縁膜１１５＿２とを有する。絶縁膜１１５＿１としては、シリコンと酸素を含む層とし、絶縁膜１１５＿２としては、シリコンと窒素を含む層とすることができる。絶縁膜１１５＿１をシリコンと酸素を含む層とすることで、金属酸化物１０８に酸素を供給することができる。また、絶縁膜１１５＿１上に絶縁膜１１５＿２を設けることで、絶縁膜１１５＿１が有する酸素が外部に放出するのを抑制する、または外部からの不純物が絶縁膜１１５＿１及び金属酸化物１０８に入り込むのを抑制することができる。
なお、トランジスタ１００Ｆのその他の構成は、先に示すトランジスタ１００Ｂと同様であり、同様の効果を奏する。また、本実施の形態に係るトランジスタは、上記の構造のトランジスタを、それぞれ自由に組み合わせることが可能である。
＜１−７．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置であるトランジスタ１００Ｂの作製方法について、図７乃至図１３を用いて説明する。
なお、図７（Ａ）乃至図７（Ｃ）、図８（Ａ）乃至図８（Ｃ）、図９（Ａ）乃至図９（Ｃ）、図１０（Ａ）乃至図１０（Ｃ）並びに図１１（Ａ）及び図１１（Ｂ）は、半導体装置の作製方法を説明する断面図である。また、図７（Ａ）乃至図７（Ｃ）、図８（Ａ）乃至図８（Ｃ）、図９（Ａ）乃至図９（Ｃ）、図１０（Ａ）乃至図１０（Ｃ）並びに図１１（Ａ）及び図１１（Ｂ）において、左側がチャネル長方向の断面図であり、右側がチャネル幅方向の断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、第１のゲート電極として機能する導電膜１０４を形成する。次に、導電膜１０４上に第１のゲート絶縁膜として機能する絶縁膜１０６を形成する（図７（Ａ）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、第１のゲート電極として機能する導電膜１０４として、厚さ５０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜とを、それぞれスパッタリング法により形成する。また、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とをＰＥＣＶＤ法により形成する。
なお、上記窒化シリコン膜は、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜とを有する、３層積層構造である。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃以下とすることができる。
窒化シリコン膜を上述の３層の積層構造とすることで、例えば、導電膜１０４に銅を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
また、上記第２の窒化シリコン膜の成膜前、及び成膜後にＰＡ ＡＬＤ法による処理、例えば、シランガスを供給し、その後当該シランガスを排気し、窒素ガスによるプラズマを発生させる処理を行うことで、上記第１の窒化シリコン膜、第３の窒化シリコン膜の成膜工程を省略してもよい。
次に、絶縁膜１０６上に金属酸化物１０８＿１＿０を形成する（図７（Ｂ）参照）。
なお、図７（Ｂ）は、絶縁膜１０６上に金属酸化物１０８＿１＿０を形成する際の成膜装置内部の断面模式図である。図７（Ｂ）では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット１９１と、ターゲット１９１の下方に形成されるプラズマ１９２とが、模式的に表されている。
なお、図７（Ｂ）において、絶縁膜１０６に添加される酸素または過剰酸素を模式的に破線の矢印で表している。例えば、金属酸化物１０８＿１＿０の成膜時に酸素ガスを用いる場合、絶縁膜１０６中に酸素を添加することができる。
金属酸化物１０８＿１＿０の厚さとしては、１ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすればよい。また、金属酸化物１０８＿１＿０は、不活性ガス（代表的にはＡｒガス）及び酸素ガスのいずれか一方または双方を用いて形成される。なお、金属酸化物１０８＿１＿０を形成する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上３０％未満、好ましくは５％以上１５％以下である。
上記範囲の酸素流量比で金属酸化物１０８＿１＿０を形成することで、金属酸化物１０８＿１＿０の結晶性を低くすることができる。
本実施の形態では、金属酸化物１０８＿１＿０の形成条件としては、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により形成する。また、金属酸化物１０８＿１＿０の形成時の基板温度を室温とし、成膜ガスとして流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとを用いる（酸素流量比１０％）。
次に、金属酸化物１０８＿１＿０上に金属酸化物１０８＿２＿０を形成する（図７（Ｃ）参照）。
なお、図７（Ｃ）は、金属酸化物１０８＿１＿０上に金属酸化物１０８＿２＿０を形成する際の成膜装置内部の断面模式図である。図７（Ｃ）では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット１９３と、ターゲット１９３の下方に形成されるプラズマ１９４とが、模式的に表されている。
なお、図７（Ｃ）において、金属酸化物１０８＿１＿０に添加される酸素または過剰酸素を模式的に破線の矢印で表している。例えば、金属酸化物１０８＿２＿０の成膜時に酸素ガスを用いる場合、金属酸化物１０８＿１＿０中に酸素を添加することができる。
また、金属酸化物１０８＿２＿０の厚さとしては、１０ｎｍより大きく１００ｎｍ以下、好ましくは２０ｎｍ以上５０ｎｍ以下とすればよい。また、金属酸化物１０８＿２＿０を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させると好適である。酸素ガスを含む雰囲気にてプラズマを放電させる際に、金属酸化物１０８＿２＿０の被形成面となる金属酸化物１０８＿１＿０中に酸素が添加される。なお、金属酸化物１０８＿２＿０を形成する際の酸素流量比としては、３０％以上１００％以下、好ましくは５０％以上１００％以下、さらに好ましくは７０％以上１００％以下である。
上記範囲の酸素流量比で金属酸化物１０８＿２＿０を形成することで、金属酸化物１０８＿２＿０の結晶性を高くすることができる。
本実施の形態では、金属酸化物１０８＿２＿０の形成条件としては、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法により形成する。また、金属酸化物１０８＿２＿０の形成時の基板温度を室温とし、成膜ガスとして流量２００ｓｃｃｍの酸素ガスを用いる（酸素流量比１００％）。
なお、上述したように金属酸化物１０８＿２＿０の形成条件としては、金属酸化物１０８＿１＿０よりも酸素流量比を高めると好ましい。別言すると、金属酸化物１０８＿１＿０は、金属酸化物１０８＿２＿０のよりも低い酸素分圧で形成されると好ましい。
金属酸化物１０８＿１＿０と、金属酸化物１０８＿２＿０との成膜時の酸素流量比を変えることで、結晶性の異なる積層膜を形成することができる。
また、金属酸化物１０８＿１＿０及び金属酸化物１０８＿２＿０の形成時の基板温度としては、室温（２５℃）以上２００℃以下、好ましくは室温以上１３０℃以下とすればよい。基板温度を上記範囲とすることで、大面積のガラス基板（例えば、先に記載の第８世代乃至第１０世代のガラス基板）を用いる場合に好適である。特に、金属酸化物１０８＿１＿０及び金属酸化物１０８＿２＿０の成膜時における基板温度を室温とすることで、基板の撓みまたは歪みを抑制することができる。なお、本明細書等において、室温とは、意図的に加熱しない温度を含む。
なお、金属酸化物１０８＿２＿０の結晶性を高めたい場合においては、金属酸化物１０８＿２＿０の形成時の基板温度を高める（例えば、１００℃以上２００℃以下、好ましくは１３０℃）と好ましい。
また、金属酸化物１０８＿１＿０及び金属酸化物１０８＿２＿０を真空中で連続して形成することで、各界面に不純物が取り込まれないため、より好適である。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で金属酸化物を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
次に、金属酸化物１０８＿１＿０及び金属酸化物１０８＿２＿０を所望の形状に加工することで、島状の金属酸化物１０８＿１及び島状の金属酸化物１０８＿２を形成する。なお、本実施の形態においては、金属酸化物１０８＿１及び金属酸化物１０８＿２により、島状の金属酸化物１０８が構成される（図８（Ａ）参照）。
また、金属酸化物１０８を形成した後に、加熱処理（以下、第１の加熱処理とする）を行うと好適である。第１の加熱処理により、金属酸化物１０８に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、金属酸化物１０８を島状に加工する前に行ってもよい。なお、第１の加熱処理は、金属酸化物の高純度化処理の一つである。
第１の加熱処理としては、例えば、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは２５０℃以上３５０℃以下とする。
また、第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。また、第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、金属酸化物中に含まれる水素、水等を脱離させると共に、金属酸化物中に酸素を供給することができる。この結果、金属酸化物中に含まれる酸素欠損を低減することができる。
次に、絶縁膜１０６に開口部１５１を形成する（図８（Ｂ）参照）。
ウエットエッチング法、及びドライエッチング法のいずれか一方または双方を用いることで、開口部１５１を形成することができる。なお、開口部１５１は、導電膜１０４に達するように形成される。
次に、導電膜１０４、絶縁膜１０６、及び金属酸化物１０８上に導電膜１１２を形成する（図８（Ｃ）参照）。
本実施の形態では、導電膜１１２として、厚さ３０ｎｍのチタン膜と、厚さ２００ｎｍの銅膜を、それぞれ順に、スパッタリング法により成膜する。
次に、導電膜１１２を所望の形状に加工することで、島状の導電膜１１２ａと、島状の導電膜１１２ｂと、島状の導電膜１１２ｃと、を形成する（図９（Ａ）参照）。
なお、本実施の形態においては、ウエットエッチング装置を用い、導電膜１１２を加工する。ただし、導電膜１１２の加工方法としては、これに限定されず、例えば、ドライエッチング装置を用いてもよい。
また、導電膜１１２ａ、１１２ｂ、１１２ｃの形成後に、金属酸化物１０８（より具体的には金属酸化物１０８＿２）の表面（バックチャネル側）を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、金属酸化物１０８＿２の表面に付着した不純物（例えば、導電膜１１２ａ、１１２ｂ、１１２ｃに含まれる元素等）を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、導電膜１１２ａ、１１２ｂ、１１２ｃを形成する工程、及び上記洗浄工程のいずれか一方または双方において、金属酸化物１０８の導電膜１１２ａ、１１２ｂから露出した領域が、薄くなる場合がある。
なお、本発明の一態様の半導体装置においては、導電膜１１２ａ、１１２ｂから露出した領域、すなわち、金属酸化物１０８＿２は結晶性が高められた金属酸化物である。結晶性が高い金属酸化物は、不純物、特に導電膜１１２ａ、１１２ｂに用いる構成元素が膜中に拡散しにくい構成である。したがって、信頼性の高い半導体装置を提供することができる。
また、図９（Ａ）において、導電膜１１２ａ、１１２ｂから露出した金属酸化物１０８の表面、すなわち金属酸化物１０８＿２の表面に凹部が形成される場合について例示したが、これに限定されず、導電膜１１２ａ、１１２ｂから露出した金属酸化物１０８の表面は、凹部を有していなくてもよい。
次に、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂ上に絶縁膜１１５を形成する（図９（Ｂ）、図９（Ｃ）、及び図１０（Ａ）参照）。
［絶縁膜の形成方法１（ＰＡ ＡＬＤ法の形成方法）］
ここで、絶縁膜１１５の形成方法について、図１２を参照して説明を行う。図１２は、絶縁膜１１５の形成方法を説明するフローチャートである。
［第１のステップ］
絶縁膜１１５は、ＰＥＣＶＤ装置を用いて形成されると好適である。まず、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂ等が形成された基板１０２をＰＥＣＶＤ装置の真空チャンバー内に導入する。その後、真空チャンバー内に原料ガスを供給し、被形成面、ここでは、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に原料ガスを付着させる（図９（Ｂ）、図１２、ステップＳ１０１参照）。
なお、図９（Ｂ）は、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂ等が形成された基板１０２と、ＰＥＣＶＤ装置の真空チャンバー内に原料ガス１９５が供給される様子と、を模式的に表している。また、原料ガス１９５と、不活性ガス（代表的には、アルゴン、窒素など）と、を混合して供給してもよい。
真空チャンバー内に原料ガス１９５を供給することで、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に原料ガス１９５が原子レベルで付着する。なお、ＰＥＣＶＤ装置の真空チャンバー内における、基板１０２の温度としては、１５０℃以上４５０℃以下、好ましくは、２００℃以上３５０℃以下である。
本実施の形態においては、基板温度を２２０℃とし、原料ガス１９５として、シラン（ＳｉＨ４）ガスを用い、シランガスの流量を３００ｓｃｃｍとし、窒素ガスの流量を５００ｓｃｃｍとし、シランガスと窒素ガスとの混合ガスを真空チャンバー内に導入する。なお、混合ガスの導入時において、真空チャンバーの圧力を、４０Ｐａとなるように調整する。また、混合ガスを真空チャンバーに導入した後、基板１０２を５分間保持する。
［第２のステップ］
次に、原料ガスを排気する（図１２、ステップＳ２０１参照）。
原料ガスを排気せずにプラズマを生成させた場合、ＰＥＣＶＤ装置の真空チャンバー内にパーティクル等が増加する場合があるため、原料ガスを排気する工程が重要となる。
［第３のステップ］
次に、窒素ガス及び酸素ガスのいずれか一方または双方を真空チャンバー内に供給し、プラズマを発生させる（図９（Ｃ）、図１２、ステップＳ３０１参照）。
なお、図９（Ｃ）は、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂ等が形成された基板１０２と、ＰＥＣＶＤ装置の真空チャンバー内に窒素ガス及び酸素ガスのいずれか一方または双方を供給しプラズマ１９６が形成される様子と、を模式的に表している。
例えば、窒素ガスを用いてプラズマ１９６を発生させる場合、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に付着した原料ガス１９５であるシランガスが反応し、金属酸化物１０８と、導電膜１１２ａ、１１２ｂの表面に窒化シリコン膜が堆積する。または、酸素ガスを用いてプラズマ１９６を発生させる場合、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に付着した原料ガス１９５であるシランガスが反応し、金属酸化物１０８と、導電膜１１２ａ、１１２ｂの表面に酸化シリコン膜が堆積する。また、窒素ガスと、酸素ガスとの混合ガスを用いて、プラズマ１９６を発生させる場合、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に付着した原料ガス１９５であるシランガスが反応し、金属酸化物１０８と、導電膜１１２ａ、１１２ｂの表面に酸化窒化シリコン膜、または窒化酸化シリコン膜が堆積する。
なお、上述した第１のステップから第３のステップは、ＰＥＣＶＤ装置の真空チャンバー内で、一貫して行われると好適である。また、上述した第１のステップから第３のステップは、複数回行ってもよい。例えば、第１のステップから第３のステップを１サイクルとする場合、１サイクル以上２０サイクル以下、好ましくは１サイクル以上１０サイクル以下で行えばよい。
また、上記第１のステップから第３のステップを行うことで、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に、絶縁膜１１５が形成される（図１０（Ａ）参照）。
絶縁膜１１５としては、厚さが０．１ｎｍ以上１０ｎｍ以下であればよく、好ましくは、２ｎｍ以上１０ｎｍ未満である。
［絶縁膜の形成方法２（ＰＡ ＡＬＤ法の形成方法）］
次に、図１２に示すフローチャートと異なる、絶縁膜１１５の形成方法について、図１３を参照して説明を行う。図１３は、絶縁膜１１５の形成方法を説明するフローチャートである。
［第１のステップ］
まず、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂ等が形成された基板１０２をＰＥＣＶＤ装置の真空チャンバー内に導入する。その後、真空チャンバー内に原料ガスを供給し、被形成面、ここでは、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に原料ガスを付着させる（図１３、ステップＳ１０１参照）。
真空チャンバー内に原料ガス１９５を供給することで、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に原料ガス１９５が原子レベルで付着する。
本実施の形態においては、基板温度を２２０℃とし、原料ガス１９５として、シラン（ＳｉＨ４）ガスを用い、シランガスの流量を３００ｓｃｃｍとし、窒素ガスの流量を５００ｓｃｃｍとし、シランガスと窒素ガスとの混合ガスを真空チャンバー内に導入する。なお、混合ガスの導入時において、真空チャンバーの圧力を、４０Ｐａとなるように調整する。また、混合ガスを真空チャンバーに導入した後、基板１０２を５分間保持する。
［第２のステップ］
次に、原料ガスを排気する（図１３、ステップＳ２０１参照）。
［第３のステップ］
次に、酸素ガスを真空チャンバー内に供給し、プラズマを発生させ、第１の層を形成する（図１３、ステップＳ３１１参照）。
酸素ガスを用いてプラズマを発生させる場合、金属酸化物１０８、及び導電膜１１２ａ、１１２ｂの表面に付着した原料ガス１９５であるシランガスが反応し、金属酸化物１０８と、導電膜１１２ａ、１１２ｂの表面に第１の層として、酸化シリコン膜が堆積する。
［第４のステップ］
次に、ＰＥＣＶＤ装置の真空チャンバー内に酸素ガスを供給し、上記形成した第１の層に酸素を添加する（図１３、ステップＳ４０１参照）。
第１の層に酸素を添加することで、第１の層は、化学量論的組成よりも、過剰な酸素を有する。酸素添加処理としては、酸素を含むガス雰囲気下でプラズマを発生させればよい。
［第５のステップ］
次に、ＰＥＣＶＤ装置の真空チャンバー内に原料ガスを供給し、被形成面、ここでは、上記形成した第１の層の表面に原料ガスを付着させる（図１３、ステップＳ５０１参照）。
真空チャンバー内に原料ガス１９５を供給することで、第１の層の表面に原料ガス１９５が原子レベルで付着する。
本実施の形態においては、基板温度を２２０℃とし、原料ガス１９５として、シラン（ＳｉＨ４）ガスを用い、シランガスの流量を３００ｓｃｃｍとし、窒素ガスの流量を５００ｓｃｃｍとし、シランガスと窒素ガスとの混合ガスを真空チャンバー内に導入する。なお、混合ガスの導入時において、真空チャンバーの圧力を、４０Ｐａとなるように調整する。また、混合ガスを真空チャンバーに導入した後、基板１０２を５分間保持する。
［第６のステップ］
次に、原料ガスを排気する（図１３、ステップＳ６０１参照）。
［第７のステップ］
次に、窒素ガスを真空チャンバー内に供給し、プラズマを発生させ、第１の層の上に第２の層を形成する（図１３、ステップＳ７０１参照）。
窒素ガスを用いてプラズマを発生させる場合、第１の層の表面に付着した原料ガス１９５であるシランガスが反応し、第１の層の表面に第２の層として、窒化シリコン膜が堆積する。
上記第１のステップから第７のステップを行うことで、第１の層と、第２の層とが積層された絶縁膜１１５を形成することができる。
以上が絶縁膜１１５の形成方法に関する説明である。
次に、絶縁膜１１５上に絶縁膜１１６を形成する（図１０（Ｂ）参照）。
例えば、絶縁膜１１６として、スピンコーター、スリットコーターなどを用いて、アクリル樹脂などの平坦化絶縁膜を形成すればよい。
また、絶縁膜１１６を形成した後に、加熱処理（以下、第２の加熱処理とする）を行うと好適である。第２の加熱処理により、絶縁膜１１５に含まれる酸素の一部を金属酸化物１０８に移動させ、金属酸化物１０８に含まれる酸素欠損を低減することができる。
第２の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さらに好ましくは、１５０℃以上３５０℃以下とする。第２の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、ＲＴＡ装置等を用いることができる。
次に、絶縁膜１１５、及び絶縁膜１１６の所望の領域に開口部１５２ａ、１５２ｂを形成する（図１０（Ｃ）参照）。
ウエットエッチング法、及びドライエッチング法のいずれか一方または双方を用いることで、開口部１５２ａ、１５２ｂを形成することができる。なお、開口部１５２ａは、導電膜１１２ｂに達するように形成され、開口部１５２ｂは、導電膜１１２ｃに達するように形成される。
次に、開口部１５２ａ、１５２ｂを覆うように、絶縁膜１１６上に導電膜１２０を形成する（図１１（Ａ）参照）。
導電膜１２０としては、酸化物導電膜などを、スパッタリング法により形成すればよい。酸化物導電膜としては、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｉｎ−Ｚｎ酸化物、またはＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
次に、導電膜１２０を所望の形状に加工することで、島状の導電膜１２０ａと、島状の導電膜１２０ｂと、を形成する（図１１（Ｂ）参照）。
本実施の形態においては、ウエットエッチング装置を用い、導電膜１２０を加工する。
また、導電膜１２０ａ、１２０ｂの形成後に、先に記載の第１の加熱処理及び第２の加熱処理と同等の加熱処理（以下、第３の加熱処理とする）を行ってもよい。
第３の加熱処理を行うことで、絶縁膜１１５が有する酸素は、金属酸化物１０８中に移動し、金属酸化物１０８中の酸素欠損を補填する。
以上の工程で図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂを作製することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体膜として用いることができる金属酸化物について説明する。
＜２−１．金属酸化物＞
以下では、金属酸化物の中でも酸化物半導体について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＣＡＡＣ−ＯＳ（Ｃ−ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
まず、図１５及び図１６を用いて、金属酸化物の一つであるＣＡＣ−ＯＳの構成について説明する。なお、図１５及び図１６は、ＣＡＣ−ＯＳの概念を表す断面模式図である。
＜２−２．ＣＡＣ−ＯＳの構成＞
ＣＡＣ−ＯＳとは、例えば、図１５に示すように、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域００１、領域００２、および領域００３を形成し、各領域が、混合し、モザイク状に形成される。つまり、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）が含まれていてもよい。
例えば、ＣＡＣ−ＯＳの構成を有するＩｎ−Ｍ−Ｚｎ酸化物とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、元素Ｍの酸化物（以下、ＭＯＸ３（Ｘ３は０よりも大きい実数）とする。）、または元素Ｍの亜鉛酸化物（以下、ＭＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に分布した構成（以下、クラウド状ともいう。）である。
また、図１５に示す概念が、ＣＡＣ−ＯＳの構成を有するＩｎ−Ｍ−Ｚｎ酸化物であると仮定する。その場合、領域００１がＭＯＸ３を主成分とする領域、領域００２がＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１を主成分とする領域、また、領域００３が少なくともＺｎを有する領域であるといえる。このとき、ＭＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、少なくともＺｎを有する領域とは、周辺部が不明瞭である（ボケている）ため、それぞれ明確な境界が観察できない場合がある。
つまり、ＣＡＣ−ＯＳの構成を有するＩｎ−Ｍ−Ｚｎ酸化物は、ＭＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している金属酸化物である。従って、金属酸化物を複合金属酸化物と記載する場合がある。なお、本明細書において、例えば、領域００２の元素Ｍに対するＩｎの原子数比が、領域００１の元素Ｍに対するＩｎの原子数比よりも大きいことを、領域００２は、領域００１と比較して、Ｉｎの濃度が高いとする。
なお、ＣＡＣ−ＯＳの構成を有する金属酸化物とは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は含まない。
具体的には、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（なお、ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）について説明する。Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２と、ガリウム酸化物（以下、ＧａＯＸ５（Ｘ５は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ６ＺｎＹ６ＯＺ６（Ｘ６、Ｙ６、およびＺ６は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２がクラウド状である金属酸化物である。
つまり、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＧａＯＸ５が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。また、ＧａＯＸ５が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、周辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合がある。
なお、領域００１乃至領域００３のサイズは、ＥＤＸマッピングで評価することができる。例えば、領域００１は、断面写真のＥＤＸマッピングにおいて、領域００１の径が、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上２ｎｍ以下で観察される場合がある。また、領域の中心部から周辺部にかけて、主成分である元素の密度は、徐々に小さくなる。例えば、ＥＤＸマッピングでカウントできる元素の個数（以下、存在量ともいう）が、中心部から周辺部に向けて傾斜すると、断面写真のＥＤＸマッピングにおいて、領域の周辺部が不明瞭な（ボケた）状態で観察される。例えば、ＧａＯＸ５が主成分である領域において、Ｇａ原子は、中心部から周辺部にかけて徐々に減少し、代わりに、Ｚｎ原子が増加することで、ＧａＸ６ＺｎＹ６ＯＺ６が主成分である領域へと段階的に変化する。従って、ＥＤＸマッピングにおいて、ＧａＯＸ５が主成分である領域の周辺部は不明瞭な（ボケた）状態で観察される。
ここで、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した層状の結晶構造である。
本明細書等において、ＣＡＣ−ＩＧＺＯとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む金属酸化物において、Ｇａを主成分とする複数の領域と、Ｉｎを主成分とする複数の領域とが、それぞれモザイク状にランダムに分散している状態の金属酸化物と定義することができる。
例えば、図１５に示す概念図において、領域００１がＧａを主成分とする領域に相当し、領域００２がＩｎを主成分とする領域に相当する。また、図１５に示す概念図において、領域００３が亜鉛を含む領域に相当する。なお、Ｇａを主成分とする領域、及びＩｎを主成分とする領域を、それぞれナノ粒子と呼称してもよい。当該ナノ粒子は、粒子の径が０．５ｎｍ以上１０ｎｍ以下、代表的には１ｎｍ以上２ｎｍ以下である。また、上記ナノ粒子は、周辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合がある。
また、図１６は、図１５に示す概念図の変形例である。図１６に示すように、領域００１、領域００２、及び領域００３は、それぞれの形状または密度が金属酸化物の形成条件によって、異なる場合がある。
なお、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおける結晶性は、電子線回折で評価することができる。例えば、電子線回折パターン像において、リング状に輝度の高い領域が観察される。また、リング状の領域に複数のスポットが観察される場合がある。
以上より、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＧａＯＸ５などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに分離し、各元素を主成分とする領域がモザイク状である構造を有する。
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムが含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ５などが主成分である領域と比較して、導電性が高い領域である。なお、別言すると導電性の高い領域は、相対的にＩｎ比の高い領域である。以下の説明において、相対的にＩｎ比の高い領域を、便宜的にＩｎ−Ｒｉｃｈ領域と記載する場合がある。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ５などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。なお、別言すると絶縁性の高い領域は、相対的にＧａ比の高い領域である。以下の説明において、相対的にＧａ比の高い領域を、便宜的にＧａ−Ｒｉｃｈ領域と記載する場合がある。つまり、ＧａＯＸ５などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ５などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および、低いオフ電流（Ｉｏｆｆ）を実現することができる。
なお、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図１７乃至図１９を用いて以下説明を行う。
図１７は、表示装置の一例を示す上面図である。図１７に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図１７には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子としてＥＬ素子及び液晶素子を用いる構成について、図１８及び図１９を用いて説明する。なお、図１８は、図１７に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。また、図１９は、図１７に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。
まず、図１８及び図１９に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜３−１．表示装置の共通部分に関する説明＞
図１８及び図１９に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ｅと同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した金属酸化物を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図１８及び図１９において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
また、図１８及び図１９においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にスタガ型のトランジスタを用い、ソースドライバ回路部７０４に実施の形態１に示す逆スタガ型のトランジスタを用いる構成、あるいは画素部７０２に実施の形態１に示す逆スタガ型のトランジスタを用い、ソースドライバ回路部７０４にスタガ型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜３−２．表示装置が有する入出力装置の構成例＞
また、図１８及び図１９に示す表示装置７００には入出力装置として、タッチパネル７９１が設けられている。なお、表示装置７００にタッチパネル７９１を設けない構成としてもよい。
図１８及び図１９に示すタッチパネル７９１は、第２の基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、第２の基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変化を検知することができる。
また、図１８及び図１９に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１８及び図１９においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１８に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図１９に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
また、図１８及び図１９においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。このように、本発明の一態様の表示装置７００は、様々な形態のタッチパネルと組み合わせて用いることができる。
＜３−３．発光素子を用いる表示装置＞
図１８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１８に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
また、図１８に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１８に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜３−４．液晶素子を用いる表示装置の構成例＞
図１９に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、絶縁膜７７３、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。図１９に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
なお、図１９においては、導電膜７７２をトランジスタ７５０のドレイン電極として機能する導電膜に接続する構成について例示したが、これに限定されない。例えば、接続電極として機能する導電膜を間に挟んでトランジスタ７５０のドレイン電極として機能する導電膜と電気的に接続させる構成としてもよい。
また、図１９において図示しないが、液晶層７７６と接する位置に、配向膜を設ける構成としてもよい。また、図１９において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いた表示装置の表示部等に用いることのできる表示パネルの一例について、図２０及び図２１を用いて説明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子との双方を有し、透過モードと反射モードの両方の表示を行うことのできる、表示パネルである。
＜４−１．表示パネルの構成例＞
図２０は、本発明の一態様の表示パネル６００の斜視概略図である。表示パネル６００は、基板６５１と基板６６１とが貼り合わされた構成を有する。図２０では、基板６６１を破線で明示している。
表示パネル６００は、表示部６６２、回路６５９、配線６６６等を有する。基板６５１には、例えば回路６５９、配線６６６、及び画素電極として機能する導電膜６６３等が設けられる。また図２０では基板６５１上にＩＣ６７３とＦＰＣ６７２が実装されている例を示している。そのため、図２０に示す構成は、表示パネル６００とＦＰＣ６７２及びＩＣ６７３を有する表示モジュールと言うこともできる。
回路６５９は、例えば走査線駆動回路として機能する回路を用いることができる。
配線６６６は、表示部や回路６５９に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ６７２を介して外部、またはＩＣ６７３から配線６６６に入力される。
また、図２０では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板６５１にＩＣ６７３が設けられている例を示している。ＩＣ６７３は、例えば走査線駆動回路、または信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル６００が走査線駆動回路及び信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ６７２を介して表示パネル６００を駆動するための信号を入力する場合などでは、ＩＣ６７３を設けない構成としてもよい。また、ＩＣ６７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰＣ６７２に実装してもよい。
図２０には、表示部６６２の一部の拡大図を示している。表示部６６２には、複数の表示素子が有する導電膜６６３がマトリクス状に配置されている。導電膜６６３は、可視光を反射する機能を有し、後述する液晶素子６４０の反射電極として機能する。
また、図２０に示すように、導電膜６６３は開口を有する。さらに導電膜６６３よりも基板６５１側に、発光素子６６０を有する。発光素子６６０からの光は、導電膜６６３の開口を介して基板６６１側に射出される。
＜４−２．断面構成例＞
図２１に、図２０で例示した表示パネルの、ＦＰＣ６７２を含む領域の一部、回路６５９を含む領域の一部、及び表示部６６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
表示パネルは、基板６５１と基板６６１の間に、絶縁膜６２０を有する。また基板６５１と絶縁膜６２０の間に、発光素子６６０、トランジスタ６０１、トランジスタ６０５、トランジスタ６０６、着色層６３４等を有する。また絶縁膜６２０と基板６６１の間に、液晶素子６４０、着色層６３１等を有する。また基板６６１と絶縁膜６２０は接着層６４１を介して接着され、基板６５１と絶縁膜６２０は接着層６４２を介して接着されている。
トランジスタ６０６は、液晶素子６４０と電気的に接続し、トランジスタ６０５は、発光素子６６０と電気的に接続する。トランジスタ６０５とトランジスタ６０６は、いずれも絶縁膜６２０の基板６５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
基板６６１には、着色層６３１、遮光膜６３２、絶縁膜６２１、及び液晶素子６４０の共通電極として機能する導電膜６１３、配向膜６３３ｂ、絶縁膜６１７等が設けられている。絶縁膜６１７は、液晶素子６４０のセルギャップを保持するためのスペーサとして機能する。
絶縁膜６２０の基板６５１側には、絶縁膜６８１、絶縁膜６８２、絶縁膜６８３、絶縁膜６８４、絶縁膜６８５等の絶縁層が設けられている。絶縁膜６８１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁膜６８２、絶縁膜６８３、及び絶縁膜６８４は、各トランジスタを覆って設けられている。また絶縁膜６８４を覆って絶縁膜６８５が設けられている。絶縁膜６８４及び絶縁膜６８５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁膜６８２、絶縁膜６８３、絶縁膜６８４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁膜６８４は、不要であれば設けなくてもよい。
また、トランジスタ６０１、トランジスタ６０５、及びトランジスタ６０６は、一部がゲートとして機能する導電膜６５４、一部がソース又はドレインとして機能する導電膜６５２、半導体膜６５３を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
液晶素子６４０は反射型の液晶素子である。液晶素子６４０は、導電膜６３５、液晶層６１２、導電膜６１３が積層された積層構造を有する。また導電膜６３５の基板６５１側に接して、可視光を反射する導電膜６６３が設けられている。導電膜６６３は開口６５５を有する。また導電膜６３５及び導電膜６１３は可視光を透過する材料を含む。また液晶層６１２と導電膜６３５の間に配向膜６３３ａが設けられ、液晶層６１２と導電膜６１３の間に配向膜６３３ｂが設けられている。また、基板６６１の外側の面には、偏光板６５６を有する。
液晶素子６４０において、導電膜６６３は可視光を反射する機能を有し、導電膜６１３は可視光を透過する機能を有する。基板６６１側から入射した光は、偏光板６５６により偏光され、導電膜６１３、液晶層６１２を透過し、導電膜６６３で反射する。そして液晶層６１２及び導電膜６１３を再度透過して、偏光板６５６に達する。このとき、導電膜６６３と導電膜６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板６５６を介して射出される光の強度を制御することができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
発光素子６６０は、ボトムエミッション型の発光素子である。発光素子６６０は、絶縁膜６２０側から導電膜６４３、ＥＬ層６４４、及び導電膜６４５ｂの順に積層された積層構造を有する。また導電膜６４５ｂを覆って導電膜６４５ａが設けられている。導電膜６４５ｂは可視光を反射する材料を含み、導電膜６４３及び導電膜６４５ａは可視光を透過する材料を含む。発光素子６６０が発する光は、着色層６３４、絶縁膜６２０、開口６５５、導電膜６１３等を介して、基板６６１側に射出される。
ここで、図２１に示すように、開口６５５には可視光を透過する導電膜６３５が設けられていることが好ましい。これにより、開口６５５と重なる領域においてもそれ以外の領域と同様に液晶が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
ここで、基板６６１の外側の面に配置する偏光板６５６として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子６４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
また導電膜６４３の端部を覆う絶縁膜６４６上には、絶縁膜６４７が設けられている。絶縁膜６４７は、絶縁膜６２０と基板６５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層６４４や導電膜６４５ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制する機能を有していてもよい。なお、絶縁膜６４７は不要であれば設けなくてもよい。
トランジスタ６０５のソース又はドレインの一方は、導電膜６４８を介して発光素子６６０の導電膜６４３と電気的に接続されている。
トランジスタ６０６のソース又はドレインの一方は、接続部６０７を介して導電膜６６３と電気的に接続されている。導電膜６６３と導電膜６３５は接して設けられ、これらは電気的に接続されている。ここで、接続部６０７は、絶縁膜６２０に設けられた開口を介して、絶縁膜６２０の両面に設けられる導電層同士を接続する部分である。
基板６５１と基板６６１とが重ならない領域には、接続部６０４が設けられている。接続部６０４は、接続層６４９を介してＦＰＣ６７２と電気的に接続されている。接続部６０４は接続部６０７と同様の構成を有している。接続部６０４の上面は、導電膜６３５と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部６０４とＦＰＣ６７２とを接続層６４９を介して電気的に接続することができる。
接着層６４１が設けられる一部の領域には、接続部６８７が設けられている。接続部６８７において、導電膜６３５と同一の導電膜を加工して得られた導電層と、導電膜６１３の一部が、接続体６８６により電気的に接続されている。したがって、基板６６１側に形成された導電膜６１３に、基板６５１側に接続されたＦＰＣ６７２から入力される信号または電位を、接続部６８７を介して供給することができる。
接続体６８６としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体６８６として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体６８６は、図２１に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体６８６と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
接続体６８６は、接着層６４１に覆われるように配置することが好ましい。例えば、硬化前の接着層６４１に接続体６８６を分散させておけばよい。
図２１では、回路６５９の例としてトランジスタ６０１が設けられている例を示している。
図２１では、トランジスタ６０１及びトランジスタ６０５の例として、チャネルが形成される半導体膜６５３を２つのゲートで挟持する構成が適用されている。一方のゲートは導電膜６５４により、他方のゲートは絶縁膜６８２を介して半導体膜６５３と重なる導電膜６２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
なお、回路６５９が有するトランジスタと、表示部６６２が有するトランジスタは、同じ構造であってもよい。また回路６５９が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部６６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
各トランジスタを覆う絶縁膜６８２、絶縁膜６８３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁膜６８２または絶縁膜６８３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。
基板６６１側において、着色層６３１、遮光膜６３２を覆って絶縁膜６２１が設けられている。絶縁膜６２１は、平坦化層としての機能を有していてもよい。絶縁膜６２１により、導電膜６１３の表面を概略平坦にできるため、液晶層６１２の配向状態を均一にできる。
表示パネル６００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電膜６３５、導電膜６６３、絶縁膜６２０を順に形成し、その後、トランジスタ６０５、トランジスタ６０６、発光素子６６０等を形成した後、接着層６４２を用いて基板６５１と支持基板を貼り合せる。その後、剥離層と絶縁膜６２０、及び剥離層と導電膜６３５のそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層６３１、遮光膜６３２、導電膜６１３等をあらかじめ形成した基板６６１を準備する。そして基板６５１または基板６６１に液晶を滴下し、接着層６４１により基板６５１と基板６６１を貼り合せることで、表示パネル６００を作製することができる。
剥離層としては、絶縁膜６２０及び導電膜６３５との界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁膜６２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示パネルを実現できる。
導電膜６３５としては、金属酸化物、金属窒化物を用いることが好ましい。
＜４−３．各構成要素について＞
以下では、上記に示す各構成要素について説明する。なお、先の実施の形態に示す機能と同様の機能を有する構成についての説明は省略する。
〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
以上が各構成要素についての説明である。
＜４−４．作製方法例＞
ここでは、可撓性を有する基板を用いた表示パネルの作製方法の例について説明する。
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基板に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。
また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。
素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張率の違いを利用し、加熱または冷却することにより剥離を行ってもよい。
また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。また、上記の有機樹脂としては、感光性の材料を用いると、開口部などの形状を容易に作製しやすいため好適である。また、上記のレーザ光としては、例えば、可視光線から紫外線の波長領域の光であることが好ましい。例えば波長が２００ｎｍ以上４００ｎｍ以下の光、好ましくは波長が２５０ｎｍ以上３５０ｎｍ以下の光を用いることができる。特に、波長３０８ｎｍのエキシマレーザを用いると、生産性に優れるため好ましい。また、Ｎｄ：ＹＡＧレーザの第三高調波である波長３５５ｎｍのＵＶレーザなどの固体ＵＶレーザ（半導体ＵＶレーザともいう）を用いてもよい。
または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。
以上が可撓性を有する表示パネルを作製する方法についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図２２乃至図２４を用いて説明を行う。
＜５−１．表示モジュール＞
図２２に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図２２において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定されない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜５−２．電子機器１＞
次に、図２３（Ａ）乃至図２３（Ｅ）に電子機器の一例を示す。
図２３（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図２３（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図２３（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図２３（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２３（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
＜５−３．電子機器２＞
次に、図２３（Ａ）乃至図２３（Ｅ）に示す電子機器と、異なる電子機器の一例を図２４（Ａ）乃至図２４（Ｇ）に示す。
図２４（Ａ）乃至図２４（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図２４（Ａ）乃至図２４（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図２４（Ａ）乃至図２４（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２４（Ａ）乃至図２４（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２４（Ａ）乃至図２４（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図２４（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図２４（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２４（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図２４（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図２４（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２４（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２４（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２４（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
００１ 領域
００２ 領域
００３ 領域
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０８ 金属酸化物
１０８＿１ 金属酸化物
１０８＿１＿０ 金属酸化物
１０８＿２ 金属酸化物
１０８＿２＿０ 金属酸化物
１０８＿３ 金属酸化物
１１２ 導電膜
１１２ａ 導電膜
１１２ａ＿１ 導電膜
１１２ａ＿２ 導電膜
１１２ａ＿３ 導電膜
１１２ｂ 導電膜
１１２ｂ＿１ 導電膜
１１２ｂ＿２ 導電膜
１１２ｂ＿３ 導電膜
１１２ｃ 導電膜
１１２ｃ＿１ 導電膜
１１２ｃ＿２ 導電膜
１１２ｃ＿３ 導電膜
１１３ａ 絶縁膜
１１３ｂ 絶縁膜
１１５ 絶縁膜
１１５＿１ 絶縁膜
１１５＿２ 絶縁膜
１１６ 絶縁膜
１２０ 導電膜
１２０ａ 導電膜
１２０ｂ 導電膜
１５１ 開口部
１５２ａ 開口部
１５２ｂ 開口部
１９１ ターゲット
１９２ プラズマ
１９３ ターゲット
１９４ プラズマ
１９５ 原料ガス
１９６ プラズマ
６００ 表示パネル
６０１ トランジスタ
６０４ 接続部
６０５ トランジスタ
６０６ トランジスタ
６０７ 接続部
６１２ 液晶層
６１３ 導電膜
６１７ 絶縁膜
６２０ 絶縁膜
６２１ 絶縁膜
６２３ 導電膜
６３１ 着色層
６３２ 遮光膜
６３３ａ 配向膜
６３３ｂ 配向膜
６３４ 着色層
６３５ 導電膜
６４０ 液晶素子
６４１ 接着層
６４２ 接着層
６４３ 導電膜
６４４ ＥＬ層
６４５ａ 導電膜
６４５ｂ 導電膜
６４６ 絶縁膜
６４７ 絶縁膜
６４８ 導電膜
６４９ 接続層
６５１ 基板
６５２ 導電膜
６５３ 半導体膜
６５４ 導電膜
６５５ 開口
６５６ 偏光板
６５９ 回路
６６０ 発光素子
６６１ 基板
６６２ 表示部
６６３ 導電膜
６６６ 配線
６７２ ＦＰＣ
６７３ ＩＣ
６８１ 絶縁膜
６８２ 絶縁膜
６８３ 絶縁膜
６８４ 絶縁膜
６８５ 絶縁膜
６８６ 接続体
６８７ 接続部
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (17)

  1. 金属酸化物を有する半導体装置であって、
    前記半導体装置は、
    ゲート電極と、
    前記ゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の前記金属酸化物と、
    前記金属酸化物上の一対の電極と、
    前記金属酸化物と接する第２の絶縁膜と、を有し、
    前記金属酸化物は、第１の金属酸化物と、前記第１の金属酸化物の上面に接する第２の金属酸化物と、を有し、
    前記第１の金属酸化物及び前記第２の金属酸化物は、
    それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有し、
    前記第１の金属酸化物は、前記第２の金属酸化物よりも結晶性が低い領域を有し、
    前記第２の絶縁膜は、前記第２の金属酸化物よりも厚さが薄い領域を有する、
    ことを特徴とする半導体装置。
  2. 金属酸化物を有する半導体装置であって、
    前記半導体装置は、
    ゲート電極と、
    前記ゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の前記金属酸化物と、
    前記金属酸化物上の一対の電極と、
    前記金属酸化物と接する第２の絶縁膜と、を有し、
    前記金属酸化物は、第１の金属酸化物と、前記第１の金属酸化物の上面に接する第２の金属酸化物と、前記第１の金属酸化物の下面に接する第３の金属酸化物と、を有し、
    前記第１の金属酸化物、前記第２の金属酸化物、及び前記第３の金属酸化物は、
    それぞれ、Ｉｎと、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウム）と、Ｚｎと、を有し、
    前記第１の金属酸化物は、前記第２の金属酸化物よりも結晶性が低い領域を有し、
    前記第２の絶縁膜は、前記第２の金属酸化物よりも厚さが薄い領域を有する、
    ことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第２の絶縁膜は、
    シリコンと、窒素及び酸素のいずれか一方または双方と、を有する、
    ことを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第２の絶縁膜は、
    シリコンと、酸素と、を含む第１の層と、シリコンと、窒素と、を含む第２の層と、を有する、
    ことを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２の絶縁膜は、厚さが０．３ｎｍ以上１０ｎｍ以下の領域を有する、
    ことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記半導体装置は、前記第２の絶縁膜上に、さらに第３の絶縁膜を有し、
    前記第３の絶縁膜は、樹脂材料を含む、
    ことを特徴とする半導体装置。
  7. 請求項１において、
    前記第１の金属酸化物及び前記第２の金属酸化物は、
    それぞれ、前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    前記Ｉｎの含有量が４０％以上５０％以下の領域と、前記Ｍの含有量が５％以上３０％以下の領域と、を有する、
    ことを特徴とする半導体装置。
  8. 請求項１において、
    前記第１の金属酸化物及び前記第２の金属酸化物は、
    それぞれ、前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    前記Ｉｎの原子数比が４の場合、前記Ｍの原子数比が１．５以上２．５以下であり、且つ前記Ｚｎの原子数比が２以上４以下である、
    ことを特徴とする半導体装置。
  9. 請求項１において、
    前記第１の金属酸化物及び前記第２の金属酸化物は、
    それぞれ、前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    前記Ｉｎの原子数比が５の場合、前記Ｍの原子数比が０．５以上１．５以下であり、且つ前記Ｚｎの原子数比が５以上７以下である、
    ことを特徴とする半導体装置。
  10. 請求項１において、
    前記金属酸化物をＸＲＤ分析により測定した場合に、
    前記第１の金属酸化物は、２θ＝３１°近傍にピークが観察されず、
    前記第２の金属酸化物は、２θ＝３１°近傍にピークが観察される、
    ことを特徴とする半導体装置。
  11. 請求項２において、
    前記第１の金属酸化物、前記第２の金属酸化物、及び前記第３の金属酸化物は、
    それぞれ、前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    前記Ｉｎの含有量が４０％以上５０％以下の領域と、前記Ｍの含有量が５％以上３０％以下の領域と、を有する、
    ことを特徴とする半導体装置。
  12. 請求項２において、
    前記第１の金属酸化物、前記第２の金属酸化物、及び前記第３の金属酸化物は、
    それぞれ、前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    前記Ｉｎの原子数比が４の場合、前記Ｍの原子数比が１．５以上２．５以下であり、且つ前記Ｚｎの原子数比が２以上４以下である、
    ことを特徴とする半導体装置。
  13. 請求項２において、
    前記第１の金属酸化物、前記第２の金属酸化物、及び前記第３の金属酸化物は、
    それぞれ、前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数の総和に対して、
    前記Ｉｎの原子数比が５の場合、前記Ｍの原子数比が０．５以上１．５以下であり、且つ前記Ｚｎの原子数比が５以上７以下である、
    ことを特徴とする半導体装置。
  14. 請求項２において、
    前記金属酸化物をＸＲＤ分析により測定した場合に、
    前記第１の金属酸化物は、２θ＝３１°近傍にピークが観察されず、
    前記第２の金属酸化物及び前記第３の金属酸化物は、２θ＝３１°近傍にピークが観察される、
    ことを特徴とする半導体装置。
  15. 金属酸化物を有する半導体装置の作製方法であって、
    基板上に、ゲート電極を形成する工程と、
    前記基板、及び前記ゲート電極上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に前記金属酸化物を形成する工程と、
    前記金属酸化物上に一対の電極を形成する工程と、
    前記金属酸化物上に第２の絶縁膜を形成する工程と、を有し、
    前記第２の絶縁膜を形成する工程は、ＣＶＤ装置の真空チャンバーにて行われ、
    前記真空チャンバー内に原料ガスを供給し、前記金属酸化物上に前記原料ガスを付着させる第１のステップと、
    前記原料ガスを排気する第２のステップと、
    前記真空チャンバー内に窒素ガス及び酸素ガスのいずれか一方または双方を供給し、前記金属酸化物上にプラズマを発生させる第３のステップと、を有する、
    ことを特徴とする半導体装置の作製方法。
  16. 金属酸化物を有する半導体装置の作製方法であって、
    基板上に、ゲート電極を形成する工程と、
    前記基板、及び前記ゲート電極上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上に前記金属酸化物を形成する工程と、
    前記金属酸化物上に一対の電極を形成する工程と、
    前記金属酸化物上に第２の絶縁膜を形成する工程と、を有し、
    前記第２の絶縁膜を形成する工程は、ＣＶＤ装置の真空チャンバーにて行われ、
    前記真空チャンバー内に原料ガスを供給し、前記金属酸化物上に前記原料ガスを付着させる第１のステップと、
    前記原料ガスを排気する第２のステップと、
    前記真空チャンバー内に酸素ガスを供給し、前記金属酸化物上にプラズマを発生させ、前記金属酸化物上にシリコンと、酸素とを含む第１の層を形成する第３のステップと、
    前記真空チャンバー内に酸素ガスを供給し、前記第１の層に酸素を添加する第４のステップと、
    前記真空チャンバー内に前記原料ガスを供給し、前記第１の層上に前記原料ガスを付着させる第５のステップと、
    前記原料ガスを排気する第６のステップと、
    前記真空チャンバー内に窒素ガスを供給し、前記第１の層上にプラズマを発生させ、前記第１の層上にシリコンと、窒素とを含む第２の層を形成する第７のステップと、を有する、
    ことを特徴とする半導体装置の作製方法。
  17. 請求項１５または請求項１６において、
    前記原料ガスは、シランを含む、
    ことを特徴とする半導体装置の作製方法。
JP2017143179A 2016-07-25 2017-07-25 半導体装置 Active JP7016630B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016145096 2016-07-25
JP2016145096 2016-07-25

Publications (2)

Publication Number Publication Date
JP2018022890A true JP2018022890A (ja) 2018-02-08
JP7016630B2 JP7016630B2 (ja) 2022-02-07

Family

ID=60990139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017143179A Active JP7016630B2 (ja) 2016-07-25 2017-07-25 半導体装置

Country Status (5)

Country Link
US (1) US20180025905A1 (ja)
JP (1) JP7016630B2 (ja)
KR (1) KR20180011713A (ja)
CN (1) CN107658229A (ja)
TW (1) TW201816837A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019181095A1 (ja) * 2018-03-20 2019-09-26 日新電機株式会社 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110462841B (zh) * 2017-04-07 2023-06-02 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
US11362215B2 (en) 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US12253391B2 (en) 2018-05-24 2025-03-18 The Research Foundation For The State University Of New York Multielectrode capacitive sensor without pull-in risk
JP7603377B2 (ja) * 2019-02-20 2024-12-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
CN112126896A (zh) * 2020-09-27 2020-12-25 吉林大学 一种低温制备c轴结晶igzo薄膜的方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法
CN115050838B (zh) 2021-12-09 2024-12-24 友达光电股份有限公司 半导体装置及其制造方法
JP2023124671A (ja) * 2022-02-25 2023-09-06 Tdk株式会社 絶縁膜付き金属部材、物理量センサおよび圧力センサ
JP2023180895A (ja) 2022-06-10 2023-12-21 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109093A (ja) * 2006-09-28 2008-05-08 Tokyo Electron Ltd 成膜方法および成膜装置
JP2010016163A (ja) * 2008-07-03 2010-01-21 Sony Corp 薄膜トランジスタおよび表示装置
JP2011135066A (ja) * 2009-11-28 2011-07-07 Semiconductor Energy Lab Co Ltd 積層酸化物材料、半導体装置、および半導体装置の作製方法
JP2011142310A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2016519429A (ja) * 2013-03-19 2016-06-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層パッシベーション又はエッチング停止ｔｆｔ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
WO2004009861A2 (en) * 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109093A (ja) * 2006-09-28 2008-05-08 Tokyo Electron Ltd 成膜方法および成膜装置
JP2010016163A (ja) * 2008-07-03 2010-01-21 Sony Corp 薄膜トランジスタおよび表示装置
JP2011135066A (ja) * 2009-11-28 2011-07-07 Semiconductor Energy Lab Co Ltd 積層酸化物材料、半導体装置、および半導体装置の作製方法
JP2011142310A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2016519429A (ja) * 2013-03-19 2016-06-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層パッシベーション又はエッチング停止ｔｆｔ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019181095A1 (ja) * 2018-03-20 2019-09-26 日新電機株式会社 成膜方法、薄膜トランジスタの製造方法および薄膜トランジスタ

Also Published As

Publication number Publication date
CN107658229A (zh) 2018-02-02
TW201816837A (zh) 2018-05-01
KR20180011713A (ko) 2018-02-02
US20180025905A1 (en) 2018-01-25
JP7016630B2 (ja) 2022-02-07

Similar Documents

Publication Publication Date Title
JP7795599B2 (ja) 液晶表示装置
JP7016630B2 (ja) 半導体装置
KR102556794B1 (ko) 터치 패널
US10504924B2 (en) Semiconductor device and display device including the semiconductor device
JP2019024105A (ja) 半導体装置の作製方法
JP2022107807A (ja) 半導体装置
CN111357086A (zh) 半导体装置
JP7293426B2 (ja) トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220126

R150 Certificate of patent or registration of utility model

Ref document number: 7016630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250