[go: up one dir, main page]

JP2018011498A - チャージポンプ装置 - Google Patents

チャージポンプ装置 Download PDF

Info

Publication number
JP2018011498A
JP2018011498A JP2017033413A JP2017033413A JP2018011498A JP 2018011498 A JP2018011498 A JP 2018011498A JP 2017033413 A JP2017033413 A JP 2017033413A JP 2017033413 A JP2017033413 A JP 2017033413A JP 2018011498 A JP2018011498 A JP 2018011498A
Authority
JP
Japan
Prior art keywords
clock signal
circuit
inverter
delay circuit
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017033413A
Other languages
English (en)
Other versions
JP6389294B2 (ja
Inventor
シャオ チーイ
Chi-Yi Shao
シャオ チーイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of JP2018011498A publication Critical patent/JP2018011498A/ja
Application granted granted Critical
Publication of JP6389294B2 publication Critical patent/JP6389294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H10P95/80—
    • H10W20/43—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc-Dc Converters (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】高効率、小面積及び低消費電力の特徴を有し、ボディエフェクトの問題がないチャージポンプ装置を提供する。【解決手段】駆動回路１０２は、リング発振器回路１０４の遅延回路間１０８〜１１２のノードを結合する遅延信号に従って、２相チャージポンプ回路と４相チャージポンプ回路をそれぞれ駆動するための２相クロック信号と４相クロック信号を生成する。【選択図】図１

Description

本発明は、チャージポンプ装置、より詳細には２相チャージポンプ回路と４相チャージポンプ回路を含むチャージポンプ装置に関する。
ここ数年、消費電力を減らすために半導体メモリ装置の動作電圧を低くする傾向があった。しかしながら、ワード線ドライバや出力ドライバなどの半導体メモリの回路の一部は、比較的高電圧で動作されなければならない。従って、チャージポンプ回路は、半導体メモリ装置において重要な役割を果たす。
一般的に言えば、チャージポンプ回路の種類には、２相チャージポンプ回路や４相チャージポンプ回路などがある。２相チャージポンプ回路の方が、効率が高く、占有面積が小さく、消費電力が少ないが、プロセスフローで深いＮウェルが提供されない場合は回路にボディエフェクト（ｂｏｄｙ ｅｆｆｅｃｔ）の問題がある。他方、４相チャージポンプ回路にはボディエフェクトの問題はないが、効率が低い。また、４相チャージポンプ回路を駆動するための４つのクロック信号を生成する追加の遅延回路が必要であるため、回路レイアウトの面積がかなり大きくなる。
本発明は、高効率、小面積及び低消費電力の特徴を有し、ボディエフェクトの問題がないチャージポンプ装置を提供し、必要電圧を正確に生成できる。
本発明のチャージポンプ装置は、第１の２相チャージポンプ回路、第１の４相チャージポンプ回路及び駆動回路を含む。第１の４相チャージポンプ回路は、第１の２相チャージポンプ回路の出力端子に結合されて第１の２相チャージポンプ回路に直列接続される。駆動回路は、第１の２相チャージポンプ回路と第１の４相チャージポンプ回路に結合される。駆動回路は、リング発振器回路と論理回路を含む。リング発振器回路は、遅延回路チェーンとして直列接続された複数の遅延回路を含み、遅延回路チェーンの出力端子は、遅延回路チェーンの入力端子に結合され、遅延回路チェーンの入力端子は、入力クロック信号を受け取る。論理回路は、リング発振器回路、第１の２相チャージポンプ回路及び第１の４相チャージポンプ回路に結合され、論理回路は、遅延回路間の複数のノードを結合する複数の遅延信号に従って、第１の２相チャージポンプ回路を駆動するための第１の２相クロック信号と、第１の４相チャージポンプ回路を駆動するための第１の４相クロック信号とを生成する。
本発明の一実施形態では、直列接続された遅延回路チェーンは、第１の遅延回路、第２の遅延回路及び第３の遅延回路を含み、第１の遅延回路は、入力クロック信号を遅延させ、第２の遅延回路は、第１の遅延回路の出力信号を遅延させ、第３の遅延回路は、第２の遅延回路の出力信号を遅延させ、論理回路は、第１の遅延回路の出力信号に従って第１の２相クロック信号を生成し、ここで、第１の２相クロック信号は、互いに反転した第１のクロック信号と第２のクロック信号とを含む。
本発明の一実施形態では、論理回路は、更に、第２の遅延回路と第３の遅延回路の出力信号に従って、第３のクロック信号、第４のクロック信号、第５のクロック信号及び第６のクロック信号を含む第１の４相クロック信号を生成する。
本発明の一実施形態では、論理回路は、第１の反転器、第２の反転器、第３の反転器、第４の反転器、第５の反転器、第１のＯＲゲート及び第１のＮＡＮＤゲートを含む。第１の反転器の入力端子は、第１の遅延回路の出力端子に結合され、第１の反転器は、第１のクロック信号を出力する。第２の反転器の入力端子は、第１の反転器の出力端子に結合され、第２の反転器は、第２のクロック信号を出力する。第３の反転器の入力端子は、第２の遅延回路の出力端子に結合され、第３の反転器は、第３のクロック信号を出力する。第４の反転器の入力端子は、第３の反転器の出力端子に結合され、第４の反転器は、第４のクロック信号を出力する。第５の反転器の入力端子は、第３の遅延回路の出力端子に結合される。第１のＯＲゲートの２つの入力端子はそれぞれ、第５の反転器の出力端子と第２の遅延回路の出力端子に結合され、第１のＯＲゲートは、第３のクロック信号を出力する。第１のＮＡＮＤゲートの２つの入力端子はそれぞれ、第５の反転器の出力端子と第２の遅延回路の出力端子に結合され、第１のＮＡＮＤゲートは、第４のクロック信号を出力する。
本発明の一実施形態では、チャージポンプ装置は、更に、第１の４相チャージポンプ回路の出力端子に結合されて第１の２相チャージポンプ回路と第１の４相チャージポンプ回路に直列接続された第２の４相チャージポンプ回路を含み、論理回路は、更に、遅延回路間のノードを結合する遅延信号に従って、第２の４相チャージポンプ回路を駆動するための第２の４相クロック信号を生成する。
本発明の一実施形態では、遅延回路チェーンは、更に、第３の遅延回路に直列接続された第４の遅延回路と第５の遅延回路を含み、第４の遅延回路は、第３の遅延回路の出力信号を遅延させ、第５の遅延回路は、第４の遅延回路の出力信号を遅延させ、論理回路は、更に、第４の遅延回路と第５の遅延回路の出力信号に従って、第７のクロック信号、第８のクロック信号、第９のクロック信号及び第１０のクロック信号を含む第２の４相クロック信号を生成する。
本発明の一実施形態では、論理回路は、更に、第６の反転器、第７の反転器、第８の反転器、第２のＯＲゲート及び第２のＮＡＮＤゲートを含む。第６の反転器の入力端子は、第４の遅延回路の出力端子に結合され、第６の反転器は、第７のクロック信号を出力する。第７の反転器の入力端子は、第６の反転器の出力端子に結合され、第７の反転器は、第８のクロック信号を出力する。第８の反転器の入力端子は、第５の遅延回路の出力端子に結合される。第２のＯＲゲートの２つの入力端子はそれぞれ、第８の反転器の出力端子と第９の遅延回路の出力端子に結合され、第２のＯＲゲートは、第９のクロック信号を出力する。第２のＮＡＮＤゲートの２つの入力端子はそれぞれ、第８の反転器の出力端子と第５の遅延回路の出力端子に結合され、第２のＮＡＮＤゲートは、第１０のクロック信号を出力する。
本発明の一実施形態では、チャージポンプ装置は、更に、第１の２相チャージポンプ回路の出力端子と第１の４相チャージポンプ回路との間に結合された第２の２相チャージポンプ回路を含み、論理回路は、更に、遅延回路間のノードを結合する遅延信号に従って、第２の２相チャージポンプ回路を駆動するための第２の２相クロック信号を生成する。
本発明の一実施形態では、論理回路は、更に、第２の遅延回路の出力信号に従って第２の２相クロック信号を生成し、第２の２相クロック信号は、互いに反転した第３のクロック信号と第４のクロック信号を含む。
本発明の一実施形態では、遅延回路チェーンは、更に、第３の遅延回路に直列接続された第４の遅延回路と第５の遅延回路を含み、第４の遅延回路は、第３の遅延回路の出力信号を遅延させ、第５の遅延回路は、第４の遅延回路の出力信号を遅延させ、論理回路は、更に、第４の遅延回路と第５の遅延回路の出力信号に従って、第５のクロック信号、第６のクロック信号、第７のクロック信号及び第８のクロック信号を含む第１の４相クロック信号を生成する。
本発明の一実施形態では、論理回路は、第１の反転器、第２の反転器、第３の反転器、第４の反転器、第５の反転器、第６の反転器、第７の反転器、ＯＲゲート及びＮＡＮＤゲートを含む。第１の反転器の入力端子は、第１の遅延回路の出力端子に結合され、第１の反転器は、第１のクロック信号を出力する。第２の反転器の入力端子は、第１の反転器の出力端子に結合され、第２の反転器は、第２のクロック信号を出力する。第３の反転器の入力端子は、第２の遅延回路の出力端子に結合され、第３の反転器は、第３のクロック信号を出力する。第４の反転器の入力端子は、第３の反転器の出力端子に結合され、第４の反転器は、第４のクロック信号を出力する。第５の反転器の入力端子は、第４の遅延回路の出力端子に結合され、第５の反転器は、第５のクロック信号を出力する。第６の反転器の入力端子は、第５の反転器の出力端子に結合され、第６の反転器は、第６のクロック信号を出力する。第７の反転器の入力端子は、第５の遅延回路の出力端子に結合される。ＯＲゲートの２つの入力端子がそれぞれ、第７の反転器の出力端子と第４の遅延回路の出力端子に結合され、ＯＲゲートは、第７のクロック信号を出力する。ＮＡＮＤゲートの２つの入力端子がそれぞれ、第７の反転器の出力端子と第４の遅延回路の出力端子に結合され、ＮＡＮＤゲートは、第８のクロック信号を出力する。
本発明の一実施形態では、リング発振器回路は、更に、ＮＡＮＤゲートを含み、ＮＡＮＤゲートの１つの入力端子が、入力クロック信号を受け取り、ＮＡＮＤゲートの別の入力端子が、遅延回路チェーンの出力端子に結合され、ＮＡＮＤゲートの出力端子が、遅延回路チェーンの入力端子に結合される。
本発明の一実施形態では、リング発振器回路は、更に、遅延回路チェーンの出力端子とＮＡＮＤゲートの別の入力端子との間に結合されたラッチ回路を含み、制御信号に従って遅延回路チェーンの出力端子からＮＡＮＤゲートに信号を出力するかどうかを決定する。
本発明は、更に、２相チャージポンプ回路、複数の４相チャージポンプ回路及び駆動回路を含むチャージポンプ装置を提供する。４相チャージポンプ回路は、２相チャージポンプ回路の出力端子に結合されて２相チャージポンプ回路に直列接続される。駆動回路は、２相チャージポンプ回路と４相チャージポンプ回路に結合される。駆動回路は、リング発振器回路と論理回路を含む。リング発振器回路は、遅延回路チェーンとして直列接続された複数の遅延回路を含み、遅延回路チェーンの出力端子は、遅延回路チェーンの入力端子に結合され、遅延回路チェーンの入力端子は、入力クロック信号を受け取る。論理回路は、リング発振器回路、２相チャージポンプ回路及び４相チャージポンプ回路に結合され、遅延回路間の複数のノードを結合する複数の遅延信号に従って、２相チャージポンプ回路を駆動するための２相クロック信号と、４相チャージポンプ回路を駆動するための複数の第１の４相クロック信号と複数の第２の４相クロック信号とを生成し、ここで、第１の４相クロック信号は、対応する奇数の４相チャージポンプ回路を駆動するように構成され、第２の４相クロック信号は、対応する偶数の４相チャージポンプ回路を駆動するように構成される。
本発明の一実施形態では、遅延回路チェーンは、直列接続された第１の遅延回路、第２の遅延回路、第３の遅延回路及び第４の遅延回路を含み、第１の遅延回路は、入力クロック信号を遅延させ、第２の遅延回路は、第１の遅延回路の出力信号を遅延させ、第３の遅延回路は、第２の遅延回路の出力信号を遅延させ、第４の遅延回路は、第３の遅延回路の出力信号を遅延させ、論理回路は、更に、第１の遅延回路の出力信号に従って２相クロック信号を生成し、第２の遅延回路と第３の遅延回路の出力信号に従って第１の４相クロック信号を生成し、第３の遅延回路と第４の遅延回路の出力信号に従って第２の４相クロック信号を生成する。
本発明の一実施形態では、２相クロック信号は、互いに反転した第１のクロック信号と第２のクロック信号を含み、第１の４相クロック信号は、第１のクロック信号、第２のクロック信号、第３のクロック信号及び第４のクロック信号を含み、第２の４相クロック信号は、第５のクロック信号、第６のクロック信号、第７のクロック信号及び第８のクロック信号を含み、ここで、第５のクロック信号と第６のクロック信号は互いに反転している。
本発明の一実施形態では、論理回路は、第１の反転器、第２の反転器、第３の反転器、第４の反転器、第５の反転器、第６の反転器、第１のＯＲゲート、第２のＯＲゲート、第１のＮＡＮＤゲート及び第２のＮＡＮＤゲートを含む。第１の反転器の入力端子は、第１の遅延回路の出力端子に結合され、第１の反転器は、第１のクロック信号を出力する。第２の反転器は、第１の反転器の出力端子に結合され、第２のクロック信号を出力する。第３の反転器の入力端子は、第２の遅延回路の出力端子に結合される。第１のＯＲゲートの２つの入力端子はそれぞれ、第３の反転器の出力端子と第１の遅延回路の出力端子に結合され、第１のＯＲゲートは第３のクロック信号を出力する。第１のＮＡＮＤゲートの２つの入力端子はそれぞれ、第３の反転器の出力端子と第１の遅延回路の出力端子に結合され、第１のＮＡＮＤゲートは第４のクロック信号を出力する。第４の反転器の入力端子は、第３の遅延回路の出力端子に結合され、第４の反転器は、第５のクロック信号を出力する。第５の反転器の入力端子は、第４の反転器の出力端子に結合され、第５の反転器は、第６のクロック信号を出力する。第６の反転器の入力端子は、第４の遅延回路の出力端子に結合される。第２のＯＲゲートの２つの入力端子がそれぞれ、第６の反転器の出力端子と第４の遅延回路の出力端子に結合され、第２のＯＲゲートは、第７のクロック信号を出力する。第２のＮＡＮＤゲートの２つの入力端子がそれぞれ、第６の反転器の出力端子と第４の遅延回路の出力端子に結合され、第２のＮＡＮＤゲートは、第８のクロック信号を出力する。
本発明の一実施形態では、リング発振器回路は、更に、ＮＡＮＤゲートを含み、ＮＡＮＤゲートの１つの入力端子が、入力クロック信号を受け取り、ＮＡＮＤゲートの別の入力端子が、遅延回路チェーンの出力端子に結合され、ＮＡＮＤゲートの出力端子が、遅延回路チェーンの入力端子に結合される。
本発明の一実施形態では、リング発振器回路は、更に、遅延回路チェーンの出力端子とＮＡＮＤゲートの別の入力端子との間に結合されたラッチ回路を含み、制御信号に従って遅延回路チェーンの出力端子からＮＡＮＤゲートに信号を出力するかどうかを決定する。
上記に基づいて、本発明の実施形態のチャージポンプ装置は、リング発振器回路の遅延回路間のノードを結合する遅延信号に従って、２相チャージポンプ回路と４相チャージポンプ回路をそれぞれ駆動するための２相クロック信号と４相クロック信号を生成し、したがって、４相チャージポンプ回路を駆動するためのクロック信号を生成する追加の遅延回路が不要であり、また２相チャージポンプ回路と４相チャージポンプ回路の利点が、２相チャージポンプ回路と４相チャージポンプ回路を直列接続することによって組み合わせられ、したがって、チャージポンプ装置は、高効率、小面積及び低消費電力であり、ボディエフェクトの問題がないという特徴を有し、従って、必要な電圧を正確に生成できる。
本発明の一実施形態によるチャージポンプ装置の回路図である。 本発明の一実施形態による２相チャージポンプ回路と４相チャージポンプ回路の回路図である。 図１の実施形態による論理回路の回路図である。 図３の実施形態によるクロック信号の波形概略図である。 本発明の別の実施形態によるチャージポンプ装置の回路図である。 図５の実施形態による論理回路の回路図である。 図６の実施形態によるクロック信号の波形概略図である。 本発明の別の実施形態によるチャージポンプ装置の回路図である。 本発明の別の実施形態によるチャージポンプ装置の回路図である。 図９の実施形態による論理回路の回路図である。
本出願（請求項を含む）で使用される用語「結合」は、直接的又は間接的な任意の接続方法として参照されうる。例えば、「第１の装置が第２の装置に結合される」は、「第１の装置が第２の装置に直接的に結合される」又は「第１の装置が他の装置又は接続手段を介して第２の装置に間接的に結合される」と説明されうる。更に、同じ参照番号を有する要素／装置／段階は、図面及び説明の適切な場所において同じ又は類似の部分を示す。様々な実施形態で同じ参照番号を有する要素／装置／段階は、互いに参照されうる。
開示を詳細に述べるために以下に複数の実施形態を提供するが、開示は、提供された実施形態に限定されず、提供された実施形態が、適切に組み合わせられうる。以下の実施形態では、同じ又は類似の番号は、同じ又は類似の要素又は信号を表す。
図１は、本発明の一実施形態によるチャージポンプ装置の回路図である。図１を参照されたい。チャージポンプ装置は、２相チャージポンプ回路ＰＡ、４相チャージポンプ回路ＰＢ及び駆動回路１０２を含み、ここで、２相チャージポンプ回路ＰＡは、入力電圧ＶＤＤと４相チャージポンプ回路ＰＢとに結合され、駆動回路１０２は、２相チャージポンプ回路ＰＡと４相チャージポンプ回路ＰＢに結合される。２相チャージポンプ回路ＰＡは、駆動回路１０２からクロック信号ＣＬＫとクロック信号ＣＬＫＢを受け取り、それらの信号によって駆動されて、入力電圧ＶＤＤを昇圧する。４相チャージポンプ回路ＰＢは、駆動回路１０２からクロック信号Ｐ１１、Ｐ２２、Ｐ３３及びＰ４４を受け取りそれらの信号によって駆動されて、２相チャージポンプ回路ＰＡからの入力電圧を昇圧し、次に出力電圧Ｖｏｕｔを生成する。
更に、図２に示されたように、２相チャージポンプ回路ＰＡと４相チャージポンプ回路ＰＢが実装されてもよい。図２を参照されたい。２相チャージポンプ回路ＰＡは、Ｎ形トランジスタＭ１及びＭ２、Ｐ形トランジスタＱ１〜Ｑ４、ならびにキャパシタＣ１及びＣ２を含みうる。ここで、Ｎ形トランジスタＭ１は、入力電圧ＶＤＤとキャパシタＣ１の第１端子（ノードＮ１）の間に結合され、Ｎ形トランジスタＭ１のゲートが、キャパシタＣ２の第１端子（ノードＮ２）に結合され、Ｎ形トランジスタＭ２は、入力電圧ＶＤＤとキャパシタＣ２の第１端子の間に結合され、Ｎ形トランジスタＭ２のゲートが、キャパシタＣ１の第１端子に結合され、キャパシタＣ１とキャパシタＣ２の第２端子がそれぞれ、クロック信号ＣＬＫとクロック信号ＣＬＫＢを受け取る。更に、Ｎ形トランジスタＭ１及びＭ２の本体が、接地電圧ＶＳＳに結合される。ボディエフェクトを解決するいくつかの実施形態では、２相チャージポンプ回路ＰＡの入力端子にＮ形トランジスタＭ１及びＭ２の本体が結合されてもよいことに注意されたい。更に、Ｐ形トランジスタＱ１のドレインとゲートがそれぞれ、ノードＮ１及びＮ２に結合され、Ｐ形トランジスタＱ１のソースが、Ｐ形トランジスタＱ４のドレインに結合され、Ｐ形トランジスタＱ１の本体が、同じもののドレインに結合され、かつＰ形トランジスタＱ２の本体に接続される。Ｐ形トランジスタＱ２は、ノードＮ１と２相チャージポンプ回路ＰＡの出力端子Ｏ１との間に結合され、Ｐ形トランジスタＱ２のゲートが、ノードＮ２に結合される。Ｐ形トランジスタＱ３は、ノードＮ２と２相チャージポンプ回路ＰＡの出力端子Ｏ１との間に結合され、Ｐ形トランジスタＱ２のゲートが、ノードＮ１に結合され、Ｐ形トランジスタＱ３の本体が、Ｐ形トランジスタＱ４のドレインに結合される。本体とＰ形トランジスタＱ４のドレインは互いに結合され、Ｐ形トランジスタＱ４のソース及びゲートはそれぞれ、ノードＮ２及びＮ１に結合される。
他方、４相チャージポンプ回路ＰＢは、Ｐ形トランジスタＱ５〜Ｑ１６と、キャパシタＣ３〜Ｃ６を含んでもよい。ここで、Ｐ形トランジスタＱ６は、２相チャージポンプ回路ＰＡの出力端子Ｏ１とキャパシタＣ５の第１端子（ノードＮ３）に結合され、Ｐ形トランジスタＱ６のゲートは、キャパシタＣ３の１つの端子に結合され、キャパシタＣ３の別の端子がクロック信号Ｐ２２を受け取り、キャパシタＣ５の第２の端子がクロック信号Ｐ３３を受け取る。Ｐ形トランジスタＱ５は、Ｐ形トランジスタＱ６のゲートとノードＮ３の間に結合され、Ｐ形トランジスタＱ５のゲートは、前の段の２相チャージポンプ回路ＰＡのノードＮ１に結合される。Ｐ形トランジスタＱ７は、２相チャージポンプ回路ＰＡの出力端子Ｏ１とＰ形トランジスタＱ８のソースに結合され、Ｐ形トランジスタＱ７のゲートは、ノードＮ３に結合され、Ｐ形トランジスタＱ７の本体は、同じもののドレインに結合され、かつＰ形トランジスタＱ６の本体に結合され、Ｐ形トランジスタＱ８のドレインは、ノードＮ３に結合され、Ｐ形トランジスタＱ８の本体は、同じもののソースに結合され、かつＰ形トランジスタＱ６の本体に結合され、Ｐ形トランジスタＱ８のゲートは、ノードＮ４に結合される。Ｐ形トランジスタＱ１３は、ノードＮ３とＰ形トランジスタＱ１４の本体の間に結合され、Ｐ形トランジスタＱ１３のゲートは、ノードＮ４に結合され、Ｐ形トランジスタＱ１３の本体とドレインは互いに結合される。Ｐ形トランジスタＱ１４は、ノードＮ３と４相チャージポンプ回路ＰＢの出力端子Ｏ３との間に結合され、Ｐ形トランジスタＱ１４のゲートは、ノードＮ４に結合される。
Ｐ形トランジスタＱ１１は、２相チャージポンプ回路ＰＡの出力端子Ｏ１とキャパシタＣ６の第１の端子（ノードＮ４）に結合され、Ｐ形トランジスタＱ１１のゲートが、キャパシタＣ４の１つの端子に結合され、キャパシタＣ４の別の端子が、クロック信号Ｐ４４を受け取り、キャパシタＣ６の第２の端子が、クロック信号Ｐ１１を受け取る。Ｐ形トランジスタＱ１２は、Ｐ形トランジスタＱ１１のゲートとノードＮ４との間に結合され、Ｐ形トランジスタＱ１２のゲートは、前の段の２相チャージポンプ回路ＰＡのノードＮ２に結合される。Ｐ形トランジスタＱ９は、２相チャージポンプ回路ＰＡの出力端子Ｏ１とＰ形トランジスタＱ１０のソースに結合され、Ｐ形トランジスタＱ９のゲートは、ノードＮ４に結合され、Ｐ形トランジスタＱ９の本体は、同じもののドレインに結合され、かつＰ形トランジスタＱ１１の本体に結合され、Ｐ形トランジスタＱ１０のドレインは、ノードＮ４に結合され、Ｐ形トランジスタＱ１０の本体は、同じもののソースに結合され、かつＰ形トランジスタＱ１１の本体に結合され、Ｐ形トランジスタＱ１０のゲートは、ノードＮ３に結合される。Ｐ形トランジスタＱ１６は、ノードＮ４とＰ形トランジスタＱ１５の本体の間に結合され、Ｐ形トランジスタＱ１６のゲートが、ノードＮ３に結合され、Ｐ形トランジスタＱ１６の本体とドレインは互いに結合される。Ｐ形トランジスタＱ１５は、ノードＮ４と４相チャージポンプ回路ＰＢの出力端子Ｏ３との間に結合され、Ｐ形トランジスタＱ１５のゲートは、ノードＮ３に結合される。
更に、駆動回路１０２は、例えば、リング発振器回路１０４と論理回路１０６を含んでもよく、リング発振器回路１０４は、論理回路１０６に結合される。ここで、リング発振器回路１０４は、遅延回路１０８、遅延回路１１０、遅延回路１１２、ＮＡＮＤゲート１１４及びラッチ回路１１６を含む。遅延回路１０８、１１０及び１１２は、遅延回路チェーンとして直列に接続され、遅延回路チェーンの出力端子は、遅延回路チェーンの入力端子に結合され、ＮＡＮＤゲート１１４の入力端子が、入力クロックイネーブル信号ＥＮＯＳＣを受け取り、かつラッチ回路１１６の出力端子Ｑに結合され、ＮＡＮＤゲート１１４の出力端子が、遅延回路チェーンの入力端子に結合される。更に、ラッチ回路１１６の入力端子Ｄは、遅延回路チェーンの出力端子に結合され、ラッチ回路１１６の制御端子ＺＥＮは、制御信号ＳＣ１を受け取る。遅延回路１０８、１１０及び１１２は、例えば、反転器によって実現されてもよい。この実施形態では、遅延回路１０８は、直列接続された反転器Ｄ１及びＤ２を含んでもよく、遅延回路１１０及び１１２はそれぞれ、反転器Ｄ３及びＤ４によって実現されるが、これは本明細書で限定されない。各遅延回路は、設計要件によって異なる数の反転器を含んでもよく、各反転器は、様々な遅延時間を有してもよい。
入力クロックイネーブル信号ＥＮＯＳＣが、ＮＡＮＤゲート１１４に入力されたとき、リング発振器回路１０４はイネーブルされ、クロック信号を生成し始め、ラッチ回路１１６は、制御端子ＺＥＮから受け取った制御信号ＳＣ１に従って遅延回路チェーンの出力端子からＮＡＮＤゲート１１４に信号を出力するかどうかを決定してもよい。すなわち、ラッチ回路１１６は、制御信号ＳＣ１に従ってリング発振器回路１０４へのクロック信号の出力をすぐに開始又は停止させ、２相チャージポンプ回路ＰＡ及び４相チャージポンプ回路ＰＢの動作をより正確に制御してもよい。いくつかの実施形態では、リング発振器回路１０４が、ラッチ回路１１６を含まなくてもよく、すなわち、遅延回路チェーンの出力端子が、ＮＡＮＤゲート１１４の入力端子に直接接続されてもよいことに注意されたい。
論理回路１０６は、遅延回路１０８、１１０及び１１２間でノードを結合する遅延信号に従って、２相チャージポンプ回路ＰＡを駆動するための２相クロック信号と、４相チャージポンプ回路ＰＢを駆動するための４相クロック信号（図２に示されたクロック信号Ｐ１１、Ｐ２２、Ｐ３３及びＰ４４）を生成する。例えば、論理回路１０６は、遅延回路１０８の出力信号に従ってクロック信号ＣＬＫ及びＣＬＢを生成してもよく、この場合、クロック信号ＣＬＫ及びＣＬＫＢは互いに反転し、遅延回路１１０及び１１２の出力信号に従ってクロック信号Ｐ１１、Ｐ２２、Ｐ３３及びＰ４４を生成する。更に、論理回路１０６は、図３に示された論理ゲートによって実現されてもよく、図３の論理回路１０６によって生成されたクロック信号の波形は、図４に示されてもよい。論理回路１０６は、反転器ＩＮＶ１〜ＩＮＶ５、ＯＲゲートＯＲ１、及びＮＡＮＤゲートＮＡＮＤ１を含む。反転器ＩＮＶ１の入力端子は、遅延回路１０８の出力端子１０８Ｏに結合され、反転器ＩＮＶ２の入力端子は、反転器ＩＮＶ１の出力端子へ結合され、この場合、反転器ＩＮＶ１及びＩＮＶ２の出力端子がそれぞれ、クロック信号ＣＬＫＢ及びＣＬＫを出力するように構成される。反転器ＩＮＶ３の入力端子が、遅延回路１１０の出力端子１１０Ｏに結合され、反転器ＩＮＶ４の入力端子が、反転器ＩＮＶ３の出力端子に結合され、この場合、反転器ＩＮＶ３及びＩＮＶ４の出力端子はそれぞれ、クロック信号Ｐ１１及びＰ３３を出力するように構成される。反転器ＩＮＶ５の入力端子は、遅延回路１１２の出力端子１１２Ｏに結合され、ＯＲゲートＯＲ１の入力端子は、反転器ＩＮＶ５の出力端子と遅延回路１１０の出力端子１１０Ｏに結合され、ＮＡＮＤゲートＮＡＮＤ１の入力端子は、反転器ＩＮＶ５の出力端子と遅延回路１１０の出力端子１１０Ｏに結合され、ここで、ＯＲゲートＯＲ１は、クロック信号Ｐ２２を出力するように構成され、ＮＡＮＤゲートＮＡＮＤ１は、クロック信号Ｐ４４を出力するように構成される。
図４に示されたように、クロック信号Ｐ１１及びＰ３３は、互いに逆であり、クロック信号Ｐ１１、Ｐ３３及びＰ４４の位相は、クロック信号ＣＬＫ及びＣＬＫＢより時間期間Ｔ１（すなわち、反転器Ｄ３により遅延された時間）遅れる。クロック信号Ｐ２２は、クロック信号ＣＬＫ及びＣＬＫＢよりもＴ１とＴ２を加えた時間（すなわち、反転器Ｄ３及びＤ４によって遅延された時間）遅れ、時間Ｔ３は、反転器Ｄ１及びＤ２による遅延される時間である。
２相チャージポンプ回路ＰＡと４相チャージポンプ回路ＰＢを駆動するクロック信号は、汎用チャージポンプ装置内にあるリング発振器の遅延回路を使用することによって生成され、したがって、２相チャージポンプ回路ＰＡと４相チャージポンプ回路ＰＢを駆動するクロック信号を生成する追加の遅延回路はもう必要ない。更に、この実施形態のチャージポンプ装置は、２相チャージポンプ回路ＰＡと４相チャージポンプ回路ＰＢを直列接続することによって２相チャージポンプ回路ＰＡと４相チャージポンプ回路ＰＢの利点を組み合わせ、したがって、チャージポンプ装置は、高効率、小面積及び低消費電力の特性を有し、ボディエフェクトの問題がなく、したがって、必要な電圧を正確に生成できる。
図５は、本発明の別の実施形態によるチャージポンプ装置の回路図である。図５を参照されたい。図１の実施形態のチャージポンプ装置を比較すると、この実施形態のチャージポンプ装置は、更に、４相チャージポンプ回路ＰＢ２を含み、４相チャージポンプ回路は、４相チャージポンプ回路ＰＢの出力端子に結合され、駆動回路５０２から受け取ったクロック信号Ｐ１１Ｄ、Ｐ２２Ｄ、Ｐ３３Ｄ及びＰ４４Ｄによって駆動される。４相チャージポンプ回路ＰＢ２は、図２の実施形態の４相チャージポンプ回路ＰＢとして実現でき、したがって、本明細書では繰り返されない。４相チャージポンプ回路ＰＢ内のＰ形トランジスタＱ５及びＱ１２のゲートがそれぞれ、前段の２相チャージポンプ回路ＰＡのノードＮ１とＮ２に結合される（すなわち、クロック信号ＣＬＫ及びＣＬＫＢを受け取るキャパシタＣ１及びＣ２の第１の端子に結合される）ことに注意されたい。同様に、４相チャージポンプ回路ＰＢとして実現される４相チャージポンプ回路ＰＢ２では、Ｐ形トランジスタＱ５及びＱ１２に対応するＰ形トランジスタのゲートが、４相チャージポンプ回路ＰＢ（すなわち、前段の４相チャージポンプ回路）のノードＮ３及びＮ４に同様に結合され、すなわち、クロック信号Ｐ３３及びＰ１１を受け取るキャパシタＣ５及びＣ６の第１の端子に結合される。
更に、図１のリング発振器回路１０４と比較すると、この実施形態のリング発振器回路５０４は、更に、遅延回路５０８及び５１０を含む。すなわち、この実施形態の遅延回路チェーンは、直列接続された遅延回路１０８、１１０、１１２、５０８及び５１０によって構成される。この実施形態では、遅延回路５０８及び５１０はそれぞれ、反転器Ｄ５及びＤ６によって実現されるが、これらに限定されない。更に、この実施形態の論理回路５０６は、また、遅延回路１０８、１１０、１１２、５０８及び５１０の間のノードを結合する遅延信号に従って、２相チャージポンプ回路ＰＡを駆動するための２相クロック信号、４相チャージポンプ回路ＰＢを駆動するための４相クロック信号（すなわち、クロック信号Ｐ１１、Ｐ２２、Ｐ３３及びＰ４４）、及び４相チャージポンプ回路ＰＢ２を駆動するための４相クロック信号（すなわち、クロック信号Ｐ１１Ｄ、Ｐ２２Ｄ、Ｐ３３Ｄ及びＰ４４Ｄ）を生成する。
更に、論理回路５０６は、図６に示された論理ゲートによって実現されてもよく、図６の論理回路５０６によって生成されたクロック信号の波形が図７に示される。図３の論理回路１０６と比較すると、この実施形態の論理回路５０６は、更に、クロック信号Ｐ１１Ｄ〜Ｐ４４Ｄを生成するための反転器ＩＮＶ６〜ＩＮＶ８、ＯＲゲートＯＲ２及びＮＡＮＤゲートＮＡＮＤ２を含む。反転器ＩＮＶ６の入力端子は、遅延回路５０８の出力端子５０８Ｏに結合され、反転器ＩＮＶ７の入力端子は、反転器ＩＮＶ６の出力端子へ結合され、ここで、反転器ＩＮＶ６及びＩＮＶ７の出力端子がそれぞれ、クロック信号Ｐ１１ＤとＰ３３Ｄを出力するように構成される。反転器ＩＮＶ８の入力端子は、遅延回路５１０の出力端子５１０Ｏに結合され、ＯＲゲートＯＲ２の入力端子は、反転器ＩＮＶ８の出力端と遅延回路５０８の出力端子５０８Ｏに結合され、ＮＡＮＤゲートＮＡＮＤ２の入力端子は、反転器ＩＮＶ８の出力端子と遅延回路５０８の出力端子５０８Ｏに結合され、ここで、ＯＲゲートＯＲ２は、クロック信号Ｐ２２Ｄを出力するように構成され、ＮＡＮＤゲートＮＡＮＤ２は、クロック信号Ｐ４４Ｄを出力するように構成される。
同様に、図７に示されたように、クロック信号Ｐ１１Ｄ及びＰ３３Ｄは互いに反転され、クロック信号Ｐ１１Ｄ、Ｐ３３Ｄ及びＰ４４Ｄの位相は、クロック信号ＣＬＫ及びＣＬＫＢよりも、時間Ｔ１、Ｔ２及びＴ４の合計（すなわち、反転器Ｄ３、Ｄ４及びＤ５によって遅延された時間）だけ遅れる。更に、クロック信号Ｐ２２Ｄは、クロック信号ＣＬＫ及びＣＬＫＢよりも、時間Ｔ１、Ｔ２、Ｔ４及びＴ５の合計（すなわち、反転器Ｄ３、Ｄ４、Ｄ５及びＤ６によって遅延された時間）だけ遅れる。更に、クロック信号Ｐ１１〜Ｐ４４とクロック信号ＣＬＫ、ＣＬＫＢとの間の関係は、図４の実施形態と同じであり、したがって、本明細書では繰り返されない。
以上の実施形態から、２相チャージポンプ回路ＰＡの後に直列接続された４相チャージポンプ回路の数が１つ又は２つに限定されないことを推定できる。他の実施形態では、より多くの４相チャージポンプ回路が、２相チャージポンプ回路ＰＡに直列接続されてもよく、直列接続された４相チャージポンプ回路がそれぞれ、図２として実現されてもよく、直列接続された４相チャージポンプ回路間の結合関係は、図５の実施形態から推定してもよく、これは、本明細書では繰り返されない。更に、チャージポンプ回路の各段を駆動するためのクロック信号を生成する方法は、図５〜図７の実施形態から把握されてもよく、したがって、これは本明細書では繰り返されない。
更に、いくつかの実施形態では、図６の実施形態のクロック信号Ｐ１１及びＰ３３は、２相チャージポンプ回路ＰＡを駆動するために使用されてもよく、図６の実施形態のクロック信号Ｐ１１Ｄ〜Ｐ４４Ｄは、直列接続された４相チャージポンプ回路内の奇数の４相チャージポンプ回路を駆動するために使用されてもよく、図６の実施形態のクロック信号Ｐ１１〜Ｐ４４は、直列接続された４相チャージポンプ回路内の偶数の４相チャージポンプ回路を駆動するために使用されてもよい。例えば、図８は、本発明の別の実施形態によるチャージポンプ装置の回路図である。図８を参照されたい。図５の実施形態のチャージポンプ装置と比較すると、この実施形態の二相チャージポンプ回路ＰＡは、クロック信号Ｐ１１及びＰ３３によって駆動され、４相チャージポンプ回路ＰＢは、クロック信号Ｐ１１Ｄ〜Ｐ４４Ｄによって駆動され、４相チャージポンプ回路ＰＢ２は、クロック信号Ｐ１１〜Ｐ４４によって駆動される。更に、本実施形態の駆動回路８０２の論理回路８０６は、図５の実施形態の論理回路５０６として実現されてもよい（図６に示されたように）。図８の実施形態のチャージポンプ装置が、２相チャージポンプ回路ＰＡを駆動するためにクロック信号ＣＬＫ及びＣＬＫＢを必要としないので、いくつかの実施形態では、論理回路８０６は、反転器ＩＮＶ１及びＩＮＶ２を含まず、この実施形態の遅延回路１０８及び１１０は、１つの遅延回路に一体化されてもよい。この遅延回路内の反転器の数は、実際の状況によって調整されてもよく、図８の実施形態に限定されない。更に、駆動回路８０２の他の回路は、図５の実施形態と類似しており、本明細書では繰り返されない。
図９は、本発明の別の実施形態によるチャージポンプ装置の回路図である。図９を参照されたい。図５の実施形態のチャージポンプ装置と比較すると、この実施形態では図５の４相チャージポンプ回路ＰＢが２相チャージポンプ回路ＰＡ２によって代用され、したがって、この実施形態のチャージポンプ装置は、２相チャージポンプ回路ＰＡ、ＰＡ２と４相チャージポンプ回路ＰＢ２を含み、２相チャージポンプ回路ＰＡ２の入力端子が、２相チャージポンプ回路ＰＡの出力端子に結合され、２相チャージポンプ回路ＰＡ２の出力端子が、４相チャージポンプ回路ＰＢ２の入力端子に結合される。ここで、２相チャージポンプ回路ＰＡ２は、図２の実施形態の２相チャージポンプ回路ＰＡとして実現されてもよく、したがって、本明細書では繰り返されない。更に、２相チャージポンプ回路ＰＡ２と４相チャージポンプ回路ＰＢ２の結合関係も図２のものと類似しており、本明細書では繰り返されない。
図９の実施形態では、２相チャージポンプ回路ＰＡと４相チャージポンプ回路ＰＢ２が、図７の実施形態のクロック信号ＣＬＫ、ＣＬＫＢ、及びＰ１１Ｄ〜Ｐ４４Ｄによって駆動されてもよく、２相チャージポンプ回路ＰＡ２は、クロック信号Ｐ１１及びＰ３３によって駆動される。この実施形態の駆動回路９０２の論理回路９０６は、図６の実施形態の論理回路として実現されてもよい。この実施形態ではチャージポンプ装置を駆動するためにクロック信号Ｐ２２とＰ４４が不要なので、いくつかの実施形態では、論理回路９０６は、反転器ＩＮＶ５、ＯＲゲートＯＲ１及びＮＡＮＤゲートＮＡＮＤ１を含まない。他のゲート回路と出力信号は、図６の実施形態と同じである（図１０に示されたように）。更に、駆動回路９０２の他の回路は、図５の実施形態と類似しており、本明細書では繰り返されない。
要するに、本発明の実施形態は、一般的なチャージポンプ装置内にあるリング発振器の遅延回路を使用して２相チャージポンプ回路と４相チャージポンプ回路を駆動するクロック信号を生成し、従って、２相チャージポンプ回路と４相チャージポンプ回路を駆動するためのクロック信号を生成する追加の遅延回路は不要になり、したがって、回路レイアウトの面積が実質的に小さくなる。更に、２相チャージポンプ回路と４相チャージポンプ回路を直列接続することによって２相チャージポンプ回路と４相チャージポンプ回路の利点が組み合わされ、したがって、チャージポンプ装置は、高効率、小面積及び低消費電力の特性を有し、ボディエフェクトの問題がなく、したがって、必要とされる電圧を正確に生成できる。
更に、前述の方法及び装置は、段階の省略又は追加、段階の順序及び使用装置のタイプの変更を含む多くの仕方で変更されうることを理解されたい。様々な特徴は様々な仕方で組み合わされてもよいことを理解されたい。詳細には、本発明のすべての実施形態において、特定の実施形態で前述されたすべての特徴が必要とは限らない。また、前述の特徴の更に他の組み合わせが、本発明のいくつかの実施形態の範囲内であると考えられる。また、本発明が、以上に詳細に示され述べられたことに限定されないことを当業者は理解するであろう。
本発明の範囲又は趣旨から逸脱せずに本発明の構造に様々な修正及び変更をなしうることは当業者に明らかである。以上を考慮すると、本発明は、以下の請求項とその等価物の範囲内にある提供された本発明の修正及び変形を対象として含む。
本開示は、回路レイアウトの面積を小さくできるチャージポンプ装置に関する。
１０２、５０２、８０２、９０２ 駆動回路
１０４ リング発振器回路
１０６、５０６、８０６、９０６ 論理回路
１０８、１１０、１１２、５０８、５１０ 遅延回路
１１４ ＮＡＮＤゲート
１１６ ラッチ回路
ＰＡ、ＰＡ２ ２相チャージポンプ回路
ＰＢ、ＰＢ２ ４相チャージポンプ回路
ＶＤＤ 入力電圧
ＣＬＫ、ＣＬＫＢ、Ｐ１１〜Ｐ４４、Ｐ１１Ｄ〜Ｐ４４Ｄ クロック信号
Ｖｏｕｔ 出力電圧
ＥＮＯＳＣ クロックイネーブル信号
Ｑ ラッチ回路の出力端子
Ｄ ラッチ回路の入力端子
ＺＥＮ ラッチ回路の制御端子
ＳＣ１ 制御信号
Ｄ１〜Ｄ６ 反転器
Ｍ１、Ｍ２ ｎ型トランジスタ
Ｑ１〜Ｑ１６ Ｐ形トランジスタ
Ｃ１〜Ｃ６ キャパシタ
Ｎ１、Ｎ２、Ｎ３、Ｎ４ ノード
ＶＳＳ 接地電圧
Ｏ１ 出力端子
ＩＮＶ１〜ＩＮＶ８ 反転器
ＯＲ１、ＯＲ２ ＯＲゲート
ＮＡＮＤ１、ＮＡＮＤ２ ＮＡＮＤゲート
Ｔ１〜Ｔ５ 時間

Claims (19)

  1. 直列結合された第１の２相チャージポンプ回路と第１の４相チャージポンプ回路と、ここで、前記第１の４相チャージポンプ回路は、前記第１の２相チャージポンプ回路の出力端子に結合され、
    前記第１の２相チャージポンプ回路と前記第１の４相チャージポンプ回路に結合された駆動回路と、
    を備えるチャージポンプ装置において、
    前記駆動回路は、
    遅延回路チェーンとして直列接続された複数の遅延回路を有するリング発振器回路と、ここで、前記遅延回路チェーンの出力端子は、前記遅延回路チェーンの入力端子に結合されると共に、前記遅延回路チェーンの前記入力端子は、入力クロック信号を受け取り、
    前記リング発振器回路、前記第１の２相チャージポンプ回路及び前記第１の４相チャージポンプ回路に結合された論理回路と、
    を備え、
    前記論理回路は、前記遅延回路間の複数のノードを結合する複数の遅延信号に従って、前記第１の２相チャージポンプ回路を駆動するための第１の２相クロック信号と、前記第１の４相チャージポンプ回路を駆動するための第１の４相クロック信号とを生成する、
    チャージポンプ装置。
  2. 前記遅延回路チェーンは、直列接続された第１の遅延回路と、第２の遅延回路と、第３の遅延回路とを有し、
    前記第１の遅延回路は、前記入力クロック信号を遅延させ、
    前記第２の遅延回路は、前記第１の遅延回路の出力信号を遅延させ、
    前記第３の遅延回路は、前記第２の遅延回路の出力信号を遅延させ、
    前記論理回路は、前記第１の遅延回路の前記出力信号に従って、前記第１の２相クロック信号を生成し、
    前記第１の２相クロック信号は、互いに反転している第１のクロック信号と第２のクロック信号とを含む、
    請求項１に記載のチャージポンプ装置。
  3. 前記論理回路は、更に、前記第２の遅延回路の前記出力信号と前記第３の遅延回路の出力信号とに従って、前記第１の４相クロック信号を生成し、
    前記第１の４相クロック信号は、第３のクロック信号と、第４のクロック信号と、第５のクロック信号と、第６のクロック信号とを含む、
    請求項１又は２に記載のチャージポンプ装置。
  4. 前記論理回路は、
    第１の反転器と、
    第２の反転器と、
    第３の反転器と、
    第４の反転器と、
    第５の反転器と、
    第１のＯＲゲートと、
    第１のＮＡＮＤゲートと、
    を備え、
    前記第１の反転器の入力端子は、前記第１の遅延回路の出力端子に結合され、
    前記第１の反転器は、前記第１のクロック信号を出力し、
    前記第２の反転器の入力端子は、前記第１の反転器の出力端子に結合され、
    前記第２の反転器は、前記第２のクロック信号を出力し、
    前記第３の反転器の入力端子は、前記第２の遅延回路の出力端子に結合され、
    前記第３の反転器は、前記第３のクロック信号を出力し、
    前記第４の反転器の入力端子は、前記第３の反転器の出力端子に結合され、
    前記第４の反転器は、前記第４のクロック信号を出力し、
    前記第５の反転器の入力端子は、前記第３の遅延回路の出力端子に結合され、
    前記第１のＯＲゲートの２つの入力端子は、それぞれ、前記第５の反転器の出力端子と前記第２の遅延回路の前記出力端子に結合され、
    前記第１のＯＲゲートは、前記第３のクロック信号を出力し、
    前記第１のＮＡＮＤゲートの２つの入力端子は、それぞれ、前記第５の反転器の前記出力端子と前記第２の遅延回路の前記出力端子に結合され、
    前記第１のＮＡＮＤゲートは、前記第４のクロック信号を出力する、
    請求項３に記載のチャージポンプ装置。
  5. 前記第１の４相チャージポンプ回路の出力端子に結合されることで、前記第１の２相チャージポンプ回路と前記第１の４相チャージポンプ回路に直列接続された第２の４相チャージポンプ回路を更に備え、
    前記論理回路は、前記遅延回路間の複数のノードを結合する前記遅延信号に従って、前記第２の４相チャージポンプ回路を駆動するための第２の４相クロック信号を更に生成する、
    請求項１から３のうちのいずれか一項に記載のチャージポンプ装置。
  6. 前記遅延回路チェーンは、前記第３の遅延回路に直列接続された第４の遅延回路と第５の遅延回路をさらに有し、
    前記第４の遅延回路は、前記第３の遅延回路の出力信号を遅延させ、
    前記第５の遅延回路は、前記第４の遅延回路の出力信号を遅延させ、
    前記論理回路は、前記第４の遅延回路の出力信号と前記第５の遅延回路の出力信号とに従って、前記第２の４相クロック信号をさらに生成し、
    前記第２の４相クロック信号は、第７のクロック信号と、第８のクロック信号と、第９のクロック信号と、第１０のクロック信号とを含む、
    請求項５に記載のチャージポンプ装置。
  7. 前記論理回路は、
    第６の反転器と、
    第７の反転器と、
    第８の反転器と、
    第２のＯＲゲートと、
    第２のＮＡＮＤゲートと、
    を備え、
    前記第６の反転器の入力端子は、前記第４の遅延回路の出力端子に結合され、
    前記第６の反転器は、前記第７のクロック信号を出力し、
    前記第７の反転器の入力端子は、前記第６の反転器の出力端子に結合され、
    前記第７の反転器は、前記第８のクロック信号を出力し、
    前記第８の反転器の入力端子は、前記第５の遅延回路の出力端子に結合され、
    前記第２のＯＲゲートの２つの入力端子は、それぞれ、前記第８の反転器の出力端子と前記第４の遅延回路の出力端子に結合され、
    前記第２のＯＲゲートは、前記第９のクロック信号を出力し、
    前記第２のＮＡＮＤゲートの２つの入力端子は、それぞれ、前記第８の反転器の前記出力端子と前記第５の遅延回路の前記出力端子に結合され、
    前記第２のＮＡＮＤゲートは、前記第１０のクロック信号を出力する、
    請求項６に記載のチャージポンプ装置。
  8. 前記第１の２相チャージポンプ回路の前記出力端子と前記第１の４相チャージポンプ回路との間に結合された第２の２相チャージポンプ回路を更に備え、
    前記論理回路は、前記遅延回路間の複数のノードを結合する前記遅延信号に従って、前記第２の２相チャージポンプ回路を駆動するための第２の２相クロック信号を更に生成する、請求項１から７のうちいずれか一項に記載のチャージポンプ装置。
  9. 前記論理回路は、前記第２の遅延回路の出力信号に従って前記第２の２相クロック信号を生成し、
    前記第２の２相クロック信号は、互いに反転した第３のクロック信号と第４のクロック信号を含む、
    請求項８に記載のチャージポンプ装置。
  10. 前記遅延回路チェーンは、前記第３の遅延回路に直列接続された第４の遅延回路と第５の遅延回路をさらに有し、
    前記第４の遅延回路は、前記第３の遅延回路の出力信号を遅延させ、
    前記第５の遅延回路は、前記第４の遅延回路の出力信号を遅延させ、
    前記論理回路は、前記第４の遅延回路の出力信号と前記第５の遅延回路の出力信号とに従って、前記第１の４相クロック信号を生成し、
    前記第１の４相クロック信号は、第５のクロック信号と、第６のクロック信号と、第７のクロック信号と、第８のクロック信号とを含む、
    請求項８又は９に記載のチャージポンプ装置。
  11. 前記論理回路は、
    第１の反転器と、
    第２の反転器と、
    第３の反転器と、
    第４の反転器と、
    第５の反転器と、
    第６の反転器と、
    第７の反転器と、
    ＯＲゲートと、
    ＮＡＮＤゲートと、
    を備え、
    前記第１の反転器の入力端子は、前記第１の遅延回路の出力端子に結合され、
    前記第１の反転器は、前記第１のクロック信号を出力し、
    前記第２の反転器の入力端子は、前記第１の反転器の出力端子に結合され、
    前記第２の反転器は、前記第２のクロック信号を出力し、
    前記第３の反転器の入力端子は、前記第２の遅延回路の出力端子に結合され、
    前記第３の反転器は、前記第３のクロック信号を出力し、
    前記第４の反転器の入力端子は、前記第３の反転器の出力端子に結合され、
    前記第４の反転器は、前記第４のクロック信号を出力し、
    前記第５の反転器の入力端子は、前記第４の遅延回路の出力端子に結合され、
    前記第５の反転器は、前記第５のクロック信号を出力し、
    前記第６の反転器の入力端子は、前記第５の遅延回路の出力端子に結合され、
    前記第６の反転器は、前記第６のクロック信号を出力し、
    前記第７の反転器の入力端子は、前記第５の遅延回路の出力端子に結合され、
    前記ＯＲゲートの２つの入力端子は、それぞれ、前記第７の反転器の出力端子と前記第４の遅延回路の出力端子に結合され、
    前記ＯＲゲートは、前記第７のクロック信号を出力し、
    前記ＮＡＮＤゲートの２つの入力端子は、それぞれ、前記第７の反転器の出力端子と前記第４の遅延回路の出力端子に結合され、
    前記ＮＡＮＤゲートは、前記第８のクロック信号を出力する、
    請求項１０に記載のチャージポンプ装置。
  12. 前記リング発振器回路は、ＮＡＮＤゲートを更に有し、
    前記ＮＡＮＤゲートの一の入力端子は、前記入力クロック信号を受け取り、
    前記ＮＡＮＤゲートの別の入力端子は、前記遅延回路チェーンの出力端子に結合され、 前記ＮＡＮＤゲートの出力端子は、前記遅延回路チェーンの入力端子に結合される、
    請求項１から１１のうちいずれか一項に記載のチャージポンプ装置。
  13. 前記リング発振器回路は、
    前記遅延回路チェーンの前記出力端子と前記ＮＡＮＤゲートの前記別の入力端子との間に結合され、制御信号に従って前記遅延回路チェーンの出力端子から前記ＮＡＮＤゲートに信号を出力するかどうかを決定するラッチ回路を更に有する、
    請求項１２に記載のチャージポンプ装置。
  14. 直列結合された２相チャージポンプ回路と複数の４相チャージポンプ回路と、ここで、前記複数の４相チャージポンプ回路は、前記２相チャージポンプ回路の出力端子に結合され、
    前記２相チャージポンプ回路と前記４相チャージポンプ回路に結合された駆動回路と、
    を備えるチャージポンプ装置において、
    前記駆動回路は、
    遅延回路チェーンとして直列接続された複数の遅延回路を有するリング発振器回路と、ここで、前記遅延回路チェーンの出力端子は、前記遅延回路チェーンの入力端子に結合されると共に、前記遅延回路チェーンの前記入力端子は、入力クロック信号を受け取り、
    前記リング発振器回路、前記２相チャージポンプ回路及び前記４相チャージポンプ回路に結合された論理回路と、
    を備え、
    前記論理回路は、前記遅延回路間の複数のノードを結合する複数の遅延信号に従って、
    前記２相チャージポンプ回路を駆動するための２相クロック信号と、前記４相チャージポンプ回路を駆動するための複数の第１の４相クロック信号と複数の第２の４相クロック信号とを生成し、
    前記第１の４相クロック信号は、対応する奇数の４相チャージポンプ回路を駆動するように構成され、
    前記第２の４相クロック信号は、対応する偶数の４相チャージポンプ回路を駆動するように構成される、
    チャージポンプ装置。
  15. 前記遅延回路チェーンは、直列接続された第１の遅延回路と、第２の遅延回路と、第３の遅延回路と、第４の遅延回路とを有し、
    前記第１の遅延回路は、前記入力クロック信号を遅延させ、
    前記第２の遅延回路は、前記第１の遅延回路の出力信号を遅延させ、
    前記第３の遅延回路は、前記第２の遅延回路の出力信号を遅延させ、
    前記第４の遅延回路は、前記第３の遅延回路の出力信号を遅延させ、
    前記論理回路は、
    前記第１の遅延回路の出力信号に従って前記２相クロック信号をさらに生成し、
    前記第２の遅延回路と前記第１の遅延回路の出力信号に従って前記第１の４相クロック信号を生成し、
    前記第３の遅延回路と前記第４の遅延回路の出力信号に従って前記第２の４相クロック信号を生成する、
    請求項１４に記載のチャージポンプ装置。
  16. 前記２相クロック信号は、互いに反転した第１のクロック信号と第２のクロック信号とを含み、
    前記第１の４相クロック信号は、前記第１のクロック信号と、前記第２のクロック信号と、第３のクロック信号と、第４のクロック信号とを含み、
    前記第２の４相クロック信号は、第５のクロック信号と、第６のクロック信号と、第７のクロック信号と、第８のクロック信号とを含み、
    前記第５のクロック信号と前記第６のクロック信号が互いに反転している、
    請求項１４又は１５に記載のチャージポンプ装置。
  17. 前記駆動回路は、
    第１の反転器と、
    第２の反転器と、
    第３の反転器と、
    第１のＯＲゲートと、
    第１のＮＡＮＤゲートと、
    第４の反転器と、
    第５の反転器と、
    第６の反転器と、
    第２のＯＲゲートと、
    第２のＮＡＮＤゲートと、
    を備え、
    前記第１の反転器の入力端子は、前記第１の遅延回路の出力端子に結合され、
    前記第１の反転器は、前記第１のクロック信号を出力し、
    第２の反転器は、前記第１の反転器の出力端子に結合されて、前記第２のクロック信号を出力し、
    前記第３の反転器の入力端子は、前記第２の遅延回路の出力端子に結合され、
    前記第１のＯＲゲートの２つの入力端子は、それぞれ、前記第３の反転器の出力端子と前記第１の遅延回路の出力端子に結合され、
    前記第１のＯＲゲートは、前記第３のクロック信号を出力し、
    前記第１のＮＡＮＤゲートの２つの入力端子は、それぞれ、前記第３の反転器の出力端子と前記第１の遅延回路の出力端子に結合され、
    前記第１のＮＡＮＤゲートは、前記第４のクロック信号を出力し、
    前記第４の反転器の入力端子は、前記第３の遅延回路の出力端子に結合され、
    前記第４の反転器は、前記第５のクロック信号を出力し、
    前記第５の反転器の入力端子は、前記第４の遅延回路の出力端子に結合され、
    前記第５の反転器は、前記第６のクロック信号を出力し、
    前記第６の反転器の入力端子は、前記第４の遅延回路の出力端子に結合され、
    前記第２のＯＲゲートの２つの入力端子は、それぞれ、前記第６の反転器の出力端子と前記第３の遅延回路の出力端子とに結合され、
    前記第２のＯＲゲートは、前記第７のクロック信号を出力し、
    前記第２のＮＡＮＤゲートの２つの入力端子は、それぞれ、前記第６の反転器の出力端子と前記第３の遅延回路の出力端子に結合され、
    前記第２のＮＡＮＤゲートは、前記第８のクロック信号を出力する、
    請求項１６に記載のチャージポンプ装置。
  18. 前記リング発振器回路は、ＮＡＮＤゲートを更に有し、
    前記ＮＡＮＤゲートの一の入力端子は、クロックイネーブル信号を受け取り、
    前記ＮＡＮＤゲートの別の入力端子は、前記遅延回路チェーンの出力端子に結合され、
    記ＮＡＮＤゲートは前記入力クロック信号を出力する、
    請求項１４から１７のうちいずれか一項に記載のチャージポンプ装置。
  19. 前記リング発振器回路は、
    前記遅延回路チェーンの出力端子と前記ＮＡＮＤゲートの前記別の入力端子との間に結合され、制御信号に従って前記遅延回路チェーンの出力端子から前記ＮＡＮＤゲートに信号を出力するかどうかを決定するラッチ回路をさらに有する、
    請求項１８に記載のチャージポンプ装置。
JP2017033413A 2016-07-14 2017-02-24 チャージポンプ装置 Active JP6389294B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662362068P 2016-07-14 2016-07-14
US62/362,068 2016-07-14

Publications (2)

Publication Number Publication Date
JP2018011498A true JP2018011498A (ja) 2018-01-18
JP6389294B2 JP6389294B2 (ja) 2018-09-12

Family

ID=57909468

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016236457A Active JP6316393B2 (ja) 2016-07-14 2016-12-06 不揮発性メモリ用のドライブ回路
JP2017033413A Active JP6389294B2 (ja) 2016-07-14 2017-02-24 チャージポンプ装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016236457A Active JP6316393B2 (ja) 2016-07-14 2016-12-06 不揮発性メモリ用のドライブ回路

Country Status (4)

Country Link
US (3) US9633734B1 (ja)
JP (2) JP6316393B2 (ja)
CN (4) CN107623438B (ja)
TW (5) TWI587310B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102423675B1 (ko) * 2017-09-22 2022-07-22 주식회사 디비하이텍 레벨 쉬프터, 및 이를 포함하는 소스 드라이버, 게이트 드라이버, 및 디스플레이 장치
US10797063B2 (en) * 2018-01-10 2020-10-06 Ememory Technology Inc. Single-poly nonvolatile memory unit
US10461635B1 (en) * 2018-05-15 2019-10-29 Analog Devices Global Unlimited Company Low VIN high efficiency chargepump
CN109887839A (zh) * 2019-03-01 2019-06-14 上海华力微电子有限公司 一种改善闪存器件数据保存能力的方法
US10818592B1 (en) * 2019-04-29 2020-10-27 Nanya Technology Corporation Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
JP7281805B2 (ja) * 2019-06-14 2023-05-26 エイブリック株式会社 チャージポンプ制御回路及びバッテリ制御回路
CN112447739B (zh) * 2019-09-02 2023-09-19 联芯集成电路制造(厦门)有限公司 半导体存储装置
US11424257B2 (en) * 2019-10-15 2022-08-23 Ememory Technology Inc. Method for manufacturing semiconductor structure and capable of controlling thicknesses of oxide layers
TWI765643B (zh) 2021-04-06 2022-05-21 華邦電子股份有限公司 記憶體元件及其製造方法
US20220367651A1 (en) * 2021-05-12 2022-11-17 Ememory Technology Inc. Stacked-gate non-volatile memory cell
CN115622389A (zh) * 2021-06-29 2023-01-17 合肥格易集成电路有限公司 电荷泵电路和存储器
US12069857B2 (en) 2021-08-23 2024-08-20 Macronix International Co., Ltd. Memory cell, memory device manufacturing method and memory device operation method thereof
TWI802971B (zh) * 2021-08-23 2023-05-21 旺宏電子股份有限公司 記憶體晶胞，記憶體裝置之製造方法及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297997A (ja) * 1996-05-02 1997-11-18 Toshiba Corp 不揮発性半導体記憶装置
JPH11283392A (ja) * 1998-03-31 1999-10-15 Nec Corp 昇圧回路
JP2008198985A (ja) * 2007-01-17 2008-08-28 Matsushita Electric Ind Co Ltd 昇圧回路
JP2008253031A (ja) * 2007-03-29 2008-10-16 Univ Waseda チャージポンプ回路
JP2008301647A (ja) * 2007-06-01 2008-12-11 Mitsubishi Electric Corp 電圧発生回路およびそれを備える画像表示装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625544A (en) * 1996-04-25 1997-04-29 Programmable Microelectronics Corp. Charge pump
KR100235958B1 (ko) * 1996-08-21 1999-12-15 김영환 반도체 메모리 장치의 복수 레벨 전압 발생기
US6487687B1 (en) * 1997-01-02 2002-11-26 Texas Instruments Incorporated Voltage level shifter with testable cascode devices
US5963061A (en) * 1997-04-08 1999-10-05 Micron Technology, Inc. Switch for minimizing transistor exposure to high voltage
JP2978467B2 (ja) * 1998-03-16 1999-11-15 株式会社日立製作所 半導体集積回路装置の製造方法
JP3446644B2 (ja) * 1999-01-07 2003-09-16 日本電気株式会社 単一電子メモリ素子の駆動回路及びその駆動方法
WO2000046648A1 (en) * 1999-02-02 2000-08-10 Macronix International Co., Ltd. Four-phase charge pump with lower peak current
US6370071B1 (en) * 2000-09-13 2002-04-09 Lattice Semiconductor Corporation High voltage CMOS switch
US6914791B1 (en) * 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
CN1282238C (zh) * 2003-03-24 2006-10-25 旺宏电子股份有限公司 半导体工序
CN1302536C (zh) * 2003-06-04 2007-02-28 旺宏电子股份有限公司 虚接地阵列的混合信号嵌入式屏蔽只读存储器及其制造方法
CN1291481C (zh) * 2003-08-12 2006-12-20 旺宏电子股份有限公司 具牺牲层的嵌入式非挥发性存储器的制造方法
US7145370B2 (en) 2003-09-05 2006-12-05 Impinj, Inc. High-voltage switches in single-well CMOS processes
US6980045B1 (en) * 2003-12-05 2005-12-27 Xilinx, Inc. Merged charge pump
TWI227963B (en) * 2004-01-15 2005-02-11 Via Tech Inc Voltage shifter circuit
US7580311B2 (en) 2004-03-30 2009-08-25 Virage Logic Corporation Reduced area high voltage switch for NVM
JP2005347589A (ja) * 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP4967237B2 (ja) * 2005-01-28 2012-07-04 パナソニック株式会社 固体撮像装置
TWI334695B (en) * 2005-09-20 2010-12-11 Via Tech Inc Voltage level shifter
US7671401B2 (en) 2005-10-28 2010-03-02 Mosys, Inc. Non-volatile memory in CMOS logic process
KR100660903B1 (ko) * 2005-12-23 2006-12-26 삼성전자주식회사 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법
US20080169500A1 (en) * 2007-01-16 2008-07-17 Atmel Corporation Low voltage non-volatile memory cell with shared injector for floating gate
CN101315934B (zh) * 2007-05-31 2012-06-27 联华电子股份有限公司 增进照光效能的内嵌式光抹除存储器及其制造方法
US7880274B2 (en) * 2007-06-25 2011-02-01 Macronix International Co., Ltd. Method of enabling alignment of wafer in exposure step of IC process after UV-blocking metal layer is formed over the whole wafer
US7968926B2 (en) * 2007-12-19 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Logic non-volatile memory cell with improved data retention ability
JP5259270B2 (ja) * 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
TWI376097B (en) * 2008-09-18 2012-11-01 Ili Technology Corp Level shift circuit
US8053319B2 (en) * 2009-02-23 2011-11-08 Globalfoundries Singapore Pte. Ltd. Method of forming a high voltage device
US8222130B2 (en) * 2009-02-23 2012-07-17 Globalfoundries Singapore Pte. Ltd. High voltage device
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
JP5494252B2 (ja) * 2009-09-11 2014-05-14 ソニー株式会社 同期発振器、クロック再生装置、クロック分配回路、およびマルチモード注入回路
JP2011192363A (ja) * 2010-03-16 2011-09-29 Seiko Epson Corp 電源切換回路、不揮発性記憶装置、集積回路装置及び電子機器
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路
JP5638408B2 (ja) * 2011-01-28 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8373485B2 (en) 2011-04-20 2013-02-12 Ememory Technology Inc. Voltage level shifting apparatus
US20120309155A1 (en) * 2011-06-03 2012-12-06 Nanya Technology Corporation Semiconductor process
TWI472155B (zh) * 2011-10-19 2015-02-01 Ememory Technology Inc 電壓開關電路
US9252775B2 (en) 2011-12-22 2016-02-02 Intel Corporation High-voltage level-shifter
CN102543891B (zh) * 2012-01-05 2014-09-03 复旦大学 栅控二极管半导体存储器器件的制备方法
US8658495B2 (en) 2012-03-08 2014-02-25 Ememory Technology Inc. Method of fabricating erasable programmable single-poly nonvolatile memory
US8772854B2 (en) * 2012-04-02 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time programming memory cells and methods for forming the same
US9627213B2 (en) * 2012-04-05 2017-04-18 X-Fab Semiconductor Foundries Ag Method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
CN102663980B (zh) * 2012-04-13 2014-10-29 北京京东方光电科技有限公司 一种栅极驱动电路的控制电路及其工作方法、液晶显示器
US8796098B1 (en) * 2013-02-26 2014-08-05 Cypress Semiconductor Corporation Embedded SONOS based memory cells
US9041089B2 (en) * 2013-06-07 2015-05-26 Ememory Technology Inc. Nonvolatile memory structure
US9013229B2 (en) * 2013-07-15 2015-04-21 Texas Instruments Incorporated Charge pump circuit
CN103631723B (zh) * 2013-11-29 2017-02-01 中国电子科技集团公司第四十七研究所 调节电路及电路调节方法
US9082500B1 (en) * 2014-01-10 2015-07-14 Ememory Technology Inc. Non-volatile memory
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US20160006348A1 (en) * 2014-07-07 2016-01-07 Ememory Technology Inc. Charge pump apparatus
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof
TWI593052B (zh) * 2015-01-07 2017-07-21 力旺電子股份有限公司 半導體元件及其製造方法
KR102340550B1 (ko) * 2015-04-10 2021-12-21 에스케이하이닉스 주식회사 전원 제어장치
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9728260B1 (en) * 2016-04-28 2017-08-08 United Microelectronics Corp. Light-erasable embedded memory device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09297997A (ja) * 1996-05-02 1997-11-18 Toshiba Corp 不揮発性半導体記憶装置
JPH11283392A (ja) * 1998-03-31 1999-10-15 Nec Corp 昇圧回路
JP2008198985A (ja) * 2007-01-17 2008-08-28 Matsushita Electric Ind Co Ltd 昇圧回路
JP2008253031A (ja) * 2007-03-29 2008-10-16 Univ Waseda チャージポンプ回路
JP2008301647A (ja) * 2007-06-01 2008-12-11 Mitsubishi Electric Corp 電圧発生回路およびそれを備える画像表示装置

Also Published As

Publication number Publication date
JP6389294B2 (ja) 2018-09-12
JP6316393B2 (ja) 2018-04-25
CN107622782A (zh) 2018-01-23
US20180019252A1 (en) 2018-01-18
TWI593221B (zh) 2017-07-21
TWI649858B (zh) 2019-02-01
US10103157B2 (en) 2018-10-16
CN107634059A (zh) 2018-01-26
TW201803259A (zh) 2018-01-16
TW201909392A (zh) 2019-03-01
CN107623438A (zh) 2018-01-23
TW201906140A (zh) 2019-02-01
TW201810260A (zh) 2018-03-16
JP2018010708A (ja) 2018-01-18
CN107623438B (zh) 2019-10-25
TWI637489B (zh) 2018-10-01
CN107622782B (zh) 2020-07-14
US9633734B1 (en) 2017-04-25
TW201803090A (zh) 2018-01-16
CN109119377A (zh) 2019-01-01
TWI587310B (zh) 2017-06-11
US20180019250A1 (en) 2018-01-18
CN107634059B (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
JP6389294B2 (ja) チャージポンプ装置
TWI517541B (zh) 四相電荷泵電路
KR100900965B1 (ko) 고전압용 씨모스 전하 펌프
TW201926872A (zh) 四相電荷泵電路
CN101170275A (zh) 电荷泵电路以及升压电路
CN109274262B (zh) 基于单级cmos的电压四倍器电路
JP6223817B2 (ja) チャージポンプ回路
US11764673B2 (en) NMOS-based negative charge pump circuit
US10778203B2 (en) Clock generation circuit and charge pumping system
US7714636B2 (en) Charge pump circuit and cell thereof
US8441307B2 (en) Methods and circuits for a low input voltage charge pump
US7233193B2 (en) High voltage switching circuit of a NAND type flash memory device
CN114710026A (zh) 一种交叉耦合电荷泵电路
CN101268616A (zh) 单阈值和单导电类型逻辑
KR20090071860A (ko) 크로스 커플 전하펌프방식의 저전압 ｄｒａｍ용 고전압발생기
CN103219882A (zh) 一种cts2电荷泵
EP3270498A1 (en) Charge pump apparatus
Allasasmeh et al. Switch bootstrapping technique for voltage doublers and double charge pumps
CN100525030C (zh) 一种电荷泵电路
TWI762401B (zh) 升壓時脈產生器
CN109842294B (zh) 四相电荷泵电路
KR100569602B1 (ko) 고전압 발생 전하펌프회로
TW202439765A (zh) 執行電荷共享操作的方法及其電荷泵電路
JP5292912B2 (ja) パルス昇圧回路、およびパルス昇圧方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180816

R150 Certificate of patent or registration of utility model

Ref document number: 6389294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250