JP2018011328A - 光電変換素子、画像読取装置、画像形成装置及び画像読取方法 - Google Patents

Abstract

【課題】素子の小型化と、画質低下の防止とを両立することができる光電変換素子、画像読取装置、画像形成装置及び画像読取方法を提供する。【解決手段】主走査方向に配列され、且つ受光する色毎に副走査方向に配列された複数の画素は、順次露光方式の露光による電荷を蓄積する。複数のＡＤ変換部は、副走査方向に配列された複数の画素を一つの画素群とする画素群毎に、複数の画素がそれぞれ蓄積した電荷量を示すアナログ信号をデジタル信号とするＡＤ変換処理を行う。そして、補正部が、ＡＤ変換部からの各色の画素の画素値を、順次露光方式により各色の画素毎に生ずる露光タイミングの差による露光割合に対応する画素値に補正する。【選択図】図１２

Description

本発明は、光電変換素子、画像読取装置、画像形成装置及び画像読取方法に関する。

スキャナなどの画像読取装置は、原稿からの反射光を光電変換する光電変換素子と、光電変換素子が出力するアナログ信号をＡＤ変換して処理するアナログ処理部と、デジタル信号に変換された画像データに対して各種の補正を施す画像補正部を有するものが知られている。光電変換素子として、従来はＣＣＤが使われることが多かったが、近年は高速化・低電力化の要求により、ＣＭＯＳリニアイメージセンサが注目されている。また、近年では、複数画素を１つの画素群（カラム）として、カラム毎に処理回路を設けられたものが知られている。

しかしながら、従来のカラム毎に処理するＣＭＯＳリニアイメージセンサは、一括露光方式によりアナログ信号を一旦保持し、順次に読み出す必要があった。アナログ信号の保持には、保持時間に応じた容量が素子に必要である。即ち、ＣＭＯＳリニアイメージセンサを小型化できないという問題があった。また、従来のＣＭＯＳリニアイメージセンサでは、順次露光方式によりアナログ信号の保持を行わないようにすると、色ずれなどによって画質が低下してしまうという問題があった。

本発明は、上記に鑑みてなされたものであって、素子の小型化と、画質低下の防止とを両立することができる光電変換素子、画像読取装置、画像形成装置及び画像読取方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、主走査方向に配列され、且つ受光する色毎に副走査方向に配列され、順次露光方式の露光による電荷を蓄積する複数の画素と、副走査方向に配列された複数の画素を一つの画素群とする画素群毎に、複数の画素がそれぞれ蓄積した電荷量を示すアナログ信号をデジタル信号とするＡＤ変換処理を行う複数のＡＤ変換部と、ＡＤ変換部からの各色の画素の画素値を、順次露光方式により各色の画素毎に生ずる露光タイミングの差による露光割合に対応する画素値に補正する補正部とを有する。

本発明によれば、素子の小型化と、画質低下の防止とを両立することができるという効果を奏する。

図１は、画素群ごとにＡＤ変換する一括露光方式の光電変換素子の構成を示す図である。 図２は、図１に示した光電変換素子の動作を示すタイミングチャートである。 図３は、光電変換素子が一括露光方式で画像を読取る動作を示す図である。 図４は、画素群ごとにＡＤ変換する順次露光方式の光電変換素子の構成を示す図である。 図５は、図４に示した光電変換素子の動作を示すタイミングチャートである。 図６は、光電変換素子が順次露光方式で画像を読取る動作を示す図である。 図７は、第１実施形態にかかる光電変換素子の構成を示す図である。 図８は、光電変換素子が画像を読取る動作を示す図である。 図９は、第２実施形態にかかる光電変換素子の構成を示す図である。 図１０は、図９に示した光電変換素子の動作を示すタイミングチャートである。 図１１は、光電変換素子が画像を読取る動作を示す図である。 図１２は、第３実施形態にかかる光電変換素子の構成を示す図である。 図１３は、光電変換素子が画像を読取る動作を示す図である。 図１４は、光電変換素子を有する画像読取装置を備えた画像形成装置の概要を示す図である。 図１５は、画像読取装置が機械的に読取線速を変更した場合の光電変換素子の動作を示す図である。 図１６は、画像読取装置が機械的に変倍した場合に、光電変換素子が行う色ずれ防止の動作を示すタイミングチャートである。 図１７は、画像読取装置が機械的に変倍した時の色ずれを防止した読取画像を示す図である。

まず、本発明をするに至った背景について説明する。ＣＭＯＳリニアイメージセンサは、入射光をフォトダイオードで光電変換する点はＣＣＤと同じである。しかし、ＣＣＤが電荷をシフトレジスタで転送し、転送後に電荷検出部で電荷−電圧変換するのに対し、ＣＭＯＳセンサは、画素付近で電荷−電圧変換して後段に出力する点が異なる。また、ＣＭＯＳセンサは、ＣＭＯＳプロセス（ＣＣＤはＮＭＯＳプロセス）で製造できるため、ロジック回路を内蔵でき、ＡＤ変換器を内蔵することも可能である。また、ＣＣＤが電荷転送で画像信号を順次出力するのに対し、ＣＭＯＳセンサは、画像信号を画素毎に接続されたスイッチを切替えることによって順次出力する。

一方、近年では、複数の画素を１つの画素群（カラム）として、カラム毎にＡＤ変換器や他の処理回路を構成するカラム方式の光電変換素子が知られている。図１は、画素群ごとにＡＤ変換する一括露光方式の光電変換素子１の構成を示す図である。図１（ａ）は、副走査方向に並ぶＲＧＢ各１画素の計３画素を１カラムとした場合の光電変換素子１を示している。光電変換素子１は、ＣＭＯＳリニアイメージセンサであり、例えば画像読取装置の主走査方向に配列された７０００個の画素ごとに、受光する受光素子（フォトダイオード：ＰＤ）１０と、画素回路（Ｔｒ）１２とを有する。また、受光素子１０及び画素回路１２は、Ｒ，Ｇ，Ｂの光をそれぞれ受光するように、画像読取装置の副走査方向へ３列並べられている。また、受光素子１０は、Ｒ−Ｇ及びＧ−Ｂの副走査方向の間隔が、画像読取装置が読取る原稿上の２ラインピッチに対応している。

図１（ａ）に示すように、アナログメモリ（ＭＥＭ）１４及びＡＤ変換部（ＡＤＣ）１６は、それぞれカラム毎に設けられている。図１（ｂ）は、アナログメモリ１４の構成を例示する図である。アナログメモリ１４は、色ごとにコンデンサ（容量）Ｃｒ，Ｃｇ，Ｃｂを有し、スイッチＳ１〜Ｓ３が切替えられることにより、各色のアナログ画像信号を順次に記憶する。ＡＤ変換部１６は、アナログメモリ１４が順次に記憶した各色のアナログ画像信号をデジタル画像信号に変換する。

光電変換素子１では、ＲＧＢそれぞれの受光素子１０が露光した光は、光電変換により電荷量として蓄積され、電荷−電圧変換されて電圧画像信号として画素回路１２に転送される。画素回路１２は、受光素子１０から入力される画像信号を転送するためのスイッチやバッファ（図示せず）を有する。

画素回路１２それぞれから出力されたＲＧＢの各アナログ画像信号はアナログメモリ１４に書き込まれる。アナログメモリ１４に書き込まれた画像信号は、順次ＡＤ変換部１６に読み出され、Ａ／Ｄ変換が行われる。Ａ／Ｄ変換後のデジタル画像データは、図示しないラインメモリに保持され、パラレル−シリアル変換された後に、全画素のシリアル画像データとして後段に出力される。

ここで、アナログメモリ１４は、Ａ／Ｄ変換が開始されるまでアナログ画像信号を保持しておく必要がある。アナログメモリ１４がアナログ画像信号を保持する期間は、最大で１ライン周期程度であり、時間にすると例えば数十〜数百μｓとなる。従って、アナログメモリ１４の容量値も数百Ｆ〜数十ｐＦと大きくする必要がある（半導体チップ上に形成する容量としては非常に大きい）。つまり、アナログメモリ１４は、回路規模が大きいために、受光素子１０の面積を小さくして開口率を下げなければならないといった問題や、素子のサイズ（チップサイズ）が大きくなって製造コストが増大してしまうという問題を生じさせる。

なお、光電変換素子１は、Ｒ→Ｇ→Ｂの順に画像を読取る場合を例に説明するが、順序はこれに限定されない。また、スキャン方向とは、原稿に対して光電変換素子１が画像を読取りながら移動する方向（原稿に対する相対的な方向）とする。以下、光電変換素子１を構成する各部と実質的に同一の構成には、同一の符号が付してある。

図２は、図１に示した光電変換素子１の動作を示すタイミングチャートである。受光素子１０は、ほぼ１ラインの走査を行う期間（ＰＤ＝”Ｈ”期間）露光している。また、ＲＧＢそれぞれの受光素子１０は、露光タイミングが同一となっている。これにより、光電変換素子１は、全画素の一括露光を実現している。

光電変換素子１は、受光素子１０による露光が完了すると、蓄積された電荷を画素回路１２に転送する（Ｔｒ＝”Ｈ”期間）。ＲＧＢのアナログ画像信号は、それぞれのアナログメモリ１４に書き込まれる。アナログメモリ１４は、各信号毎にＡ／Ｄ変換が完了するまでアナログ画像信号を保持する（ＭＥＭ＝”Ｈ（Ｈｏｌｄ）”）。アナログメモリ１４が保持したアナログ画像信号は、ＡＤ変換部１６によって読み出され、Ｒ→Ｇ→Ｂの順にＡ／Ｄ変換される。

図２に示すように、光電変換素子１は、受光素子１０が露光を開始してアナログメモリ１４が書き込みを行うまでは画素毎にパラレル処理を行い、アナログ画像信号をアナログメモリ１４から読み出してＡＤ変換するまでの処理は画素群（カラム）内のシリアル処理となっている。

最初にＡ／Ｄ変換されるＲのアナログ画像信号は、アナログメモリ１４に保持される期間が最も短い。逆に、最後にＡ／Ｄ変換されるＢのアナログ画像信号は、最も長くほぼ１ライン程度の期間保持しておく必要がある。なお、ｌｓｙｎｃは、図１には示していないが１ラインを走査する同期信号である。

図３は、光電変換素子１が一括露光方式で画像を読取る動作を示す図である。光電変換素子１は、一括露光方式により、ＲＧＢ全画素を同一タイミングで露光する。図３に示すように、黒→白の原稿である場合、Ｒの受光素子１０が読取るＲ画像は、原稿に応じて黒→白となる。Ｇの受光素子１０は、図１に示したように、Ｒの受光素子１０との間隔が２ライン分となっている。つまり、Ｇの受光素子１０は、Ｒの受光素子１０に対して２ライン遅れて原稿の黒→白を読み取ることになる。さらに、Ｂの受光素子１０もＧの受光素子１０に対して２ライン分の間隔（Ｒの受光素子１０に対しては４ライン分の間隔）があるため、Ｇの受光素子１０に対して２ライン分遅れて原稿の黒→白を読み取ることになる。

ここで、Ｇ／Ｂの受光素子１０がＲの受光素子１０に対して副走査方向にそれぞれ２ライン／４ライン分ずれて位置しているので、Ｇ／Ｂの読取画像もＲの読取画像に対して２ライン／４ライン分遅れて原稿を読む。しかし、ＲＧＢでの露光タイミングに差がないため、ＲＧＢ各画素が読んでいる原稿の位置は同じとなる（同じ原稿位置を異なるタイミングで読んでいることになる）。

ＲＧＢそれぞれの受光素子１０が読取った画像は、後段の画像処理部（図示せず）がライン間隔による読取画像の電気的な遅れを補正（ライン間補正）するので、補正後にはＲＧＢでタイミングが合った画像となる。

なお、図３においては、説明を簡略化するために、原稿の白と黒の境界が読取ラインの境界と等しい場合を例とし、ＭＴＦ（Modulation Transfer Function）は理想状態としている。実際には、ＭＴＦにより、黒→白の境界の前後では黒と白の中間色（灰色）として読まれる。また、スキャン方向として原稿に対してＲ→Ｇ→Ｂの順で読むような例としている。

図４は、画素群ごとにＡＤ変換する順次露光方式の光電変換素子２の構成を示す図である。図１に示した一括露光方式の光電変換素子１に対し、図４に示した光電変換素子２は、順次露光方式であるためにアナログメモリ（図１におけるアナログメモリ１４）が不要となっている。光電変換素子２は、図１に示した光電変換素子１に対してアナログメモリ１４が削除されている以外の差異はなく、画素群もＲＧＢ各１画素の計３画素を単位としている。

順次露光方式では、露光した画素から順にＡ／Ｄ変換を行うためにアナログメモリは不要となる。これは逆に言えば、順次にＡ／Ｄ変換を行うためには、カラム内の画素間で露光タイミングをずらす必要があるということになる。

図５は、図４に示した光電変換素子２の動作を示すタイミングチャートである。受光素子１０は、図２に示した動作例と同様に、ほぼ１ラインの走査を行う期間（ＰＤ＝”Ｈ”期間）露光している。ただし、ＲＧＢそれぞれの受光素子１０、即ちＰＤ（Ｒ），ＰＤ（Ｇ），ＰＤ（Ｂ）は、露光タイミングがずれている。ここでは、ＲＧＢの露光時間を１／３ライン≒０．３３ラインずらしている。

各受光素子１０での露光が完了すると、蓄積された電荷は画素回路１２に転送され（Ｔｒ＝”Ｈ”期間）、ＡＤ変換部１６に転送されてＡ／Ｄ変換される。この処理を光電変換素子２はＲ→Ｇ→Ｂの順に順次行う。

図６は、光電変換素子２が順次露光方式で画像を読取る動作を示す図である。順次露光方式では、図３に示した動作とは異なり、ＲＧＢの各受光素子１０は、異なる読取位置に対して露光する。

図６に示すように、黒→白の原稿である場合、Ｒの受光素子１０が読取るＲ画像は、原稿に応じて黒→白となる。Ｇの受光素子１０は、図４に示したように、Ｒの受光素子１０に対して２ライン分の間隔がある。ただし、Ｇの受光素子１０は、図５で示したように露光時間がＲの受光素子１０に対して約０．３３（１／３）ライン分遅れて露光する。よって、Ｇの受光素子１０は、Ｒ画像に対して約１．６７ライン遅れた、つまり約０．３３ライン後の原稿位置を読み取ることになる。

そのため、Ｒの受光素子１０が黒→白の境界を区別して読み取れたのに対し、Ｇの受光素子１０は、図６に示したように、原稿の境界直前の白を灰色（薄グレー）と読んでしまう。これは、露光時間が約０．３３ライン分遅れたことにより、それまで白と読んでいたものに約０．３３ライン分の黒が混ざって露光されるためである。

さらに、Ｂの受光素子１０は、Ｇの受光素子１０に対して物理的に２ライン分の間隔（Ｒの受光素子１０に対しては４ライン分の間隔）がある。Ｂの受光素子１０は、Ｇの受光素子１０対して露光時間が約０．３３ライン（Ｒの受光素子１０に対しては約０．６６ライン）分遅れている。よって、Ｂの受光素子１０は、Ｇの受光素子１０に対して約１．６７ライン（Ｒ画像に対して３．３４ライン）分遅れた位置の画像を読み取り、Ｇの受光素子１０と同様に、露光時間が遅れたことにより原稿の境界付近を灰色（濃グレー）と読んでしまう。つまり、Ｇ／Ｂの画素の物理的な画素位置が、Ｒ画素に対して副走査方向にそれぞれ２ライン／４ライン分ずれていることに加え、ＲＧＢで露光時間がずれていることにより、ＲＧＢ各画素が読んでいる原稿の位置は異なってしまう。

一方、ＲＧＢそれぞれの受光素子１０が読取った画像は、後段の画像処理部（図示せず）がライン間隔による読取画像の遅れ（電気的な遅れ）を補正するが、補正後にもＲＧＢで同一のタイミングとならない。よって、白黒の境界ではＧ／Ｂが灰色、つまり色ずれした画像（色付き画像）となり、原稿画像を正しく読めていないという問題が発生する（厳密な意味で同じ原稿を読んでいないということになる）。

なお、ＲＧＢ画像にラインピッチの整数倍の読取位置のずれが生じている場合は、原稿を読んでいるタイミングが異なるだけである。つまり、ＲＧＢの各受光素子１０は、原稿を読んでいる位置（厳密な意味でＲＧＢでの読み取る対象）は同じとなる。したがって、整数ライン相当のずれに対しては、通常ＦＩＦＯメモリを用いて電気的な遅延を合わせることにより容易に補正することができる。

しかし、ラインピッチの整数倍でないずれ（小数ラインのずれ）は、本質的に読み取っている対象が異なっているため、ＲＧＢ画像のタイミングを合わせても色間での画像の相違を補正することはできない。つまり、上述した色ずれの問題を回避するためには、ＲＧＢの各受光素子１０が読み取る画像位置の差異を少なくともラインピッチの整数倍にしておく必要がある。

なお、図６においても説明を簡略化するために、原稿の白と黒の境界がＲの読取ラインの境界と等しい場合を例とし、ＭＴＦは理想状態としている。

（第１実施形態）
図７は、第１実施形態にかかる光電変換素子３ａの構成を示す図である。図６に示した色ずれは、ＲＧＢで露光タイミングが異なることにより発生しており、物理的な画素位置と露光タイミングが画像読取装置の原稿読取位置において等しく影響する、つまり等価なものであると考えることができる。そこで、第１実施形態にかかる光電変換素子３ａでは、順次露光方式におけるＲＧＢの露光時間の差を画素の相対位置関係によって相殺する構成とする。

図７に示した光電変換素子３ａは、図４に示した光電変換素子２の構成とほぼ同じであるが、ＲＧＢの画素間隔を副走査方向に約２．３３ラインピッチとしている点が異なっている。即ち、読取画像のずれが物理的な位置ずれと露光時間の遅延との差で決まる事から、露光時間の遅れ（約０．３３ライン）を物理的な画素位置の違い（＋約０．３３ライン）で相殺している。これにより、露光タイミングがずれていても、ＲＧＢにおける読取位置ずれを図１に示した場合と同様に２ライン相当のずれにする（整数ライン化する）ことができるため、図６に示した色ずれの問題を回避することができる。

なお、色ずれ（読取位置のずれ）は読取対象が動く（画像読取装置では原稿と光電変換素子とを相対的に動かしていることになる）ことにより発生しており、この課題はエリアセンサでも同様である（エリアセンサでは動画の歪み：フォーカルプレーン歪みとなって現れる）。しかし、ビデオなどに用いられるエリアセンサでは、動画等を撮影するために、エリアセンサと撮像対象の速度関係が一定ではない。これに対し、リニアセンサ（スキャナ）での動く対象は読取キャリッジや原稿であり、それらの速度（読取線速）は一定である。すなわち、第１実施形態にかかる技術は、予め色ずれ量を予測することが可能であるリニアセンサ固有に実現可能な技術である。

図８は、光電変換素子３ａが画像を読取る動作を示す図である。光電変換素子３ａの動作は、図６に示した動作と同様に、Ｇ／Ｂ画像のＲ画像に対する電気的なタイミングが同じである。しかし、露光時間の遅れによる約０．３３ライン分の遅れは、図７に示した物理的な位置（＋約０．３３ライン分）のずれで相殺される。よって、図６に示した原稿読取位置のずれ（約１．６７ライン）があっても、ＲＧＢの各受光素子１０が原稿を読んでいる位置のずれはそれぞれ２ライン分となる。すなわち、原稿を読んでいる位置は図３に示した例と同じとなる。したがって、原稿の境界付近を灰色と読むことはなく、ライン間補正後の画像において色ずれの発生をなくすことができる。

以上のように、順次露光方式の場合にカラム内の画素間で発生する露光時間の差を、物理的な画素位置で相殺して読取位置のずれをラインピッチの整数倍（整数ライン相当）とすることにより、ＲＧＢで読み取っている対象を本質的に等しくすることができ、色ずれを抑えることができる。これにより、等価的に一括露光方式の持つ露光同時性を維持しながら、順次露光方式で画素を駆動することが可能となるため、一括露光方式同等としながらもアナログメモリを削減し、チップサイズや製造コストの増大を抑えることができる。

なお、図８において、ＲＧＢの露光時間の差を約０．３３ライン分としたが、これは１／３ラインという意味である。スキャナ等の画像読取装置では、通常、ライン周期と読取線速（スキャン速度）は１対１の関係にあるため、物理的に読んでいる原稿の位置はライン周期の比率によって決まる（例えば１／３ラインの場合は原稿面の距離で１／３ラインに相当するずれがあるということになる）。したがって、ライン周期に関わらず露光時間の差をライン周期の比率が一定となるよう設定しておくことにより、露光時間差によるラインの遅延量を常に一定とし、物理的な画素位置を図７に示したままの状態で様々なライン周期に対応することが可能となる。

（第２実施形態）
図９は、第２実施形態にかかる光電変換素子３ｂの構成を示す図である。図７ではカラム内画素がＲＧＢ各１画素ずつである場合を示したが、回路規模という観点ではカラム内の画素がＲＧＢ複数画素ずつであるほうが小さくなる。第２実施形態にかかる光電変換素子３ｂは、カラム内画素がＲＧＢ各２画素ずつとなっている。

光電変換素子３ｂは、ＲＧＢそれぞれの２画素をＥｖｅｎ／Ｏｄｄと区別し、カラム内の画素を構成している。光電変換素子３ｂは、光電変換素子３ａに比べると、カラム内の画素数が３画素から６画素に増えているため、露光時間の差も１／３から１／６ライン（≒０．１６５ライン）と短く設定し、物理的な画素位置はＯｄｄ画素をＥｖｅｎ画素に対して約０．１６５ラインずらしている（相対的にＯｄｄ画素がＥｖｅｎ画素に対してスキャン方向上流側に約０．１６５ラインずれていればよい）。

図１０は、図９に示した光電変換素子３ｂの動作を示すタイミングチャートである。カラム内画素がＲＧＢそれぞれ複数画素ずつの場合の動作は、受光素子１０、画素回路１２、ＡＤ変換部１６がＲＧＢ→Ｒｅ／Ｒｏ／Ｇｅ／Ｇｏ／Ｂｅ／ＢｏとＥｖｅｎ／Ｏｄｄ毎に分かれる点と各画素の露光時間差が約０．１６５ライン（１／６ライン）となっている点が異なる。それ以外の動作は図５に示した動作と同様である。各画素の処理はＲｅ→Ｒｏ→Ｇｅ→Ｇｏ→Ｂｅ→Ｂｏの順で順次行われる。

図１１は、光電変換素子３ｂが画像を読取る動作を示す図である。カラム内画素がＲＧＢそれぞれ複数画素ずつであっても、その効果は図８に示した動作の場合と同じである。原稿を読み取った場合、ＲＧＢ間の露光タイミングの遅延（約０．３３ライン）を図９に示した物理的な画素位置（＋０．３３ライン）で相殺することにより、ＲＧＢそれぞれの受光素子１０の読取位置を等しくしている。また、Ｅｖｅｎ−Ｏｄｄ間の露光タイミングの遅延（約０．１６５ライン）も同様であり、図９に示すように物理的な画素位置をＥｖｅｎ−Ｏｄｄ間で約＋０．１６５ラインとして相殺することにより、Ｅｖｅｎ−Ｏｄｄ間の読取位置（副走査方向の位置）を等しくしている。

このように、カラム内画素がＲＧＢそれぞれ複数画素ずつであっても、同様にＲＧＢ、Ｅｖｅｎ／Ｏｄｄで読み取っている対象（副走査位置）を本質的に等しくすることができる。つまり、色ずれや画素ずれ（Ｅｖｅｎ−Ｏｄｄ間で読取位置が異なる場合は画素ずれとなる）を抑えることができ、図８に示した動作と同様の効果を得ることができる。

なお、図１１においては、説明のために光電変換素子３ｂによる読取画像やライン間補正後画像をＥｖｅｎ／Ｏｄｄを分けて表現しているが、一般に光電変換素子内、又は後段の画像処理部においてＥｖｅｎ／Ｏｄｄの画像は合成される（図示せず）。

（第３実施形態）
図１２は、第３実施形態にかかる光電変換素子３ｃの構成を示す図である。第１実施形態及び第２実施形態においては、カラム内の露光時間の差を画素の副走査方向の位置関係で相殺することを述べてきた。しかし、実際の画像読取装置では画素間の読取位置のずれを完全に抑えなくても、許容可能なレベルにまで低減できれば使用上は何ら問題がない。また、露光時間の差は予め分かっているため、制御により影響を低減することも可能である。

第３実施形態では、光電変換素子３ｃ内に画素補正部１８を設け、画素値の補正を行うことにより、露光タイミングの差の影響を低減する。図１２（ａ）に示すように、画素補正部（ＰＩＸ＿ＣＡＬ）１８は、ＡＤ変換部１６の後段に設けられている。画素補正部１８は、露光タイミングの差に応じて画素レベル（画素データ）の補正を行う。

画素補正部１８は、図１２（ｂ）に示すように、ＲＧＢ毎にラインメモリ１８０を有し、例えば対象とするラインの次のラインを含めた合計２ライン分のデータを保持する。また、画素補正部１８は、ＲＧＢ毎に補正演算部１８２を有する。補正演算部１８２は、前のライン又は後ろのラインのデータを用いて、画素データを補正する。

より具体的には、例えば光電変換素子３ｃは、露光タイミングの差が約０．３３ラインであるため、Ｇ画素データはＲ画素データに対して下式（１）に示した割合で混合して露光することになる。

対象ラインのレベル：次のラインのレベル＝約０．６７：約０．３３ ・・・（１）

これを復元するように、光電変換素子３ｃは、下式（２）によって補正を行う。

対象ラインの補正後レベル
＝（対象ラインのレベル−次のラインのレベル×０．３３）／０．６７
・・・（２）

このとき、Ｇ画素データに対してＢ画素も同様の関係となり、これをＲ画素に対しての関係で考えると、Ｂ画素データはＲ画素データに対して、下式（３），（４）を用いて補正を行い、画素データを復元する。

対象ラインのレベル：次のラインのレベル＝約０．３４：約０．６６ ・・・（３）

対象ラインの補正後レベル
＝（対象ラインのレベル−次のラインのレベル×０．６６）／０．３４
・・・（４）

従って、光電変換素子３ｃは、ＲＧＢでの露光タイミングの差の影響を低減することが可能である。なお、上述した例では、Ｒ画素データを基準にＧ画素データ／Ｂ画素データを補正している。この場合、Ｒ画素データ自体は補正する必要はないが、図１２（ｂ）に示した例では画像のタイミングを合わせるために、Ｒ画素データに対するラインメモリ１８０を設けている。

また、光電変換素子３ｃは、光電変換素子３ｂのようにカラム内画素がＲＧＢそれぞれ複数ずつ設けられている場合、Ｅｖｅｎ／Ｏｄｄを分けて補正するように構成される。また、上述した例では、補正演算の対象範囲を対象の次のラインとしているが、前のラインや前後の複数ライン、及び主走査方向（隣接画素や連続する複数画素）にも演算対象を拡張することにより、さらに高精度に補正することが可能となる。

図１３は、光電変換素子３ｃが画像を読取る動作を示す図である。図１３において、光電変換素子３ｃは、ＲＧＢの各受光素子１０が露光タイミングの違いでずれて画像を読み取り、それにより白黒の境界線付近が灰色と読めてしまう点は図６に示した場合と同様である。しかし、光電変換素子３ｃが画素補正を行った後は、白→黒の境界直前（本来白と読まれる）で灰色と読まれてしまったラインのデータは、その次のラインの黒を用いて補正され、ほぼ白のデータとなる。同様に、黒→白の境界直後（本来黒と読まれる）で灰色と読まれてしまったラインのデータはその次のラインの白を用いて補正され、ほぼ黒のデータとなる。なお、図１３においては、光電変換素子３ｃが図１２（ｂ）に示したように画素補正部１８にラインメモリ１８０を有しているため、ラインメモリ１８０を用いてライン間補正を行う（画素補正部１８がライン間補正を兼ねる）こととしている。

以上のように、光電変換素子３ｃは、画像処理を行うことにより、色ずれや画素ずれ等の読取位置のずれを許容可能なレベルにまで低減することができる。よって、光電変換素子３ａと同様に、一括露光同等としながらもアナログメモリを削減し、チップサイズや製造コストの増大を抑えることができる。

なお、光電変換素子３ｃはラインメモリ１８０を有しているが、ラインメモリ１８０は、せいぜい数ライン分であり、アナログメモリの規模に比べて十分に小く、チップサイズに大きく影響することはない。また、カラム毎にＡＤ変換を行う光電変換素子では、ＡＤ変換器の後段にパラレル−シリアル変換部（ラインメモリ、図示せず）が構成されるが、ラインメモリ１８０をパラレル−シリアル変換部と共用することにより、チップサイズに対する影響をほとんどなくすことができる。

次に、光電変換素子３ａ〜３ｃのいずれかを有する画像読取装置を備えた画像形成装置について説明する。図１４は、光電変換素子３ａ〜３ｃのいずれかを有する画像読取装置４を備えた画像形成装置５の概要を示す図である。画像形成装置５は、画像読取装置４と画像形成部６とを有する例えば複写機やＭＦＰ（Multifunction Peripheral）などである。

画像読取装置４は、例えば光電変換素子３ａ（又は光電変換素子３ｂ、３ｃいずれか）、ＬＥＤドライバ４０及びＬＥＤ４２を有する。ＬＥＤドライバ４０は、タイミング制御部３６ａが出力するライン同期信号（ｌｓｙｎｃ）及び図示しない複数のＡＤ変換部１６の動作に同期して、ＬＥＤ４２を駆動する。ＬＥＤ４２は、原稿に対して光を照射する。光電変換素子３ａは、ライン同期信号（ｌｓｙｎｃ）及び複数のＡＤ変換部１６の動作に同期して、原稿からの反射光を受光して図示しない複数の受光素子１０が電荷の蓄積を開始する。そして、光電変換素子３ａは、光電変換、ＡＤ変換及びパラレルシリアル変換を行った後に、ＬＶＤＳ３４によって画像データを画像形成部６に対して出力する。

画像形成部６は、処理部６０とプリンタエンジン６２とを有し、処理部６０とプリンタエンジン６２とがインターフェイス（Ｉ／Ｆ）６４を介して接続されている。

処理部６０は、ＬＶＤＳ６００、画像処理部６０２及びＣＰＵ６０４を有する。ＣＰＵ６０４は、光電変換素子３ａなどの画像形成装置５を構成する各部を制御する。

ＬＶＤＳ３４は、後段のＬＶＤＳ６００に対して画像データ、ライン同期信号（ｌｓｙｎｃ）及び伝送クロックなどを出力する。ＬＶＤＳ６００は、受入れた画像データ、ライン同期信号及び伝送クロックなどをパラレル１０ビットデータに変換する。画像処理部６０２は、変換された１０ビットデータを用いて画像処理を行い、画像データなどをプリンタエンジン６２に対して出力する。プリンタエンジン６２は、受入れた画像データを用いて印刷を行う。

このように、光電変換素子３ａ（又は光電変換素子３ｂ、３ｃいずれか）を画像読取装置に適用することにより、色ずれや画素ずれなどの読取位置ずれを防止した画像読取装置を提供することができる。

また、光電変換素子３ｃの画素補正部１８での処理は、画像処理部６０２内で実施されるドット補正と兼ねたり、ドット補正の機能を拡張することによって実現されてもよい。ドット補正では、ＲＧＢでの小数ラインのずれによる影響を補正するため、画像補正によってＲＧＢでの色間の画像差を低減する。したがって、画素群ごとにＡＤ変換する順次露光方式の光電変換素子と、上述したドット補正のようなカラム内画素間の露光タイミングの差を補正する手段とを後段に備えていれば、光電変換素子３ａ又は光電変換素子３ｃと同等の効果を出すことも可能である。なお、上述したドット補正、又はその拡張版によって行う画素補正は、光電変換素子３ｃの画素補正部１８と同じ補正であってもよい。

（変形例）
次に、実施形態にかかる光電変換素子の変形例について説明する。図１５は、画像読取装置が機械的に読取線速を変更した場合の光電変換素子の動作を示す図である。第１実施形態から第３実施形態においては、等倍（１００％）で原稿を読み取る場合について説明した。画像読取装置では、変倍率や解像度を変更する場合などに、読取線速を変更して画像を読み取ることにより副走査方向の変倍率を変える場合がある。

図１５（ａ）は、等倍時と変倍時（５０％）に読み取られる画像の例を示している。例えば、主走査幅及び副走査幅がそれぞれＷ、Ｌ［ｍｍ］である原稿を読み取った場合、等倍時には図１５（ａ）の左図のように、主走査幅及び副走査幅がＷ、Ｌとなって読み取られる。これに対し、変倍時（５０％）では、主走査幅及び副走査幅がＷ、Ｌ／２となり、副走査方向のみが１／２、つまり５０％に縮小される。ここでは、等倍時の読取線速（Ａ［ｍｍ／ｓ］）に対し、変倍時（５０％）の読取線速はその２倍の２Ａ［ｍｍ／ｓ］としている。

具体的には、５０％の変倍を行う場合は読取線速を等倍時の２倍とし、ライン周期は等倍時と同じとする。このとき、変倍時に原稿を読む速度は２倍となり、原稿を読むのに掛かる時間は１／２となる。それに対してライン周期は一定であるため、読み取った画像に含まれるライン数は等倍時の１／２となる。つまり、副走査方向のサイズが１／２となるために副走査は５０％に縮小された画像が読み取られる。なお、ライン数が１／２になっているのは読み取ったラインが間引かれているわけではなく、等倍時の２ラインの平均値が１ライン化されていると解釈することができる。

一方、読取画像内のライン数が１／２になることは、読取解像度が１／２となっていることと等価である。そのため、読取線速による変倍は変倍率を変えるだけでなく、読取解像度を変更する目的で用いられる場合もある。なお、読取線速による変倍は副走査方向のみであり、主走査方向は変倍されない（主走査方向は光電変換素子の物理的な画素数で決まる）ため、主走査方向の変倍は画像処理（間引き＋フィルタ処理）で実施されるのが一般的である。

このように、読取線速を変更することによって変倍率や解像度を変更できる一方、電気的な１ライン、つまりライン周期と原稿面上での１ライン相当の読取幅との関係は等倍時に対して変わることになる。例えば、解像度が副走査６００ｄｐｉであり、かつ等倍の場合にはライン周期１ラインに相当する原稿面上の読取幅は約４２μｍとなる。しかし、６００ｄｐｉ・５０％変倍（３００ｄｐｉ・等倍でもよい）の場合には、ライン周期１ラインに相当する原稿上の読取幅は、その２倍の約８４μｍとなる。これは光電変換素子の面でも同様の考え方が適用でき、光電変換素子の面での物理的なライン間隔が１ライン（１画素サイズ）である場合、等倍時はライン周期１ライン相当のずれとなるが、変倍時は逆に０．５ライン相当のずれとなる。つまり、変倍時の物理距離のライン周期換算値は、変倍率に比例して変わることになる。

光電変換素子３ａを例にすると、ＲＧＢ画素間の物理的なライン間隔（約２．３３ライン）は、等倍時にはライン周期で約２．３３ラインのずれとなるが、５０％変倍時では原稿面上の読取幅で約１．１６５ライン相当となる。このラインのずれ（原稿の読取位置のずれ）約１．１６５ラインに対して、露光タイミングの差（約０．３３ライン）を考慮すると、Ｒ画素に対してＧ／Ｂ画素ではそれぞれ約０．８３５ライン／１．６７ラインと小数ライン相当のずれとなる。つまり、図１５（ｂ）に示した動作では、図６に示した動作と同様に、色ずれが発生してしまう。

なお、図１５（ｂ）における原稿画像は光電変換素子側（センサ側）から見た画像を示しており、５０％変倍時は読取線速が２倍となっていることにより、原稿画像の副走査方向のサイズが１／２に見える。

図１６は、画像読取装置が機械的に変倍した場合に、光電変換素子が行う色ずれ防止の動作を示すタイミングチャートである。変倍率や解像度を変更する場合、光電変換素子は、カラム内の画素の露光タイミングの差を読取線速に応じた設定にすることにより、色ずれの問題を回避する。図１６（ａ）は、等倍時におけるカラム内の画素間の露光タイミングを示している。図１６（ｂ）は、変倍時（５０％）におけるカラム内の画素間の露光タイミングを示している。

等倍時と変倍時の露光タイミング差は下式（５）によって示される。

変倍時の露光タイミングの差
＝等倍時の露光タイミングの差×読取線速比（０．５＝Ａ／２Ａ［ｍｍ／ｓ］）
・・・（５）

すなわち、図１６（ｂ）に示すように、変倍時（５０％）では、Ｒ−Ｇ、Ｇ−Ｂ間の露光タイミングの差を等倍時（約０．３３ライン）に対して１／２の約０．１６５ラインとすればよい。これにより、図１５に示した５０％変倍時におけるＲ画素に対するＧ／Ｂ画素の読取位置のずれは、（５）式から算出される露光タイミングの差（０．１６５ライン／０．３３ライン）を考慮することにより、最終的に１ライン／２ラインとなり、整数ライン相当のずれとすることができる。

このように、読取変倍率や解像度を変更する場合、読取線速を変更しても色ずれや読取位置ずれを回避することができる。また、カラム内の画素がＲＧＢそれぞれ複数である場合も同様であり、例えば図９に示したようにＲＧＢそれぞれ２画素ずつであった場合、画素間の露光タイミングの差は等倍時で約０．１６５ラインであるのに対し、５０％変倍時はその半分の約０．０８２５ラインとすればよい。なお、図１６（ａ）は、等倍時の露光タイミングの差を示しており、図５の動作と同じである。

図１７は、画像読取装置が機械的に変倍した時の色ずれを防止した読取画像を示す図である。変倍時（５０％）のＲ−Ｇ、Ｇ−Ｂ間の露光時間差を等倍時（０．３３ライン）に対して１／２の０．１６５ラインとすることにより、Ｒ画素に対するＧ／Ｂ画素の物理的な読取位置のずれを露光タイミングの差で相殺することができる。その結果、最終的なＲ画素に対するＧ／Ｂ画素の読取位置のずれを１ライン／２ラインと整数ライン相当とすることができるため、ライン間補正後の画像において色ずれを抑えることができる。

１、３ａ、３ｂ、３ｃ 光電変換素子
４ 画像読取装置
５ 画像形成装置
６ 画像形成部
１０ 受光素子
１２ 画素回路
１４ アナログメモリ
１６ ＡＤ変換部
１８ 画素補正部
３４ ＬＶＤＳ
３６ａ タイミング制御部
４０ ＬＥＤドライバ
４２ ＬＥＤ
６０ 処理部
６２ プリンタエンジン
６４ インターフェイス（Ｉ／Ｆ）
１８０ ラインメモリ
１８２ 補正演算部
６００ ＬＶＤＳ
６０２ 画像処理部
６０４ ＣＰＵ

特開２０１１−２０５５１２号公報

Claims (9)

1. 主走査方向に配列され、且つ受光する色毎に副走査方向に配列され、順次露光方式の露光による電荷を蓄積する複数の画素と、
   前記副走査方向に配列された複数の前記画素を一つの画素群とする画素群毎に、複数の前記画素がそれぞれ蓄積した電荷量を示すアナログ信号をデジタル信号とするＡＤ変換処理を行う複数のＡＤ変換部と、
   前記ＡＤ変換部からの前記各色の画素の画素値を、前記順次露光方式により前記各色の画素毎に生ずる露光タイミングの差による露光割合に対応する画素値に補正する補正部と
   を有する光電変換素子。
2. 前記補正部は、
   補正対象となる色の画素の画素値を、前記補正対象となる色の画素及び前記副走査方向に隣接する色の画素の前記露光割合に基づいて補正すること
   を特徴とする請求項１に記載の光電変換素子。
3. 前記補正部は、
   前記副走査方向に配列された前記各色の画素の画素値を、前記主走査方向のライン毎に記憶する記憶部を備え、
   前記補正部は、
   補正を行う色のラインの後のラインの画素を用いた補正、補正を行う色のラインの前のラインの画素を用いた補正、補正を行う色のラインの前後のラインの画素を用いた補正、補正を行う色のラインにおける補正を行う画素に隣接する一つ又は複数の画素を用いた補正のうち、いずれか又は複数を組み合わせて、補正を行う色のラインの画素の画素値を補正すること
   を特徴とする請求項１又は請求項２に記載の光電変換素子。
4. 前記画素群に複数の前記画素が含まれる場合、前記補正部は、奇数行の補正対象画素及び偶数行の補正対象画素に分けて前記各画素値の補正を行うこと
   を特徴とする請求項１から請求項３のうち、いずれか一項に記載の光電変換素子。
5. 前記各ＡＤ変換部からパラレルに供給される前記デジタル信号を記憶するパラレルデータ記憶部を備え、前記パラレルデータ記憶部に記憶された前記デジタル信号をシリアルデータに変換して出力するパラレル−シリアル変換部を、さらに有し、
   前記パラレル−シリアル変換部の前記パラレルデータ記憶部は、前記記憶部と共用されていること
   を特徴とする請求項１から請求項４のうち、いずれか一項に記載の光電変換素子。
6. 倍率又は解像度を変更する場合に、前記画素群内の各画素の露光タイミングの差を読取線速に応じた露光タイミングに設定する制御部を、さらに有すること
   を特徴とする請求項１から請求項５のうち、いずれか一項に記載の光電変換素子。
7. 請求項１から請求項６のうち、いずれか一項に記載の光電変換素子を有する画像読取装置。
8. 請求項７に記載の画像読取装置と、
   前記画像読取装置が読み取った画像の画像データに対して所定のデータ処理を施すデータ処理部と、
   を有することを特徴とする画像形成装置。
9. 主走査方向に配列され、且つ受光する色毎に副走査方向に配列された複数の画素により、順次露光方式の露光による電荷を蓄積する電荷蓄積ステップと、
   複数のＡＤ変換部により、前記副走査方向に配列された複数の前記画素を一つの画素群とする画素群毎に、複数の前記画素がそれぞれ蓄積した電荷量を示すアナログ信号をデジタル信号とするＡＤ変換処理を行うＡＤ変換ステップと、
   補正部が、前記ＡＤ変換部からの前記各色の画素の画素値を、前記順次露光方式により前記各色の画素毎に生ずる露光タイミングの差による露光割合に対応する画素値に補正する補正ステップと
   を有する画像読取方法。