JP2018011181A

JP2018011181A - 検波回路

Info

Publication number: JP2018011181A
Application number: JP2016138733A
Authority: JP
Inventors: 泰崇杉本; Yasutaka Sugimoto; 博之廣岡; Hiroyuki Hirooka
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-07-13
Filing date: 2016-07-13
Publication date: 2018-01-18
Also published as: US20180019708A1; CN107623499B; US10931236B2; TWI646336B; TW201807418A; US20200244224A1; CN107623499A; US10666199B2

Abstract

【課題】検波回路の線形性を向上させる。【解決手段】検波回路１２０Ａは、ベースに交流信号が入力され、コレクタから交流信号に応じた第１検波信号を出力する第１トランジスタＴｒ１と、ベースに第１検波信号が入力され、コレクタから第１検波信号に応じた第２検波信号を出力する第２トランジスタＴｒ２と、交流信号を第２トランジスタのベースに供給する交流信号経路２００を備える。【選択図】図２

Description

本発明は、検波回路に関する。

無線信号を送信する際に無線信号の電力を増幅する回路として、電力増幅器が広く用いられている。また、電力増幅器から出力される無線信号の出力電力を検波するために、検波回路が用いられることも多い。

例えば、特許文献１には、２つのトランジスタを備える検波回路が開示されている。具体的には、特許文献１の図１に開示されている検波回路は、トランジスタＴｒ１及びトランジスタＴｒ２を備える。ＲＦ入力電力に応じてトランジスタＴｒ１のコレクタ電圧が変化し、トランジスタＴｒ１のコレクタ電圧の変化に応じてトランジスタＴｒ２のコレクタ電圧（検波電圧）が変化する。

特開２００８−１４８２１４号公報

ところで、トランジスタを流れる電流は、ベースに供給される電圧に対して指数関数的に変化する。従って、特許文献１に開示されている検波回路においても、検波電圧は、ＲＦ入力電力に対して、一般的に指数関数的に変化する。検波回路では、ＲＦ入力電力に対する検波電圧の変化が線形であることが望ましい。

本発明はこのような事情に鑑みてなされたものであり、検波回路の線形性を向上させることを目的とする。

本発明の一側面に係る検波回路は、ベースに交流信号が入力され、コレクタから交流信号に応じた第１検波信号を出力する第１トランジスタと、ベースに第１検波信号が入力され、コレクタから第１検波信号に応じた第２検波信号を出力する第２トランジスタと、交流信号を第２トランジスタのベースに供給する交流信号経路と、を備える。

本発明によれば、検波回路の線形性を向上させることが可能となる。

本発明の一実施形態である検波回路を含む電力増幅モジュールの構成を示す図である。検波回路１２０の構成の一例を示す図である。検波回路１２０Ａと比較するための検波回路３００の構成を示す図である。増幅信号ＲＦｏｕｔに対する検波電圧Ｖｄｅｔの変化を示すシミュレーション結果である。増幅信号ＲＦｏｕｔに対する検波電圧Ｖｄｅｔの感度のシミュレーション結果を示す図である。検波回路１２０の構成の他の一例を示す図である。検波回路１２０の構成の他の一例を示す図である。検波回路１２０の構成の他の一例を示す図である。検波回路１２０の構成の他の一例を示す図である。増幅信号ＲＦｏｕｔに対する検波電圧Ｖｄｅｔの変化のシミュレーション結果を示す図である。増幅信号ＲＦｏｕｔに対する検波電圧Ｖｄｅｔの感度のシミュレーション結果を示す図である。検波回路１２０の構成の他の一例を示す図である。

以下、図面を参照して本発明の一実施形態について説明する。図１は、本発明の一実施形態である検波回路を含む電力増幅モジュールの構成を示す図である。電力増幅モジュール１００は、電力増幅器１１０ａ，１１０ｂ，１１０ｃ、及び検波回路１２０を備える。電力増幅モジュール１００は、例えば、携帯電話や無線ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）等で用いられる無線周波数（ＲＦ）信号の電力を増幅する。

電力増幅器１１０ａ，１１０ｂ，１１０ｃは、３段の増幅回路を構成する。ＲＦ信号ＲＦｉｎは、電力増幅器１１０ａ，１１０ｂ，１１０ｃによって増幅され、増幅信号ＲＦｏｕｔが出力される。なお、増幅回路の段数は３段に限られず、１段又は２段であってもよいし、４段以上であってもよい。

検波回路１２０は、増幅信号ＲＦｏｕｔの電力に応じた検波電圧Ｖｄｅｔを出力する。図１の構成では、２段目の電力増幅器１１０ｂの出力信号が、検波回路１２０への入力信号ＤＥＴｉｎとなっている。２段目の電力増幅器１１０ｂと３段目の電力増幅器１１０ｃの間から入力信号ＤＥＴｉｎを取り出すことにより、アンテナ等の負荷のインピーダンス変化による検波電圧Ｖｄｅｔへの影響を抑制することができる。なお、検波回路１２０への入力信号ＤＥＴｉｎは、他の箇所から取り出してもよい。例えば、３段目の電力増幅器１１０ｃの後段にカプラ（方向性結合器）を設け、当該カプラによって入力信号ＤＥＴｉｎを取り出してもよい。

電力増幅モジュール１００の増幅信号ＲＦｏｕｔの電力が所望レベルとなるよう、検波電圧Ｖｄｅｔに基づいて、例えば、電力増幅器１１０ａのゲインが制御される。

図２は、検波回路１２０の構成の一例を示す図である。検波回路１２０Ａは、トランジスタＴｒ１，Ｔｒ２、抵抗器Ｒｅ１，Ｒｂｃ１，Ｒｃ１，Ｒｅ２，Ｒｃ２，Ｒｂ２，Ｒｊ１，Ｒｏｕｔ、及びキャパシタＣｉｎ，Ｃｅ１，Ｃｅ２，Ｃｊ１，Ｃｏｕｔを備える。直列に接続された抵抗器Ｒｊ１及びキャパシタＣｊ１は、交流信号経路２００を構成する。

トランジスタＴｒ１（第１トランジスタ）及びトランジスタＴｒ２（第２トランジスタ）は、例えば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。

トランジスタＴｒ１のベースには、入力信号ＤＥＴｉｎ（交流信号）がキャパシタＣｉｎを通じて供給される。トランジスタＴｒ１のベースは、抵抗器Ｒｂｃ１（第２抵抗器）を通じてトランジスタＴｒ１のコレクタに接続される。抵抗器Ｒｃ１の一端には所定レベルの基準電圧Ｖｒｅｆが供給され、抵抗器Ｒｃ１の他端はトランジスタＴｒ１のコレクタに接続される。抵抗器Ｒｅ１の一端はトランジスタＴｒ１のエミッタに接続され、抵抗器Ｒｅ１の他端は接地される。キャパシタＣｅ１の一端はトランジスタＴｒ１のエミッタに接続され、キャパシタＣｅ１の他端は接地される。このような接続関係において、トランジスタＴｒ１は、入力信号ＤＥＴｉｎ（交流信号）に応じた検波信号ＤＥＴ１（第１検波信号）をコレクタから出力する。

なお、キャパシタＣｉｎは、電力増幅器１１０ｂの出力と検波回路１２０とを疎結合する機能、及び入力信号ＤＥＴｉｎの直流成分を除去する機能を備えている。また、抵抗器Ｒｅ１は、トランジスタＴｒ１のバイアスを調整するために設けられ、キャパシタＣｅ１は、トランジスタＴｒ１のエミッタを交流的に接地させるために設けられている。

トランジスタＴｒ２のベースには、検波信号ＤＥＴ１が抵抗器Ｒｂ２を通じて供給される。また、トランジスタＴｒ２のベースには、入力信号ＤＥＴｉｎがキャパシタＣｉｎ及び交流信号経路２００を通じて供給される。抵抗器Ｒｃ２の一端には基準電圧Ｖｒｅｆが供給され、抵抗器Ｒｃ２の他端はトランジスタＴｒ２のコレクタに接続される。抵抗器Ｒｅ２の一端はトランジスタＴｒ２のエミッタに接続され、抵抗器Ｒｅ２（第３抵抗器）の他端は接地される。キャパシタＣｅ２（第３キャパシタ）の一端はトランジスタＴｒ２のエミッタに接続され、キャパシタＣｅ２の他端は接地される。このような接続関係において、トランジスタＴｒ２は、検波信号ＤＥＴ１に応じた検波信号ＤＥＴ２（第２検波信号）をコレクタから出力する。

なお、抵抗器Ｒｅ２は、トランジスタＴｒ２のバイアスを調整するために設けられ、キャパシタＣｅ２は、トランジスタＴｒ２のエミッタを交流的に接地させるために設けられている。

キャパシタＣｏｕｔの一端はトランジスタＴｒ２のコレクタに接続され、キャパシタＣｏｕｔの他端は接地される。抵抗器Ｒｏｕｔの一端はトランジスタＴｒ２のコレクタに接続され、抵抗器Ｒｏｕｔの他端は接地される。キャパシタＣｏｕｔ及び抵抗器Ｒｏｕｔは、検波信号ＤＥＴ２を平滑化し、検波電圧Ｖｄｅｔを出力する。

検波回路１２０Ａは、交流信号経路２００を備えることにより、線形性が向上する。この点について説明する。入力信号ＤＥＴｉｎが大きくなると、トランジスタＴｒ１を流れる電流が増加し、抵抗器Ｒｃ１による電圧降下量が大きくなり、検波信号ＤＥＴ１が低下する。検波信号ＤＥＴ１が低下すると、トランジスタＴｒ２の電流が減少し、抵抗器Ｒｃ２による電圧降下量が小さくなり、検波信号ＤＥＴ２が大きくなる。これにより、入力信号ＤＥＴｉｎの増大に伴って、検波電圧Ｖｄｅｔが増大することとなる。ここで、トランジスタＴｒ１，Ｔｒ２は、ベースの電圧変化に対して電流が指数関数的に変化する特性を有する。そのため、交流信号経路２００を無視すると、入力信号ＤＥＴｉｎの変化に対して検波電圧Ｖｄｅｔが指数関数的に変化することとなる。

これに対して、検波回路１２０Ａでは、入力信号ＤＥＴｉｎが、交流信号経路２００を通じてトランジスタＴｒ２のベースに供給される。この入力信号ＤＥＴｉｎによってトランジスタＴｒ２を流れる電流量は、入力信号ＤＥＴｉｎの増大に伴って増加する。従って、入力信号ＤＥＴｉｎが増大するに連れて、検波信号ＤＥＴ２の抑制量が大きくなる。これにより、入力信号ＤＥＴｉｎの変化に対する検波電圧Ｖｄｅｔの指数関数的な変化が抑制され、線形性が向上する。

また、検波回路１２０Ａは、トランジスタＴｒ１のベース・コレクタ間に、抵抗器Ｒｂｃ１を備える。この抵抗器Ｒｂｃ１が無く、短絡された場合、トランジスタＴｒ１は、ベースとコレクタが直接接続され、ダイオードと等価となる。この場合、トランジスタＴｒ１（ダイオード）は、入力信号ＤＥＴｉｎの増大に伴って容量値が大きくなる可変キャパシタに見える。そのため、入力信号ＤＥＴｉｎの変化に伴って検波回路１２０Ａの入力インピーダンスも変化してしまう。検波回路１２０Ａの入力インピーダンスが変化すると、電力増幅器１１０ｂ，１１０ｃの段間整合回路のインピーダンスが変化し、電力増幅モジュール１００の特性が劣化してしまう。

これに対して、検波回路１２０Ａでは、トランジスタＴｒ１のベース・コレクタ間に抵抗器Ｒｂｃ１が備えられていることにより、入力信号ＤＥＴｉｎの変化に伴う検波回路１２０Ａの入力インピーダンスの変化を抑制することが可能となる。従って、電力増幅モジュール１００の特性劣化を抑制することが可能となる。

検波回路１２０Ａにおける線形性の向上を、シミュレーション結果により示す。図３は、検波回路１２０Ａと比較するための検波回路３００の構成を示す図である。なお、検波回路１２０Ａと同等の要素には同等の符号を付して詳細な説明を省略する。検波回路３００は、検波回路１２０Ａと比較して、交流信号経路２００を備えていない。また、検波回路３００は、交流信号経路２００を備えないため、キャパシタＣｅ２も備えていない。

図４Ａは、増幅信号ＲＦｏｕｔに対する検波電圧Ｖｄｅｔの変化のシミュレーション結果を示す図である。図４Ａにおいて、横軸は増幅信号ＲＦｏｕｔの電力（ｄＢｍ）、縦軸は検波電圧Ｖｄｅｔ（ｍＶ）である。図４Ａに示すように、検波回路１２０Ａは、検波回路３００と比較して線形性が良好であることがわかる。例えば、検波回路３００では、検波電圧Ｖｄｅｔが指数関数的に増加するため、増幅信号ＲＦｏｕｔの電力が１６ｄＢｍ付近で、検波電圧Ｖｄｅｔが１０００ｍＶを超えてしまう。他方、検波回路１２０Ａでは、増幅信号ＲＦｏｕｔの電力が２〜２２ｄＢｍの範囲において、検波電圧Ｖｄｅｔを２００〜１０００ｍＶの範囲に収めることができる。

図４Ｂは、増幅信号ＲＦｏｕｔに対する検波電圧Ｖｄｅｔの感度のシミュレーション結果を示す図である。図４Ｂにおいて、横軸は増幅信号ＲＦｏｕｔの電力（ｄＢｍ）、縦軸は感度（ｍＶ／ｄＢ）である。図４Ｂに示すように、検波回路１２０Ａは、検波回路３００と比較して、感度がよりフラットである。この図４Ｂからも、検波回路１２０Ａは、検波回路３００と比較して線形性が良好であることがわかる。

図５は、検波回路１２０の構成の他の一例を示す図である。なお、検波回路１２０Ａと同等の要素には同等の符号を付して詳細な説明を省略する。検波回路１２０Ｂは、検波回路１２０Ａが備える要素に加えてキャパシタＣｃｅ１を備える。

キャパシタＣｃｅ１の一端はトランジスタＴｒ１のコレクタに接続され、キャパシタＣｃｅ１の他端はトランジスタＴｒ１のエミッタに接続される。検波回路１２０Ｂでは、トランジスタＴｒ１のコレクタ・エミッタ間にキャパシタＣｃｅ１が備えられていることにより、入力信号ＤＥＴｉｎの変化に伴う検波回路１２０Ｂの入力インピーダンスの変化を、さらに抑制することが可能となる。従って、電力増幅モジュール１００の特性劣化をさらに抑制することが可能となる。

図６は、検波回路１２０の構成の他の一例を示す図である。なお、検波回路１２０Ａと同等の要素には同等の符号を付して詳細な説明を省略する。検波回路１２０Ｃは、検波回路１２０Ａが備える要素に加えてキャパシタＣｃ１（第２キャパシタ）を備える。キャパシタＣｃ１の一端はトランジスタＴｒ１のコレクタに接続され、キャパシタＣｃ１の他端は接地される。このような構成においても、図５に示した検波回路１２０Ｂと同様の効果を得ることが可能である。

図７は、検波回路１２０の構成の他の一例を示す図である。なお、検波回路１２０Ａと同等の要素には同等の符号を付して詳細な説明を省略する。検波回路１２０Ｄは、検波回路１２０Ａが備える要素に加えてトランジスタＴｒ３を備える。

トランジスタＴｒ３（第３トランジスタ）は、例えば、ＨＢＴである。トランジスタＴｒ３のコレクタには、電源電圧Ｖｃｃが供給され、トランジスタＴｒ３のベースには、検波信号ＤＥＴ２が入力される。そして、トランジスタＴｒ３のエミッタから検波信号ＤＥＴ３（第３検波信号）が出力される。検波信号ＤＥＴ３は、検波信号ＤＥＴ２からトランジスタＴｒ３のベース・エミッタ間電圧（例えば、１．３Ｖ）だけ低い電圧となる。このように、トランジスタＴｒ３は、バッファとして機能する。検波信号ＤＥＴ３は、キャパシタＣｏｕｔ及び抵抗器Ｒｏｕｔにより平滑化され、検波電圧Ｖｄｅｔが出力される。

図２に示した検波回路１２０Ａでは、検波信号ＤＥＴ２の電圧は、抵抗器Ｒｃ２を流れる電流により変化する。そのため、検波電圧Ｖｄｅｔの出力端子に接続される負荷のインピーダンスが変化すると、検波信号ＤＥＴ２が変化し、これに伴って検波電圧Ｖｄｅｔも変化してしまう。

これに対して、検波回路１２０Ｄは、トランジスタＴｒ３（バッファ）を備えることにより、検波回路１２０Ａと比較して、検波電圧Ｖｄｅｔの出力端子に接続される負荷のインピーダンス変化に伴う検波電圧Ｖｄｅｔの変化を抑制することが可能である。

図８は、検波回路１２０の構成の他の一例を示す図である。なお、検波回路１２０Ａと同等の要素には同等の符号を付して詳細な説明を省略する。検波回路１２０Ｅは、トランジスタＴｒ１，Ｔｒ２、抵抗器Ｒｂ１，Ｒｃ１Ａ，Ｒｃ１Ｂ，Ｒｃ２，Ｒｂ２，Ｒｊ１，Ｒｏｕｔ、及びキャパシタＣｉｎ，Ｃｅ２，Ｃｊ１，Ｃｏｕｔを備える。

トランジスタＴｒ１のベースには、入力信号ＤＥＴｉｎ（交流信号）がキャパシタＣｉｎを通じて供給される。抵抗器Ｒｂ１の一端には所定レベルの基準電圧Ｖｒｅｆ１が供給され、抵抗器Ｒｂ１の他端はトランジスタＴｒ１のベースに接続される。抵抗器Ｒｃ１Ａの一端には所定レベルの基準電圧Ｖｒｅｆ２が供給され、抵抗器Ｒｃ１Ａの他端は抵抗器Ｒｃ１Ｂの一端に接続される。抵抗器Ｒｃ１Ｂの他端はトランジスタＴｒ１のコレクタに接続される。このような接続関係において、トランジスタＴｒ１は、入力信号ＤＥＴｉｎ（交流信号）に応じた検波信号ＤＥＴ１（第１検波信号）をコレクタから出力する。

トランジスタＴｒ２のベースには、検波信号ＤＥＴ１が抵抗器Ｒｂ２を通じて供給される。また、トランジスタＴｒ２のベースには、入力信号ＤＥＴｉｎがキャパシタＣｉｎ及び交流信号経路２００を通じて供給される。抵抗器Ｒｃ２の一端には基準電圧Ｖｒｅｆ２が供給され、抵抗器Ｒｃ２の他端はトランジスタＴｒ２のコレクタに接続される。抵抗器Ｒｅ２の一端はトランジスタＴｒ２のエミッタに接続され、抵抗器Ｒｅ２の他端は接地される。キャパシタＣｅ２の一端はトランジスタＴｒ２のエミッタに接続され、キャパシタＣｅ２の他端は接地される。このような接続関係において、トランジスタＴｒ２は、検波信号ＤＥＴ１に応じた検波信号ＤＥＴ２（第２検波信号）をコレクタから出力する。

このような検波回路１２０Ｅにおいても、図２に示した検波回路１２０Ａと同様に、交流信号経路２００が設けられていることにより、線形性を向上させることが可能である。

検波回路１２０Ｅにおける線形性の向上を、シミュレーション結果により示す。図９Ａは、増幅信号ＲＦｏｕｔに対する検波電圧Ｖｄｅｔの変化のシミュレーション結果を示す図である。図９Ａにおいて、横軸は増幅信号ＲＦｏｕｔの電力（ｄＢｍ）、縦軸は検波電圧Ｖｄｅｔ（ｍＶ）である。図９Ａに示すように、検波回路１２０Ｅは、検波回路３００と比較して線形性が良好であることがわかる。例えば、検波回路３００では、検波電圧Ｖｄｅｔが指数関数的に増加するため、増幅信号ＲＦｏｕｔの電力が１６ｄＢｍ付近で、検波電圧Ｖｄｅｔが１０００ｍＶを超えてしまう。他方、検波回路１２０Ａでは、増幅信号ＲＦｏｕｔの電力が２〜２２ｄＢｍの範囲において、検波電圧Ｖｄｅｔを２００〜１０００ｍＶの範囲に収めることができる。

図９Ｂは、増幅信号ＲＦｏｕｔに対する検波電圧Ｖｄｅｔの感度のシミュレーション結果を示す図である。図９Ｂにおいて、横軸は増幅信号ＲＦｏｕｔの電力（ｄＢｍ）、縦軸は感度（ｍＶ／ｄＢ）である。図９Ｂに示すように、検波回路１２０Ｅは、検波回路３００と比較して、感度がよりフラットである。この図９Ｂからも、検波回路１２０Ｅは、検波回路３００と比較して線形性が良好であることがわかる。

図１０は、検波回路１２０の構成の他の一例を示す図である。なお、検波回路１２０Ｅと同等の要素には同等の符号を付して詳細な説明を省略する。検波回路１２０Ｆは、検波回路１２０Ｅが備える要素に加えてトランジスタＴｒ３を備える。このトランジスタＴｒ３は、図７に示した検波回路１２０Ｄの場合と同様にバッファとして機能する。検波回路１２０Ｆは、トランジスタＴｒ３（バッファ）を備えることにより、検波回路１２０Ｄと同様に、検波電圧Ｖｄｅｔの出力端子に接続される負荷のインピーダンス変化に伴う検波電圧Ｖｄｅｔの変化を抑制することが可能である。

以上、本発明の例示的な実施形態について説明した。検波回路１２０Ａ〜１２０Ｆでは、トランジスタＴｒ１のベースに交流信号（入力信号ＤＥＴｉｎ）が入力され、トランジスタＴｒ１のコレクタから交流信号に応じた検波信号ＤＥＴ１が出力される。また、トランジスタＴｒ２のベースに検波信号ＤＥＴ１が入力され、トランジスタＴｒ２のコレクタから検波信号ＤＥＴ１に応じた検波信号ＤＥＴ２が出力される。さらに、検波回路１２０Ａ〜１２０Ｆは、交流信号（入力信号ＤＥＴｉｎ）をトランジスタＴｒ２のベースに供給する交流信号経路２００を備える。

検波回路１２０Ａ〜１２０Ｆでは、入力信号ＤＥＴｉｎが、交流信号経路２００を通じてトランジスタＴｒ２のベースに供給される。この入力信号ＤＥＴｉｎによってトランジスタＴｒ２を流れる電流量は、入力信号ＤＥＴｉｎの増大に伴って増加する。従って、入力信号ＤＥＴｉｎが増大するに連れて、検波信号ＤＥＴ２の抑制量が大きくなる。これにより、入力信号ＤＥＴｉｎの変化に対する検波電圧Ｖｄｅｔの指数関数的な変化が抑制され、線形性が向上する。

交流信号経路２００は、例えば、直列に接続された抵抗器Ｒｊ１（第１抵抗器）及びキャパシタＣｊ１（第１キャパシタ）により構成することができる。

また、検波回路１２０Ａ〜１２０Ｄは、トランジスタＴｒ１のベース・コレクタ間に設けられた抵抗器Ｒｂｃ１を備える。これにより、入力信号ＤＥＴｉｎの変化に伴う入力インピーダンスの変化を抑制することが可能となる。従って、電力増幅モジュール１００の特性劣化を抑制することができる。

また、検波回路１２０Ｂは、トランジスタＴｒ１のコレクタ・エミッタ間に設けられたキャパシタＣｃｅ１（第２キャパシタ）を備える。同様に、検波回路１２０Ｃは、トランジスタＴｒ１のコレクタと接地との間に設けられたキャパシタＣｃ１を備える。このように、一端がトランジスタＴｒ１のコレクタに接続されるキャパシタを設けることにより、入力信号ＤＥＴｉｎの変化に伴う入力インピーダンスの変化を、さらに抑制することが可能となる。従って、電力増幅モジュール１００の特性劣化をさらに抑制することができる。

また、検波回路１２０Ａ〜Ｆは、トランジスタＴｒ２のエミッタと接地との間に、並列接続された抵抗器Ｒｅ２及びキャパシタＣｅ２を備える。これにより、抵抗器Ｒｅ２によって、トランジスタＴｒ２のバイアスを調整する一方、キャパシタＣｅ２によって、トランジスタＴｒ２のエミッタを交流的に接地させることができる。

また、検波回路１２０Ｄ，１２０Ｆは、ベースに検波信号ＤＥＴ２が入力され、エミッタから検波信号ＤＥＴ２に応じた検波信号ＤＥＴ３を出力するトランジスタＴｒ３を備える。このように、トランジスタＴｒ３（バッファ）を備えることにより、検波電圧Ｖｄｅｔの出力端子に接続される負荷のインピーダンス変化に伴う検波電圧Ｖｄｅｔの変化を抑制することができる。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００電力増幅モジュール
１１０ａ，１１０ｂ，１１０ｃ電力増幅器
１２０検波回路
２００交流信号経路
Ｔｒ１，Ｔｒ２トランジスタ
Ｒｅ１，Ｒｂｃ１，Ｒｃ１，Ｒｅ２，Ｒｃ２，Ｒｂ２，Ｒｊ１，Ｒｏｕｔ，Ｒｂ１，Ｒｃ１Ａ，Ｒｃ１Ｂ抵抗器
Ｃｉｎ，Ｃｅ１，Ｃｅ２，Ｃｊ１，Ｃｏｕｔ，Ｃｃｅ１，Ｃｃ１キャパシタ

Claims

ベースに交流信号が入力され、コレクタから前記交流信号に応じた第１検波信号を出力する第１トランジスタと、
ベースに前記第１検波信号が入力され、コレクタから前記第１検波信号に応じた第２検波信号を出力する第２トランジスタと、
前記交流信号を前記第２トランジスタのベースに供給する交流信号経路と、
を備える検波回路。
請求項１に記載の検波回路であって、
前記交流信号経路は、直列に接続された第１抵抗器及び第１キャパシタを備える、
検波回路。
請求項１又は２に記載の検波回路であって、
第２抵抗器をさらに備え、
前記第２抵抗器の一端が前記第１トランジスタのベースに接続され、前記第２抵抗器の他端が前記第１トランジスタのコレクタに接続される、
検波回路。
請求項３に記載の検波回路であって、
第２キャパシタをさらに備え、
前記第２キャパシタの一端が前記第１トランジスタのコレクタに接続され、前記第２キャパシタの他端が前記第１トランジスタのエミッタ又は接地に接続される、
検波回路。
請求項１〜４の何れか一項に記載の検波回路であって、
第３抵抗器及び第３キャパシタをさらに備え、
前記第３抵抗器の一端が前記第２トランジスタのエミッタに接続され、前記第３抵抗器の他端が接地に接続され、
前記第３キャパシタの一端が前記第２トランジスタのエミッタに接続され、前記第３キャパシタの他端が接地に接続される、
検波回路。
請求項１〜５の何れか一項に記載の検波回路であって、
ベースに前記第２検波信号が入力され、エミッタから前記第２検波信号に応じた第３検波信号を出力する第３トランジスタをさらに備える、
検波回路。