JP2018006577A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor device Download PDFInfo
- Publication number
- JP2018006577A JP2018006577A JP2016131709A JP2016131709A JP2018006577A JP 2018006577 A JP2018006577 A JP 2018006577A JP 2016131709 A JP2016131709 A JP 2016131709A JP 2016131709 A JP2016131709 A JP 2016131709A JP 2018006577 A JP2018006577 A JP 2018006577A
- Authority
- JP
- Japan
- Prior art keywords
- metal terminal
- metal
- substrate
- semiconductor substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 309
- 239000002184 metal Substances 0.000 claims abstract description 309
- 239000000758 substrate Substances 0.000 claims abstract description 162
- 125000006850 spacer group Chemical group 0.000 claims abstract description 66
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 239000011135 tin Substances 0.000 claims description 2
- 229910052725 zinc Inorganic materials 0.000 claims description 2
- 239000011701 zinc Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 45
- 230000001133 acceleration Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 235000019589 hardness Nutrition 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Micromachines (AREA)
Abstract
Description
本発明は、キャップ基板と半導体基板とが金属接合された半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device in which a cap substrate and a semiconductor substrate are metal-bonded.
特許文献1に示されるように、第一半導体層と第二半導体層とが結合金属層を介して結合された半導体貼り合わせ結合体が知られている。結合金属層は、第一半導体層の貼り合わせ面に形成された第一結合金属層と、第二半導体層の貼り合わせ面に形成された第二結合金属層とを相互に密着させて貼り合わせることにより得られる。
As shown in
上記したように特許文献1に示される半導体貼り合わせ結合体では、第一結合金属層と第二結合金属層とを相互に密着させて貼り合わせることで、第一半導体層と第二半導体層とを結合する結合金属層を得る。このように第一結合金属層と第二結合金属層とを相互に密着させて貼り合わせるには、第一結合金属層と第二結合金属層それぞれを重ね合わせて高温状態にする。この際、第一結合金属層と第二結合金属層それぞれは高温状態になったことと、重ね合わせによる圧力とによって、重ね合わせる方向とは直交する横方向に変形する。これにより第一半導体層と第二半導体層の離間距離が変動する虞がある。
As described above, in the bonded semiconductor bonded body disclosed in
また横方向に変形した結合金属層が半導体層の意図しない領域と電気的に接続され、それによって電気的な接続不良が発生する虞がある。さらに言えば、上記したように第一結合金属層と第二結合金属層それぞれは接合対象である第一半導体層と第二半導体層へと向かう方向とは異なる横方向へと変形する。したがってこの横方向に変形した第一結合金属層と第二結合金属層それぞれと2つの半導体層との接触が不確かとなる虞がある。この結果、2つの半導体層(2つの基板)で機械的な接続不良の生じる虞がある。 Further, the bonded metal layer deformed in the lateral direction is electrically connected to an unintended region of the semiconductor layer, which may cause an electrical connection failure. Furthermore, as described above, each of the first bonding metal layer and the second bonding metal layer is deformed in a lateral direction different from the direction toward the first semiconductor layer and the second semiconductor layer to be bonded. Therefore, there is a possibility that the contact between each of the first bonded metal layer and the second bonded metal layer deformed in the lateral direction and the two semiconductor layers is uncertain. As a result, there is a risk of mechanical connection failure between the two semiconductor layers (two substrates).
そこで本発明は上記問題点に鑑み、2つの基板の離間距離の変動が抑制され、電気的および機械的な接続不良の発生の抑制された半導体装置の製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a method of manufacturing a semiconductor device in which fluctuations in the separation distance between two substrates are suppressed and occurrence of electrical and mechanical connection failures is suppressed.
上記した目的を達成するための開示された発明の1つは、環状の第1金属端子(11)が第1面(10a)に形成されたキャップ基板(10)、および、環状の第2金属端子(51)が第2面(50a)に形成された半導体基板(50)を準備し、
第1面と第2面とが対向するようにキャップ基板と半導体基板とを対向配置し、
キャップ基板と半導体基板それぞれを熱しつつ、キャップ基板と半導体基板とを互いに近づけることで、第1金属端子と第2金属端子とを接触させ、第1金属端子と第2金属端子とを金属接合する半導体装置の製造方法であって、
第1面および第2面の少なくとも一方には、第1金属端子と第2金属端子の金属接合時において第1金属端子と第2金属端子それぞれの周囲を内側と外側から囲む高さが一定の二重環状を成すスペーサ(56)が形成されており、
キャップ基板と半導体基板との離間距離がスペーサの高さと成るように、キャップ基板と半導体基板とを互いに近づけて第1金属端子と第2金属端子とを金属接合する。
One of the disclosed inventions for achieving the above-described object includes a cap substrate (10) in which an annular first metal terminal (11) is formed on the first surface (10a), and an annular second metal. Preparing a semiconductor substrate (50) having terminals (51) formed on the second surface (50a);
The cap substrate and the semiconductor substrate are arranged to face each other so that the first surface and the second surface face each other,
While the cap substrate and the semiconductor substrate are heated, the cap substrate and the semiconductor substrate are brought close to each other to bring the first metal terminal and the second metal terminal into contact with each other, and the first metal terminal and the second metal terminal are metal-bonded. A method for manufacturing a semiconductor device, comprising:
At least one of the first surface and the second surface has a constant height that surrounds the periphery of the first metal terminal and the second metal terminal from the inside and the outside when the first metal terminal and the second metal terminal are joined together. A double annular spacer (56) is formed;
The first metal terminal and the second metal terminal are metal-bonded by bringing the cap substrate and the semiconductor substrate close to each other so that the distance between the cap substrate and the semiconductor substrate becomes the height of the spacer.
このように本発明によれば、キャップ基板(10)と半導体基板(50)の離間距離がスペーサ(56)によって規定される。したがって半導体基板(50)にスペーサ(56)が設けられていない構成とは異なり、金属端子(11,51)それぞれの金属接合時の変形によってキャップ基板(10)と半導体基板(50)との離間距離が変動することが抑制される。 Thus, according to the present invention, the distance between the cap substrate (10) and the semiconductor substrate (50) is defined by the spacer (56). Therefore, unlike the configuration in which the spacer (56) is not provided on the semiconductor substrate (50), the cap substrate (10) and the semiconductor substrate (50) are separated by deformation at the time of metal bonding of the metal terminals (11, 51). The fluctuation of the distance is suppressed.
またスペーサは二重環状を成し、その高さが一定となっている。そして上記したように本発明ではキャップ基板と半導体基板との離間距離がスペーサの高さと成るように、キャップ基板と半導体基板とを互いに近づける。これにより第1金属端子(11)と第2金属端子(51)とが、第1面(10a)、第2面(50a)、および、スペーサ(56)によって構成される閉塞空間内に設けられる。したがって接触によって金属端子(11,51)それぞれが変形したとしても、金属端子(11,51)それぞれが基板(10,50)の意図しない領域と電気的に接続されることが抑制される。これにより電気的な接続不良の生じることが抑制される。 Further, the spacer has a double ring shape, and its height is constant. As described above, in the present invention, the cap substrate and the semiconductor substrate are brought close to each other so that the distance between the cap substrate and the semiconductor substrate becomes the height of the spacer. Accordingly, the first metal terminal (11) and the second metal terminal (51) are provided in the closed space constituted by the first surface (10a), the second surface (50a), and the spacer (56). . Therefore, even if each of the metal terminals (11, 51) is deformed by the contact, each of the metal terminals (11, 51) is suppressed from being electrically connected to an unintended region of the substrate (10, 50). As a result, the occurrence of poor electrical connection is suppressed.
さらに言えば、金属端子(11,51)の変形はキャップ基板(10)と半導体基板(50)とが互いに近づく方向に対して直交する横方向となる。このように金属端子(11,51)それぞれは接合対象であるキャップ基板(10)と半導体基板(50)へと向かう方向とは異なる横方向へと変形する。したがってこれら横方向に変形した金属端子(11,51)それぞれと基板(10,50)との接触が不確かとなる虞がある。しかしながら上記したように金属端子(11,51)は、第1面(10a)、第2面(50a)、および、スペーサ(56)によって構成される閉塞空間内に設けられる。したがって横方向に変形した金属端子(11,51)それぞれがスペーサ(56)と接触した場合、横方向に変形した金属端子(11,51)はキャップ基板(10)と半導体基板(50)へと向かう方向に変形する。このため変形した金属端子(11,51)それぞれと基板(10,50)との接触が不確かとなることが抑制される。この結果、キャップ基板(10)と半導体基板(50)とで機械的な接続不良の生じることが抑制される。 Furthermore, the deformation of the metal terminals (11, 51) is in the lateral direction perpendicular to the direction in which the cap substrate (10) and the semiconductor substrate (50) approach each other. Thus, each of the metal terminals (11, 51) is deformed in a lateral direction different from the direction toward the cap substrate (10) and the semiconductor substrate (50) to be joined. Therefore, there is a possibility that the contact between each of the laterally deformed metal terminals (11, 51) and the substrate (10, 50) becomes uncertain. However, as described above, the metal terminals (11, 51) are provided in a closed space constituted by the first surface (10a), the second surface (50a), and the spacer (56). Accordingly, when each of the laterally deformed metal terminals (11, 51) is in contact with the spacer (56), the laterally deformed metal terminals (11, 51) are transferred to the cap substrate (10) and the semiconductor substrate (50). Deforms in the direction it heads. For this reason, it becomes possible to prevent uncertain contact between the deformed metal terminals (11, 51) and the substrate (10, 50). As a result, the occurrence of mechanical connection failure between the cap substrate (10) and the semiconductor substrate (50) is suppressed.
なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけている。この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。 In addition, the code | symbol with the parenthesis is attached | subjected to the element as described in the claim as described in a claim, and each means for solving a subject. The reference numerals in parentheses are for simply indicating the correspondence with each component described in the embodiment, and do not necessarily indicate the element itself described in the embodiment. The description of the reference numerals with parentheses does not unnecessarily narrow the scope of the claims.
以下、本発明を加速度センサの製造方法に適用した場合の実施形態を図に基づいて説明する。
(第1実施形態)
図1〜図6に基づいて本実施形態に係る加速度センサを説明する。なお図3では後述の貫通電極15を省略している。図4では後述のMEMS55などを省略している。そして構成を明りょうとするため、図3では第1金属端子11にハッチングを入れている。図4では第2金属端子51とスペーサ56それぞれにハッチングを入れている。また図5および図6では後述の貫通電極15を省略している。そして図6ではもともとあった金属端子11,51の形成位置を示すために、金属端子11,51の外形を破線で示している。
Hereinafter, an embodiment in which the present invention is applied to an acceleration sensor manufacturing method will be described with reference to the drawings.
(First embodiment)
The acceleration sensor according to the present embodiment will be described with reference to FIGS. In FIG. 3, a through
以下においては互いに直交の関係にある3方向を、x方向、y方向、および、z方向と示す。本実施形態ではx方向とy方向とによって規定される平面をx−y平面と示す。 Hereinafter, the three directions orthogonal to each other are referred to as an x direction, a y direction, and a z direction. In the present embodiment, a plane defined by the x direction and the y direction is indicated as an xy plane.
図2に示すように加速度センサ100は、キャップ基板10と半導体基板50とが金属接続体90を介して貼り合されて成る。この金属接続体90は、キャップ基板10の第1金属端子11と半導体基板50の第2金属端子51とを拡散接合することで成る。以下、金属接合される前のキャップ基板10と半導体基板50を個別に説明する。
As shown in FIG. 2, the
本実施形態のキャップ基板10はシリコン基板からなる。図1に示すようにキャップ基板10には、x−y平面に面する第1面10aとその裏側の裏面10bとをz方向に貫通する貫通孔12が複数形成されている。貫通孔12を構成する壁面、および、裏面10bそれぞれは絶縁膜13によって覆われている。この絶縁膜13は酸化シリコンや窒化シリコンから成る。そして貫通孔12を構成する壁面の絶縁膜13には導電膜14が形成されている。また貫通孔12の第1面10a側の開口部は導電膜14によって閉塞されている。この導電膜14は例えばアルミニウムから成る。貫通孔12を構成する壁面を覆う絶縁膜13に設けられた導電膜14、および、貫通孔12の第1面10a側の開口部に設けられた導電膜14それぞれによって貫通電極15が形成されている。
The
第1面10aには、貫通電極15と電気的に接続される複数の第1金属端子11が形成されている。これら複数の第1金属端子11の内の一部は対応する貫通電極15を介して後述のMEMS55の入出力端子と電気的に接続される。残りの第1金属端子11は対向する貫通電極15を介してグランドに接続され、キャップ基板10と半導体基板50とを金属接合する機能を果たす。図3に、この残りの第1金属端子11を示す。この第1金属端子11はx−y平面において環状を成している。そしてz方向の高さは全周で一定となっている。第1金属端子11はアルミニウムから成る。
A plurality of
なおキャップ基板10の第1面10a側の一部のz方向の長さ(厚さ)は局所的に短くなっている。このキャップ基板10の局所的に凹んだ部位(以下、凹部16と示す)は、後述のMEMS55を囲う機能を果たす。複数の凹部16を取り囲むように環状の第1金属端子11が第1面10aに設けられている。
Note that the length (thickness) in the z direction of a part of the
半導体基板50は絶縁層52を介して2つの半導体層53,54が積層されて成るSOI基板である。第1半導体層53はx−y平面に面する第2面50aを有する。図1に示すように半導体層53,54と絶縁層52は周知のエッチング加工技術により微細加工が施されている。この微細加工により第2面50a側の表層にMEMS55(Micro Electro Mechanical Systems)が形成されている。
The
MEMS55は、絶縁層52を介さずに第2半導体層54に対して浮いた第1半導体層53から成る浮遊部と、絶縁層52を介して第2半導体層54に固定された第1半導体層53から成る固定部と、を有する。浮遊部には、質量中心を成す錘部、錘部に形成された可動電極、錘部に連結されたバネ性の梁部が含まれる。そして固定部には、梁部を連結固定するアンカ、可動電極とx−y平面において対向配置される固定電極が含まれる。可動電極と固定電極とによってコンデンサが構成されている。なお固定電極は第2半導体層54に対して不動であればよく、絶縁層52を介して第2半導体層54に固定されていなくともよい。すなわち固定電極は浮遊部に含まれていてもよい。
The
加速度センサ100に加速度が印加されると錘部に慣性力が発生する。これにより梁部が伸び縮みし、錘部が変位する。この結果、可動電極と固定電極との対向間隔や対向面積が変動し、コンデンサの静電容量が変化する。このように加速度の印加によってコンデンサの静電容量が変化する。したがってこの静電容量の変化に基づいて加速度を検出することができる。この静電容量の変化を示す検出信号は、半導体基板50の第2面50aに形成された配線パターン(図示略)に出力される。
When acceleration is applied to the
第2面50aには、上記の配線パターンの他に複数の第2金属端子51が形成されている。複数の第2金属端子51の内の一部は配線パターンと電気的に接続される。残りの第2金属端子51はグランドに接続され、キャップ基板10と半導体基板50とを金属接合する機能を果たす。図4に、この残りの第2金属端子51を示す。この第2金属端子51はx−y平面において環状を成している。そしてz方向の高さは全周で一定となっている。第2金属端子51はアルミニウムからなる。
In addition to the above wiring pattern, a plurality of
また第2面50aには、配線パターンと第2金属端子51の他に、環状の第2金属端子51の周囲を内側および外側から囲む二重環状のスペーサ56も形成されている。スペーサ56は酸化シリコンや窒化シリコン、若しくは、ポリシリコンから成る。スペーサ56はx−y平面において第2金属端子51の内側に設けられる環状の内側スペーサと、第2金属端子51の外側に設けられる環状の外側スペーサと、を有する。これら内側スペーサと外側スペーサの数は単数に限定されない。
In addition to the wiring pattern and the
スペーサ56のz方向の高さは一定であり、その第2面50aから最も離れた環状の上端面56aはx−y平面に面している。図5に示すようにスペーサ56のz方向の高さはh1となっており、第2金属端子51と第1金属端子11それぞれのz方向の高さh2,h3よりも長くなっている。しかしながらスペーサ56の高さh1は、第2金属端子51と第1金属端子11それぞれの高さh2,h3を加算した高さh2+h3よりも短くなっている。
The height of the
またスペーサ56のx−y平面の横幅はw1となっている。すなわち上記の内側スペーサと外側スペーサのx−y平面の間隔はw1となっている。このスペーサ56の横幅w1は第2金属端子51と第1金属端子11それぞれのx−y平面の最長横幅w2,w3よりも長くなっている。さらに言えば、スペーサ56における第1金属端子11と第2金属端子51それぞれの周囲を内側および外側から囲む領域の体積は、対応する第2金属端子51と第1金属端子11それぞれの体積を合算した合算体積よりも大きくなっている。すなわち内側スペーサと外側スペーサの間の領域の体積は、上記の合算体積よりも大きくなっている。なお本実施形態では横幅w2は横幅w3よりも長くなっている。しかしながらこれとは反対に横幅w3が横幅w2よりも長い構成を採用することもできる。
The lateral width of the xy plane of the
次にキャップ基板10と半導体基板50の金属接合を詳説する。以下に示すz方向は鉛直方向に沿っている。
Next, metal bonding between the
キャップ基板10は第1ウエハに複数含まれているものである。同様にして半導体基板50は第2ウエハに複数含まれているものである。先ずこれら第1ウエハと第2ウエハを準備する。そして第1ウエハを第1ヒートテーブルに載せて固定する。この際、裏面10bを第1ヒートテーブルの載置面に接触させる。同様にして第2ウエハを第2ヒートテーブルに載せて固定する。この際、第2面50aの裏面を第2ヒートテーブルの載置面に接触させる。
A plurality of
次いで図1に示すように、z方向において第1面10aと第2面50aとが対向するようにキャップ基板10と半導体基板50とを対向配置する。この際、凹部16とMEMS55とを対向し、第1金属端子11と第2金属端子51とを対向させる。そしてヒートテーブルによってキャップ基板10と半導体基板50それぞれを熱する。これにより第1金属端子11と第2金属端子51それぞれを高温状態にする。なおキャップ基板10と半導体基板50とを対向配置する前にヒートテーブルによって第1ウエハと第2ウエハそれぞれを熱し始めてもよい。
Next, as shown in FIG. 1, the
次に図1において白抜き矢印で示すように、z方向においてキャップ基板10と半導体基板50とを互いに近づける。これにより第1金属端子11と第2金属端子51とを接触させる。第1金属端子11と第2金属端子51とは接触すると、その界面にて拡散接合を開始する。なお図1においては貫通電極15の形成されたキャップ基板10と半導体基板50とを金属接合するように図示しているが、貫通電極15の形成されていないキャップ基板10と半導体基板50とを金属接合してもよい。この変形例の場合、キャップ基板10と半導体基板50とを金属接合し終わってからキャップ基板10に貫通電極15を形成する。
Next, as shown by the white arrow in FIG. 1, the
キャップ基板10と半導体基板50とを、スペーサ56の上端面56aの全面が第1面10aと接触するまで互いに近づける。上記したようにz方向におけるスペーサ56の高さh1は、第2金属端子51と第1金属端子11それぞれの高さh2,h3を加算したh2+h3よりも短くなっている。したがってこのキャップ基板10と半導体基板50との接近による圧力によって第1金属端子11と第2金属端子51それぞれはx−y平面に沿う方向(以下、横方向と示す)に変形する。ただしこれも上記したようにスペーサ56によって囲まれた領域の体積は、第1金属端子11と第2金属端子51それぞれの体積を合算した合算体積よりも大きくなっている。したがって図6に示すように第1金属端子11と第2金属端子51の全ては第1面10a、第2面50a、および、スペーサ56によって構成される密閉空間から外に漏れることが抑制される。
The
なお横方向に変形した第1金属端子11と第2金属端子51とはスペーサ56の内環面56bと接触する場合がある。このように接触すると、第1金属端子11と第2金属端子51それぞれの変形方向は横方向からz方向へと変化する。このz方向に変化した第1金属端子11と第2金属端子51とが第1面10aと第2面50aとに接触する。
The
次に、本実施形態に係る加速度センサ100の製造方法の作用効果を説明する。上記したように、キャップ基板10と半導体基板50とを、スペーサ56の上端面56aの全面が第1面10aと接触するまで互いに近づける。これによれば、キャップ基板10と半導体基板50の離間距離がスペーサ56の高さh1に規定される。したがって半導体基板50にスペーサ56が設けられていない構成とは異なり、第1金属端子11と第2金属端子51それぞれの金属接合時の変形によってキャップ基板10と半導体基板50との離間距離が変動することが抑制される。
Next, the effect of the manufacturing method of the
また、金属接合時において第1金属端子11と第2金属端子51それぞれを高温状態にするが、高温状態の金属端子11,51は変形しやすくなっている。そのため金属接合時に金属端子11,51それぞれが変形し、金属端子11,51それぞれが基板10,50の意図しない部位と電気的に接続される虞がある。しかしながら上記したように第2金属端子51が二重環状のスペーサ56によって囲まれている。そしてスペーサ56の上端面56aの全面が第1面10aと接触することにより、その開口部は閉塞される。またスペーサ56によって囲まれた領域の体積は、金属端子11,51それぞれの体積を合算した合算体積よりも大きくなっている。そのため変形した金属端子11,51が第1面10a、第2面50a、および、スペーサ56によって構成される密閉空間から外に漏れることが抑制される。したがって変形した金属端子11,51それぞれが基板10,50の意図しない領域と電気的に接続されることが抑制される。これにより電気的な接続不良の生じることが抑制される。
Further, at the time of metal bonding, the
さらに、金属端子11,51の変形は基板10,50が互いに近づくz方向に対して直交する横方向である。このように金属端子11,51それぞれは接合対象である基板10,50へと向かうz方向とは異なる横方向へと変形する。したがってこれら横方向に変形した金属端子11,51それぞれと基板10,50との接触が不確かとなる虞がある。しかしながら上記したように第2金属端子51が二重環状のスペーサ56によって囲まれている。したがって変形した金属端子11,51それぞれがスペーサ56と接触した場合、変形した金属端子11,51は基板10,50へと向かうz方向に変形する。このため変形した金属端子11,51と基板10,50との接触が不確かとなることが抑制される。この結果、キャップ基板10と半導体基板50とで機械的な接続不良の生じることが抑制される。
Furthermore, the deformation of the
なお全ての物質の表面には微細ながらも表面凹凸が存在する。したがってスペーサ56の上端面56aにも微細な表面凹凸が存在する。またキャップ基板10の第1面10aにも微細な表面凹凸が存在する。したがって第1面10a、第2面50a、および、スペーサ56によって構成される空間は、厳密な閉塞空間を構成するわけではない。しかしながら第1面10a、第2面50a、および、スペーサ56によって構成される空間は、上記したように変形した金属端子11,51それぞれが外に漏れない程度には閉塞する。そのためにこの空間を閉塞空間と表記している。
The surface of all substances has surface irregularities although they are fine. Therefore, fine surface irregularities also exist on the upper end surface 56 a of the
(第2実施形態)
次に、本発明の第2実施形態を図7および図8に基づいて説明する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIGS.
なお以下に示す各実施形態に係る加速度センサは上記した実施形態によるものと共通点が多い。そのため以下においては共通部分の説明を省略し、異なる部分を重点的に説明する。また以下においては上記した実施形態で示した要素と同一の要素には同一の符号を付与する。 In addition, the acceleration sensor according to each embodiment described below has much in common with the above-described embodiment. Therefore, in the following description, description of common parts is omitted, and different parts are mainly described. In the following description, the same reference numerals are given to the same elements as those described in the above embodiment.
第1実施形態では、図3に示すように第1金属端子11はz方向の高さがh3で均一である例を示した。これに対し本実施形態では、図7に示すように第1金属端子11の一部が部分的に突起した構成を採用することもできる。この突起は第1金属端子11が環状に延びる方向に沿って環状を成している。ただしこの突起は環状を成さずともよく、その平面形状は特に限定されない。
In the first embodiment, as shown in FIG. 3, the
これによればキャップ基板10と半導体基板50とを互いに接近させて第1金属端子11と第2金属端子51とを金属接合する際に、図8に破線で擬似的に示すように第1金属端子11の部分的に突起した部位の先端によって第2金属端子51の一部を穿つことができる。これにより金属端子11,51それぞれが変形して新生面が露出し、それぞれの新生面同士が接触する。また第1金属端子11と第2金属端子51との接触面積が増大する。そのため第1金属端子11と第2金属端子51それぞれの金属結合時に熱する温度をそれほど高めなくとも、第1金属端子11と第2金属端子51とを金属結合することができる。
According to this, when the
なお本実施形態に係る加速度センサ100には、第1実施形態に記載の加速度センサ100と同等の構成要素が含まれている。そのため同等の作用効果を奏することは言うまでもない。
Note that the
(第3実施形態)
次に、本発明の第3実施形態を図9および図10に基づいて説明する。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS.
第1実施形態では、図3に示すように第1金属端子11はz方向の高さがh3で均一である例を示した。これに対し本実施形態では、図9に示すように1つの第2金属端子51に対応する第1金属端子11が幾重にも環状を成すように複数に分割されている点を特徴とする。
In the first embodiment, as shown in FIG. 3, the
これによれば第2実施形態に記載の加速度センサ100と同様にして、第1金属端子11と第2金属端子51とを金属接合する際に、図10に破線で擬似的に示すように複数に分割された第1金属端子11の先端によって第2金属端子51の一部を穿つことができる。これにより金属端子11,51それぞれが変形して新生面が露出し、それぞれの新生面同士が接触する。また第1金属端子11と第2金属端子51との接触面積が増大する。そのため第1金属端子11と第2金属端子51それぞれの金属結合時に熱する温度をそれほど高めなくとも、第1金属端子11と第2金属端子51とを金属結合することができる。
According to this, in the same manner as the
なお本実施形態に係る加速度センサ100には、第1実施形態に記載の加速度センサ100と同等の構成要素が含まれている。そのため同等の作用効果を奏することは言うまでもない。
Note that the
(第4実施形態)
次に、本発明の第4実施形態を図11および図12に基づいて説明する。
(Fourth embodiment)
Next, a fourth embodiment of the present invention will be described with reference to FIGS.
第1実施形態では、基板10,50を接合するための要素として、第1面10aに第1金属端子11のみが形成された例を示した。これに対し本実施形態では、図11に示すように第1金属端子11の他に金属端子11,51それぞれよりも硬い材料から成る突起部60が複数形成されている点を特徴とする。この突起部60は第1金属端子11が環状に延びる方向に沿って環状を成している。ただしこの突起部60は環状を成さずともよく、その平面形状は特に限定されない。
In the first embodiment, an example in which only the
突起部60はポリシリコン、酸化シリコン、および、窒化シリコンの内の少なくとも1つから成る。1つの第1金属端子11に対して複数の突起部60が第1面10aに形成されている。そしてこの複数の突起部60が第1金属端子11によって覆われている。突起部60の端面60aに設けられた第1金属端子11のz方向の高さが部分的に高くなっている。これにより第1金属端子11は部分的に突起している。突起部60のz方向の高さはh4である。この突起部60のために突起した第1金属端子11の第1面10aからのz方向の最長高さはh3となっている。なお突起部60のx−y平面の最長横幅はw4であり、第1金属端子11の最長横幅w3よりも狭くなっている。
The
これによれば第2実施形態に記載の加速度センサ100と同様にして、第1金属端子11と第2金属端子51とを金属接合する際に、図12に破線で擬似的に示すように複数の第1金属端子11の先端によって第2金属端子51の一部を穿つことができる。ただし第1金属端子11の突起は、金属端子11,51よりも硬い突起部60によって支えられる。したがって突起が第1金属端子11のみによって形成される構成と比べて、第2金属端子51の他方の一部を第1金属端子11の突起によって穿ちやすくなる。そのため金属端子11,51それぞれが変形して新生面が露出しやすくなり、それぞれの新生面同士が接触しやすくなる。また第1金属端子11と第2金属端子51との接触面積が増大しやすくなる。これにより第1金属端子11と第2金属端子51それぞれの金属結合時に熱する温度をそれほど高めなくとも、第1金属端子11と第2金属端子51とを金属結合することができる。
According to this, in the same manner as the
また本実施形態のスペーサ56における第1金属端子11と第2金属端子51それぞれの周囲を内側および外側から囲む領域の体積は、金属端子11,51だけではなく突起部60それぞれの体積を合算した合算体積よりも大きくなっている。そのため変形した金属端子11,51が第1面10a、第2面50a、および、スペーサ56によって構成される密閉空間から外に漏れることが抑制される。したがって変形した金属端子11,51それぞれが基板10,50の意図しない領域と電気的に接続されることが抑制される。これにより電気的な接続不良の生じることが抑制される。
Further, the volume of the region surrounding the
なお本実施形態に係る加速度センサ100には、第1実施形態に記載の加速度センサ100と同等の構成要素が含まれている。そのため同等の作用効果を奏することは言うまでもない。
Note that the
さらに言えば、本実施形態において突起部60の数は単数であってもよい。
Furthermore, in the present embodiment, the number of the
(第5実施形態)
次に、本発明の第5実施形態を図13および図14に基づいて説明する。
(Fifth embodiment)
Next, a fifth embodiment of the present invention will be described with reference to FIGS.
第4実施形態では、図11に示すように複数の突起部60が1つの第1金属端子11によって覆われた例を示した。これに対し本実施形態では、図13に示すように複数の突起部60それぞれが対応する分割された環状の第1金属端子11によって独立して覆われている点を特徴とする。
In 4th Embodiment, as shown in FIG. 11, the some
これによれば第4実施形態に記載の加速度センサ100と同様にして、第1金属端子11と第2金属端子51とを金属接合する際に、図14に破線で擬似的に示すように分割された複数の第1金属端子11の先端によって第2金属端子51の一部を穿つことができる。これにより金属端子11,51それぞれを変形して新生面を露出し、それぞれの新生面同士を接触することができる。また第1金属端子11と第2金属端子51との接触面積を増大することができる。
According to this, in the same manner as the
なお本実施形態に係る加速度センサ100には、第1実施形態に記載の加速度センサ100と同等の構成要素が含まれている。そのため同等の作用効果を奏することは言うまでもない。
Note that the
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
(第1の変形例)
各実施形態では第2面50aにスペーサ56が形成された例を示した。しかしながらこれとは異なり第1面10aにスペーサ56が形成された構成を採用することもできる。この場合、金属接合時に、第1面10aに形成されたスペーサ56の上端面56aが全周にわたって第2面50aと接触するようにキャップ基板10と半導体基板50とをz方向において互いに近づける。
(First modification)
In each embodiment, the example in which the
また第1面10aと第2面50aそれぞれにスペーサ56が形成された構成を採用することもできる。この場合、金属接合時に、第1面10aに形成されたスペーサ56の上端面56aと第2面50aに形成されたスペーサ56の上端面56aとが全周にわたって接触するようにキャップ基板10と半導体基板50とをz方向において互いに近づける。
A configuration in which spacers 56 are formed on each of the
(第2の変形例)
各実施形態では二重環状のスペーサ56のみが第2面50aに形成された例を示した。しかしながらこれとは異なり、例えば図15に示す構成を採用することもできる。すなわちMEMS55の入出力端子と電気的に接続される第1金属端子11と第2面50aの配線パターンと電気的に接続される第2金属端子51の周囲を囲む筒状のスペーサ57が第1面10aおよび第2面50bの少なくとも一方に形成された構成を採用することもできる。このスペーサ57のz方向の高さはスペーサ56のz方向の高さと同一となっている。
(Second modification)
In each embodiment, the example in which only the double
(第3の変形例)
第2実施形態〜第5実施形態では、第1金属端子11が突起している例を示した。しかしながらこれとは異なり第2金属端子51が突起した構成を採用することもできる。また金属端子11,51それぞれが突起した構成を採用することもできる。ただしこの場合、金属端子11,51の一方の突起は他方の突起と比べて横幅が狭くなっている。そして金属端子11,51を接触させる際に、一方の突起の複数が他方の突起の1つと接触される。
(Third Modification)
In 2nd Embodiment-5th Embodiment, the example in which the
(第4の変形例)
第4実施形態と第5実施形態では第1面10aに突起部60の形成された例を示した。しかしながらこれとは異なり第2面50aに突起部60が形成された構成を採用することもできる。
(Fourth modification)
In 4th Embodiment and 5th Embodiment, the example in which the
(第5の変形例)
各実施形態では、ヒートテーブルによってキャップ基板10と半導体基板50それぞれを熱しつつ両者をz方向において互いに近づけることで第1金属端子11と第2金属端子51とを拡散接合する例を示した。しかしながらこの際に、ヒートテーブルに超音波を印加することでキャップ基板10と半導体基板50の少なくとも一方を微細振動させてもよい。これによれば第1金属端子11と第2金属端子51が接触した際に、微細振動によって第1金属端子11および第2金属端子51それぞれの表面に形成された酸化金属が除去されやすくなる。これにより金属端子11,51中の新生面同士が接触しやすくなり、第1金属端子1と第2金属端子51とを拡散接合しやすくなる。
(Fifth modification)
In each embodiment, an example in which the
(第6の変形例)
各実施形態では金属端子11,51それぞれがアルミニウムから成る例を示した。しかしながら金属端子11,51それぞれの形成材料としては上記例に限定されず、アルミニウム、金、銀、銅、亜鉛、錫、ゲルマニウム、ガリウム、および、これらの酸化物の内の少なくとも1つから成ればよい。すなわち金属端子11,51それぞれの形成材料は単一の金属材料、複数の金属材料からなる合金、および、酸化した金属材料でもよい。金属端子11,51は互いに形成材料が異なっていてもよい。
(Sixth Modification)
In each embodiment, the example which each
より具体的に言えば、金属端子11,51の内の少なくとも一方が硬さの異なる複数種類の金属層が積層された構成を採用することもできる。例えば第1金属端子11が第1面10aから順に第1金属と第2金属とが積層された構成を採用することができる。ここで第2金属が第1金属端子11の先端を構成し、第1金属よりも硬い材料から成る。このような構成の場合、第1金属端子11が単に第1金属から成る構成と比べて、第2金属端子51と接触する際に、第1金属端子11の先端によって第2金属端子51を穿ちやすくなる。そして第2金属端子51の表面に形成された酸化金属を除去しやすくなる。
More specifically, at least one of the
(その他の変形例)
各実施形態では本発明に記載の半導体装置を加速度センサに適用した例を示した。しかしながら半導体装置としては上記例に限定されず、例えば角速度センサや電子回路を採用することもできる。
(Other variations)
In each embodiment, the example which applied the semiconductor device described in this invention to the acceleration sensor was shown. However, the semiconductor device is not limited to the above example, and for example, an angular velocity sensor or an electronic circuit can be employed.
各実施形態ではキャップ基板10がシリコン基板である例を示した。しかしながらキャップ基板10の形成材料としては上記例に限定されず、例えばガラス基板や金属基板を採用することもできる。
In each embodiment, an example in which the
10…キャップ基板
10a…第1面
11…第1金属端子
50…半導体基板
50a…第2面
56…スペーサ
100…加速度センサ
DESCRIPTION OF
Claims (10)
前記第1面と前記第2面とが対向するように前記キャップ基板と前記半導体基板とを対向配置し、
前記キャップ基板と前記半導体基板それぞれを熱しつつ、前記キャップ基板と前記半導体基板とを互いに近づけることで、前記第1金属端子と前記第2金属端子とを接触させ、前記第1金属端子と前記第2金属端子とを金属接合する半導体装置の製造方法であって、
前記第1面および前記第2面の少なくとも一方には、前記第1金属端子と前記第2金属端子の金属接合時において前記第1金属端子と前記第2金属端子それぞれの周囲を内側と外側から囲む高さが一定の二重環状を成すスペーサ(56)が形成されており、
前記キャップ基板と前記半導体基板との離間距離が前記スペーサの高さと成るように、前記キャップ基板と前記半導体基板とを互いに近づけて前記第1金属端子と前記第2金属端子とを金属接合する半導体装置の製造方法。 A cap substrate (10) having an annular first metal terminal (11) formed on the first surface (10a), and a semiconductor substrate having an annular second metal terminal (51) formed on the second surface (50a). Prepare (50)
The cap substrate and the semiconductor substrate are arranged to face each other so that the first surface and the second surface face each other,
The first metal terminal and the second metal terminal are brought into contact with each other by bringing the cap substrate and the semiconductor substrate closer to each other while heating the cap substrate and the semiconductor substrate, respectively, and the first metal terminal and the first metal terminal A method of manufacturing a semiconductor device in which two metal terminals are metal-bonded,
At least one of the first surface and the second surface has a periphery around the first metal terminal and the second metal terminal from the inside and the outside during metal bonding of the first metal terminal and the second metal terminal. A double-circular spacer (56) having a constant surrounding height is formed;
A semiconductor that metal-joins the first metal terminal and the second metal terminal by bringing the cap substrate and the semiconductor substrate close to each other so that a distance between the cap substrate and the semiconductor substrate becomes the height of the spacer. Device manufacturing method.
前記キャップ基板と前記半導体基板とを互いに近づけることで、前記第1金属端子および前記第2金属端子の少なくとも一方の部分的に突起した部位の先端によって前記第1金属端子および前記第2金属端子の少なくとも他方の一部を穿ち、前記第1金属端子と前記第2金属端子とを金属接合する請求項1に記載の半導体装置の製造方法。 At least one of the first metal terminal and the second metal terminal partially protrudes;
By bringing the cap substrate and the semiconductor substrate close to each other, at least one of the first metal terminal and the second metal terminal has a protruding portion at a part thereof, so that the first metal terminal and the second metal terminal are The method of manufacturing a semiconductor device according to claim 1, wherein at least a part of the other is drilled and the first metal terminal and the second metal terminal are metal-bonded.
前記キャップ基板と前記半導体基板とを互いに近づけることで、前記第1金属端子および前記第2金属端子の少なくとも一方の幾重にも環状を成す部位の先端によって前記第1金属端子および前記第2金属端子の少なくとも他方の一部を穿ち、前記第1金属端子と前記第2金属端子とを金属接合する請求項1に記載の半導体装置の製造方法。 At least one of the first metal terminal and the second metal terminal is divided so as to form a ring shape;
By bringing the cap substrate and the semiconductor substrate close to each other, at least one of the first metal terminal and the second metal terminal is overlapped with the tip of the portion that forms an annular shape, and the first metal terminal and the second metal terminal 2. The method of manufacturing a semiconductor device according to claim 1, wherein at least a part of the first metal terminal and the second metal terminal are metal-bonded.
前記突起部の端面(60a)に前記第1金属端子および前記第2金属端子の一方の一部が設けられて突起しており、
前記キャップ基板と前記半導体基板とを互いに近づけることで、前記突起部の先端に設けられた前記第1金属端子および前記第2金属端子の一方の突起した部位の先端によって前記第1金属端子および前記第2金属端子の他方の一部を穿ち、前記第1金属端子と前記第2金属端子とを金属接合する請求項2または請求項3に記載の半導体装置の製造方法。 On one of the first surface and the second surface, a protrusion (60) made of a forming material harder than each of the first metal terminal and the second metal terminal is formed,
A part of one of the first metal terminal and the second metal terminal is provided on the end surface (60a) of the protrusion to protrude.
By bringing the cap substrate and the semiconductor substrate close to each other, the first metal terminal and the first metal terminal and the second metal terminal are provided at the tip of one protruding portion of the first metal terminal and the second metal terminal. 4. The method of manufacturing a semiconductor device according to claim 2, wherein a part of the other of the second metal terminals is drilled and the first metal terminal and the second metal terminal are metal-bonded.
前記半導体基板の前記第2面側の表層には、MEMS(55)が形成されており、
前記貫通電極の前記第1面側と前記第1金属端子が電気的に接続され、前記MEMSと前記第2金属端子とが電気的に接続されている請求項1〜8いずれか1項に記載の半導体装置の製造方法。 The cap substrate is formed with a through electrode (15) that electrically connects the first surface and the back surface (10b) on the back surface thereof,
On the surface layer on the second surface side of the semiconductor substrate, MEMS (55) is formed,
The first surface side of the through electrode and the first metal terminal are electrically connected, and the MEMS and the second metal terminal are electrically connected. Semiconductor device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016131709A JP2018006577A (en) | 2016-07-01 | 2016-07-01 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016131709A JP2018006577A (en) | 2016-07-01 | 2016-07-01 | Manufacturing method for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018006577A true JP2018006577A (en) | 2018-01-11 |
Family
ID=60948089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016131709A Pending JP2018006577A (en) | 2016-07-01 | 2016-07-01 | Manufacturing method for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018006577A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020150033A (en) * | 2019-03-11 | 2020-09-17 | セイコーインスツル株式会社 | Package and manufacturing method of package |
| JP2021145072A (en) * | 2020-03-13 | 2021-09-24 | セイコーインスツル株式会社 | Package and package manufacturing method |
| JP2023514069A (en) * | 2020-01-24 | 2023-04-05 | テクノロギアン トゥトキムスケスクス ヴェーテーテー オイ | Wafer level package for devices |
| JP2023544110A (en) * | 2020-09-21 | 2023-10-20 | テクノロギアン トゥトキムスケスクス ヴェーテーテー オイ | Wafer level packaging for devices |
-
2016
- 2016-07-01 JP JP2016131709A patent/JP2018006577A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020150033A (en) * | 2019-03-11 | 2020-09-17 | セイコーインスツル株式会社 | Package and manufacturing method of package |
| JP7233984B2 (en) | 2019-03-11 | 2023-03-07 | セイコーインスツル株式会社 | Package and package manufacturing method |
| JP2023514069A (en) * | 2020-01-24 | 2023-04-05 | テクノロギアン トゥトキムスケスクス ヴェーテーテー オイ | Wafer level package for devices |
| JP7682186B2 (en) | 2020-01-24 | 2025-05-23 | テクノロギアン トゥトキムスケスクス ヴェーテーテー オイ | Wafer Level Package for Devices |
| JP2021145072A (en) * | 2020-03-13 | 2021-09-24 | セイコーインスツル株式会社 | Package and package manufacturing method |
| JP7448381B2 (en) | 2020-03-13 | 2024-03-12 | セイコーインスツル株式会社 | Package and package manufacturing method |
| JP2023544110A (en) * | 2020-09-21 | 2023-10-20 | テクノロギアン トゥトキムスケスクス ヴェーテーテー オイ | Wafer level packaging for devices |
| JP7705928B2 (en) | 2020-09-21 | 2025-07-10 | テクノロギアン トゥトキムスケスクス ヴェーテーテー オイ | Wafer Level Package for Devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4793496B2 (en) | Semiconductor device and manufacturing method thereof | |
| TWI461348B (en) | Micro-packaging method and device | |
| JP4588753B2 (en) | Electronic device package manufacturing method and electronic device package | |
| US7646092B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101048085B1 (en) | Functional device package and manufacturing method thereof | |
| JP2018006577A (en) | Manufacturing method for semiconductor device | |
| JP2023036718A (en) | MEMS elements and MEMS modules | |
| JPWO2010032821A1 (en) | MEMS sensor | |
| JP2010139495A (en) | Semiconductor device and method for producing the same | |
| JP2018205304A (en) | Method for manufacturing MEMS element, MEMS element and MEMS module | |
| JP2005262382A (en) | Electronic device and manufacturing method thereof | |
| JP5771921B2 (en) | SEALED DEVICE AND MANUFACTURING METHOD THEREOF | |
| JP7708601B2 (en) | MEMS module and manufacturing method thereof | |
| JP2007158044A (en) | Lid and semiconductor device | |
| CN103081094A (en) | Substrate with though electrode and method for producing same | |
| JP5392296B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007042786A (en) | Microdevice and packaging method thereof | |
| JP6874722B2 (en) | Piezoelectric vibration device | |
| JP6555960B2 (en) | Electronic component mounting package and electronic device | |
| JP6416704B2 (en) | Resin-sealed sensor device | |
| JP5578803B2 (en) | Wafer package and manufacturing method thereof | |
| WO2014020648A1 (en) | Electronic device | |
| US11746000B2 (en) | MEMS device | |
| KR101184612B1 (en) | MEMS Structure and Method of Manufacturing thereof Using Method of Forming Through Electrode | |
| JP2013036829A (en) | Silicone embedded glass substrate and manufacturing method therefor, silicone embedded glass multilayer substrate and manufacturing method therefor, and electrostatic acceleration sensor |