[go: up one dir, main page]

JP2018088156A - Electronic information storage device, data processing method, and data processing program - Google Patents

Electronic information storage device, data processing method, and data processing program Download PDF

Info

Publication number
JP2018088156A
JP2018088156A JP2016231528A JP2016231528A JP2018088156A JP 2018088156 A JP2018088156 A JP 2018088156A JP 2016231528 A JP2016231528 A JP 2016231528A JP 2016231528 A JP2016231528 A JP 2016231528A JP 2018088156 A JP2018088156 A JP 2018088156A
Authority
JP
Japan
Prior art keywords
data
communication protocol
spi
command
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016231528A
Other languages
Japanese (ja)
Other versions
JP6986835B2 (en
Inventor
正剛 福永
Masatake Fukunaga
正剛 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016231528A priority Critical patent/JP6986835B2/en
Publication of JP2018088156A publication Critical patent/JP2018088156A/en
Application granted granted Critical
Publication of JP6986835B2 publication Critical patent/JP6986835B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

【課題】広く普及しているICカード用の通信プロトコルを維持しつつ、シリアル通信インターフェイスを基盤として動作させる新たな通信プロトコルを実現することが可能な電子情報記憶装置、データ処理方法、及びデータ処理プログラムを提供する。【解決手段】セキュアエレメントSEは、外部装置DEからSPIを介して送信されたSPIコマンドを受信し、当該受信されたSPIコマンドに基づいて、当該ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってSPIを介してSPIレスポンスを外部装置DEへ送信する。【選択図】図7PROBLEM TO BE SOLVED: To realize an electronic information storage device, a data processing method, and data processing capable of realizing a new communication protocol that operates based on a serial communication interface while maintaining a communication protocol for a widely used IC card. Provide a program. SOLUTION: A secure element SE receives an SPI command transmitted from an external device DE via an SPI, and interprets data according to a communication protocol for the IC card based on the received SPI command. , Performs processing according to the interpreted data and transmits the SPI response to the external device DE via the SPI. [Selection diagram] FIG. 7

Description

外部装置との間で通信を行うICカード等の技術分野に関する。   The present invention relates to a technical field such as an IC card for communicating with an external device.

従来から、セキュリティデバイスの一例として、IC(Integrated Circuit)カードが知られている。例えば、特許文献1には、セキュリティーレベルの異なるマルチファンクションを拡張可能なICカードが提案されている。このICカードには、メモリカードユニットとSIMカードユニットを夫々コネクタ端子の所定の端子に専用的に接続して搭載することでマルチファンクション機能を実現している。しかし、このICカードは、メモリカードユニットとSIMカードユニットとの2つのメモリユニットを搭載しなければならないことから、広く普及させるという点では問題がある。   Conventionally, an IC (Integrated Circuit) card is known as an example of a security device. For example, Patent Document 1 proposes an IC card that can expand multifunctions having different security levels. This IC card realizes a multi-function function by mounting a memory card unit and a SIM card unit by connecting them exclusively to predetermined terminals of the connector terminals. However, this IC card has a problem in terms of widespread use because two memory units, a memory card unit and a SIM card unit, must be mounted.

特許第4761479号Japanese Patent No. 4761479

一方、従来から、通信インターフェイス及び通信プロトコル等に関してISO7816等の規格に準拠するICカードが広く普及している。このICカードは、耐タンパ性を有するデバイスとして、高いセキュリティを誇っている。しかしながら、今後、このICカードを、より幅広い用途で利用できるようにするためには、上記のように、広く普及しているICカード用の通信プロトコルを維持しつつ、例えば広く利用されているSPI(Serial Peripheral Interface)等のシリアル通信インターフェイスを基盤として動作させる新たな通信プロトコルが望まれる。   On the other hand, IC cards conforming to standards such as ISO7816 regarding communication interfaces and communication protocols have been widely used. This IC card boasts high security as a tamper-resistant device. However, in order to be able to use this IC card in a wider range of applications in the future, as described above, for example, a widely used SPI is maintained while maintaining a widely used communication protocol for IC cards. A new communication protocol that operates based on a serial communication interface such as (Serial Peripheral Interface) is desired.

そこで、本発明は、このような点に鑑みてなされたものであり、広く普及しているICカード用の通信プロトコルを維持しつつ、シリアル通信インターフェイスを基盤として動作させる新たな通信プロトコルを実現することが可能な電子情報記憶装置、データ処理方法、及びデータ処理プログラムを提供することを目的とする。   Therefore, the present invention has been made in view of the above points, and realizes a new communication protocol that operates on the basis of a serial communication interface while maintaining a widely used communication protocol for IC cards. It is an object to provide an electronic information storage device, a data processing method, and a data processing program.

上記課題を解決するために、請求項1に記載の発明は、外部装置との間で通信を行う電子情報記憶装置であって、前記外部装置からシリアル通信インターフェイスを介して送信されたコマンドデータであって、ICカード用の通信プロトコルに応じたデータを含み、且つ、前記ICカード用の通信プロトコルの種別を示すデータと前記通信プロトコルに応じたデータの長さを示すデータとの少なくとも何れか一方のデータを含む前記コマンドデータを受信する受信手段と、前記受信手段により受信された前記コマンドデータ中の前記通信プロトコルの種別を示すデータまたは前記通信プロトコルに応じたデータの長さを示すデータに基づいて、ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってレスポンスデータを前記シリアル通信インターフェイスを介して前記外部装置へ送信する応答手段と、を備える。   In order to solve the above-described problem, the invention described in claim 1 is an electronic information storage device that performs communication with an external device, and includes command data transmitted from the external device via a serial communication interface. And includes data corresponding to the communication protocol for the IC card, and at least one of data indicating the type of the communication protocol for the IC card and data indicating the length of the data corresponding to the communication protocol Based on data indicating the type of the communication protocol in the command data received by the receiving means or data indicating the length of the data according to the communication protocol Interpret the data according to the communication protocol for the IC card and perform processing according to the interpreted data Response data and a response means for transmitting to the external device via the serial communications interface.

請求項2に記載の発明は、請求項1に記載の電子情報記憶装置において、前記シリアル通信インターフェイスは、SPI(Serial Peripheral Interface)であることを特徴とする。   According to a second aspect of the present invention, in the electronic information storage device according to the first aspect, the serial communication interface is an SPI (Serial Peripheral Interface).

請求項3に記載の発明は、請求項1または2に記載の電子情報記憶装置において、前記ICカード用の通信プロトコルがAPDU(Application Protocol Data Unit)プロトコルである場合、前記応答手段は、前記ICカード用の通信プロトコルに応じたデータがコマンドAPDUであると解釈し、当該解釈したコマンドAPDUに応じた処理を行うことを特徴とする。   According to a third aspect of the present invention, in the electronic information storage device according to the first or second aspect, when the communication protocol for the IC card is an APDU (Application Protocol Data Unit) protocol, the response means includes the IC The data according to the communication protocol for the card is interpreted as a command APDU, and processing according to the interpreted command APDU is performed.

請求項4に記載の発明は、請求項1または2に記載の電子情報記憶装置において、前記ICカード用の通信プロトコルがリセット制御プロトコルである場合、前記応答手段は、前記ICカード用の通信プロトコルに応じたデータがリセットであると解釈し、当該解釈したリセットに応じた処理を行うことを特徴とする。   According to a fourth aspect of the present invention, in the electronic information storage device according to the first or second aspect, when the communication protocol for the IC card is a reset control protocol, the response means is a communication protocol for the IC card. It is characterized in that the data according to the above is interpreted as a reset, and a process according to the interpreted reset is performed.

請求項5に記載の発明は、外部装置との間で通信を行う電子情報記憶装置が備えるプロセッサにより実行されるデータ処理方法であって、前記外部装置からシリアル通信インターフェイスを介して送信されたコマンドデータであって、ICカード用の通信プロトコルに応じたデータを含み、且つ、前記ICカード用の通信プロトコルの種別を示すデータと前記通信プロトコルに応じたデータの長さを示すデータとの少なくとも何れか一方のデータを含む前記コマンドデータを受信するステップと、前記受信された前記コマンドデータ中の前記通信プロトコルの種別を示すデータまたは前記通信プロトコルに応じたデータの長さを示すデータに基づいて、ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってレスポンスデータを前記シリアル通信インターフェイスを介して前記外部装置へ送信するステップと、を含むことを特徴とする。   The invention according to claim 5 is a data processing method executed by a processor included in an electronic information storage device that communicates with an external device, the command transmitted from the external device via a serial communication interface Data including data corresponding to the communication protocol for the IC card, and at least one of data indicating the type of the communication protocol for the IC card and data indicating the length of the data corresponding to the communication protocol Based on the step of receiving the command data including one of the data, the data indicating the type of the communication protocol in the received command data or the data indicating the length of the data according to the communication protocol, Interpret the data according to the communication protocol for IC card, and process according to the interpreted data. Through the serial communication interface response data by performing, characterized in that it comprises the steps of: transmitting to the external device.

請求項6に記載の発明は、外部装置との間で通信を行う電子情報記憶装置が備えるプロセッサに、前記外部装置からシリアル通信インターフェイスを介して送信されたコマンドデータであって、ICカード用の通信プロトコルに応じたデータを含み、且つ、前記ICカード用の通信プロトコルの種別を示すデータと前記通信プロトコルに応じたデータの長さを示すデータとの少なくとも何れか一方のデータを含む前記コマンドデータを受信するステップと、前記受信された前記コマンドデータ中の前記通信プロトコルの種別を示すデータまたは前記通信プロトコルに応じたデータの長さを示すデータに基づいて、ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってレスポンスデータを前記シリアル通信インターフェイスを介して前記外部装置へ送信するステップと、を実行させることを特徴とする。   According to a sixth aspect of the present invention, there is provided command data transmitted from an external device via a serial communication interface to a processor included in an electronic information storage device that performs communication with an external device, and is used for an IC card. The command data including data corresponding to the communication protocol and including at least one of data indicating the type of the communication protocol for the IC card and data indicating the length of the data corresponding to the communication protocol In accordance with the communication protocol for the IC card, based on the data indicating the type of the communication protocol in the received command data or the data indicating the length of the data according to the communication protocol. Interpret the data, perform processing according to the interpreted data, and convert the response data Characterized in that to execute a step of transmitting to the external device via the Le communication interface, a.

本発明によれば、広く普及しているICカード用の通信プロトコルを維持しつつ、シリアル通信インターフェイスを基盤として動作させる新たな通信プロトコルを実現することができる。   According to the present invention, it is possible to realize a new communication protocol that operates based on a serial communication interface while maintaining a widely used communication protocol for IC cards.

従来のICカードと、本実施形態に係るセキュアエレメントSEとの通信インターフェイス及び通信プロトコルの一例を階層別に示す概念図である。It is a conceptual diagram which shows an example of the communication interface and communication protocol of the conventional IC card and the secure element SE which concerns on this embodiment according to a hierarchy. (A)は、セキュアエレメントSEのハードウェア構成例を示す図であり、(B)は、外部装置DEとセキュアエレメントSEとの間でやりとりされる信号の動きの一例を示す図である。(A) is a figure which shows the hardware structural example of secure element SE, (B) is a figure which shows an example of the motion of the signal exchanged between external device DE and secure element SE. (A)は、SPIコマンドのデータ構造の一例を示す図であり、(B)は、SPIコマンドの構成要素の詳細を示す図であり、(C)は、プロトコル選択データの具体例を示す図である。(A) is a figure which shows an example of the data structure of a SPI command, (B) is a figure which shows the detail of the component of a SPI command, (C) is a figure which shows the specific example of protocol selection data. It is. (A)は、SPIレスポンスのデータ構造の一例を示す図であり、(B)は、SPIレスポンスの構成要素の詳細を示す図であり、(C)は、SPIステータスデータの具体例を示す図である。(A) is a figure which shows an example of the data structure of SPI response, (B) is a figure which shows the detail of the component of SPI response, (C) is a figure which shows the specific example of SPI status data. It is. (A)は、SPIコマンド送信(マスターから送信)からSPIレスポンス受信(マスターが受信)までの動作を示す図であり、(B)は、(A)に示す動作において、SPIコマンドでコマンドAPDUを送信する場合の例を、Case1〜Case4に分けて示す図であり、(C)は、(A)に示す動作において、SPIコマンドでコールドリセットを送信する場合の例を示す図である。(A) is a diagram showing an operation from SPI command transmission (transmission from the master) to SPI response reception (master reception), and (B) is a command APDU by the SPI command in the operation shown in (A). FIG. 8 is a diagram illustrating an example of transmission in cases 1 to 4 separately, and (C) is a diagram illustrating an example of transmitting a cold reset with an SPI command in the operation illustrated in (A). (A)は、マスターからスレーブへ送信されるデータをチェイニングする場合の動作を示す図であり、(B)は、スレーブからマスターへ送信されるデータをチェイニングする場合の動作を示す図である。(A) is a diagram illustrating an operation when chaining data transmitted from a master to a slave, and (B) is a diagram illustrating an operation when chaining data transmitted from a slave to a master. is there. セキュアエレメントSEによりSPIコマンドが受信されたときのCPU1の処理を示すフローチャートである。It is a flowchart which shows the process of CPU1 when a SPI command is received by the secure element SE.

以下、図面を参照して本発明の実施形態について詳細に説明する。以下に説明する実施形態は、セキュアエレメント(Secure Element)に対して本発明を適用した場合の実施の形態である。セキュアエレメントは、本発明の電子情報記憶装置の一例であり、外部装置との間で通信を行う。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The embodiment described below is an embodiment when the present invention is applied to a secure element. The secure element is an example of the electronic information storage device of the present invention, and communicates with an external device.

[1.セキュアエレメントSEの通信インターフェイス及び通信プロトコル]
先ず、図1を参照して、本実施形態に係るセキュアエレメントSEの通信インターフェイス及び通信プロトコルについて、従来のICカードと比較しつつ説明する。図1は、従来のICカードと、本実施形態に係るセキュアエレメントSEとの通信インターフェイス及び通信プロトコルの一例を階層別に示す概念図である。図1に示すように、従来のICカードの下層(物理層)では、ISO7816のI/Fが用いられる一方、本実施形態に係るセキュアエレメントSEの下層(物理層)では、SPI(Serial Peripheral Interface)が用いられる。ここで、ISO7816のI/Fは、ISO7816-2で定義される通信インターフェイス(C1〜C8の8個の端子を利用した通信インターフェイス)である。また、SPIは、シリアル通信インターフェイス(シリアル通信バスともいう)の一例である。なお、シリアル通信インターフェイスの別の例として、I2C(Inter-Integrated Circuit)がある。また、従来のICカードの中層では、TPDU(Transmission Protocol Data Unit)プロトコル(例えば、T=0またはT=1)が用いられる一方、本実施形態に係るセキュアエレメントSEの中層では、本実施形態に係る新規通信プロトコル(つまり、SPIを用いた新規通信プロトコル)が用いられる。TPDUプロトコルは、ISO7816-3で定義されるTPDUを送受信するためのプロトコルである。また、従来のICカード及び本実施形態に係るセキュアエレメントSEの上層(アプリケーション層)は、ともに、APDU(Application Protocol Data Unit)プロトコルが用いられる。APDUプロトコルは、ISO7816-3で定義されるAPDUを送受信するためのプロトコルである。本実施形態では、SPIを用いた新規通信プロトコルを用いてAPDUが送受信される。なお、TPDUプロトコル及びAPDUプロトコルは、ICカード用の通信プロトコルの一例である。
[1. Communication interface and communication protocol of secure element SE]
First, with reference to FIG. 1, a communication interface and a communication protocol of the secure element SE according to the present embodiment will be described in comparison with a conventional IC card. FIG. 1 is a conceptual diagram showing an example of a communication interface and a communication protocol between a conventional IC card and a secure element SE according to the present embodiment. As shown in FIG. 1, an ISO 7816 I / F is used in a lower layer (physical layer) of a conventional IC card, while an SPI (Serial Peripheral Interface) is used in a lower layer (physical layer) of a secure element SE according to the present embodiment. ) Is used. Here, the I / F of ISO7816 is a communication interface defined by ISO7816-2 (a communication interface using eight terminals C1 to C8). The SPI is an example of a serial communication interface (also referred to as a serial communication bus). Another example of a serial communication interface is I 2 C (Inter-Integrated Circuit). Further, in the middle layer of the conventional IC card, a TPDU (Transmission Protocol Data Unit) protocol (for example, T = 0 or T = 1) is used, while in the middle layer of the secure element SE according to the present embodiment, Such a new communication protocol (that is, a new communication protocol using SPI) is used. The TPDU protocol is a protocol for transmitting and receiving a TPDU defined by ISO7816-3. Both the conventional IC card and the upper layer (application layer) of the secure element SE according to the present embodiment use an APDU (Application Protocol Data Unit) protocol. The APDU protocol is a protocol for transmitting and receiving APDU defined by ISO7816-3. In the present embodiment, APDU is transmitted and received using a new communication protocol using SPI. Note that the TPDU protocol and the APDU protocol are examples of communication protocols for IC cards.

[2.セキュアエレメントSEの構成及び機能]
次に、図2(A)等を参照して、本実施形態に係るセキュアエレメントSEの構成及び機能について説明する。図2(A)は、セキュアエレメントSEのハードウェア構成例を示す図である。図2(A)に示すように、セキュアエレメントSEは、CPU(Central Processing Unit)1、RAM(Random Access Memory)2、ROM(Read Only Memory)3、不揮発性メモリ4、及びI/O回路5等を備えて構成される。CPU1は、ROM3または不揮発性メモリ4に記憶された各種プログラムを実行するプロセッサ(コンピュータ)である。RAM2は、作業用メモリとして利用される。不揮発性メモリ4には、例えばフラッシュメモリが適用される。なお、不揮発性メモリ4は、「Electrically Erasable Programmable Read-Only Memory」であってもよい。また、不揮発性メモリ4に記憶される各種プログラム及びデータの一部は、ROM3に記憶されてもよい。ROM3または不揮発性メモリ4との何れかに記憶されるプログラムには、従来のICカード(ICチップ)にインストールされるオペレーティングシステム(Operating System)及びアプリケーションプログラム、並びに、本発明のデータ処理プログラム等が含まれる。CPU1は、本発明のデータ処理プログラムに従って、本発明の受信手段及び応答手段として機能する。なお、本発明のデータ処理プログラムは、OSに組み込まれてもよいし、或いは、OSとは独立したミドルウェアとしてインストールされてもよい。
[2. Configuration and function of secure element SE]
Next, the configuration and function of the secure element SE according to the present embodiment will be described with reference to FIG. FIG. 2A is a diagram illustrating a hardware configuration example of the secure element SE. As shown in FIG. 2A, the secure element SE includes a central processing unit (CPU) 1, a random access memory (RAM) 2, a read only memory (ROM) 3, a nonvolatile memory 4, and an I / O circuit 5. And so on. The CPU 1 is a processor (computer) that executes various programs stored in the ROM 3 or the nonvolatile memory 4. The RAM 2 is used as a working memory. For example, a flash memory is applied to the nonvolatile memory 4. The nonvolatile memory 4 may be “Electrically Erasable Programmable Read-Only Memory”. Further, various programs and some of the data stored in the nonvolatile memory 4 may be stored in the ROM 3. The programs stored in either the ROM 3 or the non-volatile memory 4 include an operating system (Operating System) and application program installed in a conventional IC card (IC chip), the data processing program of the present invention, and the like. included. The CPU 1 functions as a reception unit and a response unit of the present invention in accordance with the data processing program of the present invention. Note that the data processing program of the present invention may be incorporated in the OS, or may be installed as middleware independent of the OS.

I/O回路5は、外部装置DE(例えば、リーダライタ等の端末)との間の通信インターフェイスを担う。この通信インターフェイスは、上述したSPIであり、同時に双方向の通信を行う全二重シリアル通信プロトコルを採用する。なお、外部装置DEはマスター(Master)として機能し、セキュアエレメントSEはスレーブ(Slave)として機能する。I/O回路5は、送受信されるデータを蓄積するためのシフトレジスタ、及び4つの信号線等を備える。4つの信号線とは、SCLK(Serial Clock)、MOSI(Master-Out Slave-In)、MISO(Master-In Slave-Out)、及びSLS(SLave Select)である。なお、シフトレジスタ、SCLK、MOSI 、MISO、及びSLSは、マスターとしての外部装置DEにも備えられる。I/O回路5のSCLKの端部(接触部)と、外部装置DEのSCLKの端部とは、直接的にまたは外部信号線を介して接続される。また、I/O回路5のMOSIの端部と、外部装置DEのMOSIの端部とは、直接的にまたは外部信号線を介して接続される。また、I/O回路5のMISOの端部と、外部装置DEのMISOの端部とは、直接的にまたは外部信号線を介して接続される。また、I/O回路5のSLSの端部と、外部装置DEのSLSの端部とは、直接的にまたは外部信号線を介して接続される。   The I / O circuit 5 serves as a communication interface with an external device DE (for example, a terminal such as a reader / writer). This communication interface is the above-described SPI and employs a full-duplex serial communication protocol that performs bidirectional communication at the same time. The external device DE functions as a master, and the secure element SE functions as a slave. The I / O circuit 5 includes a shift register for storing data to be transmitted and received, four signal lines, and the like. The four signal lines are SCLK (Serial Clock), MOSI (Master-Out Slave-In), MISO (Master-In Slave-Out), and SLS (SLave Select). Note that the shift register, SCLK, MOSI, MISO, and SLS are also provided in the external device DE as a master. The SCLK end (contact portion) of the I / O circuit 5 and the SCLK end of the external device DE are connected directly or via an external signal line. Also, the MOSI end of the I / O circuit 5 and the MOSI end of the external device DE are connected directly or via an external signal line. Further, the end of the MISO of the I / O circuit 5 and the end of the MISO of the external device DE are connected directly or via an external signal line. Further, the end of the SLS of the I / O circuit 5 and the end of the SLS of the external device DE are connected directly or via an external signal line.

図2(B)は、外部装置DEとセキュアエレメントSEとの間でやりとりされる信号の動きの一例を示す図である。図2(B)の例において、外部装置DEがSLSを例えばローアクティブにすることで通信が開始される。なお、SPIは、複数のスレーブを持つことが可能であるが、本実施形態では、1対1の通信を例にとるものとする。外部装置DEのクロック生成器により生成されたクロック信号(同期信号)は、SCLKを介して外部装置DEからセキュアエレメントSEへ送信される。外部装置DEのシフトレジスタにセットされたデータ(コマンドデータ)が、上記クロック信号に従って1ビットずつシフトされながらMOSIを介して外部装置DEからセキュアエレメントSEへ送信され、且つ、当該データの送信中、MISOを介してセキュアエレメントSEから外部装置DEへダミーデータ(例えば、F(h)が連続するデータ)が送信される。一方、セキュアエレメントSEのシフトレジスタにセットされたデータ(レスポンスデータ)が、上記クロック信号に従って1ビットずつシフトされながらMISOを介してセキュアエレメントSEから外部装置DEへ送信され、且つ、当該データの送信中、MOSIを介して外部装置DEからセキュアエレメントSEへダミーデータが送信される。   FIG. 2B is a diagram illustrating an example of movement of signals exchanged between the external device DE and the secure element SE. In the example of FIG. 2B, communication is started when the external device DE makes the SLS low active, for example. Note that the SPI can have a plurality of slaves, but in the present embodiment, one-to-one communication is taken as an example. The clock signal (synchronization signal) generated by the clock generator of the external device DE is transmitted from the external device DE to the secure element SE via SCLK. Data (command data) set in the shift register of the external device DE is transmitted from the external device DE to the secure element SE via the MOSI while being shifted bit by bit according to the clock signal, and during transmission of the data, Dummy data (for example, data in which F (h) continues) is transmitted from the secure element SE to the external device DE via the MISO. On the other hand, the data (response data) set in the shift register of the secure element SE is transmitted from the secure element SE to the external device DE via the MISO while being shifted bit by bit according to the clock signal, and the transmission of the data In the middle, dummy data is transmitted from the external device DE to the secure element SE via the MOSI.

セキュアエレメントSEは、外部装置DEからSPIを介して送信されたコマンドデータ(以下、「SPIコマンド」という)を受信し、当該受信されたSPIコマンドに基づいて、当該ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってSPIを介してレスポンスデータ(以下、「SPIレスポンス」という)を外部装置DEへ送信する。   The secure element SE receives command data (hereinafter referred to as “SPI command”) transmitted from the external device DE via the SPI, and responds to the communication protocol for the IC card based on the received SPI command. The data is interpreted, processing corresponding to the interpreted data is performed, and response data (hereinafter referred to as “SPI response”) is transmitted to the external device DE via the SPI.

ここで、図3を参照して、本実施形態に係る新規通信プロトコルで規定するSPIコマンドのデータ構造について説明する。図3(A)は、SPIコマンドのデータ構造の一例を示す図であり、図3(B)は、SPIコマンドの構成要素の詳細を示す図である。なお、図3(B)において、“#”は、“0”〜“F” (h)までの何れかの値であることを示す。図3(A)に示すように、SPIコマンドは、プロトコル選択データ(PS)、SPIコマンド長データ(Lf)、及びICカード用の通信プロトコルに応じたデータを含んで構成される。プロトコル選択データは、ICカード用の通信プロトコルの種別を示すデータであり、プロトコル選択バイトともいう。プロトコル選択データは、図3(A),(B)に示すように、SPIコマンドの先頭の1バイト(8ビット)に割り当てられる。プロトコル選択データにより、通信プロトコルの種別を指定することができる。   Here, with reference to FIG. 3, the data structure of the SPI command defined by the new communication protocol according to the present embodiment will be described. FIG. 3A is a diagram illustrating an example of the data structure of the SPI command, and FIG. 3B is a diagram illustrating details of the components of the SPI command. In FIG. 3B, “#” indicates any value from “0” to “F” (h). As shown in FIG. 3A, the SPI command is configured to include protocol selection data (PS), SPI command length data (Lf), and data corresponding to the communication protocol for the IC card. The protocol selection data is data indicating the type of communication protocol for the IC card, and is also called a protocol selection byte. As shown in FIGS. 3A and 3B, the protocol selection data is allocated to the first byte (8 bits) of the SPI command. The type of communication protocol can be specified by the protocol selection data.

図3(C)は、プロトコル選択データの具体例を示す図である。なお、図3(C)において、“*”は、“0”または“1”の値であることを示す。図3(C)の例では、指定可能な通信プロトコルの種別として、APDUプロトコル、及びSE制御プロトコル(リセット制御プロトコル)が示されている。なお、プロトコル選択データでは、図3(C)に示すように、チェイニングなし(またはチェイニングの最後のデータ)、チェイング中(後続データあり)、または、チェイニングの後続データを要求、を指定することもできる。チェイニングとは、1塊のデータを複数のSPIコマンドまたはSPIレスポンスにより続けて送受信する仕組みをいう。これにより、1度に(つまり、1つのSPIコマンドまたはSPIレスポンスで)送受信可能なデータの最大長が定められている場合であっても、当該最大長を超えるデータのやり取りを行うことができる。   FIG. 3C is a diagram illustrating a specific example of protocol selection data. In FIG. 3C, “*” indicates a value of “0” or “1”. In the example of FIG. 3C, the APDU protocol and the SE control protocol (reset control protocol) are shown as the types of communication protocols that can be specified. In the protocol selection data, as shown in FIG. 3C, no chaining (or the last data of chaining), chaining (with subsequent data), or requesting subsequent data of chaining is specified. You can also Chaining refers to a mechanism for continuously transmitting / receiving a single block of data using a plurality of SPI commands or SPI responses. As a result, even when the maximum length of data that can be transmitted and received at a time (ie, with one SPI command or SPI response) is determined, data exceeding the maximum length can be exchanged.

一方、SPIコマンド長データは、ICカード用の通信プロトコルに応じたデータの長さ(例えばバイト数)を示すデータであり、SPIコマンド長バイトともいう。SPIコマンド長データは、図3(A),(B)に示すように、プロトコル選択データの次の1バイトに割り当てられる。なお、SPIコマンドには、プロトコル選択データとSPIコマンド長データとの何れか一方が含まれるように構成してもよい。   On the other hand, SPI command length data is data indicating the length of data (for example, the number of bytes) according to the communication protocol for the IC card, and is also referred to as SPI command length bytes. As shown in FIGS. 3A and 3B, the SPI command length data is assigned to the next 1 byte of the protocol selection data. The SPI command may be configured to include either protocol selection data or SPI command length data.

ICカード用の通信プロトコルに応じたデータは、プロトコル選択データにより指定された通信プロトコルに応じたデータであり、これには、APDUプロトコルに応じたデータ、TPDUプロトコルに応じたデータ、及びSE制御プロトコルに応じたデータなどがある。図3(A)の例では、APDUプロトコルに応じたデータとして、ISO7816-3で定義されるコマンドAPDUが示されている。コマンドAPDUは、例えば、CLA、INS、P1及びP2から構成(ヘッダだけで構成)される(Case1)。ここで、CLAはコマンドクラス(命令クラス)を示し、INSはコマンドコード(命令コード)を示し、P1及びP2はコマンドパラメータ(命令パラメータ)を示す。なお、この場合のコマンドAPDUは、最小単位であり、CLA、INS、P1及びP2のそれぞれが1バイトずつである計4バイトからなる。或いは、コマンドAPDUは、例えば、CLA、INS、P1及びP2と(ヘッダと)、Leと(ボディと)から構成される(Case2)。ここで、LeはレスポンスAPDUの最大長(最大サイズ)を示す。或いは、コマンドAPDUは、例えば、CLA、INS、P1及びP2と(ヘッダと)、Lc及びDataと(ボディと)から構成される(Case3)。ここで、LcはDataの長さを示し、DataはセキュアエレメントSEで用いられる可変長のデータ(例えば不揮発性メモリ4に書き込まれるデータ)を示す。或いは、コマンドAPDUは、例えば、CLA、INS、P1及びP2と(ヘッダと)、Lc、Data及びLeと(ボディと)から構成される(Case4)。   The data corresponding to the communication protocol for the IC card is data corresponding to the communication protocol specified by the protocol selection data, and includes data corresponding to the APDU protocol, data corresponding to the TPDU protocol, and SE control protocol. There is data according to. In the example of FIG. 3A, a command APDU defined in ISO7816-3 is shown as data according to the APDU protocol. The command APDU is composed of, for example, CLA, INS, P1, and P2 (composed only of the header) (Case 1). Here, CLA indicates a command class (instruction class), INS indicates a command code (instruction code), and P1 and P2 indicate command parameters (instruction parameters). Note that the command APDU in this case is a minimum unit, and is composed of 4 bytes in total, each of CLA, INS, P1 and P2 being 1 byte. Alternatively, the command APDU includes, for example, CLA, INS, P1, and P2 (header), Le and (body) (Case 2). Here, Le indicates the maximum length (maximum size) of the response APDU. Alternatively, the command APDU includes, for example, CLA, INS, P1 and P2, and (header), Lc and Data, and (body) (Case 3). Here, Lc indicates the length of Data, and Data indicates variable-length data (for example, data written in the nonvolatile memory 4) used in the secure element SE. Alternatively, the command APDU includes, for example, CLA, INS, P1 and P2, and (header), Lc, Data and Le, and (body) (Case 4).

なお、図示しないが、TPDUプロトコルに応じたデータは、ISO7816-3で定義されるコマンドTPDUである。コマンドTPDUは、例えば、CLA、INS、P1、P2、及びP3(=0)から構成(ヘッダだけで構成)される(Case1)。或いは、コマンドTPDUは、例えば、CLA、INS、P1、P2、及びP3(=Le)から構成(ヘッダだけで構成)される(Case2)。或いは、コマンドTPDUは、例えば、CLA、INS、P1、P2、及びP3(=Lc)と(ヘッダと)、Dataと(ボディと)から構成される(Case3,Case4)。また、APDUプロトコルまたはTPDUプロトコルに応じたデータとして、コマンドAPDUまたはコマンドTPDUをカプセル化(例えば、コマンドAPDUまたはコマンドTPDUの前後に所定のデータを付加)したデータユニットであってもよい。   Although not shown, data corresponding to the TPDU protocol is a command TPDU defined by ISO7816-3. The command TPDU is composed of, for example, CLA, INS, P1, P2, and P3 (= 0) (consisting of only a header) (Case 1). Alternatively, the command TPDU is composed of, for example, CLA, INS, P1, P2, and P3 (= Le) (composed only of the header) (Case 2). Alternatively, the command TPDU includes, for example, CLA, INS, P1, P2, and P3 (= Lc) and (header), Data and (body) (Case3, Case4). Moreover, the data unit according to the APDU protocol or the TPDU protocol may be a data unit obtained by encapsulating the command APDU or the command TPDU (for example, adding predetermined data before and after the command APDU or the command TPDU).

また、図3(A)の例では、SE制御プロトコルに応じたデータとして、ICカード用のリセットが示されている。ICカード用のリセットには、コールドリセット(Cold Reset)と、ウォームリセット(Warm Reset)とがある。コールドリセットは、ICカードが活性化された直後に実行されるリセットである。一方、ウォームリセットとは、コールドリセット以外の全てのリセット、つまり、電圧及びクロックが安定状態にあるときに実行されるリセットである。コールドリセットの場合、これを示す値として予め定められた例えば“F000”(h)がSPIコマンド内に記述される。一方、ウォームリセットの場合、これを示す値として予め定められた例えば“F001”(h)がSPIコマンド内に記述される。   In the example of FIG. 3A, reset for an IC card is shown as data corresponding to the SE control protocol. There are a cold reset (Cold Reset) and a warm reset (Warm Reset). The cold reset is a reset executed immediately after the IC card is activated. On the other hand, the warm reset is all resets other than the cold reset, that is, resets executed when the voltage and the clock are in a stable state. In the case of a cold reset, for example, “F000” (h) predetermined as a value indicating this is described in the SPI command. On the other hand, in the case of warm reset, for example, “F001” (h), which is predetermined as a value indicating this, is described in the SPI command.

上述したように、SPIコマンドによって、複数の通信プロトコルのうち何れかの通信プロトコルに応じたデータ(例えば、コマンドAPDU、またはリセット)を外部装置DEからセキュアエレメントSEへ送信することができる。   As described above, data (for example, command APDU or reset) according to any one of the plurality of communication protocols can be transmitted from the external device DE to the secure element SE by the SPI command.

次に、図4を参照して、本実施形態に係る新規通信プロトコルで規定するSPIレスポンスのデータ構造について説明する。図4(A)は、SPIレスポンスのデータ構造の一例を示す図であり、図4(B)は、SPIレスポンスの構成要素の詳細を示す図である。図4(A)に示すように、SPIレスポンスは、送信開始データ(TS)、SPIレスポンス長データ(Lf)、ICカード用の通信プロトコルに応じたレスポンスデータ、及びSPIステータスデータ(SS)を含んで構成される。送信開始データは、SPIレスポンスの送信開始を示すデータであり、送信開始バイトともいう。送信開始データは、図4(A),(B)に示すように、SPIレスポンスの先頭の1バイトに“00”(h)として割り当てられる。   Next, the data structure of the SPI response defined by the new communication protocol according to the present embodiment will be described with reference to FIG. FIG. 4A is a diagram showing an example of the data structure of the SPI response, and FIG. 4B is a diagram showing details of the components of the SPI response. As shown in FIG. 4A, the SPI response includes transmission start data (TS), SPI response length data (Lf), response data corresponding to the communication protocol for the IC card, and SPI status data (SS). Consists of. The transmission start data is data indicating the transmission start of the SPI response, and is also referred to as a transmission start byte. As shown in FIGS. 4A and 4B, the transmission start data is assigned as “00” (h) to the first byte of the SPI response.

SPIレスポンス長データは、後続データ(つまり、ICカード用の通信プロトコルに応じたレスポンスデータ及びSPIステータスデータ)の長さを示すデータであり、SPIレスポンス長バイトともいう。SPIレスポンス長データは、図4(A),(B)に示すように、送信開始データの次の1バイトに割り当てられる。   The SPI response length data is data indicating the length of subsequent data (that is, response data and SPI status data corresponding to the communication protocol for the IC card), and is also referred to as an SPI response length byte. As shown in FIGS. 4A and 4B, the SPI response length data is allocated to the next 1 byte of the transmission start data.

ICカード用の通信プロトコルに応じたレスポンスデータには、例えば、APDUプロトコルに応じたレスポンスデータ、及びTPDUプロトコルに応じたレスポンスデータなどがある。図4(A)の例では、APDUプロトコルに応じたレスポンスデータとして、ISO7816-3で定義されるレスポンスAPDUが示されている。レスポンスAPDUは、例えば、SW1及びSW2から構成される(Case1,Case3)。ここで、SW1及びSW2は、ステータスワードであり、コマンドAPDUに応じた処理状況(処理結果)を示す。SW1及びSW2は、それぞれが1バイトずつである計2バイトからなる。例えば、SW1及びSW2が“0009”(h)である場合、正常終了を示し、SW1及びSW2が“6500”(h)である場合、メモリへの書き込み失敗を示す。或いは、レスポンスAPDUは、例えば、DATA、SW1及びSW2から構成される(Case2,Case4)。ここで、DATAは例えば処理結果としてのデータを示す。なお、図示しないが、TPDUプロトコルに応じたレスポンスデータは、ISO7816-3で定義されるレスポンスTPDUである。レスポンスTPDUのデータ構造は、基本的には、レスポンスAPDUと同様である。   The response data according to the communication protocol for the IC card includes, for example, response data according to the APDU protocol and response data according to the TPDU protocol. In the example of FIG. 4A, a response APDU defined by ISO7816-3 is shown as response data corresponding to the APDU protocol. The response APDU is composed of, for example, SW1 and SW2 (Case1, Case3). Here, SW1 and SW2 are status words, and indicate the processing status (processing result) according to the command APDU. SW1 and SW2 are each composed of 2 bytes, each being 1 byte. For example, when SW1 and SW2 are “0009” (h), it indicates a normal end, and when SW1 and SW2 are “6500” (h), it indicates a failure in writing to the memory. Alternatively, the response APDU is composed of, for example, DATA, SW1, and SW2 (Case 2, Case 4). Here, DATA indicates data as a processing result, for example. Although not shown, the response data corresponding to the TPDU protocol is a response TPDU defined by ISO7816-3. The data structure of the response TPDU is basically the same as that of the response APDU.

SPIステータスデータは、SPIコマンドに応じた処理状況(処理結果)を示すデータであり、SPIステータスバイトともいう。SPIステータスデータは、図4(A),(B)に示すように、レスポンスAPDUの次の1バイトに割り当てられる。図4(C)は、SPIステータスデータの具体例を示す図である。図4(C)の例では、SPIステータスデータが“90”(h)である場合、正常終了を示し、SPIステータスデータが“62”(h)である場合、チェイングの後続データがあることを示している。   The SPI status data is data indicating a processing status (processing result) according to the SPI command, and is also referred to as an SPI status byte. The SPI status data is assigned to the next 1 byte of the response APDU, as shown in FIGS. FIG. 4C is a diagram showing a specific example of SPI status data. In the example of FIG. 4C, when the SPI status data is “90” (h), it indicates a normal end, and when the SPI status data is “62” (h), it indicates that there is subsequent data of chaining. Show.

なお、SE制御プロトコルを示すプロトコル選択データを含むSPIコマンド(つまり、SPIコマンドにより特定されるリセット)に対するSPIレスポンスには、SE制御プロトコルに応じたレスポンスデータ(例えば、ISO7816-3で定義されるATR(Answer To Reset))が含まれない。これは、例えば、ISO7816-3で定義されるATRには、外部装置がICカードとの間の通信設定(例えば、通信速度設定)を行うためのパラメータが含まれるが、このようなパラメータは、SPIを介した通信では必要ないからである。したがって、SE制御プロトコルを示すプロトコル選択データを含むSPIコマンドに対するSPIレスポンスは、送信開始データ、SPIレスポンス長データ(SPIステータスデータの長さを示す)、及びSPIステータスデータから構成されることになる。   The SPI response to the SPI command including the protocol selection data indicating the SE control protocol (that is, the reset specified by the SPI command) includes response data corresponding to the SE control protocol (for example, ATR defined in ISO7816-3). (Answer To Reset)) is not included. This is because, for example, an ATR defined in ISO7816-3 includes a parameter for an external device to perform communication setting with the IC card (for example, communication speed setting). This is because communication via the SPI is not necessary. Therefore, the SPI response to the SPI command including the protocol selection data indicating the SE control protocol is composed of transmission start data, SPI response length data (indicating the length of the SPI status data), and SPI status data.

以上の構成により、例えば、CPU1は、外部装置DEからSPIを介して受信されたSPIコマンド中のプロトコル選択データに基づいて、ICカード用の通信プロトコルに応じたデータを解釈する。例えば、ICカード用の通信プロトコルがAPDUプロトコルである場合、CPU1は、ICカード用の通信プロトコルに応じたデータがコマンドAPDUであると解釈(つまり、当該プロトコル選択データが示すAPDUプロトコルから解釈)し、当該解釈したコマンドAPDUに応じた処理を行って、その処理結果を示すSPIレスポンス(レスポンスAPDUを含む)をSPIを介して外部装置DEへ送信する。或いは、CPU1は、ICカード用の通信プロトコルがSE制御プロトコルである場合、CPU1は、ICカード用の通信プロトコルに応じたデータがコールドリセット(またはウォームリセット)であると解釈(つまり、当該プロトコル選択データが示すSE制御プロトコルから解釈)し、当該解釈したコールドリセット(またはウォームリセット)に応じた処理を行って、その処理結果を示すSPIレスポンスをSPIを介して外部装置DEへ送信する。   With the above configuration, for example, the CPU 1 interprets data corresponding to the communication protocol for the IC card based on the protocol selection data in the SPI command received from the external device DE via the SPI. For example, when the communication protocol for the IC card is an APDU protocol, the CPU 1 interprets that the data corresponding to the communication protocol for the IC card is a command APDU (that is, interpretation from the APDU protocol indicated by the protocol selection data). Then, processing corresponding to the interpreted command APDU is performed, and an SPI response (including the response APDU) indicating the processing result is transmitted to the external device DE via the SPI. Alternatively, when the communication protocol for the IC card is the SE control protocol, the CPU 1 interprets that the data corresponding to the communication protocol for the IC card is a cold reset (or warm reset) (that is, the protocol selection) Interpretation is performed from the SE control protocol indicated by the data), processing corresponding to the interpreted cold reset (or warm reset) is performed, and an SPI response indicating the processing result is transmitted to the external device DE via the SPI.

別の例として、例えば、ICカード用の通信プロトコルの種別が、APDUプロトコル(または、TPDUプロトコル)と、SE制御プロトコルとの2種類である場合、CPU1は、外部装置DEからSPIを介して受信されたSPIコマンド中のSPIコマンド長データに基づいて、ICカード用の通信プロトコルに応じたデータを解釈してもよい。すなわち、CPU1は、SPIコマンド中のSPIコマンド長データが4バイト以上の長さを示す場合、ICカード用の通信プロトコルに応じたデータがコマンドAPDU(または、コマンドTPDU)であると解釈する。一方、CPU1は、SPIコマンド中のSPIコマンド長データが2バイトの長さを示す場合、ICカード用の通信プロトコルに応じたデータがコールドリセット(またはウォームリセット)であると解釈する。   As another example, for example, when the type of communication protocol for the IC card is two types of APDU protocol (or TPDU protocol) and SE control protocol, the CPU 1 receives from the external device DE via the SPI. The data corresponding to the communication protocol for the IC card may be interpreted based on the SPI command length data in the SPI command. That is, when the SPI command length data in the SPI command indicates a length of 4 bytes or more, the CPU 1 interprets the data corresponding to the IC card communication protocol as a command APDU (or command TPDU). On the other hand, when the SPI command length data in the SPI command indicates a length of 2 bytes, the CPU 1 interprets that the data corresponding to the IC card communication protocol is a cold reset (or warm reset).

[3.外部装置DEのセキュアエレメントSEとの通信時の動作]
次に、図5を参照して、外部装置DEのセキュアエレメントSEとの通信時の動作について説明する。図5(A)は、SPIコマンド送信(マスターから送信)からSPIレスポンス受信(マスターが受信)までの動作を示す図である。図5(B)は、図5(A)に示す動作において、SPIコマンドでコマンドAPDUを送信する場合の例を、Case1〜Case4に分けて示す図であり、図5(C)は、図5(A)に示す動作において、SPIコマンドでコールドリセットを送信する場合の例を示す図である。
[3. Operation during communication with the secure element SE of the external device DE]
Next, with reference to FIG. 5, the operation at the time of communication with the secure element SE of the external device DE will be described. FIG. 5A is a diagram illustrating operations from SPI command transmission (transmission from the master) to SPI response reception (reception by the master). FIG. 5B is a diagram illustrating an example in which a command APDU is transmitted using an SPI command in the operation illustrated in FIG. 5A, divided into Case 1 to Case 4, and FIG. In the operation | movement shown to (A), it is a figure which shows the example in the case of transmitting a cold reset with a SPI command.

図5(A)に示すステップS1では、外部装置DEが、MOSIを介してSPIコマンドをセキュアエレメントSEへ送信する一方、セキュアエレメントSEが、このSPIコマンドの受信中、MISOを介してダミーデータを外部装置DEへ送信する。次いで、図5(A)に示すステップS2では、セキュアエレメントSEがSPIコマンドに応じて処理(つまり、上述したように解釈したデータに応じた処理)を行うが、この処理中、外部装置DEが、MOSIを介してダミーデータをセキュアエレメントSEへ送信する一方、セキュアエレメントSEが、MISOを介してダミーデータを外部装置DEへ送信する。次いで、図5(A)に示すステップS3では、セキュアエレメントSEが、MISOを介してSPIレスポンスを外部装置DEへ送信する一方、外部装置DEが、このSPIレスポンスの受信中、MOSIを介してダミーデータをセキュアエレメントSEへ送信する。   In step S1 shown in FIG. 5A, the external device DE transmits an SPI command to the secure element SE via the MOSI, while the secure element SE receives dummy data via the MISO while receiving the SPI command. Send to external device DE. Next, in step S2 shown in FIG. 5A, the secure element SE performs processing (that is, processing according to the data interpreted as described above) in accordance with the SPI command. During this processing, the external device DE performs The dummy element is transmitted to the secure element SE via the MOSI, while the secure element SE transmits the dummy data to the external device DE via the MISO. Next, in step S3 shown in FIG. 5A, the secure element SE transmits an SPI response to the external device DE via the MISO, while the external device DE performs a dummy via the MOSI while receiving the SPI response. Data is transmitted to the secure element SE.

図5(A)に示す動作において、SPIコマンドでコマンドAPDUを送信する場合、図5(B)のCase1に示すように、ステップS1において、外部装置DEは、CLA、INS、P1及びP2の4バイトで構成されるコマンドAPDUを含むSPIコマンドを、MOSIを介してセキュアエレメントSEへ送信する。この間、セキュアエレメントSEは、SPIコマンドと同一バイトのダミーデータ(“FF FF FF FFFF FF”(h))を、MISOを介して外部装置DEへ送信する。その後、図5(B)のCase1に示すように、ステップS3において、セキュアエレメントSEは、SW1及びSW2の2バイトで構成されるレスポンスAPDUを含むSPIレスポンスを、MISOを介して外部装置DEへ送信する。この間、外部装置DEは、SPIレスポンスと同一バイトのダミーデータ(“FF FF FF FF FF”(h))を、MOSIを介してセキュアエレメントSEへ送信する。   In the operation shown in FIG. 5A, when the command APDU is transmitted by the SPI command, as shown in Case 1 in FIG. 5B, in step S1, the external device DE has four CLA, INS, P1, and P2. An SPI command including a command APDU composed of bytes is transmitted to the secure element SE via the MOSI. During this time, the secure element SE transmits dummy data (“FF FF FF FFFF FF” (h)) of the same byte as the SPI command to the external device DE via the MISO. Thereafter, as shown in Case 1 of FIG. 5B, in step S3, the secure element SE transmits an SPI response including a response APDU composed of 2 bytes of SW1 and SW2 to the external device DE via MISO. To do. During this time, the external device DE transmits dummy data (“FF FF FF FF FF” (h)) of the same byte as the SPI response to the secure element SE via the MOSI.

別の例として、図5(A)に示す動作において、SPIコマンドでコマンドAPDUを送信する場合、図5(B)のCase2に示すように、ステップS1において、外部装置DEは、CLA、INS、P1、P2、及びLeの5バイトで構成されるコマンドAPDUを含むSPIコマンドを、MOSIを介してセキュアエレメントSEへ送信する。この間、セキュアエレメントSEは、SPIコマンドと同一バイトのダミーデータを、MISOを介して外部装置DEへ送信する。その後、図5(B)のCase2に示すように、ステップS3において、セキュアエレメントSEは、DATA、SW1及びSW2の所定バイトで構成されるレスポンスAPDUを含むSPIレスポンスを、MISOを介して外部装置DEへ送信する。この間、外部装置DEは、SPIレスポンスと同一バイトのダミーデータを、MOSIを介してセキュアエレメントSEへ送信する。   As another example, in the operation shown in FIG. 5A, when a command APDU is transmitted with an SPI command, as shown in Case 2 of FIG. 5B, in step S1, the external device DE is connected to CLA, INS, An SPI command including a command APDU composed of 5 bytes of P1, P2, and Le is transmitted to the secure element SE via the MOSI. During this time, the secure element SE transmits dummy data of the same byte as the SPI command to the external device DE via MISO. Thereafter, as shown in Case 2 of FIG. 5B, in step S3, the secure element SE sends an SPI response including a response APDU composed of predetermined bytes of DATA, SW1, and SW2 to the external device DE via MISO. Send to. During this time, the external device DE transmits dummy data having the same byte as the SPI response to the secure element SE via the MOSI.

更に別の例として、図5(A)に示す動作において、SPIコマンドでコマンドAPDUを送信する場合、図5(B)のCase3に示すように、ステップS1において、外部装置DEは、CLA、INS、P1、P2、Lc及びDataの所定バイトで構成されるコマンドAPDUを含むSPIコマンドを、MOSIを介してセキュアエレメントSEへ送信する。この間、セキュアエレメントSEは、SPIコマンドと同一バイトのダミーデータを、MISOを介して外部装置DEへ送信する。その後、図5(B)のCase3に示すように、ステップS3において、セキュアエレメントSEは、SW1及びSW2の2バイトで構成されるレスポンスAPDUを含むSPIレスポンスを、MISOを介して外部装置DEへ送信する。この間、外部装置DEは、SPIレスポンスと同一バイトのダミーデータを、MOSIを介してセキュアエレメントSEへ送信する。   As another example, in the operation shown in FIG. 5A, when the command APDU is transmitted by the SPI command, as shown in Case 3 of FIG. 5B, in step S1, the external device DE is set to CLA, INS. , P1, P2, Lc, and an SPI command including a command APDU composed of predetermined bytes of Data are transmitted to the secure element SE via the MOSI. During this time, the secure element SE transmits dummy data of the same byte as the SPI command to the external device DE via MISO. Thereafter, as shown in Case 3 of FIG. 5B, in step S3, the secure element SE transmits an SPI response including a response APDU composed of 2 bytes of SW1 and SW2 to the external device DE via MISO. To do. During this time, the external device DE transmits dummy data having the same byte as the SPI response to the secure element SE via the MOSI.

更に別の例として、図5(A)に示す動作において、SPIコマンドでコマンドAPDUを送信する場合、図5(B)のCase4に示すように、ステップS1において、外部装置DEは、CLA、INS、P1、P2、Lc、Data、及びLeの所定バイトで構成されるコマンドAPDUを含むSPIコマンドを、MOSIを介してセキュアエレメントSEへ送信する。この間、セキュアエレメントSEは、SPIコマンドと同一バイトのダミーデータを、MISOを介して外部装置DEへ送信する。その後、図5(B)のCase4に示すように、ステップS3において、セキュアエレメントSEは、DATA、SW1及びSW2の所定バイトで構成されるレスポンスAPDUを含むSPIレスポンスを、MISOを介して外部装置DEへ送信する。この間、外部装置DEは、SPIレスポンスと同一バイトのダミーデータを、MOSIを介してセキュアエレメントSEへ送信する。   As another example, in the operation shown in FIG. 5A, when a command APDU is transmitted by an SPI command, as shown in Case 4 of FIG. 5B, in step S1, the external device DE is connected to CLA, INS. , P1, P2, Lc, Data, and an SPI command including a command APDU composed of predetermined bytes is transmitted to the secure element SE via the MOSI. During this time, the secure element SE transmits dummy data of the same byte as the SPI command to the external device DE via MISO. Thereafter, as shown in Case 4 in FIG. 5B, in step S3, the secure element SE sends an SPI response including a response APDU composed of predetermined bytes of DATA, SW1, and SW2 to the external device DE via MISO. Send to. During this time, the external device DE transmits dummy data having the same byte as the SPI response to the secure element SE via the MOSI.

一方、図5(A)に示す動作において、SPIコマンドでコールドリセットを送信する場合、図5(C)に示すように、ステップS1において、外部装置DEは、コールドリセット(“F000”(h))を含むSPIコマンドを、MOSIを介してセキュアエレメントSEへ送信する。この間、セキュアエレメントSEは、SPIコマンドと同一バイトのダミーデータを、MISOを介して外部装置DEへ送信する。その後、図5(C)に示すように、ステップS3において、セキュアエレメントSEは、正常終了(“90”(h))を示すSPIステータスデータ(SS)を含むSPIレスポンスを、MISOを介して外部装置DEへ送信する。この間、外部装置DEは、SPIレスポンスと同一バイトのダミーデータを、MOSIを介してセキュアエレメントSEへ送信する。   On the other hand, in the operation shown in FIG. 5A, when a cold reset is transmitted by the SPI command, as shown in FIG. 5C, in step S1, the external device DE makes a cold reset (“F000” (h) ) Is transmitted to the secure element SE via the MOSI. During this time, the secure element SE transmits dummy data of the same byte as the SPI command to the external device DE via MISO. After that, as shown in FIG. 5C, in step S3, the secure element SE sends an SPI response including SPI status data (SS) indicating normal termination (“90” (h)) via MISO. Send to device DE. During this time, the external device DE transmits dummy data having the same byte as the SPI response to the secure element SE via the MOSI.

次に、図6を参照して、外部装置DEのセキュアエレメントSEとの通信において、送受信されるデータをチェイングする場合の動作について説明する。図6(A)は、マスターからスレーブへ送信されるデータをチェイニングする場合の動作を示す図であり、図6(B)は、スレーブからマスターへ送信されるデータをチェイニングする場合の動作を示す図である。   Next, with reference to FIG. 6, an operation when chaining data to be transmitted / received in communication with the secure element SE of the external device DE will be described. 6A is a diagram showing an operation when chaining data transmitted from the master to the slave, and FIG. 6B is an operation when chaining data transmitted from the slave to the master. FIG.

図6(A)に示す動作の場合、ステップS1において、外部装置DEは、「チェイニング中(後続データあり)」(“#1”)を含むプロトコル選択データ(PS)と、コマンドAPDU(Data1を含む)とを含むSPIコマンドを、MOSIを介してセキュアエレメントSEへ送信する。その後、図6(A)に示すように、ステップS3において、セキュアエレメントSEは、「チェイニングの後続データを要求」(“70”)を示すSPIステータスデータ(SS)を含むSPIレスポンスを、MISOを介して外部装置DEへ送信する。なお、図6(A)のステップS3に示すように、チェイニング中、SPIレスポンスには、送信開始データ(TS)及びSPIレスポンス長データ(Lf)が含まれなくともよい。そして、ステップS4において、外部装置DEは、セキュアエレメントSEからの上記要求に応じて、「チェイニングの最後のデータ」(“#0”)を含むプロトコル選択データと、コマンドAPDU(Data2(後続データ)を含む)とを含むSPIコマンドを、MOSIを介してセキュアエレメントSEへ送信する。   In the case of the operation shown in FIG. 6A, in step S1, the external device DE determines that the protocol selection data (PS) including “Chaining (with subsequent data)” (“# 1”) and the command APDU (Data1). Is transmitted to the secure element SE via the MOSI. Thereafter, as shown in FIG. 6A, in step S3, the secure element SE sends an SPI response including SPI status data (SS) indicating “request subsequent data for chaining” (“70”) to MISO. To the external device DE. Note that, as shown in step S3 of FIG. 6A, during the chaining, the SPI response may not include the transmission start data (TS) and the SPI response length data (Lf). In step S4, in response to the request from the secure element SE, the external device DE and the protocol selection data including “the last data of chaining” (“# 0”) and the command APDU (Data 2 (subsequent data) ) Is transmitted to the secure element SE via the MOSI.

一方、図6(B)に示す動作の場合、ステップS2において、セキュアエレメントSEは、外部装置DEからのSPIコマンドに応じて処理を行い、ステップS3において、「チェイニングの後続データあり」(“62”(h))を示すSPIステータスデータ(SS)と、レスポンスAPDU(DATA1を含む)とを含むSPIレスポンスを、MISOを介して外部装置DEへ送信する。その後、図6(B)に示すように、ステップS5において、外部装置DEは、「チェイニングの後続データを要求」(“#2”)を含むプロトコル選択データ(PS)を含むSPIコマンドを、MOSIを介してセキュアエレメントSEへ送信する。そして、ステップS7において、セキュアエレメントSEは、外部装置DEからの上記要求に応じて、レスポンスAPDU(DATA2(後続データ)を含む)を含むSPIレスポンスを、MISOを介して外部装置DEへ送信する。   On the other hand, in the case of the operation shown in FIG. 6B, in step S2, the secure element SE performs processing according to the SPI command from the external device DE, and in step S3, “there is data following chaining” (“ An SPI response including SPI status data (SS) indicating 62 ″ (h)) and a response APDU (including DATA1) is transmitted to the external device DE via MISO. Thereafter, as shown in FIG. 6B, in step S5, the external device DE sends an SPI command including protocol selection data (PS) including “request subsequent data for chaining” (“# 2”). Transmit to the secure element SE via the MOSI. In step S7, the secure element SE transmits an SPI response including a response APDU (including DATA2 (subsequent data)) to the external device DE via the MISO in response to the request from the external device DE.

次に、図7を参照して、セキュアエレメントSEによりSPIコマンドが受信されたときのCPU1の処理について説明する。図7は、セキュアエレメントSEによりSPIコマンドが受信されたときのCPU1の処理を示すフローチャートである。図7に示す処理は、外部装置DEからのSPIコマンドが受信されたときに開始される。   Next, with reference to FIG. 7, the processing of the CPU 1 when the SPI command is received by the secure element SE will be described. FIG. 7 is a flowchart showing processing of the CPU 1 when an SPI command is received by the secure element SE. The process shown in FIG. 7 is started when an SPI command is received from the external device DE.

図7に示すステップS11では、CPU1は、受信されたSPIコマンド中のプロトコル選択データまたはSPIコマンド長データに基づいて、上述したように、ICカード用の通信プロトコルに応じたデータを解釈する。   In step S11 shown in FIG. 7, the CPU 1 interprets the data according to the communication protocol for the IC card as described above based on the protocol selection data or the SPI command length data in the received SPI command.

次いで、CPU1は、ステップS11で解釈したデータが、コールドリセットであるか否かを判定する(ステップS12)。CPU1は、ステップS11で解釈したデータが、コールドリセットであると判定した場合(ステップS12:YES)、ステップS13へ進む。一方、CPU1は、ステップS11で解釈したデータが、コールドリセットでないと判定した場合(ステップS12:NO)、ステップS15へ進む。   Next, the CPU 1 determines whether or not the data interpreted in step S11 is a cold reset (step S12). When the CPU 1 determines that the data interpreted in step S11 is a cold reset (step S12: YES), the CPU 1 proceeds to step S13. On the other hand, if the CPU 1 determines that the data interpreted in step S11 is not a cold reset (step S12: NO), the CPU 1 proceeds to step S15.

ステップS13では、CPU1は、コールドリセットに応じた処理を行って、ステップS14へ進む。コールドリセットに応じた処理では、メモリの初期化、及びデータの破損がないかどうかのチェックなどが行われる。ステップS14では、CPU1は、SPIステータスデータを含むSPIレスポンスをMISOを介して外部装置DEへ送信し、処理を終了する。   In step S13, the CPU 1 performs a process corresponding to the cold reset and proceeds to step S14. In the processing corresponding to the cold reset, initialization of the memory, check for data corruption, and the like are performed. In step S14, the CPU 1 transmits an SPI response including the SPI status data to the external device DE via the MISO, and ends the process.

一方、ステップS15では、ステップS11で解釈したデータが、ウォームリセットであるか否かを判定する。CPU1は、ステップS11で解釈したデータが、ウォームリセットであると判定した場合(ステップS15:YES)、ステップS16へ進む。一方、CPU1は、ステップS11で解釈したデータが、ウォームリセットでないと判定した場合(ステップS15:NO)、ステップS18へ進む。   On the other hand, in step S15, it is determined whether or not the data interpreted in step S11 is a warm reset. If the CPU 1 determines that the data interpreted in step S11 is a warm reset (step S15: YES), the CPU 1 proceeds to step S16. On the other hand, if the CPU 1 determines that the data interpreted in step S11 is not a warm reset (step S15: NO), the CPU 1 proceeds to step S18.

ステップS16では、CPU1は、ウォームリセットに応じた処理を行って、ステップS17へ進む。ウォームリセットに応じた処理では、メモリの初期化、及びデータの破損がないかどうかのチェックなどが行われる。さらに、ウォームリセットに応じた処理では、ウォームリセット前の状態の解析が行われる場合がある。ウォームリセットは、コールドリセットと異なり、電源が落ちていないことから、ウォームリセット前の状態が一部保存されていることがある。例えば、エラーで終了してからウォームリセットが行われた場合、そのエラーの原因がメモリ(例えばRAM)やレジスタに残っていることがある。そのため、ウォームリセットに応じた処理では、当該ウォームリセット後にメモリやレジスタに残っている値に基づいてエラーの原因が解析される。なお、コールドリセットの場合はメモリやレジスタの値は消えているので、上記解析ができない。ステップS17では、CPU1は、SPIステータスデータを含むSPIレスポンスをMISOを介して外部装置DEへ送信し、処理を終了する。   In step S16, the CPU 1 performs a process corresponding to the warm reset and proceeds to step S17. In the process corresponding to the warm reset, initialization of the memory, check for data corruption, and the like are performed. Further, in the process according to the warm reset, the state before the warm reset may be analyzed. Unlike the cold reset, the warm reset does not turn off the power, and thus the state before the warm reset may be partially saved. For example, when a warm reset is performed after completing with an error, the cause of the error may remain in a memory (for example, RAM) or a register. Therefore, in the process corresponding to the warm reset, the cause of the error is analyzed based on the value remaining in the memory or the register after the warm reset. In the case of a cold reset, the above analysis cannot be performed because the values of the memory and register are lost. In step S17, the CPU 1 transmits an SPI response including the SPI status data to the external device DE via MISO, and ends the process.

一方、ステップS18では、ステップS11で解釈したデータが、コマンドAPDUであるか否かを判定する。CPU1は、ステップS11で解釈したデータが、コマンドAPDUであると判定した場合(ステップS18:YES)、ステップS19へ進む。一方、CPU1は、ステップS11で解釈したデータが、コマンドAPDUでないと判定した場合(ステップS18:NO)、ステップS21へ進む。ステップS21では、CPU1は、エラー処理(例えば、セキュアエレメントSEの停止)を行う。   On the other hand, in step S18, it is determined whether or not the data interpreted in step S11 is a command APDU. If the CPU 1 determines that the data interpreted in step S11 is a command APDU (step S18: YES), the CPU 1 proceeds to step S19. On the other hand, if the CPU 1 determines that the data interpreted in step S11 is not a command APDU (step S18: NO), the CPU 1 proceeds to step S21. In step S21, the CPU 1 performs error processing (for example, stop of the secure element SE).

ステップS19では、CPU1は、コマンドAPDUに応じた処理を行って、ステップS20へ進む。ステップS20では、CPU1は、レスポンスAPDUと、SPIステータスデータとを含むSPIレスポンスをMISOを介して外部装置DEへ送信し、処理を終了する。   In step S19, the CPU 1 performs a process according to the command APDU, and proceeds to step S20. In step S20, the CPU 1 transmits an SPI response including the response APDU and SPI status data to the external device DE via the MISO, and ends the process.

以上説明したように、セキュアエレメントSEは、外部装置DEからSPIを介して送信されたSPIコマンドを受信し、当該受信されたSPIコマンドに基づいて、当該ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってSPIを介してSPIレスポンスを外部装置DEへ送信するように構成したので、広く普及しているICカード用の通信プロトコルを維持しつつ、SPIを基盤として動作させる新たな通信プロトコルを実現することができる。   As described above, the secure element SE receives the SPI command transmitted from the external device DE via the SPI, and based on the received SPI command, stores the data corresponding to the communication protocol for the IC card. Since it is configured to interpret and perform processing according to the interpreted data and transmit the SPI response to the external device DE via the SPI, the SPI protocol is maintained while maintaining a widely used communication protocol for IC cards. It is possible to realize a new communication protocol that operates on the basis of.

なお、上記実施形態においては、シリアル通信インターフェイスとしてSPIを例にとって説明したがI2C(Inter-Integrated Circuit)を適用してもよい。この場合のセキュアエレメントSEのI/O回路5は、SDA(Serial Data)、及びSCLK(Serial Clock)の2つの信号線等を備える。そして、セキュアエレメントSEは、外部装置DEからI2C(SDA)を介して送信されたI2Cコマンドを受信し、当該受信されたI2Cコマンドに基づいて、当該ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってI2C(SDA)を介してI2Cレスポンスを外部装置DEへ送信する。なお、I2Cコマンドのデータ構造は、SPIコマンドと同様である。I2Cレスポンスのデータ構造は、SPIレスポンスと同様である。 In the above embodiment, the SPI has been described as an example of the serial communication interface, but an I 2 C (Inter-Integrated Circuit) may be applied. The I / O circuit 5 of the secure element SE in this case includes two signal lines such as SDA (Serial Data) and SCLK (Serial Clock). The secure element SE receives the I 2 C command transmitted from the external device DE via the I 2 C (SDA), and based on the received I 2 C command, the communication protocol for the IC card is received. The data corresponding to the data is interpreted, the process corresponding to the interpreted data is performed, and the I 2 C response is transmitted to the external device DE via I 2 C (SDA). The data structure of the I 2 C command is the same as that of the SPI command. The data structure of the I 2 C response is the same as that of the SPI response.

1 CPU
2 RAM
3 ROM
4 不揮発性メモリ
5 I/O回路
SE セキュアエレメント
DE 外部装置
1 CPU
2 RAM
3 ROM
4 Nonvolatile memory 5 I / O circuit SE Secure element DE External device

Claims (6)

外部装置との間で通信を行う電子情報記憶装置であって、
前記外部装置からシリアル通信インターフェイスを介して送信されたコマンドデータであって、ICカード用の通信プロトコルに応じたデータを含み、且つ、前記ICカード用の通信プロトコルの種別を示すデータと前記通信プロトコルに応じたデータの長さを示すデータとの少なくとも何れか一方のデータを含む前記コマンドデータを受信する受信手段と、
前記受信手段により受信された前記コマンドデータ中の前記通信プロトコルの種別を示すデータまたは前記通信プロトコルに応じたデータの長さを示すデータに基づいて、ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってレスポンスデータを前記シリアル通信インターフェイスを介して前記外部装置へ送信する応答手段と、
を備えることを特徴とする電子情報記憶装置。
An electronic information storage device that communicates with an external device,
Command data transmitted from the external device via a serial communication interface, including data corresponding to a communication protocol for an IC card, and data indicating a type of the communication protocol for the IC card, and the communication protocol Receiving means for receiving the command data including at least one of the data indicating the data length according to the data;
Interpret the data according to the communication protocol for the IC card based on the data indicating the type of the communication protocol in the command data received by the receiving means or the data indicating the length of the data according to the communication protocol Response means for performing processing according to the interpreted data and transmitting response data to the external device via the serial communication interface;
An electronic information storage device comprising:
前記シリアル通信インターフェイスは、SPI(Serial Peripheral Interface)であることを特徴とする請求項1に記載の電子情報記憶装置。   The electronic information storage device according to claim 1, wherein the serial communication interface is an SPI (Serial Peripheral Interface). 前記ICカード用の通信プロトコルがAPDU(Application Protocol Data Unit)プロトコルである場合、前記応答手段は、前記ICカード用の通信プロトコルに応じたデータがコマンドAPDUであると解釈し、当該解釈したコマンドAPDUに応じた処理を行うことを特徴とする請求項1または2に記載の電子情報記憶装置。   When the communication protocol for the IC card is an APDU (Application Protocol Data Unit) protocol, the response means interprets the data corresponding to the communication protocol for the IC card as a command APDU, and the interpreted command APDU The electronic information storage device according to claim 1, wherein a process according to the process is performed. 前記ICカード用の通信プロトコルがリセット制御プロトコルである場合、前記応答手段は、前記ICカード用の通信プロトコルに応じたデータがリセットであると解釈し、当該解釈したリセットに応じた処理を行うことを特徴とする請求項1または2に記載の電子情報記憶装置。   When the communication protocol for the IC card is a reset control protocol, the response means interprets that the data according to the communication protocol for the IC card is reset, and performs processing according to the interpreted reset The electronic information storage device according to claim 1 or 2. 外部装置との間で通信を行う電子情報記憶装置が備えるプロセッサにより実行されるデータ処理方法であって、
前記外部装置からシリアル通信インターフェイスを介して送信されたコマンドデータであって、ICカード用の通信プロトコルに応じたデータを含み、且つ、前記ICカード用の通信プロトコルの種別を示すデータと前記通信プロトコルに応じたデータの長さを示すデータとの少なくとも何れか一方のデータを含む前記コマンドデータを受信するステップと、
前記受信された前記コマンドデータ中の前記通信プロトコルの種別を示すデータまたは前記通信プロトコルに応じたデータの長さを示すデータに基づいて、ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってレスポンスデータを前記シリアル通信インターフェイスを介して前記外部装置へ送信するステップと、
を含むことを特徴とするデータ処理方法。
A data processing method executed by a processor included in an electronic information storage device that communicates with an external device,
Command data transmitted from the external device via a serial communication interface, including data corresponding to a communication protocol for an IC card, and data indicating a type of the communication protocol for the IC card, and the communication protocol Receiving the command data including at least one of the data indicating the length of the data according to:
Based on the data indicating the type of the communication protocol in the received command data or the data indicating the length of the data corresponding to the communication protocol, the data corresponding to the communication protocol for the IC card is interpreted, Performing processing according to the interpreted data and transmitting response data to the external device via the serial communication interface;
A data processing method comprising:
外部装置との間で通信を行う電子情報記憶装置が備えるプロセッサに、
前記外部装置からシリアル通信インターフェイスを介して送信されたコマンドデータであって、ICカード用の通信プロトコルに応じたデータを含み、且つ、前記ICカード用の通信プロトコルの種別を示すデータと前記通信プロトコルに応じたデータの長さを示すデータとの少なくとも何れか一方のデータを含む前記コマンドデータを受信するステップと、
前記受信された前記コマンドデータ中の前記通信プロトコルの種別を示すデータまたは前記通信プロトコルに応じたデータの長さを示すデータに基づいて、ICカード用の通信プロトコルに応じたデータを解釈し、当該解釈したデータに応じた処理を行ってレスポンスデータを前記シリアル通信インターフェイスを介して前記外部装置へ送信するステップと、
を実行させることを特徴とするデータ処理プログラム。
In a processor provided in an electronic information storage device that communicates with an external device,
Command data transmitted from the external device via a serial communication interface, including data corresponding to a communication protocol for an IC card, and data indicating a type of the communication protocol for the IC card, and the communication protocol Receiving the command data including at least one of the data indicating the length of the data according to:
Based on the data indicating the type of the communication protocol in the received command data or the data indicating the length of the data corresponding to the communication protocol, the data corresponding to the communication protocol for the IC card is interpreted, Performing processing according to the interpreted data and transmitting response data to the external device via the serial communication interface;
A data processing program characterized by causing
JP2016231528A 2016-11-29 2016-11-29 Electronic information storage, data processing methods, and data processing programs Active JP6986835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016231528A JP6986835B2 (en) 2016-11-29 2016-11-29 Electronic information storage, data processing methods, and data processing programs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016231528A JP6986835B2 (en) 2016-11-29 2016-11-29 Electronic information storage, data processing methods, and data processing programs

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021024840A Division JP7017185B2 (en) 2021-02-19 2021-02-19 Electronic information storage, data processing methods, and data processing programs

Publications (2)

Publication Number Publication Date
JP2018088156A true JP2018088156A (en) 2018-06-07
JP6986835B2 JP6986835B2 (en) 2021-12-22

Family

ID=62494552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016231528A Active JP6986835B2 (en) 2016-11-29 2016-11-29 Electronic information storage, data processing methods, and data processing programs

Country Status (1)

Country Link
JP (1) JP6986835B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013256A (en) * 2018-07-17 2020-01-23 大日本印刷株式会社 Secure element, communication method, communication program, and communication system
JP2020072476A (en) * 2018-10-30 2020-05-07 アイデミア フランス Management of subscriber profiles simultaneously active in an euicc card using multiple separate links
CN112784616A (en) * 2021-01-21 2021-05-11 北京握奇智能科技有限公司 I with data link layer protocol2C interface card reader
JP2021117513A (en) * 2020-01-22 2021-08-10 株式会社東芝 Microcontroller
CN114338908A (en) * 2021-12-23 2022-04-12 展讯通信(上海)有限公司 SIM card recovery method, device, chip and module equipment

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099742A1 (en) * 2001-06-04 2002-12-12 Renesas Technology Corp. Memory card
US20030168515A1 (en) * 2001-11-06 2003-09-11 Gray Robert J. Smart card having additional connector pads
JP2006065867A (en) * 2004-08-26 2006-03-09 Samsung Electronics Co Ltd Multi-interface method between smart card and memory card and multi-interface card
JP2008538458A (en) * 2005-02-11 2008-10-23 アクサルト・エス・アー System and method for data communication allowing a slave device to become a network peer
JP2012043208A (en) * 2010-08-19 2012-03-01 Dainippon Printing Co Ltd Security management system, information processor, offline device, security management method, and program

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099742A1 (en) * 2001-06-04 2002-12-12 Renesas Technology Corp. Memory card
US20030168515A1 (en) * 2001-11-06 2003-09-11 Gray Robert J. Smart card having additional connector pads
JP2006065867A (en) * 2004-08-26 2006-03-09 Samsung Electronics Co Ltd Multi-interface method between smart card and memory card and multi-interface card
JP2008538458A (en) * 2005-02-11 2008-10-23 アクサルト・エス・アー System and method for data communication allowing a slave device to become a network peer
JP2012043208A (en) * 2010-08-19 2012-03-01 Dainippon Printing Co Ltd Security management system, information processor, offline device, security management method, and program

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013256A (en) * 2018-07-17 2020-01-23 大日本印刷株式会社 Secure element, communication method, communication program, and communication system
JP7172217B2 (en) 2018-07-17 2022-11-16 大日本印刷株式会社 Secure element, communication method, communication program and communication system
JP2020072476A (en) * 2018-10-30 2020-05-07 アイデミア フランス Management of subscriber profiles simultaneously active in an euicc card using multiple separate links
JP2021117513A (en) * 2020-01-22 2021-08-10 株式会社東芝 Microcontroller
JP7247125B2 (en) 2020-01-22 2023-03-28 株式会社東芝 microcontroller
CN112784616A (en) * 2021-01-21 2021-05-11 北京握奇智能科技有限公司 I with data link layer protocol2C interface card reader
CN112784616B (en) * 2021-01-21 2024-05-24 北京握奇智能科技有限公司 I with data link layer protocol2C interface card reader
CN114338908A (en) * 2021-12-23 2022-04-12 展讯通信(上海)有限公司 SIM card recovery method, device, chip and module equipment
CN114338908B (en) * 2021-12-23 2023-01-10 展讯通信(上海)有限公司 SIM card recovery method, device, chip and module equipment

Also Published As

Publication number Publication date
JP6986835B2 (en) 2021-12-22

Similar Documents

Publication Publication Date Title
JP6986835B2 (en) Electronic information storage, data processing methods, and data processing programs
EP1264461B1 (en) A method of communication between a smart card and a host station
RU2402804C2 (en) Method of booting host device from mmc/sd device, host device bootable from mmc/sd device and mmc/sd device from which host device may be booted
US20120067947A1 (en) Ic card, mobile electronic device and data processing method in ic card
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US20080114935A1 (en) Memory Card System and Method Transmitting Host Identification Information Thereof
JP5293231B2 (en) IC chip, IC card, issuing device, issuing method and issuing system
US20110197203A1 (en) Communication device, communication method and program
JP7017185B2 (en) Electronic information storage, data processing methods, and data processing programs
JP7468754B1 (en) ELECTRONIC INFORMATION STORAGE MEDIUM, IC CHIP, IC CARD, RECEPTION BLOCK PROCESSING METHOD, AND PROGRAM
US6607138B2 (en) Communication method of IC card reader/writer
US7930458B2 (en) USB memory card reader having memory card identification
CN115708076A (en) Communication method, device, server and storage medium for single bus
JP7397402B2 (en) Electronic information storage medium, data transmission method, and program
JP5971687B2 (en) IC card, portable electronic device, and IC card command processing method
JP7501808B2 (en) IC chip
JP6946027B2 (en) IC cards, portable electronic devices, programs, processing devices and processing systems
JP2011060002A (en) Ic chip, ic card, and initial response data transmitting method
JP2008234415A (en) IC card
JP7218621B2 (en) Electronic information storage medium, communication device, communication system, communication method, communication program, command execution method, command execution program, response determination method and response determination program
JP2007087120A (en) IC card mounted with a plurality of OSs, and issuance delegation method
JP2008152525A (en) Device having a function of outputting a monitored state, and computer equipment
JP2013191117A (en) Ic chip, atr response processing program, and atr response method
JP2025049870A (en) ELECTRONIC INFORMATION STORAGE MEDIUM, IC CHIP, IC CARD, DATA TRANSMISSION/RECEPTION METHOD, AND PROGRAM
JP2008033426A (en) IC card with mode change function and IC card program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210219

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210303

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210309

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210326

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210331

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210615

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211026

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211130

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211130

R150 Certificate of patent or registration of utility model

Ref document number: 6986835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150