[go: up one dir, main page]

JP2018082050A - 炭化珪素半導体素子およびその製造方法 - Google Patents

炭化珪素半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2018082050A
JP2018082050A JP2016223525A JP2016223525A JP2018082050A JP 2018082050 A JP2018082050 A JP 2018082050A JP 2016223525 A JP2016223525 A JP 2016223525A JP 2016223525 A JP2016223525 A JP 2016223525A JP 2018082050 A JP2018082050 A JP 2018082050A
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial layer
carbide epitaxial
mesa
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016223525A
Other languages
English (en)
Other versions
JP6871562B2 (ja
Inventor
内海　誠
Makoto Uchiumi
誠 内海
大西　泰彦
Yasuhiko Onishi
泰彦 大西
福田　憲司
Kenji Fukuda
憲司 福田
原田　信介
Shinsuke Harada
信介 原田
将伸 岩谷
Masanobu Iwatani
将伸 岩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2016223525A priority Critical patent/JP6871562B2/ja
Priority to US15/796,929 priority patent/US10756200B2/en
Publication of JP2018082050A publication Critical patent/JP2018082050A/ja
Application granted granted Critical
Publication of JP6871562B2 publication Critical patent/JP6871562B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H10P14/24—
    • H10P14/3408—
    • H10P30/22—
    • H10P50/00—
    • H10P50/242—
    • H10P50/693—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)

Abstract

【課題】所定位置に所望する形状のメサを容易に作成でき、素子の長期にわたる駆動信頼性を得ることができること。【解決手段】ｎ+型の炭化珪素半導体基板１Ａ上に形成されたｎ型炭化珪素エピタキシャル層１，２と、炭化珪素エピタキシャル層１，２の表面に選択的に形成された複数のｐベース層４，５と、炭化珪素エピタキシャル層２上に形成されたｐ型炭化珪素エピタキシャル層３と、少なくとも炭化珪素エピタキシャル層３を貫通するトレンチを有し、炭化珪素エピタキシャル層３の一部に、ｐベース層４を露出させるメサ部１００を有する炭化珪素半導体素子において、メサ部１００の連続したメサ側面の間に、炭化珪素基板１Ａにほぼ並行な平坦部を有し、露出されたｐベース層４の残留厚さが０．５μｍより大きく１．０μｍより小さい。【選択図】図１

Description

この発明は、トレンチ構造を有する炭化珪素半導体素子およびその製造方法に関する。
一般に、ＭＯＳＦＥＴは、基板表面に並行なチャネルを有するプレーナー型よりも基板表面に概垂直なチャネルを有するトレンチ型の方が単位面積当たりのセル密度を増やすことができるため、電流密度を増やすことができ、大電流化の要望に応じることが容易になる。
トレンチ型の炭化珪素ＭＯＳＦＥＴの作製方法は、炭化珪素のエピタキシャル成長とイオン注入を複数回実施した後に、ドライエッチング法でトレンチを形成する工程が開示されている（例えば、下記特許文献１参照。）。この技術では、ドリフト層にｎ型の炭化珪素エピタキシャル層を用い、チャネルとして機能する層にｐ型の炭化珪素エピタキシャル層を用い、ｐ型の炭化珪素エピタキシャル層の上側にｎ型のコンタクト領域とｐ型のボディコンタクト領域をイオン注入によって形成している。チャネル層の長さはエピタキシャル層の厚さによって決まり、上側のコンタクト領域を含めると、およそ１．０μｍ〜２．０μｍのｐ型炭化珪素エピタキシャル層が製膜されることとなる。
また、高電圧への耐圧をもたせるために、ｎ型の炭化珪素層上に形成されたｐ型炭化珪素層の周囲をエッチングしたメサ形状を作製し、更にエッチングにより露出した素子外周のｎ型の炭化珪素層上に低濃度のｐ型イオンを注入したターミネーション構造を作製し、耐圧構造とすることが知られている（例えば、下記特許文献２参照。）。
特許第３４７１４７３号公報 特開２０１２−１９５５１９号公報 特開２０１０−１４７２２２号公報
１．０μｍ以上の膜厚を有する炭化珪素エピタキシャル層をドライエッチングする場合、エッチングマスクと被エッチング部である炭化珪素との選択比を考慮して、一般にマスク材として酸化珪素が用いられる。メサ側面は、電界集中を抑制するため４５°以下のテーパー角を持つことが望ましく、マスク材料にもテーパー角を持たせるなど、メサ形状を作製するための独特の技術が必要となる。特に、ドライエッチングで炭化珪素エピタキシャル層を除去する工程は、被エッチング部の端部にエッチングガスが集中するため、この部位が、周囲より深くエッチングされる、所謂サブトレンチが形成される課題が生じる。これは、除去する炭化珪素エピタキシャル層が厚くなるほど深くなる傾向があり、電圧印加時のリーク電流発生の原因となっている。
また、炭化珪素エピタキシャル層を除去する工程は、炭化珪素エピタキシャル層自身の厚さのばらつきとエッチング深さのばらつきの影響を受けるため、炭化珪素エピタキシャル層の最大厚さより深く削る必要がある。このため、露出する下側の炭化珪素エピタキシャル層の厚さが薄くなる傾向がある。この点について、例えば、上記特許文献３に記載の炭化珪素半導体素子のように、２．０μｍのｐ型炭化珪素エピタキシャル層を除去して、ｐ型炭化珪素エピタキシャル層の下部に形成したｐ型ベース層を０．６μｍから１．０μｍの厚さで残すためには、少なくとも、１．０μｍより大きな厚さでｐ型ベース層を形成する必要がある。このためには、炭化珪素からなるドリフト層に通常より高エネルギーでアルミニウム（Ａｌ）等のイオンを注入する必要があり、結晶欠陥が発生し、リーク電流が増加するなど信頼性が低くなる課題が生じる。
このように１．０μｍ以上の炭化珪素エピタキシャル層を除去する工程は、炭化珪素半導体素子の逆電圧印加時のリーク電流発生の原因となっており、ｐ型の炭化珪素エピタキシャル層の厚さによって決まるチャネル長やトレンチ深さなどの、トレンチ型の炭化珪素ＭＯＳＦＥＴ素子の重要なパラメータを制約し、信頼性を向上できなかった。
この発明は、上述した従来技術による問題点を解消するため、所定位置に所望する形状のメサを容易に作成でき、長期にわたる素子の駆動信頼性を得ることができることを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体素子は、第１導電型の炭化珪素基板と、前記炭化珪素基板上に形成された第１導電型の炭化珪素エピタキシャル層と、前記炭化珪素エピタキシャル層の表面に選択的に形成された複数の第２導電型のベース層と、前記炭化珪素エピタキシャル層上に形成された第２導電型の第３炭化珪素エピタキシャル層と、少なくとも第３炭化珪素エピタキシャル層を貫通するトレンチを有し、前記第３炭化珪素エピタキシャル層の一部に、前記ベース層を露出させるメサ部を有する炭化珪素半導体素子において、前記メサ部の連続したメサ側面の間に、前記炭化珪素基板にほぼ並行な平坦部を有し、露出された前記ベース層の残留厚さが０．５μｍより大きく１．０μｍより小さいことを特徴とする。
また、前記平坦部は、第３炭化珪素エピタキシャル層のほぼ中央部に形成されたことを特徴とする。
また、前記炭化珪素エピタキシャル層の前記ベース層の端部から素子の外側に、第２導電型で低濃度のイオン注入層が設けられていることを特徴とする。
また、前記メサ部のメサ側面から素子の外側に、第２導電型で低濃度のイオン注入層が設けられていることを特徴とする。
本発明の炭化珪素半導体素子の製造方法は、第１導電型の炭化珪素基板上に第１導電型の第１炭化珪素エピタキシャル層を形成する工程と、前記第１炭化珪素エピタキシャル層の表面に選択的に第２導電型の第１ベース層を形成する工程と、前記第１炭化珪素エピタキシャル層上に第１導電型の第２炭化珪素エピタキシャル層を形成する工程と、前記第１炭化珪素エピタキシャル層の複数の前記第１ベース層の一部に選択的に連続する第２導電型の第２ベース層を形成する工程と、前記第２炭化珪素エピタキシャル層上に第２導電型の第３炭化珪素エピタキシャル層を形成する工程と、前記第３炭化珪素エピタキシャル層の周囲を除去し、前記第１ベース層を露出させるメサ形状のメサ部を形成する工程と、少なくとも前記第３炭化珪素エピタキシャル層を貫通するトレンチを形成する工程とを含み、前記メサ部は、フォトレジストをエッチングマスクとしたドライエッチングを複数回繰り返すことにより形成することを特徴とする。
また、前記第３炭化珪素エピタキシャル層上面から前記メサ部のメサ側面に連続した第２導電型のコンタクト領域形成のイオン注入と同時にイオン注入領域を形成することを特徴とする。
また、前記第２炭化珪素エピタキシャル層上面から前記メサ部のメサ側面に連続した第２導電型の耐圧構造部形成のイオン注入と同時にイオン注入領域を形成することを特徴とする。
また、前記第３炭化珪素エピタキシャル層上面から前記メサ部のメサ側面に連続した形状の第２導電型のコンタクト領域形成のイオン注入と同時に、イオン注入領域の端部を連続した前記メサ部のメサ側面の間の平坦部で囲まれた素子領域よりも内側に形成することを特徴とする。
上記構成によれば、複数回のドライエッチングにより、炭化珪素エピタキシャル層に形成したベース層を所定の残留厚さに制御でき、メサ部のメサ作製時におけるサブトレンチの形成と、エッチング深さの不均一さと、をいずれも抑制することができ、素子の耐圧不良の発生を低減化できるようになる。
本発明にかかる炭化珪素半導体素子およびその製造方法によれば、所定位置に所望する形状のメサを容易に作成でき、長期にわたる素子の駆動信頼性を得ることができるという効果を有する。
図１は、実施の形態にかかる炭化珪素半導体素子の活性領域を示す断面図である。 図２は、実施の形態にかかる炭化珪素半導体素子の端部領域を示す断面図である。 図３Ａは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その１） 図３Ｂは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その２） 図３Ｃは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その３） 図３Ｄは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その４） 図３Ｅは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その５） 図３Ｆは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その６） 図３Ｇは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その７） 図３Ｈは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その８） 図３Ｉは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その９） 図３Ｊは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その１０） 図３Ｋは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その１１） 図３Ｌは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その１２） 図３Ｍは、実施の形態にかかる半導体装置の製造工程を示す断面図である。（その１３） 図４は、実施例１のメサ形状を示す画像データの拡大図である。 図５は、実施例１〜３と比較例３のリーク発生を説明する図表である。
以下に添付図面を参照して、この発明にかかる好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。以下の説明では、第１導電型をｎ型、第２導電型をｐ型として説明する。
（実施の形態）
図１は、実施の形態にかかる炭化珪素半導体素子の活性領域の構造を示す断面図である。図１は、炭化珪素半導体素子の正電圧印加時に電流経路となる活性領域を示す。また、図２は、実施の形態にかかる炭化珪素半導体素子の端部領域を示す断面図である。これら図１、２に示すように、実施の形態にかかる炭化珪素半導体素子は、ｎ+型の炭化珪素基板１Ａの第１主面、例えば（０００１）面（Ｓｉ面）に、ｎ型の第１炭化珪素エピタキシャル層１が堆積されている。
ｎ+型の炭化珪素基板１Ａは、窒素等のｎ型不純物がドーピングされた炭化珪素単結晶基板である。第１炭化珪素エピタキシャル層１は、ｎ+型の炭化珪素半導体基板１よりも低い不純物濃度で、窒素等のｎ型不純物がドーピングされた低濃度ｎ型ドリフト層である。第１炭化珪素エピタキシャル層の厚さは素子耐圧により異なり、３μｍ〜１００μｍ程度の厚さが用いられる。
第１炭化珪素エピタキシャル層１の第１主面側（炭化珪素基板１Ａと逆の表面）には、ｐベース層４の下層を構成するｐ型のイオン注入層（ｐ+のｐベース層）４ａおよびトレンチ底部に位置するｐ型のイオン注入層（ｐ+のｐベース層）５が形成されている。ｐベース層４ａ，５のイオン注入深さは、熱処理で結晶欠陥を回復することができる、最大で０．７μｍ程度が望ましい。また、ｐベース層４ａ，５の周囲の電流経路となる部分に、ｎ+型炭化珪素基板１Ａよりも不純物濃度が低く、第１炭化珪素エピタキシャル層１よりも高い不純物濃度のｎ型のイオン注入層６ａが形成されていても良い。
また、第１炭化珪素エピタキシャル層１の第１主面側（炭化珪素基板１Ａと逆の表面）には、第２炭化珪素エピタキシャル層２が形成されている。第２炭化珪素エピタキシャル層２は、第１炭化珪素半導体基板１と同等の不純物濃度で、窒素等のｎ型不純物がドーピングされた低濃度ｎ型ドリフト層である。第２炭化珪素エピタキシャル層の厚さは電流経路となる十分な厚さとなることが望ましく、０．３μｍ〜０．７μｍ程度の厚さが用いられる。
第２炭化珪素エピタキシャル層２の第１主面側（炭化珪素基板１Ａと逆の表面）には、第１炭化珪素エピタキシャル層１に形成されたｐベース層４ａに連続する領域にｐベース層４ｂが形成されている。前記ｐベース層４ａとｐベース層４ｂで形成される領域をｐベース層４と表記する。
また、ｐベース層４の周囲の電流経路となる、第１炭化珪素エピタキシャル層１に形成されたｎ型イオン注入層６ａと接合する部位に、ｎ+型炭化珪素基板１Ａよりも不純物濃度が低く、第１炭化珪素エピタキシャル層１よりも高い不純物濃度のｎ型イオン注入層６ｂが形成されていても良い。ｎ型イオン注入層６ａとｎ型イオン注入層６ｂで形成される領域をｎ型イオン注入層６と表記する。
第２炭化珪素エピタキシャル層２の第１主面側（炭化珪素基板１Ａと逆の表面）には、第３炭化珪素エピタキシャル層３が形成されている。第３炭化珪素エピタキシャル層３は、例えばアルミニウム（Ａｌ）がドーピングされたｐ型層であり、トレンチ型ＭＯＳＦＥＴのチャネルとして機能する。
図２に示すように、第３炭化珪素エピタキシャル層３の周囲は除去され、第２炭化珪素エピタキシャル層２が露出したメサ部１００を有している。メサ部１００側面の底部は、第２炭化珪素エピタキシャル層２の表面にイオン注入によって形成されたｐベース層４と接しており、露出したｐベース層４の厚さは０．５μｍより大きくなっている。
メサ部１００側面の底部に０．５μｍより厚い残留厚さｄを有するｐベース層を形成する方法としては、上述したように、より高エネルギーのイオン注入を行なう手法や、ｐベース層４をエピタキシャル成長させる手法が考えられるが、結晶欠陥の形成や、工程数の増加の課題を有している。ｐベース層４の周囲には低濃度ｐ型イオン注入層２０が設けられ、低濃度ｐ型イオン注入層２０は、メサ部１００と低濃度ｐ型イオン注入層２０で素子の耐圧を維持するためのターミネーション領域となる。
メサ部１００の側面は、炭化珪素基板１Ａの主面となす角αが鋭角の部分と、炭化珪素基板１Ａの主面とほぼ並行な部分が交互に並んだ形をしている。この形状は、第３炭化珪素エピタキシャル層３の除去を複数回に分けて実施することで形成され、エッチング部と非エッチング部の境界に生じるサブトレンチが生じにくい特徴と、エッチング深さを正確に制御できる特徴がある。メサ部１００の側面が炭化珪素基板１Ａの主面となす角αは４５°程度より小さく、かつ、素子寸法に影響を与えない角度から選択され、好ましくは、１０°〜３０°の範囲とする。メサ部１００の深さは、第３炭化珪素エピタキシャル層３の厚さより大きいことが望ましく、かつ、エッチングによって露出する第２炭化珪素エピタキシャル層２を削り過ぎない範囲で決められ、ｐベース層４の残留厚さｄが０．５μｍより大きくなる深さで制御される。
メサ部１００側面の炭化珪素基板１Ａの主面とほぼ並行な部分の位置は任意に決めることができ、例えば、図２に示すように、第３炭化珪素エピタキシャル層３の概中央や、表面からイオン注入されたｐ型層の下部等を選択することができる。このように、連続するメサ側面の間に炭化珪素基板１Ａにほぼ並行な平坦部を有することで、素子端面の長さを長くでき、耐圧を向上させる効果を有している。
炭化珪素半導体基体１Ａの第１主面側には、第３炭化珪素エピタキシャル層３にトレンチが形成されている。トレンチは、第３炭化珪素エピタキシャル層３の第１主面表面から、少なくとも第３炭化珪素エピタキシャル層を貫くように形成される。また、トレンチの底部は、第１炭化珪素エピタキシャル層中に形成されたｐベース層５と接するか、ｐベース層５の近傍に位置する。トレンチの表面に沿って、トレンチの底部および側部にはゲート絶縁膜９が形成されており、ゲート絶縁膜９により周囲と絶縁されたゲート電極１０がトレンチ内部に設けられている。ゲート電極１０の一部はトレンチ外部に突出していても良い。
第３炭化珪素エピタキシャル層３の第１主面側には、ｎ+ソース領域７およびｐ++コンタクト領域８が設けられている。また、ｎ+ソース領域７およびｐ++コンタクト領域８は互いに接する。層間絶縁膜１１は、炭化珪素半導体基体の第１主面側の全面に、トレンチに埋め込まれたゲート電極１０を覆うように設けられている。ソース電極１２は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ+ソース領域７およびｐ++コンタクト領域８に接する。ソース電極１２は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１２上には、電極パッド１４が設けられている。
ｎ+型炭化珪素基板１Ａの第２主面（第１炭化珪素エピタキシャル層１を形成した第１主面の逆側)には、ドレイン電極１３およびドレイン電極パッド１５が設けられている。
（実施の形態にかかる半導体素子の製造方法の一例）
図３Ａ〜図３Ｍは、実施の形態にかかる半導体装置の製造工程を示す断面図である。以下、トレンチ型ＭＯＳＦＥＴの製造工程を順に説明する。
はじめに、図３Ａに示すように、ｎ+型炭化珪素基板１Ａの第１主面上に、窒素等のｎ型不純物をドーピングした第１炭化珪素エピタキシャル層１を、例えば１０μｍの厚さで形成する。第１炭化珪素エピタキシャル層１の不純物濃度が３×１０15／ｃｍ3程度となるように設定してもよい。
次いで、第１炭化珪素エピタキシャル層１の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。そして、アルミニウム等のｐ型の不純物を、酸化珪素膜の開口部に注入し、深さ０．５μｍ程度のｐベース層４ａを形成する。ｐベース層４ａと同時に、トレンチの底部となるｐベース層５を形成しても良い。ｐベース層４ａおよびｐベース層５の不純物濃度は、例えば５×１０18／ｃｍ3程度に設定する。
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第１炭化珪素エピタキシャル層１の表面領域の一部に、例えば深さ０．５μｍ程度の濃いｎ型領域（ｎ型イオン注入層）６ａを設ける。ｎ型イオン注入層６ａの不純物濃度は、例えば１×１０17／ｃｍ3程度に設定する。
次に、図３Ｂに示すように、第１炭化珪素エピタキシャル層１の表面上に、窒素等のｎ型の不純物をドーピングした第２炭化珪素エピタキシャル層２を、０．５μｍ程度の厚さで形成する。第２炭化珪素エピタキシャル層２の不純物濃度が３×１０15／ｃｍ3程度となるように設定する。次いで、第２炭化珪素エピタキシャル層２の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。そして、アルミニウム等のｐ型の不純物を、酸化珪素膜の開口部に注入し、深さ０．５μｍ程度のｐベース層４ｂを、ｐベース層４ａに重なるように形成する。ｐベース層４ａと４ｂは連続した領域を形成し、ｐベース層４となる。ｐベース層４ｂの不純物濃度を例えば５×１０18／ｃｍ3程度となるように設定する。
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第２炭化珪素エピタキシャル層２の表面領域の一部に、例えば深さ０．５μｍ程度のｎ型イオン注入層６ｂを設ける。ｎ型イオン注入層６ｂの不純物濃度を例えば１×１０17／ｃｍ3程度に設定する。このｎ型領域６ｂとｎ型領域６ａは少なくとも一部が接するように形成され、ｎ型領域（ｎ型イオン注入層）６を形成する。
次に、図３Ｃに示すように、第２炭化珪素エピタキシャル層２の表面上に、アルミニウム等をｐ型不純物をドーピングした第３炭化珪素エピタキシャル層３を１．３μｍ程度の厚さで形成する。図３Ｃには炭化珪素半導体素子の端部領域を示している。第３炭化珪素エピタキシャル層３の不純物濃度は４×１０17／ｃｍ3程度に設定する。
次に、図３Ｄに示すように、第３炭化珪素エピタキシャル層３上にフォトリソグラフィにより素子中央部にフォトレジストを形成し、このフォトレジストをマスクとして、ＳＦ６等のフッ素系ガスを用いたドライエッチングを行い、第３炭化珪素エピタキシャル層３の周囲を０．７μｍ程度の深さで除去し、メサ部１００の第１段目のメサ１００ａを作製する。
次に、図３Ｅに示すように、この第１段目のメサ１００ａよりも広い領域にフォトリソグラフィによりフォトレジストを形成し、ドライエッチングを行い、第３炭化珪素エピタキシャル層３の周囲を０．７μｍ程度の深さで除去し、第２段目のメサ１００ｂを作製する。
これにより、合計で１．４μｍの深さを有し、第３炭化珪素エピタキシャル層３の周囲に第２炭化珪素エピタキシャル層２が露出したメサ部１００が作製される。図３Ｅに示されるように、メサ部１００のメサ側面の底部１００ｃは、第２炭化珪素エピタキシャル層２中に形成されたｐベース層４と接しており、かつメサ側面の中央に炭化珪素基板１Ａとほぼ平行な面が形成されている。
メサ部１００は２回以上の複数回のドライエッチングで作製することが可能で、回数が多いほど緩やかなメサ側面をもつ炭化珪素半導体素子の作製が可能となる。また、エッチングを行う毎に、ウエハの向きを変更するなどエッチングによる深さの分布を緩和する手法をとることができる。一方で、工程数が増える欠点があるため、炭化珪素をエッチングマスクとしたドライエッチングと同じエッチング回数となる２回のエッチングでメサ形状を形成することが望ましい。
メサ部１００のメサ側面と炭化珪素基板１Ａとなす角αを所定角度、例えば、１０°から３０°に制御する方法として、フォトレジストにテーパーを形成する方法がある。例えば、フォトレジスト現像後のポストベークを１２０℃〜１５０℃程度とすることでフォトレジスト表面を収縮させテーパーを形成することができる。また露光用のフォトマスクの端部にスリットを入れ、部分的に露光することによってもフォトレジストにテーパーを形成することができる。
そして、第３炭化珪素エピタキシャル層３の除去を露光用のフォトマスクを用いて、複数回に分けて実施するため、エッチング部と非エッチング部の境界をずらすことが可能となり、この境界の部位に生じ易いサブトレンチの発生を抑制する効果がある。メサ部１００深さは、第３炭化珪素エピタキシャル層３の厚さより大きいことが望ましく、かつ、エッチングによって露出する第２炭化珪素エピタキシャル層２を削り過ぎない範囲で決められ、例えば、ｐベース層４の残留厚さｄが０．５μｍより大きくなる条件であり、メサ部１００のメサ深さは１．３μｍより大きく１．８μｍより小さな範囲で制御される。
次に、図３Ｆに示すように活性領域部分では、第３炭化珪素エピタキシャル層３および露出した第２炭化珪素エピタキシャル層２の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。この開口部にリン等のｎ型の不純物をイオン注入し、第３炭化珪素エピタキシャル層３の表面の一部にｎ+ソース領域７を設ける。ｎ+ソース領域７の不純物濃度は、第３炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。
次に、ｎ+ソース領域７の形成に用いたイオン注入用マスクを除去し、同様の方法で、所定の開口部を有するイオン注入用マスクを形成し、第３炭化珪素エピタキシャル層３の表面の一部にアルミニウム等のｐ型の不純物をイオン注入し、ｐ++コンタクト領域８を設ける。ｐ++コンタクト領域８の不純物濃度は、第３炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。
次に、図３Ｇに示すように、ｐ++コンタクト領域８の形成と同時にイオン注入される領域は、活性領域の外側から、メサ部１００の内側の領域まで形成される。このとき、メサ部１００のメサ側面の炭化珪素基板１Ａとほぼ並行な部分は、ｐ++コンタクト領域８より外側となるように設定し、第３炭化珪素エピタキシャル層３の露出長を長くすることができる。
また、図３Ｈに示すように、ｐ++コンタクト領域８の形成と同時にイオン注入される領域は、活性領域上からｐベース層４を被覆し第２炭化珪素エピタキシャル層２の表面上まで広げてもよい。
図３Ｇまたは図３Ｈの工程の後は、第３炭化珪素エピタキシャル層３および露出した第２炭化珪素エピタキシャル層２の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。
そして、図３Ｉに示すように、開口部にアルミニウム等のｐ型の不純物をイオン注入し、露出した第２炭化珪素エピタキシャル層２の表面の低不純物濃度のターミネーション領域２０を設ける。このターミネーション領域２０は、ｐベース層４の端部から素子の外側の領域に形成する構造や、図３Ｊに示すように、メサ部１００のメサ側面から素子の外側の領域に向けて形成する構造をとることができる。
図３Ｉまたは図３Ｊの工程の後は、１７００℃程度の不活性ガス雰囲気で熱処理を行い、第１ｐベース層、第２ｐベース層、ソース領域、ｐ++コンタクト領域の活性化処理を実施した後に、第３炭化珪素エピタキシャル層３および露出した第２炭化珪素エピタキシャル層２の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを作製する。
そして、図３Ｋに示すように、ドライエッチングによって第３炭化珪素エピタキシャル層３を貫通し、第２炭化珪素エピタキシャル層２に達するトレンチを形成する。トレンチの底部は第１炭化珪素エピタキシャル層に形成されたｐベース層４に達しても良い。次に、トレンチ形成用マスクを除去する。
次いで、図３Ｌに示すように、ｎ+ソース領域７、ｐ＋コンタクト領域８、トレンチの表面に沿ったトレンチの底部および側部に酸化膜（ゲート絶縁膜）を形成する。この酸化膜は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、この酸化膜はプラズマＣＶＤ法や、ＨＴＯのような気相成長法によって堆積してもよい。
次いで、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層は、トレンチ内を埋めるように形成しても良い。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ内部に残すことによって、ゲート電極１０を設ける。ゲート電極１０の一部はトレンチ外部に突出していても良い。
次いで、ゲート絶縁膜９及びゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を設ける。そして、層間絶縁膜１１及びゲート絶縁膜９をフォトリソグラフィによりパターニングし、ｎ+ソース領域７及びｐ++コンタクト領域８を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。
次いで、コンタクトホール内及び層間絶縁膜１１の上にソース電極１２となるＮｉ等の導電性の膜を設ける。この導電性の膜をフォトリソグラフィによりパターニングし、コンタクトホール内にのみソース電極１２を残す。
次いで、図３Ｍに示すように、炭化珪素基板１Ａの第２主面上に、ニッケル等のドレイン電極１３を設ける。この後、１０００℃程度の不活性ガス雰囲気で熱処理を行って、ｎ+ソース領域７及びｐ++コンタクト領域８および炭化珪素基板１Ａとオーミック接合するソース電極１２と、ドレイン電極１３を形成する。
次いで、炭化珪素基板１Ａの第１主面上に、スパッタ法によって５μｍ程度の厚さのアルミニウム膜を堆積し、フォトリソグラフィによりソース電極１２及び層間絶縁膜１１を覆うようにアルミニウムを除去し、電極パッド１４を形成する。
次いで、ドレイン電極１３の表面に、例えばチタン、ニッケル及び金を順に積層することによって、ドレイン電極パッド１５を設ける。以上のようにして、図１および図２に示したトレンチＭＯＳ構造の炭化珪素半導体素子が完成する。
（実施例１）
実施例１として、実施の形態に示す作製方法において、２回のフォトリソグラフィによりメサ形状を作製した。
図４は、実施例１のメサ形状を示す画像データの拡大図である。図４に示すように、炭化珪素基板１Ａとメサ側面のなす角αは約１５°であり、ｐベース層４の残留厚さｄは約０．７μｍであった。また、ｐ++コンタクト領域８は、図３Ｇに示すようにメサ部１００のメサ上面の内側まで作製し、ターミネーション領域２０をｐベース層４と接する位置から外側まで形成した。
（実施例２）
実施例２として、実施の形態に示す作製方法において、２回のフォトリソグラフィによりメサ形状を作製した。ｐベース層４の残留厚さｄは約０．７μｍであった。また、ｐ++コンタクト領域８は、図３Ｈおよび図３Ｉに示すように、メサ部１００のメサ下面の外側まで作製し、ターミネーション領域２０をｐ++コンタクト領域８と接する位置から外側まで形成した。
（実施例３）
実施例３として、実施の形態に示す作製方法において、２回のフォトリソグラフィによりメサ形状を作製した。ｐベース層４の残留厚さｄは約０．７μｍであった。また、図３Ｊに示すように、ｐ++コンタクト領域８は、メサ部１００のメサ上面の内側まで作製し、ターミネーション領域２０をｐ++コンタクト領域８と接する位置から外側まで形成した。このとき、ｐ++コンタクト領域８の注入深さは０．３μｍであった。
（比較例１）
実施の形態に示す作製方法において、メサ部１００のメサ形状の作製方法を変更した。比較例１は、第３炭化珪素エピタキシャル層３上に厚さ２．０μｍ酸化珪素膜をＣＶＤ法により堆積し、レジストを形成した後に、バッファード弗酸を用いたウエットエッチングを行い、約４５°のテーパー角を持つ酸化珪素マスクを形成した。次に、ＳＦ6ガスを用いたドライエッチングを行ない、炭化珪素基板１Ａとメサ側面のなす角αが約４５°のメサ形状を作製した。この場合、メサ部１００のメサ端部にはおよそ０．１μｍ程度の深さのサブトレンチが形成された。
（比較例２）
比較例２においても、実施の形態に示す作製方法において、メサ形状の作製方法を変更した。比較例２では、第３炭化珪素エピタキシャル層３上にレジストを形成した後に、ドライエッチングで約１．０μｍの厚さで第３炭化珪素エピタキシャル層３を除去し、再度レジストを形成し、ドライエッチングで１．０μｍの厚さで第３炭化珪素エピタキシャル層３と第２炭化珪素エピタキシャル層を除去した。この場合、炭化珪素基板１Ａとメサ部１００のメサ側面のなす角αが約１５°であり、ｐベース層４の残留厚さｄは約０．３μｍであった。
（比較例３）
比較例３では、実施例２に示す作製方法において、ｐベース層４の形成領域をメサ部１００のメサ側面より内側とし、メサ側面と第１炭化珪素エピタキシャル層１が接する部位に、ｐベース４を形成しなかった。また、ｐ++コンタクト領域８は、メサ下面の外側まで作製し、ターミネーション領域２０をｐ++コンタクト領域８と接する位置から外側までに形成した。このとき、メサ側面と第１炭化珪素エピタキシャル層１の接する部分のｐ++コンタクト領域８の厚さを０．７μｍとなるようイオン注入した。
図５は、実施例１〜３と比較例１〜３のリーク発生を説明する図表である。上記の実施例１〜３と、比較例１〜３について、素子のドレイン側に１０００Ｖ印加したときの、ソースドレイン間に流れる電流を測定し、１μＡ流れるときの電圧を１０個の素子について平均値を比較した。
この結果、実施例１〜３の電流量は、比較例と比べ小さいことが確認できた。このときのリーク電流の発生部位を、ＰＨＥＭＯＳ‐１０００（浜松ホトニクス製）で観察した。比較例１および比較例２ではメサ外周部にリーク発生部位が多く分布しており、サブトレンチの形成やｐベース層４が薄くなったことにより、リーク電流量が大きくなったと考えられる。また、比較例３ではメサ側面からメサ外周部にわたってリーク発生部位が多く分布しており、高い加速電圧で高ドーズ量のＡｌをイオン注入することによりリーク電流量が大きくなったと考えられる。
以上の検証結果より、本実施例１〜３の炭化珪素半導体素子では、逆電圧印加時のリーク電流発生を抑えることができることがわかった。
以上において本発明では、炭化珪素でできた炭化珪素基板の主面を（０００１）面とし当該（０００１）面上にＭＯＳを構成した場合を例に説明したが、これに限らず、ワイドバンドギャップ半導体、基板主面の面方位などを種々変更可能である。
以上において本発明は、本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また上述した各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体素子は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体素子に有用である。
１Ａ ｎ+型の炭化珪素基板
１ ｎ型の第１炭化珪素エピタキシャル層
２ ｎ型の第２炭化珪素エピタキシャル層
３ ｎ型の第３炭化珪素エピタキシャル層
４，５ ｐベース層
６ 濃いｎ型領域（ｎ型イオン注入層）
７ ｎ+ソース領域
８ ｐ++コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ ドレイン電極
１４ 電極パット
１５ ドレイン電極パッド

Claims (8)

  1. 第１導電型の炭化珪素基板と、前記炭化珪素基板上に形成された第１導電型の炭化珪素エピタキシャル層と、前記炭化珪素エピタキシャル層の表面に選択的に形成された複数の第２導電型のベース層と、前記炭化珪素エピタキシャル層上に形成された第２導電型の第３炭化珪素エピタキシャル層と、少なくとも第３炭化珪素エピタキシャル層を貫通するトレンチを有し、前記第３炭化珪素エピタキシャル層の一部に、前記ベース層を露出させるメサ部を有する炭化珪素半導体素子において、前記メサ部の連続したメサ側面の間に、前記炭化珪素基板にほぼ並行な平坦部を有し、露出された前記ベース層の残留厚さが０．５μｍより大きく１．０μｍより小さいことを特徴とする炭化珪素半導体素子。
  2. 前記平坦部は、第３炭化珪素エピタキシャル層のほぼ中央部に形成されたことを特徴とする請求項１に記載の炭化珪素半導体素子。
  3. 前記炭化珪素エピタキシャル層の前記ベース層の端部から素子の外側に、第２導電型で低濃度のイオン注入層が設けられていることを特徴とする請求項１または２に記載の炭化珪素半導体素子。
  4. 前記メサ部のメサ側面から素子の外側に、第２導電型で低濃度のイオン注入層が設けられていることを特徴とする請求項１または２に記載の炭化珪素半導体素子。
  5. 第１導電型の炭化珪素基板上に第１導電型の第１炭化珪素エピタキシャル層を形成する工程と、
    前記第１炭化珪素エピタキシャル層の表面に選択的に第２導電型の第１ベース層を形成する工程と、
    前記第１炭化珪素エピタキシャル層上に第１導電型の第２炭化珪素エピタキシャル層を形成する工程と、
    前記第１炭化珪素エピタキシャル層の複数の前記第１ベース層の一部に選択的に連続する第２導電型の第２ベース層を形成する工程と、
    前記第２炭化珪素エピタキシャル層上に第２導電型の第３炭化珪素エピタキシャル層を形成する工程と、
    前記第３炭化珪素エピタキシャル層の周囲を除去し、前記第１ベース層を露出させるメサ形状のメサ部を形成する工程と、
    少なくとも前記第３炭化珪素エピタキシャル層を貫通するトレンチを形成する工程とを含み、
    前記メサ部は、フォトレジストをエッチングマスクとしたドライエッチングを複数回繰り返すことにより形成することを特徴とする炭化珪素半導体素子の製造方法。
  6. 前記第３炭化珪素エピタキシャル層上面から前記メサ部のメサ側面に連続した第２導電型のコンタクト領域形成のイオン注入と同時にイオン注入領域を形成することを特徴とする請求項５に記載の炭化珪素半導体素子の製造方法。
  7. 前記第２炭化珪素エピタキシャル層上面から前記メサ部のメサ側面に連続した第２導電型の耐圧構造部形成のイオン注入と同時にイオン注入領域を形成することを特徴とする請求項５に記載の炭化珪素半導体素子の製造方法。
  8. 前記第３炭化珪素エピタキシャル層上面から前記メサ部のメサ側面に連続した形状の第２導電型のコンタクト領域形成のイオン注入と同時に、イオン注入領域の端部を連続した前記メサ部のメサ側面の間の平坦部で囲まれた素子領域よりも内側に形成することを特徴とする請求項５に記載の炭化珪素半導体素子の製造方法。
JP2016223525A 2016-11-16 2016-11-16 炭化珪素半導体素子およびその製造方法 Expired - Fee Related JP6871562B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016223525A JP6871562B2 (ja) 2016-11-16 2016-11-16 炭化珪素半導体素子およびその製造方法
US15/796,929 US10756200B2 (en) 2016-11-16 2017-10-30 Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016223525A JP6871562B2 (ja) 2016-11-16 2016-11-16 炭化珪素半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018082050A true JP2018082050A (ja) 2018-05-24
JP6871562B2 JP6871562B2 (ja) 2021-05-12

Family

ID=62107283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016223525A Expired - Fee Related JP6871562B2 (ja) 2016-11-16 2016-11-16 炭化珪素半導体素子およびその製造方法

Country Status (2)

Country Link
US (1) US10756200B2 (ja)
JP (1) JP6871562B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6857488B2 (ja) * 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7275573B2 (ja) * 2018-12-27 2023-05-18 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11158703B2 (en) * 2019-06-05 2021-10-26 Microchip Technology Inc. Space efficient high-voltage termination and process for fabricating same
CN111276545B (zh) * 2020-02-12 2023-03-14 重庆伟特森电子科技有限公司 一种新型沟槽碳化硅晶体管器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2013038308A (ja) * 2011-08-10 2013-02-21 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471473B2 (ja) 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
DE69534888T2 (de) 1994-04-06 2006-11-02 Denso Corp., Kariya Herstellungsverfahren für Halbleiterbauelement mit Graben
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
US8097919B2 (en) * 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
JP2012195519A (ja) 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法
US9337268B2 (en) * 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US10103540B2 (en) * 2014-04-24 2018-10-16 General Electric Company Method and system for transient voltage suppression devices with active control
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2013038308A (ja) * 2011-08-10 2013-02-21 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置

Also Published As

Publication number Publication date
US10756200B2 (en) 2020-08-25
US20180138288A1 (en) 2018-05-17
JP6871562B2 (ja) 2021-05-12

Similar Documents

Publication Publication Date Title
JP6119058B2 (ja) 半導体装置
US7981817B2 (en) Method for manufacturing semiconductor device using multiple ion implantation masks
US9252261B2 (en) Semiconductor device and manufacturing method of the same
CN111133586B (zh) 半导体装置
US20110012132A1 (en) Semiconductor Device
JP6848382B2 (ja) 半導体装置および半導体装置の製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP7029710B2 (ja) 半導体装置
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP2009004668A (ja) 半導体装置
JP2007165657A (ja) 半導体装置の製造方法および半導体装置
US10756200B2 (en) Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor
JP2020136416A (ja) 半導体装置および半導体装置の製造方法
JP6991476B2 (ja) 半導体装置
US8222107B2 (en) Method for producing semiconductor element
JP2018116986A (ja) 半導体装置および半導体装置の製造方法
JP5715461B2 (ja) 半導体装置の製造方法
JP2010003988A (ja) ＳｉＣ膜の加工方法および半導体装置の製造方法
US12068411B2 (en) Semiconductor device and method for manufacturing same
US11251300B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7579673B2 (ja) 半導体装置およびその製造方法
JP6024117B2 (ja) 半導体装置の製造方法
JP2023110950A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018110163A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5374923B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210408

R150 Certificate of patent or registration of utility model

Ref document number: 6871562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees