JP2018073968A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2018073968A JP2018073968A JP2016211345A JP2016211345A JP2018073968A JP 2018073968 A JP2018073968 A JP 2018073968A JP 2016211345 A JP2016211345 A JP 2016211345A JP 2016211345 A JP2016211345 A JP 2016211345A JP 2018073968 A JP2018073968 A JP 2018073968A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- wirings
- photoresist
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/072—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】樹脂コアバンプにおいて複数の配線が配置された領域間の樹脂突起の少なくとも一部をエッチングによって除去する際に、金属粒子が配線から分離して樹脂突起に付着することによる配線間の絶縁性の低下を抑制できる半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、半導体基板の主面上に樹脂材料を配置してベークキュアすることにより、樹脂突起を形成する工程(a)と、樹脂突起上に延在する複数の配線を形成する工程(b)と、複数の配線を覆うフォトレジストを形成する工程(c)と、フォトレジストをマスクとして用いて樹脂突起の一部をエッチングする工程(d)と、半導体基板の主面をスクラバー洗浄する工程(e)とを含む。【選択図】図11Insulation between wires by separating metal particles from wires and adhering to resin bumps when removing at least a part of resin bumps between regions where a plurality of wires are arranged in a resin core bump by etching The manufacturing method of the semiconductor device which can suppress the fall of is provided. A method of manufacturing a semiconductor device includes a step (a) of forming a resin protrusion by placing a resin material on a main surface of a semiconductor substrate and baking the resin material, and a plurality of processes extending on the resin protrusion. A step (b) of forming a wiring; a step (c) of forming a photoresist covering the plurality of wirings; a step (d) of etching a part of the resin protrusion using the photoresist as a mask; Scrubber cleaning the main surface (e). [Selection] Figure 11
Description
本発明は、半導体装置及びその製造方法等に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
半導体装置をベース基板にフリップチップ実装するために、半導体装置の接続端子として、従来の金バンプや半田バンプに替えてレジンコアバンプ(樹脂コアバンプ)を設けることが行われている。樹脂コアバンプの形成においては、一般的に、コアとなる樹脂突起上に複数の配線を形成した後に、それらの配線をマスクとして用いて、それらの配線が配置された領域間の樹脂突起の少なくとも一部がエッチングによって除去される。 In order to flip-chip mount a semiconductor device on a base substrate, a resin core bump (resin core bump) is provided as a connection terminal of the semiconductor device in place of a conventional gold bump or solder bump. In the formation of the resin core bump, generally, after forming a plurality of wirings on the resin protrusions to be the core, using the wirings as a mask, at least one of the resin protrusions between the regions where the wirings are arranged is used. The part is removed by etching.
関連する技術として、特許文献1には、樹脂突起上に導電層が形成された樹脂コアバンプを外部端子とする半導体装置が開示されている。この半導体装置の製造方法は、電極パッド16及びパッシベーション膜18を有する半導体基板10の上方に樹脂層を形成する工程と、樹脂層をキュアすることにより樹脂突起40を形成する工程と、電極パッド16に電気的に接続され、且つ、樹脂突起40の上方を通る導電層50を形成する工程とを含む。ここで、導電層50を形成した後に、導電層50をマスクとして樹脂突起40をエッチングによって部分的に除去しても良い。それにより、例えば、接着剤を用いて半導体装置をベース基板に実装する際に、接着剤の排出性の向上を図ることができる。
As a related technique,
上記の半導体装置の製造工程において、樹脂突起の一部をエッチングによって除去する際に、配線(導電層)もエッチングされる。エッチングされて配線から分離した金属粒子は、樹脂突起の表面に再デポジションされて付着物(デポ物ともいう)となる。そこで、樹脂突起をエッチングした後に、スクラバー洗浄により、エッチングで生じたデポ物を除去することが行われている。 In the manufacturing process of the semiconductor device, when a part of the resin protrusion is removed by etching, the wiring (conductive layer) is also etched. The metal particles that have been etched and separated from the wiring are redeposited on the surface of the resin protrusions and become deposits (also called deposits). Therefore, after etching the resin protrusion, the deposit generated by the etching is removed by scrubber cleaning.
しかしながら、樹脂突起の縁部付近に付着した金属粒子はスクラバー洗浄では除去され難いので、複数の配線間に付着した金属粒子が残留して、配線間の絶縁性が低下するおそれがある。また、複数の配線が配置された領域間の樹脂突起の少なくとも一部を除去すると、半導体装置の実装時において接着剤の排出性が向上するが、樹脂コアバンプの強度が不足する場合がある。 However, since the metal particles adhering to the vicinity of the edge of the resin protrusion are difficult to remove by scrubber cleaning, the metal particles adhering between the plurality of wirings may remain and the insulation between the wirings may be reduced. Further, removing at least a part of the resin protrusion between the regions where the plurality of wirings are arranged improves the adhesive discharging property when the semiconductor device is mounted, but the strength of the resin core bump may be insufficient.
本発明の幾つかの態様は、樹脂コアバンプにおいて複数の配線が配置された領域間の樹脂突起の少なくとも一部をエッチングによって除去する際に、金属粒子が配線から分離して樹脂突起に付着することによる配線間の絶縁性の低下を抑制できる半導体装置の製造方法を提供することに関連している。また、本発明の幾つかの態様は、実装時における接着剤の排出性を確保しながら、樹脂コアバンプの強度を向上させた半導体装置を提供することに関連している。 In some embodiments of the present invention, when at least a part of the resin protrusions between regions where a plurality of wirings are arranged in the resin core bump is removed by etching, the metal particles are separated from the wirings and adhere to the resin protrusions. This relates to providing a method of manufacturing a semiconductor device that can suppress a decrease in insulation between wirings due to the above. In addition, some aspects of the present invention relate to providing a semiconductor device in which the strength of the resin core bump is improved while securing the dischargeability of the adhesive during mounting.
本発明の第1の態様に係る半導体装置の製造方法は、半導体基板の主面上に樹脂材料を配置してベークキュアすることにより、樹脂突起を形成する工程(a)と、樹脂突起上に延在する複数の配線を形成する工程(b)と、複数の配線を覆うフォトレジストを形成する工程(c)と、フォトレジストをマスクとして用いて樹脂突起の一部をエッチングする工程(d)と、半導体基板の主面をスクラバー洗浄する工程(e)とを備える。 The method for manufacturing a semiconductor device according to the first aspect of the present invention includes a step (a) of forming a resin protrusion by disposing a resin material on a main surface of a semiconductor substrate and baking the resin material, and extending on the resin protrusion. A step (b) of forming a plurality of existing wires, a step (c) of forming a photoresist covering the plurality of wires, and a step (d) of etching a part of the resin protrusion using the photoresist as a mask, And (e) scrubber cleaning the main surface of the semiconductor substrate.
本発明の第1の態様によれば、樹脂コアバンプの複数の配線を覆うフォトレジストをマスクとして用いて、樹脂突起の一部がエッチングされる。従って、樹脂コアバンプにおいて複数の配線が配置された領域間の樹脂突起の少なくとも一部をエッチングによって除去する際に、配線がエッチングされないようにして、金属粒子が配線から分離して樹脂突起に付着することによる配線間の絶縁性の低下を抑制することができる。 According to the first aspect of the present invention, a part of the resin protrusion is etched using the photoresist covering the plurality of wirings of the resin core bump as a mask. Therefore, when removing at least a part of the resin protrusion between the regions where the plurality of wirings are arranged in the resin core bump by etching, the metal particles are separated from the wiring and adhere to the resin protrusions so that the wiring is not etched. Therefore, it is possible to suppress a decrease in insulation between the wirings.
ここで、工程(c)が、少なくとも複数の配線上にフォトレジストを形成することを含むようにしても良い。それにより、エッチングによって樹脂突起に形成される溝の幅をなるべく大きくして、半導体装置の実装時において接着剤の排出性を向上させることができる。 Here, the step (c) may include forming a photoresist on at least a plurality of wirings. Accordingly, the width of the groove formed in the resin protrusion by etching can be increased as much as possible, and the adhesive discharging property can be improved when the semiconductor device is mounted.
あるいは、工程(c)が、樹脂突起上において複数の配線が配置された領域よりも広い領域上にフォトレジストを形成することを含むようにしても良い。それにより、エッチングされずに残った樹脂突起で構成されて配線を支持する支持部の最大幅を配線の幅よりも大きくして、樹脂コアバンプの強度を向上させることができる。 Alternatively, the step (c) may include forming a photoresist on a region wider than a region where a plurality of wirings are arranged on the resin protrusion. As a result, the maximum width of the support portion configured by the resin protrusions remaining without being etched and supporting the wiring can be made larger than the width of the wiring, and the strength of the resin core bump can be improved.
その場合に、工程(d)が、複数の配線の下方に位置する樹脂突起がサイドエッチングされない程度に樹脂突起の一部をエッチングすることを含むようにしても良い。それにより、支持部の最小幅を配線の幅よりも大きくして、樹脂コアバンプの強度をさらに向上させることができる。 In that case, the step (d) may include etching a part of the resin protrusions so that the resin protrusions located below the plurality of wirings are not side-etched. Thereby, the minimum width of the support portion can be made larger than the width of the wiring, and the strength of the resin core bump can be further improved.
あるいは、半導体基板が、パッシベーション膜に周囲が囲まれた複数のパッドを有し、工程(c)が、複数のパッドの周囲から樹脂突起にかけてフォトレジストを形成することを含むようにしても良い。それにより、複数の配線が配置された領域をフォトレジストが完全に覆って、配線がエッチングされるのを防止することができる。 Alternatively, the semiconductor substrate may have a plurality of pads surrounded by a passivation film, and the step (c) may include forming a photoresist from the periphery of the plurality of pads to the resin protrusions. Thereby, it is possible to prevent the wiring from being etched by completely covering the region where the plurality of wirings are arranged with the photoresist.
本発明の第2の態様に係る半導体装置の製造方法は、半導体基板の主面上に樹脂材料を配置してベークキュアすることにより、樹脂突起を形成する工程(a)と、樹脂突起上に延在する複数の配線を形成する工程(b)と、複数の配線が配置された領域間の樹脂突起の縁部を覆うフォトレジストを形成する工程(c)と、複数の配線及びフォトレジストをマスクとして用いて樹脂突起の一部をエッチングする工程(d)と、半導体基板の主面をスクラバー洗浄する工程(e)とを備える。 The method of manufacturing a semiconductor device according to the second aspect of the present invention includes a step (a) of forming a resin protrusion by disposing a resin material on a main surface of a semiconductor substrate and baking the resin material, and extending onto the resin protrusion. A step (b) of forming a plurality of existing wirings, a step (c) of forming a photoresist covering the edge of the resin protrusion between the regions where the plurality of wirings are arranged, and a mask for the plurality of wirings and the photoresist. And a step (d) of etching a part of the resin protrusion and a step (e) of scrubber cleaning the main surface of the semiconductor substrate.
本発明の第2の態様によれば、スクラバー洗浄によってはデポ物が除去され難い樹脂突起の縁部を覆うフォトレジストをマスクの一部として用いて、樹脂突起の一部がエッチングされる。従って、樹脂コアバンプにおいて複数の配線が配置された領域間の樹脂突起の少なくとも一部をエッチングによって除去する際に、配線がエッチングされても、金属粒子が配線から分離して樹脂突起に付着することによる配線間の絶縁性の低下を抑制することができる。 According to the second aspect of the present invention, a part of the resin protrusion is etched using a photoresist covering the edge of the resin protrusion, which is difficult to remove deposits by scrubber cleaning, as a part of the mask. Therefore, when removing at least a part of the resin protrusion between the regions where the plurality of wirings are arranged in the resin core bump by etching, even if the wiring is etched, the metal particles are separated from the wiring and adhere to the resin protrusion. Therefore, it is possible to suppress a decrease in insulation between the wirings.
以上において、半導体装置の製造方法が、工程(e)の後に、フォトレジストを除去する工程(f)をさらに備えるようにしても良い。それにより、エッチングによってフォトレジストに付着したデポ物をリフトオフすることができる。 In the above, the semiconductor device manufacturing method may further include a step (f) of removing the photoresist after the step (e). Thereby, the deposit attached to the photoresist by etching can be lifted off.
また、工程(b)が、シード層及び金の導電層を含む複数の配線を形成することを含むようにしても良い。その場合には、樹脂コアバンプにおいて複数の配線が配置された領域間の樹脂突起の少なくとも一部をエッチングによって除去する際に、金の粒子が導電層から分離して樹脂突起に付着することによる配線間の絶縁性の低下を抑制することができる。 The step (b) may include forming a plurality of wirings including a seed layer and a gold conductive layer. In that case, when removing at least part of the resin protrusions between the regions where a plurality of wirings are arranged in the resin core bump by etching, the gold particles are separated from the conductive layer and attached to the resin protrusions. It is possible to suppress a decrease in insulating properties.
本発明の第3の態様に係る半導体装置は、半導体基板と、半導体基板の主面上に配置された樹脂突起と、樹脂突起上に延在する複数の配線とを備え、樹脂突起の一部で構成されて配線を支持する支持部が、半導体基板側において配線の幅以上の第1の幅を有し、配線側において第1の幅よりも大きい第2の幅を有する。 A semiconductor device according to a third aspect of the present invention includes a semiconductor substrate, a resin protrusion disposed on the main surface of the semiconductor substrate, and a plurality of wirings extending on the resin protrusion, and a part of the resin protrusion The supporting portion configured to support the wiring has a first width equal to or larger than the width of the wiring on the semiconductor substrate side, and a second width larger than the first width on the wiring side.
本発明の第3の態様によれば、支持部が配線の両側から庇状に突出した形状を有して配線を安定的に支持する一方、半導体基板側における接着剤の排出性が確保される。従って、実装時における接着剤の排出性を確保しながら、樹脂コアバンプの強度を向上させた半導体装置を提供することができる。 According to the third aspect of the present invention, the support portion has a shape protruding in a hook shape from both sides of the wiring and stably supports the wiring, while ensuring the dischargeability of the adhesive on the semiconductor substrate side. . Therefore, it is possible to provide a semiconductor device in which the strength of the resin core bump is improved while ensuring the dischargeability of the adhesive during mounting.
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
<半導体装置>
図1は、本発明の一実施形態に係る半導体装置の構成例を示す平面図であり、図2は、図1に示す半導体装置の実装工程を示す断面図である。図2には、図1に示すII−IIにおける半導体装置の断面が示されている。図1及び図2に示すように、半導体装置1は、半導体基板10と、半導体基板10の主面(図1に示す面)上に配置された樹脂突起11と、樹脂突起11上に延在する複数の配線12とを含んでいる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same referential mark is attached | subjected to the same component and the overlapping description is abbreviate | omitted.
<Semiconductor device>
FIG. 1 is a plan view showing a configuration example of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view showing a mounting process of the semiconductor device shown in FIG. FIG. 2 shows a cross section of the semiconductor device taken along line II-II shown in FIG. As shown in FIGS. 1 and 2, the
半導体基板10は、例えば、半導体チップであっても良い。半導体基板10は、パッシベーション膜10bに周囲が囲まれた複数のパッド(電極)10aを有している。また、半導体基板10には、トランジスター又はダイオード等の能動素子、抵抗又はキャパシター等の受動素子、又は、能動素子又は受動素子に電気的に接続された配線を含む回路10cが形成されている。
The
例えば、トランジスターは、シリコン基板上にゲート絶縁膜を介して配置されたゲート電極と、ゲート電極の両側のシリコン基板内に形成された不純物領域であるソース及びドレインとを有している。また、複数の配線を含む配線層が、シリコン基板上に層間絶縁膜を介して配置されており、層間絶縁膜及び配線層は、必要に応じて多層構造を有しても良い。 For example, a transistor has a gate electrode disposed on a silicon substrate via a gate insulating film, and a source and a drain which are impurity regions formed in the silicon substrate on both sides of the gate electrode. In addition, a wiring layer including a plurality of wirings is disposed on the silicon substrate via an interlayer insulating film, and the interlayer insulating film and the wiring layer may have a multilayer structure as necessary.
回路10cの配線の一部は、パッド10aを構成している。図1には、図中の縦方向に2列に配列された18個のパッド10aが示されているが、列の数及びパッド10aの数は任意である。回路10cの配線は、例えば、アルミニウム(Al)又は銅(Cu)等を含んでいる。
Part of the wiring of the
また、回路10cを保護するために、配線層上には、パッド10aに対応する位置に開口が設けられたパッシベーション膜10bが配置されている。パッシベーション膜10bは、例えば、窒化ケイ素(Si3N4)又はニ酸化ケイ素(SiO2)等の絶縁膜で構成される。
In order to protect the
半導体基板10上に配置された樹脂突起11は、例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB:benzocyclobutene)、ポリベンゾオキサゾール(PBO:polybenzoxazole)、又は、フェノール系樹脂等の樹脂で構成される。
The
半導体基板10及び樹脂突起11上に配置された複数の配線12は、複数のパッド10aにそれぞれ接続され、パッド10aを介して回路10cに電気的に接続されている。配線12は、例えば、チタンタングステン(TiW)等のシード層と、シード層上に配置された金(Au)等の導電層とを含んでいる。
The plurality of
図2に示すように、半導体装置1をベース基板2にフリップチップ実装することにより、電子モジュールが構成される。ベース基板2は、主面(図中の上面)に配置された複数の接続パッド21を含んでいる。ベース基板2の主面上に接着剤3が配置されて、複数の配線12がそれぞれの接続パッド21に電気的に接続されるように半導体装置1がベース基板2に実装される。接着剤3としては、例えば、エポキシ系又はアクリル系の熱可塑性の樹脂等が用いられる。熱可塑性の樹脂は、加熱によって軟化して成形できるようになり、冷却すれば固化する特性を有する。
As shown in FIG. 2, an electronic module is configured by flip-chip mounting the
例えば、ベース基板2の主面において2列の接続パッド21の内側の領域に接着剤3が配置される。次に、ベース基板2上に半導体装置1が載置され、加熱によって接着剤3を軟化させながら半導体装置1がベース基板2に押圧される。軟化した接着剤3は、半導体装置1がベース基板2に押圧された際に、半導体装置1の2列の樹脂突起11の外側の領域まで広がることが望ましい。その状態で電子モジュールを冷却すると、接着剤3が固化して、半導体装置1がベース基板2に固定される。
For example, the adhesive 3 is disposed in a region inside the two rows of
あるいは、図2に示す半導体装置1及びベース基板2の位置を逆にして、半導体基板10の主面において2列の樹脂突起11の内側の領域に接着剤3が配置されても良い。次に、半導体装置1上にベース基板2が載置され、加熱によって接着剤3を軟化させながらベース基板2が半導体装置1に押圧される。軟化した接着剤3は、ベース基板2が半導体装置1に押圧された際に、半導体装置1の2列の樹脂突起11の外側の領域まで広がることが望ましい。その状態で電子モジュールを冷却すると、接着剤3が固化して、半導体装置1がベース基板2に固定される。
Alternatively, the position of the
図3は、図1に示すIII−IIIにおける半導体装置の一部を拡大して示す断面図である。図3に示すように、複数の配線12が配置された領域間の樹脂突起11の少なくとも一部が除去されて複数の溝11aが形成され、両側が溝11aで囲まれた樹脂突起11の一部が、配線12を支持する支持部11bを構成している。
3 is an enlarged cross-sectional view of a part of the semiconductor device taken along line III-III shown in FIG. As shown in FIG. 3, at least a part of the
このように、樹脂突起11に複数の溝11aを形成することにより、実装時における接着剤の排出性及び樹脂コアバンプの圧縮特性が調整される。例えば、パッシベーション膜10b上に配置された樹脂突起11の高さHは、13μm〜28μmの範囲内であり、樹脂突起11に形成された溝11aの深さDは、5μm〜10μmの範囲内である。
In this manner, by forming the plurality of
本実施形態においては、樹脂突起11の一部で構成されて配線12を支持する支持部11bが、半導体基板10側において配線12の幅W0以上の第1の幅W1を有しており、配線12側において第1の幅W1よりも大きい第2の幅W2を有している。それにより、支持部11bが配線12の両側から庇状に突出した形状を有して配線12を安定的に支持する一方、半導体基板10側における接着剤の排出性が確保される。従って、実装時における接着剤の排出性を確保しながら、樹脂コアバンプの強度を向上させた半導体装置1を提供することができる。
In the present embodiment, the
<半導体装置の製造方法1>
次に、本発明の第1の実施形態に係る半導体装置の製造方法について説明する。
図4〜図12は、本発明の第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。図4〜図12には、図1に示すII−IIにおける半導体装置の一部の断面が示されている。
<Semiconductor
Next, a method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described.
4 to 12 are process cross-sectional views illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention. 4 to 12 show a partial cross section of the semiconductor device taken along line II-II shown in FIG.
第1の工程において、図4に示すように、パッシベーション膜10bに周囲が囲まれた複数のパッド10aを有する半導体基板10が用意される。半導体基板10の詳細については、図1及び図2を参照しながら説明した通りである。
In the first step, as shown in FIG. 4, a
次に、第2の工程において、半導体基板10の主面上に樹脂材料を配置してベークキュアすることにより、樹脂突起11が形成される。例えば、半導体基板10の主面上に液状の感光性樹脂材料(例えば、感光性ポリイミド)を塗布し、フォトリソグラフィー技術によって露光及び現像を行うことにより、図5に示すように、半導体基板10の主面上に樹脂材料11cが配置される。その後、半導体基板10を熱処理して、樹脂材料11cをベークキュアすることにより、図6に示すように、樹脂コアバンプのコアとなる樹脂突起11が形成される。
Next, in the second step, the
次に、第3の工程において、複数のパッド10aにそれぞれ電気的に接続されると共に樹脂突起11上に延在する複数の配線12が形成される。例えば、図7に示すように、スパッター法によって、半導体基板10の主面の全面にチタンタングステン(TiW)等のシード層12aが形成され、さらに、シード層12a上に金(Au)等の導電層12bが形成される。
Next, in a third step, a plurality of
その後、図8に示すように、フォトリソグラフィー技術によって、所望の配線パターンを有するフォトレジストPH1が導電層12b上に形成される。このフォトレジストPH1をマスクとして用いて、配線領域以外の導電層12bが、エッチングによって除去される。
Thereafter, as shown in FIG. 8, a photoresist PH1 having a desired wiring pattern is formed on the
また、エッチングによってダメージを受けたフォトレジストPH1が剥離され、配線領域の導電層12bをマスクとして用いて、配線領域以外のシード層12aがエッチングによって除去される。その結果、図9に示すように、パターニングされたシード層12a及び導電層12bを含み、半導体装置の接続端子を構成する複数の配線12が形成される。
Further, the photoresist PH1 damaged by etching is peeled off, and the
次に、第4の工程において、図10に示すように、複数の配線12を覆うフォトレジストPH2が形成される。次に、第5の工程において、フォトレジストPH2をマスクとして用いて、樹脂突起11の一部がエッチングされる。それにより、図11に示すように、樹脂突起11に溝11aが形成される。
Next, in a fourth step, as shown in FIG. 10, a photoresist PH2 that covers the plurality of
第5の工程におけるエッチングとしては、例えば、ドライエッチングの一種である反応性イオンエッチング(RIE: Reactive Ion Etching)が用いられる。反応性イオンエッチングによれば、通常のドライエッチングと異なり、異方性エッチングも可能となる。 As the etching in the fifth step, for example, reactive ion etching (RIE) which is a kind of dry etching is used. Reactive ion etching enables anisotropic etching unlike ordinary dry etching.
第4の工程において形成されるフォトレジストPH2の膜厚は、樹脂突起11を構成する樹脂材料とのエッチングレートの比を加味して決定される。例えば、フォトレジストPH2と樹脂材料とのエッチングレートの比が3:1である場合に、樹脂材料を5μmエッチングするためには、フォトレジストPH2の膜厚は15μm以上必要である。
The film thickness of the photoresist PH2 formed in the fourth step is determined in consideration of the ratio of the etching rate with the resin material constituting the
次に、第6の工程において、半導体基板10の主面がスクラバー洗浄される。例えば、半導体装置を洗浄装置内に配置し、洗浄液として水等の溶媒を噴霧して洗浄を行うことにより、エッチングによって半導体基板10の主面に付着したデポ物が除去される。次に、第7の工程において、フォトレジストPH2が除去される。それにより、エッチングによってフォトレジストPH2に付着したデポ物をリフトオフすることができる。その結果、図12に示すような半導体装置が得られる。
Next, in the sixth step, the main surface of the
第1の実施形態に係る半導体装置の製造方法によれば、樹脂コアバンプの複数の配線12を覆うフォトレジストPH2をマスクとして用いて、樹脂突起11の一部がエッチングされる。従って、樹脂コアバンプにおいて複数の配線12が配置された領域間の樹脂突起11の少なくとも一部をエッチングによって除去する際に、配線12がエッチングされないようにして、金属粒子が配線12から分離して樹脂突起11に付着することによる配線12間の絶縁性の低下を抑制することができる。
According to the manufacturing method of the semiconductor device according to the first embodiment, a part of the
例えば、シード層12a及び金の導電層12bを含む複数の配線12が形成される場合には、樹脂コアバンプにおいて複数の配線12が配置された領域間の樹脂突起11の少なくとも一部をエッチングによって除去する際に、金の粒子が導電層12bから分離して樹脂突起11に付着することによる配線12間の絶縁性の低下を抑制することができる。
For example, when a plurality of
また、第4の工程において、少なくとも複数の配線12上にフォトレジストPH2が形成されても良い。それにより、エッチングによって樹脂突起11に形成される溝11a(図3)の幅をなるべく大きくして、半導体装置の実装時において接着剤の排出性を向上させることができる。例えば、複数の配線12とフォトレジストPH2との間のアライメント誤差を考慮して、フォトレジストPH2の縁部が複数の配線12の縁部よりも平均で5μm程度外側に位置するようにフォトレジストPH2が形成されても良い。
In the fourth step, a photoresist PH2 may be formed on at least the plurality of
あるいは、第4の工程において、樹脂突起11上において複数の配線12が配置された領域よりも広い領域上にフォトレジストPH2が形成されても良い。それにより、エッチングされずに残った樹脂突起11で構成されて配線12を支持する支持部11b(図3)の最大幅を配線12の幅よりも大きくして、樹脂コアバンプの強度を向上させることができる。
Alternatively, in the fourth step, the photoresist PH2 may be formed on a region wider than the region where the plurality of
その場合に、第5の工程において、複数の配線12の下方に位置する樹脂突起11がサイドエッチングされない程度に樹脂突起11の一部をエッチングするようにしても良い。それにより、支持部11b(図3)の最小幅を配線12の幅よりも大きくして、樹脂コアバンプの強度をさらに向上させることができる。
In that case, in the fifth step, a part of the
あるいは、第4の工程において、複数のパッド10aの周囲から樹脂突起11にかけてフォトレジストPH2が形成されても良い。それにより、複数の配線12が配置された領域をフォトレジストPH2が完全に覆って、配線12がエッチングされるのを防止することができる。
Alternatively, in the fourth step, the photoresist PH2 may be formed from the periphery of the plurality of
<半導体装置の製造方法2>
次に、本発明の第2の実施形態に係る半導体装置の製造方法について説明する。第2の実施形態において、第1の工程〜第3の工程は第1の実施形態におけるのと同様であるので、それらの説明を省略する。
<Semiconductor
Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described. In the second embodiment, the first step to the third step are the same as those in the first embodiment, and thus the description thereof is omitted.
図13は、本発明の第2の実施形態に係る半導体装置の製造方法を説明するための平面図であり、図14は、図13に示すXIV−XIVにおける半導体装置の一部を拡大して示す断面図である。第4の工程において、図13及び図14に示すように、複数の配線12が形成された領域間の樹脂突起11の縁部を覆うフォトレジストPH3が形成される。
FIG. 13 is a plan view for explaining the method for manufacturing a semiconductor device according to the second embodiment of the present invention. FIG. 14 is an enlarged view of a part of the semiconductor device in the XIV-XIV shown in FIG. It is sectional drawing shown. In the fourth step, as shown in FIGS. 13 and 14, a photoresist PH3 is formed to cover the edge of the
次に、第5の工程において、複数の配線12及びフォトレジストPH3をマスクとして用いて、樹脂突起11の一部がエッチングされる。それにより、図15に示すように、樹脂突起11に溝11aが形成される。第5の工程におけるエッチングとしては、例えば、反応性イオンエッチングが用いられる。
Next, in the fifth step, a part of the
樹脂突起11の一部をエッチングによって除去する際に配線12もエッチングされるが、複数の配線12が形成された領域間の樹脂突起11の縁部がフォトレジストPH3によって覆われているので、複数の配線12が形成された領域間の樹脂突起11の縁部に金属粒子が再デポジションされることはない。
When part of the
次に、第6の工程において、半導体基板10の主面がスクラバー洗浄される。それにより、エッチングによって半導体基板10の主面に付着した金属粒子を含むデポ物が除去される。さらに、第7の工程において、フォトレジストPH3が除去される。それにより、エッチングによってフォトレジストPH3に付着した金属粒子を含むデポ物をリフトオフすることができる。
Next, in the sixth step, the main surface of the
第2の実施形態に係る半導体装置の製造方法によれば、スクラバー洗浄によってはデポ物が除去され難い樹脂突起11の縁部を覆うフォトレジストPH3をマスクの一部として用いて、樹脂突起11の一部がエッチングされる。従って、樹脂コアバンプにおいて複数の配線12が配置された領域間の樹脂突起11の少なくとも一部をエッチングによって除去する際に、配線12がエッチングされても、金属粒子が配線12から分離して樹脂突起11に付着することによる配線12間の絶縁性の低下を抑制することができる。
According to the method of manufacturing a semiconductor device according to the second embodiment, the photoresist PH3 that covers the edge of the
例えば、シード層12a及び金の導電層12bを含む複数の配線12が形成される場合には、樹脂コアバンプにおいて複数の配線12が配置された領域間の樹脂突起11の少なくとも一部をエッチングによって除去する際に、金の粒子が導電層12bから分離して樹脂突起11に付着することによる配線12間の絶縁性の低下を抑制することができる。
For example, when a plurality of
<半導体装置の製造方法3>
図16は、本発明の第3の実施形態に係る半導体装置の製造方法を説明するための平面図である。第3の実施形態においては、第4の工程において形成されるフォトレジストPH3の形状が、第2の実施形態におけるのと異なっている。
<Semiconductor
FIG. 16 is a plan view for explaining the method for manufacturing the semiconductor device according to the third embodiment of the present invention. In the third embodiment, the shape of the photoresist PH3 formed in the fourth step is different from that in the second embodiment.
即ち、図13においては、複数の配線12上にフォトレジストPH3が形成されていないが、図16においては、複数の配線12上にもフォトレジストPH3が形成されている。それにより、フォトレジストPH3の形状が連続的となって、樹脂突起11の縁部を隙間なく覆うことができる。その他の点に関しては、第3の実施形態は、第2の実施形態と同様でも良い。
That is, the photoresist PH3 is not formed on the plurality of
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。例えば、以上説明した実施形態の内から選択された複数の実施形態を組み合わせて実施することも可能である。 The present invention is not limited to the embodiments described above, and many modifications can be made within the technical idea of the present invention by those having ordinary knowledge in the technical field. For example, it is possible to combine a plurality of embodiments selected from the embodiments described above.
1…半導体装置、2…ベース基板、3…接着剤、10…半導体基板、10a…パッド、10b…パッシベーション膜、10c…回路、11…樹脂突起、11a…溝、11b…支持部、11c…樹脂材料、12…配線、12a…シード層、12b…導電層、21…接続パッド、PH1〜PH3…フォトレジスト
DESCRIPTION OF
Claims (9)
前記樹脂突起上に延在する複数の配線を形成する工程(b)と、
前記複数の配線を覆うフォトレジストを形成する工程(c)と、
前記フォトレジストをマスクとして用いて前記樹脂突起の一部をエッチングする工程(d)と、
前記半導体基板の主面をスクラバー洗浄する工程(e)と、
を備える半導体装置の製造方法。 A step (a) of forming a resin protrusion by disposing and baking a resin material on the main surface of the semiconductor substrate;
A step (b) of forming a plurality of wirings extending on the resin protrusion;
Forming a photoresist covering the plurality of wirings (c);
Etching part of the resin protrusions using the photoresist as a mask (d);
Scrubber cleaning the main surface of the semiconductor substrate (e);
A method for manufacturing a semiconductor device comprising:
前記樹脂突起上に延在する複数の配線を形成する工程(b)と、
前記複数の配線が配置された領域間の前記樹脂突起の縁部を覆うフォトレジストを形成する工程(c)と、
前記複数の配線及び前記フォトレジストをマスクとして用いて前記樹脂突起の一部をエッチングする工程(d)と、
前記半導体基板の主面をスクラバー洗浄する工程(e)と、
を備える半導体装置の製造方法。 A step (a) of forming a resin protrusion by disposing and baking a resin material on the main surface of the semiconductor substrate;
A step (b) of forming a plurality of wirings extending on the resin protrusion;
Forming a photoresist covering an edge of the resin protrusion between the regions where the plurality of wirings are disposed;
Etching part of the resin protrusions using the plurality of wirings and the photoresist as a mask (d);
Scrubber cleaning the main surface of the semiconductor substrate (e);
A method for manufacturing a semiconductor device comprising:
前記半導体基板の主面上に配置された樹脂突起と、
前記樹脂突起上に延在する複数の配線と、
を備え、前記樹脂突起の一部で構成されて前記配線を支持する支持部が、前記半導体基板側において前記配線の幅以上の第1の幅を有し、前記配線側において前記第1の幅よりも大きい第2の幅を有する半導体装置。 A semiconductor substrate;
A resin protrusion disposed on the main surface of the semiconductor substrate;
A plurality of wires extending on the resin protrusion;
A support portion configured to support a part of the resin protrusion and having a first width equal to or larger than the width of the wiring on the semiconductor substrate side, and the first width on the wiring side. A semiconductor device having a second width larger than the first width.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016211345A JP2018073968A (en) | 2016-10-28 | 2016-10-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016211345A JP2018073968A (en) | 2016-10-28 | 2016-10-28 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018073968A true JP2018073968A (en) | 2018-05-10 |
Family
ID=62114272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016211345A Pending JP2018073968A (en) | 2016-10-28 | 2016-10-28 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018073968A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023157626A1 (en) * | 2022-02-16 | 2023-08-24 | ローム株式会社 | Semiconductor device |
-
2016
- 2016-10-28 JP JP2016211345A patent/JP2018073968A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023157626A1 (en) * | 2022-02-16 | 2023-08-24 | ローム株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4611943B2 (en) | Semiconductor device | |
| US7285867B2 (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| US7977789B2 (en) | Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same | |
| US8492896B2 (en) | Semiconductor apparatus and semiconductor apparatus unit | |
| CN112233989B (en) | Stacked package structure and forming method thereof | |
| CN101183668B (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
| JP4564166B2 (en) | Method for forming wafer passivation layer | |
| KR100652443B1 (en) | Wafer level package having a redistribution layer and a method of forming the same | |
| US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
| US7176572B2 (en) | Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| US20120098121A1 (en) | Conductive feature for semiconductor substrate and method of manufacture | |
| US20100283150A1 (en) | Semiconductor device | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| WO2011058680A1 (en) | Semiconductor device | |
| JP2016213238A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR101926713B1 (en) | Semiconductor package and method of fabricating the same | |
| US9524944B2 (en) | Method for fabricating package structure | |
| JP2004349610A (en) | Semiconductor device and method of manufacturing the same | |
| JP2018073968A (en) | Semiconductor device and manufacturing method thereof | |
| WO2007064073A1 (en) | Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same | |
| JP3976043B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3972211B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2019004065A (en) | Semiconductor device and method of manufacturing the same | |
| JP2018157126A (en) | Semiconductor device and manufacturing method thereof | |
| JP4722690B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180907 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181120 |