JP2018073967A - Semiconductor device, solid-state image pickup device and manufacturing method - Google Patents
Semiconductor device, solid-state image pickup device and manufacturing method Download PDFInfo
- Publication number
- JP2018073967A JP2018073967A JP2016211286A JP2016211286A JP2018073967A JP 2018073967 A JP2018073967 A JP 2018073967A JP 2016211286 A JP2016211286 A JP 2016211286A JP 2016211286 A JP2016211286 A JP 2016211286A JP 2018073967 A JP2018073967 A JP 2018073967A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating film
- metal
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/019—
-
- H10W72/90—
-
- H10W72/931—
-
- H10W72/934—
-
- H10W80/168—
-
- H10W80/732—
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】2枚の基板を貼り合わせて構成する際に、より接合強度を向上させることができるようにする。【解決手段】金属で形成された第1の電極を有する第1の基板と、第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、第1の基板及び第2の基板の少なくとも一方の貼合せ面には、それらの貼合せ面の接合後の熱処理時における金属の隆起に応じた開口が形成された絶縁膜が成膜されており、第1の電極と第2の電極とは、絶縁膜の開口で金属接合されている半導体装置が提供される。本技術は、例えば、CMOSイメージセンサ等の固体撮像装置に適用することができる。【選択図】図2PROBLEM TO BE SOLVED: To further improve the bonding strength when two substrates are laminated to form a structure. SOLUTION: A first substrate having a first electrode made of metal and a second substrate having a second electrode made of metal, which is bonded to the first substrate, An insulating film is formed on at least one of the bonded surfaces of the first substrate and the second substrate so as to have openings corresponding to the uplift of the metal during the heat treatment after the bonded surfaces are bonded. A semiconductor device is provided in which the first electrode and the second electrode are metal-bonded at an opening of an insulating film. This technology can be applied to a solid-state image sensor such as a CMOS image sensor, for example. [Selection diagram] Fig. 2
Description
本技術は、半導体装置、固体撮像装置、及び、製造方法に関し、特に、2枚の基板を貼り合わせて構成する際に、より接合強度を向上させることができるようにした半導体装置、固体撮像装置、及び、製造方法に関する。 The present technology relates to a semiconductor device, a solid-state imaging device, and a manufacturing method, and more particularly, a semiconductor device and a solid-state imaging device that can further improve the bonding strength when two substrates are bonded to each other. And a manufacturing method.
従来、2次元構造の半導体装置の高集化は、微細プロセスの導入と実装密度の向上によって実現されてきたが、これらによる2次元構造の高集化には、物理的な限界がある。そこで、さらなる半導体装置の小型化及び画素の高密度化を実現するため、3次元構造の半導体装置が開発されている。 Conventionally, high concentration of a semiconductor device having a two-dimensional structure has been realized by introduction of a fine process and improvement of mounting density. However, high concentration of a two-dimensional structure by these has physical limitations. Therefore, in order to realize further downsizing of the semiconductor device and higher density of pixels, a semiconductor device having a three-dimensional structure has been developed.
例えば、特許文献1には、2枚の基板を積層させて貼り合わせた3次元構造の半導体装置が提案されている。この特許文献1では、第1配線層と第2配線層との接合面に配置されたダミー電極同士を接合させて、金属接合が行われる面積を増大させることで、半導体部材同士を強固に接合できるようにしている。
For example,
ところで、3次元構造の半導体装置において、2枚の基板を積層させて貼り合わせる際に、より強固に接合するために、様々な構造が提案されているが、その接合強度が十分でない場合があり、より接合強度を向上させることができる構造が望まれている。 By the way, in a semiconductor device having a three-dimensional structure, various structures have been proposed in order to bond more firmly when two substrates are stacked and bonded, but the bonding strength may not be sufficient. Therefore, a structure that can further improve the bonding strength is desired.
本技術はこのような状況に鑑みてなされたものであり、2枚の基板を貼り合わせて構成する際に、より接合強度を向上させることができるようにするものである。 This technique is made in view of such a situation, and makes it possible to further improve the bonding strength when two substrates are bonded to each other.
本技術の一側面の半導体装置は、金属で形成された第1の電極を有する第1の基板と、前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面には、それらの貼合せ面の接合後の熱処理時における前記金属の隆起に応じた開口が形成された絶縁膜が成膜されており、前記第1の電極と前記第2の電極とは、前記絶縁膜の開口で金属接合されている半導体装置である。 A semiconductor device according to one aspect of the present technology includes a first substrate having a first electrode formed of metal, and a substrate bonded to the first substrate, the second electrode formed of metal And at least one bonding surface of the first substrate and the second substrate according to the metal bulge during the heat treatment after the bonding of the bonding surfaces. An insulating film in which an opening is formed is formed, and the first electrode and the second electrode are a semiconductor device in which metal bonding is performed at the opening of the insulating film.
本技術の一側面の固体撮像装置は、金属で形成された第1の電極を有する第1の基板としての、光電変換部を含む複数の画素が2次元配列された画素領域を有するセンサ基板と、前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板としての、所定の回路を有する回路基板とを備え、前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面には、それらの貼合せ面の接合後の熱処理時における前記金属の隆起に応じた開口が形成された絶縁膜が成膜されており、前記第1の電極と前記第2の電極とは、前記絶縁膜の開口で金属接合されている固体撮像装置である。 A solid-state imaging device according to one aspect of the present technology includes a sensor substrate having a pixel region in which a plurality of pixels including a photoelectric conversion unit are two-dimensionally arranged as a first substrate having a first electrode made of metal. A circuit board having a predetermined circuit as a second substrate having a second electrode formed of metal, the substrate being bonded to the first substrate, and the first substrate and An insulating film is formed on at least one bonding surface of the second substrate, in which an opening corresponding to the protrusion of the metal at the time of heat treatment after the bonding of the bonding surfaces is formed. The first electrode and the second electrode are solid-state imaging devices that are metal-bonded at the opening of the insulating film.
本技術の一側面の半導体装置及び固体撮像装置においては、金属で形成された第1の電極を有する第1の基板及び金属で形成された第2の電極を有する第2の基板の少なくとも一方の貼合せ面に、それらの貼合せ面の接合後の熱処理時における前記金属の隆起に応じた開口が形成された絶縁膜が成膜され、前記第1の電極と前記第2の電極とが、前記絶縁膜の開口で金属接合される。 In the semiconductor device and the solid-state imaging device according to one aspect of the present technology, at least one of a first substrate having a first electrode made of metal and a second substrate having a second electrode made of metal An insulating film in which an opening corresponding to the protrusion of the metal at the time of heat treatment after bonding of the bonding surfaces is formed on the bonding surface, and the first electrode and the second electrode, Metal bonding is performed at the opening of the insulating film.
本技術の一側面の製造方法は、金属で形成された第1の電極を有する第1の基板と、金属で形成された第2の電極を有する第2の基板とを貼り合わせ、熱処理によって、前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面に成膜された絶縁膜に形成される開口で、前記金属が隆起することで、前記第1の電極と前記第2の電極とが金属接合される半導体装置の製造方法である。 A manufacturing method according to one aspect of the present technology is a method in which a first substrate having a first electrode formed of metal and a second substrate having a second electrode formed of metal are bonded to each other by heat treatment, In the opening formed in the insulating film formed on the bonding surface of at least one of the first substrate and the second substrate, the metal is raised so that the first electrode and the second substrate are raised. A method of manufacturing a semiconductor device in which an electrode is metal-bonded.
本技術の一側面の製造方法においては、金属で形成された第1の電極を有する第1の基板と、金属で形成された第2の電極を有する第2の基板とが貼り合わせられ、熱処理によって、前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面に成膜された絶縁膜に形成される開口で、前記金属が隆起されて、前記第1の電極と前記第2の電極とが金属接合される。 In the manufacturing method according to one aspect of the present technology, a first substrate having a first electrode made of metal and a second substrate having a second electrode made of metal are bonded together, and heat treatment is performed. Thus, the metal is raised in the opening formed in the insulating film formed on the bonding surface of at least one of the first substrate and the second substrate, and the first electrode and the second These electrodes are metal-bonded.
本技術の一側面によれば、2枚の基板を貼り合わせて構成する際に、より接合強度を向上させることができる。 According to one aspect of the present technology, the bonding strength can be further improved when two substrates are bonded to each other.
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。 Note that the effects described here are not necessarily limited, and may be any of the effects described in the present disclosure.
以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。 Hereinafter, embodiments of the present technology will be described with reference to the drawings. The description will be made in the following order.
1.固体撮像装置の概略構成例
2.固体撮像装置の構成例
3.固体撮像装置の製造工程の流れ
4.電子機器の構成例
5.応用例
1. 1. Schematic configuration example of solid-
<1.固体撮像装置の概略構成例> <1. Schematic configuration example of solid-state imaging device>
図1は、本技術を適用した固体撮像装置の一実施の形態の構成を示す図である。 FIG. 1 is a diagram illustrating a configuration of an embodiment of a solid-state imaging device to which the present technology is applied.
図1において、固体撮像装置1は、センサ基板としての第1基板11と、この第1基板11に対して積層された状態で貼り合わされた回路基板としての第2基板21とからなる3次元構造の半導体装置である。この固体撮像装置1は、例えば、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等のイメージセンサとして構成される。
In FIG. 1, the solid-
固体撮像装置1において、第1基板11には、光電変換部を含む複数の画素12が規則的に2次元配列された画素領域13が設けられている。この画素領域13では、複数の画素駆動線14が行方向に配線され、複数の垂直信号線15が列方向に配線されており、1つの画素12が、1本の画素駆動線14と1本の垂直信号線15とに接続される状態で配置されている。
In the solid-
また、各画素12には、光電変換部と、フローティングディフュージョン(FD:Floating Diffusion)と、複数のトランジスタ等で構成された画素回路とが設けられる。なお、複数の画素12で、画素回路の一部を共有している場合もある。
Each
一方で、第2基板21には、垂直駆動回路22、カラム信号処理回路23、水平駆動回路24、及びシステム制御回路25などの周辺回路が設けられている。
On the other hand, the
<2.固体撮像装置の構成例> <2. Configuration Example of Solid-State Imaging Device>
(基本構造)
図2は、図1の固体撮像装置1の構造(の一部)を示す要部断面図である。以下、この要部断面図を参照して、固体撮像装置1の詳細な構成を説明する。
(Basic structure)
FIG. 2 is a cross-sectional view of a principal part showing a structure (a part) of the solid-
図2において、固体撮像装置1は、絶縁膜107−2を挟持した状態で、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが対向配置されて、第1基板11と第2基板21とが貼り合わされた3次元構造の半導体装置である。
In FIG. 2, in the solid-
第1基板11においては、半導体ウェハ(不図示)の表面層に成膜された酸化膜101−1に、各層を貫通するTLV(Through Layer Via)104−1や配線層などが形成される。TLV104−1には、銅(Cu)等の金属膜106−1が充填されている。
In the
一方で、第2基板21においては、半導体ウェハ100−2の表面層に成膜された酸化膜101−2に、TLV104−2や配線層などが形成される。TLV104−2には、銅(Cu)等の金属膜106−2が充填されている。
On the other hand, in the
すなわち、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとを貼り合わせることで、TLV104−1に充填された金属膜106−1と、TLV104−2に充填された金属膜106−2とによる金属接合が行われることになる。
That is, by bonding the
また、図2において、第2基板21の第2貼合せ面21S側には、所定の開口部(溝部)が形成された絶縁膜107−2が成膜されている。絶縁膜107−2の材料としては、例えば、窒化膜(P-SiN)や酸化膜(P-SiO)のほか、窒化膜に炭素がドープされたもの(P-SiCN)やP-SiONなどを用いることができる。つまり、絶縁膜107−2は、バリア絶縁膜であって、シリコン系の絶縁膜とすることができる。
In FIG. 2, an insulating film 107-2 having a predetermined opening (groove) is formed on the
絶縁膜107−2に形成される開口部は、TLV104−1とTLV104−2に対応する位置に形成される開口であって、第1貼合せ面11Sと第2貼合せ面21Sとの接合後の熱処理時における、TLV104−1とTLV104−2にそれぞれ充填された金属膜106−1と金属膜106−2の隆起に応じた形状からなる。
The opening formed in the insulating film 107-2 is an opening formed at a position corresponding to the TLV 104-1 and the TLV 104-2, and after the
ここで、図3には、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとの接合時と、その後の熱処理時の様子を模式的に表している。なお、図3においては、第1貼合せ面11Sと第2貼合せ面21Sの付近の構造であって、TLV104−1とTLV104−2を含む構造の一部を拡大して図示している。
Here, FIG. 3 schematically shows the state of joining the
図3Aは、第1貼合せ面11Sと第2貼合せ面21Sとの接合時の様子を模式的に表している。図3Aにおいて、第2貼合せ面21S側には、開口部109−2が形成された絶縁膜107−2が形成されている。また、第1貼合せ面11S側には、TLV104−1が形成された酸化膜101−1に、開口部109−1が形成されている。
FIG. 3A schematically illustrates a state at the time of joining the
そして、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされることで、第1貼合せ面11S側に形成された開口部109−1と、第2貼合せ面21S側に形成された開口部109−2によって、空間110が形成されることになる。
And the opening 109-1 formed in the
図3Bは、接合した後の熱処理時の様子を模式的に表している。なお、この熱処理の条件としては、例えば、150〜450℃の温度で、1時間から12時間程度の間で行うことができる。また、ここでは、TLV104−1,104−2に充填される金属膜106−1,106−2として、銅(Cu)が用いられる場合を一例に説明する。 FIG. 3B schematically shows a state at the time of heat treatment after joining. In addition, as conditions of this heat processing, it can carry out for about 1 to 12 hours at the temperature of 150-450 degreeC, for example. Here, a case where copper (Cu) is used as the metal films 106-1 and 106-2 filled in the TLVs 104-1 and 104-2 will be described as an example.
一般的に、TLV104−1,104−2に、金属膜106−1,106−2として充填される銅(Cu)など、ボリュームの大きい銅(Cu)に熱処理が加わった場合には、いわゆるポンピング現象が発生して、銅(Cu)が隆起することが知られている。本技術では、この熱処理による局所的な銅(Cu)の隆起現象(熱応力による塑性変形)を利用して、銅(Cu)が隆起する高さ(盛り上がる高さ)に合わせて、開口部109−1と開口部109−2から形成される空間110の大きさを調整するようにする。
Generally, when heat treatment is applied to copper (Cu) having a large volume, such as copper (Cu) filled as the metal films 106-1 and 106-2 in the TLVs 104-1 and 104-2, so-called pumping is performed. It is known that the phenomenon occurs and copper (Cu) rises. In the present technology, by utilizing the local copper (Cu) bulging phenomenon (plastic deformation due to thermal stress) due to the heat treatment, the
そして、図3Aの接合時の構造では、開口部109−1と開口部109−2によって、空間110が形成されているため、その後の熱処理時には、図3Bに示すように、TLV104−1,104−2にそれぞれ金属膜106−1,106−2として充填されていた銅(Cu)が隆起して、いわゆるセルフアライン(Self‐Alignment)で、空間110へ押し出される。
3A, since the
その結果として、図3Bに示すように、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとの接合時に形成される空間110において、熱処理時に、TLV104−1,TLV104−2にそれぞれ金属膜106−1,106−2として充填されていた銅(Cu)による金属接合(Cu-Cu接合)が行われ、Cu電極同士が接合されることになる。
As a result, as shown in FIG. 3B, in the
また、このとき、Cu-Cu接合以外の領域は、第1貼合せ面11S側の酸化膜101−1(例えば、SiO2)と、第2貼合せ面21S側の絶縁膜107−2(例えば、P-SiN,P-SiO,P-SiCN,P-SiON)とのプラズマ接合となるため、酸化膜(SiO2)と銅(Cu)との接合部が形成される懸念が少なく、Cu電極同士の接合が可能となるため、より十分な接合性と強度を確保することができる。
At this time, the region other than the Cu-Cu junction includes the oxide film 101-1 (for example, SiO 2 ) on the
従来、TLV等のボリュームの大きい銅(Cu)が搭載される場合に、熱処理が加わったとき、ポンピング現象が発生し、銅(Cu)が隆起して周辺の酸化膜(SiO2)領域において、接合Voidや未接合などが生じる可能性があったが、本技術を用いることで、それを回避することができる。 Conventionally, when copper (Cu) with a large volume such as TLV is mounted, when heat treatment is applied, a pumping phenomenon occurs, and copper (Cu) rises in the surrounding oxide film (SiO 2 ) region, Joining Void or non-joining may occur, but this technique can be used to avoid it.
すなわち、本技術によれば、あらかじめ、熱処理時の銅(Cu)の隆起のボリュームの逃げ場を、空間(図3の空間110に相当)として設けておくことで、隆起した銅(Cu)の金属膜がセルフアラインで、その空間へ押し出される。その結果として、銅(Cu)同士による金属接合(Cu-Cu接合)が行われ、またそれ以外の領域においても、絶縁膜と酸化膜、あるいは絶縁膜同士の接合となり、酸化膜(SiO2)と銅(Cu)との接合部が形成される懸念が少なく、基板を貼り合わせるに際し、全体的に接合強度を向上させることができる。
In other words, according to the present technology, the copper (Cu) metal raised by providing a space (corresponding to the
また、本技術を用いることで、接合強度を向上させるためのダミー電極を配置する必要がないため、ダミー電極を配置することによる容量の問題が解決され、半導体素子の特性を向上させることができる。さらに、ダミー電極を配置しないことで、レイヤを減らすことも可能となる。 Further, by using this technology, it is not necessary to arrange a dummy electrode for improving the bonding strength, so that the capacity problem caused by arranging the dummy electrode can be solved and the characteristics of the semiconductor element can be improved. . Furthermore, it is possible to reduce layers by not arranging dummy electrodes.
(バリエーションの例)
ところで、図2に示した固体撮像装置1の断面構造は、一例であって、他の断面構造を採用することができる。そこで、次に、図4乃至図9を参照して、図1の固体撮像装置1の断面構造のバリエーションの例を説明する。なお、図4には、比較のために、第1基板11と第2基板21との貼合せ面に、バリア絶縁膜としての絶縁膜107を設けない場合の構造を示している。
(Example of variation)
By the way, the cross-sectional structure of the solid-
(一方の貼合せ面にのみ絶縁膜を形成した例)
図5は、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sのうち、一方の貼合せ面にのみ、絶縁膜107を形成した構造の要部断面図である。
(Example in which an insulating film is formed only on one bonding surface)
FIG. 5 is a cross-sectional view of the main part of the structure in which the insulating
図5において、第1貼合せ面11S側のTLV104−1に、金属膜106−1として充填された銅(Cu)と、第2貼合せ面21S側のTLV104−2に、金属膜106−2として充填された銅(Cu)との接合部は、次のような構造となっている。
In FIG. 5, copper (Cu) filled as the metal film 106-1 in the TLV 104-1 on the
すなわち、接合時に、第1貼合せ面11S側の酸化膜101−1に形成された開口部(図3の開口部109−1に相当)と、第2貼合せ面21S側の絶縁膜107−2に形成された開口部(図3の開口部109−2に相当)によって、空間(図3の空間110に相当)が形成される。そして、熱処理時に、この空間には、TLV104−1,104−2に金属膜106−1,106−2として充填されていた銅(Cu)が隆起することで、セルフアラインで押し出されてくる。
That is, at the time of bonding, an opening formed in the oxide film 101-1 on the
その結果として、接合時に形成される空間(図3の空間110に相当)において、熱処理時に、金属膜106−1,106−2として充填されていた銅(Cu)による金属接合(Cu-Cu接合)が行われ、Cu電極同士が接合される。
As a result, in the space formed at the time of bonding (corresponding to the
なお、図5に示した構造では、接合部の構造が、図2に示した基本構造と対応した構造であって、第2貼合せ面21S側にのみ、絶縁膜107−2が形成されているが、それとは逆に、第1貼合せ面11S側にのみ、絶縁膜107−1が形成されるようにしてもよい。この場合でも、絶縁膜107−1に開口部を設けることで、接合時に、空間を形成することが可能となる。
In the structure shown in FIG. 5, the structure of the bonding portion corresponds to the basic structure shown in FIG. 2, and the insulating film 107-2 is formed only on the
(一方の貼合せ面にのみ開口部を形成した例)
図6は、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sのうち、一方の貼合せ面にのみ、開口部を形成した構造の要部断面図である。
(Example in which an opening is formed only on one bonding surface)
FIG. 6 is a cross-sectional view of a main part of a structure in which an opening is formed only on one of the
図6において、第1貼合せ面11S側のTLV104−1に、金属膜106−1として充填された銅(Cu)と、第2貼合せ面21S側のTLV104−2に、金属膜106−2として充填された銅(Cu)との接合部は、次のような構造となっている。
In FIG. 6, copper (Cu) filled as the metal film 106-1 in the TLV 104-1 on the
すなわち、接合時に、第2貼合せ面21S側の絶縁膜107−2に形成された開口部(図3の開口部109−2に相当)によって、空間(図3の空間110に相当)が形成される。なお、この構造の例では、第1貼合せ面11S側に、開口部は形成されていないため、第2貼合せ面21S側の開口部のみによって、空間が形成されることになる。そして、熱処理時に、この空間では、TLV104−1,104−2に金属膜106−1,106−2として充填されていた銅(Cu)が隆起することで、セルフアラインで押し出されて金属接合が行われ、Cu電極同士が接合される。
That is, during bonding, a space (corresponding to the
なお、図6に示した構造では、接合部の構造として、第2貼合せ面21S側にのみ、絶縁膜107−2による開口部が形成されているが、それとは逆に、第1貼合せ面11S側にのみ、絶縁膜107−1による開口部が形成されるようにしてもよい。この場合でも、第1貼合せ面11S側の絶縁膜107−1に形成された開口部のみによって、接合時に、空間を形成することが可能となる。
In addition, in the structure shown in FIG. 6, although the opening part by the insulating film 107-2 is formed only in the
(両方の貼合せ面に絶縁膜を形成した例)
図7は、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとの両方に、絶縁膜107を形成した構造の要部断面図である。
(Example of insulating films formed on both bonded surfaces)
FIG. 7 is a cross-sectional view of a main part of a structure in which an insulating
図7において、第1貼合せ面11S側のTLV104−1に、金属膜106−1として充填された銅(Cu)と、第2貼合せ面21S側のTLV104−2に、金属膜106−2として充填された銅(Cu)との接合部は、次のような構造となっている。
In FIG. 7, copper (Cu) filled as the metal film 106-1 in the TLV 104-1 on the
すなわち、接合時に、第1貼合せ面11S側の絶縁膜107−1に形成された開口部(図3の開口部109−1に相当)と、第2貼合せ面21S側の絶縁膜107−2に形成された開口部(図3の開口部109−2に相当)によって、空間(図3の空間110に相当)が形成される。そして、熱処理時に、この空間では、TLV104−1,104−2に金属膜106−1,106−2として充填されていた銅(Cu)が隆起することで、セルフアラインで押し出されて金属接合が行われ、Cu電極同士が接合される。
That is, at the time of bonding, an opening formed in the insulating film 107-1 on the
(一方の貼合せ面に形成される絶縁膜を積層した例)
図8は、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sのうち、一方の貼合せ面に形成される絶縁膜107を積層した構造の要部断面図である。
(Example of stacking insulating films formed on one bonding surface)
FIG. 8 shows the main part of the structure in which the insulating
図8において、第1貼合せ面11S側のTLV104−1に、金属膜106−1として充填された銅(Cu)と、第2貼合せ面21S側のTLV104−2に、金属膜106−2として充填された銅(Cu)との接合部は、次のような構造となっている。
In FIG. 8, copper (Cu) filled as the metal film 106-1 in the TLV 104-1 on the
すなわち、接合時に、第1貼合せ面11S側の絶縁膜107−1に形成された開口部(図3の開口部109−1に相当)と、第2貼合せ面21S側の絶縁膜107−2に形成された開口部(図3の開口部109−2に相当)によって、空間(図3の空間110に相当)が形成される。そして、熱処理時に、この空間では、TLV104−1,104−2に金属膜106−1,106−2として充填されていた銅(Cu)が隆起することで、セルフアラインで押し出されて金属接合が行われ、Cu電極同士が接合される。
That is, at the time of bonding, an opening formed in the insulating film 107-1 on the
ここで、絶縁膜107−2は、絶縁膜107a−2と絶縁膜107b−2とが積層されることで形成されている。絶縁膜107a−2と絶縁膜107b−2の材料としては、絶縁膜でかつバリア性を有していれば、同一の材料でも、異なる材料でもよい。例えば、絶縁膜107a−2の材料としては、P-SiCなどを用いることができる。また、例えば、絶縁膜107b−2の材料としては、酸化膜(P-SiO)やP-SiCなどを用いることができる。
Here, the insulating film 107-2 is formed by stacking an insulating
なお、図8に示した構造では、絶縁膜107−2の階層として、絶縁膜107a−2と絶縁膜107b−2の2階層を示したが、階層は、2階層に限らず、3階層以上であってもよい。また、図8に示した構造では、絶縁膜107a−2と絶縁膜107b−2の開口部の幅が、同一の幅となる場合を説明したが、積層される絶縁膜ごとに、開口部の幅や深さが異なるようにしてもよい。このような、積層される絶縁膜ごとに開口部の幅や深さが異なる構造については、図19乃至図22を参照して後述する。
In the structure shown in FIG. 8, the two layers of the insulating
(開口部がTLVよりも大きい例)
図9は、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sにおいて、絶縁膜107に形成された開口部109が、TLV104よりも大きい構造の要部断面図である。
(Example of opening larger than TLV)
FIG. 9 shows the main part of the structure in which the
図9において、第1貼合せ面11S側のTLV104−1に、金属膜106−1として充填された銅(Cu)と、第2貼合せ面21S側のTLV104−2に、金属膜106−2として充填された銅(Cu)との接合部は、次のような構造となっている。
In FIG. 9, copper (Cu) filled as the metal film 106-1 in the TLV 104-1 on the
すなわち、接合時に、第1貼合せ面11S側の絶縁膜107−1に形成された開口部(図3の開口部109−1に相当)と、第2貼合せ面21S側の絶縁膜107−2に形成された開口部(図3の開口部109−2に相当)によって、空間(図3の空間110に相当)が形成される。そして、熱処理時に、この空間では、TLV104−1,104−2に金属膜106−1,106−2として充填されていた銅(Cu)が隆起することで、セルフアラインで押し出されて金属接合が行われ、Cu電極同士が接合される。
That is, at the time of bonding, an opening formed in the insulating film 107-1 on the
ここで、上述した図2に示した構造等では、絶縁膜107に形成される開口部の幅が、TLV104の幅よりも小さい場合を説明したが、図9に示した構造では、絶縁膜107−1と絶縁膜107−2にそれぞれ形成される開口部の幅が、TLV104−1とTLV104−2の幅よりも、大きくなっている。このように、開口部の幅がTLV104の幅よりも大きい場合でも、接合時に、空間を形成することができるため、結果として、熱処理時に、TLV104−1,104−2に、金属膜106−1,106−2として充填されていた銅(Cu)が隆起して空間に押し出されることを利用して、金属接合を行うことが可能となる。
Here, in the structure and the like shown in FIG. 2 described above, the case where the width of the opening formed in the insulating
なお、上述した固体撮像装置1の断面構造のバリエーションは、一例であって、接合時に、絶縁膜107等によって、空間(図3の空間110に相当)が形成され、当該空間において、熱処理時に、金属の隆起現象(熱応力による塑性変形)を利用して金属接合を行うことが可能な構造であれば、他の構造を採用してもよい。例えば、後述するように、TLV104−1とTLV104−2の一方のTLVの代わりに、Cuパッド等のパッド部を設ける構造などでもよい。
The variation in the cross-sectional structure of the solid-
(開口部の設計の例)
ところで、接合時に空間を形成するための開口部(溝部)であるが、例えば、次のように設計することができる。
(Example of opening design)
By the way, although it is an opening part (groove part) for forming a space at the time of joining, it can design as follows, for example.
すなわち、あらかじめ、熱処理後の銅(Cu)のポンピング量(増加体積)を予測して、その予測値から、接続される上下の電極間に挟み込まれる絶縁膜の膜厚と、開口部の幅を決定すればよい。当該予測値を求める際には、熱処理時の温度や、銅(Cu)の体積膨張係数などの条件を考慮するほか、例えば、熱処理で膨張した銅(Cu)の体積が、すべて上方向に変形するなどの前提条件を加えることもできる。 That is, the pumping amount (increased volume) of copper (Cu) after heat treatment is predicted in advance, and from the predicted value, the thickness of the insulating film sandwiched between the upper and lower electrodes to be connected and the width of the opening are determined. Just decide. When obtaining the predicted value, in addition to considering conditions such as the temperature during heat treatment and the volume expansion coefficient of copper (Cu), for example, the volume of copper (Cu) expanded by heat treatment is all deformed upward. You can also add preconditions such as
また、絶縁膜に形成される開口部は、TLVに対して、内側に開口されるように設計することができる。また、TLVに対する開口部の合計の面積率としては、例えば、0%よりも大きく、100%よりも小さい範囲で設計することができるが、当該面積率が、100%を超える範囲で設計するようにしてもよい。 Further, the opening formed in the insulating film can be designed so as to be opened inward with respect to the TLV. In addition, the total area ratio of the openings to the TLV can be designed in a range larger than 0% and smaller than 100%, for example, but the area ratio should be designed in a range exceeding 100%. It may be.
さらに、絶縁膜に形成される開口部の形状としては、例えば、四角形や円形など、様々な形状を採用することができる。1つの絶縁膜に形成される開口部は1つに限らず、複数の開口部が形成されるようにしてもよい。複数の開口部を形成する場合には、例えば、並べて配置したり、対角線上に配置したりするなど、所定の規則性を持って配置することができる。また、開口部を複数配置することで、貼り合わせのずれに対するマージンを向上させることができる。 Furthermore, as the shape of the opening formed in the insulating film, for example, various shapes such as a quadrangle and a circle can be adopted. The number of openings formed in one insulating film is not limited to one, and a plurality of openings may be formed. When a plurality of openings are formed, they can be arranged with a predetermined regularity, for example, arranged side by side or arranged on a diagonal line. Further, by arranging a plurality of openings, it is possible to improve a margin for bonding deviation.
<3.固体撮像装置の製造工程の流れ> <3. Flow of manufacturing process of solid-state imaging device>
次に、固体撮像装置1の製造工程の流れについて説明する。図10は、固体撮像装置1の製造工程の流れを説明するフローチャートである。なお、ここでは、固体撮像装置1の製造工程の一例として、3つの製造工程を、順に説明する。
Next, the flow of the manufacturing process of the solid-
(1)第1の製造工程 (1) First manufacturing process
まず、図10のフローチャートとともに、図11乃至図14の模式図を適宜参照しながら、固体撮像装置1の第1の製造工程の流れを説明する。
First, the flow of the first manufacturing process of the solid-
ステップS101においては、酸化膜成膜工程が行われる。この酸化膜成膜工程では、図11Aに示すように、単結晶シリコン等の半導体材料からなる半導体ウェハ100の表面層に、酸化膜101が成膜される。
In step S101, an oxide film forming process is performed. In this oxide film forming step, as shown in FIG. 11A, an
なお、ここでは図示していないが、酸化膜101が成膜された半導体ウェハ100は、集積回路として必要な信号処理を行うためのMOSトランジスタや拡散層(不図示)のほか、配線層102aや配線層102b等の複数の配線層102などを有している。配線層102の材料としては、例えば、銅(Cu)やアルミニウム(Al)、タングステン(W)などの金属膜であれば、特に限定されるものではない。
Although not shown here, the
ステップS102においては、TLV開口工程が行われる。このTLV開口工程では、図11Bに示すように、リソグラフィとドライエッチング装置を用いて、酸化膜101上に、ダミーパット103や、各層を貫通するTLV104が開口される。
In step S102, a TLV opening process is performed. In this TLV opening process, as shown in FIG. 11B, the
ダミーパッド103及びTLV104を開口する際には、一括で行ってもよいし、分割して行ってもよい。例えば、分割加工の場合に、TLV104のエッチング条件としては、例えば、常温で、圧力は、10〜50mTorr,Source Powerを、1500〜3500Wに設定し、プロセスガスとして、ヘキサフルオロシクロブタン(C4F6)とアルゴン(Ar)と酸素(O2)を用い、ガス流量比を、C4F6/Ar/O2 = 1/4/2とし、基板バイアスを、500〜2000Wに設定して行うことができる。
When opening the
また、ダミーパッド103のエッチング条件としては、例えば、常温で、圧力は、10〜50mTorr,Source Powerを500〜2000Wに設定し、プロセスガスとして、八フッ化シクロブタン(C4F8)とアルゴン(Ar)と酸素(O2)を用い、ガス流量比を、C4F8/Ar/O2 = 1/6/1とし、基板バイアスを、500〜2500Wに設定して行うことができる。
Etching conditions for the
ここで、ダミーパッド103の寸法としては、例えば幅が50nm〜5μm、深さが100〜700nm程度であることが望ましい。TLV104については、幅が500nm〜5μm程度、深さは1〜10μm程度が望ましい。さらには、TLV104の表面から見た形のバリエーションとしては、例えば、四角形や八角形、円形など、ビア(Via)として機能する形状であれば、いずれの形状であっても構わない。
Here, as the dimensions of the
ステップS103においては、金属膜形成工程が行われる。この金属膜形成工程では、図11Cに示すように、バリアメタル膜105と、銅(Cu)等の金属からなる金属膜106が、ダミーパッド103及びTLV104の上面を覆うように形成される。
In step S103, a metal film forming step is performed. In this metal film forming step, as shown in FIG. 11C, a
なお、以下の説明においても、金属膜106として、銅(Cu)が用いられる場合を例にして説明する。また、バリアメタル膜105としては、例えば、タンタル(Ta)、窒化タンタル(TaN)、チタン(Ti)、窒化チタン(TiN)を用いるのが望ましく、またこれらの積層構造であってもよい。
In the following description, the case where copper (Cu) is used as the
ステップS104においては、平坦化工程が行われる。この平坦化工程では、図12Dに示すように、金属膜106としての銅(Cu)が、例えば、平坦化CMP(Chemical Mechanical Polishing)などの手法を用いて除去される。
In step S104, a planarization process is performed. In this planarization step, as shown in FIG. 12D, copper (Cu) as the
ステップS105においては、絶縁膜成膜工程が行われる。この絶縁膜成膜工程では、図12Eに示すように、バリアメタル膜105や金属膜106が形成された酸化膜101の表面に、絶縁膜107が成膜される。
In step S105, an insulating film forming step is performed. In this insulating film forming step, as shown in FIG. 12E, an insulating
ここで、絶縁膜107の材料としては、例えば、窒化膜(P-SiN)や酸化膜(P-SiO)のほか、窒化膜に炭素がドープされたもの(P-SiCN)やP-SiONであってもよく、絶縁性があれば、特に限定されるものではない。また、絶縁膜107の膜厚としては、例えば、0.1nm〜3μmの範囲で成膜することができる。
Here, examples of the material of the insulating
ステップS106においては、パターニング工程が行われる。このパターニング工程では、図12Fに示すように、絶縁膜107上に、フォトレジスト108が塗布され、その後、開口部(溝部)のパターニングが行われる。
In step S106, a patterning process is performed. In this patterning step, as shown in FIG. 12F, a
なお、ここでは、TLV104に対して、内側に開口されるように設計することができる。また、TLV104に対する開口部(溝部)の合計の面積率としては、例えば、0%よりも大きく、100%よりも小さい範囲で設計することができるが、当該面積率が、100%を超える範囲で設計するようにしてもよい。
Here, the
さらに、この開口部(溝部)のパターニングについては、ステップS102の工程でのTLV104と同様に、そのパターンの形状としては、例えば、四角形や円形などの形状とすることができる。また、複数の開口部(溝部)が配置されるようにしてもよい。
Furthermore, as for the patterning of the opening (groove), the shape of the pattern can be, for example, a quadrangle or a circle as in the case of the
ステップS107においては、絶縁膜開口工程が行われる。この絶縁膜開口工程では、図13Gに示すように、ステップS106の工程で生成されるパターンを利用したドライエッチングにより、絶縁膜107が開口され、銅(Cu)等の金属膜106が充填されたTLV104上に、開口部109(溝部)が形成される。
In step S107, an insulating film opening process is performed. In this insulating film opening process, as shown in FIG. 13G, the insulating
ここでのドライエッチング条件としては、例えば、常温で、圧力は10〜100mTorr,Source Powerを、100〜1000Wに設定し、プロセスガスとして、アセチレン(C2H2)とアルゴン(Ar)と酸素(O2)を用い、ガス流量比を、C2H2/Ar/O2 = 2/30/1とし、基板バイアスを、100〜1500Wに設定して行うことができる。 As dry etching conditions here, for example, at room temperature, pressure is set to 10 to 100 mTorr, Source Power is set to 100 to 1000 W, and acetylene (C2H2), argon (Ar), and oxygen (O 2 ) are used as process gases. , The gas flow ratio is C2H2 / Ar / O 2 = 2/30/1, and the substrate bias is set to 100 to 1500 W.
ステップS108においては、接合工程が行われる。この接合工程では、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。
In step S108, a joining process is performed. In this joining step, the
ただし、第1の製造工程の例では、第2基板21が、ステップS101乃至S107の工程で得られる基板に相当し、第1基板11は、第2基板21と同様の構造で構成されるものとする。ここでは、説明の都合上、第1基板11の構成には、符号に「−1」を記述し、第2基板21の構成には、符号に「−2」を記述して区別する。
However, in the example of the first manufacturing process, the
すなわち、第2基板21においては、TLV104−2に対して、絶縁膜107−2に、開口部109−2が形成されているが、第1基板11においても、TLV104−1に対して、絶縁膜107−1に、開口部109−1が形成されている。
That is, in the
そして、ステップS108の工程で、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされることで、図13Hに示すように、第1貼合せ面11S側に形成された開口部109−1と、第2貼合せ面21S側に形成された開口部109−2によって、空間110が形成される。
Then, in the step S108, the
ステップS109においては、熱処理工程が行われる。この熱処理工程では、ステップS108の工程で接合された第1基板11(半導体ウェハ100−1)と、第2基板21(半導体ウェハ100−2)に対し、熱処理が行われる。この熱処理の条件としては、例えば、150〜450℃の温度で、1時間から12時間程度の間で行うことができる。 In step S109, a heat treatment process is performed. In this heat treatment process, heat treatment is performed on the first substrate 11 (semiconductor wafer 100-1) and the second substrate 21 (semiconductor wafer 100-2) joined in step S108. The heat treatment can be performed at a temperature of 150 to 450 ° C. for about 1 to 12 hours, for example.
ここで、TLV104−1,104−2に充填された金属膜106−1,106−2としての銅(Cu)など、ボリュームの大きい銅(Cu)に熱処理が加わった場合に、銅(Cu)が隆起することは、先に述べた通りである。 Here, when heat treatment is applied to copper (Cu) having a large volume, such as copper (Cu) as the metal films 106-1 and 106-2 filled in the TLVs 104-1 and 104-2, copper (Cu) is applied. As mentioned above, the bulge is raised.
また、第1の製造工程では、図13Hに示したように、接合時の構造では、第1貼合せ面11S側に形成された開口部109−1と、第2貼合せ面21S側に形成された開口部109−2によって、空間110が形成されている。そのため、熱処理時には、TLV104−1,104−2にそれぞれ充填されていた金属膜106−1,106−2としての銅(Cu)が隆起して、セルフアラインで、空間110へ押し出される。
Further, in the first manufacturing process, as shown in FIG. 13H, in the structure at the time of bonding, the opening 109-1 formed on the
その結果として、図14Iに示すように、第1基板11と第2基板21との接合時に形成される空間110において、熱処理時に、TLV104−1,104−2にそれぞれ充填された金属膜106−1,106−2としての銅(Cu)による金属接合が行われることになる。
As a result, as shown in FIG. 14I, in the
すなわち、従来、TLV等のボリュームの大きい銅(Cu)に、熱処理が加わった場合には、ポンピング現象が発生し、銅(Cu)が隆起して、周辺の酸化膜(SiO2)領域において、接合Voidや未接合などが生じる可能性があったが、第1の製造工程では、あらかじめ、熱処理時の銅(Cu)の隆起によるボリューム分の逃げ場を、空間110として設けておくようにしている。
That is, conventionally, when heat treatment is applied to copper (Cu) having a large volume such as TLV, a pumping phenomenon occurs, and copper (Cu) rises, and in the surrounding oxide film (SiO 2 ) region, There is a possibility that bonding Void or non-bonding may occur. However, in the first manufacturing process, an escape space for the volume due to the copper (Cu) bulging during the heat treatment is provided as the
第1の製造工程は、以上のように行われる。 The first manufacturing process is performed as described above.
第1の製造工程では、接続する上下の電極間に、絶縁膜を挟み込み、局所的に、銅(Cu)の熱応力による塑性変形を利用して、金属接合(Cu-Cu接合)を行っている。 In the first manufacturing process, an insulating film is sandwiched between upper and lower electrodes to be connected, and metal bonding (Cu-Cu bonding) is performed locally using plastic deformation caused by thermal stress of copper (Cu). Yes.
この第1の製造工程を用いれば、酸化膜(SiO2)と銅(Cu)との接合部が形成される懸念が少なく、Cu電極同士の接合が可能となるため、より十分な接合性と強度を確保することができる。また、金属接合(Cu-Cu接合)の領域以外の領域は、絶縁膜同士の接合となり、その点からも、全体的な接合強度を向上させることができる。 If this first manufacturing process is used, there is little concern that a junction between an oxide film (SiO 2 ) and copper (Cu) will be formed, and Cu electrodes can be joined together. Strength can be secured. In addition, the region other than the region of metal bonding (Cu—Cu bonding) is a bonding between the insulating films, and from this point, the overall bonding strength can be improved.
なお、第1の製造工程で製造される固体撮像装置1の構造は、図7に示した構造に対応しているが、例えば、第1基板11と第2基板21のいずれか一方にのみ、絶縁膜107が形成されるようにすることで、図5や図6に示した構造を有する固体撮像装置1を製造することができる。
The structure of the solid-
(2)第2の製造工程 (2) Second manufacturing process
次に、図10のフローチャートとともに、図15乃至図18の模式図を適宜参照しながら、固体撮像装置1の第2の製造工程の流れを説明する。
Next, the flow of the second manufacturing process of the solid-
ステップS101においては、酸化膜成膜工程が行われる。この酸化膜成膜工程では、図15Aに示すように、半導体ウェハ200の表面層に、酸化膜201が成膜される。なお、この酸化膜成膜工程は、上述した第1の製造工程の酸化膜成膜工程と同様とされる。
In step S101, an oxide film forming process is performed. In this oxide film forming step, an
ステップS102においては、TLV開口工程が行われる。このTLV開口工程では、図15Bに示すように、リソグラフィとドライエッチング装置を用いて、酸化膜201上に、ダミーパット203や、各層を貫通するTLV204が開口される。なお、このTLV開口工程は、上述した第1の製造工程のTLV開口工程と同様とされる。
In step S102, a TLV opening process is performed. In this TLV opening step, as shown in FIG. 15B, the
ステップS103においては、金属膜形成工程が行われる。この金属膜形成工程では、図15Cに示すように、バリアメタル膜205と、銅(Cu)等の金属膜206が、ダミーパッド203及びTLV204の上面を覆うように形成される。なお、この金属膜形成工程は、上述した第1の製造工程の金属膜形成工程と同様とされる。
In step S103, a metal film forming step is performed. In this metal film forming step, as shown in FIG. 15C, a
ステップS104においては、平坦化工程が行われる。この平坦化工程では、図16Dに示すように、金属膜106としての銅(Cu)が、例えば、平坦化CMPなどの手法を用いて除去される。なお、この平坦化工程は、上述した第1の製造工程の平坦化工程と同様とされる。
In step S104, a planarization process is performed. In this planarization step, as shown in FIG. 16D, copper (Cu) as the
ステップS105においては、絶縁膜成膜工程が行われる。この絶縁膜成膜工程では、図16Eに示すように、金属膜206等が形成された酸化膜201の表面に、絶縁膜207が成膜される。なお、この絶縁膜成膜工程は、上述した第1の製造工程の絶縁膜成膜工程と同様とされる。
In step S105, an insulating film forming step is performed. In this insulating film forming step, as shown in FIG. 16E, an insulating
ステップS106においては、パターニング工程が行われる。このパターニング工程では、図16Fに示すように、絶縁膜207上に、フォトレジスト208が塗布され、その後、開口部(溝部)のパターニングが行われる。なお、このパターニング工程は、上述した第1の製造工程のパターニング工程と同様とされる。
In step S106, a patterning process is performed. In this patterning step, as shown in FIG. 16F, a
ステップS107においては、絶縁膜開口工程が行われる。この絶縁膜開口工程では、図17Gに示すように、ステップS106の工程で形成されるパターンを利用したドライエッチングにより、絶縁膜207が開口され、銅(Cu)等の金属膜206が充填されたTLV204上に、開口部209が形成される。なお、この絶縁膜開口工程は、上述した第1の製造工程の絶縁膜開口工程と同様とされる。
In step S107, an insulating film opening process is performed. In this insulating film opening step, as shown in FIG. 17G, the insulating
ステップS108においては、接合工程が行われる。この接合工程では、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。
In step S108, a joining process is performed. In this joining step, the
ただし、第2の製造工程の例では、第2基板21が、ステップS201乃至S207の工程で得られる基板に相当し、第1基板11は、TLV204の代わりに、TLV204と接合するパッド部211が形成された構造で構成されるものとする。ここでも、説明の都合上、第1基板11の構成には、符号に「−1」を記述し、第2基板21の構成には、符号に「−2」を記述して区別する。
However, in the example of the second manufacturing process, the
すなわち、図17Hに示すように、第2基板21においては、TLV204−2に対して、絶縁膜207−2に、開口部209−2が形成されている。一方で、図17Hに示すように、第1基板11においては、酸化膜201−1に、TLV204−2と接合するパッド部211−1が形成され、さらに、その表面に成膜される絶縁膜207−1には、パッド部211−1よりも内側に開口部209−1が形成されている。
That is, as shown in FIG. 17H, in the
そして、ステップS108の工程で、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされることで、図17Iに示すように、第1貼合せ面11S側に形成された開口部209−1と、第2貼合せ面21S側に形成された開口部209−2によって、空間210が形成される。
Then, in the step S108, the
なお、第1基板11におけるパッド部211−1は、第2基板21におけるTLV204−2に充填される金属膜206−2が、銅(Cu)である場合には、Cuパッドとされる。
The pad portion 211-1 in the
ステップS109においては、熱処理工程が行われる。この熱処理工程では、ステップS108の工程で接合された第1基板11(半導体ウェハ200−1)と、第2基板21(半導体ウェハ200−2)に対し、熱処理が行われる。この熱処理の条件としては、例えば、150〜450℃の温度で、1時間から12時間程度の間で行うことができる。 In step S109, a heat treatment process is performed. In this heat treatment process, heat treatment is performed on the first substrate 11 (semiconductor wafer 200-1) and the second substrate 21 (semiconductor wafer 200-2) joined in step S108. The heat treatment can be performed at a temperature of 150 to 450 ° C. for about 1 to 12 hours, for example.
ここで、第2の製造工程では、図17Iに示したように、接合時の構造では、第1貼合せ面11S側に形成された開口部209−1と、第2貼合せ面21S側に形成された開口部209−2によって、空間210が形成されている。そのため、熱処理時には、TLV204−2に充填されていた金属膜206−2としての銅(Cu)が隆起して、セルフアラインで、空間210へ押し出される。
Here, in the second manufacturing process, as shown in FIG. 17I, in the structure at the time of joining, the opening 209-1 formed on the
その結果として、図18Jに示すように、第1基板11と第2基板21との接合時に形成される空間210において、熱処理時に、TLV204−2に充填された金属膜206−2としての銅(Cu)による金属接合が行われることになる。すなわち、第2の製造工程では、あらかじめ、熱処理時の銅(Cu)の隆起によるボリューム分の逃げ場を、空間210として設けておくようにしている。
As a result, as shown in FIG. 18J, in the
第2の製造工程は、以上のように行われる。 The second manufacturing process is performed as described above.
第2の製造工程では、接続するTLVとCuパッドの間に、絶縁膜を挟み込み、局所的に、銅(Cu)の熱応力による塑性変形を利用して、金属接合(Cu-Cu接合)を行っている。 In the second manufacturing process, an insulating film is sandwiched between the TLV and Cu pad to be connected, and metal bonding (Cu-Cu bonding) is locally performed using plastic deformation caused by thermal stress of copper (Cu). Is going.
すなわち、先に述べた第1の製造工程では、第1基板11と第2基板21の両方の基板に、TLV104−1,104−2が形成され、銅(Cu)等の金属膜106−1,106−2が充填される場合を説明したが、この第2の製造工程では、第1基板11と第2基板21を接合する際に、Cuパッド等のパッド部211−1と、銅(Cu)等の金属膜206−2が充填されるTLV204−2とが対向して接合される。
That is, in the first manufacturing process described above, TLVs 104-1 and 104-2 are formed on both the
そして、第2の製造工程では、パッド部211−1とTLV204−2とが対向して接合されることから、Cuパッド等のパッド部211−1がエロ−ジョン(Erosion)の傾向(凹形状)であっても、第2基板21のTLV204−2に充填される金属膜206−2、例えば、銅(Cu)が隆起することで、空間210が十分に充填される。そのため、第2の製造工程では、接合だけでなく、電気的な接続のマージンも向上させることが可能となる。
In the second manufacturing process, since the pad portion 211-1 and the TLV 204-2 are bonded to each other, the pad portion 211-1 such as a Cu pad tends to be erosion (concave shape). ), The metal film 206-2 filled in the TLV 204-2 of the
(3)第3の製造工程 (3) Third manufacturing process
最後に、図10のフローチャートとともに、図19乃至図22の模式図を適宜参照しながら、固体撮像装置1の第3の製造工程の流れを説明する。
Finally, the flow of the third manufacturing process of the solid-
ステップS101においては、酸化膜成膜工程が行われる。この酸化膜成膜工程では、図19Aに示すように、半導体ウェハ300の表面層に、酸化膜301が成膜される。なお、この酸化膜成膜工程は、上述した第1の製造工程の酸化膜成膜工程と同様とされる。
In step S101, an oxide film forming process is performed. In this oxide film forming step, an
ステップS102においては、TLV開口工程が行われる。このTLV開口工程では、図19Bに示すように、リソグラフィとドライエッチング装置を用いて、酸化膜301上に、ダミーパット303や、各層を貫通するTLV304が開口される。なお、このTLV開口工程は、上述した第1の製造工程のTLV開口工程と同様とされる。
In step S102, a TLV opening process is performed. In this TLV opening step, as shown in FIG. 19B, a
ステップS103においては、金属膜形成工程が行われる。この金属膜形成工程では、図19Cに示すように、バリアメタル膜305と、銅(Cu)等の金属膜306が、ダミーパッド303及びTLV304の上面を覆うように形成される。なお、この金属膜形成工程は、上述した第1の製造工程の金属膜形成工程と同様とされる。
In step S103, a metal film forming step is performed. In this metal film forming step, as shown in FIG. 19C, a
ステップS104においては、平坦化工程が行われる。この平坦化工程では、図20Dに示すように、金属膜306としての銅(Cu)が、例えば、平坦化CMPなどの手法を用いて除去される。なお、この平坦化工程は、上述した第1の製造工程の平坦化工程と同様とされる。
In step S104, a planarization process is performed. In this planarization step, as shown in FIG. 20D, copper (Cu) as the
ステップS105においては、絶縁膜成膜工程が行われる。この絶縁膜成膜工程では、図20Eに示すように、金属膜306等が形成された酸化膜301の表面に、第1絶縁膜307a及び第2絶縁膜307bが成膜される。すなわち、酸化膜301の表面に、第1絶縁膜307aと第2絶縁膜307bとが積層される。
In step S105, an insulating film forming step is performed. In this insulating film forming step, as shown in FIG. 20E, a first
ここで、第1絶縁膜307aの材料としては、例えば、窒化膜(P-SiN)や、窒化膜に炭素がドープされたもの(P-SiCN)やP-SiONであってもよく、絶縁膜であって、かつバリア性があれば、特に限定されるものではない。また、第2絶縁膜307bの材料としては、例えば、酸化膜(SiO2)など、第1絶縁膜307aの材料とは、エッチレート(Etch Rate)が異なる材料であることが好ましい。
Here, the material of the first insulating
これらの絶縁膜の成膜の手法としては、例えば、プラズマCVD法やALD CVD法、HDP CVD法、O3TEOS CVD法、あるいは、スピンコータにて塗布する有機系の酸化膜であってもよい。なお、第1絶縁膜307aと第2絶縁膜307bの膜厚としては、例えば、それらの積層される絶縁膜の厚みを合わせて、0.1nm〜3μmの範囲で成膜することができる。ただし、第1絶縁膜307aの膜厚と、第2絶縁膜307bの膜厚は、同一の厚さでも、異なる厚さでもよい。
As a method for forming these insulating films, for example, a plasma CVD method, an ALD CVD method, an HDP CVD method, an O3 TEOS CVD method, or an organic oxide film applied by a spin coater may be used. The first
ステップS106においては、パターニング工程が行われる。このパターニング工程では、図20Fに示すように、積層された絶縁膜307(第1絶縁膜307a,第2絶縁膜307b)上に、フォトレジスト308が塗布され、その後、開口部(溝部)のパターニングが行われる。
In step S106, a patterning process is performed. In this patterning step, as shown in FIG. 20F, a
なお、ここでは、TLV304に対して、内側に開口されるように設計することができる。また、TLV304に対する開口部(溝部)の合計の面積率としては、例えば、0%よりも大きく、100%よりも小さい範囲で設計することができるが、当該面積率が、100%を超える範囲で設計するようにしてもよい。
Here, the
さらに、この開口部(溝部)のパターニングについては、ステップS102の工程でのTLV104と同様に、そのパターンの形状としては、例えば、四角形や円形などの形状とすることができる。また、複数の開口部(溝部)が配置されるようにしてもよい。
Furthermore, as for the patterning of the opening (groove), the shape of the pattern can be, for example, a quadrangle or a circle as in the case of the
なお、平坦化工程(S104)で、平坦化CMP等の手法を用いて平坦化しているため、パターニング工程(S106)等の後段の工程では、平坦化CMP等の手法を用いる必要がなく、製造プロセス的にメリットがある。 In the planarization step (S104), since the planarization is performed using a method such as a planarization CMP, it is not necessary to use a method such as the planarization CMP in a subsequent step such as the patterning step (S106). There is merit in process.
ステップS107においては、絶縁膜開口工程が行われる。この絶縁膜開口工程では、図21Gに示すように、ステップS106の工程で形成されるパターンを利用したドライエッチングにより、第1絶縁膜307aと第2絶縁膜307bが開口され、銅(Cu)等の金属膜306が充填されたTLV304上に、開口部309(溝部)が形成される。
In step S107, an insulating film opening process is performed. In this insulating film opening step, as shown in FIG. 21G, the first insulating
このとき、第1絶縁膜307aと第2絶縁膜307bとでは、エッチレート(Etch Rate)が異なるようにすることで、開口部309(溝部)の幅が材料によって、異なるように形成する。
At this time, the first insulating
また、図21Gに示した構造では、第1絶縁膜307aの開口部の幅は、第2絶縁膜307bの開口部の幅よりも、サイズが小さめに開口されているが、エッチング条件を変えて、開口部の幅のサイズが逆の形状になるようにしてもよい。すなわち、第1絶縁膜307aの開口部の幅が、第2絶縁膜307bの開口部の幅よりも、大きいサイズになるようにしてもよい。
In the structure shown in FIG. 21G, the width of the opening of the first insulating
また、ドライエッチング条件としては、各層ごとにエッチングのステップを切り替える手法が好ましい。その一例として、まず、第1絶縁膜307aに対してのエッチング条件としては、常温で、圧力は10〜100mTorr,Source Powerを、100〜1000Wに設定し、プロセスガスとして、アセチレン(C2H2)とアルゴン(Ar)と酸素(O2)を用い、ガス流量比を、C2H2/Ar/O2 = 2/30/1とし、基板バイアスを、100〜1500Wに設定して行うことができる。
As a dry etching condition, a method of switching the etching step for each layer is preferable. As an example, first, the etching conditions for the first insulating
一方で、第2絶縁膜307bに対してのドライエッチング条件としては、常温で、圧力は10〜50mTorr,Source Powerを、500〜2000Wに設定し、プロセスガスとして、八フッ化シクロブタン(C4F8)とアルゴン(Ar)と酸素(O2)を用い、ガス流量比を、C4F8/Ar/O2 = 1/6/1とし、基板バイアスを500〜2500Wに設定して行うことができる。
On the other hand, as dry etching conditions for the second
ステップS108においては、接合工程が行われる。この接合工程では、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされる。
In step S108, a joining process is performed. In this joining step, the
ただし、第3の製造工程の例では、第2基板21が、ステップS101乃至S107の工程で得られる基板に相当し、第1基板11は、基本的に、第2基板21と同様の構造で構成されるものとする。ここでも、説明の都合上、第1基板11の構成には、符号に「−1」を記述し、第2基板21の構成には、符号に「−2」を記述して区別する。
However, in the example of the third manufacturing process, the
すなわち、第2基板21においては、第2貼合せ面21S側に、バリア絶縁膜として、第1絶縁膜307a−2と第2絶縁膜307b−2が積層されて形成され、TLV304−2に対して、開口部309−2が形成されている。一方で、第1基板11においては、第1貼合せ面11S側に、バリア絶縁膜としての絶縁膜307−1が単一層で形成され、TLV304−1に対して、開口部309−1が形成されている。
That is, the
そして、ステップS108の工程で、第1基板11の第1貼合せ面11Sと、第2基板21の第2貼合せ面21Sとが貼り合わされることで、図21Hに示すように、第1貼合せ面11S側の絶縁膜307−1に形成された開口部309−1と、第2貼合せ面21S側の第1絶縁膜307a−2と第2絶縁膜307b−2に形成された開口部309−2によって、空間310が形成される。
Then, in the step S108, the
ステップS109の工程においては、熱処理工程が行われる。この熱処理工程では、ステップS108の工程で接合された第1基板11(半導体ウェハ300−1)と、第2基板21(半導体ウェハ300−2)に対し、熱処理が行われる。この熱処理の条件としては、例えば、150〜450℃の温度で、1時間から12時間程度の間で行うことができる。 In the step S109, a heat treatment step is performed. In this heat treatment step, heat treatment is performed on the first substrate 11 (semiconductor wafer 300-1) and the second substrate 21 (semiconductor wafer 300-2) joined in step S108. The heat treatment can be performed at a temperature of 150 to 450 ° C. for about 1 to 12 hours, for example.
ここで、第3の製造工程では、図21Hに示したように、接合時の構造では、第1貼合せ面11S側に形成された開口部309−1と、第2貼合せ面21S側に形成された開口部309−2によって、空間310が形成されている。そのため、熱処理時には、TLV304−1,304−2にそれぞれ充填されていた金属膜306−1,306−2としての銅(Cu)が隆起して、セルフアラインで、空間310へ押し出される。
Here, in the third manufacturing process, as shown in FIG. 21H, in the structure at the time of joining, the opening 309-1 formed on the
その結果として、図22Iに示すように、第1基板11と第2基板21との接合時に形成される空間310において、熱処理時に、TLV304−1,304−2にそれぞれ充填された金属膜306−1,306−2としての銅(Cu)による金属接合が行われることになる。すなわち、第3の製造工程では、あらかじめ、熱処理時の銅(Cu)の隆起によるボリューム分の逃げ場を、空間310として設けておくようにしている。
As a result, as shown in FIG. 22I, in the
第3の製造工程は、以上のように行われる。 The third manufacturing process is performed as described above.
第3の製造工程では、接続する上下の電極間に、積層された絶縁膜を挟み込み、局所的に、銅(Cu)の熱応力による塑性変形を利用して、金属接合(Cu-Cu接合)を行っている。 In the third manufacturing process, a laminated insulating film is sandwiched between upper and lower electrodes to be connected, and metal bonding (Cu-Cu bonding) is locally performed using plastic deformation due to thermal stress of copper (Cu). It is carried out.
この第3の製造工程を用いれば、酸化膜(SiO2)と銅(Cu)との接合部が形成される懸念が少なく、Cu電極同士の接合が可能となるため、より十分な接合性と強度を確保することができる。また、金属接合(Cu-Cu接合)の領域以外の領域は、絶縁膜同士の接合となり、その点からも、全体的な接合強度を向上させることができる。 If this third manufacturing process is used, there is little concern that a junction between an oxide film (SiO 2 ) and copper (Cu) will be formed, and Cu electrodes can be joined together. Strength can be secured. In addition, the region other than the region of metal bonding (Cu—Cu bonding) is a bonding between the insulating films, and from this point, the overall bonding strength can be improved.
また、第3の製造工程では、2つの基板を介する絶縁膜を積層にすることで、開口部(溝部)の断面形状を変えることができるが、例えば、TLV直上の絶縁膜の開口の幅を小さくして、ストレスをかけることで、銅(Cu)の隆起を促進させて、銅(Cu)の金属接合マージンを向上させることが可能となる。 In the third manufacturing process, the insulating film through two substrates can be laminated to change the cross-sectional shape of the opening (groove). For example, the width of the opening of the insulating film immediately above the TLV can be changed. By reducing the size and applying stress, it is possible to promote the copper (Cu) bulge and improve the copper (Cu) metal junction margin.
なお、上述した説明では、積層された絶縁膜307としての第1絶縁膜307aと、第2絶縁膜307bについて、一括して開口する手法を説明したが、分割して開口する手法を用いるようにしてもよい。
In the above description, the method of opening the first insulating
また、第3の製造工程で製造される固体撮像装置1は、図8に示した構造で、積層される絶縁膜ごとに開口の幅を変えたものに対応しているが、積層される絶縁膜ごとの開口の幅を、同一の幅とすることで、図8に示した構造を有する固体撮像装置1を製造することができる。
Further, the solid-
<4.電子機器の構成例> <4. Configuration example of electronic device>
上述した半導体装置としての固体撮像装置1は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話機、あるいは撮像機能を備えた他の機器などの電子機器に適用することができる。
The solid-
図23は、本技術を適用した固体撮像装置を用いた電子機器の構成例を示す図である。図23においては、このような電子機器の一例として、静止画像又は動画撮影可能なビデオカメラとしての撮像装置1000の構成例を示している。
FIG. 23 is a diagram illustrating a configuration example of an electronic apparatus using a solid-state imaging device to which the present technology is applied. FIG. 23 shows a configuration example of an
図23において、撮像装置1000は、固体撮像装置1001と、固体撮像装置1001の受光センサ部に入射光を導く光学系1002と、シャッタ装置1003と、固体撮像装置1001を駆動する駆動回路1004と、固体撮像装置1001の出力信号を処理する信号処理回路1005とを有する。
In FIG. 23, an
固体撮像装置1001としては、上述した固体撮像装置1(図1)が適用される。光学系(光学レンズ)1002は、被写体からの像光(入射光)を、固体撮像装置1001の撮像面上に結像させる。これにより、固体撮像装置1001内に、一定期間、信号電荷が蓄積される。このような光学系1002は、複数の光学レンズから構成された光学レンズ系としてもよい。
As the solid-
シャッタ装置1003は、固体撮像装置1001への光照射期間及び遮光期間を制御する。駆動回路1004は、固体撮像装置1001及びシャッタ装置1003に駆動信号を供給し、供給した駆動信号(タイミング信号)により、固体撮像装置1001の信号処理回路1005への信号出力動作の制御、及びシャッタ装置1003のシャッタ動作を制御する。すなわち、駆動回路1004は、駆動信号(タイミング信号)の供給により、固体撮像装置1001から信号処理回路1005への信号転送動作を行う。
The
信号処理回路1005は、固体撮像装置1001から転送された信号に対して、各種の信号処理を行う。この信号処理で得られる映像信号は、例えば、後段のメモリ等の記憶媒体に記憶されるか、あるいは、モニタに出力される。
The
以上説明した本技術を適用した固体撮像装置を用いた電子機器によれば、2枚の基板を積層させて貼り合わせる際に、より接合強度を向上させた固体撮像装置1を、固体撮像装置1001として用いることができる。
According to the electronic apparatus using the solid-state imaging device to which the present technology is applied as described above, the solid-
<5.応用例> <5. Application example>
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カプセル型内視鏡を用いた患者の体内情報取得システムに適用されてもよい。 The technology according to the present disclosure can be applied to various products. For example, the technology according to the present disclosure may be applied to an in-vivo information acquisition system for a patient using a capsule endoscope.
図24は、本開示に係る技術が適用され得る体内情報取得システム5400の概略的な構成の一例を示す図である。図24を参照すると、体内情報取得システム5400は、カプセル型内視鏡5401と、体内情報取得システム5400の動作を統括的に制御する外部制御装置5423と、から構成される。検査時には、カプセル型内視鏡5401が患者によって飲み込まれる。カプセル型内視鏡5401は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像(以下、体内画像ともいう)を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置5423に順次無線送信する。外部制御装置5423は、受信した体内画像についての情報に基づいて、表示装置(図示せず)に当該体内画像を表示するための画像データを生成する。体内情報取得システム5400では、このようにして、カプセル型内視鏡5401が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した画像を随時得ることができる。
FIG. 24 is a diagram illustrating an example of a schematic configuration of an in-vivo
カプセル型内視鏡5401と外部制御装置5423の構成及び機能についてより詳細に説明する。図示するように、カプセル型内視鏡5401は、カプセル型の筐体5403内に、光源部5405、撮像部5407、画像処理部5409、無線通信部5411、給電部5415、電源部5417、状態検出部5419及び制御部5421の機能が搭載されて構成される。
The configurations and functions of the
光源部5405は、例えばLED(light emitting diode)等の光源から構成され、撮像部5407の撮像視野に対して光を照射する。
The
撮像部5407は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光(以下、観察光という)は、当該光学系によって集光され、当該撮像素子に入射する。当該撮像素子は、観察光を受光して光電変換することにより、観察光に対応した電気信号、すなわち観察像に対応した画像信号を生成する。撮像部5407によって生成された画像信号は、画像処理部5409に提供される。なお、撮像部5407の撮像素子としては、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ又はCCD(Charge Coupled Device)イメージセンサ等、各種の公知の撮像素子が用いられてよい。
The
画像処理部5409は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等のプロセッサによって構成され、撮像部5407によって生成された画像信号に対して各種の信号処理を行う。当該信号処理は、画像信号を外部制御装置5423に伝送するための最小限の処理(例えば、画像データの圧縮、フレームレートの変換、データレートの変換及び/又はフォーマットの変換等)であってよい。画像処理部5409が必要最小限の処理のみを行うように構成されることにより、当該画像処理部5409を、より小型、より低消費電力で実現することができるため、カプセル型内視鏡5401に好適である。ただし、筐体5403内のスペースや消費電力に余裕がある場合であれば、画像処理部5409において、更なる信号処理(例えば、ノイズ除去処理や他の高画質化処理等)が行われてもよい。画像処理部5409は、信号処理を施した画像信号を、RAWデータとして無線通信部5411に提供する。なお、画像処理部5409は、状態検出部5419によってカプセル型内視鏡5401の状態(動きや姿勢等)についての情報が取得されている場合には、当該情報と紐付けて、画像信号を無線通信部5411に提供してもよい。これにより、画像が撮像された体内における位置や画像の撮像方向等と、撮像画像とを関連付けることができる。
The
無線通信部5411は、外部制御装置5423との間で各種の情報を送受信可能な通信装置によって構成される。当該通信装置は、アンテナ5413と、信号の送受信のための変調処理等を行う処理回路等から構成される。無線通信部5411は、画像処理部5409によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ5413を介して外部制御装置5423に送信する。また、無線通信部5411は、外部制御装置5423から、カプセル型内視鏡5401の駆動制御に関する制御信号を、アンテナ5413を介して受信する。無線通信部5411は、受信した制御信号を制御部5421に提供する。
The
給電部5415は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部5415では、いわゆる非接触充電の原理を用いて電力が生成される。具体的には、給電部5415のアンテナコイルに対して外部から所定の周波数の磁界(電磁波)が与えられることにより、当該アンテナコイルに誘導起電力が発生する。当該電磁波は、例えば外部制御装置5423からアンテナ5425を介して送信される搬送波であってよい。当該誘導起電力から電力再生回路によって電力が再生され、昇圧回路においてその電位が適宜調整されることにより、蓄電用の電力が生成される。給電部5415によって生成された電力は、電源部5417に蓄電される。
The
電源部5417は、二次電池によって構成され、給電部5415によって生成された電力を蓄電する。図24では、図面が煩雑になることを避けるために、電源部5417からの電力の供給先を示す矢印等の図示を省略しているが、電源部5417に蓄電された電力は、光源部5405、撮像部5407、画像処理部5409、無線通信部5411、状態検出部5419及び制御部5421に供給され、これらの駆動に用いられ得る。
The
状態検出部5419は、加速度センサ及び/又はジャイロセンサ等の、カプセル型内視鏡5401の状態を検出するためのセンサから構成される。状態検出部5419は、当該センサによる検出結果から、カプセル型内視鏡5401の状態についての情報を取得することができる。状態検出部5419は、取得したカプセル型内視鏡5401の状態についての情報を、画像処理部5409に提供する。画像処理部5409では、上述したように、当該カプセル型内視鏡5401の状態についての情報が、画像信号と紐付けられ得る。
The
制御部5421は、CPU等のプロセッサによって構成され、所定のプログラムに従って動作することによりカプセル型内視鏡5401の動作を統括的に制御する。制御部5421は、光源部5405、撮像部5407、画像処理部5409、無線通信部5411、給電部5415、電源部5417及び状態検出部5419の駆動を、外部制御装置5423から送信される制御信号に従って適宜制御することにより、以上説明したような各部における機能を実現させる。
The
外部制御装置5423は、CPU、GPU等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイコン若しくは制御基板等であり得る。外部制御装置5423は、アンテナ5425を有し、当該アンテナ5425を介して、カプセル型内視鏡5401との間で各種の情報を送受信可能に構成される。具体的には、外部制御装置5423は、カプセル型内視鏡5401の制御部5421に対して制御信号を送信することにより、カプセル型内視鏡5401の動作を制御する。例えば、外部制御装置5423からの制御信号により、光源部5405における観察対象に対する光の照射条件が変更され得る。また、外部制御装置5423からの制御信号により、撮像条件(例えば、撮像部5407におけるフレームレート、露出値等)が変更され得る。また、外部制御装置5423からの制御信号により、画像処理部5409における処理の内容や、無線通信部5411が画像信号を送信する条件(例えば、送信間隔、送信画像数等)が変更されてもよい。
The
また、外部制御装置5423は、カプセル型内視鏡5401から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理(デモザイク処理)、高画質化処理(帯域強調処理、超解像処理、NR(Noise reduction)処理及び/又は手ブレ補正処理等)、並びに/又は拡大処理(電子ズーム処理)等、各種の公知の信号処理が行われてよい。外部制御装置5423は、表示装置(図示せず)の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置5423は、生成した画像データを記録装置(図示せず)に記録させたり、印刷装置(図示せず)に印刷出力させてもよい。
Further, the
以上、本開示に係る技術が適用され得る体内情報取得システム5400の一例について説明した。以上説明した構成のうち、撮像部5407の撮像素子として、固体撮像装置1を用いることができる。この固体撮像装置1によれば、2枚の基板を積層させて貼り合わせる際に、より接合強度を向上させることができる。
Heretofore, an example of the in-vivo
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械(トラクター)などのいずれかの種類の移動体に搭載される装置として実現されてもよい。 The technology according to the present disclosure can be applied to various products. For example, the technology according to the present disclosure may be any type of movement such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, a robot, a construction machine, and an agricultural machine (tractor). You may implement | achieve as an apparatus mounted in a body.
図25は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システム7000の概略的な構成例を示すブロック図である。車両制御システム7000は、通信ネットワーク7010を介して接続された複数の電子制御ユニットを備える。図25に示した例では、車両制御システム7000は、駆動系制御ユニット7100、ボディ系制御ユニット7200、バッテリ制御ユニット7300、車外情報検出ユニット7400、車内情報検出ユニット7500、及び統合制御ユニット7600を備える。これらの複数の制御ユニットを接続する通信ネットワーク7010は、例えば、CAN(Controller Area Network)、LIN(Local Interconnect Network)、LAN(Local Area Network)又はFlexRay(登録商標)等の任意の規格に準拠した車載通信ネットワークであってよい。
FIG. 25 is a block diagram illustrating a schematic configuration example of a
各制御ユニットは、各種プログラムにしたがって演算処理を行うマイクロコンピュータと、マイクロコンピュータにより実行されるプログラム又は各種演算に用いられるパラメータ等を記憶する記憶部と、各種制御対象の装置を駆動する駆動回路とを備える。各制御ユニットは、通信ネットワーク7010を介して他の制御ユニットとの間で通信を行うためのネットワークI/Fを備えるとともに、車内外の装置又はセンサ等との間で、有線通信又は無線通信により通信を行うための通信I/Fを備える。図25では、統合制御ユニット7600の機能構成として、マイクロコンピュータ7610、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660、音声画像出力部7670、車載ネットワークI/F7680及び記憶部7690が図示されている。他の制御ユニットも同様に、マイクロコンピュータ、通信I/F及び記憶部等を備える。
Each control unit includes a microcomputer that performs arithmetic processing according to various programs, a storage unit that stores programs executed by the microcomputer or parameters used for various calculations, and a drive circuit that drives various devices to be controlled. Is provided. Each control unit includes a network I / F for communicating with other control units via a
駆動系制御ユニット7100は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット7100は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。駆動系制御ユニット7100は、ABS(Antilock Brake System)又はESC(Electronic Stability Control)等の制御装置としての機能を有してもよい。
The drive
駆動系制御ユニット7100には、車両状態検出部7110が接続される。車両状態検出部7110には、例えば、車体の軸回転運動の角速度を検出するジャイロセンサ、車両の加速度を検出する加速度センサ、あるいは、アクセルペダルの操作量、ブレーキペダルの操作量、ステアリングホイールの操舵角、エンジン回転数又は車輪の回転速度等を検出するためのセンサのうちの少なくとも一つが含まれる。駆動系制御ユニット7100は、車両状態検出部7110から入力される信号を用いて演算処理を行い、内燃機関、駆動用モータ、電動パワーステアリング装置又はブレーキ装置等を制御する。
A vehicle
ボディ系制御ユニット7200は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット7200は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット7200には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット7200は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
The body
バッテリ制御ユニット7300は、各種プログラムにしたがって駆動用モータの電力供給源である二次電池7310を制御する。例えば、バッテリ制御ユニット7300には、二次電池7310を備えたバッテリ装置から、バッテリ温度、バッテリ出力電圧又はバッテリの残存容量等の情報が入力される。バッテリ制御ユニット7300は、これらの信号を用いて演算処理を行い、二次電池7310の温度調節制御又はバッテリ装置に備えられた冷却装置等の制御を行う。
The
車外情報検出ユニット7400は、車両制御システム7000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット7400には、撮像部7410及び車外情報検出部7420のうちの少なくとも一方が接続される。撮像部7410には、ToF(Time Of Flight)カメラ、ステレオカメラ、単眼カメラ、赤外線カメラ及びその他のカメラのうちの少なくとも一つが含まれる。車外情報検出部7420には、例えば、現在の天候又は気象を検出するための環境センサ、あるいは、車両制御システム7000を搭載した車両の周囲の他の車両、障害物又は歩行者等を検出するための周囲情報検出センサのうちの少なくとも一つが含まれる。
The outside
環境センサは、例えば、雨天を検出する雨滴センサ、霧を検出する霧センサ、日照度合いを検出する日照センサ、及び降雪を検出する雪センサのうちの少なくとも一つであってよい。周囲情報検出センサは、超音波センサ、レーダ装置及びLIDAR(Light Detection and Ranging、Laser Imaging Detection and Ranging)装置のうちの少なくとも一つであってよい。これらの撮像部7410及び車外情報検出部7420は、それぞれ独立したセンサないし装置として備えられてもよいし、複数のセンサないし装置が統合された装置として備えられてもよい。
The environmental sensor may be, for example, at least one of a raindrop sensor that detects rainy weather, a fog sensor that detects fog, a sunshine sensor that detects sunlight intensity, and a snow sensor that detects snowfall. The ambient information detection sensor may be at least one of an ultrasonic sensor, a radar device, and a LIDAR (Light Detection and Ranging, Laser Imaging Detection and Ranging) device. The
ここで、図26は、撮像部7410及び車外情報検出部7420の設置位置の例を示す。撮像部7910,7912,7914,7916,7918は、例えば、車両7900のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部のうちの少なくとも一つの位置に設けられる。フロントノーズに備えられる撮像部7910及び車室内のフロントガラスの上部に備えられる撮像部7918は、主として車両7900の前方の画像を取得する。サイドミラーに備えられる撮像部7912,7914は、主として車両7900の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部7916は、主として車両7900の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部7918は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
Here, FIG. 26 shows an example of installation positions of the
なお、図26には、それぞれの撮像部7910,7912,7914,7916の撮影範囲の一例が示されている。撮像範囲aは、フロントノーズに設けられた撮像部7910の撮像範囲を示し、撮像範囲b,cは、それぞれサイドミラーに設けられた撮像部7912,7914の撮像範囲を示し、撮像範囲dは、リアバンパ又はバックドアに設けられた撮像部7916の撮像範囲を示す。例えば、撮像部7910,7912,7914,7916で撮像された画像データが重ね合わせられることにより、車両7900を上方から見た俯瞰画像が得られる。
FIG. 26 shows an example of shooting ranges of the
車両7900のフロント、リア、サイド、コーナ及び車室内のフロントガラスの上部に設けられる車外情報検出部7920,7922,7924,7926,7928,7930は、例えば超音波センサ又はレーダ装置であってよい。車両7900のフロントノーズ、リアバンパ、バックドア及び車室内のフロントガラスの上部に設けられる車外情報検出部7920,7926,7930は、例えばLIDAR装置であってよい。これらの車外情報検出部7920〜7930は、主として先行車両、歩行者又は障害物等の検出に用いられる。
The vehicle outside
図25に戻って説明を続ける。車外情報検出ユニット7400は、撮像部7410に車外の画像を撮像させるとともに、撮像された画像データを受信する。また、車外情報検出ユニット7400は、接続されている車外情報検出部7420から検出情報を受信する。車外情報検出部7420が超音波センサ、レーダ装置又はLIDAR装置である場合には、車外情報検出ユニット7400は、超音波又は電磁波等を発信させるとともに、受信された反射波の情報を受信する。車外情報検出ユニット7400は、受信した情報に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、降雨、霧又は路面状況等を認識する環境認識処理を行ってもよい。車外情報検出ユニット7400は、受信した情報に基づいて、車外の物体までの距離を算出してもよい。
Returning to FIG. 25, the description will be continued. The vehicle exterior
また、車外情報検出ユニット7400は、受信した画像データに基づいて、人、車、障害物、標識又は路面上の文字等を認識する画像認識処理又は距離検出処理を行ってもよい。車外情報検出ユニット7400は、受信した画像データに対して歪補正又は位置合わせ等の処理を行うとともに、異なる撮像部7410により撮像された画像データを合成して、俯瞰画像又はパノラマ画像を生成してもよい。車外情報検出ユニット7400は、異なる撮像部7410により撮像された画像データを用いて、視点変換処理を行ってもよい。
Further, the outside
車内情報検出ユニット7500は、車内の情報を検出する。車内情報検出ユニット7500には、例えば、運転者の状態を検出する運転者状態検出部7510が接続される。運転者状態検出部7510は、運転者を撮像するカメラ、運転者の生体情報を検出する生体センサ又は車室内の音声を集音するマイク等を含んでもよい。生体センサは、例えば、座面又はステアリングホイール等に設けられ、座席に座った搭乗者又はステアリングホイールを握る運転者の生体情報を検出する。車内情報検出ユニット7500は、運転者状態検出部7510から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。車内情報検出ユニット7500は、集音された音声信号に対してノイズキャンセリング処理等の処理を行ってもよい。
The vehicle interior
統合制御ユニット7600は、各種プログラムにしたがって車両制御システム7000内の動作全般を制御する。統合制御ユニット7600には、入力部7800が接続されている。入力部7800は、例えば、タッチパネル、ボタン、マイクロフォン、スイッチ又はレバー等、搭乗者によって入力操作され得る装置によって実現される。統合制御ユニット7600には、マイクロフォンにより入力される音声を音声認識することにより得たデータが入力されてもよい。入力部7800は、例えば、赤外線又はその他の電波を利用したリモートコントロール装置であってもよいし、車両制御システム7000の操作に対応した携帯電話又はPDA(Personal Digital Assistant)等の外部接続機器であってもよい。入力部7800は、例えばカメラであってもよく、その場合搭乗者はジェスチャにより情報を入力することができる。あるいは、搭乗者が装着したウェアラブル装置の動きを検出することで得られたデータが入力されてもよい。さらに、入力部7800は、例えば、上記の入力部7800を用いて搭乗者等により入力された情報に基づいて入力信号を生成し、統合制御ユニット7600に出力する入力制御回路などを含んでもよい。搭乗者等は、この入力部7800を操作することにより、車両制御システム7000に対して各種のデータを入力したり処理動作を指示したりする。
The
記憶部7690は、マイクロコンピュータにより実行される各種プログラムを記憶するROM(Read Only Memory)、及び各種パラメータ、演算結果又はセンサ値等を記憶するRAM(Random Access Memory)を含んでいてもよい。また、記憶部7690は、HDD(Hard Disc Drive)等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス又は光磁気記憶デバイス等によって実現してもよい。
The
汎用通信I/F7620は、外部環境7750に存在する様々な機器との間の通信を仲介する汎用的な通信I/Fである。汎用通信I/F7620は、GSM(Global System of Mobile communications)、WiMAX、LTE(Long Term Evolution)若しくはLTE−A(LTE−Advanced)などのセルラー通信プロトコル、又は無線LAN(Wi−Fi(登録商標)ともいう)、Bluetooth(登録商標)などのその他の無線通信プロトコルを実装してよい。汎用通信I/F7620は、例えば、基地局又はアクセスポイントを介して、外部ネットワーク(例えば、インターネット、クラウドネットワーク又は事業者固有のネットワーク)上に存在する機器(例えば、アプリケーションサーバ又は制御サーバ)へ接続してもよい。また、汎用通信I/F7620は、例えばP2P(Peer To Peer)技術を用いて、車両の近傍に存在する端末(例えば、運転者、歩行者若しくは店舗の端末、又はMTC(Machine Type Communication)端末)と接続してもよい。
The general-purpose communication I /
専用通信I/F7630は、車両における使用を目的として策定された通信プロトコルをサポートする通信I/Fである。専用通信I/F7630は、例えば、下位レイヤのIEEE802.11pと上位レイヤのIEEE1609との組合せであるWAVE(Wireless Access in Vehicle Environment)、DSRC(Dedicated Short Range Communications)、又はセルラー通信プロトコルといった標準プロトコルを実装してよい。専用通信I/F7630は、典型的には、車車間(Vehicle to Vehicle)通信、路車間(Vehicle to Infrastructure)通信、車両と家との間(Vehicle to Home)の通信及び歩車間(Vehicle to Pedestrian)通信のうちの1つ以上を含む概念であるV2X通信を遂行する。
The dedicated communication I /
測位部7640は、例えば、GNSS(Global Navigation Satellite System)衛星からのGNSS信号(例えば、GPS(Global Positioning System)衛星からのGPS信号)を受信して測位を実行し、車両の緯度、経度及び高度を含む位置情報を生成する。なお、測位部7640は、無線アクセスポイントとの信号の交換により現在位置を特定してもよく、又は測位機能を有する携帯電話、PHS若しくはスマートフォンといった端末から位置情報を取得してもよい。
The
ビーコン受信部7650は、例えば、道路上に設置された無線局等から発信される電波あるいは電磁波を受信し、現在位置、渋滞、通行止め又は所要時間等の情報を取得する。なお、ビーコン受信部7650の機能は、上述した専用通信I/F7630に含まれてもよい。
For example, the beacon receiving unit 7650 receives radio waves or electromagnetic waves transmitted from a radio station or the like installed on the road, and acquires information such as the current position, traffic jam, closed road, or required time. Note that the function of the beacon receiving unit 7650 may be included in the dedicated communication I /
車内機器I/F7660は、マイクロコンピュータ7610と車内に存在する様々な車内機器7760との間の接続を仲介する通信インタフェースである。車内機器I/F7660は、無線LAN、Bluetooth(登録商標)、NFC(Near Field Communication)又はWUSB(Wireless USB)といった無線通信プロトコルを用いて無線接続を確立してもよい。また、車内機器I/F7660は、図示しない接続端子(及び、必要であればケーブル)を介して、USB(Universal Serial Bus)、HDMI(High-Definition Multimedia Interface)、又はMHL(Mobile High-definition Link)等の有線接続を確立してもよい。車内機器7760は、例えば、搭乗者が有するモバイル機器若しくはウェアラブル機器、又は車両に搬入され若しくは取り付けられる情報機器のうちの少なくとも1つを含んでいてもよい。また、車内機器7760は、任意の目的地までの経路探索を行うナビゲーション装置を含んでいてもよい。車内機器I/F7660は、これらの車内機器7760との間で、制御信号又はデータ信号を交換する。
The in-vehicle device I /
車載ネットワークI/F7680は、マイクロコンピュータ7610と通信ネットワーク7010との間の通信を仲介するインタフェースである。車載ネットワークI/F7680は、通信ネットワーク7010によりサポートされる所定のプロトコルに則して、信号等を送受信する。
The in-vehicle network I /
統合制御ユニット7600のマイクロコンピュータ7610は、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660及び車載ネットワークI/F7680のうちの少なくとも一つを介して取得される情報に基づき、各種プログラムにしたがって、車両制御システム7000を制御する。例えば、マイクロコンピュータ7610は、取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット7100に対して制御指令を出力してもよい。例えば、マイクロコンピュータ7610は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行ってもよい。また、マイクロコンピュータ7610は、取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行ってもよい。
The
マイクロコンピュータ7610は、汎用通信I/F7620、専用通信I/F7630、測位部7640、ビーコン受信部7650、車内機器I/F7660及び車載ネットワークI/F7680のうちの少なくとも一つを介して取得される情報に基づき、車両と周辺の構造物や人物等の物体との間の3次元距離情報を生成し、車両の現在位置の周辺情報を含むローカル地図情報を作成してもよい。また、マイクロコンピュータ7610は、取得される情報に基づき、車両の衝突、歩行者等の近接又は通行止めの道路への進入等の危険を予測し、警告用信号を生成してもよい。警告用信号は、例えば、警告音を発生させたり、警告ランプを点灯させたりするための信号であってよい。
The
音声画像出力部7670は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図25の例では、出力装置として、オーディオスピーカ7710、表示部7720及びインストルメントパネル7730が例示されている。表示部7720は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。表示部7720は、AR(Augmented Reality)表示機能を有していてもよい。出力装置は、これらの装置以外の、ヘッドホン、搭乗者が装着する眼鏡型ディスプレイ等のウェアラブルデバイス、プロジェクタ又はランプ等の他の装置であってもよい。出力装置が表示装置の場合、表示装置は、マイクロコンピュータ7610が行った各種処理により得られた結果又は他の制御ユニットから受信された情報を、テキスト、イメージ、表、グラフ等、様々な形式で視覚的に表示する。また、出力装置が音声出力装置の場合、音声出力装置は、再生された音声データ又は音響データ等からなるオーディオ信号をアナログ信号に変換して聴覚的に出力する。
The audio
なお、図25に示した例において、通信ネットワーク7010を介して接続された少なくとも二つの制御ユニットが一つの制御ユニットとして一体化されてもよい。あるいは、個々の制御ユニットが、複数の制御ユニットにより構成されてもよい。さらに、車両制御システム7000が、図示されていない別の制御ユニットを備えてもよい。また、上記の説明において、いずれかの制御ユニットが担う機能の一部又は全部を、他の制御ユニットに持たせてもよい。つまり、通信ネットワーク7010を介して情報の送受信がされるようになっていれば、所定の演算処理が、いずれかの制御ユニットで行われるようになってもよい。同様に、いずれかの制御ユニットに接続されているセンサ又は装置が、他の制御ユニットに接続されるとともに、複数の制御ユニットが、通信ネットワーク7010を介して相互に検出情報を送受信してもよい。
In the example shown in FIG. 25, at least two control units connected via the
以上説明した車両制御システム7000において、撮像部7410の撮像素子として、固体撮像装置1を用いることができる。この固体撮像装置1によれば、2枚の基板を積層させて貼り合わせる際に、より接合強度を向上させることができる。
In the
なお、本技術は、以下のような構成をとることができる。 In addition, this technique can take the following structures.
(1)
金属で形成された第1の電極を有する第1の基板と、
前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
を備え、
前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面には、それらの貼合せ面の接合後の熱処理時における前記金属の隆起に応じた開口が形成された絶縁膜が成膜されており、
前記第1の電極と前記第2の電極とは、前記絶縁膜の開口で金属接合されている
半導体装置。
(2)
前記絶縁膜の開口の幅と深さは、熱処理時における熱応力による塑性変形により、前記金属が隆起する高さに合わせて調整される
前記(1)に記載の半導体装置。
(3)
前記絶縁膜は、シリコン系の絶縁膜である
前記(1)又は(2)に記載の半導体装置。
(4)
前記絶縁膜は、材料の異なる複数の絶縁膜が積層されて形成される
前記(1)乃至(3)のいずれかに記載の半導体装置。
(5)
積層された複数の絶縁膜ごとに、開口の幅が異なっている
前記(4)に記載の半導体装置。
(6)
積層された複数の絶縁膜ごとに、膜厚に応じて開口の深さが異なっている
前記(4)又は(5)に記載の半導体装置。
(7)
前記第1の電極と前記第2の電極を形成する金属は、銅(Cu)である
前記(1)乃至(6)のいずれかに記載の半導体装置。
(8)
前記(1)乃至(7)のいずれかに記載の半導体装置であって、
前記第1の基板は、光電変換部を含む複数の画素が2次元配列された画素領域を有するセンサ基板であり、
前記第2の基板は、所定の回路を有する回路基板である
固体撮像装置。
(9)
金属で形成された第1の電極を有する第1の基板と、金属で形成された第2の電極を有する第2の基板とを貼り合わせ、
熱処理によって、前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面に成膜された絶縁膜に形成される開口で、前記金属が隆起することで、前記第1の電極と前記第2の電極とが金属接合される
半導体装置の製造方法。
(10)
前記第1の基板と前記第2の基板とを貼り合わせるに際して、前記絶縁膜の開口の幅と深さは、熱処理時における熱応力による塑性変形により、前記金属が隆起する高さに合わせて調整される
前記(9)に記載の半導体装置の製造方法。
(11)
前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面に成膜される前記絶縁膜の材料として、シリコン系の絶縁膜を用いる
前記(9)又は(10)に記載の半導体装置の製造方法。
(12)
前記絶縁膜を成膜する際に、材料の異なる複数の絶縁膜を積層する
前記(9)乃至(11)のいずれかに記載の半導体装置の製造方法。
(13)
複数の絶縁膜を積層する際に、エッチレートの差を利用して、積層された複数の絶縁膜ごとに、開口の幅が異なるようにする
前記(12)に記載の半導体装置の製造方法。
(14)
複数の絶縁膜を積層する際に、積層された複数の絶縁膜ごとに、膜厚に応じて開口の深さが異なるようにする
前記(11)又は(12)に記載の半導体装置の製造方法。
(15)
前記第1の電極と前記第2の電極を形成する金属の材料として、銅(Cu)を用いる
前記(9)乃至(14)のいずれかに記載の半導体装置の製造方法。
(1)
A first substrate having a first electrode formed of metal;
A substrate bonded to the first substrate, the second substrate having a second electrode made of metal,
An insulating film is formed on at least one bonding surface of the first substrate and the second substrate with an opening corresponding to the metal bulge during the heat treatment after bonding of the bonding surfaces. Has been
The first electrode and the second electrode are metal-bonded at the opening of the insulating film.
(2)
The width and depth of the opening of the insulating film are adjusted according to the height at which the metal is raised by plastic deformation due to thermal stress during heat treatment. The semiconductor device according to (1).
(3)
The semiconductor device according to (1) or (2), wherein the insulating film is a silicon-based insulating film.
(4)
The semiconductor device according to any one of (1) to (3), wherein the insulating film is formed by stacking a plurality of insulating films made of different materials.
(5)
The width of the opening is different for each of the stacked insulating films. The semiconductor device according to (4).
(6)
The semiconductor device according to (4) or (5), wherein each of the stacked insulating films has a different opening depth depending on the film thickness.
(7)
The metal that forms the first electrode and the second electrode is copper (Cu). The semiconductor device according to any one of (1) to (6).
(8)
The semiconductor device according to any one of (1) to (7),
The first substrate is a sensor substrate having a pixel region in which a plurality of pixels including a photoelectric conversion unit are two-dimensionally arranged,
The second substrate is a circuit board having a predetermined circuit.
(9)
A first substrate having a first electrode made of metal and a second substrate having a second electrode made of metal are bonded together,
By the heat treatment, the metal is raised at the opening formed in the insulating film formed on the bonding surface of at least one of the first substrate and the second substrate, so that the first electrode and the A method for manufacturing a semiconductor device, wherein the second electrode is metal-bonded.
(10)
When the first substrate and the second substrate are bonded together, the width and depth of the opening of the insulating film are adjusted to the height at which the metal is raised by plastic deformation due to thermal stress during heat treatment. The method for manufacturing a semiconductor device according to (9).
(11)
The semiconductor device according to (9) or (10), wherein a silicon-based insulating film is used as a material for the insulating film formed on at least one bonding surface of the first substrate and the second substrate. Manufacturing method.
(12)
The method for manufacturing a semiconductor device according to any one of (9) to (11), wherein a plurality of insulating films made of different materials are stacked when forming the insulating film.
(13)
The method for manufacturing a semiconductor device according to (12), wherein when the plurality of insulating films are stacked, the width of the opening is made different for each of the plurality of stacked insulating films using a difference in etch rate.
(14)
The method for manufacturing a semiconductor device according to (11) or (12), wherein, when the plurality of insulating films are stacked, the depth of the opening varies depending on the film thickness for each of the stacked insulating films. .
(15)
The method for manufacturing a semiconductor device according to any one of (9) to (14), wherein copper (Cu) is used as a metal material for forming the first electrode and the second electrode.
1 固体撮像装置, 11 第1基板, 11S 第1貼合せ面, 12 画素, 13 画素領域, 14 画素駆動線, 15 垂直信号線, 21 第2基板, 21S 第2貼合せ面, 22 垂直駆動回路, 23 カラム信号処理回路, 24 水平駆動回路, 25 システム制御回路, 100,100−1,100−2 半導体ウェハ, 101,101−1,101−2 酸化膜, 103 ダミーパッド, 104,104−1,104−2 TLV, 105 バリアメタル膜, 106,106−1,106−2 金属膜, 107,107−1,107−2 絶縁膜, 108 フォトレジスト, 109,109−1,109−2 開口部, 110 空間, 204,204−2 TLV, 206,206−2 金属膜, 207,207−1,207−2 絶縁膜, 209,209−1,209−2 開口部, 210 空間, 304,304−1,304−2 TLV, 306,306−1,306−2 金属膜, 307,307−1 絶縁膜, 307a,307a−1 第1絶縁膜, 307b,307b−1 第2絶縁膜, 309 開口部, 310 空間, 1000 撮像装置, 1001 固体撮像装置 DESCRIPTION OF SYMBOLS 1 Solid-state imaging device, 11 1st board | substrate, 11S 1st bonding surface, 12 pixels, 13 pixel area | region, 14 pixel drive line, 15 vertical signal line, 21 2nd board | substrate, 21S 2nd bonding surface, 22 vertical drive circuit , 23 column signal processing circuit, 24 horizontal drive circuit, 25 system control circuit, 100, 100-1, 100-2 semiconductor wafer, 101, 101-1, 101-2 oxide film, 103 dummy pad, 104, 104-1 , 104-2 TLV, 105 barrier metal film, 106, 106-1, 106-2 metal film, 107, 107-1, 107-2 insulating film, 108 photoresist, 109, 109-1, 109-2 opening , 110 space, 204, 204-2 TLV, 206, 206-2 metal film, 207, 207-1, 20 7-2 Insulating film, 209, 209-1, 209-2 Opening, 210 space, 304, 304-1, 304-2 TLV, 306, 306-1, 306-2 Metal film, 307, 307-1 Insulating Film, 307a, 307a-1 first insulating film, 307b, 307b-1 second insulating film, 309 opening, 310 space, 1000 imaging device, 1001 solid-state imaging device
Claims (15)
前記第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板と
を備え、
前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面には、それらの貼合せ面の接合後の熱処理時における前記金属の隆起に応じた開口が形成された絶縁膜が成膜されており、
前記第1の電極と前記第2の電極とは、前記絶縁膜の開口で金属接合されている
半導体装置。 A first substrate having a first electrode formed of metal;
A substrate bonded to the first substrate, the second substrate having a second electrode made of metal,
An insulating film is formed on at least one bonding surface of the first substrate and the second substrate with an opening corresponding to the metal bulge during the heat treatment after bonding of the bonding surfaces. Has been
The first electrode and the second electrode are metal-bonded at the opening of the insulating film.
請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the width and depth of the opening of the insulating film are adjusted according to a height at which the metal is raised by plastic deformation due to thermal stress during heat treatment.
請求項2に記載の半導体装置。 The semiconductor device according to claim 2, wherein the insulating film is a silicon-based insulating film.
請求項3に記載の半導体装置。 The semiconductor device according to claim 3, wherein the insulating film is formed by stacking a plurality of insulating films made of different materials.
請求項4に記載の半導体装置。 The semiconductor device according to claim 4, wherein the width of the opening is different for each of the stacked insulating films.
請求項5に記載の半導体装置。 The semiconductor device according to claim 5, wherein the depth of the opening differs depending on the film thickness for each of the stacked insulating films.
請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein a metal forming the first electrode and the second electrode is copper (Cu).
前記第1の基板は、光電変換部を含む複数の画素が2次元配列された画素領域を有するセンサ基板であり、
前記第2の基板は、所定の回路を有する回路基板である
固体撮像装置。 The semiconductor device according to claim 1,
The first substrate is a sensor substrate having a pixel region in which a plurality of pixels including a photoelectric conversion unit are two-dimensionally arranged,
The second substrate is a circuit board having a predetermined circuit.
熱処理によって、前記第1の基板及び前記第2の基板の少なくとも一方の貼合せ面に成膜された絶縁膜に形成される開口で、前記金属が隆起することで、前記第1の電極と前記第2の電極とが金属接合される
半導体装置の製造方法。 A first substrate having a first electrode made of metal and a second substrate having a second electrode made of metal are bonded together,
By the heat treatment, the metal is raised at the opening formed in the insulating film formed on the bonding surface of at least one of the first substrate and the second substrate, so that the first electrode and the A method for manufacturing a semiconductor device, wherein the second electrode is metal-bonded.
請求項9に記載の半導体装置の製造方法。 When the first substrate and the second substrate are bonded together, the width and depth of the opening of the insulating film are adjusted to the height at which the metal is raised by plastic deformation due to thermal stress during heat treatment. A method for manufacturing a semiconductor device according to claim 9.
請求項10に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 10, wherein a silicon-based insulating film is used as a material of the insulating film formed on at least one bonding surface of the first substrate and the second substrate.
請求項11に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 11, wherein a plurality of insulating films made of different materials are stacked when forming the insulating film.
請求項12に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 12, wherein when the plurality of insulating films are stacked, the width of the opening is made different for each of the plurality of stacked insulating films using a difference in etch rate.
請求項13に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 13, wherein when the plurality of insulating films are stacked, the depth of the opening varies depending on the film thickness for each of the stacked insulating films.
請求項9に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 9, wherein copper (Cu) is used as a metal material for forming the first electrode and the second electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016211286A JP2018073967A (en) | 2016-10-28 | 2016-10-28 | Semiconductor device, solid-state image pickup device and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016211286A JP2018073967A (en) | 2016-10-28 | 2016-10-28 | Semiconductor device, solid-state image pickup device and manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018073967A true JP2018073967A (en) | 2018-05-10 |
Family
ID=62115506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016211286A Pending JP2018073967A (en) | 2016-10-28 | 2016-10-28 | Semiconductor device, solid-state image pickup device and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018073967A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020071103A1 (en) * | 2018-10-05 | 2020-04-09 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device, method of manufacturing same, and image-capture element |
| WO2020079945A1 (en) * | 2018-10-15 | 2020-04-23 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and electronic apparatus |
| JP2020145427A (en) * | 2019-02-28 | 2020-09-10 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state image sensor and image sensor |
| JP2022528649A (en) * | 2020-01-07 | 2022-06-15 | 長江存儲科技有限責任公司 | Metal dielectric joining method and structure |
| US11626376B2 (en) | 2020-09-08 | 2023-04-11 | Kioxia Corporation | Semiconductor device having a plurality of first structural bodies provided below a connection terminal and manufacturing method thereof |
-
2016
- 2016-10-28 JP JP2016211286A patent/JP2018073967A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210391369A1 (en) * | 2018-10-05 | 2021-12-16 | Sony Semiconductor Solutions Corporation | Semiconductor device, method of manufacturing semiconductor device, and imaging element |
| US12199123B2 (en) | 2018-10-05 | 2025-01-14 | Sony Semiconductor Solutions Corporation | Semiconductor device including a structure for higher integration |
| WO2020071103A1 (en) * | 2018-10-05 | 2020-04-09 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device, method of manufacturing same, and image-capture element |
| US11742374B2 (en) | 2018-10-05 | 2023-08-29 | Sony Semiconductor Solutions Corporation | Semiconductor device, method of manufacturing semiconductor device, and imaging element |
| JP2023164552A (en) * | 2018-10-15 | 2023-11-10 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging devices and electronic equipment |
| JPWO2020079945A1 (en) * | 2018-10-15 | 2021-09-16 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state image sensor and electronic equipment |
| WO2020079945A1 (en) * | 2018-10-15 | 2020-04-23 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and electronic apparatus |
| JP7630577B2 (en) | 2018-10-15 | 2025-02-17 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state imaging device and electronic device |
| JP2020145427A (en) * | 2019-02-28 | 2020-09-10 | ソニーセミコンダクタソリューションズ株式会社 | Solid-state image sensor and image sensor |
| US12142626B2 (en) | 2019-02-28 | 2024-11-12 | Sony Semiconductor Solutions Corporation | Image sensor |
| JP2022528649A (en) * | 2020-01-07 | 2022-06-15 | 長江存儲科技有限責任公司 | Metal dielectric joining method and structure |
| US11798913B2 (en) | 2020-01-07 | 2023-10-24 | Yangtze Memory Technologies Co., Ltd. | Metal-dielectric bonding method and structure |
| JP7398475B2 (en) | 2020-01-07 | 2023-12-14 | 長江存儲科技有限責任公司 | Metal dielectric bonding method and structure |
| US11978719B2 (en) | 2020-01-07 | 2024-05-07 | Yangtze Memory Technologies Co., Ltd. | Metal-dielectric bonding method and structure |
| US11626376B2 (en) | 2020-09-08 | 2023-04-11 | Kioxia Corporation | Semiconductor device having a plurality of first structural bodies provided below a connection terminal and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11018110B2 (en) | Semiconductor device, manufacturing method, and solid-state imaging device | |
| WO2020203222A1 (en) | Solid-state imaging device and electronic apparatus | |
| JP7488195B2 (en) | Imaging device and electronic device | |
| KR20230168283A (en) | Solid state imaging element, solid state imaging element manufacturing method, and electronic apparatus | |
| JP2018073967A (en) | Semiconductor device, solid-state image pickup device and manufacturing method | |
| CN114930807A (en) | Image pickup apparatus and image pickup method | |
| WO2022102471A1 (en) | Imaging element and imaging device | |
| US12081893B2 (en) | Image sensor having multiple vertical signal lines per column in multiple laminated wiring layers | |
| US12514019B2 (en) | Solid-state imaging element and electronic device | |
| JP2019110260A (en) | Solid state image pickup device and manufacturing method | |
| US12096643B2 (en) | Solid-state image sensor and electronic apparatus | |
| US11101309B2 (en) | Imaging element, method for manufacturing imaging element, and electronic device | |
| US12484324B2 (en) | Solid-state imaging element, imaging device, and method of controlling solid-state imaging element | |
| WO2024024450A1 (en) | Semiconductor device and manufacturing method for same | |
| WO2023248346A1 (en) | Imaging device | |
| WO2022102549A1 (en) | Solid-state imaging device | |
| WO2025013515A1 (en) | Light detection device, imaging device, and electronic apparatus | |
| WO2025105333A1 (en) | Solid-state imaging device | |
| JP2022107201A (en) | Imaging devices and electronic devices | |
| WO2024203526A1 (en) | Light detection device and electronic apparatus | |
| WO2024038828A1 (en) | Light detection device | |
| WO2024057471A1 (en) | Photoelectric conversion element, solid-state imaging element, and ranging system | |
| JP2022018480A (en) | Solid-state imaging device and manufacturing method for the same |