[go: up one dir, main page]

JP2018055779A - 駆動回路 - Google Patents

駆動回路 Download PDF

Info

Publication number
JP2018055779A
JP2018055779A JP2016186727A JP2016186727A JP2018055779A JP 2018055779 A JP2018055779 A JP 2018055779A JP 2016186727 A JP2016186727 A JP 2016186727A JP 2016186727 A JP2016186727 A JP 2016186727A JP 2018055779 A JP2018055779 A JP 2018055779A
Authority
JP
Japan
Prior art keywords
potential
inductor
period
switching element
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016186727A
Other languages
English (en)
Inventor
英男 鈴木
Hideo Suzuki
英男 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2016186727A priority Critical patent/JP2018055779A/ja
Publication of JP2018055779A publication Critical patent/JP2018055779A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

【課題】電流値制御をエネルギー効率よく行うことができる駆動回路を提供する。【解決手段】駆動回路1は、直流の電源V1と、電源V1と負荷である発光ダイオードLEDとの間に直列に挿入されるインダクタL1と、発光ダイオードLEDと並列に接続されるスイッチSW1と、制御回路20とを備える。制御回路20は、インダクタL1と発光ダイオードLEDとの間にあるインダクタL1の出力端の電位を第1の電位として取得する第1の電位取得部21と、第1の電位に基づいて、前記スイッチSW1のオン/オフを制御するスイッチ制御部24とを有する。【選択図】図1

Description

本発明は、駆動回路に関する。
例えば発光ダイオードといった電流制御型のデバイスのための駆動回路が知られている。例えば特許文献1には、インダクタを用いた昇圧チョッパ回路と降圧チョッパ回路とを含む、発光ダイオードのための駆動回路に係る技術が開示されている。このような回路において、フィードバック制御を行うために、電流値を取得する必要がある。
特開2015−41512号公報
一般に、上述のような回路において電流値を取得するためには、発光ダイオードと直列に挿入された抵抗素子の両端の電圧が計測される。しかしながら、この抵抗素子で消費される電力は発光素子を点灯させる電力には寄与しないため、このような抵抗素子の挿入は、回路のエネルギー効率を悪化させる。
本発明は、電流値制御をエネルギー効率よく行うことができる駆動回路を提供することを目的とする。
前記目的を果たすため、本発明の一態様によれば、駆動回路は、直流電源と、前記直流電源と負荷との間に直列に挿入されるインダクタと、前記インダクタと前記負荷との間に前記負荷と並列に接続されるスイッチング素子と、前記インダクタと前記負荷との間の電位を第1の電位として取得する第1の電位取得部、及び前記第1の電位のみに基づいて前記スイッチング素子のオン/オフを制御するスイッチ制御部を有する制御回路とを備える。
前記目的を果たすため、本発明の一態様によれば、駆動回路は、直流電源と、前記直流電源と負荷との間に直列に挿入されるスイッチング素子と、前記スイッチング素子と入力端で接続し前記負荷と出力端で接続するインダクタと、前記インダクタの前記入力端とカソードが接続するように前記インダクタ及び前記負荷と並列に接続されるダイオードと、前記インダクタの前記入力端の電位を第1の電位として取得する第1の電位取得部、前記インダクタの前記出力端の電位を第2の電位として取得する第2の電位取得部、及び前記第1の電位及び前記第2の電位に基づいて前記スイッチング素子のオン/オフを制御するスイッチ制御部とを有する制御回路とを備える。
前記目的を果たすため、本発明の一態様によれば、駆動回路は、直流電源と、前記直流電源と負荷との間に直列に挿入されるインダクタと、前記インダクタにエネルギーが蓄積されるように、オン/オフを切り換えるスイッチング素子と、制御回路とを備える駆動回路であって、前記制御回路は、前記インダクタに蓄積されたエネルギーによって前記インダクタに電流が流れる期間を放出期間として取得する放出期間取得部と、前記負荷に流れる電流に係る値が所望の値となるように、前記放出期間に基づいて前記スイッチング素子をオンにする期間である蓄積期間を決定する蓄積期間決定部と、前記蓄積期間に基づいて、前記スイッチング素子のオン/オフを制御するスイッチ制御部とを有する。
本発明によれば、電流値制御をエネルギー効率よく行うことができる駆動回路を提供できる。
図1は、第1の実施形態に係る駆動回路の構成例の概略を示す図である。 図2は、第1の実施形態に係る駆動回路の動作について説明するためのタイミングチャートである。 図3は、第1の実施形態に係る駆動回路の制御回路の動作の一例を示すフローチャートである。 図4は、第1の実施形態の第1の変形例に係る駆動回路の構成例の概略を示す図である。 図5は、第1の実施形態の第2の変形例に係る駆動回路の構成例の概略を示す図である。 図6は、第2の実施形態に係る駆動回路の構成例の概略を示す図である。 図7は、第2の実施形態に係る駆動回路の動作について説明するためのタイミングチャートである。
[第1の実施形態]
本発明の第1の実施形態について図面を参照して説明する。本実施形態に係る駆動回路は、例えば発光ダイオードといった、電流値を制御する必要があるデバイスを駆動するための駆動回路である。
〈回路構成〉
図1は、本実施形態に係る発光ダイオード(LED)の駆動回路1の構成を示す。駆動回路1は、直流の定電圧源である電源V1を用いて、発光ダイオードLEDを駆動するための回路である。駆動回路1は、回路部10と、制御回路20とを備える。
回路部10は、昇圧チョッパ回路を含む以下の構成を有する。すなわち、直流の電源V1のマイナス極は接地され、プラス極は、インダクタL1の入力端に接続されている。また、インダクタL1に供給される電圧の安定化のため、インダクタL1の入力端には、第1のキャパシタC1の一端が接続され、第1のキャパシタC1の他端は接地されている。インダクタL1に供給される電圧の安定性を犠牲にするならば、第1のキャパシタC1は、省略することもできる。
インダクタL1の出力端には、例えばnチャネル型の電界効果トランジスタ(FET)で構成されるスイッチSW1のドレイン端子が接続され、スイッチSW1のFETのソース端子は接地されている。このスイッチSW1のFETのゲート端子は、制御回路20に接続されている。以上のように回路部10は、インダクタL1とスイッチSW1とを含む昇圧回路を有する。すなわち、回路部10において、スイッチSW1のオン/オフが切り換えられることにより、インダクタL1にエネルギーが蓄積される。
スイッチSW1のオン/オフは、制御回路20により制御される。制御回路20は、例えば集積回路である。制御回路20は、FETのゲート端子の電位を制御する。スイッチSW1のゲート端子と等電位の点を第1の点P1と称することにする。インダクタL1の出力端と等電位の点を第2の点P2と称することにする。制御回路20は、第2の点P2の電位に基づいて、第1の点P1の電位を制御するため、第2の点P2は、制御回路20の入力端子に接続されている。
本実施形態において駆動回路1の負荷であり、駆動回路1によって駆動するデバイスである発光ダイオードLEDのアノードは、インダクタL1の出力端に接続され、発光ダイオードLEDのカソードは接地されている。
なお、整流のため、インダクタL1の出力端と発光ダイオードLEDのアノードとの間に順方向にダイオードが挿入されてもよい。
〈制御回路の構成〉
本実施形態に係る制御回路20は、図1に示すように、第1の電位取得部21、放出期間取得部22、蓄積期間決定部23、及びスイッチ制御部24としての機能を有する。第1の電位取得部21は、第2の点P2、すなわち、インダクタL1と負荷である発光ダイオードLEDのアノードとの間にあるインダクタL1の出力端の電位を第1の電位として取得する。放出期間取得部22は、第2の点P2の電位、すなわち第1の電位に基づいて、負荷である発光ダイオードLEDに電流が流れることによって起こるインダクタL1による昇圧力の減少に係る期間を放出期間として取得する。蓄積期間決定部23は、スイッチSW1のオン/オフの周期についての発光ダイオードLEDに流れる電流の平均値が所望の値となるように、放出期間に基づいて、スイッチSW1をオンにする期間である蓄積期間を決定する。スイッチ制御部24は、蓄積期間に基づいて、スイッチSW1のオン/オフを制御する。
〈駆動回路の動作〉
図2は、本実施形態に係る駆動回路1の動作について説明するためのタイミングチャートである。図2において、1段目の(a)は、第1の点P1の電位、すなわち、スイッチSW1のFETのゲート電位の変化を示す。2段目の(b)は、第2の点P2の電位、すなわち、インダクタL1の出力端及び発光ダイオードLEDのアノードの電位の変化を示す。3段目の(c)は、スイッチSW1を流れる電流の変化を示す。4段目の(d)は、発光ダイオードLEDを流れる電流の変化を示す。
制御回路20は、第1の点P1の電位を、ハイレベルHとローレベルLとに周期的に切り換える。図2に示す例では、第1の点P1の電位は、時刻t1にローレベルからハイレベルに切り換えられ、時刻t2にハイレベルからローレベルに切り換えられ、時刻t4に再びローレベルからハイレベルに切り換えられている。この第1の点P1の電位がハイレベルに切り換えられる周期を、周期Tとする。また、第1の点P1の電位がハイレベルである期間は、スイッチSW1がオンになっている期間であり、インダクタL1にエネルギーが蓄積されている期間であり、この期間を蓄積期間tsonとする。また、第1の点P1の電位がローレベルである期間は、スイッチSW1がオフになっている期間であり、この期間を期間tsoffとする。
上述のように第1の点P1の電位、すなわち、スイッチSW1のFETのゲート電位が切り換えられたとき、スイッチSW1を流れる電流は、図2の(c)のようになる。すなわち、第1の点P1の電位がローレベルである期間tsoffにおいて、スイッチSW1を電流は流れない。このときの電流をIoffとする。第1の点P1の電位がローレベルからハイレベルに切り換えられると、その後スイッチSW1を流れる電流は徐々に増加する。図2に示す例では、時刻t1から時刻t2までスイッチSW1を流れる電流は徐々に増加し、時刻t2において最大電流Ipkとなっている。
一方、このとき、第2の点P2の電位、すなわち、インダクタL1の出力端の電位は、図2の(b)に示すように変化する。すなわち、第1の点P1の電位がハイレベルである間、スイッチSW1を電流が流れるので、第2の点P2の電位は極めて低い第3の出力電位Vo3となる。このとき、図2の(d)に示すように、発光ダイオードLEDを電流は流れない。
第1の点P1の電位がハイレベルからローレベルに切り換えられると、第2の点P2の電位は、電源V1の電圧とスイッチSW1がオンである間にインダクタL1に蓄積されたエネルギーによる電圧変化とを合わせた高い第1の出力電位Vo1となる。このとき、図2の(d)に示すように、発光ダイオードLEDを電流が流れる。発光ダイオードLEDを流れる電流は、インダクタL1に蓄えられたエネルギーに係る電流であり、時間経過とともに徐々に小さくなる。すなわち、第1の点P1の電位がハイレベルからローレベルに切り換えられた時刻t2において、発光ダイオードLEDを流れる電流は最大電流Ipkとなり、この電流は徐々に減少して最終的に発光ダイオードLEDに電流は流れなくなる。このときの電流をIoffとする。このように、発光ダイオードLEDに電流が流れることによって、インダクタL1の昇圧力は徐々に減少する。発光ダイオードLEDに電流が流れなくなる時刻を時刻t3とする。発光ダイオードLEDに電流が流れている期間、すなわち、時刻t2から時刻t3までの期間を放出期間tlonとする。
図2の(b)に示すように、時刻t3において、第2の点P2の電位は、第1の出力電位Vo1と第3の出力電位Vo3との間の電位であり、電源V1の出力電圧であるVinに係る第2の出力電位Vo2となる。第2の点P2の電位が第2の出力電位Vo2になってから、第1の点P1の電位がハイレベルに切り換えられて第2の点P2の電位が第3の出力電位Vo3になるまでの期間、すなわち、時刻t3から時刻t4までの期間を待ち時間tdとする。
第1の点P1の電位が周期的に切り換えられることで、上述の動作が繰り返される。
〈駆動回路の動作制御〉
本実施形態に係る制御回路20は、以下のようにして、発光ダイオードLEDに流れる電流を制御する。
電源V1の出力電圧をVinとし、インダクタL1のインダクタンスをLとしたときに、インダクタL1に流れる最大電流は、下記式(1)で表される。
Ipk=(Vin/L)×tson (1)
このとき、発光ダイオードLEDを流れる電流の平均値Iledは、下記式(2)で表される。
Iled=1/2×(tlon/T)×Ipk
=1/2×(tlon/T)×(Vin/L)×tson (2)
周期TとスイッチSW1がオンである蓄積期間tsonとスイッチSW1がオフである期間tsoffとの間には、
T=tson+tsoff
の関係がある。
また、第1の点P1の電位をローレベルとしている期間tsoffと、発光ダイオードLEDに電流が流れている放出期間tlonと、第2の点P2の電位が第2の出力電位Vo2になってから第1の点P1の電位をハイレベルに切り換えるまでの待ち時間tdとの間には、
tsoff=tlon+td
の関係がある。したがって、上記式(2)は、下記式(3)のように表される。
Iled=1/2×(tlon/(tlon+tson+td))×(Vin/L)×tson
(3)
ここで、電源V1の出力電圧Vinは電源V1の設定によって予め決められており、インダクタL1のインダクタンスLは素子の特性として予め取得されている。また、第2の点P2の電位が第2の出力電位Vo2になってから第1の点P1の電位をハイレベルに切り換えるまでの待ち時間tdは、制御回路20の応答性に応じて予め所定の値に設定される。すなわち、待ち時間tdは、制御回路20がフィードバック制御の処理を行うのに十分な時間として設定される。また、放出期間tlonは、第2の点P2の電位を計測することで取得される。すなわち、第2の点P2の電位が第1の出力電位Vo1となっている期間が放出期間tlonである。
以上から、スイッチSW1をオンにする蓄積期間tsonを調整することで、発光ダイオードLEDを流れる電流の平均値Iledを所望の値とすることができる。ここで、制御回路20は、第2の点P2の電位のみに基づいて、スイッチSW1の動作を制御することができる。
各パラメータの一例を示す。例えば、電源V1の出力電圧Vinが3.8 Vであり、発光ダイオードLEDの駆動電圧が6 Vであり、インダクタL1のインダクタンスが220μHである場合を考える。待ち時間tdを100 nsとしたとき、スイッチSW1をオンにする蓄積期間tsonを5μsとすることで、最大電流Ipkは、86.36 mAとなり、スイッチSW1をオフにする期間tsoffは4.026μsとなる。すなわち、周期Tは9.026μsとなる。このとき、調光周波数は約110 kHzとなり、発光ダイオードLEDに流れる平均電流は18.8 mAとなる。人にちらつきを感じさせない調光周波数は、一般的な照明器具で200 Hz以上と言われており、発光ダイオードLEDの応答性が100 ns(1 MHz)であることを考慮すると、上述の値は発光ダイオードLEDの制御において適切な値であるといえる。
〈制御回路による制御〉
本実施形態に係る制御回路20による制御の一例を図3に示すフローチャートを参照して説明する。ステップS1において、制御回路20の第1の電位取得部21は、第2の点P2の電位を第1の電位として取得する。ステップS2において、制御回路20の放出期間取得部22は、第1の電位に基づいて、インダクタL1に蓄えられたエネルギーが放出されることによって発光ダイオードLEDに電流が流れている放出期間tlonを取得する。ステップS3において、制御回路20の蓄積期間決定部23は、放出期間tlonと上記式(3)とを用いて、発光ダイオードLEDを流れる電流の平均値Iledを所望の値とするように、スイッチSW1をオンにする期間である蓄積期間tsonを決定する。ステップS4において、制御回路20のスイッチ制御部24は、蓄積期間に基づいて、スイッチSW1のオン/オフを制御する。ステップS5において、制御回路20は、本処理を終了するか否かを判定する。終了するまで、ステップS1乃至ステップS5の処理が繰り返される。例えば駆動回路1の電源が切られたとき、本処理は終了する。
〈本駆動回路の特長〉
本実施形態によれば、駆動回路1は、第2の点P2の電位を取得し、この値のみに基づく演算を行うのみで、発光ダイオードLEDに流れる電流を制御することができる。一般に、電流を制御する場合、電流値を取得することが行われる。ここで、電流値は、一般に、回路中に直列に挿入された抵抗の両端の電位差を取得することで取得される。しかしながら、このように回路中に抵抗が直列に挿入されると、この抵抗で電力が消費される。すなわち、エネルギー損失が生じる。これに対して本実施形態に係る駆動回路1は、エネルギー損失が生じる抵抗が回路中に挿入されていないにも関わらず、電流値の制御を行うことができる。すなわち、この駆動回路1は、省エネルギーでエネルギー効率がよい。
なお、ここでは、駆動回路1が駆動する対象である負荷が発光ダイオードLEDである場合を例に挙げて説明したが、駆動対象はこれに限らない。例えばヒーターなど、流れる電流の平均値等によって電流制御がなされる種々のデバイスを、本実施形態に係る駆動回路1は駆動することができる。
[第1の実施形態の第1の変形例]
第1の実施形態の第1の変形例について説明する。ここでは、第1の実施形態との相違点について説明し、同一の部分については、同一の符号を付してその説明を省略する。
本変形例に係る駆動回路1の構成例の概略を図4に示す。この図に示すように、本変形例に係る制御回路20は、第2の電位取得部25を有する。第2の電位取得部25は、電源V1の出力端の電位であり、インダクタL1の入力端の電位である第2の電位を取得する。本変形例では、蓄積期間決定部23は、上記式(3)のVinに第2の電位取得部25が取得した第2の電位を用いて、スイッチSW1をオンにする期間である蓄積期間tsonを決定する。
本変形例によれば、インダクタL1の入力端の電位であるVinを用いるので、第1の実施形態の場合よりも精度よく回路の動作を制御することができる。
[第1の実施形態の第2の変形例]
第1の実施形態の第2の変形例について説明する。ここでは、第1の実施形態との相違点について説明し、同一の部分については、同一の符号を付してその説明を省略する。
本変形例に係る駆動回路1の構成例の概略を図5に示す。この図に示すように、本変形例に回路部10は、第2の点P2と発光ダイオードLEDのアノードとの間に、第2の点P2から発光ダイオードLEDのアノードへ向かう方向が順方向となるようにダイオードD1が挿入されている。また、ダイオードD1のカソードには、第2のキャパシタC2の一端が接続され、第2のキャパシタC2の他端は接地されている。
本変形例によれば、第2のキャパシタC2により、発光ダイオードLEDに供給される電圧が平均化される。本変形例の場合、第2のキャパシタC2からインダクタL1へと向かう電流が流れないように、ダイオードD1が必須となる。また、インダクタL1の出力端の電位を計測する必要があるため、第2の点P2は、ダイオードD1のアノード側に設けられる。
[第2の実施形態]
本発明の第2の実施形態について説明する。ここでは、第1の実施形態との相違点について説明し、同一の部分については、同一の符号を付してその説明を省略する。本実施形態に係る駆動回路2は、インダクタを用いた降圧チョッパ回路を含む。
〈回路構成〉
図6は、本実施形態に係る発光ダイオードLEDの駆動回路2の構成を示す。駆動回路2は、直流の電源V1の出力で、発光ダイオードLEDを駆動するための駆動回路である。駆動回路2は、回路部30と、制御回路40とを備える。
回路部30は、降圧チョッパ回路を含む以下の構成を有する。すなわち、直流の電源V1のマイナス極は接地され、プラス極は、pチャネル型のFETで構成されるスイッチSW2を介してインダクタL2に接続されている。より詳細には、電源V1のプラス極は、スイッチSW2のFETのソース端子に接続され、FETのドレイン端子は、インダクタL2の入力端に接続されている。スイッチSW2のFETのゲート端子は、制御回路40に接続されており、スイッチSW2のオン/オフは、制御回路40によって制御される。
また、第1の実施形態に係る駆動回路1と同様に、インダクタL2に供給される電圧の安定化のため、スイッチSW2のFETのソース端子には、第1のキャパシタC1の一端が接続され、第1のキャパシタC1の他端は接地されている。また、インダクタL2の入力端にはダイオードD2のカソードが接続されており、ダイオードD2のアノードは接地されている。
このように、回路部30は、スイッチSW2とダイオードD2とインダクタL2とを含む降圧回路を有する。この降圧回路においても、スイッチSW2のオン/オフが切り換えられることにより、インダクタL2にはエネルギーが蓄積される。
インダクタL2の出力端には、駆動対象である発光ダイオードLEDのアノードが接続されており、発光ダイオードLEDのカソードは、接地されている。
スイッチSW2のゲート端子と等電位の点を第1の点P1と称することにする。インダクタL2の入力端と等電位の点を第2の点P2と称することにする。インダクタL2の出力端と等電位の点を第3の点P3と称することにする。スイッチSW2のソース端子と等電位の点を第4の点P4と称することにする。
制御回路40は、第2の点P2、第3の点P3及び第4の点P4の電位に基づいて、第1の点P1の電位を制御するため、第2の点P2、第3の点P3及び第4の点P4は、制御回路40の入力端子に接続されている。
〈制御回路の構成〉
本実施形態に係る制御回路40は、図6に示すように、第1の電位取得部41、第2の電位取得部42、第3の電位取得部43、放出期間取得部44、蓄積期間決定部45、及びスイッチ制御部46としての機能を有する。第1の電位取得部41は、第2の点P2、すなわち、インダクタL2の入力端の電位を第1の電位として取得する。第2の電位取得部42は、インダクタL2の出力端の電位を第2の電位として取得する。第3の電位取得部43は、電源V1とスイッチSW2との間の電位を第3の電位として取得する。スイッチSW2がオンであるとき、第3の電位は第1の電位とほぼ等電位になる。放出期間取得部44は、第1の電位、第2の電位及び第3の電位に基づいて、ダイオードD2及びインダクタL2を電流が流れる期間を放出期間として取得する。蓄積期間決定部45は、スイッチSW2のオン/オフの周期についての発光ダイオードLEDに流れる電流の平均値が所望の値となるように、放出期間に基づいて、スイッチSW2をオンにする期間である蓄積期間を決定する。スイッチ制御部46は、蓄積期間に基づいて、スイッチSW2のオン/オフを制御する。なお、電源V1の出力電位が安定しているときは、第1の実施形態の場合と同様に第4の点P4に係る第3の電位を用いずに処理が行われてもよい。
〈駆動回路の動作〉
図7は、本実施形態に係る駆動回路2の動作について説明するためのタイミングチャートである。図7において、1段目の(a)は、第1の点P1の電位、すなわち、スイッチSW2のFETのゲート電位の変化を示す。2段目の(b)は、第2の点P2の電位、すなわち、インダクタL2の入力端の電位の変化を示す。3段目の(c)は、スイッチSW2を流れる電流の変化を示す。4段目の(d)は、発光ダイオードLEDを流れる電流の変化を示す。
制御回路20は、第1の点P1の電位を、ローレベルLとハイレベルHとに周期的に切り換える。図2に示す例では、第1の点P1の電位は、時刻t1にハイレベルからローレベルに切り換えられ、時刻t2にローレベルからハイレベルに切り換えられ、時刻t4に再びローレベルからハイレベルに切り換えられている。この第1の点P1の電位がハイレベルに切り換えられる周期を、周期Tとする。また、第1の点P1の電位がローレベルである期間は、スイッチSW2がオンになっている期間であり、インダクタL2にエネルギーが蓄積されている期間であり、この期間を蓄積期間tsonとする。また、第1の点P1の電位がハイレベルである期間は、スイッチSW2がオフになっている期間であり、この期間を期間tsoffとする。
上述のように第1の点P1の電位、すなわち、スイッチSW2のFETのゲート電位が切り換えられたとき、スイッチSW2を流れる電流は、図7の(c)のようになる。すなわち、第1の点P1の電位がハイレベルである期間tsoffにおいて、スイッチSW2を電流は流れない。このときの電流をIoffとする。第1の点P1の電位がハイレベルからローレベルに切り換えられると、その後スイッチSW2を流れる電流は徐々に増加する。図7に示す例では、時刻t1から時刻t2までスイッチSW2を流れる電流は徐々に増加し、時刻t2において最大電流Ipkとなっている。
一方、このとき、第2の点P2の電位、すなわち、インダクタL2の入力端の電位は、図7の(b)に示すように変化する。すなわち、第1の点P1の電位がローレベルである間、スイッチSW2を電流が流れるので、第2の点P2の電位は高い第1の出力電位Vo1となる。このとき、図7の(d)に示すように、発光ダイオードLEDに電流が流れ、この電流は時間経過とともに大きくなる。このとき、インダクタL2に電流が流れ、インダクタL2にはエネルギーが蓄積される。
第1の点P1の電位がローレベルからハイレベルに切り換えられると、スイッチSW2はオフとなり、インダクタL2に蓄積されたエネルギーが放出され、ダイオードD2を通してLEDに電流が流れる。このとき、第2の点P2の電位は、ダイオードD2の順電圧VF分だけマイナスの第3の出力電位Vo3になる。このとき、図2の(d)に示すように、発光ダイオードLEDを電流が流れる。発光ダイオードLEDを流れる電流は、インダクタL2に蓄えられたエネルギーに係る電流であり、時間経過とともに徐々に小さくなる。すなわち、第1の点P1の電位がローレベルからハイレベルに切り換えられた時刻t2において、発光ダイオードLEDを流れる電流は最大電流Ipkとなり、この電流は徐々に減少して最終的に発光ダイオードLEDに電流は流れなくなる。このときの電流をIoffとする。このように、発光ダイオードLEDに電流が流れることによって、インダクタL2に蓄積されたエネルギーは徐々に減少する。発光ダイオードLEDに電流が流れなくなる時刻を時刻t3とする。発光ダイオードLEDに電流が流れている期間、すなわち、時刻t2から時刻t3までの期間を放出期間tlonとする。
インダクタL2に蓄積されたエネルギーの放出が終わると、第2の点P2の電位はマイナス電位からプラス電位に反転する。制御回路40は第2の点P2の電位を監視し、第2の点P2の電位がマイナス電位からプラス電位に反転したことを検出することで、時刻t3と特定する。制御回路40は、第2の点P2の電位がマイナス電位からプラス電位に反転してから、待ち時間td後に再び第1の点P1の電位をローレベルにしてスイッチSW2をオンにし、次のサイクルを開始する。第1の点P1の電位が周期的に切り換えられることで、上述の動作が繰り返される。
〈駆動回路の動作制御〉
本実施形態に係る制御回路40は、以下のようにして、発光ダイオードLEDに流れる電流を制御する。
インダクタL2の入力端の電位をVinとし、インダクタL2の出力端の電位をVoutとし、インダクタL2のインダクタンスをLとしたときに、インダクタL2に流れる最大電流は、下記式(4)で表される。
Ipk=((Vin−Vout)/L)×tson (4)
このとき、発光ダイオードLEDを流れる電流の平均値Iledは、下記式(5)で表される。
Iled=1/2×((tson+tlon)/T)×Ipk
=1/2×((tson+tlon)/T)×((Vin−Vout)/L)×tson
(5)
ここで、T=tson+tlon+tdである。
インダクタL2のインダクタンスLは素子の特性として予め取得されている。また、待ち時間tdは、制御回路40の応答性に応じて予め所定の値に設定される。また、インダクタL2の入力端の電位であるVinは第2の点P2又は第4の点P4の電位を第1の電位として計測することで取得される。インダクタL2の出力端の電位Voutは、第3の点P3の電位を第2の電位として計測することで取得される。また、放出期間tlonは、第2の点P2の電位を計測することで取得される。
以上から、スイッチSW2をオンにする蓄積期間tsonを調整することで、発光ダイオードLEDを流れる電流の平均値Iledを所望の値とすることができる。
〈制御回路による制御〉
本実施形態においても図3を参照して説明した動作と同様に、制御回路40は動作し得る。本実施形態では、少なくとも第2の点P2に係る第1の電位と第3の点P3に係る第2の電位とが取得され、用いられる。
なお、スイッチSW2がオンであるとき第4の点P4の第3の電位と第2の点P2の第1の電位とは等電位であるので、スイッチSW2がオンになった時の第2の点P2の電位が取得されれば、得られる第1の電位がインダクタL2の入力端の電位であるVinとして用いられ得る。この場合、本制御において第4の点P4の電位の取得は不要となる。一方で、第4の点P4の電位は、スイッチSW2のオン/オフに関わらず常に取得され得るので、第4の点P4の電位がインダクタL2の入力端の電位であるVinとして用いられてもよい。
〈本駆動回路の特長〉
本実施形態によれば、駆動回路2は、第2の点P2の電位及び第3の点P3の電位、並びに必要に応じて第4の点P4の電位を取得し、これらの値に基づく演算を行うのみで、発光ダイオードLEDに流れる電流を制御することができる。このように第1の実施形態に係る駆動回路1と同様に、本実施形態に係る駆動回路2は、エネルギー損失が生じる抵抗が回路中に挿入されていないにも関わらず、電流値の制御を行うことができ、この駆動回路2は、省エネルギーで効率がよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除しても、発明が解決しようとする課題の欄で述べられた課題が解決でき、かつ、発明の効果が得られる場合には、この構成要素が削除された構成も発明として抽出され得る。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]
直流電源と、
前記直流電源と負荷との間に直列に挿入されるインダクタと、
前記インダクタと前記負荷との間に前記負荷と並列に接続されるスイッチング素子と、
前記インダクタと前記負荷との間の電位を第1の電位として取得する第1の電位取得部、及び前記第1の電位のみに基づいて前記スイッチング素子のオン/オフを制御するスイッチ制御部を有する制御回路と
を備える駆動回路。
[2]
前記制御回路は、
前記第1の電位に基づいて、前記負荷に電流が流れることによって起こる前記インダクタによる昇圧力の減少に係る期間を放出期間として取得する放出期間取得部と、
前記負荷に流れる電流に係る値が所望の値となるように、前記放出期間に基づいて、前記スイッチング素子をオンにする期間である蓄積期間を決定する蓄積期間決定部と
をさらに有し、
前記スイッチ制御部は、前記蓄積期間に基づいて、前記スイッチング素子のオン/オフを制御する、
[1]に記載の駆動回路。
[3]
前記制御回路は、前記直流電源と前記インダクタとの間にある前記インダクタの入力端の電位を第2の電位として取得する第2の電位取得部をさらに有し、
前記蓄積期間決定部は、さらに前記第2の電位を用いて前記蓄積期間を決定する、
[2]に記載の駆動回路。
[4]
前記放出期間取得部は、前記インダクタによる昇圧力がなくなるまでの期間を前記放出期間として取得する、[2]又は[3]に記載の駆動回路。
[5]
直流電源と、
前記直流電源と負荷との間に直列に挿入されるスイッチング素子と、
前記スイッチング素子と入力端で接続し前記負荷と出力端で接続するインダクタと、
前記インダクタの前記入力端とカソードが接続するように前記インダクタ及び前記負荷と並列に接続されるダイオードと、
前記インダクタの前記入力端の電位を第1の電位として取得する第1の電位取得部、前記インダクタの前記出力端の電位を第2の電位として取得する第2の電位取得部、及び前記第1の電位及び前記第2の電位に基づいて前記スイッチング素子のオン/オフを制御するスイッチ制御部とを有する制御回路と
を備える駆動回路。
[6]
前記制御回路は、
前記第1の電位及び第2の電位に基づいて、前記ダイオード及び前記インダクタを電流が流れる期間を放出期間として取得する放出期間取得部と、
前記負荷に流れる電流に係る値が所望の値となるように、前記放出期間に基づいて、前記スイッチング素子をオンにする期間である蓄積期間を決定する蓄積期間決定部と
をさらに有し、
前記スイッチ制御部は、前記蓄積期間に基づいて、前記スイッチング素子のオン/オフを制御する、
[5]に記載の駆動回路。
[7]
直流電源と、
前記直流電源と負荷との間に直列に挿入されるインダクタと、
前記インダクタにエネルギーが蓄積されるように、オン/オフを切り換えるスイッチング素子と、
制御回路と
を備える駆動回路であって、
前記制御回路は、
前記インダクタに蓄積されたエネルギーによって前記インダクタに電流が流れる期間を放出期間として取得する放出期間取得部と、
前記負荷に流れる電流に係る値が所望の値となるように、前記放出期間に基づいて前記スイッチング素子をオンにする期間である蓄積期間を決定する蓄積期間決定部と、
前記蓄積期間に基づいて、前記スイッチング素子のオン/オフを制御するスイッチ制御部とを有する、
駆動回路。
1…駆動回路、2…駆動回路、10…回路部、20…制御回路、21…第1の電位取得部、22…放出期間取得部、23…蓄積期間決定部、24…スイッチ制御部、25…第2の電位取得部、30…回路部、40…制御回路、41…第1の電位取得部、42…第2の電位取得部、43…第3の電位取得部、44…放出期間取得部、45…蓄積期間決定部、46…スイッチ制御部、C1…第1のキャパシタ、C2…第2のキャパシタ、D1…ダイオード、D2…ダイオード、L1…インダクタ、L2…インダクタ、LED…発光ダイオード、SW1…スイッチ、SW2…スイッチ。

Claims (7)

  1. 直流電源と、
    前記直流電源と負荷との間に直列に挿入されるインダクタと、
    前記インダクタと前記負荷との間に前記負荷と並列に接続されるスイッチング素子と、
    前記インダクタと前記負荷との間の電位を第1の電位として取得する第1の電位取得部、及び前記第1の電位のみに基づいて前記スイッチング素子のオン/オフを制御するスイッチ制御部を有する制御回路と
    を備える駆動回路。
  2. 前記制御回路は、
    前記第1の電位に基づいて、前記負荷に電流が流れることによって起こる前記インダクタによる昇圧力の減少に係る期間を放出期間として取得する放出期間取得部と、
    前記負荷に流れる電流に係る値が所望の値となるように、前記放出期間に基づいて、前記スイッチング素子をオンにする期間である蓄積期間を決定する蓄積期間決定部と
    をさらに有し、
    前記スイッチ制御部は、前記蓄積期間に基づいて、前記スイッチング素子のオン/オフを制御する、
    請求項1に記載の駆動回路。
  3. 前記制御回路は、前記直流電源と前記インダクタとの間にある前記インダクタの入力端の電位を第2の電位として取得する第2の電位取得部をさらに有し、
    前記蓄積期間決定部は、さらに前記第2の電位を用いて前記蓄積期間を決定する、
    請求項2に記載の駆動回路。
  4. 前記放出期間取得部は、前記インダクタによる昇圧力がなくなるまでの期間を前記放出期間として取得する、請求項2又は3に記載の駆動回路。
  5. 直流電源と、
    前記直流電源と負荷との間に直列に挿入されるスイッチング素子と、
    前記スイッチング素子と入力端で接続し前記負荷と出力端で接続するインダクタと、
    前記インダクタの前記入力端とカソードが接続するように前記インダクタ及び前記負荷と並列に接続されるダイオードと、
    前記インダクタの前記入力端の電位を第1の電位として取得する第1の電位取得部、前記インダクタの前記出力端の電位を第2の電位として取得する第2の電位取得部、及び前記第1の電位及び前記第2の電位に基づいて前記スイッチング素子のオン/オフを制御するスイッチ制御部とを有する制御回路と
    を備える駆動回路。
  6. 前記制御回路は、
    前記第1の電位及び第2の電位に基づいて、前記ダイオード及び前記インダクタを電流が流れる期間を放出期間として取得する放出期間取得部と、
    前記負荷に流れる電流に係る値が所望の値となるように、前記放出期間に基づいて、前記スイッチング素子をオンにする期間である蓄積期間を決定する蓄積期間決定部と
    をさらに有し、
    前記スイッチ制御部は、前記蓄積期間に基づいて、前記スイッチング素子のオン/オフを制御する、
    請求項5に記載の駆動回路。
  7. 直流電源と、
    前記直流電源と負荷との間に直列に挿入されるインダクタと、
    前記インダクタにエネルギーが蓄積されるように、オン/オフを切り換えるスイッチング素子と、
    制御回路と
    を備える駆動回路であって、
    前記制御回路は、
    前記インダクタに蓄積されたエネルギーによって前記インダクタに電流が流れる期間を放出期間として取得する放出期間取得部と、
    前記負荷に流れる電流に係る値が所望の値となるように、前記放出期間に基づいて前記スイッチング素子をオンにする期間である蓄積期間を決定する蓄積期間決定部と、
    前記蓄積期間に基づいて、前記スイッチング素子のオン/オフを制御するスイッチ制御部とを有する、
    駆動回路。
JP2016186727A 2016-09-26 2016-09-26 駆動回路 Pending JP2018055779A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016186727A JP2018055779A (ja) 2016-09-26 2016-09-26 駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016186727A JP2018055779A (ja) 2016-09-26 2016-09-26 駆動回路

Publications (1)

Publication Number Publication Date
JP2018055779A true JP2018055779A (ja) 2018-04-05

Family

ID=61834114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016186727A Pending JP2018055779A (ja) 2016-09-26 2016-09-26 駆動回路

Country Status (1)

Country Link
JP (1) JP2018055779A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009148149A (ja) * 2007-11-20 2009-07-02 Nissin Electric Co Ltd 昇降圧チョッパ回路の制御方法
JP2015076928A (ja) * 2013-10-07 2015-04-20 日立オートモティブシステムズ株式会社 昇圧装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009148149A (ja) * 2007-11-20 2009-07-02 Nissin Electric Co Ltd 昇降圧チョッパ回路の制御方法
JP2015076928A (ja) * 2013-10-07 2015-04-20 日立オートモティブシステムズ株式会社 昇圧装置

Similar Documents

Publication Publication Date Title
US9131577B2 (en) Light emitting element drive device
US8928299B2 (en) Low power switching DC-DC converter and method of the same
US10056828B2 (en) System and method for controlling current in a switching regulator
TWI554146B (zh) 半導體光源裝置及半導體光源裝置控制方法
US9167647B1 (en) Control circuit and control method for dimming a lighting device
JP2013013288A (ja) 定電流電源装置
JP2004350390A (ja) 正負出力電圧用電源装置
JP5691790B2 (ja) 定電流電源装置
JP5911887B2 (ja) 直列/並列の固体照明デバイス用のランプ制御されたドライバ
JP6668684B2 (ja) 点灯装置および照明器具
JP5569231B2 (ja) 発光素子駆動回路、表示装置
JP5569232B2 (ja) 発光素子駆動回路、表示装置
JP2016051525A (ja) 点灯装置、該点灯装置を用いた照明器具、並びに、該照明器具を用いた照明システム
US20110181266A1 (en) Switching power supply circuit
JP2018055779A (ja) 駆動回路
JP5214003B2 (ja) 電源装置及び照明装置
JP5594526B2 (ja) スイッチング電源回路
JP6245506B2 (ja) 点灯装置
JP2010284046A (ja) 昇降圧dc−dcコンバータ
JP2017107777A (ja) 点灯装置及びそれを備えた照明器具
JP2017084711A (ja) 点灯装置および照明器具
JP5070555B2 (ja) パルス波形の電源を制御するための回路および方法
WO2012144274A1 (ja) Led点灯装置およびled照明装置
JP4909727B2 (ja) 半導体装置
JP5328997B2 (ja) 電源装置及び照明装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210202