JP2017519368A - Ｃ−ｍｏｓ光電電荷転送セル及びそのようなセルのセットを含むアレイセンサ - Google Patents

Abstract

本発明は、電荷転送を備えたＣ−ＭＯＳ光電セルに関連し、これは、光子が照射される可能性があり、第一タイプのドープ領域によって、それとは反対のタイプの基板内に形成された埋め込みフォトダイオード（ＰＰＤ）と、そのフォトダイオードに光子を照射することによって生成された電荷をフローティングディフュージョン（ＦＤ）に転送する手段と、転送されたその電荷の量を表す、そのディフュージョンでの電圧を読み出す手段とを含む。このセルは、ゼロバイアス電圧下にあるそのフォトダイオードの接合の空乏領域が、その第一タイプのドープ領域の厚さ全体を超えて本質的に広がることで、そのフォトダイオードの接合容量及び容量性起源のノイズが最小化され、光子の照射時、読み出しが、光変換による電荷の生成と消滅による電荷の損失との平衡状態下でなされる点で優れている。本発明は、一つのセルから消滅した電荷の隣接セルへの拡散に対する障壁を形成する手段を備えた、そのようなセルから形成されたマトリクスセンサも提案している。

Description

本発明は、概して、Ｃ−ＭＯＳ技術における画像センサに関連する。

Ｃ−ＭＯＳ画像センサにより提供される画像の品質は、多数のパラメータに依存するが、そのうちの二つが特に重要である。ノイズレベルとダイナミック動作レンジである。ノイズのレベルが低ければ、低いレベルの光で利用可能な画像を生成する一方、ダイナミックレンジが広がると、日中の条件、特に晴天における品質を向上する。ダイナミックレンジは、また、同一シーン内に広がる光及び連続画像間に生じる急激な光度変化に対するセンサの耐性も条件づけする。

今日、図１Ａに概略的に示されるように、しばしば、４トランジスタの画素又は単に４Ｔの画素と呼ばれるＣＭＯＳ電荷転送画素のノイズレベルはほぼ物理的限界にまで下がっている。これの適切なパフォーマンスは、本質的には、始めに完全に空乏化され、フローティングディフュージョンノードＦＤへの電荷転送ゲートにリンクした、ピン止めフォトダイオード（ＰＰＤ）の使用による。フローティングディフュージョンノードへの電荷の転送の前後に行われる二つの相関読み出しにより、リセットノイズをほぼ完全にキャンセルすることを可能にする（容量に比例するＫＴＣノイズ）。

ピン止めフォトダイオードが、変換の開始時及びその転送後に全く可動電荷（mobile charge）を含んでいなければ、ＫＴＣノイズの生成の一因とならない。また、光電チャージ（photoelectric charge）は、フローティングディフュージョンＦＤで測定され、その容量は、フォトダイオードのものとは分離している。従って、ピン止めフォトダイオードは、光電チャージのみを収集し、それが、その後、転送後にフローティングディフュージョンで測定される。

フローティングディフュージョンの容量が低いと実質的に、各転送光電子による電圧変化を実質的に増大させる。システムのノイズは相対的に一定のままであるため、これは全体的なＳＮ比（signal-to-noise ratio）を改善する。例えば、システムのバックグラウンドノイズが１６０μＶについては、５ｆＦの容量では一電子当たり３２μＶの電圧変化となり、このノイズシステムは、フローティングディフュージョンＦＤでの５電子に等しい。フローティングディフュージョンＦＤについて１ｆＦの容量であれば、１６０μＶのバックグラウンドノイズは１電子のみによって反映される。

電荷転送を備えた画素構造は、フローティングディフュージョンＦＤの容量における小さい値と電荷転送装置を介して良好な感度を有する。しかし、フローティングディフュージョン領域ＦＤが小さい容量であると、多くの数の電荷を受けることを妨げてしまうため、動作ダイナミックが減殺されてしまう。例えば、１Ｖの電圧変化でフローティングディフュージョン領域ＦＤが５ｆＦの容量では、３１２５０電子を与えるが、１Ｖで１ｆＦだと６２５０電子のみしか提供しない。これは、４Ｔのセルが非常に早く飽和することを意味している。現状、ＰＰＤの積分容量（integration capacitance）及びフローティングディフュージョンＦＤの蓄積容量をブーストすることに全て尽力されている。

フローティングディフュージョンＦＤでの電子により生成された電圧変化は、変換ファクタ又はゲインとして定義される。例えば、５ｆＦのフローティングディフュージョンＦＤの容量は、３２μＶ／ｅの変換ファクタを与える。線形動作レンジにおける画素によって受けられる電荷の数は、「フルウェルキャパシタンス（ＦＷＣ）」として知られる。４Ｔの画素のＦＷＣは、ピン止めフォトダイオードの蓄積容量又は、フローティングディフュージョンＦＤにより受け入れ可能な最大電荷数により制限される。

図１Ａのピン止めフォトダイオードは、それ自体知られたものとして、Ｐ基板内にＮドープを行い、Ｎドープは、非常に高ドーズのＰドープされたファイン（fine）層によってカバーされることを含む。ピン止めフォトダイオードの領域Ｎ（カソード）がかなり高い電圧で逆バイアスされると、この領域Ｎは可動電荷（電子）について完全空乏化される。Ｖｐｉｎとして記されるこの電圧は、「ピニング電圧（pinning voltage）」と呼ばれ、フォトダイオード内での単一表面当たりの光電子の蓄積容量を条件づけする。これは、強い表面ドープか領域Ｎ内に可能な限り遠くまで空乏領域を押しやって、同じ値Ｖｐｉｎに対するＦＷＣ容量の値を上げる。従来の画素概念における電圧Ｖｐｉｎは、一般的に１Ｖ程度に固定されている。

そのような４Ｔの画素の変換ファクタが、用いられたエッチングの微細度（fineness）により相対的に上がりやすい場合、ＦＷＣ容量の値を各画素のサイズがだんだんと小さくなる解像度の過程で維持することがより難しくなる。それは、ＦＷＣ容量の究極的な物理的限界がフォトダイオード内でのドープ原子数であることから非常に明らかである。Ｃ−ＭＯＳ画素における低い供給電圧では、相対的に低いドープレベル及びかなり制限されたドープ量となってしまう。このため、動作ダイナミックが６０−７０ｄＢ（ファクタ１０００）を超えた４Ｔの画素の動作ダイナミックを達成することは難しい。動画監視や、自動車ビジョン等の用途では、１２０ｄＢ（ファクタ１，０００，０００）のオーダのダイナミックレンジを必要とする。

以下に要約するように、このダイナミックを増大させるための様々なアプローチが考えられている。

米国特許第６９２１９３４号は、フォトダイオードの蓄積容量を大きくするため、ダブルピン止めフォトダイオードの構造を提案している。

米国特許第６６７７６５６号は、フォトダイオードの積分容量を大きくするため、Ｐ層を備えたピン止めフォトダイオードを提案している。

米国特許第７７０５９００号は、高い照明レベルでのフローティングディフュージョンの容量を大きくするため、複数のフローティングディフュージョンを選択的に組み合わせることを提案している。

国際公開第２００４／１１２３７６号は、フローティングディフュージョンの容量を変調して、変換ファクタ及び測定電荷容量を調節することを提案している。

国際公開第２０１２／０９２１９４号は、プログラム値によるフローティングディフュージョンの容量の変調を提案している。

国際公開第２００７／０２１６２６号は、測定電荷容量を上げるため、フローティングディフュージョンに追加の容量を選択的に付加することを提案している。

欧州特許出願公開第１３５４３６０号は、本願と同一の発明者を有し、太陽電池モードでのフォトダイオードを備えた画素を記載し、光強度の関数として対数応答を生成する。同一の発明者による、欧州特許第２１８６３１８号及び国際公開第２０１０／１０３４６４号は、コンパクト性及び電力消費の改善に寄与している。これらの文書に従って作製されたセンサは、非常に強い照明下においたとしてもほとんど飽和を呈さずに優れた動作ダイナミックを与える。動作ダイナミックは、１２０ｄＢを大幅に超える。

しかし、これらの既知の画素構造は、完成されている可能性がある感度を提示するものの、監視等の用途により課される低いレベルの光についての要望をカバーすることを可能にする感度には困難が伴う。低感度については二つの理由がある。

１）低い変換ファクタを与える、フォトダイオードの実質接合容量がある。フォトダイオードのサイズが大きくなった場合、光電起源のより多くの電荷を受け入れることが可能であるが、フォトダイオードの接合容量は、ほぼ同一の割合で上がる。信号の増幅が改善されていないままである。この低い変換ファクタは、システム内に存在するノイズの影響を増大させる。

２）リセット時のＫＴＣのノイズの存在がある。そのような対数画素においては、リセット動作により誘発されるノイズは、フォトダイオードの接合容量の値にリンクし、補償されることができない。例えば、１０ｆＦの接合容量は、４０電子のＫＴＣノイズを与えるため、そのような画素におけるノイズの状況は、３つのトランジスタを有する従来のアクティブ画素のものと非常に近い。ＫＴＣノイズが全体的に抑えられた４Ｔの画素と比較すると、距離（distance）は低レベル光においては膨大である。

本発明は、動作ダイナミックを増大させる又は維持するため、ピン止めフォトダイオードの積分容量を最大化することを目的とした従来のアプローチとは全く逆のアプローチに基づく。

その目的は、静的積分容量（static integration capacitance）を最小限にし、光による電子の生成及びその消滅との平衡によって残された、ピン止めフォトダイオードの残留電荷を利用することである。

このため、この発明は、光による電子の生成の現象と電子の熱電子消滅（thermionic evaporation）の現象との平衡に基づいた、電荷転送画素についての新しい動作モードに基づく。

この発明により、フォトダイオード内の多くの電子が、従来の画素セルにおけるような線形スケールではなく、対数スケールで光学強度を符号化する。線形法則に対応する従来のセルよりも、この対数法則は、所与の電子個体数に対して、より広いダイナミックレンジを生成する。

このようにして、発明は、１２０ｄＢを超えるダイナミック動作レンジをカバーすることができる電荷転送画素を生成する。

より詳細には、この発明は、電荷転送を備えたＣ−ＭＯＳタイプの光電セルであって、光子が照射される可能性があり、第一タイプのドープ領域によって、それとは反対のタイプの基板内に形成されたピン止めフォトダイオードと、そのフォトダイオードに光子を照射することによって生成された電荷をフローティングディフュージョンに転送する手段と、転送されたその電荷の量を表す、そのフローティングディフュージョンでの電圧を読み出す手段と、を含み、ゼロバイアス電圧下にあるそのフォトダイオードの接合の空乏領域が、その第一タイプのドープ領域の厚さ全体を超えて本質的に広がることで、そのフォトダイオードの接合容量及び容量性起源のノイズが最小化され、光子の照射時、読み出しが、光変換（photo-conversion）による電荷の生成と消滅による電荷の損失との平衡状態下でなされる、光電セルを提案する。

このセルの好ましいけれども非限定的ないくつかの観点は次のようである。

＊ その読み出す手段は、そのフォトダイオードの電荷の転送前に第一読み出しを行い、この電荷の転送後に第二読み出しを行うことが可能であり、光のレベルはそれら二つの読み出しの差によって得られる。

＊ そのフォトダイオードの空乏領域は、０と−０．１Ｖとの間のバイアス電圧下でそのフォトダイオード全体に広がる。

＊ このセルは、照射前にそのフォトダイオードをリセットする手段を含む。

＊ その電荷を転送する手段は、そのフォトダイオードを収容する半導体基板の表面上にあるゲートであって、このゲート直下で電荷の転送を誘起するようにバイアスされたゲートを含む。

＊ その電荷を転送する手段は、ドレインバイアス（ＤＩＢＬ）により誘起される、ポテンシャル障壁を低下させる手段を含む。

＊ このセルは、第一バイアス下で、そのフローティングディフュージョンでの初期の電圧値を読み出し、第二バイアス下で、そのフォトダイオードの電荷をそのフローティングディフュージョンに転送するようにそのポテンシャル障壁の低下を引き起こし、その後再び、この第一バイアス下で、転送後にそのフローティングディフュージョンでの電圧値を読み出すことが可能なトランジスタを含む。

＊ このセルは、少なくとも他の一つのセルと共有された、そのフローティングディフュージョンでの電圧の読出回路を含む。

＊ このセルは、そのフォトダイオードの近くに位置したピン止めストレージダイオードと、そのピン止めフォトダイオード内の電荷をそのピン止めストレージダイオードに転送する手段と、を含む。

この発明の他の観点によれば、上記に規定したセルのアレイと、一つのセルから消滅した電荷の隣接セルへの拡散に対する障壁を形成する手段と、を含むアレイセンサが提案される。

このセンサの好ましいけれども非限定的ないくつかの観点は次のようである

＊ その障壁を形成する手段は、電荷の再結合のために埋め込まれたディープイオン領域を含み、それらのイオン領域は、セル間に配置される。

＊ その障壁を形成する手段は、セル間の基板内をくりぬいたディープトレンチを含む。

＊ その障壁を形成する手段は、その基板のドープとは逆にドープされ、バイアスされ、セル間に配置されたディープ領域を含む。

＊ このセンサは、さらに、そのディープドープ領域の周囲に、その基板と同じタイプでドープされた表面領域を含む。

＊ その障壁を形成する手段は、逆バイアスされ、セル間に配置されたピン止め半導電接合を含む。

この発明は、その発明に従うセルのアレイを含むアレイセンサにより画像を取得する方法であって、ピン止めフォトダイオード内での光変換による電荷の生成とこのピン止めフォトダイオード内での熱電子消滅による電荷の損失との平衡状態下で、このピン止めフォトダイオード内での光変換による電荷の生成及びこのピン止めフォトダイオード内での熱電子消滅による電荷の損失によって残ったこのピン止めフォトダイオード内での残留電荷における電荷の数によって、光電セルが照射される光学強度が対数スケールで符号化される、方法にも関連する。

より詳細には、セルに対応する画像の画素の強度は、対数的関係による、残留電荷内の電荷の数から決定される。読み出された電圧は、転送された電荷の量を表し、残留電荷に対応するため、画像の画素の強度は、ある照明レベルからの対数的関係によって読み出された電圧にリンクされている。

本発明の他の側面、目的及び効果は、非限定的な例を通じて、また、添付の図面を参照することにより、本発明の好ましい実施形態についての次の詳細な説明からより明らかとなるものである。

図１Ａは、先行技術に従う、４トランジスタタイプの電荷転送を備えたＣ−ＭＯＳタイプのフォトダイオードを備えた光電セルを示す。 図１Ｂは、図１Ａのセルの動作時間経過図である。 図２は、ＫＴＣノイズが短絡リセットでフォトダイオード内に発生する仕組みを示す。 図３は、０Ｖで空乏化されたシンプルなフォトダイオードを示す。 図４は、表面パッシベーション層を備えた、空乏化されたフォトダイオードを示す。 図５は、そのようなフォトダイオード内での光電起源の自由電子の蓄積場所を示す。 図６は、本発明に従う、異なる電圧Ｖｐｉｎ下でのフォトダイオードの応答曲線を示す。 図７は、本発明に従う画素セルの第一実施形態を示す。 図８は、本発明に従う画素セルの第二実施形態を示す。 図９は、本発明に従うセル内でのＤＩＢＬ現象による電荷転送を示す。 図１０は、本発明に従う、そのような転送を行う画素セルの第三実施形態を示す。 図１１は、よりコンパクトにした、第三実施形態の変形を示す。 図１２は、本発明に従う画素セルの第四実施形態を示す。 図１３は、本発明に従う画素セルの第五実施形態を示す。 図１４は、本発明に従うアレイセンサのセル間絶縁についての第一実施形態を示す。 図１５は、セル間絶縁についての第二実施形態を示す。 図１６は、セル間絶縁についての第三実施形態を示す。 図１７は、セル間絶縁についての第四実施形態を示す。 図１８は、図１７の変形である。 図１９は、セル間絶縁についての第五実施形態を示す。

まず、ある図面と他の図面とで同一又は類似する要素は、可能であるときは、同一の参照符号により示されることに留意されたい。

１）イントロダクション
図２を参照すると、ソーラーセルモードにあるフォトダイオードが、グラウンドＧＮＤに接続されたトランジスタＲＳＴによって初期化されることで、フォトダイオードの短絡を引き起こす。この短絡により、接合ＰＮ内に蓄積された正味電荷を空にするが、フォトダイオードのカソードはこの短絡中、常に可動電荷を含む。

トランジスタＲＳＴが開であるとき、フォトダイオード内のこれらの可動電荷は、電子の熱運動による振動を呈することで、ＫＴＣとして知られたノイズを引き起こす。ここで、Ｋはボルツマン定数であり、Ｔは絶対温度であり、Ｃは、読み出し増幅器の入力容量（entry capacitance）を含む、フォトダイオードの総容量である。このノイズは、フォトダイオード内で初期の非ゼロかつランダムレベルの電荷を設定する。

それ自体は典型的であるように、動作シーケンスは、開回路におけるフォトダイオードでの電圧を読み出し、その後、短絡したフォトダイオードでの電圧を読み出す。画像品質は、これら２つの読み出しの差である。短絡の完了時、ＫＴＣノイズはフォトダイオード内に残されている。

低レベルの光の場合、ソーラーセルモードにあるこのフォトダイオードはインテグレーションモード（integration mode）で部分的に機能し、ＫＴＣノイズは次の画像内にあり、画像品質を低下させる。より強度の照明（日光）の場合、ＫＴＣノイズは、フォトニック電流により直接的にバイアスされたフォトダイオードによって吸収される。しかし、フォトダイオードの接合内での自由電子の移動は熱雑音（ジョンソンノイズ）を生じ、これは、初期ＫＴＣノイズと同じ大きさのオーダのものである。

このため、非常に広い動作範囲で、一定レベルのノイズを有する画素セルが生成される。ジョンソンノイズが昼間の照明においてあまり重要でない場合、このタイプの対数画素のパフォーマンスに対して、低レベルの光でのＫＴＣノイズは非常に障害となる。

ＫＴＣノイズを低減することは、フォトダイオードの接合容量を小さくすることによってのみ得ることができる。図３は、従来の体積Ｖ１に対して小さくされた領域Ｎの体積Ｖ２と、低くされたドープレベルと、を備えたフォトダイオードを示し、このアプローチは究極的には、短絡中のカソードの完全空乏を生成する。フォトダイオードが完全空乏化されると、これにより、もはや可動電荷はなく（ドナー原子によって残された固定電荷（fixed charges）しかない）、短絡完了段階でＫＴＣノイズは発生しない。

しかし、一つの困難性は、空乏領域が基板の表面に触れるとすぐに、接合の品質がそのような基板内に内在する表面欠陥により非常に低下することである。

図４に示すように、フォトダイオードの上方にある、強度に添加されたＰ＋＋ドープ層は、空乏領域をＮドープ領域の内部に押し戻すものである。このため、ゼロ電圧（又は僅かに負）で空乏化することを除けば、電荷転送画素と同様のやり方でピン止めフォトダイオードを生成する。しかし、蓄積のための容量は静的構成（static configuration）においてゼロに低下するため、典型的な４Ｔタイプの画素の観点からは動作することができない。

ゼロ電圧で完全に空乏化するそのようなピン止めフォトダイオードは、静電バリアが静的に領域Ｎ（Ｐ）内に電子（正孔）を閉じ込めないように、光電起源の電荷を集約しない。つまり、暗闇においては、集約経過時間とは無関係に、ピン止めフォトダイオード内に可動電荷がないことがみられるため、長い照射時間でもゼロダーク信号が有利となる。

しかし、光子フロー下では、ピン止めフォトダイオード内に可動電荷が出現し、これらの電荷の数は、所定の照射時間経過で安定化する。この安定化は、フォトダイオードの周囲に生成された低いポテンシャル障壁を横切ることができる、光電的な電子生成と電子消滅（evaporation of electrons）との平衡に対応する。

従って、電荷の転送量を表す電圧をフローティングディフュージョンで読み出すことは、この平衡、つまり、残留電荷の安定化が達成する程度に十分に長い、フォトダイオードの照射時間後に行われることが好ましい。

これらの電荷にリンクした電圧の値を読み出すことができるためには、ピン止めダイオード上に導電性の接点（contact）を置く必要があるのである。しかし、そのようなアプローチだと、その導電性の接点が電子の無限大の貯蔵を構成して、初期化時のフォトダイオードの完全空乏化を妨げるのである。

接点の存在が不可能である場合、ピン止めダイオード内に記憶された電荷の転送による読み出しが必要になる。このため、残留電荷をフローティングディフュージョンに転送する手段が提供される。フォトダイオード内に蓄積された電荷量は、静的積分容量が理論的にはゼロであるため、従来の電荷転送を備えた画素に示されるような、線形的な関係を有さない。つまり、電荷量は時間関数として増加しない。

図５を参照すると、カソード領域内にある固定正電荷は、光電現象により生成された、その近くにある自由電子を常に引き付けている。

同時に、カソードの非空乏領域Ｚに位置するこれらの自由電子は、常に、熱運動及び電子間の反発力によってこの領域を離れやすい傾向にある。ポテンシャル障壁が十分に低い場合、全ての自由電子がカソードを離れ、ピン止めフォトダイオードは完全空乏となる。

これら二つの動的現象、つまり、光電起源の電荷の収集と消滅による電荷の損失は、０Ｖで空乏化されたピン止めフォトダイオード内に共存する。

従来の４Ｔの画素の典型的なピン止めフォトダイオードにおいては、消滅は、（空乏化されたフォトダイオードの場合における０Ｖ（又は僅かに負）に対して１Ｖのオーダの）Ｖｐｉｎにより生成されたポテンシャル障壁の高さによりほぼ存在しないことに留意する。

このような訳で、このタイプのピン止めフォトダイオードは、電子の純粋な蓄積器として機能し、線形応答を与える。消滅の現象は、画素が完全に飽和した場合にのみ起き、ブルーミング現象（blooming phenomenon）が隣接する画素間で生じる。この場合、４Ｔの画素は、利用できる画像を供給する能力を完全に失う。

０Ｖ（又は負）の電圧ＶｐｉｎでＮ型の空乏化されたピン止めフォトダイオードを常に考慮すると、カソード領域内に存在する電子数は、次の微分方程式により表されることができる。

ここで、Ｎ_０、Ｖ_ｂｉ、Ｖ_Ｔ、Ｇ、Ｃ_ＰＰＤ、ｑは、それぞれ、ドープ原子、接合の電気化学ポテンシャル、熱電子ポテンシャル、光電生成レート（rate）、ピン止めフォトダイオードの容量及び素電荷を表す。

この微分方程式を解く際、フォトダイオードのカソード内の電子数と照明の所定レベルを超える光強度との本質的な対数的関係が留意される。

このため、図６は、異なる電圧Ｖｐｉｎ（ゼロ又は僅かに負）について、（フォトダイオードのカソード内の残留電子数と（指数スケールでの）ルクスでの照度との関係を表す曲線のセットを示す。曲線が（横座標に対数スケールが与えられた対数応答を反映して）かなり線形的である、又はほぼ線形の部分を有し、０Ｖ又は−０．１Ｖの値Ｖｐｉｎに対して、最適な応答が質的に得られることがわかる。

実践面では、この電圧Ｖｐｉｎの選択は、電子が、好ましい照射時間の完了時にピン止めフォトダイオードから脱出する（escape）確率を計算することによってなされることができる。文献”CCD Charge Injection Structure at Very Small Signal Levels”（IEEE Transactions on Electron Devices, Vol.55, No.8, 2008年8月）は、この点について当業者に有益な詳細を与えている。

まとめると、本発明は、ピン止めフォトダイオードの積分容量を最大限にして、動作ダイナミック（operating dynamic）を向上又は維持することを目的とした従来のアプローチとは全く反対のアプローチに基づいている。対照的に、ここでは静的積分容量を最小限にし、光による電子の生成及びその消滅との平衡によって残された、ピン止めフォトダイオードの残留電荷が利用される。

このようにして、本発明に従ったフォトダイオード内の電子数が、典型的な画素セルのように線形スケールではなく、対数スケール上での光学強度を符号化する。この対数法則によって、線形法則に対応した典型的なセルよりも、所与の電子個体数に対して、より広いダイナミックレンジで、光学信号を符号化する。

より正確には、ドープ原子数によって制限されている利用可能な電子数が最大の状態で、画素のサイズを小さくすると、これに対応して、ドープ原子数が減り、対数スケール上での光学強度を符号化することができるという事実により、大幅にダイナミック動作レンジを拡張する。例えば、１０^１６ドーパント／ｃｍ^３のドープレベルを有する１μｍ×１μｍ×０．５μｍの体積においては、自由電子の最大数は５０００であり、１〜５０００（又は７４ｄＢ）までの変化までのみを符号化することができる。対数モードにおいては、電子が０．５％（人間の目の弁別閾値に対応する値）の相対変化を符号化すると想定した場合、５０００電子であれば、２００ｄＢを超える範囲をカバーすることができる。

２） 実施形態
ａ） 実施形態１
まず、図７を参照すると、これは、Ｃ−ＭＯＳ技術を介して作製されたセルを示し、ドープされた基板Ｐ Ｓｕｂ内にあるＰＰＤ（Pinned Photo-Diode）タイプのピン止めフォトダイオードを含み、このフォトダイオードは、照射の開始時にＲＳＴＰＤ信号を受信するトランジスタＴ１によってゼロにリセットされる。照射後、フローティングディフュージョンＦＤは、基準電圧ＶＲＳＴでＲＳＴＦＤ信号を受信するトランジスタＴ１によって、まずリセットされる。第一読み出しは、読み出しバスＢＵＳに向けて一対のトランジスタＴ２及びＴ３を用いて行われる。その後、ピン止めフォトダイオードの残留電荷がフローティングディフュージョンＦＤに転送されるように転送トランジスタＴＸが起動されると、フローティングディフュージョンＦＤでの電圧変化を引き起こす。第二読み出しは、読み出しＢＵＳに向けてトランジスタＴ２及びＴ３を用いて行われる。二つの読み出しの差により、ＫＴＣノイズを除外して、画素の画像信号が与えられる。画素セルは、４Ｔタイプの従来のアレイに対して供給されるものと同様の制御信号に関連して、アレイ内に置かれることができる。

応答の均一性のため、初期化トランジスタＲＳＴＰＤ及びトランジスタＴＸのゲート下に生成されるポテンシャル障壁の高さは基板のポテンシャルよりも高いことが保証されなくてはならない。このようにして、トランジスタＴＸ下の障壁がゲート直下のシリコンの表面状態により、強い分散を有するため、電子的消滅が基板上でのみ実質的に起きるものである。

より一般的には、半導体の表面を通じた電荷消滅は、避けられなければならない。この理由のため、表面タイプＰの浅い（low-depth）埋め込みが、有利的には提供されて、表面でのポテンシャル障壁を向上させる。この埋め込みは、標準的なＣ−ＭＯＳに現在用いられているフィールド埋め込み（field implantation）と類似する。予防措置は本発明の全ての実施形態に適用可能であることは明らかであり、通常の知識を用いて、当業者であれば、他の技術を半導体内の電子のチャネル消滅に適用することができる。

ピンフォトダイオードＰＰＤは、０Ｖの電圧Ｖｐｉｎ下で完全に空乏化されることが好ましい。結果としては、わずかに負の全空乏化電圧が好ましい。反対の場合、低残留電荷がピン止めフォトダイオード内に存在すると、ＫＴＣノイズを生じさせ、画素のパフォーマンスを低下させる。

ピン止めフォトダイオードをリセットする専用トランジスタを設けると、セルがアレイセンサの部分を形成する場合に画像のよりよい均一性を保証されることに留意されたい。

ｂ）実施形態２
第一実施形態において、ピン止めフォトダイオードの読み出し時の電荷の転送は、ピン止めフォトダイオードの可動電荷を完全に空にすると理解される。ピン止めフォトダイオード内でのドープ均一性が制御される場合、リセットトランジスタはもはや必要ない。図８は、ピン止めフォトダイオードがリセットトランジスタを有しておらず、画素の読み出しシーケンスが図１Ｂに示したものと同一である実施形態２を示す。

このシーケンスは、フローティングディフュージョン領域ＦＤのリセットにより開始する。その後、第一読み出しがバスＢＵＳに向けて行われ、第二読み出しがトランジスタＴＸによりなされる電荷の転送行動後に行われる。ここでも、画像信号は、二つの読み出し間の差を含む。次の照射はＴＸの行動の完了直後に開始する。この実施形態は、思い起こすと、０に近い電圧Ｖピン止めによりよい耐性を有する。このため、フォトダイオードは、照射の開始時に完全に空乏化されていることが明白であるため、Ｖピン止めの正変化はＫＴＣノイズを静止しない。この変化は、低レベル光における画素の応答の形成にわずかに影響する。

ｃ）実施形態３
Ｃ−ＭＯＳ技術で可能とされるエッチングの細かさにより、技術的には基板内で二つのディフュージョン領域を互いに非常に近接させることができる。

しかし、二つのディフュージョン領域が非常に近接している場合、これらのディフュージョンの一つが高電圧にバイアスされているときにポテンシャル障壁の低下がある。この既知の現象は、「ドレインインデューストバリア低下」（ＤＩＢＬ）と呼ばれ、有利的には、ピン止めフォトダイオードとフローティングディフュージョンＦＤとの間の電荷の転送に用いられることができる。典型的な４Ｔの画素においては、ピン止めフォトダイオードのポテンシャル障壁の高さは大きい（障壁の高さは、ピン止めフォトダイオードの電圧Ｖｐｉｎ及びＶｂｉの合計であり、ＶｂｉはＰＮ接合の電気化学ポテンシャルである）。完全な電荷転送にこの現象を利用することは難しい。しかし、０Ｖに近いＶｐｉｎのピン止めフォトダイオードにおいては、非常に高い電圧を用いることなく完全な電荷転送をなすことができる。

図９は、ゲートのバイアスによるものではもはやなく、ＤＩＢＬ現象によりなされる電荷転送を示す。読み出しコマンドＶＲＤがコンデンサＣを通じてフローティングディフュージョンＦＤに印加される。信号ＶＲＤが十分に高いレベルでのパルス形状を有しているとき、この電圧は、コンデンサＣを通じてフローティングディフュージョン領域ＦＤに送られ、ポテンシャル障壁の低下を引き起こし、結果として、電荷転送、電圧ＶｓｉｇがフローティングディフュージョンＦＤで読み出されることができる。

ここでも、パルスＶＲＤの前後での、フローティングディフュージョンＦＤでの電圧の二つの読み出しの差により、電荷の転送量が与えられる。

図１０は、ＤＩＢＬによるそのような電荷転送セルの主要図を示す。フローティングディフュージョン領域ＦＤは、トランジスタＴ１が信号ＲＳＴに応じて、そこに高リセット電圧Ｖｄｄを印加することによってリセットされる。その後、信号ＴＸのパルスがフォトダイオードＰＰＤとフローティングディフュージョン領域ＦＤとの間の障壁低下を引き起こす。バスＢＵＳへの二つの連続読み出しがパルスＴＸの前後のコマンドＳＥＬを通じてなされ、これら二つの読み出しの間の差が画像信号を与える。この場合もやはり、容量性ノイズＫＴＣはない。

図１１は、選択トランジスタを節約することによって、よりコンパクトなものの実現を可能にした、修正ブロック図を表す。このようにして、フローティングディフュージョン領域ＦＤは電圧フォロアＳＦのトランジスタの閾値を下回る電圧で開始される。信号ＴＸは２レベルでのコマンドである。フローティングディフュージョンＦＤのリセット後、信号ＴＸは、フォロアトランジスタＳＦを導電状態にする第一レベルＶ_ＴＸ１に上昇し、第一読み出しがバスＢＵＳで行われる。次に、信号ＴＸは、さらに高い電圧である第二レベルＶ_ＴＸ２に上昇し、フォトダイオードとフローティングディフュージョンＦＤとの間のＤＩＢＬ効果による電荷転送を引き起こす。その後、第二読み出しは信号ＴＸが第一レベルＶ_ＴＸ１に戻った後に行われる。この場合もやはり、ＫＴＣノイズのない画像信号が二つの読み出しの間の差によって得られる。

トランジスタＳＦの閾値電圧が十分に低く、かつコンデンサＣがコマンドラインＴＸで十分に高い電圧に耐えることができるときは、リセットトランジスタＴ１及びそのコマンドラインは削除されることができ、セルをより一層コンパクトにすることになることに留意されたい。事実、フローティングディフュージョンは通常、照射期間中の光によって排出され、増幅トランジスタＴ４をブロッキングさせる。Ｖ_ＴＸ１の十分に高い値は、増幅トランジスタＴ４をアンブロック（unblock）して、読み出しを行う。

ｄ）実施形態４
画素のサイズを最小化するため、この他の実施形態は、異なるセルに対応するフォトダイオードのセットにより出力フォロアを共有することを提案している。図１２は、二つのセルでのそのようなアレンジメントを示す。ディフュージョン領域ＦＤ１及びＦＤ２はそれぞれの読み出しで開始される。二つの転送トランジスタＴＸ１及びＴＸ２をそれぞれ有する二つのフォトダイオードＰＰＤ１及びＰＰＤ２は、順次読み出される。

共通の電圧フォロアにより読み出されるフォトダイオードの数は、多くすることができると理解される。

ｅ）実施形態５
図１３は、画素内にメモリを備えた、本発明に従う、対数電荷転送画素の実施形態を示す。前述のように、ピン止めフォトダイオードの残留電荷は、前述のように、転送ゲートＴＸ及びフローティングディフュージョン領域ＦＤの手段により読み出される前に、まずピン止めストレージダイオードＰＰＤ＿ｍｅｍに転送される。このその場でのメモリは、センサのピン止めフォトダイオードの全体によって生成された光の値が同時に読み出される、いわゆる「スナップショット」と呼ばれる画像センサを実行する。画像は、バスＢＵＳによって順次読み出される前に、同時に全てのセルのストレージダイオードＰＰＤ＿ｍｅｍ内に記憶される。ストレージダイオードＰＰＤ＿ｍｅｍは有利的には、同じ方法で、フォトダイオードＰＰＤと同時に作製されることができる。それは、単純に、例えば不透明層により光に対して、マスクされなくてはならない。

図１４は、電子ブロッキング機能を実装するため、同時に全てのピン止めフォトダイオードをリセットするリセットトランジスタを加えた、この実施形態の構造の完成後の変形を示す。

ｆ）解像度の改善
本発明に従うセルにおいては、ピン止めフォトダイオードから消滅した可動電荷は基板内に注入される。センサのアレイ画素の密度が低い場合、これらの電荷は当然に再結合することができる。しかし、画素アレイが密集している場合、画素からの消滅電荷は、隣接画素に拡散しやすく、画素アレイの空間解像度を低下させる。

この現象を避けるため、本発明の改良に従い、絶縁構造が画素間に設けられる。いくつかの構成が、この目的のため以下に非限定的に記載されるものである。

ｉ）注入による再結合中心による絶縁
イオン注入は、基板内に多くの結晶対の傷を生成することが可能である。アニーリングがない又は不十分である場合は、これらの傷が残り、効果的な再結合中心となる。また、陽子の注入は合理的なエネルギーで基板内に深く突き進む（例えば、５５０ＫｅＶのみでは深さ６μｍ）。この絶縁方法においては、画素の周りにある（フォトダイオード及びトランジスタのない）ニュートラル領域ＩＰ_Ｂ内に埋め込まれ、消滅した電荷がこれらの領域で再結合することができる。

ｉｉ）ディープトレンチによる絶縁
アレイ内の画素はディープトレンチによっても包囲されることができる。概して、エピタキシャルウェハＥＰＩが、ＣＭＯＳセンサを作製するのに使用される。そのようなウェハＥＰＩは、強度にドープされた基板（１．１０^１８を超える量）上に軽度にドープされた薄いエピタキシャル層（１．１０^１５のオーダの量）を有する。強度にドープされた基板においては、強い再結合レートにより、可動電荷の寿命は非常に短い。エピタキシャル層を完全に貫通するディープトレンチＴ_Ｂをくりぬくことにより、画素間の非常に良好な絶縁が生じる。図１６がそのような構成を示している。

ｉｉｉ）ＰＮ接合による絶縁
他の変形においては、アレイ内の画素間にＮドープ領域Ｎ_Ｂが作製され、消失電子の吸収領域を形成する。これが図１７に示されている。これらの領域Ｎ_Ｂは、正の電圧ＶＡＢにより逆バイアスされている。画素の正の供給電圧Ｖｄｄが、有利的には、この目的のために使用されることができる。消失電子の吸収領域は、好ましくはピン止めフォトダイオードＰＰＤのものと少なくとも等しい深さを有していなければならない。図１８に示されるように、表面での静電障壁の高さを上げるため、Ｐドープの薄い層Ｐ_Ｂが、有利的には、層ＥＰＩの表面Ｐ上に埋め込まれることができ、消失電子の吸収が層Ｐに対して、半導体内で主に起きるようにする。これは、ピクセルアレイ内での逆バイアス電圧の行動の均一性を改善し、欠陥が不規則性を生成する表面ではなく、ピン止め領域内に電子の流れを制限する。

ｉｖ）鉛直ＰＮ接合による絶縁
図１９に示すように、特にエピタキシーで作製されたウェハを生成することで、エピタキシャル層Ｐ ＥＰＩ下にエピタキシャル層Ｎ ＥＰＩを置くことが可能となる。逆バイアスが、層Ｐ ＥＰＩと層Ｎ ＥＰＩとの間の接合Ｊ_Ｂに印加される。この構造は、画素内に追加的な装置を付加することなく消失電子を効果的に吸収する。層Ｎ ＥＰＩは、画素アレイ全体の下にある単一のピース、又はそのアレイのピン止めフォトダイオードの下にあるメッシュ状の層のいずれかであることができる。

もちろん、本発明は、説明及び図示された実施形態に限定されるものではなく、当業者であれば、多くの変形及び修正を提案することができる。

特に、実施形態は、Ｐドープ基板についてこれまで説明されてきたが、本発明は、Ｎ基板で、電荷が正孔であり、もはや電子ではないものを備えて、相補型の構成でまさに実行されることができる。

本発明は、添付の図面に説明され、図示された実施形態に限られない。とりわけ多様な要素の構造の観点から、又は技術的に等価な代用によって、修正は、本発明の保護範囲を逸脱することなく、依然として可能である。

Claims (16)

1. 電荷転送を備えたＣ−ＭＯＳタイプの光電セルであって、
   光子が照射される可能性があり、第一タイプのドープ領域によって、それとは反対のタイプの基板内に形成されたピン止めフォトダイオードと、
   前記ピン止めフォトダイオードに光子を照射することによって生成された電荷をフローティングディフュージョンに転送する手段と、
   転送された前記電荷の量を表す、前記フローティングディフュージョンでの電圧を読み出す手段と、を含み、
   ゼロバイアス電圧下にある前記ピン止めフォトダイオードの接合の空乏領域が、前記第一タイプのドープ領域の厚さ全体を超えて本質的に広がることで、前記ピン止めフォトダイオードの接合容量及び容量性起源のノイズが最小化され、
   光子の照射時、転送された前記電荷の量は、前記ピン止めフォトダイオード内での光変換による電荷の生成及び前記ピン止めフォトダイオード内での熱電子消滅による電荷の損失によって、前記ピン止めフォトダイオード内に残された残留電荷に対応し、
   転送された前記電荷の量を表す電圧の読み出しが、前記ピン止めフォトダイオード内での光変換による電荷の生成と前記ピン止めフォトダイオード内での熱電子消滅による電荷の損失との平衡状態下でなされる、セル。
2. 前記読み出す手段は、前記ピン止めフォトダイオードの電荷の転送前に第一読み出しを行い、該電荷の転送後に第二読み出しを行うことが可能であり、光のレベルはそれら二つの読み出しの差によって得られる、請求項１に記載のセル。
3. 前記ピン止めフォトダイオードの空乏領域は、０と−０．１Ｖとの間のバイアス電圧下で前記ピン止めフォトダイオードの全体に広がる、請求項１又は２に記載のセル。
4. 照射前に前記ピン止めフォトダイオードをリセットする手段を含む、請求項１に記載のセル。
5. 前記電荷を転送する手段は、前記ピン止めフォトダイオードを収容する半導体基板の表面上にあるゲートであって、該ゲートの直下で電荷の転送を誘起するようにバイアスされるゲートを含む、請求項１から４のいずれか一項に記載のセル。
6. 前記電荷を転送する手段は、ドレインバイアスにより誘起される、ポテンシャル障壁を低下させる手段を含む、請求項１から４のいずれか一項に記載のセル。
7. 第一バイアス下で、前記フローティングディフュージョンでの初期の電圧値を読み出し、第二バイアス下で、前記ピン止めフォトダイオードの電荷を前記フローティングディフュージョンに転送するように前記ポテンシャル障壁の低下を引き起こし、その後再び、該第一バイアス下で、転送後に前記フローティングディフュージョンでの電圧値を読み出すことが可能なトランジスタを含む、請求項６に記載のセル。
8. 少なくとも他の一つのセルと共有された、前記フローティングディフュージョンでの電圧の読出回路を含む、請求項１から７のいずれか一項に記載のセル。
9. 前記ピン止めフォトダイオードの近くに位置したピン止めストレージダイオードと、
   前記ピン止めフォトダイオード内の電荷を前記ピン止めストレージダイオードに転送する手段と、を含む、請求項１又は４に記載のセル。
10. 請求項１から９のいずれか一項に記載のセルのアレイと、一つのセルから消滅した電荷の隣接セルへの拡散に対する障壁を形成する手段と、を含むアレイセンサ。
11. 前記障壁を形成する手段は、電荷の再結合のために埋め込まれたディープイオン領域を含み、
    前記ディープイオン領域は、前記セルの間に配置された、請求項１０に記載のセンサ。
12. 前記障壁を形成する手段は、前記セルの間の基板内をくりぬいたディープトレンチを含む、請求項１０に記載のセンサ。
13. 前記障壁を形成する手段は、前記基板のドープとは逆にドープされ、バイアスされ、前記セルの間に配置されたディープドープ領域を含む、請求項１０に記載のセンサ。
14. 前記ディープドープ領域の周囲に、前記基板と同じタイプでドープされた表面領域を含む、請求項１３に記載のセンサ。
15. 前記障壁を形成する手段は、逆バイアスされ、前記セルの間に配置されたピン止め半導電接合を含む、請求項１０に記載のセンサ。
16. 請求項１から９のいずれか一項に記載のセルのアレイを含むアレイセンサにより画像を取得する方法であって、ピン止めフォトダイオード内での光変換による電荷の生成と該ピン止めフォトダイオード内での熱電子消滅による電荷の損失との平衡状態下で、該ピン止めフォトダイオード内での光変換による電荷の生成及び該ピン止めフォトダイオード内での熱電子消滅による電荷の損失によって残った該ピン止めフォトダイオード内での残留電荷における電荷の数によって、光電セルが照射される光学強度が対数スケールで符号化される、方法。

Images