JP2017220861A - Gate drive circuit - Google Patents
Gate drive circuit Download PDFInfo
- Publication number
- JP2017220861A JP2017220861A JP2016115417A JP2016115417A JP2017220861A JP 2017220861 A JP2017220861 A JP 2017220861A JP 2016115417 A JP2016115417 A JP 2016115417A JP 2016115417 A JP2016115417 A JP 2016115417A JP 2017220861 A JP2017220861 A JP 2017220861A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- resistor
- igbt
- voltage
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】 スイッチング素子の保護を図るとともに、スイッチング素子のターンオフ損失を抑制するゲート駆動回路を提供する。【解決手段】 実施形態によるゲート駆動回路１Ａ〜１Ｃは、スイッチング素子３のゲートと接続したゲート出力端子と、スイッチング素子３のゲート電位を制御するパルスを出力するパルス発生装置５と、パルス発生装置５とゲート出力端子との間に接続した第１抵抗器６と、パルス発生装置５とゲート出力端子との間において、第１抵抗器６と並列に接続した第２抵抗器７と、第１抵抗器６と第２抵抗器７との一方をパルス発生装置５と接続する切替スイッチ１４と、入力端子に供給された信号と参照電圧Ｖｒｅｆとを比較して切替スイッチ１４を切替える信号を出力するコンパレータ１２と、一端がスイッチング素子３のエミッタと接続し、他端がダイオード９と分圧抵抗器１０、１１とを介してコンパレータ１２の入力端子と接続したインダクタンス８と、を備える。【選択図】図１PROBLEM TO BE SOLVED: To provide a gate drive circuit for protecting a switching element and suppressing a turn-off loss of the switching element. A gate drive circuit according to an embodiment includes a gate output terminal connected to a gate of a switching element, a pulse generator for outputting a pulse for controlling a gate potential of the switching element, and a pulse generator. A first resistor 6 connected between 5 and the gate output terminal; a second resistor 7 connected in parallel with the first resistor 6 between the pulse generator 5 and the gate output terminal; A switch 14 for connecting one of the resistor 6 and the second resistor 7 to the pulse generator 5 and a signal for switching the switch 14 are output by comparing the signal supplied to the input terminal with the reference voltage Vref. The comparator 12 has one end connected to the emitter of the switching element 3 and the other end connected to the input terminal of the comparator 12 via the diode 9 and the voltage dividing resistors 10 and 11. And an inductance 8. [Selection] Figure 1
Description
本発明の実施形態は、ゲート駆動回路に関する。 Embodiments described herein relate generally to a gate drive circuit.
電力用スイッチング素子を応用した電力変換装置は、スイッチング素子の大容量化、高速化に伴い、その応用分野を広げている。近年、応用分野が広がっている電力用スイッチング素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのトランジスタである。 Power converters using power switching elements are expanding their fields of application as the capacity and speed of switching elements increase. 2. Description of the Related Art In recent years, power switching elements whose application fields are expanding are transistors such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
ＩＧＢＴやＭＯＳＦＥＴは、ノンラッチ型のスイッチング素子である。ノンラッチ型のスイッチング素子は、サイリスタ等のラッチ型スイッチング素子に比べて、ゲート駆動による高い制御性が利点である。ノンラッチ型のスイッチング素子は、ターンオン時およびターンオフ時のスイッチング過渡期において、ゲート電圧を制御することによりサージ電圧やサージ電流を抑制したり、スイッチング過渡期の電流や電圧の傾きを制御したりすることができる。 IGBTs and MOSFETs are non-latch type switching elements. The non-latch type switching element has an advantage of high controllability by gate driving as compared with a latch type switching element such as a thyristor. Non-latching type switching elements can control surge voltage and surge current by controlling gate voltage and control current and voltage slope during switching transient during switching transients at turn-on and turn-off. Can do.
従来、スイッチング素子を低速にターンオフさせてサージ電圧を抑制する方法が提案されている。しかしながら、スイッチング素子がターンオフを開始するタイミングから低速に動作させるとターンオフ時のエネルギー損失が増加し、電力変換効率が低下する原因となる。 Conventionally, a method of suppressing a surge voltage by turning off a switching element at a low speed has been proposed. However, if the switching element is operated at a low speed from the timing of starting the turn-off, the energy loss at the time of turn-off increases, which causes a reduction in power conversion efficiency.
本発明の実施形態は上記事情を鑑みて成されたものであって、スイッチング素子の保護を図るとともに、スイッチング素子のターンオフ損失を抑制するゲート駆動回路を提供することを目的とする。 Embodiments of the present invention have been made in view of the above circumstances, and an object of the present invention is to provide a gate drive circuit that protects switching elements and suppresses turn-off loss of the switching elements.
実施形態によるゲート駆動回路は、スイッチング素子のゲートと接続した出力端子と、前記スイッチング素子のゲート電位を制御するパルスを出力するパルス発生装置と、前記パルス発生装置と前記出力端子との間に接続した第１抵抗器と、前記パルス発生装置と前記出力端子との間において、前記第１抵抗器と並列に接続した第２抵抗器と、前記第１抵抗器と前記第２抵抗器との一方を前記パルス発生装置と接続する切替スイッチと、入力端子に供給された信号と参照電圧とを比較して前記切替スイッチを切替える信号を出力するコンパレータと、一端が前記スイッチング素子のエミッタと接続し、他端がダイオードと分圧抵抗器とを介して前記コンパレータの入力端子と接続したインダクタンスと、を備える。 The gate drive circuit according to the embodiment includes an output terminal connected to the gate of the switching element, a pulse generator that outputs a pulse for controlling the gate potential of the switching element, and a connection between the pulse generator and the output terminal. One of the first resistor, the second resistor connected in parallel with the first resistor, and the first resistor and the second resistor between the pulse generator and the output terminal A switch that connects the pulse generator, a comparator that compares the signal supplied to the input terminal with a reference voltage and outputs a signal that switches the switch, and one end connected to the emitter of the switching element, And an inductance having the other end connected to the input terminal of the comparator via a diode and a voltage dividing resistor.
以下、第１実施形態のゲート駆動回路について、図面を参照して説明する。
図１は、第１実施形態のゲート駆動回路の一構成例を概略的に示す図である。
本実施形態のゲート駆動回路１Ａは、電力用スイッチング素子としてのＩＧＢＴ３のエミッタ電位を基準電位とした電源４から出力される電源電圧を用いて、ＩＧＢＴ３のゲート電圧を制御する回路である。
Hereinafter, the gate drive circuit of the first embodiment will be described with reference to the drawings.
FIG. 1 is a diagram schematically illustrating a configuration example of the gate drive circuit according to the first embodiment.
The gate drive circuit 1A of the present embodiment is a circuit that controls the gate voltage of the IGBT 3 using a power supply voltage output from the power supply 4 with the emitter potential of the IGBT 3 serving as a power switching element as a reference potential.
ＩＧＢＴ３は還流ダイオード２と並列に接続している。還流ダイオード２は、ＩＧＢＴ３のエミッタからコレクタに向かう方向を順方向として接続している。ＩＧＢＴ３が電力変換装置に搭載される場合には、一対のＩＧＢＴ３が直列に接続されて各相アームを構成する。 The IGBT 3 is connected in parallel with the freewheeling diode 2. The free-wheeling diode 2 is connected with the direction from the emitter to the collector of the IGBT 3 as the forward direction. When IGBT3 is mounted in a power converter, a pair of IGBT3 is connected in series and comprises each phase arm.
ゲート駆動回路１Ａは、ゲート出力端子ＧＴと、ゲート電源４と、パルス発生装置５と、第１抵抗器６と、第２抵抗器７と、インダクタンス８と、ダイオード９と、第３抵抗器１０と、第４抵抗器１１と、コンパレータ１２と、参照電圧入力電源１３と、切替スイッチ１４と、を備えている。 The gate drive circuit 1A includes a gate output terminal GT, a gate power supply 4, a pulse generator 5, a first resistor 6, a second resistor 7, an inductance 8, a diode 9, and a third resistor 10. A fourth resistor 11, a comparator 12, a reference voltage input power supply 13, and a changeover switch 14.
ゲート電源４は、ＩＧＢＴ３のエミッタ電位を基準電位とした電源である。
パルス発生装置５は、ゲート電源４から供給される電源電圧を用いて、パルスを生成して切替スイッチ１４へ出力する。パルス発生装置５がパルスを生成するタイミングは、例えば図示しない上位制御装置により制御される。
第１抵抗器６と第２抵抗器７とは、ＩＧＢＴ３のゲートとパルス発生装置の出力端子との間に並列に接続している。第１抵抗器６の抵抗値は第２抵抗器７の抵抗値よりも小さい。
The gate power supply 4 is a power supply using the emitter potential of the IGBT 3 as a reference potential.
The pulse generator 5 generates a pulse using the power supply voltage supplied from the gate power supply 4 and outputs the pulse to the changeover switch 14. The timing at which the pulse generator 5 generates a pulse is controlled by, for example, a host controller (not shown).
The first resistor 6 and the second resistor 7 are connected in parallel between the gate of the IGBT 3 and the output terminal of the pulse generator. The resistance value of the first resistor 6 is smaller than the resistance value of the second resistor 7.
インダクタンス８とＩＧＢＴ３とは直列に接続している。インダクタンス８の一端はＩＧＢＴ３のエミッタに接続し、ＩＧＢＴ３に電流が流れると、電流の時間変化とインダクタンス８の大きさＬに応じた電圧がインダクタンス８の両端に生じる。
ダイオード９は、アノード端子がインダクタンス８の他端に接続し、カソード端子が第３抵抗器１０を介してコンパレータ１２の入力端子と接続している。すなわち、ダイオード９は、ＩＧＢＴ３のエミッタ側からコンパレータ１２へ向かう方向に電流を流すように接続し、コンパレータ１２を保護している。
The inductance 8 and the IGBT 3 are connected in series. One end of the inductance 8 is connected to the emitter of the IGBT 3, and when a current flows through the IGBT 3, a voltage corresponding to the time change of the current and the magnitude L of the inductance 8 is generated at both ends of the inductance 8.
The diode 9 has an anode terminal connected to the other end of the inductance 8 and a cathode terminal connected to the input terminal of the comparator 12 via the third resistor 10. That is, the diode 9 is connected so as to flow current in a direction from the emitter side of the IGBT 3 toward the comparator 12 to protect the comparator 12.
第３抵抗器１０とコンパレータ１２の負側の入力端子との間は、第４抵抗器１１を介して接地されている。したがって、ダイオード９のカソード端子における電圧は、第３抵抗器１０の抵抗値と第４抵抗器１１の抵抗値との比により分圧されて、コンパレータ１２の負側の入力端子へ印加される。第３抵抗器１０と第４抵抗器１１とは、インダクタンス８から印加される電圧を分圧する分圧抵抗器である。 The third resistor 10 and the negative input terminal of the comparator 12 are grounded via the fourth resistor 11. Therefore, the voltage at the cathode terminal of the diode 9 is divided by the ratio between the resistance value of the third resistor 10 and the resistance value of the fourth resistor 11 and applied to the negative input terminal of the comparator 12. The third resistor 10 and the fourth resistor 11 are voltage dividing resistors that divide the voltage applied from the inductance 8.
コンパレータ１２の正側の入力端子には、参照電圧入力電源１３から参照電圧Ｖｒｅｆが印加される。コンパレータ１２は、負側の入力端子に印加されたインダクタンス８の電圧に基づく値と、参照電圧Ｖｒｅｆの値とを比較し、インダクタンス８の電圧に基づく値が参照電圧Ｖｒｅｆの値以上となったときにハイレベルの値を出力する。 A reference voltage Vref is applied to the positive input terminal of the comparator 12 from the reference voltage input power supply 13. The comparator 12 compares the value based on the voltage of the inductance 8 applied to the negative input terminal with the value of the reference voltage Vref, and when the value based on the voltage of the inductance 8 becomes equal to or greater than the value of the reference voltage Vref. A high level value is output to.
切替スイッチ１４は、コンパレータ１２から出力される信号の値により、パルス発生装置５から出力されるパルスがＩＧＢＴ３のゲートに印加される経路を切替える。切替スイッチ１４は、第１抵抗器６と第２抵抗器７との一方をパルス発生装置５の出力端子と接続する。例えば、切替スイッチ１４は、コンパレータ１２から出力された信号の値がローレベルのときに、第１抵抗器６を介してパルス発生装置５の出力端子とゲート出力端子ＧＴとを接続し、コンパレータ１２から出力された信号の値がハイレベルのときに、第２抵抗器７を介してパルス発生装置５の出力端子とゲート出力端子ＧＴとを接続する。ゲート出力端子ＧＴは、ＩＧＢＴ３のゲートと電気的に接続している。 The changeover switch 14 switches the path through which the pulse output from the pulse generator 5 is applied to the gate of the IGBT 3 according to the value of the signal output from the comparator 12. The changeover switch 14 connects one of the first resistor 6 and the second resistor 7 to the output terminal of the pulse generator 5. For example, the changeover switch 14 connects the output terminal of the pulse generator 5 and the gate output terminal GT via the first resistor 6 when the value of the signal output from the comparator 12 is at a low level. When the value of the signal output from is high, the output terminal of the pulse generator 5 and the gate output terminal GT are connected via the second resistor 7. The gate output terminal GT is electrically connected to the gate of the IGBT 3.
図２は、第１実施形態のゲート駆動回路がターンオフするときの動作の一例を説明するための図である。
図２において、ＩＧＢＴ３のゲート‐エミッタ間電圧をＶｇｅ、ＩＧＢＴ３のコレクタ‐エミッタ間電圧をＶｃｅ、ＩＧＢＴ３のコレクタ電流をＩｃ、コレクタ電流Ｉｃの時間変化率をｄＩｃ/ｄｔ、ＩＧＢＴ３のゲート抵抗に流れる電流をＩｇとする。また、ＩＧＢＴ３をオフする際のエネルギー損失（ターンオフ損失）の瞬時値は、コレクタ電流Ｉｃとコレクタ‐エミッタ間電圧Ｖｃｅとの積（＝Ｉｃ＊Ｖｃｅ）となる。なお、電流Ｉｇは、ＩＧＢＴ３へ流れる方向を正とし、第１抵抗器６に流れる電流と第２抵抗器７に流れる電流との和である。
FIG. 2 is a diagram for explaining an example of an operation when the gate drive circuit of the first embodiment is turned off.
In FIG. 2, the gate-emitter voltage of the IGBT 3 is Vge, the collector-emitter voltage of the IGBT 3 is Vce, the collector current of the IGBT 3 is Ic, the rate of change of the collector current Ic with time is dIc / dt, and the current flowing through the gate resistance of the IGBT 3 Is Ig. The instantaneous value of energy loss (turn-off loss) when turning off the IGBT 3 is the product (= Ic * Vce) of the collector current Ic and the collector-emitter voltage Vce. The current Ig is the sum of the current flowing through the first resistor 6 and the current flowing through the second resistor 7 with the direction flowing to the IGBT 3 being positive.
ＩＧＢＴ３がオンしている状態では、ＩＧＢＴ３のゲート‐エミッタ間電圧Ｖｇｅはハイレベルであって、コレクタ電流Ｉｃの時間変化率ｄＩｃ／ｄｔは略ゼロである。したがって、コンパレータ１２に入力される電圧は参照電圧Ｖｒｅｆよりも低く、コンパレータ１２の出力はローレベルである。このとき、切替スイッチ１４は、第１抵抗器６を介してパルス発生装置５の出力端子とＩＧＢＴ３のゲートとを接続している。したがって、ＩＧＢＴ３のゲート抵抗は小さくなっている。 In a state where the IGBT 3 is on, the gate-emitter voltage Vge of the IGBT 3 is at a high level, and the time change rate dIc / dt of the collector current Ic is substantially zero. Therefore, the voltage input to the comparator 12 is lower than the reference voltage Vref, and the output of the comparator 12 is at a low level. At this time, the changeover switch 14 connects the output terminal of the pulse generator 5 and the gate of the IGBT 3 via the first resistor 6. Therefore, the gate resistance of the IGBT 3 is small.
パルス生成装置５から出力される信号が立下りＩＧＢＴ３がオンからオフとなる動作が開始すると、第１抵抗器６を介してＩＧＢＴ３のゲートに流れる電流Ｉｇが小さくなり、ＩＧＢＴ３のゲート-エミッタ間電圧Ｖｇｅが低下し始める。 When an operation in which the signal output from the pulse generator 5 falls and the IGBT 3 is turned off is started, the current Ig flowing to the gate of the IGBT 3 via the first resistor 6 is reduced, and the gate-emitter voltage of the IGBT 3 is reduced. Vge begins to drop.
ゲート-エミッタ間電圧Ｖｇｅが所定の閾値未満となると、ＩＧＢＴ３のコレクタ-エミッタ間電圧Ｖｃｅが上昇し始め、コレクタ-エミッタ間電圧Ｖｃｅが大きくなるに従って、コレクタ電流Ｉｃが徐々に小さくなる。 When the gate-emitter voltage Vge falls below a predetermined threshold, the collector-emitter voltage Vce of the IGBT 3 starts to rise, and the collector current Ic gradually decreases as the collector-emitter voltage Vce increases.
コレクタ電流Ｉｃの時間変化率ｄＩｃ／ｄｔが生じると、インダクタンス８の両端に時間変化率ｄＩｃ／ｄｔに比例する大きさの電圧が生じ、インダクタンス８の両端に生じた電圧が分圧されてコンパレータ１２に入力される。コンパレータ１２の入力が参照電圧Ｖｒｅｆ以上となると、コンパレータ１２の出力がハイレベルとなる。コンパレータ１２の入力が参照電圧Ｖｒｅｆ以上となった時を時刻ｔ１とする。 When the time change rate dIc / dt of the collector current Ic is generated, a voltage having a magnitude proportional to the time change rate dIc / dt is generated at both ends of the inductance 8, and the voltage generated at both ends of the inductance 8 is divided to be the comparator 12. Is input. When the input of the comparator 12 becomes equal to or higher than the reference voltage Vref, the output of the comparator 12 becomes high level. The time when the input of the comparator 12 becomes equal to or higher than the reference voltage Vref is time t1.
コンパレータ１２の出力がハイレベルとなると、切替スイッチ１４が切り替わり、第２抵抗器７を介して、パルス発生装置５の出力端子とＩＧＢＴ３のゲートとが接続する。したがって、ＩＧＢＴ３のゲート抵抗が大きくなり、ＩＧＢＴ３のスイッチング速度が遅くなり、コレクタ‐エミッタ間電圧Ｖｃｅのサージ電圧を抑制することができる。 When the output of the comparator 12 becomes high level, the changeover switch 14 is switched, and the output terminal of the pulse generator 5 and the gate of the IGBT 3 are connected via the second resistor 7. Therefore, the gate resistance of the IGBT 3 is increased, the switching speed of the IGBT 3 is decreased, and the surge voltage of the collector-emitter voltage Vce can be suppressed.
第２抵抗器７を介してＩＧＢＴ２のゲートに流れる電流Ｉｇが上昇し始めると、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが小さくなり、コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔが小さくなる。 When the current Ig flowing to the gate of the IGBT 2 via the second resistor 7 starts to rise, the collector-emitter voltage Vce of the IGBT 3 decreases, and the time change dIc / dt of the collector current Ic decreases.
コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔがゼロに近付くと、インダクタンス８の両端に生じた電圧が小さくなり、コンパレータ１２に入力が小さくなる。コンパレータ１２の入力が参照電圧Ｖｒｅｆ未満となると、コンパレータ１２の出力がローレベルとなる。 When the time change dIc / dt of the collector current Ic approaches zero, the voltage generated at both ends of the inductance 8 decreases, and the input to the comparator 12 decreases. When the input of the comparator 12 becomes less than the reference voltage Vref, the output of the comparator 12 becomes low level.
コンパレータ１２の出力がローレベルとなると、切替スイッチ１４が切り替わり、第１抵抗器６を介して、パルス発生装置５の出力端子とＩＧＢＴ３のゲートとが接続する。したがって、ＩＧＢＴ３のゲート抵抗が小さくなり、ＩＧＢＴ３のスイッチング速度が速くなる。 When the output of the comparator 12 becomes low level, the changeover switch 14 is switched, and the output terminal of the pulse generator 5 and the gate of the IGBT 3 are connected via the first resistor 6. Therefore, the gate resistance of the IGBT 3 is reduced, and the switching speed of the IGBT 3 is increased.
図２には比較例のゲート駆動回路の動作の一例も記載している。比較例のゲート駆動回路は、ゲート抵抗を切替えないでＩＧＢＴ３をオフする回路である。
本実施形態のゲート駆動回路では、時刻ｔ１まではＩＧＢＴ３のゲート抵抗が小さいため、比較例よりもＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅの立ち上がりが急峻になる。本実施形態のゲート駆動回路では、時刻ｔ１で、ＩＧＢＴ３のゲート抵抗を大きいものに切り替えることにより、スイッチング速度を遅くしてサージ電圧が生じることを抑制している。
FIG. 2 also shows an example of the operation of the gate drive circuit of the comparative example. The gate drive circuit of the comparative example is a circuit that turns off the IGBT 3 without switching the gate resistance.
In the gate drive circuit of the present embodiment, the gate resistance of the IGBT 3 is small until the time t1, so that the rise of the collector-emitter voltage Vce of the IGBT 3 is steeper than that of the comparative example. In the gate drive circuit of this embodiment, by switching the gate resistance of the IGBT 3 to a larger one at time t1, it is possible to suppress the occurrence of surge voltage by slowing the switching speed.
更に、本実施形態のゲート駆動回路では、時刻ｔ２でＩＧＢＴ３のゲート抵抗を小さくしてＩＧＢＴ３のスイッチング速度を速くしている。これにより、ＩＧＢＴ３のターンオフ損失（Ｉｃ＊Ｖｃｅ）を、比較例のゲート駆動回路よりも低減することができる。 Furthermore, in the gate drive circuit of the present embodiment, the gate resistance of the IGBT 3 is reduced at time t2 to increase the switching speed of the IGBT 3. Thereby, the turn-off loss (Ic * Vce) of the IGBT 3 can be reduced as compared with the gate drive circuit of the comparative example.
上記のように、本実施形態のゲート駆動回路では、ＩＧＢＴ３のコレクタ電流Ｉｃの変化率（ｄＩｃ／ｄｔ）を検出し、ＩＧＢＴ３のゲート抵抗を切り替えることによってサージ電圧を抑制するとともに、ターンオフ損失を低減することができる。すなわち、本実施形態によれば、スイッチング素子の保護を図るとともに、スイッチング素子のターンオフ損失を抑制するゲート駆動回路を提供することができる。 As described above, in the gate drive circuit according to the present embodiment, the change rate (dIc / dt) of the collector current Ic of the IGBT 3 is detected, and the gate voltage of the IGBT 3 is switched to suppress the surge voltage and reduce the turn-off loss. can do. That is, according to the present embodiment, it is possible to provide a gate drive circuit that protects the switching element and suppresses the turn-off loss of the switching element.
次に、第２実施形態のゲート駆動回路について、図面を参照して詳細に説明する。なお、以下の説明において、上述の第１実施形態のゲート駆動回路と同様の構成については、同一の符号を付して説明を省略する。 Next, the gate drive circuit of 2nd Embodiment is demonstrated in detail with reference to drawings. In the following description, the same components as those of the above-described gate drive circuit of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
図３は、第２実施形態のゲート駆動回路の一構成例を概略的に示す図である。
本実施形態のゲート駆動回路１Ｂは、第５抵抗器２１と、第２ダイオード２２と、を更に備えている。上記の構成以外は、上述の第１実施形態のゲート駆動回路１Ａと同様の構成である。
FIG. 3 is a diagram schematically illustrating a configuration example of the gate drive circuit according to the second embodiment.
The gate drive circuit 1 </ b> B of this embodiment further includes a fifth resistor 21 and a second diode 22. Except for the above configuration, the configuration is the same as the gate drive circuit 1A of the first embodiment described above.
第２ダイオード２２は、アノード端子がインダクタンス８の他端とダイオード９のアノード端子との間に接続し、カソード端子が第５抵抗器２１を介してＩＧＢＴ５のゲートと接続している。第２ダイオード２２は、ＩＧＢＴ３側からコンパレータ１２へ向かう方向に流れる電流を遮断し、コンパレータ１２を保護している。 The second diode 22 has an anode terminal connected between the other end of the inductance 8 and the anode terminal of the diode 9, and a cathode terminal connected to the gate of the IGBT 5 via the fifth resistor 21. The second diode 22 blocks the current flowing in the direction from the IGBT 3 toward the comparator 12 and protects the comparator 12.
図４は、第２実施形態のゲート駆動回路がターンオフするときの動作の一例を説明するための図である。なお、図４において、第５抵抗器２１を介してＩＧＢＴ３のゲートに印加される電圧をＶＲｄとし、電圧ＶＲｄはＩＧＢＴ３のゲートへ電流を流す方向を正とする。また、電流ＩｇはＩＧＢＴ３のゲートに流れる電流であり、第１抵抗器６を介して流れる電流と、第２抵抗器７を介して流れる電流と、第５抵抗器２１を介して流れる電流との和である。 FIG. 4 is a diagram for explaining an example of an operation when the gate drive circuit of the second embodiment is turned off. In FIG. 4, the voltage applied to the gate of the IGBT 3 via the fifth resistor 21 is VRd, and the voltage VRd is positive in the direction in which current flows to the gate of the IGBT 3. In addition, the current Ig is a current that flows through the gate of the IGBT 3, and includes a current that flows through the first resistor 6, a current that flows through the second resistor 7, and a current that flows through the fifth resistor 21. It is sum.
本実施形態のゲート駆動回路１Ｂでは、ＩＧＢＴ３がオンからオフとなる動作が開始すると、第１抵抗器６を介してＩＧＢＴ３のゲートに流れる電流Ｉｇが小さくなり、ＩＧＢＴ３のゲート-エミッタ間電圧Ｖｇｅが低下し始める。ゲート-エミッタ間電圧Ｖｇｅが所定の閾値未満となると、ＩＧＢＴ３のコレクタ-エミッタ間電圧Ｖｃｅが上昇し始め、コレクタ-エミッタ間電圧Ｖｃｅが大きくなるに従って、コレクタ電流Ｉｃが徐々に小さくなる。 In the gate drive circuit 1B of the present embodiment, when the operation of turning off the IGBT 3 is started, the current Ig flowing to the gate of the IGBT 3 via the first resistor 6 is reduced, and the gate-emitter voltage Vge of the IGBT 3 is reduced. It begins to decline. When the gate-emitter voltage Vge falls below a predetermined threshold, the collector-emitter voltage Vce of the IGBT 3 starts to rise, and the collector current Ic gradually decreases as the collector-emitter voltage Vce increases.
コレクタ電流Ｉｃの時間変化率ｄＩｃ／ｄｔが生じると、インダクタンス８の両端に時間変化率ｄＩｃ／ｄｔに比例する大きさの電圧が生じる。インダクタンス８の両端に生じた電圧は、第３抵抗器１０および第４抵抗器１１により分圧されてコンパレータ１２に入力されるとともに、第２ダイオード２２および第５抵抗器２１を介してＩＧＢＴ３のゲートに電圧ＶＲｄとして印加される。コンパレータ１２の入力が参照電圧Ｖｒｅｆ以上となると、コンパレータ１２の出力がハイレベルとなる。コンパレータ１２の入力が参照電圧Ｖｒｅｆ以上となったときを時刻ｔ１とする。 When the time change rate dIc / dt of the collector current Ic occurs, a voltage having a magnitude proportional to the time change rate dIc / dt is generated at both ends of the inductance 8. The voltage generated at both ends of the inductance 8 is divided by the third resistor 10 and the fourth resistor 11 and input to the comparator 12, and the gate of the IGBT 3 through the second diode 22 and the fifth resistor 21. Is applied as a voltage VRd. When the input of the comparator 12 becomes equal to or higher than the reference voltage Vref, the output of the comparator 12 becomes high level. The time when the input of the comparator 12 becomes equal to or higher than the reference voltage Vref is time t1.
第５抵抗器２１を介してＩＧＢＴ３のゲートに電圧が印加されると、ＩＧＢＴ３のゲート‐エミッタ間電圧Ｖｇｅが上昇する。すなわち、ＩＧＢＴ３をオンする方向に電圧が印加されることとなり、ＩＧＢＴ３のターンオフのスイッチング速度を低下して、サージ電圧が抑制される。 When a voltage is applied to the gate of the IGBT 3 via the fifth resistor 21, the gate-emitter voltage Vge of the IGBT 3 increases. That is, a voltage is applied in the direction of turning on the IGBT 3, and the switching speed of turn-off of the IGBT 3 is reduced, so that the surge voltage is suppressed.
また、上述の第１実施形態と同様に、コンパレータ１２の出力がハイレベルとなると、切替スイッチ１４が切り替わり、第２抵抗器７を介して、パルス発生装置５の出力端子とＩＧＢＴ３のゲートとが接続する。したがって、ＩＧＢＴ３のゲート抵抗が大きくなり、ＩＧＢＴ３のスイッチング速度が遅くなり、コレクタ‐エミッタ間電圧Ｖｃｅのサージ電圧を抑制することができる。 Similarly to the above-described first embodiment, when the output of the comparator 12 becomes high level, the changeover switch 14 is switched, and the output terminal of the pulse generator 5 and the gate of the IGBT 3 are connected via the second resistor 7. Connecting. Therefore, the gate resistance of the IGBT 3 is increased, the switching speed of the IGBT 3 is decreased, and the surge voltage of the collector-emitter voltage Vce can be suppressed.
第２抵抗器７を介してＩＧＢＴ２のゲートに流れる電流Ｉｇが上昇し始めると、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが小さくなり、コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔが小さくなる。 When the current Ig flowing to the gate of the IGBT 2 via the second resistor 7 starts to rise, the collector-emitter voltage Vce of the IGBT 3 decreases, and the time change dIc / dt of the collector current Ic decreases.
コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔがゼロに近付くと、インダクタンス８の両端に生じた電圧が小さくなり、コンパレータ１２に入力が小さくなる。コンパレータ１２の入力が参照電圧Ｖｒｅｆ未満となると、コンパレータ１２の出力がローレベルとなる。 When the time change dIc / dt of the collector current Ic approaches zero, the voltage generated at both ends of the inductance 8 decreases, and the input to the comparator 12 decreases. When the input of the comparator 12 becomes less than the reference voltage Vref, the output of the comparator 12 becomes low level.
コンパレータ１２の出力がローレベルとなると、切替スイッチ１４が切り替わり、第１抵抗器６を介して、パルス発生装置５の出力端子とＩＧＢＴ３のゲートとが接続する。したがって、ＩＧＢＴ３のゲート抵抗が小さくなり、ＩＧＢＴ３のスイッチング速度が速くなる。 When the output of the comparator 12 becomes low level, the changeover switch 14 is switched, and the output terminal of the pulse generator 5 and the gate of the IGBT 3 are connected via the first resistor 6. Therefore, the gate resistance of the IGBT 3 is reduced, and the switching speed of the IGBT 3 is increased.
また、コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔがゼロに近付くと、第５抵抗器２１を介してＩＧＢＴ３のゲートに印加される電圧ＶＲｄも小さくなる。したがって、ＩＧＢＴ３をオンする方向に印加される電圧が小さくなり、ＩＧＢＴ３をターンオフするスイッチング速度が速くなる。 When the time change dIc / dt of the collector current Ic approaches zero, the voltage VRd applied to the gate of the IGBT 3 via the fifth resistor 21 also decreases. Therefore, the voltage applied in the direction of turning on the IGBT 3 is reduced, and the switching speed for turning off the IGBT 3 is increased.
上記のように、本実施形態のゲート駆動回路によれば、第１実施形態と同様の効果を得ることができ、更に、ＩＧＢＴ３のコレクタ電流Ｉｃの変化率（ｄＩｃ／ｄｔ）に比例する電圧をＩＧＢＴ３のゲートに印加することによりＩＧＢＴ３がターンオフする際のスイッチング速度を遅くしてサージ電圧を抑制し、かつ、ターンオフ損失を低減することができる。すなわち、本実施形態によれば、スイッチング素子の保護を図るとともに、スイッチング素子のターンオフ損失を抑制するゲート駆動回路を提供することができる。 As described above, according to the gate drive circuit of this embodiment, the same effect as that of the first embodiment can be obtained, and furthermore, a voltage proportional to the rate of change (dIc / dt) of the collector current Ic of the IGBT 3 can be obtained. By applying to the gate of IGBT3, the switching speed at the time of IGBT3 turning off can be made slow, a surge voltage can be suppressed, and turn-off loss can be reduced. That is, according to the present embodiment, it is possible to provide a gate drive circuit that protects the switching element and suppresses the turn-off loss of the switching element.
次に、第３実施形態のゲート駆動回路について図面を参照して詳細に説明する。
図５は、第３実施形態のゲート駆動回路の一構成例を概略的に示す図である。
本実施形態のゲート駆動回路１Ｃは、定電圧ダイオード３１と、第６抵抗器３２と、を更に備えている。上記の構成以外は、上述の第１実施形態のゲート駆動回路１Ａと同様の構成である。
Next, the gate drive circuit of 3rd Embodiment is demonstrated in detail with reference to drawings.
FIG. 5 is a diagram schematically illustrating a configuration example of the gate drive circuit according to the third embodiment.
The gate drive circuit 1 </ b> C of this embodiment further includes a constant voltage diode 31 and a sixth resistor 32. Except for the above configuration, the configuration is the same as the gate drive circuit 1A of the first embodiment described above.
定電圧ダイオード３１は、ＩＧＢＴ３のゲートとコレクタとの間に接続している。定電圧ダイオード３１は、ＩＧＢＴ３のゲートからコレクタに向かう方向を順方向とする方向に接続し、定電圧ダイオード３１のアノードは、第６抵抗器３２を介してＩＧＢＴ３のゲートと接続している。 The constant voltage diode 31 is connected between the gate and the collector of the IGBT 3. The constant voltage diode 31 is connected in a direction in which the direction from the gate of the IGBT 3 toward the collector is the forward direction, and the anode of the constant voltage diode 31 is connected to the gate of the IGBT 3 via the sixth resistor 32.
定電圧ダイオード３１は、カソードにブレークダウン電圧を超える電圧が印加されるときにアバランシェを開始し電流を流す。つまり、ＩＧＢＴ３のコレクタ−エミッタ間電圧がブレークダウン電圧を超えると、ＩＧＢＴ３のコレクタからゲートに向かう方向（カソードからアノードに向かう方向）にアバランシェ電流を流す。なお、第６抵抗器３２は、定電圧ダイオード３１を介してＩＧＢＴ３のゲートへ流れる電流を抑制するために設けられている。 The constant voltage diode 31 starts an avalanche and causes a current to flow when a voltage exceeding the breakdown voltage is applied to the cathode. That is, when the collector-emitter voltage of the IGBT 3 exceeds the breakdown voltage, an avalanche current flows in a direction from the collector of the IGBT 3 to the gate (a direction from the cathode to the anode). The sixth resistor 32 is provided to suppress a current flowing to the gate of the IGBT 3 through the constant voltage diode 31.
図６は、第３実施形態のゲート駆動回路がターンオフするときの動作の一例を説明するための図である。
なお、図６において、定電圧ダイオード３１および第６抵抗器３２を介してＩＧＢＴ３のゲートに印加される電圧をＶＲｚｄとし、電圧ＶＲｚｄは、ＩＧＢＴ３のゲートへ電流を流す方向を正とする。また、電流ＩｇはＩＧＢＴ３のゲートに流れる電流であり、第１抵抗器６を介して流れる電流と、第２抵抗器７を介して流れる電流と、定電圧ダイオード３１および第６抵抗器３２を介して流れるアバランシェ電流との和である。
FIG. 6 is a diagram for explaining an example of an operation when the gate drive circuit of the third embodiment is turned off.
In FIG. 6, the voltage applied to the gate of the IGBT 3 via the constant voltage diode 31 and the sixth resistor 32 is VRzd, and the voltage VRzd is positive in the direction in which a current flows to the gate of the IGBT 3. The current Ig is a current that flows through the gate of the IGBT 3, a current that flows through the first resistor 6, a current that flows through the second resistor 7, and the constant voltage diode 31 and the sixth resistor 32. And the avalanche current flowing through.
本実施形態のゲート駆動回路１Ｃでは、ＩＧＢＴ３がオンからオフとなる動作が開始すると、第１抵抗器６を介してＩＧＢＴ３のゲートに流れる電流Ｉｇが小さくなり、ＩＧＢＴ３のゲート-エミッタ間電圧Ｖｇｅが低下し始める。ゲート-エミッタ間電圧Ｖｇｅが所定の閾値未満となると、ＩＧＢＴ３のコレクタ-エミッタ間電圧Ｖｃｅが上昇し始め、コレクタ-エミッタ間電圧Ｖｃｅが大きくなるに従って、コレクタ電流Ｉｃが徐々に小さくなる。 In the gate drive circuit 1C of this embodiment, when the operation of turning off the IGBT 3 is started, the current Ig flowing to the gate of the IGBT 3 via the first resistor 6 is reduced, and the gate-emitter voltage Vge of the IGBT 3 is reduced. It begins to decline. When the gate-emitter voltage Vge falls below a predetermined threshold, the collector-emitter voltage Vce of the IGBT 3 starts to rise, and the collector current Ic gradually decreases as the collector-emitter voltage Vce increases.
コレクタ電流Ｉｃの時間変化率ｄＩｃ／ｄｔが生じると、インダクタンス８の両端に時間変化率ｄＩｃ／ｄｔに比例する大きさの電圧が生じる。インダクタンス８の両端に生じた電圧は、第３抵抗器１０および第４抵抗器１１により分圧されてコンパレータ１２に入力される。コンパレータ１２の入力が参照電圧Ｖｒｅｆ以上となると、コンパレータ１２の出力がハイレベルとなる。コンパレータ１２の入力が参照電圧Ｖｒｅｆ以上となったときを時刻ｔ１とする。 When the time change rate dIc / dt of the collector current Ic occurs, a voltage having a magnitude proportional to the time change rate dIc / dt is generated at both ends of the inductance 8. The voltage generated at both ends of the inductance 8 is divided by the third resistor 10 and the fourth resistor 11 and input to the comparator 12. When the input of the comparator 12 becomes equal to or higher than the reference voltage Vref, the output of the comparator 12 becomes high level. The time when the input of the comparator 12 becomes equal to or higher than the reference voltage Vref is time t1.
上述の第１実施形態と同様に、コンパレータ１２の出力がハイレベルとなると、切替スイッチ１４が切り替わり、第２抵抗器７を介して、パルス発生装置５の出力端子とＩＧＢＴ３のゲートとが接続する。したがって、ＩＧＢＴ３のゲート抵抗が大きくなり、ＩＧＢＴ３のスイッチング速度が遅くなり、コレクタ‐エミッタ間電圧Ｖｃｅのサージ電圧を抑制することができる。 As in the first embodiment described above, when the output of the comparator 12 becomes high level, the changeover switch 14 is switched, and the output terminal of the pulse generator 5 and the gate of the IGBT 3 are connected via the second resistor 7. . Therefore, the gate resistance of the IGBT 3 is increased, the switching speed of the IGBT 3 is decreased, and the surge voltage of the collector-emitter voltage Vce can be suppressed.
また、時刻ｔ２にＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが定電圧ダイオード３１のブレークダウン電圧に達すると、定電圧ダイオード３１がアバランシェし、アバランシェ電流がＩＧＢＴ３のゲートへ流れる。第１抵抗器６を介してＩＧＢＴ３のゲートへ流れる電流と、第２抵抗器７を介してＩＧＢＴ３のゲートへ流れる電流とは、ＩＧＢＴ３のゲートから電荷が排出される方向である。一方、定電圧ダイオード３１を介してＩＧＢＴ３へ流れる電流は、ＩＧＢＴ３へ電荷を注入する方向である。したがって、定電圧ダイオード３１を介してＩＧＢＴ３のゲートへ電流が注入されることにより、下降していたゲート‐エミッタ間電圧Ｖｇｅが上昇する。つまり、ゲート‐エミッタ間電圧Ｖｇｅがターンオンする方向に上昇することによって、ＩＧＢＴ３がターンオフするスイッチング速度が低下し、サージ電圧が抑えられる。 When the collector-emitter voltage Vce of the IGBT 3 reaches the breakdown voltage of the constant voltage diode 31 at time t2, the constant voltage diode 31 avalanchees and an avalanche current flows to the gate of the IGBT 3. The current that flows to the gate of the IGBT 3 via the first resistor 6 and the current that flows to the gate of the IGBT 3 via the second resistor 7 are directions in which charges are discharged from the gate of the IGBT 3. On the other hand, the current flowing through the constant voltage diode 31 to the IGBT 3 is a direction in which charges are injected into the IGBT 3. Therefore, when the current is injected into the gate of the IGBT 3 through the constant voltage diode 31, the lowered gate-emitter voltage Vge rises. That is, when the gate-emitter voltage Vge increases in the direction of turning on, the switching speed at which the IGBT 3 is turned off decreases, and the surge voltage is suppressed.
時刻ｔ３にサージ電圧のピークを過ぎ、コレクタ‐エミッタ電圧Ｖｃｅが定電圧ダイオード３１のブレークダウン電圧よりも下回ったとき、アバランシェ電流はゼロとなる。 When the surge voltage peak is passed at time t3 and the collector-emitter voltage Vce falls below the breakdown voltage of the constant voltage diode 31, the avalanche current becomes zero.
第２抵抗器７を介してＩＧＢＴ２のゲートに流れる電流Ｉｇが上昇し始めると、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅが小さくなり、コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔが小さくなる。コレクタ電流Ｉｃの時間変化ｄＩｃ／ｄｔがゼロに近付くと、インダクタンス８の両端に生じた電圧が小さくなり、コンパレータ１２に入力が小さくなる。コンパレータ１２の入力が参照電圧Ｖｒｅｆ未満となると、コンパレータ１２の出力がローレベルとなる（時刻ｔ４）。 When the current Ig flowing to the gate of the IGBT 2 via the second resistor 7 starts to rise, the collector-emitter voltage Vce of the IGBT 3 decreases, and the time change dIc / dt of the collector current Ic decreases. When the time change dIc / dt of the collector current Ic approaches zero, the voltage generated at both ends of the inductance 8 decreases, and the input to the comparator 12 decreases. When the input of the comparator 12 becomes less than the reference voltage Vref, the output of the comparator 12 becomes low level (time t4).
コンパレータ１２の出力がローレベルとなると、切替スイッチ１４が切り替わり、第１抵抗器６を介して、パルス発生装置５の出力端子とＩＧＢＴ３のゲートとが接続する。したがって、ＩＧＢＴ３のゲート抵抗が小さくなり、ＩＧＢＴ３のスイッチング速度が速くなる。 When the output of the comparator 12 becomes low level, the changeover switch 14 is switched, and the output terminal of the pulse generator 5 and the gate of the IGBT 3 are connected via the first resistor 6. Therefore, the gate resistance of the IGBT 3 is reduced, and the switching speed of the IGBT 3 is increased.
上記のように、本実施形態のゲート駆動回路１Ｃによれば、第１実施形態と同様の効果を得ることができ、更に、ＩＧＢＴ３のコレクタ‐エミッタ間電圧Ｖｃｅの過電圧判別を行い、ＩＧＢＴ３のゲートに電流を注入することによってサージ電圧を抑制し、かつ、ターンオフ損失を低減することができる。すなわち、本実施形態によれば、スイッチング素子の保護を図るとともに、スイッチング素子のターンオフ損失を抑制するゲート駆動回路を提供することができる。 As described above, according to the gate drive circuit 1C of the present embodiment, the same effect as that of the first embodiment can be obtained, and further, the overvoltage determination of the collector-emitter voltage Vce of the IGBT 3 is performed, and the gate of the IGBT 3 The surge voltage can be suppressed and the turn-off loss can be reduced by injecting a current into the capacitor. That is, according to the present embodiment, it is possible to provide a gate drive circuit that protects the switching element and suppresses the turn-off loss of the switching element.
定電圧ダイオード３１では、ＩＧＢＴ３のコレクタ−エミッタ間電圧Ｖｃｅが所定の閾値を超えたか否かにより過電圧の判別を行っている。例えば、ＩＧＢＴ３が接続する主回路の直流電圧が低いときはサージ電圧も低いため、定電圧ダイオード３１からＩＧＢＴ３のゲートへ電流を注入せず、時間変化率ｄＩｃ／ｄｔに応じてゲート抵抗を切り替えることのみによって過剰なサージ電圧保護によるターンオフ損失の増加を防ぐことができる。ＩＧＢＴ３が接続する主回路の直流電圧が高いときはサージ電圧も高いため、定電圧ダイオード３１からＩＧＢＴ３のゲートへ電流を注入し、かつ、時間変化率ｄＩｃ／ｄｔに応じてゲート抵抗を切り替えることによって、サージ電圧の抑制とターンオフ損失の低減を両立することができる。 In the constant voltage diode 31, the overvoltage is determined based on whether or not the collector-emitter voltage Vce of the IGBT 3 exceeds a predetermined threshold value. For example, when the DC voltage of the main circuit to which the IGBT 3 is connected is low, the surge voltage is also low, so that no current is injected from the constant voltage diode 31 to the gate of the IGBT 3 and the gate resistance is switched according to the time change rate dIc / dt. Therefore, an increase in turn-off loss due to excessive surge voltage protection can be prevented. When the DC voltage of the main circuit to which the IGBT 3 is connected is high, the surge voltage is also high. Therefore, by injecting current from the constant voltage diode 31 to the gate of the IGBT 3 and switching the gate resistance according to the time change rate dIc / dt Therefore, both suppression of surge voltage and reduction of turn-off loss can be achieved.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１Ａ〜１Ｃ…ゲート駆動回路、２…還流ダイオード、３…ＩＧＢＴ（スイッチング素子）、４…ゲート電源、５…パルス発生装置、６…第１抵抗器、７…第２抵抗器、８…インダクタンス、９…ダイオード、１０…第３抵抗器、１１…第４抵抗器、１２…コンパレータ、１３…参照電圧入力電源、１４…切替スイッチ、２１…第５抵抗器、２２…第２ダイオード、３１…定電圧ダイオード、３２…第６抵抗器。 DESCRIPTION OF SYMBOLS 1A-1C ... Gate drive circuit, 2 ... Freewheeling diode, 3 ... IGBT (switching element), 4 ... Gate power supply, 5 ... Pulse generator, 6 ... 1st resistor, 7 ... 2nd resistor, 8 ... Inductance, DESCRIPTION OF SYMBOLS 9 ... Diode, 10 ... 3rd resistor, 11 ... 4th resistor, 12 ... Comparator, 13 ... Reference voltage input power supply, 14 ... Changeover switch, 21 ... 5th resistor, 22 ... 2nd diode, 31 ... Constant Voltage diode, 32... Sixth resistor.
Claims (3)
前記スイッチング素子のゲート電圧を制御するパルスを出力するパルス発生装置と、
前記パルス発生装置の出力端子と前記ゲート出力端子との間に接続した第１抵抗器と、
前記パルス発生装置の出力端子と前記ゲート出力端子との間において、前記第１抵抗器と並列に接続した第２抵抗器と、
前記第１抵抗器と前記第２抵抗器との一方を前記パルス発生装置の出力端子と接続する切替スイッチと、
入力端子に供給された信号と参照電圧とを比較して前記切替スイッチを切替える信号を出力するコンパレータと、
一端が前記スイッチング素子のエミッタと接続し、他端がダイオードと分圧抵抗器とを介して前記コンパレータの入力端子と接続したインダクタンスと、を備えたことを特徴とするゲート駆動回路。 A gate output terminal connected to the gate of the switching element;
A pulse generator for outputting a pulse for controlling a gate voltage of the switching element;
A first resistor connected between an output terminal of the pulse generator and the gate output terminal;
A second resistor connected in parallel with the first resistor between the output terminal of the pulse generator and the gate output terminal;
A changeover switch for connecting one of the first resistor and the second resistor to an output terminal of the pulse generator;
A comparator that compares the signal supplied to the input terminal with a reference voltage and outputs a signal for switching the changeover switch;
A gate driving circuit comprising: an inductance having one end connected to the emitter of the switching element and the other end connected to an input terminal of the comparator via a diode and a voltage dividing resistor.
前記ダイオードのカソードと前記ゲート出力端子との間において、前記ダイオードと直列に接続した第５抵抗器と、を更に備えたことを特徴とする請求項１記載のゲート駆動回路。 A second diode connected between the other end of the inductance and the gate output terminal;
The gate drive circuit according to claim 1, further comprising a fifth resistor connected in series with the diode between the cathode of the diode and the gate output terminal.
前記定電圧ダイオードのアノードと前記ゲート出力端子との間において、前記定電圧ダイオードと直列に接続した第６抵抗器と、を更に備えたことを特徴とする請求項１記載のゲート駆動回路。 A constant voltage diode that is connected between the gate output terminal and the collector of the switching element, and causes a current to flow in the direction from the cathode to the anode when the collector-emitter voltage of the switching element exceeds a predetermined threshold; ,
The gate drive circuit according to claim 1, further comprising: a sixth resistor connected in series with the constant voltage diode between the anode of the constant voltage diode and the gate output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016115417A JP6725328B2 (en) | 2016-06-09 | 2016-06-09 | Gate drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016115417A JP6725328B2 (en) | 2016-06-09 | 2016-06-09 | Gate drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017220861A true JP2017220861A (en) | 2017-12-14 |
| JP6725328B2 JP6725328B2 (en) | 2020-07-15 |
Family
ID=60656547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016115417A Active JP6725328B2 (en) | 2016-06-09 | 2016-06-09 | Gate drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6725328B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020039219A (en) * | 2018-09-04 | 2020-03-12 | 株式会社東芝 | Switching device, electric power conversion device, control apparatus, and program |
| CN112019201A (en) * | 2020-08-27 | 2020-12-01 | 电子科技大学 | Gate current regulator of IGBT device |
| CN112640277A (en) * | 2019-01-10 | 2021-04-09 | 富士电机株式会社 | Gate driving device and switching device |
| JP2021125921A (en) * | 2020-02-03 | 2021-08-30 | 富士電機株式会社 | Gate drive device and switching device |
| CN115694453A (en) * | 2022-10-24 | 2023-02-03 | 深圳青铜剑技术有限公司 | Control circuit, method, chip and device for IGBT (insulated Gate Bipolar transistor) step turn-off |
| DE102022124873A1 (en) | 2021-11-02 | 2023-05-04 | Fuji Electric Co., Ltd. | DRIVE DEVICE, DRIVE METHOD, AND POWER CONVERTER |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04115715A (en) * | 1990-09-05 | 1992-04-16 | Fuji Electric Co Ltd | Control circuit for switching transistor |
| JPH1023743A (en) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | Driver circuit for semiconductor device |
| JPH10150764A (en) * | 1996-09-20 | 1998-06-02 | Fuji Electric Co Ltd | Gate drive circuit in power converter |
| JPH1155936A (en) * | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | Driver circuit for insulated gate transistor |
| JP2008086096A (en) * | 2006-09-27 | 2008-04-10 | Hitachi Ltd | Semiconductor power converter |
| JP2013115852A (en) * | 2011-11-25 | 2013-06-10 | Sanken Electric Co Ltd | Overvoltage protection circuit |
| JP2015029378A (en) * | 2013-07-30 | 2015-02-12 | 株式会社デンソー | Semiconductor element module and gate drive circuit |
-
2016
- 2016-06-09 JP JP2016115417A patent/JP6725328B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04115715A (en) * | 1990-09-05 | 1992-04-16 | Fuji Electric Co Ltd | Control circuit for switching transistor |
| JPH1023743A (en) * | 1996-07-05 | 1998-01-23 | Mitsubishi Electric Corp | Driver circuit for semiconductor device |
| JPH10150764A (en) * | 1996-09-20 | 1998-06-02 | Fuji Electric Co Ltd | Gate drive circuit in power converter |
| JPH1155936A (en) * | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | Driver circuit for insulated gate transistor |
| JP2008086096A (en) * | 2006-09-27 | 2008-04-10 | Hitachi Ltd | Semiconductor power converter |
| JP2013115852A (en) * | 2011-11-25 | 2013-06-10 | Sanken Electric Co Ltd | Overvoltage protection circuit |
| JP2015029378A (en) * | 2013-07-30 | 2015-02-12 | 株式会社デンソー | Semiconductor element module and gate drive circuit |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020039219A (en) * | 2018-09-04 | 2020-03-12 | 株式会社東芝 | Switching device, electric power conversion device, control apparatus, and program |
| CN112640277A (en) * | 2019-01-10 | 2021-04-09 | 富士电机株式会社 | Gate driving device and switching device |
| JP2021125921A (en) * | 2020-02-03 | 2021-08-30 | 富士電機株式会社 | Gate drive device and switching device |
| JP7443795B2 (en) | 2020-02-03 | 2024-03-06 | 富士電機株式会社 | Gate drives and switching devices |
| CN112019201A (en) * | 2020-08-27 | 2020-12-01 | 电子科技大学 | Gate current regulator of IGBT device |
| CN112019201B (en) * | 2020-08-27 | 2023-04-25 | 电子科技大学 | A Gate Current Regulator for IGBT Devices |
| DE102022124873A1 (en) | 2021-11-02 | 2023-05-04 | Fuji Electric Co., Ltd. | DRIVE DEVICE, DRIVE METHOD, AND POWER CONVERTER |
| CN115694453A (en) * | 2022-10-24 | 2023-02-03 | 深圳青铜剑技术有限公司 | Control circuit, method, chip and device for IGBT (insulated Gate Bipolar transistor) step turn-off |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6725328B2 (en) | 2020-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6362996B2 (en) | Semiconductor drive device and power conversion device using the same | |
| CN101154880B (en) | Semiconductor device alleviating or preventing surge voltage | |
| US7368972B2 (en) | Power transistor control device | |
| JP6725328B2 (en) | Gate drive circuit | |
| US9509299B2 (en) | Apparatus and method for control of semiconductor switching devices | |
| CN101478143B (en) | Active protective circuit for protecting series operation of semi-conductor device | |
| JP2009071956A (en) | Gate drive circuit | |
| CN101335483A (en) | power conversion device | |
| JP6613899B2 (en) | Semiconductor device driving apparatus | |
| HK1232343A1 (en) | Gate driver controlling a collector to emitter voltage variation of an electronic switch and circuits including the gate driver | |
| JP6847641B2 (en) | Gate drive circuit | |
| JP6122542B1 (en) | Active clamp circuit | |
| JP5542719B2 (en) | Drive protection circuit for power semiconductor device | |
| JP5925434B2 (en) | Gate drive circuit | |
| JP5527353B2 (en) | Gate drive circuit | |
| US20120256493A1 (en) | Switching device and switching module | |
| JP2019221088A (en) | Power semiconductor driving device and power conversion apparatus | |
| US12407342B2 (en) | Drive circuit to drive power semiconductor element, power semiconductor module, and power conversion device | |
| JP2016034175A (en) | Semiconductor driving device and power conversion device using the same | |
| JP2002135097A (en) | Semiconductor device and semiconductor device module | |
| JP4971603B2 (en) | Driving method of voltage-driven semiconductor switching element | |
| JP6004988B2 (en) | Gate control device for power semiconductor device | |
| JPH10209832A (en) | Semiconductor switch circuit | |
| JP2023028099A (en) | Driving device | |
| JP6312946B1 (en) | Power semiconductor element drive circuit and motor drive device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170904 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170905 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200625 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6725328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |