JP2017208398A

JP2017208398A - 高周波半導体装置

Info

Publication number: JP2017208398A
Application number: JP2016098504A
Authority: JP
Inventors: 一考高木; Kazutaka Takagi
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2016-05-17
Filing date: 2016-05-17
Publication date: 2017-11-24

Abstract

【課題】放熱性が良好で表面実装が容易な高周波半導体装置を提供する。【解決手段】高周波半導体装置は、金属板と、枠体と、半導体素子と、蓋部と、第１導電性接合材と、第２導電性接合材と、を有する。枠体は、第１金属層と、第１導電層と、第２導電層と、を有する。蓋部は、第２金属層と、第３導電層と、第４導電層と、第３金属層と、第５導電層と、第６導電層と、を有する。第１導電性接合材は、第１導電層と第３導電層とを接合する。第２導電性接合材は、第２導電層の複数の領域と第４導電層の複数の領域とをそれぞれ接合する。第５導電層は、半導体素子の複数の端子にそれぞれ電気的に接続される複数の領域を有する。第６導電層は、第３導電層、第１導電層、および第１金属層を介して金属板に電気的に接続される。【選択図】図１

Description

本発明の実施形態は、高周波半導体装置に関する。

回路基板上に半導体装置を表面実装すると、機器を小型化するとともに量産性を高めることができる。

この場合、端子が設けられた面から回路基板を経由して放熱する構造とすると、半導体装置とヒートシンク間の熱抵抗が高くなる。このため、高出力化にとって不利となる。

特開２０１２−１８２３０６号公報

放熱性が良好で表面実装が容易な高周波半導体装置を提供する。

実施形態の高周波半導体装置は、金属板と、枠体と、半導体素子と、蓋部と、第１導電性接合材と、第２導電性接合材と、を有する。前記枠体は、前記金属板の上面に接合される第１の面と前記第１の面とは反対の側の第２の面とを有し、第１絶縁体層を含む枠体であって、前記第１絶縁体層に設けられた第１スルーホールを充填する第１金属層と、前記第１金属層に接続され前記第２の面の外周部を構成する第１導電層と、前記第１導電層とは離間し前記第２の面の内周部の一部を構成する第２導電層と、を有する。前記半導体素子は、前記金属板の前記上面のうち前記枠体に囲まれた領域に接合される。前記半導体素子の複数の端子は、前記第２導電層の複数の領域にそれぞれ接続される。前記蓋部は、前記枠体の前記第２の面と接合される下面と、前記下面とは反対の側の上面とを有し、第２絶縁体層を含む蓋部であって、前記第２絶縁体層に設けられた第２スルーホールを充填する第２金属層と、前記第２金属層に接続され前記蓋部の前記下面の外周部を構成する第３導電層と、前記第３導電層とは離間し前記蓋部の前記下面の内周部の一部を構成する第４導電層と、前記第２絶縁体層に設けられた第３スルーホールを充填する第３金属層と、前記蓋部の前記上面に設けられ前記第３金属層に接続された第５導電層と、前記蓋部の前記上面に設けられ前記第２金属層に接続された第６導電層と、を有する。前記第１導電性接合材は、前記第１導電層と前記第３導電層とを接合する。前記第２導電性接合材は、前記第２導電層の前記複数の領域と前記第４導電層の複数の領域とをそれぞれ接合する。前記第５導電層は、前記半導体素子の前記複数の端子にそれぞれ電気的に接続される複数の領域を有する。前記第６導電層は、前記第３導電層、前記第１導電層、および前記第１金属層を介して前記金属板に電気的に接続される。

図１（ａ）は第１の実施形態にかかる高周波半導体装置の封止前の模式斜視図、図１（ｂ）は封止後の表面側の模式斜視図、図１（ｃ）は封止後の裏面側の模式斜視図、である。図２（ａ）は蓋部で封止前の高周波半導体装置の模式平面図、図２（ｂ）はＡ−Ａ線に沿った模式断面図、である。図３（ａ）は第１の実施形態の蓋部の模式下面図、図３（ｂ）は模式上面図、図３（ｃ）はＢ−Ｂ線に沿った模式断面図、である。高周波半導体装置を回路基板に実装した機器の部分模式断面図である。図５（ａ）は比較例にかかる高周波半導体装置の封止前の模式斜視図、図５（ｂ）は封止後の表面側の模式斜視図、図５（ｃ）は封止後の裏面側の模式斜視図、である。比較例にかかる高周波半導体装置を回路基板に実装した機器の部分模式断面図である。

以下、図面を参照しつつ、本発明の実施形形態を説明する。
図１（ａ）は第１の実施形態にかかる高周波半導体装置の封止前の模式斜視図、図１（ｂ）は封止後の表面側の模式斜視図、図１（ｃ）は封止後の裏面側の模式斜視図、である。
高周波半導体装置１０は、金属板２０と、枠体３０と、高周波半導体素子５０と、蓋部６０と、を有する。高周波半導体素子５０は、ＨＥＭＴ（High Electron Mobility Transistor）や、ＨＥＭＴを含むＭＭＩＣ（Microwave Monolithic Integrated Circuit）などとすることができる。

高周波半導体装置１０を表面実装型部品（ＳＭＤ：Surface-Mounted Device）とすることにより、リフロー工程などを用いて回路基板に実装できるので、電子機器の量産性を高めることができる。

図２（ａ）は蓋部で封止前の高周波半導体装置の模式平面図、図２（ｂ）はＡ−Ａ線に沿った模式断面図、である。
枠体３０は、金属板２０の上面に銀ロウ材（たとえば、融点が７００〜８００℃）や金属ナノ粒子（接合温度２００〜２５０℃）などで接合される第１の面３１と、第１の面３１とは反対の側の第２の面３２とを有し、セラミックなどの第１絶縁体層３３を含む。金属板２０は、たとえば、銅（Ｃｕ）、銅タングステン（ＣｕＷ）、銅モリブデン（ＣｕＭｏ）などとすることができる。

また、枠体３０は、第１絶縁体層３３に設けられた第１スルーホール３７を充填する第１金属層３６と、第１金属層３６に接続され第２の面３２の外周部３４を構成する第１導電層３８と、第１導電層３８とは離間し第２の面３２の内周部３５の一部を構成する第２導電層３９（３２ａ〜３９ｆ）と、を有する。第１導電層３８は、第２の面３２の外周部３４に沿って閉じた領域を構成する。

第１導電層３８および第２導電層３９は、金属粒子を含む厚膜などからなるものとする。厚膜の表面には金メッキ層などを設けてもよい。

高周波半導体素子５０は、金属板２０の上面のうち枠体３０に囲まれた領域にＡｕＳｎ（融点が約２８０℃）や金属ナノ粒子（接合温度２００〜２５０℃）などで接合される。

高周波半導体素子５０がＭＭＩＣである場合、チップはバイアス端子（たとえば、Ｔ３〜Ｔ６）を有する。図２に表すように、金属板２０の上面の枠体３０に囲まれた領域にキャパシタ（たとえば、Ｃ１〜Ｃ４）を設けると、バイアス端子（Ｔ３〜Ｔ６）から（デカップリング）キャパシタ（Ｃ１〜Ｃ４）を経由して第２導電層３９の領域３９ａ、３９ｃ、３９ｄ、３９ｆなどにボンディングワイヤ（Ｗ３〜Ｗ６）で接続することにより、高周波半導体素子５０に、バイアスを供給できる。

高周波半導体装置１０とバイアス電源との間の距離が長くなると、電源配線のインダクタンスが大きくなり、バイアス電圧に低周波ゆらぎなどを生じる。たとえば、容量が１０００ｐＦの容量程度のキャパシタを高周波半導体装置内に有すると、低周波ゆらぎなどを低減することができる。キャパシタＣ１〜Ｃ４は、チップ形状を有し、誘電体層を上部電極と下部電極とで挟む構造が実装上好ましい。

図３（ａ）は第１の実施形態の蓋部の模式下面図、図３（ｂ）は模式上面図、図３（ｃ）はＢ−Ｂ線に沿った模式断面図、である。
蓋部６０は、枠体３０の第２の面３２と接合される下面６１と、下面６１とは反対の側の上面６２とを有し、第２絶縁体層６４を含む。

蓋部６０は、第２絶縁体層６４に設けられた第２スルーホール６６を充填する第２金属層６５と、第２金属層６５に接続され蓋部６０の下面６１の外周部６９を構成する第３導電層７０と、第３導電層７０とは離間し蓋部６０の下面６１の内周部の一部を構成する第４導電層７１と、第２絶縁体層６４に設けられた第３スルーホール６７を充填する第３金属層６３と、蓋部６０の上面６２を構成し第３金属層６３に接続された第５導電層７２（７２ａ〜７２ｆ）と、蓋部６０の上面６２を構成し第２金属層６５に接続された第６導電層７３と、を有する。第３導電層７０は、蓋部６０の下面６１の外周部６９に沿って閉じた領域を構成する。

高周波半導体装置１０は、枠体３０の第２の面３２を構成し閉じた領域である第１導電層３８と、蓋部６０の下面６１を構成し閉じた領域である第３導電層７０とを接合する第１導電性接合材（図示せず）を有する。このため、金属板２０、枠体３０、および蓋部６０で封止された内部空間を気密に保つことができ、高周波半導体素子５０の劣化が抑制できる。

また、高周波半導体装置１０は、第２導電層３９の複数の領域（３９ａ〜３９ｆ）と、第４導電層７１の複数の領域（７１ａ〜７１ｆ）とをそれぞれ接合する第２導電性接合材（図示せず）と、をさらに有することができる。このため、高周波半導体素子５０の端子（Ｔ１〜Ｔ６）と、第５導電層７２のそれぞれの領域（７２ａ〜７２ｆ）と、が接続される。第１導電性接合材および第２導電性接合材は、たとえば、ＡｕＳｎ半田材や銀ナノ粒子材などとすることができる。

第５導電層７２は、高周波半導体素子５０の複数の端子にそれぞれ電気的に接続される複数の領域（７２ａ〜７２ｆ）を有する。第６導電層７３は、第３導電層７０、第１導電層３８、第１金属層３６を介して金属板２０に電気的に接続される。

たとえば、第５導電層７２のうち、領域７２ｂを高周波半導体素子５０の入力端子Ｔ１に接続し、領域７２ｅを高周波半導体素子５０の出力端子Ｔ２に接続することができる。また、領域７２ａ、７２ｃ、７２ｄ、７２ｆを、高周波半導体素子５０のバイアス端子（Ｔ３〜Ｔ６）に接続することができる。

高周波半導体素子５０がＭＭＩＣの場合、たとえば、ＨＥＭＴのソース電極はスルーホール内の金属層などを介して接地電極に接続される。ＭＭＩＣの接地電極を金属板２０に接続すれば、第１金属層３６、第１導電層３８、第３導電層７０、第２金属層６５を介して、第６導電層７３にも接続されることになる。

すなわち、第１の実施形態にかかる高周波半導体装置１０では、絶縁体層を含む蓋部６０の表面（上面６２）に第５導電層７２および第６導電層７３が設けられる。このため、上面６２の側を回路基板上に表面実装することができる。

図４は、高周波半導体装置を回路基板に実装した機器の部分模式断面図である。
高周波半導体装置１０は、上面６２の側を端子面として、リフロー工程などにより回路基板８０に取り付けることが容易となる。回路基板８０は、高周波半導体装置１０が表面実装される上面導電層８０ａと、絶縁体層８０ｂと、下面導電層８０ｃと、を含む。この場合、金属板２０の下面にヒートシンク９０を取り付けることができるので、放熱性を高めることができる。

図５（ａ）は比較例にかかる高周波半導体装置の封止前の模式斜視図、図５（ｂ）は封止後の表面側の模式斜視図、図５（ｃ）は封止後の裏面側の模式斜視図、である。
高周波半導体装置１１０は、枠体１３０と、高周波半導体素子１５０と、蓋部１６０と、を有する。高周波半導体素子１５０は、ＨＥＭＴや、ＨＥＭＴを含むＭＭＩＣなどとすることができる。

枠体１３０は、セラミックなどの絶縁体層からなるものとする。ＭＭＩＣなどの高周波半導体素子１５０の端子にボンディングワイヤなどで接続される導電層１３９の１つの領域（たとえば１３９ｅ）は、枠体１３０の裏面に設けられた導電層１７２の１つの領域（たとえば１７２ｅ）に、スルーホールＴＨ内に充填された金属層により接続される。枠体１３０の下面側は、表面実装の端子面とするので、金属板としない。

図６は、比較例にかかる高周波半導体装置を回路基板に実装した機器の部分模式断面図である。
回路基板１８０は、上面導電層１８０ａと、絶縁体層１８０ｂと、下面導電層１８０ｃと、上面導電層１８０ａと下面導電層１８０ｃとの間に設けられた金属層１８０ｄと、を有する。高周波半導体装置１１０は、回路基板１８０の上面導電層１８０ａに接合される。ヒートシンク１９０は、回路基板１８０の下面導電層１８０ｃに取り付けられる。回路基板１８０には、高周波半導体装置１１０の下方となる領域に金属層１８０ｄが埋め込まれる。

金属層１８０ｄのサイズには限界があるのでヒートシンク１９０に直接取り付けた場合よりも放熱性が低下する。また、枠体１３０の下部を金属板にすると表面実装が困難となるため絶縁体層とされる。このため、高周波半導体素子１５０からの放熱性がさらに低下する。

これに対して、第１の実施形態の高周波半導体装置１０では、第２絶縁体層６４を含む蓋部６０に第２スルーホール６６、第３スルーホール６７が設けられ、高周波半導体素子５０の端子に接続された第５導電層７２（７２ａ〜７２ｆ）、および第６導電層７３（金属板２０に接続される）が蓋部６０の上面６２に設けられる。このため、蓋部６０の上面６２の側が表面実装される。

また、蓋部６０の上面６２とは反対の側の下面６１は、金属板２０の下面とすることができるので、高周波半導体素子５０から放出される熱は、回路基板を介さず、金属板２０からヒートシンク９０を通って外部に排出される。このため、放熱性が一層改善される。

本実施形態によれば、放熱性が良好で表面実装が容易な高周波半導体装置が提供される。この高周波半導体装置は、たとえば、マイクロ波やミリ波において、レーダ装置や通信機器などに広く用いることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０高周波半導体装置、２０金属板、３０枠体、３１（枠体の）第１の面、３２（枠体の）第２の面、３３第１絶縁体層、３４外周部、３５内周部、３６第１金属層、３７第１スルーホール、３８第１導電層、３９、３９ａ〜３９ｆ第２導電層、５０高周波半導体素子、６１（蓋部の）下面、６２（蓋部の）上面、６３第３金属層、６４第２絶縁体層、６５第２金属層、６６第２スルーホール、６７第３スルーホール、７０第３導電層、７１、７１ａ〜７１ｆ第４導電層、７２７２ａ〜７２ｆ第５導電層、７３第６導電層、Ｔ１（高周波半導体素子の）入力端子、Ｔ２（高周波半導体素子の）出力端子、Ｔ３〜Ｔ６バイアス端子、Ｃ１〜Ｃ４キャパシタ、Ｗ１〜Ｗ６ボンディングワイヤ

Claims

金属板と、
前記金属板の上面に接合される第１の面と前記第１の面とは反対の側の第２の面とを有し、第１絶縁体層を含む枠体であって、前記第１絶縁体層に設けられた第１スルーホールを充填する第１金属層と、前記第１金属層に接続され前記第２の面の外周部を構成する第１導電層と、前記第１導電層とは離間し前記第２の面の内周部の一部を構成する第２導電層と、を有する、枠体と、
前記金属板の前記上面のうち前記枠体に囲まれた領域に接合された半導体素子であって、複数の端子が前記第２導電層の複数の領域にそれぞれ接続された、半導体素子と、
前記枠体の前記第２の面と接合される下面と、前記下面とは反対の側の上面とを有し、第２絶縁体層を含む蓋部であって、前記第２絶縁体層に設けられた第２スルーホールを充填する第２金属層と、前記第２金属層に接続され前記蓋部の前記下面の外周部を構成する第３導電層と、前記第３導電層とは離間し前記蓋部の前記下面の内周部の一部を構成する第４導電層と、前記第２絶縁体層に設けられた第３スルーホールを充填する第３金属層と、前記蓋部の前記上面に設けられ前記第３金属層に接続された第５導電層と、前記蓋部の前記上面に設けられ前記第２金属層に接続された第６導電層と、を有する、蓋部と、
前記第１導電層と前記第３導電層とを接合する第１導電性接合材と、
前記第２導電層の前記複数の領域と前記第４導電層の複数の領域とをそれぞれ接合する第２導電性接合材と、
を備え、
前記第５導電層は、前記半導体素子の前記複数の端子にそれぞれ電気的に接続される複数の領域を有し、
前記第６導電層は、前記第３導電層、前記第１導電層、および前記第１金属層を介して前記金属板に電気的に接続された、高周波半導体装置。
前記半導体素子は、前記金属板に接続される接地電極を有する請求項１記載の高周波半導体装置。
前記半導体素子は、入力端子と出力端子とバイアス端子とを有する請求項１または２に記載の高周波半導体装置。
前記金属板の下面は、放熱面とされる請求項１〜３のいずれか１つに記載の高周波半導体装置。