JP2017112610A - マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化 - Google Patents

Abstract

【課題】一般的に、複合システムは、アナログ・デジタル変換器（ＡＤＣ）の出力部に別個の高価な等化器を必要とする。【解決手段】別個の等化器を設けるのではなく、量子化ノイズ除去のために必要である利用可能なデジタルフィルタリングハードウェアを活用することによって、マルチステージノイズ整形（ＭＡＳＨ）ＡＤＣの有効な信号伝達関数（ＳＴＦ）を修正することができる。修正は、デジタル量子化ノイズ除去フィルタ係数を算出するために予め備えられたソフトウェアでの計算を加えることを含むことができ、ここで計算は、等化を同様に考慮に入れるために加えられる。結果として、信号伝達関数は、追加の等化ハードウェアなしにＡＤＣまたはシステムレベルの信号チェーン仕様を満たすように変更することができる。本方法は、大きさおよび位相応答を満たすことがより困難である高速の用途に特に魅力的である。【選択図】図２

Description

優先権データ
本件は、米国仮特許出願、発明の名称「ＳＩＧＮＡＬ ＴＲＡＮＳＦＥＲ ＦＵＮＣＴＩＯＮ ＥＱＵＡＬＩＺＡＴＩＯＮ ＩＮ ＭＵＬＴＩ−ＳＴＡＧＥ ＤＥＬＴＡ−ＳＩＧＭＡ ＡＮＡＬＯＧ−ＴＯ−ＤＩＧＩＴＡＬ ＣＯＮＶＥＲＴＥＲＳ」（２０１５年１２月１５日出願、出願番号第６２／２６７，３３０号）からの利益を受ける非仮特許出願である。当該米国仮特許出願は、その全体が参照により本明細書に組み入れられる。

本開示は、概してアナログ・デジタル変換器（ＡＤＣ）に関し、より具体的には、マルチステージデルタシグマアナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）における信号伝達関数等化に関する。

多くの電子機器用途では、アナログ入力信号は、（例えば、さらなるデジタル信号処理のために）デジタル出力信号に変換される。例として、精密測定システムでは、電子機器には、測定を行うための１つ以上のセンサが備えられ、これらのセンサは、アナログ信号を生成し得る。そして、アナログ信号は、さらなる処理のためのデジタル出力信号を生成するための入力として、アナログ・デジタル変換器（ＡＤＣ）に与えられる。別のケースでは、アンテナが、空中で情報／信号を搬送する電磁波に基づいて、アナログ信号を生成する。そして、アンテナによって生成されたアナログ信号は、ＡＤＣに対して、さらなる処理のためのデジタル出力信号を生成するための入力として与えられる。

ＡＤＣは、例えばブロードバンド通信システム、オーディオシステム、受信機システム等、多くの場で見出すことができる。ＡＤＣは、現実世界の現象、例えばデータ処理のための光、音、温度または圧力を表現するアナログ電気信号を解釈することができる。ＡＤＣは、通信、エネルギー、医療、計装および測定、電動機および電力制御、産業用オートメーション、および航空宇宙／防衛を含む、広範な用途で用いられている。ＡＤＣの設計は、各用途が、速さ、性能、動力、コストおよびサイズにおいて異なる要求を有し得るため些細な作業ではない。ＡＤＣを要する用途が増加するに従って、正確かつ信頼性の高い変換性能に対する要求もまた増加している。

本開示と、その特徴および利点とのより完全な理解を提供するために、添付の図面と併せて、以下に続く説明を参照するが、それらにおいては、同様の参照番号は同様の部分を表す。

図１は、デルタシグマアナログ・デジタル変換器（ＤＳ ＡＤＣ）のシステム説明図である。

図２は、デジタル量子化ノイズ除去を備える典型的な２ステージＭＡＳＨ ＡＤＣを示す。

図３は、ＡＤＣの出力部に別個の等化器を有する無線受信機システムである。

図４Ａは、デジタル量子化ノイズ除去を備える典型的な２ステージＭＡＳＨ ＡＤＣを示す。

図４Ｂは、本開示のいくつかの実施形態による、デジタル量子化ノイズ除去および等化を備える典型的な２ステージＭＡＳＨ ＡＤＣを示す。

図５は、本開示のいくつかの実施形態による、デジタルノイズ量子化除去および等化フィルタを生成するための典型的な方法を示す。

図６は、本開示のいくつかの実施形態による、典型的なＤＳＴＦ２およびＤＮＴＦ１の例を示す。

図７は、本開示のいくつかの実施形態による、望ましいＳＴＦを達成する望ましいＳＴＦおよび等化器応答を示す。

図８は、本開示のいくつかの実施形態による、典型的なプログラマブルフィルタ応答を示す。

図９は、本開示のいくつかの実施形態による、デジタルノイズ量子化除去および等化のための典型的な方法を示す。

図１０Ａ〜Ｃは、本開示のいくつかの実施形態による、デジタルノイズ量子化除去および等化のための方法を示す。

図１１は、本開示のいくつかの実施形態による、デジタルノイズ量子化除去および等化のための典型的な方法を示す。

一般的に、複合システムは、アナログ・デジタル変換器（ＡＤＣ）の出力部に、別個の高価な等化器を必要とする。別個の等化器を設けるのではなく、量子化ノイズ除去のために必要である利用可能なデジタルフィルタリングハードウェアを活用することによって、マルチステージノイズ整形（ＭＡＳＨ）ＡＤＣの有効な信号伝達関数（ＳＴＦ）を修正することができる。修正は、デジタル量子化ノイズ除去フィルタ係数を算出するために予め備えられたソフトウェアでの計算を加えることを含むことができ、ここで計算は、同様に等化を考慮に入れるために加えられる。結果として、信号伝達関数は、追加の等化ハードウェアなしにＡＤＣまたはシステムレベルの信号チェーン仕様を満たすように変更することができる。本方法は、大きさおよび位相応答を満たすことがより困難である高速の用途に特に魅力的である。

アナログ・デジタル変換器の設計

ＡＤＣは、アナログ信号によって搬送された連続物理量を、当該量の振幅を表現するデジタル数字に（またはデジタル数字を搬送しているデジタル信号に）変換する電子装置である。変換は、アナログ入力信号の量子化を伴うため、それによって少量の誤差が生じ得る。一般的に、量子化は、アナログ入力信号の周期的なサンプリングを通して起こる。その結果は、連続時間および連続振幅アナログ入力信号を、離散時間および離散振幅デジタル信号に変換した一連のデジタル値（すなわち、デジタル信号）である。ＡＤＣは、以下の適用要件によって定義され得る：その帯域幅（デジタル信号に適切に変換することができるアナログ信号の周波数範囲）およびその分解能（最大アナログ信号が分割されてデジタル信号で表現され得る離散レベル数）。また、ＡＤＣは、ＡＤＣ動的性能を定量化するためのさまざまな仕様を有し、信号対ノイズおよび歪み比（ｓｉｇｎａｌ−ｔｏ−ｎｏｉｓｅ−ａｎｄ−ｄｉｓｔｏｒｔｉｏｎ ｒａｔｉｏ）（ＳＩＮＡＤ）、有効ビット数（ｅｆｆｅｃｔｉｖｅ ｎｕｍｂｅｒ ｏｆ ｂｉｔｓ）（ＥＮＯＢ）、信号対ノイズ比（ｓｉｇｎａｌ ｔｏ ｎｏｉｓｅ ｒａｔｉｏ）（ＳＮＲ）、全高調波歪み（ｔｏｔａｌ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ）（ＴＨＤ）、全高調波歪みプラスノイズ（ｔｏｔａｌ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ ｐｌｕｓ ｎｏｉｓｅ）（ＴＨＤ＋Ｎ）、およびスプリアスフリーダイナミックレンジ（ＳＦＤＲ）を含む。ＡＤＣは、多くの異なる設計を有し、これらは、適用要件および性能仕様に基づいて選択することができる。

デルタシグマ（ＤＳ）変調に基づくＡＤＣ（本明細書においては「ＤＳ ＡＤＣ」と称する）は、デジタルオーディオおよび高精度な計装システムで広く用いられてきた。図１は、または本明細書においてはデルタシグマ変調器とも称される場合がある、デルタシグマアナログ・デジタル変換器（ＤＳ ＡＤＣ）のシステム説明図である。ＤＳ ＡＤＣは、ループフィルタ１０２と、量子化器１０４と、およびフィードバックデジタル・アナログ変換器（ＤＡＣ）１０６（すなわち、ＤＳ ＡＤＣのフィードバック経路内のＤＡＣ）とを含む。

ＤＳ ＡＤＣは、通常は、高分解能で低コストにアナログ入力信号をデジタル信号に変換することが可能である利点を提供する。一般的に、ＤＳ ＡＤＣは、ＤＳ変調器を用いてアナログ信号ｕを符号化する。量子化器１０４は、この目的のために、例えば低分解能ＡＤＣを、１ビットＡＤＣ、フラッシュＡＤＣ、フラッシュ量子化器等として使用して用いることができる。そして、適用可能である場合は、ＤＳ ＡＤＣは、ＤＳ変調器（すなわち、量子化器１０４）の出力部にデジタルフィルタ（図示せず）を適用して、高分解能デジタル出力を形成することができる。１つ以上の積分器を有するループフィルタ１０２が、ＤＳ ＡＤＣに誤差フィードバックを与え、基底帯域外の量子化器１０４からのノイズを、より高い周波数に整形することを助けるために含まれてもよい。誤差は、通常は、元のアナログ入力信号ｕと、フィードバックＤＡＣ１０６を用いて生成された元のアナログ入力信号の復元版（ここで、デジタル化信号ｖは、変換されてアナログ信号に戻される）との間の差異を取ることによって生成される。ＤＳ ＡＤＣの１つの鍵となる特性は、（量子化器１０４からの）量子化ノイズｑを高周波数に推し進めるその能力であり、ノイズ整形とも称される。ノイズ整形の量は、ループフィルタ１０２の程度に依存する。結果として、ＤＳ ＡＤＣは、概して高分解能のアナログ・デジタル変換を達成することが可能である。その人気に起因して、ＤＳ ＡＤＣ多くの変形、そしてＤＳ ＡＤＣを使用している構造が提案されている。

マルチステージノイズ整形アナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）

ＤＳ ＡＤＣの異なる変形が、多様なシステムに好適なさまざまな利点を達成するために提案されてきた。いくつかの用途では、ＤＳ ＡＤＣは、電力の問題に応じるように適合され、一方でいくつかの他のＤＳ ＡＤＣは、複雑さを低減するように適合されてきた。いくつかのケースでは、ＤＳ ＡＤＣは、誤差および／またはノイズに対する向上された制御を設けることによって、精度の問題に応じるように適合されてきた。例えば、ノイズ整形に重点を置く用途については、高次のＤＳ変調器を用いる場合があり、すなわち、より一層の量子化ノイズを高周波数に整形するために、ループフィルタでさらなる積分器およびフィードバック経路が用いられる。デルタシグマＡＤＣ（例えば、図１）は、分解能を信号帯域とトレードオフするような、オーバーサンプリングと結合された量子化ノイズの整形を用いる。高次のノイズ整形および多ビットの実施は、より積極的なトレードオフを可能にするが、ＡＤＣを不安定にするリスクがある。

多数のＤＳ ＡＤＣを有するマルチステージノイズ整形（ＭＡＳＨ）ＡＤＣが導入されてきている。概して、ＭＡＳＨ ＡＤＣは、複数のステージ、例えば、複数のＤＳ ＡＤＣを有する。一例では、ＭＡＳＨ ＡＤＣは、２ステージ、例えば、前端および後端を有することができる。各々のステージは、それぞれのアナログ入力を受信し、それぞれのデジタル出力を出力する。いくつかのケースでは、ステージは、同じアナログ出力を受信する。いくつかのケースでは、ステージは、異なるアナログ入力を受信する。例として、いくつかのＭＡＳＨ ＡＤＣは、各変調器への入力が異なる前端および後端を有する。いくつかのＭＡＳＨ ＡＤＣは、ステージの実施が異なり得るステージを有する。ＭＡＳＨ ＡＤＣは、個々に安定性のあるデルタシグマ変調器のカスケーディングに依拠することによって、不安定さの課題に対処する。しかしながら、ＭＡＳＨ ＡＤＣは、量子化ノイズの除去に依拠し、これは、アナログおよびデジタル伝達関数間の正確な整合を必要とする。

概して、ＭＡＳＨ ＡＤＣは、帯域幅、分解能、および信号対ノイズ比に関連する設計要求に応じるために、システムの信号および誤差をデジタル化するための複数のステージ（カスケード接続されたデルタシグマ変調器）を含むことができる。ＭＡＳＨ ＡＤＣの１つの利点は、その設計が、安定性のある低次ループをカスケード接続する一方で、（場合によっては不安定な）より高次のループの良好な性能を達成することである。一例では、第１ステージは、第１ＡＤＣを用いて、アナログ入力信号からデジタル出力信号を生成する。第１ステージの量子化器への入力（または言い換えると、第１ループフィルタ／積分器からの出力）は、第１ＤＡＣアナログ出力から減算されて、第１ステージの量子化ノイズを発生させることができる。第１ステージの量子化ノイズは、第２ステージでデジタル化される。結果として、第１ステージは、その量子化ノイズを表現するアナログ信号を生成し、第２ステージは、第２ＡＤＣを用いて、第１ステージの量子化ノイズを量子化する。マルチステージ手法は、量子化ノイズが低減されることを可能にし、それによって、ＭＡＳＨ ＡＤＣがより高度な性能を達成することを可能にする。さらなるステージが用いられる場合、第２ステージの量子化器への入力（または言い換えると、第２ループフィルタまたは積分器からの出力）は、第２ＤＡＣアナログ出力から減算されて、第２ステージ量子化ノイズを発生させることができ、そしてこれが今度は第３のステージによって定量化され得る。量子化器への入力またはループフィルタ／積分器からの出力は、減算の前に遅延素子によって遅延されてもよい。遅延素子は、遅延素子の入力部において、アナログ信号からＤＡＣアナログ出力を生成するために用いられる信号経路の可能な相互コンダクタンスおよび群遅延の整合を提供することができる。ＭＡＳＨ ＡＤＣの最終出力を生成するために、それぞれの出力が結合される。実際上、結果として、第１ステージの量子化ノイズが第２ステージによって抑制され、第２ステージからの量子化ノイズは、第３のステージによって抑制される（３つのカスケード接続された１次ループが用いられる場合、単一の３次ループとして同じようなノイズの抑制を発生させる）。

多数のステージを設けることは、複雑さおよびコストを増大させるが、一方でＭＡＳＨ ＡＤＣは、量子化ノイズの除去が適切に行われ得る場合に、顕著な性能を達成することができる。図２は、デジタル量子化ノイズ除去を備える典型的な２ステージＭＡＳＨ ＡＤＣ（の高レベル図）を示し、これは、量子化ノイズの除去を提供することができる。本例は２ステージを示しているが、本開示によって、２つを上回るステージを備えるＭＡＳＨ ＡＤＣに、デジタル量子化ノイズ除去が適用され得ることが想定されている。２つのＡＤＣ、ＡＤＣ１ ２０２、およびＡＤＣ２ ２０４は、ＡＤＣが２つの別個のステージで表現されているカスケード状に配置されている。各ＡＤＣは、その入力からその出力までの信号伝達関数（ＳＴＦ）、ＳＴＦ_１およびＳＴＦ_２を有する。ＡＤＣ１ ２０２によってもたらされた量子化ノイズｑは、その出力に現れる。ｑ_１＝ｕ−ｖ_１は、ＡＤＣ１ ２０２の量子化ノイズであり、ｑ_２は、ＡＤＣ２ ２０４の量子化ノイズである。量子化ノイズは、同じステージのノイズ伝達関数（ＮＴＦ）によって整形される。例として、第１ステージｑ_１の量子化ノイズは、第１ステージのノイズ伝達関数ＮＴＦ_１によって整形される。第２ステージｑ_２の量子化ノイズは、第２ステージのノイズ伝達関数ＮＴＦ_２によって整形される。ＤＳＴＦ_２２０６およびＤＮＴＦ_１２０８によって表される伝達関数は、対応するアナログの該当部分ＮＴＦ_２およびＮＴＦ_１のデジタル的実施または推定に対応する。ＤＳＴＦ_２およびＤＮＴＦ_１は、離散時間伝達関数、または連続時間伝達関数の等価離散時間表現である。２ステージのデジタル出力ｖ_１、ｖ_２がそれぞれＤＳＴＦ_２２０６およびＤＮＴＦ_１２０８によってフィルタリングされた後、デジタル信号が、例えば和ノード２１０（または何らかの他の好適な加算回路または加算器）によって結合されて、最終デジタル出力ｖ_ｃを生成する。

図２の２ステージＭＡＳＨ ＡＤＣについては、結合後の出力ｖ_Ｃは、以下によって与えられる。

アナログおよびデジタル伝達関数が完全に整合するようにされた場合、すなわちＤＳＴＦ_２＝ＳＴＦ_２およびＤＮＴＦ_１＝ＮＴＦ_１である場合、上記の式は、以下のように簡略化される。

したがって、第１ステージｑ_１からの量子化ノイズは、２ステージのデジタル出力ｖ_１、ｖ_２をそれぞれフィルタリングするデジタルフィルタＤＳＴＦ_２２０６およびＤＮＴＦ_１２０８を設ける手段によって除去される（もはや結合出力ｖ_ｃには現れない）。第２ステージｑ_２からの量子化ノイズは、２つのノイズ伝達関数（すなわち、ＮＴＦ_２ＤＮＴＦ_１）の積によって整形される。アナログおよびデジタル伝達関数が整合しない場合、第１ステージからの量子化ノイズは、（ＮＴＦ_１ＤＳＴＦ_２−ＳＴＦ_２ＤＮＴＦ_１）項によって整形された結合後の出力に現れる。この不所望の効果は、量子化ノイズ漏れと呼ばれ、ＡＤＣの達成可能な信号対ノイズ比（ＳＮＲ）性能を著しく劣化させる可能性がある。

量子化ノイズ漏れを低減させるために、さまざまな技術が探求されてきた。いくつかのケースでは、アナログ伝達関数は、可能な限り正確かつ予測可能にされ得るが、この手法は、スイッチトキャパシタ回路（離散時間的実施）を用いた一定の低速の実施についてのみ可能である。より有効な技術は、より低性能のアナログ回路を設計し、それらの真の／実際の信号およびノイズ伝達関数が何であるかを推定し、（図２のＤＳＴＦ_２２０６およびＤＮＴＦ_１２０８フィルタに対する矢印によって示されるように）プログラマブルデジタルフィルタによってそれらの欠点を補償することである。この技術は、アナログ回路が充分に線形であり、かつ時間不変である限り効果がある。伝達関数インパルス応答の推定は、ＡＤＣ出力と第１ステージの量子化器で注入された既知のランダム信号とを相互相関させることによってバックグラウンドで、または既知の信号を注入することによってフォアグラウンドで行われてもよい。プログラマブルデジタルフィルタまたは除去フィルタを、プログラマブル有限インパルス応答（ＦＩＲ）フィルタとして組み込むことができる。

ＡＤＣの出力部に別個の等化を有することはコストがかかる可能性がある

例えば無線受信機に見られるような複合システムでは、等化器は、一般的に、信号経路周波数および位相応答がシステムレベルの目標仕様を満たしていることを確実にすることが必要とされる。図３は、ＡＤＣ３０４およびデジタルフィルタ３０６の下流に別個の等化器３０２を有する無線受信機システムである。無線受信機システムは、信号を受信するためのアンテナ３０８と、低ノイズ増幅器（ＬＮＡ）３１０とを含むことができる。等化器３０２は、受信機信号経路におけるさまざまな信号処理ブロックによって発生した応答における歪みを補償する。また、等化器は、例えばその内部のＡＤＣが平坦な信号伝達関数または直線位相応答を有していない受信機のための、より複雑でない用途で必要とされる場合がある。例えば、連続時間デルタシグマ変調器は、その信号伝達関数（ＳＴＦ）（例えば、何らかの周波数でピークに達する）において、不所望の効果を示す場合がある。等化器３０２のような等化器は、別個のコンポーネントとして加えられて、信号伝達関数を等化し得る。

デジタル量子化ノイズ除去と、単一のデジタルフィルタにおける等化との結合

上述したように、等化器は、任意の信号伝達関数の大きさまたは位相（および非直接的には、群遅延）応答発行の補正のためのシステムで必要とされる場合がある。そのようなシステムが、その信号経路の一部として（ＡＤＣとして）ＭＡＳＨ ＡＤＣを含む場合、上記のデジタル量子化ノイズ除去は、等化フィルタも同じように組み入れるために拡張され得る。拡張は、デジタル量子化ノイズ除去を提供するためにすでにシステムに含まれるハードウェアデジタルフィルタに対するソフトウェアベースの修正を伴う。ゆえに、等化は、余分なハードウェアのコストなしに組み入れられ得る。別個の等化器が信号チェーンに設けられた場合であっても、等化器の要件を緩和することができる。

図４Ａは、図２と同様に、デジタル量子化ノイズ除去を備える典型的な２ステージＭＡＳＨ ＡＤＣを示す。等化フィルタＥＱＦ４１２は、ＭＡＳＨ ＡＤＣの最終出力ｖ_Ｃで、またはＭＡＳＨ ＡＤＣの最終出力の下流で適用されることに留意すべきである。ＰＳＴＦ４０８は、ＤＳＴＦ_２を組み入れるプログラマブルＳＴＦフィルタである。ＰＮＴＦ４１０は、ＤＮＴＦ_１を組み入れるプログラマブルＮＴＦフィルタを指す。プログラマブルＳＴＦフィルタＤＳＴＦ_２は、第２ステージの実際のＳＴＦを整合させることに向けられ、プログラマブルＮＴＦフィルタＤＮＴＦ_１は、第１ステージの実際のノイズ伝達関数を整合させることに向けられる。

修正によって、デジタル量子化ノイズ除去を提供するために初めからＤＳＴＦ_２およびＤＮＴＦ_１を組み入れているデジタルフィルタが更新されて、さらに等化を組み入れることができる。図４Ｂは、本開示のいくつかの実施形態による、デジタルノイズ除去と等化との結合を備える典型的な２ステージＭＡＳＨ ＡＤＣを示す。更新されたフィルタＰＳＴＦ^＊４１４は、ここでＤＳＴＦ_２およびＥＱＦ（等化フィルタの省略形）の両方を組み入れ、更新されたフィルタＰＮＴＦ^＊４１６は、ＤＮＴＦ_１およびＥＱＦを組み入れる。デジタル量子化ノイズ除去フィルタを等化フィルタと結合することは、些細なことではない。更新されたデジタルフィルタは、各々のフィルタについて、例えば、ＤＳＴＦ_２＋ＥＱＦおよびＤＮＴＦ_１＋ＥＱＦについて適切に判定されなければならない。とりわけ、これらのフィルタは、ＭＡＳＨ ＡＤＣｖ_Ｃの最終出力を形成する２つのフィルタリングされた信号（追加／減算ブロックとして示される）を結合する前に、ｖ_１およびｖ_２に適用される。このことは、別個の追加の等化フィルタを、ＭＡＳＨ ＡＤＣｖ_Ｃの出力部（図４Ａによって図示される）に加えることとは対照的である。

結合されたデジタルフィルタを生成するための方法

図５は、本開示のいくつかの実施形態による、デジタルノイズ除去および等化フィルタを生成するための典型的な方法を示す。ノイズ除去フィルタと等化フィルタとを結合するための本方法は、いくつかの部分を含む。本方法は、図４Ｂに示される２ステージＭＡＳＨ ＡＤＣに関連して記載されるが、さらなるステージを有する他のＭＡＳＨ ＡＤＣもまた、この方法を活用することができる。図４Ｂおよび１１に図示された回路構成およびシステムは、図５に図示された方法を組み入れることができる。

５０２（図２およびその付随する説明によって図示されている）において、第２ステージＤＳＴＦ_２のデジタル信号伝達関数と、第１ステージＤＮＴＦ_１のデジタルノイズ伝達関数とが判定される。デジタル伝達関数は、実際の伝達関数を推定する。好ましくは、ＤＳＴＦ_２およびＤＮＴＦ_１は、アナログの該当部分を整合または推定（すなわち、ＤＮＴＦ_１＝ＮＴＦ_１およびＤＳＴＦ_２＝ＳＴＦ_２）して、それによってデジタルフィルタが第１ステージの量子化ノイズｑ_１の完全な除去を達成することができるように判定される。

５０４において、望ましいＡＤＣまたは全システム信号伝達関数（ＳＴＦ）が、目標仕様（用途に依存して変えることができる）から判定される。例として、全システムＳＴＦは、インパルス応答として表され得る。直線位相応答が望ましい場合、ＳＴＦは、そのプロパティを保証する（例えば、その係数が対称または反対称であるべきである）ように判定される可能性がある。

５０６において、等化フィルタ応答（ＥＱＦ）が判定される。好ましくは、ＥＱＦが信号経路の他の部分（ＳＴＦ_１、ＤＳＴＦ_２、および適用可能であれば、ＡＤＣの内外部の他のフィルタ）とカスケード接続されると、判定ＥＱＦは、望ましい全システムＳＴＦをもたらす。

５０８において、判定ＤＳＴＦ_２、ＤＮＴＦ_１とＥＱＦとに基づいて、ＤＳＴＦ_２は、新しいデジタルフィルタとしてＥＱＦと結合され、ＤＮＴＦ_１は、別の新しいデジタルフィルタとしてＥＱＦと結合される。新たしいデジタルフィルタ係数は、望ましい全システムＳＴＦが達成される一方で、ノイズ除去機能を維持することを確実にするように判定される。

５１０において、判定デジタルフィルタ係数は、図４Ｂに見られるような２つのプログラマブルデジタルフィルタＰＳＴＦ^＊４１４およびＰＮＴＦ^＊４１６に、または図１１に見られるようなＰＳＴＦ^＊１１１０およびＰＮＴＦ^＊１１１２に書き込まれる。

新しいデジタルフィルタＰＳＴＦ ^＊ およびＰＮＴＦ ^＊ のための典型的な計算

以下の例は、プログラマブルデジタルフィルタが量子化ノイズ除去および信号経路等化の両方を達成することができるように、プログラマブルデジタルフィルタＰＳＴＦ^＊およびＰＮＴＦ^＊の応答を計算するために可能な方法を例示する。本例は、図４Ｂに図示された２ステージＭＡＳＨ ＡＤＣ、または図１１に図示された２ステージＭＡＳＨ ＡＤＣに対して記載される。この特定の例では、２ステージＭＡＳＨ ＡＤＣは、以下の第１ステージのための理想ＳＴＦ_１およびＮＴＦ_１と、第２ステージのためのＳＴＦ_２とを有するように設計された。

推定工程（図５の５０２）の後、対応するデジタル伝達関数ＤＳＴＦ_２およびＤＮＴＦ_１が判定される。図６は、本開示のいくつかの実施形態による典型的なＤＳＴＦ_２およびＤＮＴＦ_１を示す。ＤＳＴＦ_２のインパルス応答が、グラフ６０２に示される。ＤＳＴＦ_２の周波数応答が、グラフ６０４に示される。ＤＮＴＦ_１のインパルス応答が、グラフ６０６に示される。ＤＮＴＦ_１の周波数応答が、グラフ６０８に示される。簡略にするために、ＳＴＦ_２およびＮＴＦ_１の伝達関数は理想的であり、そのためＤＳＴＦ_２およびＤＮＴＦ_１はアナログの該当部分についての式と整合する（式セット（３））と仮定される。

望ましい全システムＳＴＦ応答ＳＴＦ（ｚ）が０．２５＋０．５ｚ^−１＋０．２５ｚ^−２であると判定され（図５の５０４）、これは良好に挙動するローパスフィルタ応答に対応すると仮定する。等化フィルタ応答ＥＱＦは、例えばＳＴＦ_１およびＤＳＴＦ_２とカスケード接続されたときに、望ましい全システムＳＴＦ応答を達成している。数学的用語において、ＥＱＦ（ｚ）・ＳＴＦ１（ｚ）・ＤＳＴＦ２（ｚ）＝ＳＴＦ（ｚ）である。したがって、ＥＱＦ（ｚ）は、以下の式から判定され得る（図５の５０６）。

図７は、本開示のいくつかの実施形態による、望ましい全システムＳＴＦ（ｚ）と、望ましいＳＴＦを達成する等化器応答ＥＱＦ（ｚ）とを示す。望ましい全システムＳＴＦのインパルス応答および周波数応答は、グラフ７０２および７０４にそれぞれ示される。全システムＳＴＦ応答を達成するＥＱＦのインパルス応答および周波数応答は、グラフ７０６および７０８にそれぞれ示される。結合されたノイズ除去および等化応答が、ＦＩＲフィルタとして組み入れられることが意図されているため、式（４）によるＥＱＦ（ｚ）の結果は、インパルス応答に変換され得る。このことは、その入力にインパルスが適用されたときに、フィルタの挙動を計算することによって行わうことができる。

ＤＳＴＦ_２およびＤＮＴＦ_１を、上記で判定されたＥＱＦと結合するために、応答は、時間領域でともにたたみ込むことができる（図５の５０８）。

たたみ込みは、応答ＤＳＴＦ_２およびＥＱＦを結合、また応答ＤＮＴＦ_１およびＥＱＦを結合、それによって、図４Ｂに見られる新しいデジタルフィルタＰＳＴＦ^＊およびＰＮＴＦ^＊を判定することができ、すなわち、フィルタ係数を判定することができる。ゆえに、プログラマブルデジタルフィルタによって、新しい係数が組み入れら得る。言い換えると、応答は、同じ結果のために、周波数領域で互いに対して乗算され得る。

図８は、本開示のいくつかの実施形態による、典型的なプログラマブルフィルタ応答を示す。デジタルフィルタＰＳＴＦ^＊のインパルス応答および周波数応答は、グラフ８０２および８０４にそれぞれ示される。デジタルフィルタＰＮＴＦ^＊のインパルス応答および周波数応答は、グラフ８０６および８０８にそれぞれ示される。デジタルフィルタＰＳＴＦ^＊およびＰＮＴＦ^＊についての新しい係数は、プログラマブルフィルタ（図５の５１０）に書き込まれ得る。この例については、各々のプログラマブルフィルタにおけるタップの数は、１２である（これは、式（５）および（６）におけるＮである）。これらのプログラマブルデジタルフィルタＰＳＴＦ^＊およびＰＮＴＦ^＊を用いて、量子化ノイズ除去機能を維持しながら、結果として得られる全システムＳＴＦを望ましいＳＴＦに完全に整合させることができる。

結合されたデジタルノイズ量子化除去および等化のための典型的な方法および機器

図９は、本開示のいくつかの実施形態による、ＭＡＳＨ ＡＤＣを有するシステムのためのデジタルノイズ量子化除去および等化のための典型的な方法を示す。本方法は、図５に図示された方法および図６〜８に図示されたスキームと同様である。図４Ｂおよび１１に図示された回路構成およびシステムは、図９によって図示された方法を組み入れることができる。

９０２において、ＭＡＳＨ ＡＤＣにおける特定のステージのデジタル伝達関数応答が判定される。いくつかの実施形態では、特定のステージのデジタル伝達関数は、特定のステージの実際の信号伝達関数を推定するデジタル信号伝達関数である。例として、デジタル伝達関数は、第２ステージＳＴＦ_２の実際の信号伝達関数を推定する、第２ステージＤＳＴＦ_２のデジタル信号伝達関数である。いくつかの実施形態では、特定のステージのデジタル伝達関数は、特定のステージの実際のノイズ伝達関数を推定するデジタルノイズ伝達関数である。例として、デジタル伝達関数は、第１ステージＮＴＦ_１の実際のノイズ伝達関数を推定する、第１ステージＤＮＴＦ_１のデジタルノイズ伝達関数である。好ましくは、ＤＳＴＦ_２およびＤＮＴＦ_１は、アナログと実際の該当部分を整合させて（すなわち、ＤＮＴＦ_１＝ＮＴＦ_１およびＤＳＴＦ_２＝ＳＴＦ_２）、それによってデジタルフィルタが第１ステージの量子化ノイズｑ_１の全除去を達成することができるように判定される。デジタル伝達関数応答の判定は、ＡＤＣ出力と第１ステージの量子化器で注入された既知のランダム信号とを相互相関させることによってバックグラウンドで、または既知の信号を注入することによってフォアグラウンドで行われてもよい。

９０４において、等化フィルタ応答ＥＱＦが判定される。等化フィルタ応答は、望ましい全システムＳＴＦ応答を達成する等化フィルタ応答に対応する。本方法は、用途に依存して異ならせることができる、ＭＡＳＨ ＡＤＣを有するシステムのための望ましい信号伝達関数応答を判定することさらに含むことができる。等化フィルタ応答を判定することは、ＭＡＳＨ ＡＤＣの信号経路における望ましい信号伝達関数応答（望ましい全システムＳＴＦ）および伝達関数に基づいて、等化フィルタ応答を判定することを含むことができる。この動作は、式（４）によって実証される。望ましい全システムＳＴＦにおける望ましい信号伝達関数応答は、ＳＴＦ（ｚ）として示され、ＭＡＳＨ ＡＤＣの信号経路における伝達関数は、ＳＴＦ１（ｚ）・ＤＳＴＦ２（ｚ）（例えば、第１ステージの（実際の）信号伝達関数、および第２ステージの推定／デジタル信号伝達関数）として示される。ＭＡＳＨ ＡＤＣの信号経路に３つのステージがある場合、等化関数応答を求めるための式は、ＥＱＦ（ｚ）＝ＳＴＦ（ｚ）／（ＳＴＦ１（ｚ）^＊ＤＳＴＦ２（ｚ）^＊ＤＳＴＦ３（ｚ））となろう。

９０６において、デジタル伝達関数応答（９０２から）および等化フィルタ応答ＥＱＦ（９０４から）は、結合または併合デジタルフィルタに結合される。結合動作は、図５〜８およびそれらに付随する記載によって実証される。例として、結合／併合デジタルフィルタは、ＤＳＴＦ_２とＥＱＦとを結合することができる。別のケースでは、結合／併合デジタルフィルタは、ＤＮＴＦ_１とＥＱＦとを結合することができる。周波数領域では、デジタル伝達関数応答と等化フィルタ応答とを結合することは、結合または併合デジタルフィルタを得るための、２つの応答の乗算であってもよい。時間領域では、デジタル伝達関数応答と等化フィルタ応答とを結合することは、デジタル伝達関数応答と等化フィルタ応答とのたたみ込みを行って、結合／併合デジタルフィルタのフィルタ係数を判定することを含む（式（５）および（６）によって実証される）。９０６による結果は、図４Ｂおよび１１のプログラマブルフィルタＰＳＴＦ^＊およびＰＮＴＦ^＊のフィルタ係数を含むことができる。本方法は、結合デジタルフィルタのフィルタ係数を、プログラマブル有限インパルス応答フィルタに書き込むことをさらに含むことができる。

９０８において、結合デジタルフィルタは、ＭＡＳＨ ＡＤＣの異なるステージのデジタル出力をフィルタリングする。結合デジタルフィルタは、結合デジタルフィルタからの結果を、ＭＡＳＨ ＡＤＣの他のステージからの他の結果と結合する前に、デジタル出力をフィルタリングする。言い換えると、結合デジタルフィルタは、ＭＡＳＨ ＡＤＣのステージの結果を結合する和ノードの上流に位置させることができる。例として、図４Ｂおよび１１に図示されるように、ＤＳＴＦ_２とＥＱＦとを結合するプログラマブルフィルタＰＳＴＦ^＊は、第１ステージｖ_１の出力をフィルタリングすることができる。別のケースでは、ＤＮＴＦ_１とＥＱＦとを結合するプログラマブルフィルタＰＮＴＦ^＊は、第２ステージｖ_２の出力をフィルタリングすることができる。プログラマブルフィルタの出力は、和ノード２１０または１１２０によって引き続き結合される。このフィルタリングアーキテクチャは、図３および４Ａに見られる別個の等化器（和ノードの下流）を用いるものとは明確に異なる。

図１０Ａ〜Ｃは、本開示のいくつかの実施形態による、デジタルノイズ量子化除去および等化のための方法を示す。本方法は、図５によって図示された方法および図６〜８によって図示されたスキームと同様である。図４Ｂおよび１１に図示された回路構成およびシステムは、図１０Ａ〜Ｃによって図示された方法を組み入れることができる。本回路構成およびシステムは、概してマルチステージノイズ整形アナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）を含む。

１００２において、プログラマブル手段は、ＭＡＳＨ ＡＤＣの特定のステージのデジタル出力をフィルタリングし得る。本例は、第１ステージのデジタル出力ｖ_１と、第２ステージのデジタル出力ｖ_２とをそれぞれフィルタリングするための、図４Ｂおよび図１１のプログラマブルフィルタＰＳＴＦ^＊およびＰＮＴＦ^＊を含む。例として、プログラマブル手段は、プログラマブルデジタルフィルタ、または好適な数のタップを有するプログラマブル有限インパルス応答フィルタを含み得る。

１００４において、ＭＡＳＨ ＡＤＣのさらなるステージの推定される伝達関数応答（例えば、ＤＳＴＦ_２およびＤＮＴＦ_１）と、判定される等化フィルタ応答とに基づいて、プログラマブル手段の係数をデジタル手段によって演算する。

図１０Ｂは、どのようにして推定伝達関数を判定するかを図示する。１００６において、ＭＡＳＨ ＡＤＣのさらなるステージが測定される。１００８において、ＭＡＳＨ ＡＤＣのさらなるステージの実際の信号伝達関数を推定する推定される伝達関数応答が、測定値から判定される。応答を測定および推定するための工程が、図２に関連して説明される。好ましくは、推定伝達関数、例えばＤＳＴＦ_２およびＤＮＴＦ_１は、アナログと実際の該当部分を整合させて（すなわち、ＤＮＴＦ_１＝ＮＴＦ_１およびＤＳＴＦ_２＝ＳＴＦ_２）、それによって、デジタルフィルタが第１ステージの量子化ノイズｑ_１の全除去を達成することができるように判定される。デジタル伝達関数応答の判定は、ＡＤＣ出力と第１ステージの量子化器で注入された既知のランダム信号とを相互相関させることによってバックグラウンドで、または既知の信号を注入することによってフォアグランドで行われてもよい。

図１０Ｃは、１００４の詳細を図示する。プログラマブルフィルタの係数を算出することは、判定される等化フィルタ応答が、システムの望ましい信号伝達関数応答とＭＡＳＨ ＡＤＣの信号経路における伝達関数とから判定される（式（４）によって実証される）１０１０と、ＭＡＳＨ ＡＤＣのさらなるステージの推定される伝達関数応答と、判定される等化フィルタ応答とが結合される（式（５）および（６）によって実証される）１０１２とを含むことができる。

結合デジタルノイズ量子化除去および等化を有する典型的なシステム

図１１は、本開示のいくつかの実施形態による、デジタルノイズ量子化除去および等化を有する典型的なシステムを示す。本システムは、本明細書に記載された方法を組み入れることができる。本システムは、第１ステージ（ステージ１ １１０４）と、後続の第２ステージ（ステージ２ １１０６）とを少なくとも含む少なくとも２ステージを有するＭＡＳＨ ＡＤＣ１１０２を含む。ステージ１ １１０４およびステージ２ １１０６のデジタル出力は、和ノード１１２０（例えば、好適な加算回路構成、または加算器）によって結合される。

本システムは、ＭＡＳＨ ＡＤＣの特定のステージの伝達関数応答を推定するための回路構成１１０８をさらに含む。いくつかの実施形態では、特定のステージは、ＭＡＳＨ ＡＤＣにおける後続の第２ステージ（ステージ２ １１０６）であり、伝達関数応答を推定するための回路構成１１０８は、ＭＡＳＨ ＡＤＣの後続の第２ステージの測定を行い、デジタル信号伝達関数応答（ＤＳＴＦ_２）を推定される伝達関数応答として判定するための回路構成を含み、これは測定値から、ＭＡＳＨ ＡＤＣ（ＳＴＦ_２）の後続の第２ステージの実際の信号伝達関数を推定する。いくつかの実施形態では、特定のステージは、ＭＡＳＨ ＡＤＣにおける第１ステージ（ステージ１ １１０４）であり、伝達関数応答を推定するための回路構成１１０８は、ＭＡＳＨ ＡＤＣの第１ステージの測定を行い、デジタルノイズ伝達関数応答（ＤＮＴＦ_１）を推定される伝達関数応答として判定するための回路構成を含み、これは測定値から、ＭＡＳＨ ＡＤＣ（ＮＴＦ_１）の第１ステージの実際のノイズ伝達関数を推定する。いくつかの例では、回路構成１１０８は、インパルス応答を、ＡＤＣ出力と第１ステージの量子化器で注入された既知のランダム信号とを相互相関させることによってバックグラウンドで、または既知の信号を注入することによってフォアグラウンドで推定することができる。

本システムは、ＭＡＳＨ ＡＤＣのさらなるステージをフィルタリングするためのプログラマブルフィルタさらに含む。プログラマブルフィルタは、ＰＳＴＦ^＊１１１０を含むことができる。プログラマブルフィルタは、ＰＮＴＦ^＊１１１２を含むことができる。プログラマブルフィルタは、最終デジタル出力（例えば、ｖ_ｃ）について、ＭＡＳＨ ＡＤＣのステージからの結果を結合する前に、他のステージによって生成されたデジタル出力（例えば、ｖ_１、ｖ_２）を処理する。プログラマブルフィルタは、プログラマブル有限インパルス応答フィルタであることができる。

本システムは、推定される伝達関数応答および判定される等化フィルタ応答に基づいて、プログラマブルフィルタの係数を算出するための論理１１１４、例えば、デジタル処理論理または回路構成をさらに含む。プログラマブルフィルタの係数を算出するための論理は、システムの望ましい信号伝達関数応答と、ＭＡＳＨ ＡＤＣの信号経路における伝達関数とから、判定される等化フィルタ応答を判定するための論理を含むことができる。この動作は、式（４）によって実証される。プログラマブルフィルタの係数を算出するための論理は、推定される伝達関数応答と判定される等化フィルタ応答とを単一のデジタルフィルタに結合することを含むことができる。この動作は、式（５）および（６）によって実証される。論理１１１４またはシステムは、算された係数をプログラマブル有限インパルス応答フィルタに書き込むための論理を含むことができる。

実施例

実施例１は、マルチステージノイズ整形アナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）を有するシステムのためのデジタル量子化ノイズ除去および等化のための方法であって、当該方法は、ＭＡＳＨ ＡＤＣにおける特定のステージのデジタル伝達関数応答を判定することと、等化フィルタ応答を判定することと、デジタル伝達関数応答と等化フィルタ応答とを、結合デジタルフィルタに結合することと、を含む。

実施例２において、上記実施例のいずれか１つは、ＭＡＳＨ ＡＤＣにおける異なるステージのデジタル出力を、結合デジタルフィルタによってフィルタリングすることをさらに含む。

実施例３において、上記実施例のいずれか１つは、特定のステージの実際の信号伝達関数を推定するデジタル信号伝達関数である特定のステージのデジタル伝達関数をさらに含むことができる。

実施例４において、上記実施例のいずれか１つは、特定のステージの実際のノイズ伝達関数を推定するデジタルノイズ伝達関数である特定のステージのデジタル伝達関数をさらに含むことができる。

実施例５において、上記実施例のいずれか１つは、ＭＡＳＨ ＡＤＣを有するシステムのための望ましい信号伝達関数応答を判定することをさらに含むことができる。

実施例６において、上記実施例のいずれか１つは、等化フィルタ応答を判定することが、ＭＡＳＨ ＡＤＣの信号経路内の望ましい信号伝達関数応答と伝達関数とに基づいて、等化フィルタ応答を判定することをさらに含むことができる。

実施例７において、上記実施例のいずれか１つは、デジタル伝達関数応答と等化フィルタ応答とを結合することが、結合デジタルフィルタのフィルタ係数を判定するために、時間領域でデジタル伝達関数応答と等化フィルタ応答とのたたみ込みを作ることをさらに含むことができる。

実施例８において、上記実施例のいずれか１つは、結合デジタルフィルタのフィルタ係数を、プログラマブル有限インパルス応答フィルタに書き込むことをさらに含むことができる。

実施例９は、デジタル量子化ノイズ除去および等化を有するシステムであって、当該システムは、マルチステージノイズ整形アナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）と、ＭＡＳＨ ＡＤＣの特定のステージの伝達関数応答を推定するための回路構成と、ＭＡＳＨ ＡＤＣのさらなるステージをフィルタリングするためのプログラマブルフィルタと、推定される伝達関数応答と、判定される等化フィルタ応答とに基づいて、プログラマブルフィルタの係数を算出するための論理とを含む。

実施例１０において、上記実施例のいずれか１つは、ＭＡＳＨ ＡＤＣが、連続時間ＭＡＳＨ ＡＤＣであることをさらに含むことができる。

実施例１１において、上記実施例のいずれか１つは、ＭＡＳＨ ＡＤＣが、少なくとも第１ステージと、後続の第２ステージとを備え、特定のステージが、ＭＡＳＨ ＡＤＣにおける後続の第２ステージであり、伝達関数応答を推定するための回路構成が、ＭＡＳＨ ＡＤＣの後続の第２ステージの測定を行い、デジタル信号伝達関数応答を、推定される伝達関数応答として判定する回路構成を備え、当該回路構成が、測定から、ＭＡＳＨ ＡＤＣの後続の第２ステージの実際の信号伝達関数を推定するさらに含むことができる。

実施例１２において、上記実施例のいずれか１つは、ＭＡＳＨ ＡＤＣが、少なくとも第１ステージと、後続の第２ステージとを備え、特定のステージが、ＭＡＳＨ ＡＤＣにおける第１ステージであり、伝達関数応答を推定するための回路構成が、ＭＡＳＨ ＡＤＣの第１ステージの測定を行い、デジタルノイズ伝達関数応答を、推定される伝達関数応答として判定するための回路構成を備え、当該回路構成が、測定から、ＭＡＳＨ ＡＤＣの第１ステージの実際のノイズ伝達関数を推定することをさらに含むことができる。

実施例１３において、上記実施例のいずれか１つは、プログラマブルフィルタが、最終デジタル出力についてのＭＡＳＨ ＡＤＣのステージからの結果を結合する前に、他のステージによって生成されたデジタル出力を保有することをさらに含むことができる。

実施例１４において、上記実施例のいずれか１つは、プログラマブルフィルタの係数を算出するための論理が、システムの望ましい信号伝達関数応答と、ＭＡＳＨ ＡＤＣの信号経路内の伝達関数とから、判定される等化フィルタ応答を判定するための論理を含むことをさらに含むことができる。

実施例１５において、上記実施例のいずれか１つは、プログラマブルフィルタの係数を算出するための論理が、推定される伝達関数応答と、判定される等化フィルタ応答とを、単一のデジタルフィルタに結合することを含むさらに含むことができる。

実施例１６において、上記実施例のいずれか１つは、プログラマブルフィルタが、プログラマブル有限インパルス応答フィルタであることをさらに含むことができる。

実施例１７において、上記実施例のいずれか１つは、算出された係数を、プログラマブル有限インパルス応答フィルタに書き込むための論理であることをさらに含むことができる。

実施例１８は、デジタル量子化ノイズ除去および等化を有する機器であって、当該機器は、マルチステージノイズ整形アナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）と、ＭＡＳＨ ＡＤＣの特定のステージのデジタル出力をフィルタリングするためのプログラマブル手段と、ＭＡＳＨ ＡＤＣのさらなるステージの推定される伝達関数応答と、判定される等化フィルタ応答とに基づいて、プログラマブル手段の係数を算出するための手段とを備える。

実施例１９において、上記実施例のいずれか１つは、ＭＡＳＨ ＡＤＣのさらなるステージを測定するための手段と、推定される伝達関数応答を判定するための手段であって、当該手段が、測定から、ＭＡＳＨ ＡＤＣのさらなるステージの実際の信号伝達関数を推定する手段とをさらに含むことができる。

実施例２０において、上記実施例のいずれか１つは、プログラマブルフィルタの係数を算出するための手段が、システムの望ましい信号伝達関数応答と、ＭＡＳＨ ＡＤＣの信号経路内の伝達関数とから、判定される等化フィルタ応答を判定するための手段と、ＭＡＳＨ ＡＤＣのさらなるステージの推定される伝達関数応答と、判定される等化フィルタ応答とを結合するための手段とを備えることをさらに含むことができる。

他の実施記録、変形、および用途

セルラー電気通信用に一般に用いられる無線周波数（ＲＦ）帯域は、２Ｇ／３Ｇ／４Ｇプラットフォーム用の３５〜７５ＭＨｚから、今日のロングタームエボリューション（ＬＴＥ）用の１００〜２００ＭＨｚに増大しており、緩和された画像除去フィルタリングに対する要望は、直接中間周波数（ＩＦ）サンプリング周波数を３００＋ＭＨｚまで推し進めている。いくつかの実施形態では、デジタル量子化ノイズ除去および等化機能は、±１．０Ｖ／１．８Ｖ電源からの結合消費電力９３０ｍＷで、４６５ＭＨｚの信号帯域で６９ｄＢのＤＲを達成する連続時間（ＣＴ）マルチステージノイズ整形（ＭＡＳＨ）ＡＤＣ集積回路で用いることができる。ＡＤＣ集積回路は、２８ｎｍのＣＭＯＳに組み入れることができ、４６５ＭＨｚの信号帯域で、ピーク６４ｄＢのＳＮＤＲ、小信号用ノイズスペクトル密度（ＮＳＤ）−１５６ｄＢＦＳ／Ｈｚ、および効果尺度（ＦＯＭ）１５６ｄＢを達成する。８ＧＨｚのサンプリングレートおよび信号帯域４６５ＭＨｚで、オーバーサンプリングレート（ＯＳＲ）は、８．６である。１−２ＭＡＳＨアーキテクチャは、低ＯＳＲでの積極的なノイズ整形を達成するために選択され得る。また、低次サブループを用いることは、全体ＡＤＣ全体の強健性に寄与する。第１ステージは、低ＯＳＲシナリオを下回る所与の熱ノイズ要求に対して、増幅器の電力を最低限にするための１次変調器であることができる。第１ステージは、アクティブＲＣ積分器と、１７レベルのフラッシュＡＤＣ（ＦＬＡＳＨ１）と、電流ステアリングＤＡＣ（ＩＤＡＣ１）と、容量性ＤＡＣ（ＣＤＡＣ１）とを含むことができる。ＣＤＡＣ１は、高速な直接フィードバック（ＤＦＢ）ループを組み入れて、選択されたＦＬＡＳＨ−ＩＤＡＣタイミングに関連する過剰なループ遅延を補償する。差動２００ΩのＲ１Ｕおよび６２５ｕＡのＩＤＡＣ １ＬＳＢは、２Ｖの差動ｐ−ｐ入力フルスケールを設定することができる。ディザーブロックは、ＦＬＡＳＨ１の出力に、１ビットの１／２ＬＳＢディザー信号を付加する。第１ステージの量子化残余は、Ｒ２１および電流ステアリングＤＡＣ（ＩＤＡＣ２Ａ）を介して、第２ステージに注入される。Ｒ２１は、オールパスＲＣ格子フィルタとして組み入れられて、正確な相互コンダクタンスと、ＦＬＡＳＨ１〜ＩＤＡＣ２Ａ経路を通過する遅延に略整合する群遅延との両方を提供する。そして、残余の電流は、２次の第２ステージによってデジタル化される。第２ステージは、アクティブＲＣ共振器と、１７レベルのフラッシュＡＤＣ（ＦＬＡＳＨ２）と、電流ステアリングＤＡＣ（ＩＤＡＣ２ＢおよびＩＤＡＣ３）と、ＤＦＢループを提供するために用いられる容量性ＤＡＣ（ＣＤＡＣ２）とで構成される。第２ステージは、フィードバックトポロジーを用いて、ＳＴＦピーキングを最低限にし、第２ステージの入力フルスケールをスケールダウンして、ステージ間のゲイン６を提供し、全量子化ノイズフロアを最小限にすると同時に、第１ステージの残余物が第２ステージを飽和させることを防止する。両方のステージのデジタル出力Ｖ１およびＶ２は、さらなる処理のためにデジタルバックエンドに送られる。１０タップのプログラマブルＦＩＲフィルタ（ＤＮＣＦ）は、４倍でのデシメーション（ＤＥＣ）の後に、デジタル量子化ノイズ除去および等化を組み込むことができる。ＤＮＣＦ係数は、組み込まれたスタートアップ時の較正フェーズ中に、オフチップＬＭＳアルゴリズムを用いて生成され得る。

いくつかのケースでは、デルタシグマＡＤＣの後は、一般的には、高周波数ノイズを取り除き、必要とされるより高い分解能およびより低いデータ転送率で変換された信号を提供するデシメーションフィルタが続く。デジタルノイズ除去フィルタは、これらのデシメーションフィルタの後に組み入れられてもよく、またあらゆる一般性を失うことなく、等化フィルタは、依然としてデジタルノイズ除去フィルタの一部にされ得る。

本明細書における多くの実施例は、２ステージのＭＡＳＨ ＡＤＣを示す。ＭＡＳＨ ＡＤＣが２つを上回るステージを要し、第１ステージからのみならず、他のステージからの量子化ノイズも同様に除去する必要がある用途があり得る。また、記載された方法は、プログラマブルフィルタが対応するノイズ除去経路で利用可能である限り、それらのケースに適用可能である。

本明細書に記載された実施形態は、連続時間ＭＡＳＨ ＡＤＣ（連続時間回路を用いるもの）、離散時間ＭＡＳＨ ＡＤＣ（スイッチトキャパシタ回路を用いるもの）、またはハイブリッド連続時間および離散時間ＭＡＳＨ ＡＤＣに適用可能である。

ここで記載された実施形態は、ノイズ除去が信号およびノイズの両方の経路上にプログラマブルフィルタを含む場合に特に適用可能である。信号およびノイズの両方の経路上にプログラマブルデジタルフィルタを有することによって、フィルタ応答修正が、両方の経路で共通になされ得ることを確実にする。除去において、一方の経路上に固定されたフィルタを用いる場合、その経路に対して別個の専用等化フィルタが組み入れられてもよく、一方で、他方の経路で用いられたプログラマブルフィルタが更新されて、伝達関数を、フルシステムＳＴＦ（それによって依然として省スペースおよび省電力の恩恵を受ける）を達成するＥＱＦと結合することができる。量子化ノイズ除去は、概して最初の２ステージの出力部で行われるが、第３のまたはその後のステージについては行われない場合がある。量子化ノイズ除去および等化の結合は、依然として第１および第２ステージのそれぞれの出力をフィルタリングするプログラマブルフィルタについて行うことができる。

一例では実施形態、図面の任意の数の電気回路を、関連する電子装置の基板に組み込んでもよい。基板は、電子装置の内部電子システムのさまざまなコンポーネントを保持することができ、さらには、他の周辺機器にコネクタを提供することができる汎用回路基板であることができる。より具体的には、基板は、それによってシステムの他のコンポーネントが電気通信できる電気接続を提供することができる。任意の好適なプロセッサ（デジタル信号プロセッサ、マイクロプロセッサ、支援チップセット等を含む）、コンピュータ可読非一時的メモリ素子等は、特定の構成の要望、処理要求、コンピュータ設計等に基づいて、基板に好適に連結され得る。他のコンポーネント、例えばトランスミッタ、受信機、トランシーバ、プロセッサ、外部記憶装置、追加のセンサ、オーディオ／ビデオディスプレイ用コントローラ、および周辺装置が、プラグインカードとして、ケーブルを介して基板に取り付けられてもよく、または基板自体に組み込まれてもよい。さまざまな実施形態では、本明細書に記載された機能性は、これらの機能を支援する構造体に配置された１つ以上の構成可能な（例えば、プログラマブルな）素子内部で稼働するソフトウェアまたはファームウェアとして、エミュレーション形式で組み入れられてもよい。エミュレーションを提供するソフトウェアまたはファームウェアは、プロセッサがそれらの機能性を実行することを可能にする命令を含む非一時的コンピュータ可読記憶葉体上に備えられてもよい。

別の例の実施形態では、図面の電気回路は、独立型モジュール（例えば、特定の用途または機能を行うように構成された関連コンポーネントおよび回路構成を備える装置）として組み入れられてもよく、またはプラグインモジュールとして、電子装置の特定用途向けハードウェアに組み入れられてもよい。ことに留意すべきである。本開示の特定の実施形態は、システムオンチップ（ＳＯＣ）パッケージに、部分的にまたは全体的に容易に含まれ得る。ＳＯＣは、コンピュータまたは他の電子システムのコンポーネントを、単一のチップに組み込むＩＣの代表例である。デジタル、アナログ、混合信号、および多くの場合無線周波数機能を包含する場合があり、それらのすべては、単一のチップ基板上に設けられてもよい。他の実施形態は、単一の電子パッケージ内部に位置して電子パッケージを通して互いに対して密接に相互作用する複数の別個のＩＣを備えるマルチチップモジュール（ＭＣＭ）を含み得る。さまざまな他の実施形態では、デジタルフィルタは、特定用途向けｈ数隻回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、および他の半導体チップ内の１つ以上のシリコンコアに組み入れられてもよい。

また、本明細書において略述された仕様、寸法、および関係（例えば、プロセッサの数、論理動作等）のすべてが、事例および教示のみを目的として提供されていることに留意しなければならない。そのような情報は、本開示の本質から、または添付の請求項の範囲から逸脱することなく、大幅に変えられてもよい。本仕様は、１つの非制限的な例にのみ適用され、ゆえにこれらはそのように解釈されるべきである。前述の記載では、実施形態の例は、特定のプロセッサおよび／またはコンポーネント配置を参照して記載されてきた。添付の請求項の範囲から逸脱することなく、そのような実施形態にさまざまな修正および変更がなされてもよい。ゆえに、本記載および図面は、制限的な意味ではなく、例示として見なされるものである。

デジタルノイズ除去および等化のための本アーキテクチャは、ＭＡＳＨ ＡＤＣが用いられるような、高速で、連続的な時間かつ高精度な用途に特に好適である。本アーキテクチャから大きな恩恵を受けることができる用途は、計装、試験、分光分析装置、軍事目的、レーダー、有線または無線通信、携帯電話（特に、規格がより高速な通信を推進しているため）、および基地局を含む。

明細書で提供された数々の例、相互作用は、２つ、３つ、４つ、またはそれ以上の電気コンポーネントの観点から記載されている場合があることに留意すべきである。しかしながら、このことは、明確さおよび例示のみを目的としてなされている。本システムは、任意の好適な方法で統合され得ることが理解されるべきである。同様の設計の代替案に従って、図面において図示されたコンポーネント、モジュール、および素子のいずれかを、さまざまな可能な構成において結合してもよく、それらのすべては、明らかに本明細書の幅広い範囲内である。あるケースでは、限定された数の電気素子のみを参照することによって、所与のフローのセットの機能性の１つ以上を説明することがより容易である場合がある。図面の電気回路およびその教示は、容易に拡大縮小され、数多くのコンポーネントに加えて、より複雑／高度な配置および構成を収容することができることが理解されるべきである。ゆえに、提供された例は、場合によっては無数の他のアーキテクチャに適用される電気回路の範囲を制限するか、またはその幅広い教示を抑圧するべきではない。

本明細書において、「１つの実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「例示の実施形態（ｅｘａｍｐｌｅ ｅｍｂｏｄｉｍｅｎｔ）」、「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「別の実施形態（ａｎｏｔｈｅｒ ｅｍｂｏｄｉｍｅｎｔ）」、「いくつかの実施形態（ｓｏｍｅ ｅｍｂｏｄｉｍｅｎｔ）」、「さまざまな実施形態（ｖａｒｉｏｕｓ ｅｍｂｏｄｉｍｅｎｔ）」、「他の実施形態（ｏｔｈｅｒ ｅｍｂｏｄｉｍｅｎｔ）」、「代替の実施形態（ａｌｔｅｒｎａｔｉｖｅ ｅｍｂｏｄｉｍｅｎｔ）」等に含まれるさまざまな特徴（例えば、素子、構造、モジュール、コンポーネント、ステップ、動作、特性等）に対する言及は、あらゆるそのような特徴は、本開示の１つ以上の実施形態に含まれるが、同じ実施形態において結合されてもよく、または必ずしもそうでない場合があることに留意すべきである。

また、デジタルノイズ除去および等化に関する機能、例えば図５、９、および１０Ａ〜Ｃに示された工程は、図４Ｂおよび１１に図示されたシステムによって、またはその内部で実行され得る可能な機能のいくつかのみを例示することに留意することが重要である。これらの動作のいくつかは、適切な場合には削除または除去されてもよく、またはこれらの動作は、本開示の範囲から逸脱することなく、大幅に修正または変更されてもよい。加えて、これらの動作のタイミングは、大幅に改変されてもよい。前出の動作フローは、事例および議論の目的で提供されている。任意の好適な配置、時系列、構成、およびタイミングの機構は、本開示の教示から逸脱することなく提供されてもよい点において、本明細書に記載された実施形態によって相当な柔軟性が提供される。

当業者においては、数々の他の変更、置換、変形、改変、および修正が確認されてもよく、本開示は、すべてのそのような変更、置換、変形、改変、および修正を、添付の請求項の範囲内に入るとして網羅することが意図される。上述の機器のすべての任意の特徴が、本明細書に記載された方法または工程に対して組み込まれてもよく、また実施例における仕様は、１つ以上の実施形態のどこにでも用いてもよいことに留意すべきである。

Claims (20)

1. マルチステージノイズ整形アナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）を有するシステムのためのデジタル量子化ノイズ除去および等化のための方法であって、
   前記ＭＡＳＨ ＡＤＣにおける特定のステージのデジタル伝達関数応答を判定することと、
   等化フィルタ応答を判定することと、
   前記デジタル伝達関数応答と前記等化フィルタ応答とを、結合デジタルフィルタに結合することと、
   を含む、方法。
2. 前記ＭＡＳＨ ＡＤＣにおける異なるステージのデジタル出力を、前記結合デジタルフィルタによってフィルタリングすることをさらに含む、請求項１に記載の方法。
3. 前記特定のステージの前記デジタル伝達関数が、前記特定のステージの実際の信号伝達関数を推定するデジタル信号伝達関数である、請求項１に記載の方法。
4. 前記特定のステージの前記デジタル伝達関数が、前記特定のステージの実際のノイズ伝達関数を推定するデジタルノイズ伝達関数である、請求項１に記載の方法。
5. 前記ＭＡＳＨ ＡＤＣを有する前記システムのための望ましい信号伝達関数応答を判定することをさらに含む、請求項１に記載の方法。
6. 前記等化フィルタ応答を判定することが、前記ＭＡＳＨ ＡＤＣの信号経路内の望ましい信号伝達関数応答と伝達関数とに基づいて、前記等化フィルタ応答を判定することを含む、請求項１に記載の方法。
7. 前記デジタル伝達関数応答と前記等化フィルタ応答とを結合することが、
   前記結合デジタルフィルタのフィルタ係数を判定するために、ある時間領域で前記デジタル伝達関数応答と前記等化フィルタ応答とのたたみ込みを作ることを含む、請求項１に記載の方法。
8. 前記結合デジタルフィルタのフィルタ係数を、プログラマブル有限インパルス応答フィルタに書き込むことをさらに含む、請求項１に記載の方法。
9. デジタル量子化ノイズ除去および等化を有するシステムであって、
   マルチステージノイズ整形アナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）と、
   前記ＭＡＳＨ ＡＤＣの特定のステージの伝達関数応答を推定するための回路構成と、
   前記ＭＡＳＨ ＡＤＣのさらなるステージをフィルタリングするためのプログラマブルフィルタと、
   前記推定される伝達関数応答と、判定される等化フィルタ応答とに基づいて、前記プログラマブルフィルタの係数を算出するための論理と、
   を含む、システム。
10. 前記ＭＡＳＨ ＡＤＣが、連続時間ＭＡＳＨ ＡＤＣである、請求項９に記載のシステム。
11. 前記ＭＡＳＨ ＡＤＣが、少なくとも第１ステージと、後続の第２ステージとを備え、
    前記特定のステージが、前記ＭＡＳＨ ＡＤＣにおける前記後続の第２ステージであり、
    前記伝達関数応答を推定するための前記回路構成が、ＭＡＳＨ ＡＤＣの前記後続の第２ステージの測定を行い、デジタル信号伝達関数応答を、前記推定される伝達関数応答として判定する回路構成を備え、当該回路構成が、前記測定から、ＭＡＳＨ ＡＤＣの前記後続の第２ステージの実際の信号伝達関数を推定する、請求項９に記載のシステム。
12. 前記ＭＡＳＨ ＡＤＣが、少なくとも第１ステージと、後続の第２ステージとを備え、
    前記特定のステージが、前記ＭＡＳＨ ＡＤＣにおける前記第１ステージであり、
    前記伝達関数応答を推定するための前記回路構成が、ＭＡＳＨ ＡＤＣの前記第１ステージの測定を行い、デジタルノイズ伝達関数応答を、前記推定される伝達関数応答として判定するための回路構成を備え、当該回路構成が、前記測定から、ＭＡＳＨ ＡＤＣの前記第１ステージの実際のノイズ伝達関数を推定する、請求項９に記載のシステム。
13. 前記プログラマブルフィルタが、最終デジタル出力についての前記ＭＡＳＨ ＡＤＣの前記ステージからの結果を結合する前に、前記他のステージによって生成されたデジタル出力を保有する、請求項９に記載のシステム。
14. 前記プログラマブルフィルタの係数を算出するための前記論理が、前記システムの望ましい信号伝達関数応答と、前記ＭＡＳＨ ＡＤＣの信号経路内の伝達関数とから、前記判定される等化フィルタ応答を判定するための論理を含む、請求項９に記載のシステム。
15. 前記プログラマブルフィルタの係数を算出するための前記論理が、前記推定される伝達関数応答と、前記判定される等化フィルタ応答とを、単一のデジタルフィルタに結合することを含む、請求項９に記載のシステム。
16. 前記プログラマブルフィルタが、プログラマブル有限インパルス応答フィルタである、請求項１に記載のシステム。
17. 前記算出された係数を、前記プログラマブル有限インパルス応答フィルタに書き込むための論理である、請求項１６に記載のシステム。
18. デジタル量子化ノイズ除去および等化を有する機器であって、
    マルチステージノイズ整形アナログ・デジタル変換器（ＭＡＳＨ ＡＤＣ）と、
    前記ＭＡＳＨ ＡＤＣの特定のステージのデジタル出力をフィルタリングするためのプログラマブル手段と、
    前記ＭＡＳＨ ＡＤＣのさらなるステージの推定される伝達関数応答と、判定される等化フィルタ応答とに基づいて、前記プログラマブル手段の係数を算出するための手段と、
    を備える、機器。
19. ＭＡＳＨ ＡＤＣの前記さらなるステージを測定するための手段と、
    前記推定される伝達関数応答を判定するための手段であって、当該手段が、前記測定から、ＭＡＳＨ ＡＤＣの前記さらなるステージの実際の信号伝達関数を推定する、手段と、
    をさらに備える、請求項１８に記載の機器。
20. 前記プログラマブルフィルタの係数を算出するための手段が、
    前記システムの望ましい信号伝達関数応答と、前記ＭＡＳＨ ＡＤＣの信号経路内の伝達関数とから、前記判定される等化フィルタ応答を判定するための手段と、
    前記ＭＡＳＨ ＡＤＣの前記さらなるステージの前記推定される伝達関数応答と、前記判定される等化フィルタ応答とを結合するための手段と、
    を備える、請求項１８に記載の機器。