JP2017199888A - Semiconductor device manufacturing method and semiconductor device - Google Patents
Semiconductor device manufacturing method and semiconductor device Download PDFInfo
- Publication number
- JP2017199888A JP2017199888A JP2016092184A JP2016092184A JP2017199888A JP 2017199888 A JP2017199888 A JP 2017199888A JP 2016092184 A JP2016092184 A JP 2016092184A JP 2016092184 A JP2016092184 A JP 2016092184A JP 2017199888 A JP2017199888 A JP 2017199888A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- cutting
- mold
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W72/0198—
-
- H10W74/00—
-
- H10W90/756—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Punching Or Piercing (AREA)
Abstract
【課題】リード連結部の切断時に発生する樹脂部の欠けを抑制し、品質の向上を図ることができるようにする。【解決手段】チップ単位のチップ実装領域が複数連結された集合リードフレーム1を用い、この集合リードフレーム1に半導体チップ3を搭載すると共に、これら半導体チップ3をリード7aに電気的に接続する工程、上記半導体チップ3及びリード7aをチップ実装領域毎に封止し、各リード7aの一部が端子として端部に露出かつ突出し、それぞれのチップ実装領域との間がリード連結部7で連結された複数のモールド中間体を形成する工程と、各モールド中間体間のリード連結部7の例えば上面に加工溝8を形成する工程、各モールド中間体間のリード連結部7を加工溝8が形成されていない面から切断して個々の半導体装置を切り出す工程を含む。【選択図】図1PROBLEM TO BE SOLVED: To suppress the chipping of a resin part which occurs when cutting a lead connecting part and to improve the quality. A step of using a collective lead frame 1 in which a plurality of chip mounting areas for each chip are connected, mounting a semiconductor chip 3 on the collective lead frame 1, and electrically connecting these semiconductor chips 3 to leads 7a. The semiconductor chip 3 and the leads 7a are sealed in each chip mounting region, a part of each lead 7a is exposed and protrudes at an end as a terminal, and each chip mounting region is connected by a lead connecting portion 7. A step of forming a plurality of mold intermediates, a step of forming a processed groove 8 on, for example, the upper surface of the lead connecting portion 7 between the mold intermediates, and a processed groove 8 forming the lead connecting portion 7 between the mold intermediates. It includes a step of cutting out individual semiconductor devices by cutting from a surface which is not formed. [Selection diagram] Fig. 1
Description
本発明は半導体装置の製造方法及び半導体装置、特に樹脂パッケージの底面等から端子が露出する半導体装置の製造方法及び半導体装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device, and more particularly to a semiconductor device manufacturing method and a semiconductor device in which terminals are exposed from the bottom surface of a resin package.
近年、携帯電話、スマホ、タブレット等の通信機器等の小型化だけでなく、センサ搭載数の増加等で車載電子機器の小型化も進められており、特に車載電子機器では、高い実装信頼性を維持しながら、所定空間に搭載できる部品を作る必要があり、このために、ショートリードを具備した半導体装置が使用される。 In recent years, not only miniaturization of communication devices such as mobile phones, smartphones, tablets, etc., but also miniaturization of in-vehicle electronic devices has been promoted due to an increase in the number of sensors mounted. In particular, in-vehicle electronic devices have high mounting reliability. It is necessary to make a component that can be mounted in a predetermined space while maintaining it, and for this purpose, a semiconductor device having a short lead is used.
この種の半導体装置においては、実装する際の容易性、信頼性を担保するために、リードと封止樹脂との間にスタンドオフを持たせており、このスタンドオフの形成には、封止シートが用いられる。この封止シートは、半導体チップが搭載された状態のリードフレームの少なくともリードの底面に密着し、かつ各リード間に流入する封止樹脂部分では僅かに樹脂側へ入り込むことで、このリード等の底面に封止樹脂が回り込まないように保護すると共に、リードの底面と封止樹脂(封止体)との間に所望の高さのスタンドオフを形成する。 In this type of semiconductor device, a standoff is provided between the lead and the sealing resin in order to ensure ease of mounting and reliability. A sheet is used. This sealing sheet is in close contact with at least the bottom surface of the lead of the lead frame on which the semiconductor chip is mounted, and slightly enters the resin side at the sealing resin portion flowing between the leads. In addition to protecting the sealing resin from entering the bottom surface, a stand-off having a desired height is formed between the bottom surface of the lead and the sealing resin (sealing body).
図4及び図5に、従来の半導体装置の1例が示されており、これらの図において、符号の1はリードフレーム(ダイパット)、2はリード、3は半導体チップ、4は半導体チップ3とリード2を接続するボンディングワイヤ、5は封止樹脂である。この半導体装置は、ショートリードを具備した半導体装置であり、図5に示されるように、各リード2の一部が封止体の両側の端部(周縁部)に露出して配置され、これらがスタンドオフを持つ外部端子となる。
4 and 5 show an example of a conventional semiconductor device. In these drawings,
即ち、上記半導体装置の製造においては、半導体チップ3がリードフレーム1に搭載され、リード2と半導体チップ3をワイヤ4で接続し、複数のリード2のそれぞれの裏面と樹脂成形金型の下金型面に載置した封止用シートとを密着させた状態として樹脂封止が行われる。これにより、各リード2の裏面に封止用樹脂が付着するのを防ぐことができる。また、封止用樹脂の注入時に、各リード2を封止用シートにめり込ませておくことにより、樹脂封止後に、封止体の裏面から各リード2が僅かに突出した状態となるスタンドオフが確保される。
That is, in the manufacture of the semiconductor device, the
更に、この樹脂封止時には、樹脂成形金型の上金型面に離形用シートを配置することも行われており、この離形用シートは、封止用シートと同様、各リード2の表面に封止用樹脂が付着することを防ぐことができる。また、封止用樹脂の注入時に各リード2を離形用シートにめり込ませておくことにより、樹脂封止後に封止体の表面から各リード2が僅かに突出した状態となる。
Furthermore, at the time of this resin sealing, a release sheet is also arranged on the upper mold surface of the resin molding die, and this release sheet is similar to the sealing sheet. It is possible to prevent the sealing resin from adhering to the surface. Further, by inserting each
また、半導体装置の製造は、上記各リード2を含むリードフレーム1が複数、連結・配置された集合リードフレームを用いて行われ、複数の半導体チップ3を搭載しそれぞれを樹脂封止した後の集合体を切断金型に配置し、半導体装置単位の各封止体の間のリード連結部(リード2が繋がる部分)や吊りリード(連結部)を切断パンチで切断することにより、図4,図5で示した個々の半導体装置(パッケージ)が製作される。
Further, the semiconductor device is manufactured using a collective lead frame in which a plurality of
しかしながら、従来の半導体装置の製造では、図5に示されるように、封止体において、各リード2の間、又はリード2の側面に充填される樹脂部の表面(上面)等に欠け6が生じるという問題があった。
即ち、樹脂封止の際には、上述したように、離形用シートや封止シートが用いられることから、樹脂成形状態がばらつき、例えば図5のように、僅かな凹部(段差)d等ができ、この樹脂凹部が切断金型の受け部で良好に支持されないことで、樹脂部の欠け6が発生する。この樹脂部の欠け6は、リード切断方向に関わらず発生する。
電気的接続の端子として機能する各リード2間の樹脂部欠け6は、半導体装置の信頼性を低下させる。
However, in the manufacture of the conventional semiconductor device, as shown in FIG. 5, in the sealing body, the chip 6 is not formed between the
That is, as described above, since the release sheet or the sealing sheet is used for resin sealing, the resin molding state varies. For example, as shown in FIG. The resin recess is not favorably supported by the receiving part of the cutting die, and the resin part chipping 6 occurs. This chip 6 in the resin portion occurs regardless of the lead cutting direction.
Resin portion chipping 6 between each
本発明は上記問題点に鑑みてなされたものであり、その目的は、リード連結部の切断時に発生する樹脂部の欠けを抑制し、品質の向上を図ることができる半導体装置の製造方法及び半導体装置を提供することにある。 The present invention has been made in view of the above-described problems, and a purpose thereof is to suppress a chipping of a resin portion that occurs at the time of cutting a lead connecting portion, and to improve a quality of a semiconductor device manufacturing method and a semiconductor To provide an apparatus.
上記目的を達成するために、請求項1の発明に係る半導体装置の製造方法は、チップ単位のチップ実装領域が複数連結された集合リードフレームを用い、この集合リードフレームの複数の上記チップ実装領域の所定部位に半導体チップを搭載すると共に、これら半導体チップをリードに電気的に接続するチップ実装工程と、上記半導体チップ及びリードをチップ実装領域毎に封止し、このリードの一部が端部に露出し、それぞれのチップ実装領域との間がリード連結部で連結される複数のモールド中間体を形成する中間体形成工程と、上記モールド中間体間のリード連結部の切断方向の反対の面に加工溝を形成する溝形成工程と、上記モールド中間体間のリード連結部を上記加工溝が形成されていない面から切断して個々の半導体装置を切り出す切断工程と、を含んでなることを特徴とする。
請求項2の発明に係る半導体装置の製造方法は、上記集合リードフレームのリード連結部の加工溝は、回転ブレードによって形成し、上記各モールド中間体間のリード連結部の切断は、打ち抜き金型を用いた切断パンチにて行うことを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the invention of
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the processing groove of the lead connecting portion of the collective lead frame is formed by a rotating blade, and the cutting of the lead connecting portion between the mold intermediates is performed by a punching die. It is characterized by performing with a cutting punch using.
請求項3の発明に係る半導体装置は、複数のリードを含むリードフレームと、このリードフレームに実装された半導体チップと、上記リードの一部を端子として端部から突出かつ露出させると共に、この端子間を樹脂で埋める状態として、上記半導体チップを樹脂封止してなる樹脂封止体と、上記端子及びこの端子間の樹脂からなり、上記樹脂封止体の端部から突出かつ露出する突出部であって、その上下面のいずれか一方の端部に上記端子の延出方向に直交する方向に延出する段差が形成された端子部と、を含んでなることを特徴とする。 According to a third aspect of the present invention, there is provided a semiconductor device comprising: a lead frame including a plurality of leads; a semiconductor chip mounted on the lead frame; and a part of the lead protruding and exposed from an end portion as a terminal. A resin encapsulant formed by resin-sealing the semiconductor chip as a state in which the space is filled with resin, and a projecting portion that is composed of the terminal and a resin between the terminals, and projects and is exposed from an end of the resin encapsulated body. And the terminal part by which the level | step difference extended in the direction orthogonal to the extension direction of the said terminal was formed in the any one edge part of the upper and lower surfaces is characterized by the above-mentioned.
上記の構成によれば、集合リードフレームに設けられた各チップ実装領域の所定部位に半導体チップを搭載し、半導体チップをリードに電気的に接続し、更にこの半導体チップ及びリードをチップ実装領域毎に封止することで、各リードの一部が端子として封止体の端部(例えば底面及び側面)に露出し、それぞれのチップ実装領域との間がリード連結部で連結される複数のモールド中間体が形成される。そして、この複数のモールド中間体間のリード連結部(リードが繋がる部分)の切断方向反対の面に、樹脂部の欠けを防止するための加工溝を形成し、このモールド中間体間のリード連結部を加工溝が形成されていない面から切断すれば、個々の半導体装置を製作することができる。
また、得られた半導体装置としての樹脂封止体には、その端部から端子部(リードの一部から構成された部分)が突出かつ露出し、この端子部の上下面のいずれか一方に段差が形成される。
According to the above configuration, the semiconductor chip is mounted on a predetermined portion of each chip mounting region provided in the collective lead frame, the semiconductor chip is electrically connected to the lead, and the semiconductor chip and the lead are further connected to each chip mounting region. As a result, a part of each lead is exposed as a terminal at the end (for example, bottom surface and side surface) of the sealing body, and a plurality of molds are connected to each chip mounting region by a lead connecting portion. An intermediate is formed. Then, a processed groove for preventing chipping of the resin portion is formed on the surface opposite to the cutting direction of the lead connecting portion (portion where the leads are connected) between the plurality of mold intermediates, and the lead connecting between the mold intermediates Individual semiconductor devices can be manufactured by cutting the part from the surface where the processing groove is not formed.
Moreover, in the resin sealing body as the obtained semiconductor device, a terminal portion (a portion constituted by a part of the lead) protrudes and is exposed from an end portion thereof, and is formed on either the upper or lower surface of the terminal portion. A step is formed.
本発明の半導体装置の製造方法によれば、リード連結部の切断時に発生する樹脂部の欠けを抑制し、半導体装置の品質の向上を図ることが可能となる。
また、本発明の半導体装置によれば、封止体の側面の底面側から端子部が突出するように構成されているため、突出した端子部が実装基板の変形に追従することによって、高い信頼性を達成することができるという効果がある。
According to the method for manufacturing a semiconductor device of the present invention, it is possible to suppress chipping of the resin portion that occurs when the lead connecting portion is cut, and to improve the quality of the semiconductor device.
Further, according to the semiconductor device of the present invention, since the terminal portion is configured to protrude from the bottom surface side of the side surface of the sealing body, the protruding terminal portion follows the deformation of the mounting substrate, thereby providing high reliability. There is an effect that sex can be achieved.
図1(A),(B)に、実施例の半導体装置の製造方法におけるリード連結部の切断の様子が示され、図2及び図3に、製造後の半導体装置の構成が示されている。各図において、符号の1はリードフレーム(ダイパッド)、3半導体チップ、4はボンディングワイヤ、5は封止樹脂、7はリードフレーム1の一部からなるリード連結部、7aは各リード、8は加工溝、9は端子部、5aはこの端子部9の樹脂、9Dは段差、12は打ち抜き金型、13は切断パンチである。
半導体装置の製造では、チップ単位のチップ実装領域が複数、連結・配列された集合リードフレーム1が用いられ、この集合リードフレーム1では、複数のリード7aを規則的に配列したリード連結部7がチップ実装領域間において繋がる状態で配置されている。
FIGS. 1A and 1B show a state of cutting the lead connecting portion in the semiconductor device manufacturing method of the embodiment, and FIGS. 2 and 3 show the configuration of the semiconductor device after manufacturing. . In each of the drawings,
In the manufacture of a semiconductor device, a
半導体装置の製造は、リード7aを有するリードフレーム1にチップ実装領域毎に半導体チップ3を実装するチップ実装工程、上記各リード7aの一部が端子部9となるようにモールド中間体を形成する中間体形成工程、各モールド中間体間のリード連結部7の上下のいずれか一方の面に加工溝8を形成する溝形成工程、複数のモールド中間体間(それぞれの間)のリード連結部7を加工溝8が形成されていない面から切断する切断工程を有する。
In the manufacture of the semiconductor device, a chip mounting step of mounting the
例えば、上記チップ実装工程では、チップ実装を行う半導体製造装置のステージ上に、チップ搭載部(ダイパッド)、このチップ搭載部の周囲に配置されたリード連結部7及びチップ搭載部を接続する吊りリードを有するリードフレーム1が配置される。上記のチップ搭載部及び吊りリードは、必要に応じてハーフエッチング加工を施すこともできる。そして、このリードフレーム1のチップ搭載部に、半導体チップ3の裏面が接続されると共に、この半導体チップ3の表面の電極パッドと各リード7aとが導電性のボンディングワイヤ4により接続される。
For example, in the chip mounting process, a chip mounting portion (die pad), a
上記中間体形成工程では、上型と下型からなり、この上型と下型との間に形成されたキャビティ内に樹脂を注入するためのゲート部を有する樹脂成形金型を準備し、この樹脂成形金型の下型上に封止用シート、上型の内面に離型用シートを介してリードフレーム1を挟持する。そして、ゲート部からキャビティ内へ封止用樹脂を注入することにより、上記半導体チップ3、リード7a、上記チップ搭載部の一部を封止した封止(モールド)体、即ちモールド中間体を形成する。このモールド中間体では、図2のように、最終的な端子部9となるリード7aが封止体の両側面の底面側から水平方向に突出かつ露出しており、このリード7aは、図3にも示されるように、樹脂5a間に挟まれた(各リード7a間に樹脂5aが挟まれた)ものとなる。
In the intermediate forming step, a resin molding die having a gate part for injecting resin into a cavity formed between the upper mold and the lower mold and having an upper mold and a lower mold is prepared. The
上記溝形成工程では、リードフレーム1の半導体チップ3を搭載した側の面を上とすると、モールド中間体間のリード連結部7の上面に、厚み方向の加工溝8を回転ブレード等で加工する。図1に示されるように、実施例の加工溝8は、切断パンチ13の両端の位置に合わせて2箇所形成される。この加工溝8は、各種の形状とすることができ、例えば切断パンチ13の幅の大きさの1箇所の溝としてもよい。
In the groove forming step, when the surface of the
上記切断工程では、図1(A)に示されるように、打ち抜き金型12の所定位置に、上記溝形成工程後のモールド集合体を配置し、モールド中間体(封止体)のそれぞれの間のリード連結部7に加工溝8が設けられていない方向から切断(抜き打ち)パンチ13を進入させ、複数のリード7aが配列されたリード連結部7を切断することにより、半導体装置(パッケージ)が個片化される。
In the cutting step, as shown in FIG. 1 (A), the mold assembly after the groove forming step is disposed at a predetermined position of the punching die 12, and between the mold intermediate bodies (sealing bodies). By cutting (punching) punch 13 from the direction in which
上記の加工溝8は、切断パンチ13からモールド中間体のリード連結部7に加わる負荷を低減させ、従来のような樹脂部の欠け(6)の発生を抑制することができ、打ち抜き品質、ひいては半導体装置の品質を向上させるという利点がある。また、樹脂部の欠けが発生する場合でも、図1(B)の矢示30で示されるように、切断パンチ13が切断面に対して鈍角(従来は直角)で入ることになり、チッピングの抜ける位置を制御することが可能となる。
The processed
なお、樹脂部の欠け(6)を嫌って、半導体装置の完全切断を回転ブレードにて作業することも可能ではあるが、実施例は、打ち抜き用の金型12及び切断パンチ13を用いて一括にて製造できるので、コスト的な競争力、スループット的な競争力を持たせることが可能となる。
Although it is possible to work the complete cutting of the semiconductor device with a rotating blade in dislike of the chipping (6) of the resin portion, the embodiment uses the
図2及び図3は、上述の製造方法によって製作された半導体装置であり、この半導体装置では、樹脂5aとリード7aが交互に配置される端子部9が封止体の端部(底面側)から突出かつ露出する構成となり、この端子部9の先端の上面側には、切断パンチ13の切断により加工溝8の一部が残った段差9Dが設けられる。この突出した端子部9は、実装基板の変形に追従することで、装置としての信頼性が高くなる。
2 and 3 show a semiconductor device manufactured by the above-described manufacturing method. In this semiconductor device, the
上記実施例では、リードフレーム1のリード連結部7の上面(半導体チップ搭載側)に加工溝8を設けたが、この加工溝8を半導体チップ3が搭載されない側の下面に形成し、上面側からリード連結部7を切断するようにしてもよい。
また、実施例は、端子部9が封止体(装置)の両側面から突出するショートリードを備えた構成としたが、端子部が突出せず、リード7aからなる端子が封止体側面の例えば下側の底面と側面に露出するリードレス構成とすることもでき、この場合は、加工溝(8)及び段差(9D)が、図2の封止体において端子部を側面から突出させない状態の底面側に設けられる。
In the above-described embodiment, the processed
Moreover, although the Example was set as the structure provided with the short lead which the
1…リードフレーム、 2,7a…リード、
3…半導体チップ、 4…ボンディングワイヤ、
5…封止樹脂、 5a…樹脂、
6…樹脂欠け、 7…リード連結部、
8…加工溝、 9…端子部、
9D…段差、 12…打ち抜き金型、
13…切断パンチ。
1 ... lead frame, 2,7a ... lead,
3 ... semiconductor chip, 4 ... bonding wire,
5 ... Sealing resin, 5a ... Resin,
6 ... Less resin, 7 ... Lead connecting part,
8 ... Processed groove, 9 ... Terminal part,
9D ... Step, 12 ... Punching die,
13: Cutting punch.
Claims (3)
上記半導体チップ及びリードをチップ実装領域毎に封止し、このリードの一部が端部に露出し、それぞれのチップ実装領域との間がリード連結部で連結された複数のモールド中間体を形成する中間体形成工程と、
上記モールド中間体間のリード連結部の切断方向の反対の面に加工溝を形成する溝形成工程と、
上記モールド中間体間のリード連結部を上記加工溝が形成されていない面から切断して個々の半導体装置を切り出す切断工程と、を含んでなる半導体装置の製造方法。 Using a collective lead frame in which a plurality of chip mounting areas in units of chips are connected, a semiconductor chip is mounted on a predetermined portion of the plurality of chip mounting areas of the collective lead frame, and these semiconductor chips are electrically connected to leads. Chip mounting process;
The semiconductor chip and the lead are sealed in each chip mounting region, and a part of the lead is exposed at the end, and a plurality of mold intermediates are formed which are connected to each chip mounting region by a lead connecting portion. An intermediate forming step,
A groove forming step of forming a processed groove on a surface opposite to the cutting direction of the lead connecting portion between the mold intermediates;
And a cutting step of cutting each semiconductor device by cutting a lead connecting portion between the mold intermediate bodies from a surface where the processing groove is not formed.
このリードフレームに実装された半導体チップと、
上記リードの一部を端子として端部から突出かつ露出させると共に、この端子間を樹脂で埋める状態として、上記半導体チップを樹脂封止してなる樹脂封止体と、
上記端子及びこの端子間の樹脂からなり、上記樹脂封止体の端部から突出かつ露出する突出部であって、その上下面のいずれか一方の端部に上記端子の延出方向に直交する方向に延出する段差が形成された端子部と、を含んでなる半導体装置。
A lead frame including a plurality of leads;
A semiconductor chip mounted on the lead frame;
A resin encapsulant formed by resin-sealing the semiconductor chip as a state in which a part of the lead protrudes and is exposed from an end as a terminal and the space between the terminals is filled with resin,
It is a protrusion part which consists of the said terminal and resin between these terminals, and protrudes and is exposed from the edge part of the said resin sealing body, Comprising: It is orthogonal to the extension direction of the said terminal at either one of the upper-and-lower surface. And a terminal portion formed with a step extending in the direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016092184A JP6663294B2 (en) | 2016-04-30 | 2016-04-30 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016092184A JP6663294B2 (en) | 2016-04-30 | 2016-04-30 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017199888A true JP2017199888A (en) | 2017-11-02 |
| JP6663294B2 JP6663294B2 (en) | 2020-03-11 |
Family
ID=60238301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016092184A Active JP6663294B2 (en) | 2016-04-30 | 2016-04-30 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6663294B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019075174A (en) * | 2019-02-04 | 2019-05-16 | ヤフー株式会社 | Information processing device, information processing method, and information processing program |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077263A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Method for manufacturing resin-encapsulated semiconductor device |
| JP2003100980A (en) * | 2001-09-27 | 2003-04-04 | Hamamatsu Photonics Kk | Semiconductor device and manufacturing method thereof |
| JP2014067750A (en) * | 2012-09-24 | 2014-04-17 | Seiko Instruments Inc | Resin-encapsulated semiconductor device and method of manufacturing the same |
-
2016
- 2016-04-30 JP JP2016092184A patent/JP6663294B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077263A (en) * | 1999-09-01 | 2001-03-23 | Matsushita Electronics Industry Corp | Method for manufacturing resin-encapsulated semiconductor device |
| JP2003100980A (en) * | 2001-09-27 | 2003-04-04 | Hamamatsu Photonics Kk | Semiconductor device and manufacturing method thereof |
| JP2014067750A (en) * | 2012-09-24 | 2014-04-17 | Seiko Instruments Inc | Resin-encapsulated semiconductor device and method of manufacturing the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019075174A (en) * | 2019-02-04 | 2019-05-16 | ヤフー株式会社 | Information processing device, information processing method, and information processing program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6663294B2 (en) | 2020-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7960818B1 (en) | Conformal shield on punch QFN semiconductor package | |
| US11842948B2 (en) | SMDs integration on QFN by 3D stacked solution | |
| US20160056097A1 (en) | Semiconductor device with inspectable solder joints | |
| US10943885B2 (en) | Method for making semiconductor device with sidewall recess and related devices | |
| KR102330402B1 (en) | Semiconductor device and method of manufacturing the same | |
| US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
| KR20150109284A (en) | Semiconductor device and method of manufacturing the same | |
| TWI431738B (en) | Semiconductor device manufacturing method | |
| US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
| US11495523B2 (en) | Lead frame having a die pad with a plurality of grooves on an underside | |
| US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
| JP2005026466A (en) | Semiconductor device and lead frame | |
| JP2013239740A (en) | Semiconductor device | |
| KR102252362B1 (en) | Semiconductor device | |
| CN100397599C (en) | Manufacturing method of lead frame, manufacturing method of semiconductor device, and semiconductor device | |
| US11024563B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6663294B2 (en) | Method for manufacturing semiconductor device | |
| JP6856199B2 (en) | Manufacturing method of semiconductor devices | |
| JP6695166B2 (en) | Lead frame and method for manufacturing semiconductor package | |
| JP2014160855A (en) | Resin encapsulated semiconductor device and manufacturing method of the same | |
| CN103928419A (en) | Lead frame | |
| JP6494465B2 (en) | Manufacturing method of semiconductor device | |
| KR100819794B1 (en) | Lead frame and semiconductor package manufacturing method using the same | |
| US20150097278A1 (en) | Surface mount semiconductor device with additional bottom face contacts | |
| JP2025102522A (en) | Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6663294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |