[go: up one dir, main page]

JP2017195360A - 高さが増加したデータストレージ層を有する抵抗変化型メモリ装置 - Google Patents

高さが増加したデータストレージ層を有する抵抗変化型メモリ装置 Download PDF

Info

Publication number
JP2017195360A
JP2017195360A JP2017006127A JP2017006127A JP2017195360A JP 2017195360 A JP2017195360 A JP 2017195360A JP 2017006127 A JP2017006127 A JP 2017006127A JP 2017006127 A JP2017006127 A JP 2017006127A JP 2017195360 A JP2017195360 A JP 2017195360A
Authority
JP
Japan
Prior art keywords
layer
metal layer
data storage
bottom electrode
storage layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017006127A
Other languages
English (en)
Inventor
仁盛 楊
Jen-Sheng Yang
仁盛 楊
至揚 張
Chih-Yang Chang
至揚 張
晉杰 楊
Chin-Chieh Yang
晉杰 楊
國基 ▲と▼
國基 ▲と▼
Kuo-Chi Tu
昇弘 石
Sheng-Hung Shih
昇弘 石
文定 朱
Wen-Ting Chu
文定 朱
▲ゆ▼文 廖
yu-wen Liao
▲ゆ▼文 廖
クマー シン マニシュ
Kumar Singh Manish
クマー シン マニシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2017195360A publication Critical patent/JP2017195360A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高さが増加したデータストレージ層を有するＲＲＡＭ装置を提供する。【解決手段】本発明は、半導体基板、および、半導体基板上に設置される相互接続構造を有する集積回路に関連する。相互接続構造は、下金属層、下金属層上に設置される中間金属層、および、中間金属層上に設置される上金属層を有する。下金属層の上表面と中間金属層の下表面は、第一距離によって垂直に隔てられる。抵抗変化型メモリ (ＲＲＡＭ)セルが、下金属層と上金属層中に設置される。ＲＲＡＭセルは、可変抵抗を有するデータストレージ層により分離される底部電極と頂部電極を有する。データストレージ層は、第一距離より大きい第二距離で、垂直に延伸する。【選択図】図１

Description

本発明は、高さが増加したデータストレージ層を有する抵抗変化型メモリ装置に関するものである。
現代の多くの電子装置は、データを保存する電子メモリを含む。電子メモリは、揮発性、あるいは、不揮発性があり、揮発性メモリは、電源切断後、その保存データを保存せず、不揮発性メモリは、電源が切断後も、その保存データを保存する。その簡潔な構造とＣＭＯＳロジック互換性プロセス技術のため、抵抗変化型メモリ(ＲＲＡＭ：登録商標)は、次世代の不揮発性メモリの有望な候補である。ＲＲＡＭセルは、二個の電極間にある可変抵抗を有する誘電データストレージ層を備える。
本発明は、高さが増加したデータストレージ層を有する抵抗変化型メモリ装置を提供することを目的とする。
本発明は、半導体基板、および、半導体基板上に設置される相互接続構造を有する集積回路に関連する。相互接続構造は、下金属層、下金属層上に設置される中間金属層、および、中間金属層上に設置される上金属層を有する。下金属層の上表面と中間金属層の下表面は、第一距離によって垂直に隔てられる。抵抗変化型メモリセルが、下金属層と上金属層中に設置される。抵抗変化型メモリセルは、可変抵抗を有するデータストレージ層により分離される底部電極と頂部電極を有する。データストレージ層は、第一距離より大きい第二距離で、垂直に延伸する。
必要な電圧が減少する。
いくつかの実施態様によるＲＲＡＭ(抵抗変化型メモリ)セルの断面図である。 いくつかの追加の実施態様によるＲＲＡＭセルの断面図である。 いくつかの追加の実施態様によるＲＲＡＭセルの断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。 いくつかの実施態様によるＲＲＡＭセルの形成方法のフローチャートである。
以下の開示は、多くの異なる実施態様や例を提供して、提供される主題の異なる特徴を実行する。コンポーネンツと配置の特定の例が以下で記述されて、本発明を簡潔にする。もちろん、これらは、単なる例であり、これに限定されない。たとえば、記述中における第一特徴を第二特徴上に形成するというのは、第一、および、第二特徴が直接接触して形成される実施態様、および、第一、および、第二特徴間に追加特徴が形成され、第一、および、第二特徴が直接接触しない実施態様も含む。このほか、本発明は、各種例において、参照符号、および／または、文字を繰り返し使用している。これは、説明を簡潔、且つ、はっきりとさせる目的であり、各種実施態様、および／または配置間の関係を決定づけるものではない。
さらに、空間的相関用語、たとえば、“下方” “下” “底” “上部” “上方” 等は、図中の一素子ともう一つの素子との関係を簡潔に説明するために用いられる。空間的相関用語は、図で示される配向に加え、用いられる、あるいは、操作される異なる配向を包含することを意図する。装置は反対に配向することができ (９０度回転、あるいは、別の配向で)、ここで用いられる空間的相対記述は、同様に、適切に解釈される。
そのシンプルな構造とＣＭＯＳロジック互換性プロセスのため、抵抗変化型メモリ(ＲＲＡＭ)が、次世代の電子データ保存の有望な候補として浮上している。二個の垂直に隣接する金属相互接続層間で完全に制約されているＲＲＡＭセルは、誘電データストレージ層により導電頂部電極から分離される導電底部電極を有する。ＲＲＡＭセルのオペレーション期間中、データストレージ層は、１ユニットのデータ、たとえば、１ビットのデータ、あるいは、複数ビットのデータを表す可変抵抗を有する。データストレージ層の抵抗は、データストレージ層中の酸素空孔の存在の程度、“フィラメント”に基づくと考えられる。たとえば、第一データ状態をＲＲＡＭセルに書き込むため (たとえば、論理“1”に“設定”)、第一バイアスが、底部と頂部電極に加えられて、酸素イオンが、データストレージ層中にフィラメントから除去される。これにより、データストレージ層を低抵抗状態にする。反対に、第二データ状態をＲＲＡＭセルに書き込むため (たとえば、論理“0”に“リセット”)、異なる第二バイアスが、底部と頂部電極に加えられて、酸素イオンをフィラメントに戻す。これにより、データストレージ層を高抵抗状態にする。さらに、第三バイアス条件(第一、および、第二バイアス条件と異なる条件)を底部と頂部電極に加えることにより、データストレージ層の抵抗が測定されて、ＲＲＡＭセル中の保存された抵抗(すなわち、データ状態)を決定する。
このようなＲＲＡＭセルを製造するため、底部電極が半導体基板上に形成され、データストレージ層が底部電極上に形成され、頂部電極がデータストレージ層上に形成される。しかし、フィラメントは、製造プロセス中で最初から出現するのではなく、形成プロセスの使用により製造の終端で発生する。 形成プロセス期間中、“形成電圧”がＲＲＡＭセルに加えられて、フィラメントをセルに“印加(imprint)”する。このプロセスにより最初に形成されるフィラメントが形成された後のみ、ＲＲＡＭセルの通常オペレーション中に、設定およびリセット電圧が用いられて、高抵抗状態と低抵抗状態との間で変化させることができる。
本発明における評価は、歴代の技術世代により縮小につれてＲＲＡＭセル形状が減少し、導電フィラメントの構築に必要な形成電圧もそれに伴い増加することである。これは、セル構造が技術ノードで縮小するにつれて、上下導電電極間のデータストレージ層の面積が減少することによると考えられる。たとえば、横向け装置領域が200nmのＲＲＡＭにおいて、約2.2ボルト(V)の形成電圧はフィラメント形成に十分である。しかし、ＲＲＡＭセルの横向け装置領域が80nmに縮小するとき、2.2Vの形成電圧はもう十分ではなくなり、必要な形成電圧は2.95Vである。歴代の技術ノードがさらに縮小するのに伴い、高い形成電圧は、さらに高いゲート酸化物応力を生じ、信頼性の問題になる。
よって、電圧レベルを減少させるため、本発明の態様は、データストレージ層の高さを増加させることにより、データストレージ層の面積を増加させる。また、その他のＲＲＡＭセルのデータストレージ層は、すでに、隣接する、あるいは、二個の隣接する金属相互接続層の間で、垂直方向で制限され、本発明によるＲＲＡＭセルのデータストレージ層は、二個の隣接する金属相互接続層間の空間より大きい高さを有する。ＲＲＡＭセルの垂直延伸は、ＲＲＡＭセルの横方向面積の増加を抑制しつつ、データストレージ層のためにさらに大きい面積のＲＲＡＭセルを提供する。よって、最初に準備したＲＲＡＭセルを使用するときに比較的低い形成電圧の使用を維持することができる。
図１は、いくつかの実施態様による高さが増加したＲＲＡＭセルを有する集積回路１００の断面図である。図１に示されるように、集積回路１００は、基板１０１上に設置される相互接続構造１０５を有する。相互接続構造１０５は、下金属層１３８、中間金属層１４０、および、上金属層１４２を有する。これらの各層は、他の層に対して垂直方向に配置される。相互接続構造１０５中、中間金属層１４０は、下金属層１３８と上金属層１４２に隣接する。たとえば、下金属層１３８は第三金属層(metal 3 layer)であり、中間金属層１４０は第四金属層(第四金属層)であり、上金属層１４２は第五金属層(第五金属層)である。下層間誘電 (ＩＬＤ)層１０２は、中間金属層１４０から、下金属層１３８を分離し、上方ＩＬＤ層１１８は、上金属層１４２から、中間金属層１４０を分離する。下金属層１３８の上表面と中間金属層１４０の下表面は、各表面に沿う方向に対して垂直方向に第一距離d1で隔てられる。その他の隣接する金属層は、d1と等しい、あるいは、等しくない各自距離により互いに隔てられる。
ＲＲＡＭセル１３０は、下金属層１３８と上金属層１４２間の相互接続構造１０５中に設置され、且つ、底部電極１０６と頂部電極１１２を有する。誘電データストレージ層１０８は可変抵抗を有し、底部と頂部電極１０６、１１２を分離する。キャッピング層１１０が頂部電極１１２とデータストレージ層１０８間に設置されて、酸素を保存し、データストレージ層１０８中の抵抗変化の促進を助ける。データストレージ層１０８の面積を増加させるため、データストレージ層１０８は、第一距離 d1より大きい第二距離d2で垂直に延伸する。よって、データストレージ層１０８は、二個の隣接する金属相互接続層 (たとえば、下金属層１３８と中間金属層１４０の間の空間)間の垂直空間より大きい高さを有する。データストレージ層１０８の垂直延伸は、データストレージ層１０８の全体面積を増加させるため、ＲＲＡＭセル１３０の横向け面積を増加させなくてもよい。、これにより、その他のこのＲＲＡＭセル１３０と等しい横向け面積を有する短いＲＲＡＭセルと比較すると、さらに低い形成電圧を使用することができる。
いくつかの実施態様において、底部電極１０６、データストレージ層１０８、および、キャッピング層１１０は、それぞれ、Ｕ字型断面を有する。頂部電極１１２は、キャッピング層１１０、および／または、データストレージ層１０８のＵ字型断面を対で結合するＴ字型断面を有する。
スペーサ１１５は、図１の実施態様中のデータストレージ層１０８の高度を増加させるための構成の１つが、スペーサ１１５である。スペーサ層１１５が、下ＩＬＤ層１０２上、且つ、中間金属層１４０上に設置される。データストレージ層１０８はスペーサ層１１５を覆う。よって、スペーサ層１１５は全ての実施例中に存在しないが、存在するときには、底部電極１０６の上部分１４４、データストレージ層１０８、キャッピング層１１０及び頂部電極１１２が、スペーサ層１１５の内側側壁に沿って下向けに延伸するとともに、スペーサ層１１５の上表面に位置することで高さが増加するように、スペーサ層１１５は、中間金属層１４０の上表面上に追加の高さを提供するいくつかの実施態様において、スペーサ層１１５は誘電層で、且つ、窒化ケイ素 (Si3N4)、酸窒化ケイ素 (SiON)、あるいは、炭化ケイ素 (SiC)から形成される。
図１の実施態様において、底部電極１０６とデータストレージ層１０８は、互いに並べられた最外側壁を有する。よって、説明される実施態様において、底部電極１０６とデータストレージ層１０８の最外側壁は、第一幅w1により隔てられる（第一幅w1の幅をもって配置されている）。キャッピング層１１０と頂部電極１１２の最外側壁も、互いに並べられ、且つ、第一幅w1 より小さい第二幅w2により隔てられる（第二幅w2の幅をもって配置されている）。
側壁スペーサ１１４が、データストレージ層１０８の周辺領域上に設置される。側壁スペーサ１１４は、キャッピング層１１０と頂部電極１１２の外側壁を被覆するとともに、頂部電極１１２の上表面で延伸する。しかし、別の実施態様において、側壁スペーサ１１４は、頂部電極１１２の上表面と揃えられる上表面を有して、側壁スペーサ１１４は、頂部電極１１２上に延伸しない。上方エッチ停止層１１６はスペーサ層１１５上で延伸し、底部電極１０６の外側側壁に沿い、データストレージ層１０８の外側側壁に沿い、側壁スペーサ１１４の外側壁と上表面に沿う。いくつかの実施態様において、スペーサ層１１５と上方エッチ停止層１１６は、同じ誘電材料、たとえば、窒化ケイ素 (Si3N4)、酸窒化ケイ素 (SiON)、あるいは、炭化ケイ素 (SiC)から形成される。
図１の実施態様において、底部電極１０６が、下金属層１３８の下金属線１０４上に直接設置される。しかし、別の実施態様において、底部電極１０６と金属線１０４は隔てられ、ビア(図示しない)が下金属線１０４から底部電極１０６に垂直に延伸し、下金属線１０４と底部電極１０６が結合する。説明される実施態様 (底部電極１０６が下金属線１０４と直接接触する)は、所定のＲＲＡＭセル高さのデータストレージ層１０８は、さらに高い高さと面積を有するため、有利である。同様に、図１の実施態様において、頂部電極１１２は、導電ビア１２０により、上金属層１４２の上金属線１２２に結合されるように描写されているが、別の実施態様において、頂部電極１１２は、上金属線１２２と直接結合する上平坦表面を有し、それらの間にビアが存在しなくてもよい。
データストレージ層１０８がどのように高さを増加させるのかを明示する例をさらに提供するため、相互接続構造１０５は、下ＩＬＤ層１０２内の下ビア１２６を有して、下金属層１３８の第一金属線１２４と中間金属層１４０の第二金属線１２８を結合する。上ビア１３１が、上方ＩＬＤ層１１８中に設置されて、中間金属層１４０の第二金属線１２８と上金属層１４２の第三金属線１３２を結合する。データストレージ層１０８の第二距離d2は、下ビア１２６の高さより大きい。第二距離d2は、また、下ビア１２６の高さと同じか、それより大きい上ビア１３１の高さより大きい。
ＲＲＡＭセルの各種層は、各種材料で形成される。たとえば、いくつかの実施態様において、底部電極１０６は、金属、あるいは、合金、たとえば タングステン (W)、チタン (Ti)、タンタル (Ta)、銅(Cu)、窒素、あるいは、酸化物、および、それらの組み合わせから形成される。データストレージ層１０８は、高誘電率誘電体、たとえば、酸化ハフニウム (HfOX)、酸化ジルコニウム (ZrOX)、酸化アルミニウム (AlOX)、酸化ニッケル (NiOX)、酸化タンタル (TaOX)、あるいは、酸化チタン (TiOX)を含む。キャッピング層１１０は、金属、あるいは、金属酸化物を含む。いくつかの実施態様において、キャッピング層１１０は、金属、たとえば チタン (Ti)、ハフニウム(Hf)、プラチナ (Pt)、ルテニウム (Ru)、および／または、アルミニウム (Al)を含む。別の実施態様において、キャッピング層１１０は、金属酸化物、たとえば、酸化チタン (TiOX)、酸化ハフニウム (HfOX)、酸化ジルコニウム (ZrOX)、酸化ゲルマニウム (GeOX)、または、酸化セシウム (CeOX)を含む。頂部電極１１２は、金属窒化物(たとえば、窒化チタン (TiN)、あるいは、窒化タンタル (TaN))、あるいは、金属(たとえば、プラチナ (Pt)、チタン (Ti)、または、タンタル (Ta))を含む。頂部電極１１２は、状況に応じて、底部電極と同じ材料、あるいは、異なる材料から形成される。
ＲＲＡＭセル１３０のオペレーション期間中、底部電極１０６と頂部電極１１２に加えられる電圧は、データストレージ層１０８中に延伸する電界を生成する。電界は、データストレージ層１０８、および／または、キャッピング層１１０中の酸素空孔に作用して、導電パス (たとえば、フィラメントは、酸素空孔を有する)を誘発してデータストレージ層１０８を横切るように形成する。加えられる電圧に基づいて、供給電圧に基づいて、データストレージ層１０８は、第一データ状態 (たとえば、‘0’)に関連する高抵抗状態と第二データ状態 (たとえば、‘1’)に関連する低抵抗状態間の可逆変化を受ける。
よって、図１の例は、データストレージ層１０８の高さが、下金属層と中間金属層１３８、１４０間の第一垂直距離d1より大きい第二垂直距離d2で延伸する。図１の例は、データストレージ層d2,の高さは、空間d1より大きく、且つ、第三垂直空間d3(d3は、下金属層１３８の上表面から、上金属層１４２の下表面を測定)より小さいが、別の実施態様において、データストレージ層d2の高さは、空間d3より大きい。たとえば、距離d1,d2,およびd3は、技術ノードによって変化する。N40技術ノードのいくつかの実施態様において、d1は約 70 nmである。d2は約 250nmである。d3は約 370 nmである。よって、別の実施態様において、データストレージ層１０８の高さは、複数の隣接する金属相互接続層に広がる。これらのその他の実施態様において、データストレージ層１０８の高さの増加は、さらに、製造に必要な形成電圧を減少させる。
図２は、いくつかの追加の実施態様による高さが増加したＲＲＡＭ(抵抗変化型メモリ)セル１３０Ａを有する集積回路２００の断面図である。
図２に示されるように、相互接続構造１０５は、互いにスタックされ、且つ、基板１０１上に設置される複数の金属層、あるいは、その他の導電層 (たとえば、第一金属層 (M1)１３４、第二金属層(M2)１３６、第三金属層 (M3)１３８、第四金属層 (M4)１４０、および、第五金属層 (M5)１４２を有する。金属層は、金属線から形成され、たとえば、Ｍ３ １３８は、第一金属線１２４と下金属線１０４Ｃを有し、Ｍ５ １４２は、第三金属線１３２と上金属線１２２を有する。金属層は、下ＩＬＤ層１０２、あるいは、上方ＩＬＤ層１１８、たとえば、二酸化ケイ素、あるいは、低誘電率誘電層により互いに隔離される。隣接する金属層中の金属線は、導電ビアにより結合される。たとえば、第一金属線１２４と第二金属線１２８は、下ビア１２６により結合され、第二金属線１２８と第三金属線１３２は、上ビア１３１により結合される。ＲＲＡＭセル１３０Ａは、それらの間に設置される一つ以上の中間金属層を有する二個の金属層間に設置される。たとえば、図２に示されるように、ＲＲＡＭセル１３０Ａは、Ｍ３ １３８とＭ５ １４２の間に、且つ、Ｍ４ １４０を横切って設置される。底部電極１０６とデータストレージ層１０８は、一つ以上の金属層(たとえば、Ｍ４ １４０)を横切って設置される。ＲＲＡＭセル１３０Ａは、Ｍ３ １３８と Ｍ４ １４０間の下ビア１２６の高さより大きい高さを有する。理解できることは、ＲＲＡＭセル１３０Ａは、Ｍ３ １３８とＭ５ １４２の間に結合することに制限されず、且つ、ＲＲＡＭセル１３０Ａは、一つ以上の金属層により分離される任意の二個の可用な（applicable）金属層間に設置される。下金属線１０４Ｃと上金属線１２２の位置は、それぞれ、図のように、底部電極１０６と頂部電極１１２と隣接するような位置に示されているが、通常、任意の下、あるいは、上金属相互接続層に隣接して、ＲＲＡＭセルの高さ(および、対応するデータ保存面積)を増加させることができる。
いくつかの実施態様において、基板１０１は、隔離領域２２４間に設置されるトランジスタを有する。トランジスタは、ソース領域２０２、ドレイン領域２０４、ゲート電極２０６、および、ゲート誘電体２０８を有する。ソースライン２１８(ＳＬ)は、一つ以上のＩＬＤ層、たとえば、下ＩＬＤ層１０２中に設置されるコンタクトプラグ２１２、第一金属相互接続線２１４、および、第一金属ビア２１６により、ソース領域２０２に接続される。メモリセルにアドレスするワードライン(ＷＬ)２１０が、ゲート電極２０６に結合される。メモリセルの底部電極１０６は、コンタクトプラグ２２０、第一、第二、第三、および、第四金属相互接続層１０４Ａ-１０４Ｃ、および、金属ビア２２２Ａ-２２２Ｂにより、ドレイン領域２０４に接続される。いくつかの実施態様において、導電ビア１２０は、メモリセルの頂部電極１１２と上方ＩＬＤ層１１８中に設置される第五金属相互接続層内に設置されるビットラインを接続する。図２に示されるように、データストレージ層１０８は、ＲＲＡＭ誘電層、および、ＲＲＡＭ誘電層上に設置されるキャッピング層１１０を有する。ＲＲＡＭセルは、さらに、頂部電極１１２上に設置され、且つ、導電ビア１２０を囲むハードマスク (図示しない)、および、頂部電極１１２の側壁に沿った側壁スペーサ１１４を有する。スペーサ層１１５と上方エッチ停止層１１６は、ＲＲＡＭセル１３０Ａを囲むように設置され、且つ、上方エッチ停止層１１６は、底部電極１０６の側壁と側壁スペーサ１１４に隣接する。
図３は、いくつかの追加の実施態様によるＲＲＡＭセル１３０Ｂを有する集積回路３００を示す図で、ＲＲＡＭセルの底部電極１０６は、複数の導電層を含む。たとえば、説明される底部電極１０６は、バリア層１０６ａ、および、バリア層１０６ａ上に設置される少なくとも一つの上方の底部電極層１０６ｂを有する。バリア層１０６ａは、下金属線１０４に隣接し、且つ、下金属線１０４が、上方の底部電極層１０６ｂに拡散するのを防止する。いくつかの実施態様において、バリア層１０６ａは、金属、たとえば アルミニウム (Al)、マンガン(Mn)、コバルト(Co)、チタン (Ti)、タンタル (Ta)、タングステン (W)、ニッケル(Ni)、スズ(Sn)、マグネシウム (Mg)、および、これらの組み合わせの導電酸化物、窒化物、あるいは、酸窒化物を含む。上方の底部電極層１０６ｂは、金属、あるいは、合金、タングステン (W)、チタン (Ti)、タンタル (Ta)、銅(Cu)、および、それらの組み合わせから形成される。いくつかの実施態様において、バリア層１０６ａは、たとえば、TaNで形成され、上方の底部電極層１０６ｂはTiNで形成される。
図４〜図１１は、本発明のいくつかの実施態様によるＲＲＡＭセルの形成方法を示す断面図である。
図４の断面図４００に示されるように、相互接続構造は、基板１０１上に形成される。いくつかの実施態様において、基板１０１は、バルクシリコン基板、あるいは、半導体オンインシュレータ (SOI)基板(たとえば、シリコンオンインシュレータ基板)である。基板１０１は、バイナリー半導体基板 (たとえば、GaAs)、第三半導体基板 (たとえば、AlGaAs)、あるいは、高位の半導体基板でもよい。多くの状況下で、基板１０１は、半導体ウェハとして表され、且つ、直径が、１インチ (25 mm)、２インチ (51 mm)、３インチ (76 mm)、４インチ (100 mm)、５インチ (130 mm)、あるいは、125 mm (4.9 インチ)、150 mm (5.9 インチ、通常、"6 インチ"と称される)、200 mm (7.9 インチ、通常、"8 インチ"と称される)、300 mm (11.8 インチ、通常、"12 インチ"と称される)、450 mm (17.7 インチ、通常、"18 インチ"と称される)である。処理完了後、たとえば、ＲＲＡＭセルが形成後、 このようなウェハは、選択的に、その他のウェハ、あるいは、ダイとスタックされ、且つ、その後、個別の集積回路に対応する個別のダイを単一化する。
相互接続構造は、基板１０１上に層間誘電 (ＩＬＤ)層１０３を形成し、ＩＬＤ層１０３中でトレンチ、および／または、ビア開口をエッチングすることにより形成される。その後、金属が、トレンチとビア開口中に形成されて、導電金属線１０４、１２４とビア１２６を構築し、化学機械平坦化 (ＣＭＰ)プロセスが用いられて、過剰な金属を除去するとともに、周囲のＩＬＤ層１０３を有する金属線の上表面を平坦化する。その後、別のＩＬＤ層１０２が形成され、追加のトレンチとビア開口がＩＬＤ層１０２中に形成され、金属ビア１２６とライン１２８が、トレンチとビア開口中に形成される。任意の数量の金属線とビアが、この方式で形成される。いくつかの実施態様において、ＩＬＤ層１０２は、酸化物、低誘電率誘電体、あるいは、超低誘電率誘電体の一つ以上の層を含む。複数の金属層１３８、１４０、および、ビア１２６は、銅、タングステン、および／または、アルミニウムを含む。
底部エッチ停止層としても作用するスペーサ層１１５が、その後、下ＩＬＤ層１０２、および／または、中間金属層１４０の上表面上に形成される。いくつかの実施態様において、気相蒸着技術 (たとえば、物理気相蒸着、化学気相蒸着など)を用いて、スペーサ層１１５が形成される。スペーサ層１１５は、たとえば、窒化ケイ素、あるいは、二酸化ケイ素から形成される。
図５の断面図５００に示されるように、スペーサ層１１５と下ＩＬＤ層１０２が選択的にエッチされ (たとえば、ドライエッチャントを用いる)ディープトレンチ５０２を形成し、これにより、下金属線１０４の上表面が露出する。この選択的エッチを実行するため、マスク (図示しない)は、通常、たとえば、フォトリソグラフィにより、スペーサ層１１５上に形成される。マスクは、フォトレジストから形成されるフォトレジストマスク、あるいは、ハードマスク、たとえば、窒化物ハードマスクであり、且つ、ディープトレンチ５０２の位置に対応する開口を有する。ディープトレンチ５０２は下方に延伸し、且つ、下ビア１２６の高さより大きい総深さを有し、エッチングされて、一つ以上の金属層とビア、たとえば、中間金属層１４０と下ビア１２６を横切る。
図６の断面図６００に示されるように、底部電極層６０２が、共形で（conformally）、スペーサ層１１５の上表面に形成され、且つ、ディープトレンチ側壁、および、ディープトレンチ５０２の下表面上に沿う。その後、データストレージ層６０４が、底部電極層６０２の横向け位置上に形成され、且つ、ディープトレンチ５０２中の底部電極層６０２の一部に位置する。いくつかの実施態様において、気相蒸着技術 (たとえば、ALD、CVD、PE-CVDなど)を用いて、底部電極層６０２とデータストレージ層６０４が形成される。底部電極層６０２は、導電材、たとえば Ti, TiN, Ta, TaN, W あるいは Cuを含む。データストレージ層６０４は、高誘電率誘電層、たとえば、酸化ハフニウム (HfOX)、酸化ジルコニウム (ZrOX)、酸化アルミニウム (AlOX)、酸化ニッケル (NiOX)、酸化タンタル (TaOX)、あるいは、酸化チタン (TiOX)を含む。
図７の断面図７００に示されるように、共形（conformal）のキャッピング層７０２がデータストレージ層６０４上に形成され、頂部電極層７０４がデータストレージ層６０４上に形成されて、ディープトレンチの残りを充填する。いくつかの実施態様において、頂部電極層７０４とキャッピング層７０２が、気相蒸着技術 (たとえば、ALD, CVD, PE-CVDなど)を用いて形成される。いくつかの実施態様において、平坦化プロセス、たとえば、ＣＭＰプロセスが実行されて、頂部電極層７０４の平坦な上表面を形成する。いくつかの実施態様において、頂部電極層７０４は、導電材、たとえば Ti, TiN, Ta, TaN, WあるいはCuを含む。いくつかの実施態様において、キャッピング層７０２は、金属、たとえば、チタン (Ti)、ハフ二ウム(Hf)、プラチナ (Pt)、ルテニウム (Ru)、および／または、アルミニウム (Al)を含む。いくつかの実施態様において、キャッピング層７０２は、金属酸化物、たとえば、酸化チタン (TiOX)、酸化ハフニウム (HfOX)、酸化ジルコニウム (ZrOX)、酸化ゲルマニウム (GeOX)、酸化セシウム (CeOX)を含む。
図８の断面図８００に示されるように、頂部電極層とキャッピング層がパターン化されて、頂部電極１１２をキャッピング層１１０上に形成する。いくつかの実施態様において、マスク (図示しない)、たとえば、フォトレジストマスク、あるいは、SiN、 SiON、あるいは、SiO2のハードマスクが形成されて、頂部電極層７０４のいくつかの部分を被覆し、頂部電極層のその他の部分を露出させる。マスクを配置することにより、頂部電極層７０４とキャッピング層７０２が、マスクにより被覆されない領域で、エッチャント８０２に選択的に晒される。いくつかの実施態様において、エッチャント８０２は、ドライエッチャント (たとえば、プラズマエッチャント、ＲＩＥエッチャントなど)、あるいは、ウェットエッチャント (たとえば、フッ化水素酸 (HF)を含むウェットエッチャント)を含む。
図９の断面図９００に示されるように、側壁スペーサ１１４が形成されて、頂部電極１１２の側壁とキャッピング層１１０を被覆する。いくつかの実施態様において、共形（conformal）の窒化物を構造の上表面全体に蒸着するとともに、窒化物をエッチバックして、側壁スペーサ１１４が形成される。その後、第二パターン化プロセスが実行されて、データストレージ層１０８と底部電極１０６をパターン化する。いくつかのその他の実施態様において、データストレージ層１０８と底部電極１０６が、追加マスク、たとえば、フォトリソグラフィにより形成されるフォトレジストマスクによりパターン化される。いくつかのさらなる実施態様において、頂部電極層７０４の形成前に、底部電極６０２が平坦化されて、スペーサ層１１５と並ぶ底部電極６０２の上表面を残す。この場合、頂部電極と底部電極間の隔離距離は、頂部電極の辺縁からディープトレンチの辺縁の距離であり、且つ、追加マスクが不要である。
図１０の断面図１０００に示されるように、上方エッチ停止層１１６がスペーサ層１１５上に形成される。上方エッチ停止層１１６は、底部電極１０６、および／または、データストレージ層１０８の側壁に沿って延伸するとともに、上方に延伸して、側壁スペーサ１１４を被覆する。その後、上方ＩＬＤ層１１８が上方エッチ停止層１１６上に形成される。
図１１の断面図１１００に示されるように、上金属層１４０が上方ＩＬＤ層１１８中に形成される。上方ＩＬＤ層１１８と上方エッチ停止層１１６は続けてパターン化されて、頂部電極１１２と上金属層１４０の上金属線１２２を結合する導電ビア１２０を形成する。
図１２は、いくつかの実施態様によるＩＬＤ層のディープトレンチ中に凹入する底部電極を有するＲＲＡＭセルの形成方法１２００のフローチャートである。
開示される方法１２００は、一連の工程や事象として説明および記述されているが、理解できることは、このような工程や事象の説明順序は、制限性の意義として解釈されるべきではない。たとえば、ここで説明、および／または、記述されるその他の工程や事象以外に、いくつかの工程は、異なる順序、および／または、同時に発生する。さらに、説明される全ての工程が、記述される一つ以上の態様や実施例の実行に必要なわけではない。このほか、記述される一つ以上の工程は、一つ以上の別の工程、および／または、段階で実行される。
工程１２０１において、少なくとも二個の金属相互接続層を有する相互接続構造が形成される。よって、工程１２０２〜１２０６が用いられて、図４で説明される下金属線１２４と中間金属線の構造の前の構造を形成する。
工程１２０８において、スペーサ層が中間金属層上に形成される。よって、工程１２０８は、たとえば、図４の前工程に対応する。
工程１２１０において、スペーサ層と下ＩＬＤ層がエッチされて、ディープトレンチを形成し、下金属線の上表面を露出する。ディープトレンチが下ＩＬＤ層中に形成され、垂直に、二個の金属層と接続する少なくとも一つの金属層とビア層を横切るとともに、下ＩＬＤ層の下方位置の下金属線に到達する。よって、工程１２１０は、たとえば、図５の前工程に対応する。
工程１２１２において、共形（conformal）の底部電極層と共形（conformal）のデータストレージ層がディープトレンチ中に形成され、下ＩＬＤ層中に位置する。いくつかの実施態様において、底部電極層、および／または、データストレージ層は共形で（conformally）形成される。底部電極層とデータストレージ層が、ディープトレンチの側壁と底部表面に沿って形成されるとともに、ディープトレンチの中央位置の残り空間を残す。よって、工程１２１２は、たとえば、図６の前工程に対応する。
工程１２１４において、キャッピング層と頂部電極層がデータストレージ層上に形成されるとともに、ディープトレンチの残り空間を充填する。よって、工程１２１４は、たとえば、図７に対応する。
工程１２１６において、頂部電極とキャッピング層がパターン化される。よって、工程１２１６は、たとえば、図８の前工程に対応する。
工程１２１８において、側壁スペーサが、頂部電極とキャッピング層の側壁に沿って形成される。工程１２２０において、側壁スペーサにしたがって、誘電データストレージ層と底部電極層がパターン化されて、底部電極を形成する。よって、工程１２１８と１２２０は、たとえば、図９の前工程に対応する。
工程１２２２において、上エッチ停止層が形成され、ＲＲＡＭセルを、上エッチ停止層上に形成される上ＩＬＤ層から分離する。よって、工程１２２２は、たとえば、図１０の前工程に対応する。
工程１２２４において、導電ビアと上金属層が上ＩＬＤ層中に形成され、且つ、頂部エッチ層を通過して、頂部電極と接触する。よって、工程１２２４は、たとえば、図１１の前工程に対応する。
いくつかの実施態様は、半導体基板、および、半導体基板上に設置される相互接続構造を有する集積回路に関する。相互接続構造は、下金属層、下金属層上に設置される中間金属層、および、中間金属層上に設置される上金属層を有する。下金属層の上表面と中間金属層の下表面は、第一距離により垂直に隔てられる。抵抗変化型メモリ (ＲＲＡＭ)セルが、下金属層と上金属層間に設置される。ＲＲＡＭセルは、可変抵抗を有するデータストレージ層により隔てられる底部電極と頂部電極を有する。データストレージ層は、垂直に、第一距離より大きい第二距離で延伸する。
別の実施態様において、本発明は、半導体基板、および、半導体基板上に設置される相互接続構造を有する集積回路に関連する。相互接続構造は、下金属層、下ＩＬＤ層により下金属層から分離される中間金属層、および、上ＩＬＤ層により中間金属層から分離される上金属層を有する。下ビアは、下ＩＬＤ層を貫いて延伸して、下金属層の第一金属線と中間金属層の第二金属線を結合する。上ビアは、上ＩＬＤ層を貫いて延伸して、中間金属層の第二金属線と上金属層の第三金属線を結合する。抵抗変化型メモリ (ＲＲＡＭ)セルが、下金属層と上金属層間に設置される。ＲＲＡＭセルは、可変抵抗を有するデータストレージ層により分離される底部電極と頂部電極を有する。データストレージ層は、垂直で、下ビアの高さ、あるいは、上ビアの高さより大きい距離で延伸する。
さらに別の実施態様において、本発明は、ＲＲＡＭセルの形成方法に関する。この方法において、下金属線を含む下金属層が半導体基板上に形成される。下層間誘電 (ＩＬＤ)層が下金属層上に形成される。中間金属層がＩＬＤ層上に形成される。スペーサ層が金属層上に形成される。トレンチが形成されて、スペーサ層とＩＬＤ層を貫いて下向けに延伸して、下金属層の上表面を露出する。共形（conformal）の底部電極層が下金属層の露出した上表面上に形成され、トレンチの側壁に沿い、且つ、少なくとも一部がスペーサ層上に位置する。共形（conformal）のデータストレージ層が、底部電極層の上表面にそって、トレンチ中に形成される。頂部電極が、データストレージ層上のトレンチ中に形成される。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の思想を脱しない範囲内で各種の変形を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
１００…集積回路
１０１…基板
１０２…下ＩＬＤ層
１０３…層間誘電層
１０４…下金属線
１０４Ａ-１０４Ｃ…第一〜第四金属相互接続層
１０５…相互接続構造
１０６…底部電極
１０６ａ…バリア層
１０６ｂ…上底部電極層
１０８…データストレージ層
１１０…キャッピング層
１１２…頂部電極
１１４…側壁スペーサ
１１５…スペーサ層
１１６…上方エッチ停止層
１１８…上ＩＬＤ層
１２０…導電ビア
１２２…上金属線
１２４…第一金属線
１２６…下ビア
１２８…第二金属線
１３０、１３０Ａ、１３０Ｂ…ＲＲＡＭセル
１３１…上ビア
１３２…第三金属線
１３４…第一金属層
１３６…第二金属層
１３８…下金属層(第三金属層)
１４０…中間金属層(第四金属層)
１４２…上金属層(第五金属層)
１４４…底部電極の上部分
２０２…ソース領域
２０４…ドレイン領域
２０６…ゲート電極
２０８…ゲート誘電体
２１０…ワードライン
２１２、２２０…コンタクトプラグ
２１４…第一金属相互接続線
２１６…第一金属ビア
２１８…源極線
２２２Ａ-２２２Ｂ…金属ビア
２２４…隔離領域
５０２…ディープトレンチ
６０２…底部電極層
６０４…データストレージ層
７０２…キャッピング層
７０４…頂部電極層
８０２…エッチャント

Claims (10)

  1. 半導体基板と、
    前記半導体基板上に設置される相互接続構造であり、下金属層、前記下金属層上に設置される中間金属層、および、前記中間金属層上に設置される上金属層を有し、前記下金属層の上表面と前記中間金属層の下表面が、第一距離で垂直方向に隔てられる相互接続構造、および、
    前記下金属層と前記上金属層間に設置される抵抗変化型メモリセルであり、可変抵抗を有するデータストレージ層により隔てられる底部電極と頂部電極を有し、前記データストレージ層が、前記第一距離より大きい第二距離で垂直方向に延伸する抵抗変化型メモリセル、
    を備えることを特徴とする集積回路。
  2. 前記底部電極と前記データストレージ層の断面はそれぞれＵ字型断面になっており、
    前記データストレージ層が、共形で、前記底部電極の上表面に設置され、
    前記頂部電極は、前記データストレージ層の前記Ｕ字型断面を対で結合するＴ字型断面を有することを特徴とする請求項１に記載の集積回路。
  3. 前記頂部電極は、前記中間金属層の上表面と前記上金属層の下表面間で垂直に位置する最上領域を有し、
    前記底部電極は、直接、前記下金属層の上表面に位置することを特徴とする請求項１に記載の集積回路。
  4. 前記頂部電極は、前記頂部電極の最外側壁間の幅で表される頂部電極幅を有し、前記底部電極は、前記底部電極の最外側壁間の幅で表される底部電極幅を有し、前記底部電極幅は前記頂部電極幅より大きいことを特徴とする請求項１に記載の集積回路。
  5. 前記中間金属層上に設置されるスペーサ層であり、前記データストレージ層が前記スペーサ層の上表面に設置される上部分を有するスペーサ層、および、
    前記スペーサ層上に直接設置されるとともに、前記頂部電極の上表面上で延伸し、前記底部電極が前記スペーサ層中の開口から下方に延伸し、前記スペーサ層と同じ誘電材料で形成される上エッチ停止層、
    を有することを特徴とする請求項１に記載の集積回路。
  6. 半導体基板、前記半導体基板上に設置される相互接続構造、及び、抵抗変化型メモリセルを備え、
    前記相互接続構造は、
    下金属層と、下ＩＬＤ層により前記下金属層から分離される中間金属層と、上ＩＬＤ層により前記中間金属層から隔てられる上金属層とを有し、下ビアが、前記下ＩＬＤ層を貫いて延伸して、前記下金属層の第一金属線と前記中間金属層の第二金属線を結合し、上ビアが、前記上ＩＬＤ層を貫いて延伸して、前記中間金属層の前記第二金属線と前記上金属層の第三金属線を結合し、
    前記抵抗変化型メモリセルは、
    前記下金属層と前記上金属層間に設置され、可変抵抗を有するデータストレージ層により分離される底部電極と頂部電極を有し、前記データストレージ層が、前記下ビアの高さ、あるいは、前記上ビアの高さより大きい距離で垂直に延伸することを特徴とする集積回路。
  7. 前記データストレージ層と前記頂部電極の側壁周りに設置される側壁スペーサ、及び、
    前記下ＩＬＤ層上に設置されるスペーサ層であり、前記底部電極とデータストレージ層が、前記スペーサ層上に延伸する上部分を有し、前記底部電極とデータストレージ層が、前記スペーサ層中の開口により下方に延伸して、前記下金属層に到達するスペーサ層
    を有することを特徴とする請求項６に記載の集積回路。
  8. 前記底部電極は、前記下ＩＬＤ層の上表面で上に延伸する上表面領域を有することを特徴とする請求項６に記載の集積回路。
  9. 下金属線を有する下金属層を、半導体基板上に形成する工程と、
    層間誘電 (ＩＬＤ)層を前記下金属層上に形成する工程と、
    中間金属層を、前記ＩＬＤ層上に形成する工程と、
    スペーサ層を、前記中間金属層上に形成する工程と、
    前記スペーサ層と前記ＩＬＤ層により下向けに延伸して、前記下金属層の上表面を露出するトレンチを形成する工程と、
    共形の底部電極層を、前記下金属層の露出した前記上表面に形成し、前記トレンチの側壁に沿って、且つ、少なくとも一部が前記スペーサ層に延伸する工程と、
    前記底部電極層の上表面にそって、前記トレンチ中に、共形のデータストレージ層を形成する工程と、
    前記トレンチ中の頂部電極を、前記データストレージ層上に形成する工程とを含むことを特徴とする抵抗変化型メモリセルの形成方法。
  10. 前記頂部電極の側壁に沿って、側壁スペーサを形成する工程、および、
    前記側壁スペーサにしたがって、前記底部電極層と前記データストレージ層をパターン化する工程、
    を含むことを特徴とする請求項９に記載の形成方法。
JP2017006127A 2016-01-14 2017-01-17 高さが増加したデータストレージ層を有する抵抗変化型メモリ装置 Pending JP2017195360A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/995,294 US9553265B1 (en) 2016-01-14 2016-01-14 RRAM device with data storage layer having increased height
US14/995,294 2016-01-14

Publications (1)

Publication Number Publication Date
JP2017195360A true JP2017195360A (ja) 2017-10-26

Family

ID=57794995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017006127A Pending JP2017195360A (ja) 2016-01-14 2017-01-17 高さが増加したデータストレージ層を有する抵抗変化型メモリ装置

Country Status (5)

Country Link
US (2) US9553265B1 (ja)
JP (1) JP2017195360A (ja)
KR (1) KR101893643B1 (ja)
CN (1) CN106972038A (ja)
TW (1) TW201725682A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695498B (zh) * 2018-09-21 2020-06-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461245B1 (en) * 2015-11-13 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode for RRAM structure
US9553265B1 (en) * 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10157774B1 (en) * 2017-07-25 2018-12-18 Globalfoundries Inc. Contact scheme for landing on different contact area levels
US10553481B2 (en) 2017-08-31 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vias for cobalt-based interconnects and methods of fabrication thereof
US10276794B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10276791B1 (en) 2017-11-09 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US10680172B2 (en) 2017-11-13 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
KR102434174B1 (ko) * 2017-11-22 2022-08-19 에스케이하이닉스 주식회사 홀 내에 국한된 선택 소자 패턴를 갖는 반도체 메모리 장치
US10686129B2 (en) * 2017-11-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
CN109962160B (zh) * 2017-12-26 2023-08-08 珠海兴芯存储科技有限公司 电阻性组件的结构及制作方法
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10522740B2 (en) * 2018-05-29 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode to metal layer interface including spacer
CN109564923B (zh) * 2018-06-28 2020-04-28 长江存储科技有限责任公司 具有屏蔽层的三维存储器器件以及用于制造其的方法
US10381563B1 (en) * 2018-07-17 2019-08-13 International Business Machines Corporation Resistive memory crossbar array compatible with Cu metallization
US10727407B2 (en) * 2018-08-08 2020-07-28 International Business Machines Corporation Resistive switching memory with replacement metal electrode
US10559625B1 (en) * 2018-08-08 2020-02-11 International Business Machines Corporation RRAM cells in crossbar array architecture
US10714536B2 (en) 2018-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure
US10553789B1 (en) 2018-10-29 2020-02-04 International Business Machines Corporation Fully aligned semiconductor device with a skip-level via
JP6734904B2 (ja) 2018-11-01 2020-08-05 ウィンボンド エレクトロニクス コーポレーション 記憶回路
US11489118B2 (en) * 2019-03-04 2022-11-01 International Business Machines Corporation Reliable resistive random access memory
US11088203B2 (en) * 2019-07-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D RRAM cell structure for reducing forming and set voltages
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
US20220059550A1 (en) * 2019-07-31 2022-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with offset interconnect via
TWI697987B (zh) * 2019-08-12 2020-07-01 大陸商珠海興芯存儲科技有限公司 電阻式記憶體結構
FR3104320B1 (fr) * 2019-12-06 2024-12-13 Commissariat Energie Atomique Structure d'interconnexion d'un circuit intégré
US11245072B2 (en) 2019-12-26 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory and method of forming same
US11121315B2 (en) * 2020-01-03 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure improving reliability of top electrode contact for resistance switching RAM having cells of varying height
US11239421B2 (en) 2020-01-24 2022-02-01 International Business Machines Corporation Embedded BEOL memory device with top electrode pillar
US11495743B2 (en) 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology
US11081523B1 (en) * 2020-05-14 2021-08-03 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices
CN113745402B (zh) * 2020-05-29 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、存储器
US11837611B2 (en) * 2020-08-24 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Data storage element and manufacturing method thereof
US11502252B2 (en) 2020-11-19 2022-11-15 International Business Machines Corporation Resistive switching memory cell
US11769791B2 (en) * 2021-01-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. High capacitance MIM device with self aligned spacer
US11984353B2 (en) 2021-02-04 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. High capacitance MIM device with self aligned spacer
CN113611796A (zh) 2021-04-16 2021-11-05 联芯集成电路制造(厦门)有限公司 电阻式随机存取存储器及其制作方法
TWI761193B (zh) 2021-04-28 2022-04-11 華邦電子股份有限公司 電阻式隨機存取記憶單元及其製造方法
CN115347115B (zh) * 2021-05-13 2024-09-24 华邦电子股份有限公司 电阻式随机存取存储单元及其制造方法
US12010932B2 (en) 2021-06-08 2024-06-11 Microchip Technology Incorporated Resistive random access memory (RRAM) cells and methods of construction
TWI874686B (zh) * 2021-07-19 2025-03-01 聯華電子股份有限公司 電阻式隨機存取記憶體元件及其製造方法
CN115715144A (zh) 2021-08-18 2023-02-24 联华电子股份有限公司 可变电阻式随机存取存储器元件及其制作方法
US11825753B2 (en) * 2021-08-19 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell, integrated circuit, and manufacturing method of memory cell
US20230157187A1 (en) * 2021-11-15 2023-05-18 Taiwan Semiconductor Manufacturing Company Limited Resistive memory device with enhanced local electric field and methods of forming the same
CN114267787A (zh) * 2021-12-22 2022-04-01 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法
KR20230115389A (ko) * 2022-01-26 2023-08-03 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US20230292635A1 (en) * 2022-03-11 2023-09-14 Tetramem Inc. Resistive random-access memory devices with a via device structure
US12477963B2 (en) * 2022-09-29 2025-11-18 Tetramem Inc. CMOS-compatible resistive random-access memory devices with a via device structure
US20240130255A1 (en) * 2022-10-13 2024-04-18 Globalfoundries U.S. Inc. Structure and method for memory element to confine metal with spacer
CN116113313B (zh) * 2023-02-23 2024-02-02 上海积塔半导体有限公司 相变存储器件及其制备方法
FR3156634A1 (fr) * 2023-12-12 2025-06-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure de memoire non volatile a empilement dans emplacement de via et de ligne conductrice sur ce via

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963116B2 (en) * 2012-10-30 2015-02-24 Globalfoundries Singapore Pte. Ltd. Wrap around phase change memory
US9431604B2 (en) * 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
US9130162B2 (en) * 2012-12-20 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9478638B2 (en) * 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory with asymmetric source and drain
US8872149B1 (en) * 2013-07-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM structure and process using composite spacer
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
US10290801B2 (en) * 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
CN106030801B (zh) * 2014-03-25 2020-09-15 英特尔公司 用于形成非平面电阻式存储器单元的技术
US9553265B1 (en) * 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI695498B (zh) * 2018-09-21 2020-06-01 台灣積體電路製造股份有限公司 積體晶片及其形成方法

Also Published As

Publication number Publication date
CN106972038A (zh) 2017-07-21
US9553265B1 (en) 2017-01-24
TW201725682A (zh) 2017-07-16
KR101893643B1 (ko) 2018-08-30
KR20170085411A (ko) 2017-07-24
US20170207387A1 (en) 2017-07-20
US9941470B2 (en) 2018-04-10

Similar Documents

Publication Publication Date Title
JP2017195360A (ja) 高さが増加したデータストレージ層を有する抵抗変化型メモリ装置
US11889705B2 (en) Interconnect landing method for RRAM technology
US11944021B2 (en) Metal landing on top electrode of RRAM
US11800818B2 (en) Top electrode last scheme for memory cell to prevent metal redeposit
TWI739174B (zh) 記憶胞及其製造方法
US10109793B2 (en) Bottom electrode for RRAM structure
KR102518679B1 (ko) 비휘발성 메모리 디바이스 및 제조 기술
TWI734925B (zh) 記憶單元及其製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20170612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170612