[go: up one dir, main page]

JP2017183180A - Field emission device and device comprising field emission device - Google Patents

Field emission device and device comprising field emission device Download PDF

Info

Publication number
JP2017183180A
JP2017183180A JP2016071332A JP2016071332A JP2017183180A JP 2017183180 A JP2017183180 A JP 2017183180A JP 2016071332 A JP2016071332 A JP 2016071332A JP 2016071332 A JP2016071332 A JP 2016071332A JP 2017183180 A JP2017183180 A JP 2017183180A
Authority
JP
Japan
Prior art keywords
emitter
insulating layer
field emission
gate electrode
emission device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016071332A
Other languages
Japanese (ja)
Other versions
JP6635510B2 (en
Inventor
昌善 長尾
Masayoshi Nagao
昌善 長尾
俊一 吉澤
Shunichi Yoshizawa
俊一 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2016071332A priority Critical patent/JP6635510B2/en
Publication of JP2017183180A publication Critical patent/JP2017183180A/en
Application granted granted Critical
Publication of JP6635510B2 publication Critical patent/JP6635510B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a field emission element having enhanced insulation resistance and prevented from being destroyed by discharge, and to provide a device including the field emission element.SOLUTION: A field emission element includes an emitter having a tip serving as an acute electron emission end, a gate electrode for lead-out having an opening for exposing the tip of the emitter, and an emitter sidewall coating insulation layer covering the sidewall of the emitter and having an opening circumference for exposing the electron emission end of the emitter. Assuming the shortest distance of the tip of the emitter and the gate electrode for lead-out is D, and the distance of a triple point where three border lines of the emitter, emitter sidewall coating insulation layer and vacuum are superposed, and electron emission end is Lt, the structure satisfies a relation Lt<D/2.SELECTED DRAWING: Figure 1

Description

本発明は、高電界が印加されるエミッタ先端から電子を放出する電界放出素子の技術分野に係わり、特に、放電により破壊されることを防止する効果を備える、電界放出素子、及び電界放出素子を備える装置に関する。   The present invention relates to a technical field of a field emission device that emits electrons from an emitter tip to which a high electric field is applied, and more particularly to a field emission device and an electric field emission device that have an effect of preventing destruction by discharge. It is related with the apparatus provided.

従来、電界放出素子は、薄型ディスプレイなどに用いられてきた。最近では、電界放出素子をマトリクス状に配置したアレイ状の素子と光電変換膜とを組み合わせて、超高感度のイメージセンサーや、放射線耐性の高いイメージセンサー等の装置への応用が期待されている(特許文献1参照)。   Conventionally, field emission devices have been used for thin displays and the like. Recently, it is expected to apply to devices such as ultra-sensitive image sensors and image sensors with high radiation resistance by combining arrayed elements with field emission elements arranged in a matrix and photoelectric conversion film. (See Patent Document 1).

電界放出素子は、鋭利な先端を有する突起体とも呼ばれるエミッタと、エミッタを取り囲む、該エミッタから電子を放出させるために引き出し電圧を印加する引き出し用ゲート電極とから主に構成される。該電界放出素子を備える装置は、該電界放出素子と、電子を捕獲あるいは加速させるための陽極(コレクタ又はアノードとも呼ぶ。)とを少なくとも備える装置である。電界放出素子において、ゲート電極に10から60ボルト程度の電圧を印加すると、エミッタ先端に非常に高い電界が発生し、電子がエミッタから放出される。   The field emission element is mainly composed of an emitter, also called a protrusion having a sharp tip, and an extraction gate electrode that surrounds the emitter and applies an extraction voltage to emit electrons from the emitter. The apparatus including the field emission element is an apparatus including at least the field emission element and an anode (also referred to as a collector or an anode) for capturing or accelerating electrons. In the field emission device, when a voltage of about 10 to 60 volts is applied to the gate electrode, a very high electric field is generated at the tip of the emitter, and electrons are emitted from the emitter.

電界放出素子の例としては、スピント型と呼ばれる円錐状のエミッタ構造を採用したものがあげられる(非特許文献1参照)。   An example of a field emission device is one that employs a conical emitter structure called a Spindt type (see Non-Patent Document 1).

また、本発明者を含むグループは、電界放出素子について研究開発を行ってきた(特許文献2、4、非特許文献3参照)。例えば、エミッタから放出された電子を集束させる目的で、火山型のゲート電極や集束電極を積層し、その電極の高さを制御することにより、良好な集束特性を得る構造を開示した(非特許文献2参照)。更に、多層の集束電極を積層した構造を開示した(特許文献2参照)。   In addition, the group including the present inventor has conducted research and development on field emission devices (see Patent Documents 2 and 4 and Non-Patent Document 3). For example, for the purpose of focusing the electrons emitted from the emitter, a structure that obtains good focusing characteristics by stacking volcano-type gate electrodes and focusing electrodes and controlling the height of the electrodes has been disclosed (Non Patents) Reference 2). Furthermore, the structure which laminated | stacked the multilayer focusing electrode was disclosed (refer patent document 2).

先行技術文献調査により、次のような文献があった。特許文献3では、電界放出素子において沿面距離を長くする構造が示されている。特許文献5では、エミッタ先端を残してエミッタを熱酸化絶縁膜に埋没させる構造が示されている。   According to the prior art literature search, there was the following literature. Patent Document 3 discloses a structure in which a creeping distance is increased in a field emission device. Patent Document 5 discloses a structure in which an emitter is buried in a thermal oxide insulating film, leaving the emitter tip.

特許第5167484号Japanese Patent No. 5167484 特許第5062761号Patent No. 5062761 特開平8−321255号公報JP-A-8-32255 特開2014−44885号公報JP 2014-44885 A 特開平9−204874号公報JP-A-9-204874

Journal of Applied Physics, Vol.47, No.12, p.5248, (1976).Journal of Applied Physics, Vol.47, No.12, p.5248, (1976). Applied Physics Express Vol.1, p.053001, 2008.Applied Physics Express Vol.1, p.053001, 2008.

電界放出素子において、動作中に突然絶縁破壊を起こして壊れることがある。絶縁破壊の原因の一つに絶縁膜の沿面放電がある。図10を参照して、沿面放電について以下詳しく説明する。   A field emission device may break due to sudden dielectric breakdown during operation. One cause of dielectric breakdown is creeping discharge of the insulating film. The creeping discharge will be described in detail below with reference to FIG.

一般に、金属(導電性のもの)と絶縁体(真空・空気以外)と真空の三つが接する点を三重点(以下、トリプルジャンクションとも呼ぶ。)という。三重点は、境界線も三つでき、その三本の境界線が一点で交わるので、「境界線が交わる点」でもある。三重点には極度に電界が集中することが知られている。   In general, a point where a metal (conductive), an insulator (other than vacuum / air), and a vacuum are in contact with each other is called a triple point (hereinafter also referred to as a triple junction). The triple point is also a “point where the boundary line intersects” because there are three boundary lines and the three boundary lines intersect at one point. It is known that the electric field is extremely concentrated at the triple point.

図10において、陰極(エミッタ電極)1側の金属・絶縁体・真空の3つの境界線が重なる点が、図示するトリプルジャンクション5である。トリプルジャンクションから強電界による電界放出により、本来不要な電子放出が起こる。放出された電子が陽極(例えば、ゲート電極)3に向かって加速されるが、その幾つかが絶縁体2表面を衝撃すると、2次電子4が放出される。この時、2次電子放出効率が1を上回るような場合、複数の電子放出が起こり、同時に電子放出した部分は正に帯電するため、更に電子を引き寄せる。放出された2次電子が絶縁体2表面をさらに衝撃すると、更に2次電子放出を起こす。このような過程を繰り返しながら、電子数の増幅を伴って絶縁破壊にいたる。   In FIG. 10, the triple junction 5 illustrated is a point where three boundary lines of metal, insulator, and vacuum on the cathode (emitter electrode) 1 side overlap. Originally unnecessary electron emission occurs due to field emission by a strong electric field from the triple junction. The emitted electrons are accelerated toward the anode (for example, the gate electrode) 3, and when some of them bombard the surface of the insulator 2, secondary electrons 4 are emitted. At this time, when the secondary electron emission efficiency exceeds 1, a plurality of electron emission occurs, and at the same time the electron emission portion is positively charged. When the emitted secondary electrons further impact the surface of the insulator 2, secondary electrons are further emitted. While repeating such a process, dielectric breakdown is accompanied with amplification of the number of electrons.

スピント型電界放出素子の場合について、図11を参照して詳しく説明する。図11は、スピント型電界放出素子の模式図であり、エミッタ電極12の上に先鋭なエミッタ11が設けられ、絶縁膜などの絶縁体2を介してゲート電極31が形成されている。なお、スピント型とは、スピント氏の提案した次の作製方法による図11のようなエミッタを備える構造をいう。エミッタ電極と絶縁層とゲート電極層とからなる積層体を形成した後、ゲート電極層に透孔をあけて絶縁層をエッチングした構造体に対し、エミッタ材料としてモリブデン等の金属を高真空中で蒸着等の直進性の高い堆積手法により蒸着して行く。透孔を介して侵入するモリブデンがエミッタ電極層上に堆積していくに連れ、ゲート電極層の透孔の径を縮径していくようになるために、先端が鋭利な略円錐形状のエミッタが形成される。   The case of a Spindt-type field emission device will be described in detail with reference to FIG. FIG. 11 is a schematic diagram of a Spindt-type field emission device. A sharp emitter 11 is provided on an emitter electrode 12, and a gate electrode 31 is formed via an insulator 2 such as an insulating film. Note that the Spindt type means a structure including an emitter as shown in FIG. 11 by the following manufacturing method proposed by Mr. Spindt. After forming a laminate consisting of an emitter electrode, an insulating layer, and a gate electrode layer, a metal such as molybdenum is used as the emitter material in a high vacuum for the structure in which the gate electrode layer has a through hole and the insulating layer is etched. Vapor deposition is performed by a deposition method with high straightness such as vapor deposition. As the molybdenum entering through the through-holes is deposited on the emitter electrode layer, the diameter of the through-holes in the gate electrode layer is reduced, so that the emitter has a substantially conical shape with a sharp tip. Is formed.

エミッタ11とエミッタ電極12を0Vとし、ゲート電極31にプラスの電圧を印加した場合、エミッタ11とゲート電極31の間に形成される電界分布は、概略、等電位線6のようになる。ここで、金属・絶縁体・真空の3つの境界線が重なるトリプルジャンクションは5の位置に形成される。トリプルジャンクション5から電子が放出された場合、電子は等電位線に対して垂直な方向に加速されるので、概ね絶縁体2の沿面に沿う方向に加速される。よって、図11の構造において、図10で説明したような沿面放電が起こる。   When the emitter 11 and the emitter electrode 12 are set to 0 V and a positive voltage is applied to the gate electrode 31, the electric field distribution formed between the emitter 11 and the gate electrode 31 is roughly the equipotential line 6. Here, a triple junction where three boundary lines of metal, insulator, and vacuum overlap is formed at a position of 5. When electrons are emitted from the triple junction 5, the electrons are accelerated in a direction perpendicular to the equipotential lines, and thus are accelerated in a direction substantially along the creeping surface of the insulator 2. Therefore, creeping discharge as described in FIG. 10 occurs in the structure of FIG.

従来、エレクトロンホッピングによる雪崩的な絶縁破壊を防ぐ方法の一つとして、絶縁層の表面に凹凸を形成し、沿面距離を長くする構造が知られている(特許文献3参照)。しかしながら、特許文献3の方法では、トリプルジャンクションから放出された電子は沿面に沿う方向に加速されることには変わりないので、距離が長くなる分、沿面放電の可能性は軽減されるが、根本的な解決にはならない。   Conventionally, as one method for preventing avalanche breakdown due to electron hopping, a structure is known in which irregularities are formed on the surface of an insulating layer to increase the creepage distance (see Patent Document 3). However, in the method of Patent Document 3, the electrons emitted from the triple junction are still accelerated in the direction along the creepage surface, so the possibility of creeping discharge is reduced as the distance increases. It is not an effective solution.

また、火山型のゲート電極を用いた電界放出素子の場合について、図12を参照して説明する。図12は、火山型のゲート電極及び円錐型のエミッタを有する電界放出素子の模式図であり、エミッタ電極12の上に先鋭なエミッタ11が設けられ、エミッタ電極12とエミッタ11の側壁の下部を覆う絶縁体2を介して、頂上の欠けた火山型のゲート電極31が形成されている。エミッタ11とエミッタ電極12を0Vとし、ゲート電極31にプラスの電圧を印加した場合、エミッタ11とゲート電極31の間に形成される電界分布は、概略、等電位線6のようになる。ここで、トリプルジャンクション5は図中の5の位置(エミッタ側壁)に位置する。図12に示すように、トリプルジャンクション5から電子が放出され、該電子は、絶縁体2の沿面に沿うような方向に加速され、沿面放電の原因となる。   The case of a field emission device using a volcano gate electrode will be described with reference to FIG. FIG. 12 is a schematic view of a field emission device having a volcanic gate electrode and a conical emitter. A sharp emitter 11 is provided on the emitter electrode 12, and the emitter electrode 12 and the lower part of the side wall of the emitter 11 are formed. A volcanic gate electrode 31 lacking the top is formed through the covering insulator 2. When the emitter 11 and the emitter electrode 12 are set to 0 V and a positive voltage is applied to the gate electrode 31, the electric field distribution formed between the emitter 11 and the gate electrode 31 is roughly the equipotential line 6. Here, the triple junction 5 is located at a position 5 (emitter side wall) in the figure. As shown in FIG. 12, electrons are emitted from the triple junction 5, and the electrons are accelerated in a direction along the creeping surface of the insulator 2 to cause creeping discharge.

本発明は、これらの問題を解決しようとするものであり、本発明は、放電により破壊されることを防止した構造を有する電界放出素子、及び該電界放出素子を備える装置を提供することを目的とする。   The present invention is intended to solve these problems, and an object of the present invention is to provide a field emission device having a structure that is prevented from being destroyed by discharge, and an apparatus including the field emission device. And

本発明は、前記目的を達成するために、以下の特徴を有するものである。
(1)本発明の電界放出素子は、先端が先鋭な電子放出端となっているエミッタと、前記エミッタの先端を露呈する開口を有する引き出し用ゲート電極と、前記エミッタの電子放出端を露出する開口周縁を有し、前記エミッタの側壁を被覆するエミッタ側壁被覆絶縁層とを備え、前記エミッタの先端と前記引き出し用ゲート電極との最短距離をD、前記エミッタと前記エミッタ側壁被覆絶縁層と真空の三つの境界線が重なる三重点と、電子放出端との距離をLtとした時に、Lt<D/2であることを特徴とする。
(2)前記(1)の電界放出素子において、前記エミッタ側壁被覆絶縁層の更に外側に、第2の絶縁層を有し、前記三重点と絶縁層の沿面の各部との直線距離をLoとしたときに、Lo>2Dを満たす沿面が存在することを特徴とすることがより好ましい。ここで、絶縁層の沿面とは、エミッタ側壁被覆絶縁層又は第2の絶縁層の絶縁層が真空に露出している表面をさす。
(3)前記1又は2の電界放出素子において、前記ゲート電極の前記エミッタに対向する面を被覆するゲート電極内壁被覆絶縁層を備え、エミッタ側壁被覆絶縁層又は第2の絶縁層と連続して絶縁層を構成していることを特徴とすることがより好ましい。
(4)前記(1)乃至(3)のいずれか1項記載の電界放出素子において、前記ゲート電極は、火山型又は平板型であることを特徴とすることがより好ましい。
(5)前記(1)乃至(4)のいずれか1項記載の電界放出素子を備える装置である。
The present invention has the following features in order to achieve the above object.
(1) The field emission device of the present invention exposes an emitter having a sharp electron emission end, an extraction gate electrode having an opening exposing the tip of the emitter, and an electron emission end of the emitter. An emitter sidewall covering insulating layer having an opening periphery and covering the emitter sidewall, wherein D is the shortest distance between the emitter tip and the extraction gate electrode, and the emitter, the emitter sidewall covering insulating layer, and the vacuum When the distance between the triple point where these three boundary lines overlap and the electron emission end is Lt, Lt <D / 2.
(2) In the field emission device of (1), a second insulating layer is further provided outside the emitter sidewall covering insulating layer, and a linear distance between the triple point and each portion along the surface of the insulating layer is Lo. It is more preferable that the creepage surface satisfying Lo> 2D exists. Here, the creeping surface of the insulating layer refers to the surface where the emitter sidewall covering insulating layer or the insulating layer of the second insulating layer is exposed to vacuum.
(3) The field emission device according to (1) or (2), further including a gate electrode inner wall covering insulating layer that covers a surface of the gate electrode facing the emitter, and continuous with the emitter sidewall covering insulating layer or the second insulating layer. It is more preferable that the insulating layer is formed.
(4) In the field emission device according to any one of (1) to (3), it is more preferable that the gate electrode is a volcano type or a flat plate type.
(5) An apparatus including the field emission device according to any one of (1) to (4).

本発明の電界放出素子は、沿面電流を生じない構造であるので、素子及びこれを用いた装置が、放電により絶縁破壊を起こすことを防止でき、絶縁耐圧を向上できる。   Since the field emission device of the present invention has a structure that does not generate a creeping current, the device and a device using the device can be prevented from causing dielectric breakdown due to discharge, and the withstand voltage can be improved.

また、本発明の電界放出素子では、本来の電子放出端での電界集中を、より強くすることになるので、低電圧で電子放出を可能とすると同時に、放出された電子が絶縁体の方向に向かって加速されるのを防ぎ、放出電子が絶縁層の沿面を衝撃することを抑える効果がある。   Further, in the field emission device of the present invention, the concentration of the electric field at the original electron emission end is made stronger, so that it is possible to emit electrons at a low voltage, and at the same time, the emitted electrons are directed toward the insulator. This is effective in preventing the emitted electrons from being accelerated and suppressing the emitted electrons from impacting the creeping surface of the insulating layer.

また、本発明の実施の形態の電界放出素子では、ゲート電極の、エミッタやエミッタ電極に対抗する面(ゲート電極内壁面)を、絶縁層で覆う構造とする場合は、沿面距離をさらに稼ぐこともできるので、絶縁耐圧の低下を防ぐ効果が大である。   Further, in the field emission device according to the embodiment of the present invention, when the structure of the gate electrode facing the emitter and the emitter electrode (the inner wall surface of the gate electrode) is covered with an insulating layer, the creepage distance is further increased. Therefore, the effect of preventing a decrease in the withstand voltage is great.

また、本発明においては、エミッタの側壁を被覆するエミッタ側壁被覆絶縁層である第1の絶縁層は、その部分が真空である従来構造に比べて、熱伝導が良いので、エミッタ先端から大電流を放出する場合に発生するジュール熱をエミッタ基板にまで伝えることで、放熱の役目も果たすので、大電流動作時においてもジュール熱によりエミッタ先端が溶解することを防ぐ効果もある。   In the present invention, the first insulating layer, which is the emitter side wall covering insulating layer covering the side wall of the emitter, has better heat conduction than the conventional structure in which the portion is vacuum, so that a large current flows from the tip of the emitter. By transmitting Joule heat generated in the case of emitting to the emitter substrate, it also plays a role of heat dissipation, so that it has an effect of preventing the tip of the emitter from being melted by Joule heat even during a large current operation.

第1の実施の形態における、電界放出素子の一例を示す模式図である。It is a schematic diagram which shows an example of the field emission element in 1st Embodiment. 第1の実施の形態における基本原理及び効果を説明する図である。It is a figure explaining the basic principle and effect in 1st Embodiment. 第1の実施の形態における、電界放出素子の変形例を示す模式図である。It is a schematic diagram which shows the modification of the field emission element in 1st Embodiment. 第1の実施の形態における、電界放出素子の変形例の製造方法を説明する図である。It is a figure explaining the manufacturing method of the modification of the field emission element in 1st Embodiment. 第1の実施の形態における、電界放出素子の製造方法を説明する図である。It is a figure explaining the manufacturing method of the field emission element in 1st Embodiment. 第2の実施の形態における、電界放出素子の一例を示す模式図である。It is a schematic diagram which shows an example of the field emission element in 2nd Embodiment. 第2の実施の形態における、電界放出素子の変形例1の模式図である。It is the schematic diagram of the modification 1 of the field emission element in 2nd Embodiment. 第2の実施の形態における、電界放出素子の変形例2の模式図である。It is a schematic diagram of the modification 2 of the field emission element in 2nd Embodiment. 第2の実施の形態における、電界放出素子の変形例2の製造方法を説明する図である。It is a figure explaining the manufacturing method of the modification 2 of the field emission element in 2nd Embodiment. 沿面放電の原理を説明する図である。It is a figure explaining the principle of creeping discharge. 従来技術のスピント型電界放出素子における、トリプルジャンクションから放出された電子の加速される向きを説明する図である。It is a figure explaining the direction where the electron discharge | released from the triple junction is accelerated in the Spindt type field emission element of a prior art. 従来技術の火山型電界放出素子における、トリプルジャンクションから放出された電子の加速される向きを説明する図である。It is a figure explaining the direction where the electron discharge | released from the triple junction is accelerated in the volcano type field emission element of a prior art.

本発明の実施の形態について以下説明する。   Embodiments of the present invention will be described below.

本発明者は、電界放出素子についてその絶縁層の構造に着目して研究開発を行い、沿面電流を抑制して優れた絶縁耐圧性を有する構造を得るに到ったものである。   The present inventor has conducted research and development on a field emission device by paying attention to the structure of the insulating layer, and has obtained a structure having excellent withstand voltage by suppressing creeping current.

また、本発明の実施の形態の電界放出素子は、エミッタの側壁を絶縁層で覆い、エミッタの先端のみを露出する構造を有する。該構造をとることにより、トリプルジャンクションを本来の電子放出端近傍のみとすることができる。トリプルジャンクションを本来の電子放出端近傍のみとするには、トリプルジャンクションの位置が、エミッタの先端から、エミッタの先端と引き出し用ゲート電極との最短距離Dの2分の1以下であることが必要である。例えば、ゲート電極の開口径が400nm程度の場合において、エミッタの先端と引き出しゲート電極の最短距離が200nmとなり、その場合のトリプルジャンクションの位置は先端からおよそ10〜100nm下がった程度であることが望ましい。   The field emission device according to the embodiment of the present invention has a structure in which the side wall of the emitter is covered with an insulating layer and only the tip of the emitter is exposed. By taking this structure, the triple junction can be made only in the vicinity of the original electron emission end. In order to make the triple junction only in the vicinity of the original electron emission end, the position of the triple junction needs to be less than or equal to one-half of the shortest distance D between the tip of the emitter and the gate electrode for extraction. It is. For example, when the opening diameter of the gate electrode is about 400 nm, the shortest distance between the tip of the emitter and the extraction gate electrode is 200 nm, and the position of the triple junction in that case is preferably about 10 to 100 nm lower than the tip. .

本実施の形態では、電子を放出するための構造を有しているものをエミッタとよび、そのエミッタに電流を供給するための配線部分をエミッタ電極と呼ぶ。基板は、エミッタに電流を供給する役目も果たしている場合は、エミッタ電極でもある。
エミッタは、先鋭な先端を有する突起状であり、円錐形状などである。
In this embodiment mode, a structure having a structure for emitting electrons is called an emitter, and a wiring portion for supplying current to the emitter is called an emitter electrode. The substrate is also an emitter electrode if it also serves to supply current to the emitter.
The emitter has a protruding shape having a sharp tip, and has a conical shape or the like.

また、本発明の実施の形態の電界放出素子では、陰極側に形成されるトリプルジャンクションから放出される電子が、その電子放出点であるトリプルジャンクションから見て該絶縁層の沿面とは逆方向に加速される向きに電界が形成されることになるように、絶縁層がエミッタ側壁に設けられていることが、好ましい。   In the field emission device according to the embodiment of the present invention, electrons emitted from the triple junction formed on the cathode side are in a direction opposite to the creeping surface of the insulating layer when viewed from the triple junction which is the electron emission point. It is preferable that the insulating layer is provided on the emitter side wall so that the electric field is formed in the accelerated direction.

本発明の実施の形態の電界放出素子では、トリプルジャンクションから放出された電子は、絶縁層の沿面の方向には加速されることがないので、絶縁破壊現象を起こさない。   In the field emission device according to the embodiment of the present invention, electrons emitted from the triple junction are not accelerated in the creeping direction of the insulating layer, so that the dielectric breakdown phenomenon does not occur.

本発明の電界放出素子を備える装置は、電界放出素子と、電界を印加して電子を捕獲あるいは加速させるための陽極(コレクタ又はアノードとも呼ぶ。)とを、少なくとも備える。   An apparatus including a field emission device of the present invention includes at least a field emission device and an anode (also referred to as a collector or an anode) for applying or applying an electric field to capture or accelerate electrons.

また、本発明の実施の形態の電界放出素子では、ゲート電極の、エミッタやエミッタ電極に対抗する面を、絶縁層(以下、ゲート電極内壁面絶縁層ともいう。)で覆う構造とすることが好ましい。ゲート電極内壁面絶縁層により、万が一トリプルジャンクション外から何らかの影響で電子放出が起こったとしても沿面距離を長くしホッピングが持続しないような構造とすることができる。   In the field emission device according to the embodiment of the present invention, the surface of the gate electrode facing the emitter and the emitter electrode is covered with an insulating layer (hereinafter also referred to as a gate electrode inner wall surface insulating layer). preferable. By the gate electrode inner wall insulating layer, even if electrons are emitted from the outside of the triple junction due to some influence, the creepage distance can be increased and hopping cannot be continued.

各層の絶縁層の材質に関しては特に制約はなく、絶縁層の材料として知られる材料を用いることができる。例えば、窒化シリコン膜、酸化シリコン膜、酸化アルミニウム膜等、半導体技術分野等で知られる膜を用いることができる。エミッタ側壁を被覆する絶縁層と、ゲート電極内壁面絶縁層とは、それぞれ個別の膜で形成されてもよいし、連続する膜で形成されてもよい。エミッタ側壁を被覆する絶縁層とゲート電極内壁面絶縁層の絶縁層を接続して、これらの層間又は並列に設けられる中間絶縁層を、適宜設ける。これらの絶縁層は、いずれも、1層又は2層以上の絶縁層から構成することができ、それぞれの材料を適宜選択することができる。   The material of the insulating layer of each layer is not particularly limited, and a material known as the material of the insulating layer can be used. For example, a film known in the semiconductor technology field such as a silicon nitride film, a silicon oxide film, and an aluminum oxide film can be used. The insulating layer covering the emitter side wall and the gate electrode inner wall surface insulating layer may be formed of individual films or may be formed of continuous films. An insulating layer covering the emitter sidewall and the insulating layer of the inner wall surface of the gate electrode are connected, and an intermediate insulating layer provided between these layers or in parallel is appropriately provided. Any of these insulating layers can be composed of one or two or more insulating layers, and each material can be appropriately selected.

後述する実施の形態では、エミッタの高さは、ゲート電極(の開口端)に対してほぼ同じ高さかゲート電極の上面の高さを超えることがないが、これに特に限定はされるわけではないので、任意に設計することができる。   In the embodiment to be described later, the height of the emitter does not exceed the height of the gate electrode (the opening end thereof) or the height of the upper surface of the gate electrode, but is not limited to this. Since it is not, it can be designed arbitrarily.

(第1の実施の形態)
本実施の形態では、ゲート電極の形状が火山型である電界放出素子の場合について、図1乃至図5を参照して説明する。
(First embodiment)
In this embodiment, the case of a field emission element in which the shape of a gate electrode is a volcano type will be described with reference to FIGS.

図1は、本実施の形態の電界放出素子の一例の模式図であり、図2は、図1に基づいて、本発明の原理及び効果を説明する図である。図1の電界放出素子は、エミッタ電極12上に設けられた先端が先鋭な円錐形状のエミッタ11と、エミッタ11先端のみを露出させてエミッタ1の側壁及びエミッタ電極を被覆する第1の絶縁層21と、第1の絶縁層を被覆する第2の絶縁層22と、ゲート電極のエミッタ及びエミッタ電極と対向する内壁面に設けられる第3の絶縁層23と、エミッタ先端周辺部に開口を有する火山型ゲート電極31とを備える。エミッタ11と、第1の絶縁層21と、真空とで形成されるトリプルジャンクション5の位置が、この第1の絶縁層21により規定される。トリプルジャンクション5の位置は電子放出端近傍に位置する。図中、エミッタ側壁を被覆する第1の絶縁層21の縁にトリプルジャンクション5が位置する。第2の絶縁層は、エミッタ先端から見て、また、トリプルジャンクションから見て、第1の絶縁層21の被覆端より、エミッタ下部へ後退した位置に、第1の絶縁層21上に設けられる。第2の絶縁層を第1の絶縁層よりも電子放出端から見て後退させることによって、第2の絶縁層の沿面が、トリプルジャンクションから放出された電子が到達し得ないような位置とすることができる。   FIG. 1 is a schematic diagram of an example of the field emission device of this embodiment, and FIG. 2 is a diagram for explaining the principle and effect of the present invention based on FIG. The field emission device of FIG. 1 includes a cone-shaped emitter 11 provided on an emitter electrode 12 with a sharp tip, and a first insulating layer that covers only the sidewall of the emitter 1 and the emitter electrode by exposing only the tip of the emitter 11. 21, a second insulating layer 22 covering the first insulating layer, a third insulating layer 23 provided on the emitter of the gate electrode and the inner wall surface facing the emitter electrode, and an opening at the periphery of the emitter tip And a volcano gate electrode 31. The position of the triple junction 5 formed by the emitter 11, the first insulating layer 21, and the vacuum is defined by the first insulating layer 21. The position of the triple junction 5 is located in the vicinity of the electron emission end. In the figure, the triple junction 5 is located at the edge of the first insulating layer 21 covering the emitter sidewall. The second insulating layer is provided on the first insulating layer 21 at a position recessed from the covering end of the first insulating layer 21 to the lower part of the emitter as viewed from the emitter tip and from the triple junction. . By causing the second insulating layer to recede from the electron emission end as compared with the first insulating layer, the creeping surface of the second insulating layer is positioned so that electrons emitted from the triple junction cannot reach. be able to.

第1の絶縁層や第2の絶縁層の表面は、真空と接し、絶縁層の沿面と呼ぶことができる。   The surfaces of the first insulating layer and the second insulating layer are in contact with vacuum and can be called creeping surfaces of the insulating layer.

図2に、本発明の実施の形態における特徴である、三重点の位置と、絶縁層の配置についての説明を示す。   FIG. 2 shows an explanation of the position of the triple point and the arrangement of the insulating layer, which are features in the embodiment of the present invention.

エミッタの先端と引き出し用ゲート電極との最短距離をD、エミッタとエミッタ側壁被覆絶縁層と真空の三つの境界線が重なる三重点と、電子放出端との距離をLtとした時に、Lt<D/2である条件(以下、「条件1」ともいう。)を満たすように、三重点の位置を設定する。この条件を満たす場合には、三重点から放出された電子はゲート電極の方向には加速されず、アノードに向かって加速されることが、電子軌道シミュレーション等により分かった。   Lt <D, where D is the shortest distance between the tip of the emitter and the extraction gate electrode, and Lt is the distance between the triple point where the emitter, the emitter sidewall covering insulating layer and the vacuum boundary line overlap, and the electron emission end. The position of the triple point is set so as to satisfy the condition of / 2 (hereinafter also referred to as “condition 1”). When this condition is satisfied, it has been found by electron trajectory simulation or the like that electrons emitted from the triple point are not accelerated toward the gate electrode but accelerated toward the anode.

エミッタ側壁被覆絶縁層及び第2の絶縁層の表面からなる沿面は、三重点とこれらの絶縁層の沿面の各部との直線距離をLoとしたときに、Lo>2Dを満たす沿面が存在する条件(以下、「条件2」ともいう。)を満たすようにする。実験により、この条件を満たすときには、放電破壊が起こりにくいことが分かった。   The creepage formed by the surfaces of the emitter side wall covering insulating layer and the second insulating layer is a condition that there exists a creepage satisfying Lo> 2D when the linear distance between the triple point and each part of the creeping surface of these insulating layers is Lo. (Hereinafter also referred to as “condition 2”). Experiments have shown that when this condition is met, discharge breakdown is unlikely to occur.

このような条件をみたす場合においては、トリプルジャンクションから放出された電子は、本来必要としている電子放出端から放出された電子と同様に、等電位線に直交する方向で、陽極に向かって加速されるので、絶縁層の表面を沿うような方向に加速されることはなく、沿面放電の原因となり得ないのである。   In such a condition, the electrons emitted from the triple junction are accelerated toward the anode in the direction perpendicular to the equipotential lines, like the electrons emitted from the electron emission end that is originally required. Therefore, it is not accelerated in the direction along the surface of the insulating layer and cannot cause creeping discharge.

各層の絶縁層の材質に関しては特に制約はなく、半導体技術分野等で知られる絶縁層の材料を用いることができる。例えば、第1の絶縁層として窒化シリコン膜、第2の絶縁層として酸化シリコン膜、第3の絶縁層としてアルミナを使うことができる。材質の異なる絶縁層を使うことにより、そのエッチングレートの違いから、本実施の形態の構造を形成することが可能である。   The material of the insulating layer of each layer is not particularly limited, and the insulating layer material known in the semiconductor technical field or the like can be used. For example, a silicon nitride film can be used as the first insulating layer, a silicon oxide film can be used as the second insulating layer, and alumina can be used as the third insulating layer. By using insulating layers made of different materials, the structure of this embodiment can be formed due to the difference in etching rate.

[変形例]
本実施の形態の電界放出素子の変形例を、図3に示す。変形例では、第1の絶縁層21がエミッタ先端に向かって徐々に薄くなっていく構造である。該変形例の場合であっても、トリプルジャンクション5の位置はエミッタ先端近傍に有り、そこから放出された電子は、第1の絶縁層の沿面に沿う方向には加速されずに、図示しないアノードに向かって加速されるので、図2で説明したと同様の効果が得られる。
[Modification]
A modification of the field emission device of this embodiment is shown in FIG. In the modification, the first insulating layer 21 is gradually thinned toward the emitter tip. Even in the case of this modification, the position of the triple junction 5 is in the vicinity of the tip of the emitter, and the electrons emitted from the triple junction 5 are not accelerated in the direction along the creeping surface of the first insulating layer, and are not shown. Therefore, the same effect as described in FIG. 2 can be obtained.

[製造方法]
本実施の形態の電界放出素子の製造方法について、図4及び図5を参照して説明する。
図4は、変形例の素子の製造工程(a)〜(f)を説明する図である。
[Production method]
A method for manufacturing the field emission device of the present embodiment will be described with reference to FIGS.
FIG. 4 is a diagram for explaining manufacturing steps (a) to (f) of a modified element.

(a)工程
エミッタ電極12上に先鋭な円錐形状のエミッタ11を形成する。エミッタを形成する方法は、公知の方法を採用することができ、特に限定されない。例えば、シリコンをエッチングする方法でも良い。または、微細な穴を有する二層の有機塗布膜上に、真空蒸着などの粒子の直進性の高い成膜方法によりエミッタ材料を成膜することで、穴が徐々に塞がっていくことを利用し円錐形のエミッタを形成し、後に有機溶剤により有機塗布膜を溶解することで不要なエミッタ材料膜を除去する方法でもよい(特許文献4参照)。
(A) Step A sharp conical emitter 11 is formed on the emitter electrode 12. A known method can be adopted as a method for forming the emitter, and is not particularly limited. For example, a method of etching silicon may be used. Alternatively, it is used that the hole is gradually closed by depositing an emitter material on a two-layer organic coating film having fine holes by a film deposition method with high particle straightness such as vacuum deposition. A method of removing an unnecessary emitter material film by forming a conical emitter and then dissolving the organic coating film with an organic solvent may be used (see Patent Document 4).

(b)工程
次に、第1の絶縁層21を成膜する。成膜方法は、公知の方法を採用することができ、特に限定されない。構造物の上に成膜するので、コンフォーマルに成膜できる方法がより望ましい。例えば、化学気相合成法(CVD)やスパッタリングなどの方法がある。シリコンをターゲットとし、ArとNをプラズマ源としたスパッタリングによりSiNを成膜する方法でもよい。第1の絶縁層21の膜厚は、基本的には任意に選ぶことが可能であるが、作製が容易になるようにするためには、第2の絶縁層の10%〜20%程度の厚さが良い。
次に、第2の絶縁層22を成膜する。成膜方法は、既に公知の方法を採用することができ、特に限定されない。例えば、TEOS(テトラエトキシシラン)ガスを使ったプラズマCVDによりSiOを成膜することができる。
さらに、第3の絶縁層23を成膜する。第3の絶縁層23は、第1の絶縁層21と同様にスパッタリングでSiNを成膜することができる。
その後、ゲート電極31となる金属薄膜を成膜する。金属薄膜の金属の種類は既に公知の材料を採用することができ、特に限定されない。例えば、NbやMo等が、SF等フッ素系のガスを用いたリアクティブイオンエッチング(RIE)により簡単にエッチングができ、なおかつ、後に使うことになる緩衝フッ化水素酸(BHF)によりエッチングされないので都合が良い。
(B) Process Next, the 1st insulating layer 21 is formed into a film. A known method can be adopted as the film forming method, and is not particularly limited. Since the film is formed on the structure, a method capable of forming the film conformally is more desirable. For example, there are methods such as chemical vapor deposition (CVD) and sputtering. Alternatively, SiN may be deposited by sputtering using silicon as a target and Ar and N 2 as plasma sources. The film thickness of the first insulating layer 21 can be arbitrarily selected basically. However, in order to facilitate manufacture, the film thickness is about 10% to 20% of the second insulating layer. Good thickness.
Next, a second insulating layer 22 is formed. As the film forming method, a known method can be adopted and is not particularly limited. For example, SiO 2 can be formed by plasma CVD using TEOS (tetraethoxysilane) gas.
Further, a third insulating layer 23 is formed. As for the third insulating layer 23, SiN can be formed by sputtering in the same manner as the first insulating layer 21.
Thereafter, a metal thin film to be the gate electrode 31 is formed. The metal type of the metal thin film can be a known material and is not particularly limited. For example, Nb, Mo, etc. can be easily etched by reactive ion etching (RIE) using a fluorine-based gas such as SF 6 and not etched by buffered hydrofluoric acid (BHF) to be used later. So convenient.

(c)工程
次に、第1〜第3の絶縁層及びゲート電極を成膜した基板(エミッタ電極)に、フォトレジスト41を塗布する。塗布するフォトレジストの厚さは、エミッタ11の高さに相当するよりも厚い膜厚に設定する。膜厚の調整には、使用するフォトレジストの粘度を調整したり、回転塗布の場合においては回転数を調整するなどして、調整することができる。
(C) Process Next, the photoresist 41 is apply | coated to the board | substrate (emitter electrode) in which the 1st-3rd insulating layer and the gate electrode were formed into a film. The thickness of the photoresist to be applied is set to be thicker than that corresponding to the height of the emitter 11. The film thickness can be adjusted by adjusting the viscosity of the photoresist to be used or by adjusting the number of rotations in the case of spin coating.

(d)工程
次に、酸素プラズマなどによりフォトレジストをエッチングする。エッチング量は、ゲート電極の高さが所望の値になるように調整する。
(D) Step Next, the photoresist is etched by oxygen plasma or the like. The etching amount is adjusted so that the height of the gate electrode becomes a desired value.

(e)工程
次に、残ったフォトレジストをマスクにして、ゲート電極31をエッチングする。ゲート電極としてNbやMoを選んだ場合は、SFガスを用いたリアクティブイオンエッチング(RIE)によりエッチングすることができる。また、第3の絶縁層23の材質としてSiNを選んだ場合には、ゲート電極31をエッチンするためのSFガスによるRIEにより第3の絶縁層も同時にエッチングすることができる。SiN以外の材質を選んだ場合には、第3の絶縁層23をエッチングするための工程を行う。この際、ゲート電極31をエッチングしないような方法を用いる必要がある。
(E) Process Next, the gate electrode 31 is etched using the remaining photoresist as a mask. When Nb or Mo is selected as the gate electrode, it can be etched by reactive ion etching (RIE) using SF 6 gas. When SiN is selected as the material of the third insulating layer 23, the third insulating layer can be simultaneously etched by RIE using SF 6 gas for etching the gate electrode 31. When a material other than SiN is selected, a process for etching the third insulating layer 23 is performed. At this time, it is necessary to use a method that does not etch the gate electrode 31.

(f)工程
次に、緩衝フッ酸(BHF)により第2の絶縁層22をエッチングする。この時、第2の絶縁層22は、ゲート電極31の開口部分からエッチングされていくので、エミッタに沿う方向にエッチングが進んでいく。エミッタ先端を覆っている第2の絶縁層22がエッチングされれば、第1の絶縁層21がBHFに暴露されることになる。第1の絶縁層21としてSiN、第2の絶縁層としてSiOを選ぶと、BHFによるエッチングレートの比は概ね1:10〜1:20程度であるので、第2の絶縁層22を後退させていく間に第1の絶縁層21のエミッタ先端部分がエッチングされてなくなり、エミッタを露出することができる。
(F) Step Next, the second insulating layer 22 is etched by buffered hydrofluoric acid (BHF). At this time, since the second insulating layer 22 is etched from the opening of the gate electrode 31, the etching proceeds in a direction along the emitter. If the second insulating layer 22 covering the emitter tip is etched, the first insulating layer 21 is exposed to BHF. When SiN is selected as the first insulating layer 21 and SiO 2 is selected as the second insulating layer, the ratio of the etching rate by BHF is about 1:10 to 1:20. Therefore, the second insulating layer 22 is retracted. In the meantime, the emitter tip portion of the first insulating layer 21 is not etched, and the emitter can be exposed.

以上の(a)〜(f)の工程により、図3の構造の電界放出素子が得られる。   The field emission device having the structure shown in FIG. 3 is obtained by the steps (a) to (f).

図5は、第1の絶縁層21の形状が異なる図1の電界放出素子の製造工程を説明する図である。図1に示した電界放出素子を製造する場合は、図4の(a)〜(d)の工程を実施した後、図5の(e)〜(h)工程を実施する。   FIG. 5 is a diagram for explaining a manufacturing process of the field emission device of FIG. 1 in which the shape of the first insulating layer 21 is different. When the field emission device shown in FIG. 1 is manufactured, steps (a) to (d) in FIG. 4 are performed, and then steps (e) to (h) in FIG. 5 are performed.

(e)工程
第1の絶縁層21の材質として、BHFには全くエッチングされない材質、たとえばアルミナ等を選んでおく必要がある。該第1の絶縁層21の材質を用いて、図4の(a)〜(e)の工程を行う。
(E) Process As a material for the first insulating layer 21, it is necessary to select a material that is not etched at all for BHF, such as alumina. Steps (a) to (e) in FIG. 4 are performed using the material of the first insulating layer 21.

(f)工程
次に、(e)工程の後、BHFにより第2の絶縁層22をエッチングにより後退させるが、エミッタ先端部分の第1の絶縁層21のみが露出した時点で一旦エッチングを終了する。
(F) Step Next, after the step (e), the second insulating layer 22 is retracted by etching with BHF, but the etching is temporarily stopped when only the first insulating layer 21 at the tip of the emitter is exposed. .

(g)工程
次に、第1の絶縁層21のみがエッチングできるエッチング液などを用いて、第1の絶縁層21のエミッタ先端部分のみをエッチングにより除去する。
(G) Process Next, only the emitter tip portion of the first insulating layer 21 is removed by etching using an etchant or the like that can etch only the first insulating layer 21.

(h)工程
次に、再び第2の絶縁層22をエッチングするBHFの工程を行い、第2の絶縁層22を更に後退させる。
(H) Process Next, the BHF process for etching the second insulating layer 22 is performed again to further retract the second insulating layer 22.

以上の工程により、図1の構造の電界放出素子が得られる。   Through the above steps, the field emission device having the structure shown in FIG. 1 is obtained.

(第2の実施の形態)
本実施の形態では、ゲート電極が平坦である電界放出素子の場合について、図6乃至図9を参照して説明する。本実施の形態における原理と効果は、第1の実施の形態で説明したと同様である。本実施の形態において、エミッタ側壁被覆絶縁層の縁により規定される三重点は、条件1を満たす。本実施の形態は、従来のゲート電極が平坦であるスピント型電界放出素子(図11参照)に対して、本発明の絶縁層構造を適用したものである。従来例は、図11に示すように、エミッタの側壁及びエミッタ電極が真空に対して露出している構造である。それに対して、本実施の形態では、エミッタの側壁及びエミッタ電極は第1の絶縁層21で覆われ、エミッタ先端の電子放出端のみが露出している。トリプルジャンクション5は電子放出端付近に形成される。このような絶縁層の配置にすることにより、トリプルジャンクション5から放出された電子は、絶縁層の沿面方向に加速されることなく、真空中に向かって加速されるので、沿面放電に至ることはない。
(Second Embodiment)
In this embodiment mode, a case of a field emission element having a flat gate electrode will be described with reference to FIGS. The principle and effect in the present embodiment are the same as described in the first embodiment. In the present embodiment, the triple point defined by the edge of the emitter sidewall covering insulating layer satisfies the condition 1. In the present embodiment, the insulating layer structure of the present invention is applied to a conventional Spindt-type field emission device (see FIG. 11) having a flat gate electrode. As shown in FIG. 11, the conventional example has a structure in which the side wall of the emitter and the emitter electrode are exposed to vacuum. On the other hand, in the present embodiment, the emitter side wall and the emitter electrode are covered with the first insulating layer 21, and only the electron emission end at the tip of the emitter is exposed. The triple junction 5 is formed near the electron emission end. By arranging such an insulating layer, electrons emitted from the triple junction 5 are accelerated toward the vacuum without being accelerated in the creeping direction of the insulating layer. Absent.

図6は、本実施の形態の電界放出素子の一例の模式図である。図6の電界放出素子は、エミッタ電極12上に設けられた先端が先鋭な円錐形状のエミッタ11と、エミッタ11先端のみを露出させてエミッタ11の側壁及びエミッタ電極を被覆する第1の絶縁層21と、ゲート電極のエミッタ及びエミッタ電極と対向する内壁面に設けられ第3の絶縁層23と、第1の絶縁層21と第3の絶縁層23を接続するように配置される第2の絶縁層22と、エミッタ先端周辺部に開口を有する平坦なゲート電極31とを備える。エミッタ11と第1の絶縁層21と真空とのトリプルジャンクション5の位置が、この第1の絶縁層21の縁により規定される。   FIG. 6 is a schematic diagram of an example of the field emission device of the present embodiment. The field emission device shown in FIG. 6 includes a cone-shaped emitter 11 provided on the emitter electrode 12 with a sharp tip, and a first insulating layer that covers only the sidewall of the emitter 11 and the emitter electrode by exposing only the tip of the emitter 11. 21, the emitter of the gate electrode and the third insulating layer 23 provided on the inner wall surface facing the emitter electrode, and the second insulating layer 23 disposed so as to connect the first insulating layer 21 and the third insulating layer 23. An insulating layer 22 and a flat gate electrode 31 having an opening in the periphery of the emitter tip are provided. The position of the triple junction 5 of the emitter 11, the first insulating layer 21 and the vacuum is defined by the edge of the first insulating layer 21.

本実施の形態においても、第1の実施の形態と同様、第2の絶縁層22は、エミッタ先端から見て、また、トリプルジャンクションから見て、第1の絶縁層21の被覆端(エミッタ先端部開口)より、エミッタ下部へ後退し、さらにエミッタ電極表面上の後退した位置に、第1の絶縁層21と隙間なく連続して設けられる。このように、第2の絶縁層を第1の絶縁層よりも電子放出端から見て後退させることによって、第2の絶縁層の沿面がトリプルジャンクションから直接見通せない位置とすることができる。即ち、第2の絶縁層の沿面が、トリプルジャンクションから放出された電子が到達し得ないような位置とすることができる。   Also in the present embodiment, as in the first embodiment, the second insulating layer 22 is seen from the emitter tip and from the triple junction, and the covered end (emitter tip) of the first insulating layer 21 is seen. The first insulating layer 21 and the first insulating layer 21 are continuously provided at a position retracted from the lower part of the emitter) to the lower part of the emitter and further on the surface of the emitter electrode. Thus, by making the second insulating layer recede as seen from the electron emission end rather than the first insulating layer, the creeping surface of the second insulating layer can be set at a position where it cannot be directly seen from the triple junction. That is, the creeping surface of the second insulating layer can be at a position where electrons emitted from the triple junction cannot reach.

前記後退により、第1の絶縁層21は、第2の絶縁層22に被覆されていない表面を有する。本実施の形態では、第1の絶縁層21の表面と第2の絶縁層22の表面が真空と接し、これらは絶縁層の沿面と呼ぶことができる。本実施の形態においても、絶縁層の沿面は、条件2(三重点と絶縁層の沿面の各部との直線距離をLoとしたときに、Lo>2Dを満たす沿面が存在する)を満足する。トリプルジャンクションから放出された電子は、本来必要としている電子放出端から放出された電子と同様に、等電位線に直交する方向で、陽極に向かって加速されるので、第1の絶縁層の表面を沿うような方向に加速されることはない。   Due to the retreat, the first insulating layer 21 has a surface that is not covered with the second insulating layer 22. In the present embodiment, the surface of the first insulating layer 21 and the surface of the second insulating layer 22 are in contact with vacuum, and these can be called creeping surfaces of the insulating layer. Also in this embodiment, the creepage of the insulating layer satisfies the condition 2 (there is a creepage that satisfies Lo> 2D when the linear distance between the triple point and each part of the creeping surface of the insulating layer is Lo). Since the electrons emitted from the triple junction are accelerated toward the anode in the direction orthogonal to the equipotential lines, as with the electrons emitted from the electron emission end that is originally required, the surface of the first insulating layer Will not be accelerated in the direction along the line.

図6に示すように、第1の絶縁層21と第2の絶縁層22の境界部分に隙間が生じないような構造としなければならない。図6において絶縁層21と絶縁層22に隙間が生じれば、それはすなわちトリプルジャンクションが形成されることになるからである。   As shown in FIG. 6, the structure should be such that no gap is generated at the boundary between the first insulating layer 21 and the second insulating layer 22. In FIG. 6, if there is a gap between the insulating layer 21 and the insulating layer 22, that is, a triple junction is formed.

第1の絶縁層21と第2の絶縁層22の境界部分に隙間が生じないような構造として、例えば、次の変形例1、2がある。   As a structure in which no gap is generated at the boundary portion between the first insulating layer 21 and the second insulating layer 22, for example, there are the following modifications 1 and 2.

[変形例1]
図7は、変形例1を示す模式図である。変形例1の電界放出素子の絶縁構造は、エミッタ11先端のみを露出させてエミッタ11の側壁及びエミッタ電極12を被覆する第1の絶縁層21が、エミッタ電極とゲート電極の間に設けられる第2の絶縁層22を被覆するとともに、さらに連続して、ゲート電極のエミッタ電極対向面及びエミッタ対向面を被覆する構造である。第1の絶縁層21により、エミッタ側壁とエミッタ電極とゲート電極内壁が、連続して被覆され絶縁され、隙間が生じない。
[Modification 1]
FIG. 7 is a schematic diagram showing a first modification. In the insulating structure of the field emission device of the first modification, a first insulating layer 21 that exposes only the tip of the emitter 11 and covers the side wall of the emitter 11 and the emitter electrode 12 is provided between the emitter electrode and the gate electrode. In this structure, the two insulating layers 22 are covered and the emitter electrode facing surface and the emitter facing surface of the gate electrode are continuously covered. The first insulating layer 21 continuously covers and insulates the emitter side wall, the emitter electrode, and the inner wall of the gate electrode, so that no gap is generated.

[変形例2]
図8は、変形例2を示す模式図である。変形例2の電界放出素子の絶縁構造は、エミッタ11先端のみを露出させてエミッタ11の側壁及びエミッタ電極12を被覆する第1の絶縁層21と、ゲート電極のエミッタ及びエミッタ電極と対向する内壁面に設けられ第3の絶縁層23と、第1の絶縁層21と第3の絶縁層23との層間に挟み込まれている第2の絶縁層22とからなる構造である。該構造により、図6や図7と同様の効果が得られる。
[Modification 2]
FIG. 8 is a schematic diagram showing a second modification. The insulation structure of the field emission device of the modification 2 includes a first insulating layer 21 that exposes only the tip of the emitter 11 and covers the side wall of the emitter 11 and the emitter electrode 12, and an inner electrode facing the emitter and emitter electrode of the gate electrode. The structure includes a third insulating layer 23 provided on the wall surface and a second insulating layer 22 sandwiched between the first insulating layer 21 and the third insulating layer 23. With this structure, the same effects as in FIGS. 6 and 7 can be obtained.

[製造方法]
図6や図7の電界放出素子は、図11に示した従来例のスピント型電界放出素子が完成したあとで、つまり、第2の絶縁層22が完成した状態で、第1の絶縁層21と第3の絶縁層23を所望の位置に成膜する方法により作製できる。例えば、CVD法など構造各部にコンフォーマルに製膜できるような方法等により、絶縁層を成膜できる。また、エミッタ11先端に成膜された第1の絶縁層21は、例えば、集束イオンビームを使い、アレイ状のエミッタの各先端の絶縁層のみエッチングすることにより先端のみ除去できる。
[Production method]
The field emission device of FIGS. 6 and 7 is the first insulating layer 21 after the conventional Spindt type field emission device shown in FIG. 11 is completed, that is, in a state where the second insulating layer 22 is completed. And the third insulating layer 23 can be formed by a method of forming a film at a desired position. For example, the insulating layer can be formed by a method such as a CVD method that can form a film conformally on each structural portion. The first insulating layer 21 formed on the tip of the emitter 11 can be removed only by using, for example, a focused ion beam and etching only the insulating layer at each tip of the arrayed emitter.

本実施の形態の電界放出素子の製造方法について、図9を参照して説明する。図9は、変形例2(図8参照)の素子のための製造工程(a)〜(f)を説明する図である。   A method for manufacturing the field emission device of the present embodiment will be described with reference to FIG. FIG. 9 is a diagram for explaining manufacturing steps (a) to (f) for the element of modification 2 (see FIG. 8).

(a)工程
第1の実施の形態において説明した図4(a)の工程と同様に、エミッタ電極12上に先鋭な円錐形状のエミッタ11を形成する。
(A) Process The sharp cone-shaped emitter 11 is formed on the emitter electrode 12 like the process of FIG. 4A demonstrated in 1st Embodiment.

(b)工程
次に、第1の絶縁層21、第2の絶縁層22、第3の絶縁層23、およびゲート電極31を連続して成膜する。この時、絶縁層とゲート電極の合計の膜厚が、エミッタの高さよりも厚くなるように設計する。第1の絶縁層21と第2の絶縁層22と第3の絶縁層23とについては、後の工程で選択的にエッチングができる必要があることを考慮して、適切な材料と膜厚を選択する。例えば、第1の絶縁層21としてアルミナ、第2の絶縁層22としてシリコン酸化膜、第3の絶縁層23としてシリコン窒化膜を用いることができる。
(B) Process Next, the 1st insulating layer 21, the 2nd insulating layer 22, the 3rd insulating layer 23, and the gate electrode 31 are formed into a film continuously. At this time, the total thickness of the insulating layer and the gate electrode is designed to be larger than the height of the emitter. For the first insulating layer 21, the second insulating layer 22, and the third insulating layer 23, considering that it is necessary to be able to selectively etch in a later step, an appropriate material and film thickness are selected. select. For example, alumina can be used as the first insulating layer 21, a silicon oxide film can be used as the second insulating layer 22, and a silicon nitride film can be used as the third insulating layer 23.

(c)工程
次に、ケミカルメカニカルポリッシング(CMP)法により、エミッタ11上の凸になった部分を削り取る。この時、ゲート電極の上に緩衝材を堆積してもよい。
(C) Process Next, the convex part on the emitter 11 is scraped off by chemical mechanical polishing (CMP). At this time, a buffer material may be deposited on the gate electrode.

(d)工程
次に、図5(f)の工程と同様に、BHFにより第2の絶縁層22をエッチングにより後退させるが、エミッタ先端部分の第1の絶縁層21のみが露出した時点で一旦エッチングを終了する。
(D) Process Next, as in the process of FIG. 5F, the second insulating layer 22 is retracted by etching with BHF, but once only the first insulating layer 21 at the tip of the emitter is exposed. The etching is finished.

(e)工程
次に、図5(g)の工程と同様に、第1の絶縁層21のみがエッチングできるエッチング液などを用いて、第1の絶縁層21のエミッタ先端部分のみをエッチングにより除去する。
(E) Process Next, as in the process of FIG. 5G, only the emitter tip portion of the first insulating layer 21 is removed by etching using an etchant that can etch only the first insulating layer 21. To do.

(f)工程
次に、図5(h)の工程と同様に、再び第2の絶縁層22をエッチングするBHFの工程を行い、第2の絶縁層22を更に後退させる。
以上の工程により、エミッタ先端のみ露出し、側壁は第1の絶縁層21で被覆された構造の変形例2の電界放出素子が得られる。
(F) Process Next, similarly to the process of FIG. 5H, the BHF process of etching the second insulating layer 22 is performed again to further retract the second insulating layer 22.
Through the above steps, the field emission device of Modification 2 having a structure in which only the tip of the emitter is exposed and the side wall is covered with the first insulating layer 21 is obtained.

なお、上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。例えば、電界放出素子をアレー状に形成する等、適宜できる。   In addition, the example shown by the said embodiment etc. was described in order to make invention easy to understand, and is not limited to this form. For example, field emission elements can be appropriately formed in an array shape.

本発明の電界放出素子及びこれを用いた装置は、絶縁破壊を防止する構造であるので、薄型ディスプレイ等、超高感度のイメージセンサー、放射線耐性の高いイメージセンサー等の装置に広く利用でき、産業上有用である。   Since the field emission device of the present invention and the device using the same have a structure that prevents dielectric breakdown, the field emission device can be widely used for devices such as a thin display, an ultrasensitive image sensor, a radiation resistant image sensor, and the like. It is useful above.

1 陰極(エミッタ電極)
2 絶縁体
3 陽極(ゲート電極)
4 二次電子放出
5 三重点(トリプルジャンクション)
6 等電位線
11 エミッタ
12 エミッタ電極
21 第1の絶縁層
22 第2の絶縁層
23 第3の絶縁層
31 ゲート電極
41 フォトレジスト
P、Q、 トリプルジャンクションから放出された電子の加速される向きを表す矢印
D エミッタの先端と引き出し用ゲート電極との最短距離
Lt 三重点と電子放出端との距離
Lo 三重点と絶縁層の沿面の各部との直線距離

1 Cathode (emitter electrode)
2 Insulator 3 Anode (gate electrode)
4 Secondary electron emission 5 Triple point (triple junction)
6 Equipotential Line 11 Emitter 12 Emitter Electrode 21 First Insulating Layer 22 Second Insulating Layer 23 Third Insulating Layer 31 Gate Electrode 41 Photoresist P, Q, Direction of Accelerated Electrons Released from Triple Junction Representing arrow D The shortest distance between the tip of the emitter and the extraction gate electrode Lt The distance between the triple point and the electron emission end Lo The linear distance between the triple point and each part along the surface of the insulating layer

Claims (5)

先端が先鋭な電子放出端となっているエミッタと、
前記エミッタの先端を露呈する開口を有する引き出し用ゲート電極と、
前記エミッタの電子放出端を露出する開口周縁を有し、前記エミッタの側壁を被覆するエミッタ側壁被覆絶縁層とを備え、
前記エミッタの先端と前記引き出し用ゲート電極との最短距離をD、前記エミッタと前記エミッタ側壁被覆絶縁層と真空の三つの境界線が重なる三重点と、電子放出端との距離をLtとした時に、
Lt<D/2
であることを特徴とする電界放出素子。
An emitter whose tip is a sharp electron emission end;
An extraction gate electrode having an opening exposing the tip of the emitter;
An emitter sidewall covering insulating layer having an opening peripheral edge that exposes an electron emission end of the emitter, and covering a sidewall of the emitter;
When the shortest distance between the tip of the emitter and the extraction gate electrode is D, and the distance between the triple point where the emitter, the emitter sidewall covering insulating layer, and the vacuum boundary line overlap each other and the electron emission end is Lt. ,
Lt <D / 2
A field emission device characterized in that
前記エミッタ側壁被覆絶縁層の更に外側に、第2の絶縁層を有し、
前記三重点と絶縁層の沿面の各部との直線距離をLoとしたときに、Lo>2Dを満たす沿面が存在することを特徴とする、請求項1記載の電界放出素子。
A second insulating layer further outside the emitter sidewall covering insulating layer;
2. The field emission device according to claim 1, wherein a creepage surface that satisfies Lo> 2D exists when a linear distance between the triple point and each portion of the creeping surface of the insulating layer is Lo.
前記ゲート電極の前記エミッタに対向する面を被覆するゲート電極内壁被覆絶縁層を備え、エミッタ側壁被覆絶縁層又は第2の絶縁層と連続して絶縁層を構成していることを特徴とする請求項1又は2記載の電界放出素子。   A gate electrode inner wall covering insulating layer covering a surface of the gate electrode facing the emitter is provided, and an insulating layer is formed continuously with the emitter sidewall covering insulating layer or the second insulating layer. Item 3. The field emission device according to Item 1 or 2. 前記ゲート電極は、火山型又は平板型であることを特徴とする請求項1乃至3のいずれか1項記載の電界放出素子。   4. The field emission device according to claim 1, wherein the gate electrode is a volcano type or a flat plate type. 請求項1乃至4のいずれか1項記載の電界放出素子を備える装置。

An apparatus comprising the field emission device according to claim 1.

JP2016071332A 2016-03-31 2016-03-31 Field emission device and device including field emission device Active JP6635510B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016071332A JP6635510B2 (en) 2016-03-31 2016-03-31 Field emission device and device including field emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016071332A JP6635510B2 (en) 2016-03-31 2016-03-31 Field emission device and device including field emission device

Publications (2)

Publication Number Publication Date
JP2017183180A true JP2017183180A (en) 2017-10-05
JP6635510B2 JP6635510B2 (en) 2020-01-29

Family

ID=60007056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016071332A Active JP6635510B2 (en) 2016-03-31 2016-03-31 Field emission device and device including field emission device

Country Status (1)

Country Link
JP (1) JP6635510B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021018846A (en) * 2019-07-17 2021-02-15 国立研究開発法人産業技術総合研究所 Field emission element

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7710236B2 (en) * 2021-12-07 2025-07-18 国立研究開発法人産業技術総合研究所 Field emission device and its manufacturing method
US12340969B2 (en) 2022-03-18 2025-06-24 Kla Corporation Electron gun and electron microscope

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148080A (en) * 1994-11-22 1996-06-07 Nec Corp Array-shaped field emission cold cathode and manufacture thereof
JPH08329824A (en) * 1995-05-31 1996-12-13 Nec Corp Field emission type cold cathode device and its manufacture
JPH1116484A (en) * 1997-06-25 1999-01-22 Nec Corp Field emission cold cathode and its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148080A (en) * 1994-11-22 1996-06-07 Nec Corp Array-shaped field emission cold cathode and manufacture thereof
JPH08329824A (en) * 1995-05-31 1996-12-13 Nec Corp Field emission type cold cathode device and its manufacture
JPH1116484A (en) * 1997-06-25 1999-01-22 Nec Corp Field emission cold cathode and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021018846A (en) * 2019-07-17 2021-02-15 国立研究開発法人産業技術総合研究所 Field emission element
JP7279936B2 (en) 2019-07-17 2023-05-23 国立研究開発法人産業技術総合研究所 field emission device

Also Published As

Publication number Publication date
JP6635510B2 (en) 2020-01-29

Similar Documents

Publication Publication Date Title
US9508520B2 (en) Integrated vacuum microelectronic device and fabrication method thereof
JPH05242794A (en) Field emission device with integrated electrostatic field lens
JP6635510B2 (en) Field emission device and device including field emission device
US10483073B2 (en) Fabrication of vacuum electronic components with self-aligned double patterning lithography
JPWO2002061789A1 (en) Electron emission device and field emission display
JP3246137B2 (en) Field emission cathode and method of manufacturing field emission cathode
CN101013642A (en) Method of manufacturing field emission device
Nagao et al. Fabrication of a field emitter array with a built-in einzel lens
CN204905205U (en) Integrated vacuum microelectronics structure
CN107258008B (en) Nano vacuum gap device with ring grid cathode
JP3767952B2 (en) Method for manufacturing field-effect electron-emitting device
JP2000243247A (en) Method for manufacturing electron-emitting device
US20130342098A1 (en) Corrugated Dielectric for Reliable High-current Charge-emission Devices
JP2015201412A (en) Micro-electron emission source, electron source array and manufacturing method thereof
JP5110190B2 (en) Field emission cold cathode
JP6093968B2 (en) Method for manufacturing emitter for field emission device
JP4507557B2 (en) Method for manufacturing electron-emitting device and method for manufacturing display device
JP2009199939A (en) Electron emission device, and manufacturing method of electron emission device
JP4568090B2 (en) Electron emitting device, cathode, electron source substrate, display device, and manufacturing method thereof
CN115513017B (en) A Spindt cathode electron source and its preparation method and application
CN118398461B (en) Electron source structure for improving supply current and preparation method thereof
JP2010067398A (en) Electron beam apparatus
CN102254765A (en) Method for preparing field emission device
KR100266224B1 (en) Field emission device and the manufacturing method thereof and field emission display using it
WO2025225614A1 (en) Electron source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190724

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191212

R150 Certificate of patent or registration of utility model

Ref document number: 6635510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250