[go: up one dir, main page]

JP2017037178A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017037178A
JP2017037178A JP2015158187A JP2015158187A JP2017037178A JP 2017037178 A JP2017037178 A JP 2017037178A JP 2015158187 A JP2015158187 A JP 2015158187A JP 2015158187 A JP2015158187 A JP 2015158187A JP 2017037178 A JP2017037178 A JP 2017037178A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
insulating film
optical waveguide
silicon film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015158187A
Other languages
English (en)
Inventor
達矢 宇佐美
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015158187A priority Critical patent/JP2017037178A/ja
Priority to US15/201,479 priority patent/US9829627B2/en
Publication of JP2017037178A publication Critical patent/JP2017037178A/ja
Priority to US15/789,655 priority patent/US10120129B2/en
Priority to US16/127,590 priority patent/US10180538B1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/131—Integrated optical circuits characterised by the manufacturing method by using epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12195—Tapering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】多結晶シリコンからなる光導波路において、良好な光学特性を実現することができる。【解決手段】第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤのｐ型層ＰＳのそれぞれを構成する半導体層ＳＬは、多結晶シリコン膜によって形成される。半導体層ＳＬの上面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に平行な平面を有する結晶粒を含み、半導体層ＳＬの側面（突起部の突出した部分の側面も含む）に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒を含む。【選択図】図２

Description

本発明は半導体装置およびその製造方法に関し、例えばシリコンフォトニクスデバイスを内蔵した半導体装置に好適に利用できるものである。
窒化シリコン、アモルファスシリコンまたは多結晶シリコンからなる光導波路の特性が、S. Zhu et al., “CMOS-Compatible Deposited Materials for Photonic Layers Integrated above Electronic Integrated Circuit,” International Scholarly and Scientific Research & Innovation 7(9), 716-719 (2013)（非特許文献１）に記載されている。
S. Zhu, G. Q. Lo, and D. L. Kwong, "CMOS-Compatible Deposited Materials for Photonic Layers Integrated above Electronic Integrated Circuit," International Scholarly and Scientific Research & Innovation 7(9), 716-719 (2013)
シリコンフォトニクス技術において使用される光導波路の低コスト化または多層化のため、単結晶シリコン膜にかわり、多結晶シリコン膜からなる光導波路が検討されている。しかし、例えばＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法により形成される多結晶シリコン膜、またはアモルファスシリコン膜を熱処理することにより形成される多結晶シリコン膜では、グレイン界面における光の散乱（グレイン散乱、界面散乱）または多結晶シリコン膜の表面モフォロジー（表面の凹凸）に起因した光の散乱（表面散乱）などが問題視されており、多結晶シリコン膜からなる光導波路の光学特性の劣化が懸念されている。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、半導体基板と、半導体基板の主面上に形成された第１絶縁膜と、第１絶縁膜の上面上に形成された光導波路と、光導波路を覆うように、第１絶縁膜の上面上に形成された第２絶縁膜と、を有する。上記光導波路は、多結晶シリコンからなり、光導波路の上面に露出する多結晶シリコンの結晶粒は、半導体基板の主面に平行な平面を有する結晶粒を含み、光導波路の側面に露出する多結晶シリコンの結晶粒は、半導体基板の主面に垂直な平面を有する結晶粒を含む。
一実施の形態による半導体装置の製造方法は、以下の工程を含む。半導体基板の主面上に第１絶縁膜が形成された基板を準備する工程と、第１絶縁膜の上面上に多結晶シリコン膜を形成する工程と、多結晶シリコン膜の成長温度より高温の熱処理を実施する工程と、多結晶シリコン膜の上面を平坦に加工する工程と、多結晶シリコン膜の上面上にレジストマスクを形成した後、レジストマスクをエッチングマスクとして、多結晶シリコン膜を加工して光導波路を形成する工程。ここで、多結晶シリコン膜の上面に露出する結晶粒が、半導体基板の主面に平行な平面を有するように加工され、多結晶シリコン膜の側面に露出する結晶粒が、半導体基板の主面に垂直な平面を有するように加工される。
一実施の形態によれば、多結晶シリコン膜からなる光導波路において、良好な光学特性を実現することができる。
実施の形態１による半導体装置の構成の一例を示す模式図である。 実施の形態１による第１光信号線、第２光信号線、グレーティングカプラ、光変調器の位相変調部およびゲルマニウム受光器を示す要部断面図である。 実施の形態１による第１光信号線、第２光信号線およびグレーティングカプラを示す要部上面図である。 実施の形態１による光変調器およびゲルマニウム受光器を示す要部上面図である。 実施の形態１による製造工程中の光デバイス（光信号線、グレーティングカプラ、光変調器およびゲルマニウム受光器）の要部断面図である。 （ａ）、（ｂ）、（ｃ）および（ｄ）は、実施の形態１によるリブ構造を有する光導波路の形成工程を説明する要部断面図である。 図５に続く、光デバイスの製造工程を示す要部断面図である。 図７に続く、光デバイスの製造工程を示す要部断面図である。 図８に続く、光デバイスの製造工程を示す要部断面図である。 図９に続く、光デバイスの製造工程を示す要部断面図である。 図１０に続く、光デバイスの製造工程を示す要部断面図である。 図１１に続く、光デバイスの製造工程を示す要部断面図である。 図１２に続く、光デバイスの製造工程を示す要部断面図である。 実施の形態２による第１光信号線、第２光信号線、グレーティングカプラ、光変調器の位相変調部およびゲルマニウム受光器を示す要部断面図である。 （ａ）、（ｂ）、（ｃ）および（ｄ）は、実施の形態２によるリブ構造を有する光導波路の形成工程を説明する要部断面図である。 （ｅ）、（ｆ）および（ｇ）は、図１５に続く、リブ構造を有する光導波路の形成工程を説明する要部断面図である。 実施の形態３による第１光信号線、第２光信号線、第３光信号線、グレーティングカプラ、光変調器の位相変調部およびゲルマニウム受光器を示す要部断面図である。 実施の形態３による第１光信号線、第２光信号線、第３光信号線およびグレーティングカプラを示す要部上面図である。 実施の形態３による製造工程中の光デバイス（光信号線、グレーティングカプラ、光変調器およびゲルマニウム受光器）の要部断面図である。 図１９に続く、光デバイスの製造工程を示す要部断面図である。 図２０に続く、光デバイスの製造工程を示す要部断面図である。 実施の形態３の変形例１による第３光信号線、グレーティングカプラ、光変調器の位相変調部およびゲルマニウム受光器を示す要部断面図である。 実施の形態３の変形例２による第１光信号線、第２光信号線、第３光信号線、グレーティングカプラ、光変調器の位相変調部およびゲルマニウム受光器を示す要部断面図である。 多結晶シリコン膜における光の散乱の様子を説明する模式図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
近年、シリコン（Ｓｉ）を材料とした伝送線路を作製し、この伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで光通信用モジュールを実現する技術、いわゆるシリコンフォトニクス技術の開発が積極的に行われている。
本実施の形態において開示される技術内容は、シリコンフォトニクス技術を用いた半導体装置を構成する種々のデバイスのうち、特に、光デバイスに適用される技術である。よって、以下の説明では、ＳＯＩ（Silicon On Insulator）基板上に集積された光デバイスの構造およびその製造方法について説明する。また、以下の説明では、種々の光デバイスのうち、主に光信号用の伝送線路（以下、光信号線と言う。）、グレーティングカプラ（Grating Coupler）、光変調器および受光器を例示し、２層構造の多層配線を例示するが、これらに限定されるものではない。
まず、本実施の形態による光導波路の構造がより明確になると思われるため、これまで本発明者によって明らかとなった多結晶シリコン膜からなる光導波路における課題について図２４を用いて説明する。図２４は、多結晶シリコン膜における光の散乱の様子を説明する模式図である。
（１）多結晶シリコン膜ＰＣＳからなる光導波路を使用する場合、図２４に示すように、結晶粒ＧＲが大きいほど、結晶粒ＧＲの光の散乱（以下、グレイン散乱と言う。）ＧＳが起こりにくくなる。しかし、一方で、結晶粒ＧＲが大きくなると、多結晶シリコン膜ＰＣＳの表面モフォロジーＳＭが大きくなり、多結晶シリコン膜ＰＣＳの表面において光の散乱（以下、表面散乱と言う。）ＳＳが起こりやすくなる。このため、グレイン散乱ＧＳと表面散乱ＳＳの２つを同時に抑制することが困難であった。
また、多結晶シリコン膜ＰＣＳの表面モフォロジーＳＭが大きい状態で、フォトレジストをマスクとしてこの多結晶シリコン膜ＰＣＳをドライエッチングにより加工し、その後、フォトレジストを剥離すると、表面モフォロジーＳＭが大きい部分でフォトレジストの剥離残りが生じて、有機物の残渣による表面散乱ＳＳが起こることがある。その結果、光導波路の光学特性の劣化が生じてしまう。
（２）アモルファスシリコン膜を形成した後、成長温度以上の温度、例えば６００〜１,０００℃程度の熱処理を施すことにより、ミクロサイズのシリコン（Ｓｉ）の結晶粒が成長して、結晶粒径の揃った多結晶シリコン膜ＰＣＳを形成することができる。しかし、結晶粒が成長すると、多結晶シリコン膜ＰＣＳの表面モフォロジーＳＭが大きくなり、多結晶シリコン膜ＰＣＳの表面において表面散乱ＳＳが起こりやすくなる。
本実施の形態では、多結晶シリコンの結晶粒が大きく、かつ、表面モフォロジーの小さい多結晶シリコン膜からなる光導波路を形成することにより、良好な光学特性を有する光導波路を実現することを目的とする。
（実施の形態１）
≪半導体装置の構成≫
本実施の形態１による半導体装置の構成の一例について、図１を用いて説明する。図１は、本実施の形態１による半導体装置の構成の一例を示す模式図である。
図１に示すように、例えば制御回路またはメモリ回路などが形成されたシリコン電子回路Ｃ１から出力されたデータは電気信号として、シリコン電子回路（トランシーバＩＣ（Transceiver Integrated Circuit））Ｃ２を介して光変調器Ｐ１へ送られる。光変調器Ｐ１は、電気信号として送られてきたデータを光信号に変換する光デバイスである。光変調器Ｐ１へは光源ＬＳから、例えば連続波レーザ（Continuous Wave Lazer）光が入射される。光変調器Ｐ１において光の位相を操作して、光信号の状態を変えることにより、電気信号として送られてきたデータを光の位相状態に対応づけることができる。
光変調器Ｐ１において変調された光信号は、例えばグレーティングカプラまたはスポットサイズ変換器などの光結合器Ｐ２を介して、半導体装置ＳＤから外部へ出力される。
一方、半導体装置ＳＤに入力された光信号は、例えばグレーティングカプラまたはスポットサイズ変換器などの光結合器Ｐ３を介して、受光器Ｐ４へ送られる。受光器Ｐ４は、光信号として送られてきたデータを電気信号に変換する光デバイスである。そして、受光器Ｐ４において電気信号に変換されたデータは、シリコン電子回路（レシーバＩＣ（Receiver Integrated Circuit））Ｃ３を介してシリコン電子回路Ｃ１へ送られる。
シリコン電子回路Ｃ１からシリコン電子回路Ｃ２を介して光変調器Ｐ１へ送られる電気信号および受光器Ｐ４からシリコン電子回路Ｃ３を介してシリコン電子回路Ｃ１へ送られる電気信号の送信には、主としてアルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）などの導電性材料からなる電気配線が用いられる。一方、光信号の送信には、例えば多結晶シリコン膜からなる光信号用の伝送線路（以下、光信号線と言う。）が用いられる。
また、シリコン電子回路Ｃ１、シリコン電子回路Ｃ２およびシリコン電子回路Ｃ３はそれぞれ一つの半導体チップＳＣ１，ＳＣ２，ＳＣ３に形成され、光変調器Ｐ１、光結合器Ｐ２，Ｐ３および受光器Ｐ４は一つの半導体チップＳＣ４に形成されている。これらの半導体チップＳＣ１，ＳＣ２，ＳＣ３，ＳＣ４および光源ＬＳは、例えば一つのインターポーザＩＰ上に搭載されて、一つの半導体装置ＳＤを構成している。
なお、ここでは、電子デバイスと光デバイスとをそれぞれ異なる半導体チップに形成しているが、これに限定されるものではない。例えば、一つの半導体チップに電子デバイスと光デバイスとを形成することもできる。
≪光デバイスの構造≫
本実施の形態１による種々の光デバイスの構造について図２、図３および図４を用いて説明する。図２は、本実施の形態１による第１光信号線、第２光信号線、グレーティングカプラ、光変調器の位相変調部およびゲルマニウム受光器を示す要部断面図である。図３は、本実施の形態１による第１光信号線、第２光信号線およびグレーティングカプラを示す要部上面図である。図４は、本実施の形態１による光変調器およびゲルマニウム受光器を示す要部上面図である。
光信号線には、種々の構造があるが、本実施の形態１では、光導波方向と直交する断面が四角形状の第１光信号線ＯＴ１および光導波方向と直交する断面が凸形状の第２光信号線ＯＴ２を例示する。また、第１光信号線ＯＴ１、第２光信号線ＯＴ２および光変調器ＰＣは、光導波方向と直交する断面を示しており、グレーティングカプラＧＣは、光導波方向の断面を示している。なお、図２では、光導波路を構成する多結晶シリコン膜の特徴を明確に示すため、多結晶シリコン膜からなる半導体層ＳＬを厚さ方向（半導体基板ＳＢの第１主面と垂直な方向）に拡大して示している。
図２に示すように、第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤのｐ型層ＰＳは、多結晶シリコン膜からなる半導体層ＳＬにより形成されている。この半導体層ＳＬは、単結晶シリコン（Ｓｉ）からなる半導体基板ＳＢの第１主面上に、絶縁層（ＢＯＸ層、下層クラッド層とも言う。）ＣＬＵを介して形成されている。絶縁層ＣＬＵの厚さは、例えば２〜３μｍ程度であり、相対的に厚く形成されているので、半導体基板ＳＢと半導体層ＳＬとの間の静電容量を小さく抑えることができる。半導体基板ＳＢの第１主面と反対側の第２主面上には絶縁層ＣＬＤが形成されている。
半導体層ＳＬは、多結晶シリコン膜によって形成される。しかし、その上面および側面の表面モフォロジーは小さく、半導体層ＳＬの上面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に平行な平面を有する結晶粒を含み、半導体層ＳＬの側面（突起部の突出した部分の側面も含む）に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒を含んでいる。半導体層ＳＬの側面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒が望ましいが、半導体基板ＳＢの第１主面の垂直方向に対して、例えば０〜５度程度の角度を有する平面を有する結晶粒も含まれる。
多結晶シリコンの結晶粒を大きくしても、半導体層ＳＬの表面モフォロジーは小さいので、各種光デバイスにおいて良好な光学特性を実現することができる。
以下に、第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤのそれぞれの構造について説明する。
＜光信号線＞
図２および図３に示すように、第１光信号線ＯＴ１は、多結晶シリコン膜からなる半導体層ＳＬにより形成されており、その光導波方向と直交する断面は四角形状である。第１光信号線ＯＴ１の高さは、例えば１００〜４００ｎｍ程度であり、代表的な値としては２５０ｎｍを例示することができる。光導波方向と直交する断面における第１光信号線ＯＴ１の幅は、例えば１００〜５００ｎｍ程度であり、代表的な値としては４５０ｎｍを例示することができる。
第２光信号線ＯＴ２は、多結晶シリコン膜からなる半導体層ＳＬにより形成されており、リブ構造を有する。第２光信号線ＯＴ２の光導波方向と直交する断面は凸形状であり、第２光信号線ＯＴ２は突起部を有する。すなわち、第２光信号線ＯＴ２は、光導波方向に沿って延在する突起部と、突起部の両側にそれぞれ突起部と一体に形成されたスラブ部と、を有する。
第２光信号線ＯＴ２の突起部の高さは、第１光信号線ＯＴ１の高さと同じであり、また、第２光信号線ＯＴ２の突起部の突出した部分の高さは、例えば５０〜２００ｎｍ程度である。光導波方向と直交する断面における第２光信号線ＯＴ２の突起部の幅は、例えば１００〜５００ｎｍ程度であり、代表的な値としては４５０ｎｍを例示することができる。光導波方向と直交する断面における第２光信号線ＯＴ２のスラブ部の幅は、例えば１００〜１０,０００ｎｍ程度であり、代表的な値としては５００ｎｍを例示することができる。なお、上記寸法等は一例であり、これらに限定されるものではない。
前述したように、第１光信号線ＯＴ１および第２光信号線ＯＴ２を構成する半導体層ＳＬは、多結晶シリコン膜によって形成される。しかし、その上面および側面（突起部の突出した部分の側面も含む）の表面モフォロジーは小さく、半導体層ＳＬの上面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に平行な平面を有する結晶粒を含み、半導体層ＳＬの側面に露出する多結晶シリコンは、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒を含んでいる。
第１光信号線ＯＴ１および第２光信号線ＯＴ２は、第１層間絶縁膜（上層クラッド層とも言う。）ＩＤ１により覆われている。さらに、第１層間絶縁膜ＩＤ１上に第２層間絶縁膜ＩＤ２が形成され、第２層間絶縁膜ＩＤ２上に第３層間絶縁膜ＩＤ３が形成され、第３層間絶縁膜ＩＤ３上に保護膜ＴＣが形成されている。第１層間絶縁膜ＩＤ１、第２層間絶縁膜ＩＤ２および第３層間絶縁膜ＩＤ３は、例えば酸化シリコン（ＳｉＯ２）などからなる。保護膜ＴＣは、例えば酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、ＰＳＧ（Phospho Silicate Glass）または窒化シリコン（Ｓｉ３Ｎ４）などからなる。第１光信号線ＯＴ１および第２光信号線ＯＴ２の上方には、後述の第１層目の配線Ｍ１および第２層目の配線Ｍ２は形成されていない。
＜グレーティングカプラ＞
図２および図３に示すように、グレーティングカプラＧＣは、多結晶シリコン膜からなる半導体層ＳＬにより形成されており、リブ構造を有する。グレーティングカプラＧＣの光導波方向の断面は凸形状であり、グレーティングカプラＧＣは光導波方向に互いに離間した複数の突起部を有する。すなわち、グレーティングカプラＧＣは、光導波方向に互いに離間した複数の突起部と、隣り合う突起部の間に突起部と一体に形成されたスラブ部と、を有する。
グレーティングカプラＧＣの突起部の高さは、第１光信号線ＯＴ１の高さと同じであり、また、グレーティングカプラＧＣの突起部の突出した部分の高さは、第２光信号線ＯＴ２の突起部の突出した部分の高さと同じである。なお、上記寸法等は一例であり、これらに限定されるものではない。
グレーティングカプラＧＣは、光導波路を伝搬する光に外部から入射するレーザ光を結合したり、光導波路を伝搬する光を外部へ出射したりする光デバイスである。グレーティングカプラＧＣを伝搬する光は、光導波路面に、伝搬方向に沿って設けられた周期的屈折率変調により、ある特定の方向に回折放射される。
前述したように、グレーティングカプラＧＣを構成する半導体層ＳＬは、多結晶シリコン膜によって形成される。しかし、その上面および側面（突起部の突出した部分の側面も含む）の表面モフォロジーは小さく、半導体層ＳＬの上面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に平行な平面を有する結晶粒を含み、半導体層ＳＬの側面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒を含んでいる。
グレーティングカプラＧＣは、第１層間絶縁膜ＩＤ１により覆われている。さらに、第１層間絶縁膜ＩＤ１上に第２層間絶縁膜ＩＤ２が形成され、第２層間絶縁膜ＩＤ２上に第３層間絶縁膜ＩＤ３が形成され、第３層間絶縁膜ＩＤ３上に保護膜ＴＣが形成されている。グレーティングカプラＧＣの上方には、後述の第１層目の配線Ｍ１および第２層目の配線Ｍ２は形成されていない。また、外部との光信号の入出力を行うグレーティングカプラＧＣの上方には、保護膜ＴＣを形成しない場合もある。
＜光変調器＞
図２および図４に示すように、光変調器ＰＣは、多結晶シリコン膜からなる半導体層ＳＬにより形成されており、リブ構造を有する。光変調器ＰＣの光導波方向と直交する断面は凸形状であり、光変調器ＰＣは突起部を有する。すなわち、光変調器ＰＣは、第２光信号線ＯＴ２と同様に、光導波方向に沿って延在する突起部と、突起部の両側にそれぞれ突起部と一体に形成されたスラブ部と、を有する。
光変調器ＰＣの突起部の高さは、第１光信号線ＯＴ１の高さと同じであり、また、光変調器ＰＣの突起部の突出した部分の高さは、第２光信号線ＯＴ２の突起部の突出した部分の高さと同じである。そして、突起部が光を伝搬するコア層ＯＷとなっている。コア層ＯＷは、例えば真性半導体、すなわちｉ（intrinsic）型の半導体により形成されている。なお、上記寸法等は一例であり、これらに限定されるものではない。
光変調器ＰＣの位相変調部ＰＭでは、コア層ＯＷの一方の側（図２の紙面右側）におけるスラブ部を構成する半導体層ＳＬに、ｐ型不純物が導入されて、ｐ型の半導体ＰＲが形成されている。このｐ型の半導体ＰＲは、コア層ＯＷと並行するように形成されている。また、コア層ＯＷの他方の側（図２の紙面左側）におけるスラブ部を構成する半導体層ＳＬに、ｎ型不純物が導入されて、ｎ型の半導体ＮＲが形成されている。このｎ型の半導体ＮＲは、コア層ＯＷと並行するように形成されている。すなわち、ｐ型の半導体ＰＲとｎ型の半導体ＮＲとの間の半導体層ＳＬがｉ型のコア層ＯＷとなっており、ｐｉｎ構造が形成されている。
入力部から入射された光（例えば連続波レーザ光）は分波部で２つの光導波路に分かれ、それぞれの位相変調部ＰＭにおいて位相が操作される。位相変調部ＰＭでは、ｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにそれぞれ電圧が印加されることにより、真性半導体からなるコア層ＯＷ内のキャリア密度が変化して、その領域の屈折率が変化する。これにより、光変調器ＰＣを伝搬する光に対する実効的な屈折率が変化して、光変調器ＰＣから出力される光の位相を変化させることができる。
前述したように、光変調器ＰＣを構成する半導体層ＳＬは、多結晶シリコン膜によって形成される。しかし、その上面および側面（突起部の突出した部分の側面も含む）の表面モフォロジーは小さく、半導体層ＳＬの上面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に平行な平面を有する結晶粒を含み、半導体層ＳＬの側面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒を含んでいる。
光変調器ＰＣは、第１層間絶縁膜ＩＤ１により覆われている。さらに、第１層間絶縁膜ＩＤ１上に第２層間絶縁膜ＩＤ２が形成されている。第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２は、例えば酸化シリコン（ＳｉＯ２）などからなり、その合計の厚さは、例えば２〜３μｍ程度である。
第２層間絶縁膜ＩＤ２上には、第１層目の配線Ｍ１が形成されている。第１層目の配線Ｍ１は、例えばアルミニウム（Ａｌ）または銅（Ｃｕ）からなる主導電材料と、主導電材料の下面および上面に形成されたバリアメタルとから構成されている。バリアメタルは、第１層目の配線Ｍ１を構成する主導電材料の金属の拡散防止などのために設けられており、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
さらに、第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２には、ｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにそれぞれ達する第１接続孔（コンタクト・ホールとも言う。）ＣＴ１が形成されている。第１接続孔ＣＴ１の内部には、バリアメタルが併用されたタングステン（Ｗ）を主導電材料とする第１プラグ（埋め込み電極、埋め込みコンタクトとも言う。）ＰＬ１が形成されている。バリアメタルは、第１プラグＰＬ１を構成する主導電材料の金属の拡散防止などのために設けられており、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。この第１プラグＰＬ１を介してｐ型の半導体ＰＲと第１層目の配線Ｍ１、ｎ型の半導体ＮＲと第１層目の配線Ｍ１とが電気的に接続されている。
第１層目の配線Ｍ１は、第３層間絶縁膜ＩＤ３により覆われている。第３層間絶縁膜ＩＤ３は、例えば酸化シリコン（ＳｉＯ２）などからなり、その厚さは、例えば１μｍ以上である。
第３層間絶縁膜ＩＤ３上には、第２層目の配線Ｍ２が形成されている。第２層目の配線Ｍ２は、上記第１層目の配線Ｍ１と同様に、例えばアルミニウム（Ａｌ）または銅（Ｃｕ）からなる主導電材料と、主導電材料の下面および上面に形成されたバリアメタルとから構成されている。バリアメタルは、第２層目の配線Ｍ２を構成する主導電材料の金属の拡散防止などのために設けられており、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
第３層間絶縁膜ＩＤ３には、第１層目の配線Ｍ１に達する第２接続孔（ビア・ホールとも言う。）ＣＴ２が形成されている。第２接続孔ＣＴ２の内部には、バリアメタルが併用されたタングステン（Ｗ）を主導電材料とする第２プラグ（埋め込み電極、埋め込みコンタクトとも言う。）ＰＬ２が形成されている。上記第１プラグＰＬ１と同様に、バリアメタルは、第２プラグＰＬ２を構成する主導電材料の金属の拡散防止などのために設けられており、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。この第２プラグＰＬ２を介して第１層目の配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。
第２層目の配線Ｍ２は、保護膜ＴＣにより覆われており、その一部を開口して、第２層目の配線Ｍ２の上面を露出させている。
＜ゲルマニウム受光器＞
図２および図４に示すように、ゲルマニウム受光器ＰＤは、例えば縦型のｐｉｎ構造であり、多結晶シリコン膜からなる半導体層ＳＬにｐ型不純物が導入されたｐ型層ＰＳと、ｐ型層ＰＳ上に形成されたゲルマニウム層ＧＥと、ゲルマニウム層ＧＥ上に形成されたｎ型層ＮＳとから構成される。ｎ型層ＮＳは、例えばシリコン・ゲルマニウム（ＳｉＧｅ）からなり、ｎ型不純物が導入されている。なお、本実施の形態１では、ｐ型層ＰＳを多結晶シリコン膜からなる半導体層ＳＬにより形成したが、ゲルマニウム受光器ＰＤは、ｎ型層ＮＳを多結晶シリコン膜からなる半導体層ＳＬにより形成し、このｎ型層ＮＳ上にゲルマニウム層ＧＥを形成し、ゲルマニウム層ＧＥ上にｐ型層ＰＳを形成した構成であってもよい。
ゲルマニウム（Ｇｅ）とシリコン（Ｓｉ）とは親和性が高いことから、ゲルマニウム受光器ＰＤは、多結晶シリコン膜からなる半導体層ＳＬ上にゲルマニウム層ＧＥをモノリシックに形成することができる。
前述したように、ゲルマニウム受光器ＰＤのｐ型層ＰＳを構成する半導体層ＳＬは、多結晶シリコン膜によって形成される。しかし、その上面および側面の表面モフォロジーは小さく、半導体層ＳＬの上面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に平行な平面を有する結晶粒を含み、半導体層ＳＬの側面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒を含んでいる。
ゲルマニウム受光器ＰＤは、第１層間絶縁膜ＩＤ１により覆われている。さらに、第１層間絶縁膜ＩＤ１上に第２層間絶縁膜ＩＤ２が形成されている。
第２層間絶縁膜ＩＤ２上には、第１層目の配線Ｍ１が形成されている。さらに、第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２には、ｐ型層ＰＳに達する第１接続孔ＣＴ１が形成され、第２層間絶縁膜ＩＤ２には、ｎ型層ＮＳに達する第１接続孔ＣＴ１が形成されている。第１接続孔ＣＴ１の内部には、第１プラグＰＬ１が形成されている。この第１プラグＰＬ１を介してｐ型層ＰＳと第１層目の配線Ｍ１、ｎ型層ＮＳと第１層目の配線Ｍ１とが電気的に接続されている。
第１層目の配線Ｍ１は、第３層間絶縁膜ＩＤ３により覆われている。さらに、第３層間絶縁膜ＩＤ３上には第２層目の配線Ｍ２が形成されている。第３層間絶縁膜ＩＤ３には、第１層目の配線Ｍ１に達する第２接続孔ＣＴ２が形成されている。第２接続孔ＣＴ２の内部には、第２プラグＰＬ２が形成されている。この第２プラグＰＬ２を介して第１層目の配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。
第２層目の配線Ｍ２は、保護膜ＴＣにより覆われており、その一部を開口して、第２層目の配線Ｍ２の上面を露出させている。
≪光デバイスの製造方法≫
本実施の形態１による光デバイスの製造方法について、図５〜図１３を用いて工程順に説明する。図５、図７〜図１３は、本実施の形態１による製造工程中の光デバイスの要部断面図である。図６（ａ）、（ｂ）、（ｃ）および（ｄ）は、本実施の形態１によるリブ構造を有する光導波路の形成工程を説明する要部断面図である。
本実施の形態１では、第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤの製造方法について説明する。半導体層ＳＬの加工には、フルエッチングおよびハーフエッチングを用いるが、フルエッチングとは、半導体層ＳＬを上面から下面にかけてドライエッチングすることを言い、ハーフエッチングとは、所定の厚さを残して半導体層ＳＬを上面からドライエッチングすることを言う。
まず、図５に示すように、半導体基板ＳＢと、半導体基板ＳＢの第１主面上に形成された絶縁層ＣＬＵと、半導体基板ＳＢの第１主面と反対側の第２主面上に形成された絶縁層ＣＬＤと、からなる基板（この段階ではウェハと称する平面略円形の基板）を準備する。半導体基板ＳＢは単結晶シリコンからなる支持基板であり、絶縁層ＣＬＤ，ＣＬＵは酸化シリコン（ＳｉＯ２）からなる。半導体基板ＳＢの厚さは、例えば７５０μｍ程度である。絶縁層ＣＬＵの厚さは、例えば２〜３μｍ程度である。
次に、絶縁層ＣＬＵ上に多結晶シリコン膜からなる半導体層ＳＬを形成する。多結晶シリコン膜は、例えばモノシラン（ＳｉＨ４）ガスを用いたＬＰＣＶＤ法により形成され、成膜時の温度は、例えば６００〜６５０℃である。多結晶シリコン膜の厚さは、例えば１００〜４００ｎｍ程度であるが、ここでは一例として２５０ｎｍとした。その後、多結晶シリコン膜の成長温度より高温の熱処理、例えば約９５０℃、１０分程度の熱処理を実施し、後工程での熱処理による多結晶シリコンのグレインが拡大をしないようにした。
図６（ａ）に示すように、半導体層ＳＬは、熱処理後の多結晶シリコン膜によって形成される。ここでは、結晶粒径が相対的に大きい多結晶シリコンを形成する（例えば５０〜１５０ｎｍ程度）。このため、半導体層ＳＬの上面および側面の表面モフォロジーは大きくなる。
次に、図６（ｂ）および図７に示すように、半導体層ＳＬの上面を、例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法などにより研削して、半導体層ＳＬの上面を平坦化する。これにより、半導体層ＳＬの上面に露出する多結晶シリコンの結晶粒の表面が研削されて、半導体基板ＳＢの第１主面に平行な平面に加工されるので、半導体層ＳＬの上面の表面モフォロジーが小さくなる。
次に、図６（ｃ）および図８に示すように、半導体層ＳＬを加工するための第１レジストマスクＲＭ１を形成する。図６（ｃ）および図８では単層レジストマスクを例示しているが多層レジストマスクも用いられる。第１レジストマスクＲＭ１は、例えば半導体層ＳＬの上面上にフォトレジストを塗布した後、ＡｒＦエキシマレーザ（波長１９３ｎｍ）を用いた液浸露光を行い、続いて現像処理を行い、フォトレジストをパターニングすることにより形成される。
次に、第１レジストマスクＲＭ１をエッチングマスクとして、半導体層ＳＬをフルエッチングにより加工する。これにより、半導体層ＳＬの側面に露出する多結晶シリコンの結晶粒の表面は、半導体基板ＳＢの第１主面に垂直な平面に加工されるので、半導体層ＳＬの側面の表面モフォロジーが小さくなる。この垂直な平面には、半導体基板ＳＢの第１主面の垂直方向に対して、例えば０〜５度程度の角度を有する平面も含まれる。
次に、酸素（Ｏ２）プラズマアッシングにより第１レジストマスクＲＭ１を除去し、さらに、ＲＣＡ洗浄を行う。その後、ウエットエッチング処理を行い、半導体層ＳＬの表面などに形成された自然酸化膜などを除去する。第１レジストマスクＲＭ１が形成される半導体層ＳＬの上面の表面モフォロジーは小さいことから、第１レジストマスクＲＭ１を剥離しても、フォトレジストの剥離残りは起きないので、有機物の残渣による表面散乱（図２４参照）を防止することができる。
次に、図６（ｄ）および図９に示すように、半導体層ＳＬをリブ構造に加工するための第２レジストマスクＲＭ２を形成する。図６（ｄ）および図９では単層レジストマスクを例示しているが多層レジストマスクも用いられる。第２レジストマスクＲＭ２は、例えば半導体層ＳＬの上面上にフォトレジストを塗布した後、ＡｒＦエキシマレーザ（波長１９３ｎｍ）を用いた液浸露光を行い、続いて現像処理を行い、フォトレジストをパターニングすることにより形成される。
次に、第２レジストマスクＲＭ２をエッチングマスクとして、半導体層ＳＬをハーフエッチングにより加工して、リブ構造を有する半導体層ＳＬを形成する。これにより、半導体層ＳＬの突起部の突出した部分の側面に露出する多結晶シリコンの結晶粒の表面は、半導体基板ＳＢの第１主面に垂直な平面に加工されるので、半導体層ＳＬの突起部の突出した部分の側面の表面モフォロジーは小さくなる。この垂直な平面には、半導体基板ＳＢの第１主面の垂直方向に対して、例えば０〜５度程度の角度を有する平面も含まれる。また、半導体層ＳＬのスラブ部の上面は、ハーフエッチングする前の半導体層ＳＬの上面の表面モフォロジーが反映されるので、半導体層ＳＬのスラブ部の上面の表面モフォロジーは小さくなる。
次に、酸素（Ｏ２）プラズマアッシングにより第２レジストマスクＲＭ２を除去し、さらに、ＲＣＡ洗浄を行う。その後、ウエットエッチング処理を行い、半導体層ＳＬの表面などに形成された自然酸化膜などを除去する。第２レジストマスクＲＭ２が形成される半導体層ＳＬの上面の表面モフォロジーは小さいことから、第２レジストマスクＲＭ２を剥離しても、フォトレジストの剥離残りは起きないので、有機物の残渣による表面散乱（図２４参照）を防止することができる。
次に、図１０に示すように、光変調器ＰＣの位相変調部ＰＭにおいて、突起部の一方の側のスラブ部を構成する半導体層ＳＬに、例えばフォトレジストマスクを用いたイオン注入法によりｐ型不純物を導入してｐ型の半導体ＰＲを形成する。同様に、突起部の他方の側のスラブ部を構成する半導体層ＳＬに、例えばフォトレジストマスクを用いたイオン注入法によりｎ型不純物を導入してｎ型の半導体ＮＲを形成する。ｐ型の半導体ＰＲとｎ型の半導体ＮＲとの間の突起部からなる半導体層ＳＬが真性半導体からなるコア層ＯＷとなる。
また、ゲルマニウム受光器ＰＤの半導体層ＳＬに、例えばフォトレジストマスクを用いたイオン注入法によりｐ型不純物、例えばボロン（Ｂ）を導入してｐ型層ＰＳを形成する。
次に、図１１に示すように、第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤのｐ型層ＰＳのそれぞれの半導体層ＳＬを覆うように第１層間絶縁膜ＩＤ１を形成する。第１層間絶縁膜ＩＤ１は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ程度である。続いて、第１層間絶縁膜ＩＤ１の上面を、例えばＣＭＰ法などにより平坦化する。
次に、第１層間絶縁膜ＩＤ１に、ゲルマニウム受光器ＰＤのｐ型層ＰＳの上面の一部を露出する開口部を形成した後、ノンドープのゲルマニウム層ＧＥを、開口部の底部に露出したｐ型層ＰＳの上面に選択的に形成する。ゲルマニウム層ＧＥは、例えば温度を６００℃とし、ＧｅＨ４ガスを用いたエピタキシャル成長法により形成される。ゲルマニウム層ＧＥの厚さは、例えば３００〜２０,０００ｎｍ程度である。
次に、ｎ型不純物、例えばリン（Ｐ）が導入されたシリコンゲルマニウム（ＳｉＧｅ）からなるｎ型層ＮＳを、ゲルマニウム層ＧＥの上面に選択的に形成する。ｎ型層ＮＳは、例えば温度を６００℃とし、ＰＨ３ガスを添加したＧｅＨ４ガスを用いたエピタキシャル成長法により形成される。ＰＨ３ガスに代えて、ＡｓＨ３ガスを添加したＧｅＨ４ガスを用いてｎ型層ＮＳを形成してもよい。ｎ型層ＮＳの厚さは、例えば１００〜２００ｎｍ程度である。
次に、図１２に示すように、第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤを覆うように第２層間絶縁膜ＩＤ２を形成する。第２層間絶縁膜ＩＤ２は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１〜２μｍ程度である。続いて、第２層間絶縁膜ＩＤ２の上面を、例えばＣＭＰ法などにより平坦化する。
次に、第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２に、光変調器ＰＣのｐ型の半導体ＰＲおよびｎ型の半導体ＮＲにそれぞれ達する第１接続孔ＣＴ１を形成する。同時に、第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２に、ゲルマニウム受光器ＰＤのｐ型層ＰＳに達する第１接続孔ＣＴ１、および第２層間絶縁膜ＩＤ２に、ゲルマニウム受光器ＰＤのｎ型層ＮＳに達する第１接続孔ＣＴ１を形成する。その後、第１接続孔ＣＴ１の内部を導電膜により埋め込み、この埋め込まれた導電膜からなる第１プラグＰＬ１を形成する。第１プラグＰＬ１は、例えばタングステン（Ｗ）を主導電材料として形成される。
次に、第２層間絶縁膜ＩＤ２上に、例えばスパッタリング法などにより、例えばアルミニウム（Ａｌ）を主導電材料とする金属膜を堆積した後、レジストマスクを用いて、この金属膜をドライエッチング法により加工して、第１層目の配線Ｍ１を形成する。
次に、図１３に示すように、第１層目の配線Ｍ１を覆うように第３層間絶縁膜ＩＤ３を形成する。第３層間絶縁膜ＩＤ３は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ以上である。続いて、第３層間絶縁膜ＩＤ３の上面を、例えばＣＭＰ法などにより平坦化する。
次に、第３層間絶縁膜ＩＤ３に、第１層目の配線Ｍ１に達する接続孔ＣＴ２を形成した後、第２接続孔ＣＴ２の内部を導電膜により埋め込み、この埋め込まれた導電膜からなる第２プラグＰＬ２を形成する。第２プラグＰＬ２は、例えばタングステン（Ｗ）を主導電材料として形成される。
次に、第３層間絶縁膜ＩＤ３上に、例えばスパッタリング法などにより、例えばアルミニウム（Ａｌ）を主導電材料とする金属膜を堆積した後、レジストマスクを用いて、この金属膜をドライエッチング法により加工して、第２層目の配線Ｍ２を形成する。
その後、前述の図２に示したように、第２層目の配線Ｍ２を覆うように保護膜ＴＣを形成する。保護膜ＴＣは、例えば酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＣＮ）などからなる。その後、保護膜ＴＣを加工して、第２層目の配線Ｍ２の上面を露出させる。これにより、本実施の形態１による半導体装置が略完成する。
このように、本実施の形態１によれば、多結晶シリコン膜からなる光導波路を形成しても、光導波路の上面および側面の表面モフォロジーを小さくすることができる。また、リブ構造を有する光導波路においても、突起部の上面および突出した部分の側面、並びにスラブ部の上面および側面の表面モフォロジーを小さくすることができる。これにより、グレイン散乱および表面散乱を低減することができるので、多結晶シリコン膜からなる光導波路において、良好な光学特性を実現することができる。
（実施の形態２）
≪光デバイスの構造≫
本実施の形態２による種々の光デバイスの構造について図１４を用いて説明する。図１４は、本実施の形態２による光デバイスを示す要部断面図であり、光導波方向と直交する断面が四角形状の光導波路からなる第１光信号線、光導波方向と直交する断面が凸形状の光導波路からなる第２光信号線、グレーティングカプラ、光変調器の位相変調部およびゲルマニウム受光器の要部断面を示す。
前述の実施の形態１と相違する点は、半導体層ＳＬを形成する多結晶シリコン膜の形成方法である。前述の実施の形態１では、例えばＬＰＣＶＤ法などにより絶縁層ＣＬＵ上に直接多結晶シリコン膜を形成した後、多結晶シリコン膜の成長温度より高温の熱処理を実施して結晶粒径の大きい多結晶シリコン膜を形成したが、本実施の形態２では、絶縁層ＣＬＵ上にアモルファスシリコン膜を形成した後、高温の熱処理を施すことにより、アモルファスシリコン膜から結晶粒径の揃った多結晶シリコン膜を形成する。
≪光デバイスの製造方法≫
本実施の形態２による光デバイスの製造方法について、図１５および図１６を用いて説明する。図１５（ａ）、（ｂ）、（ｃ）および（ｄ）は、本実施の形態２によるリブ構造を有する光導波路の形成工程を説明する要部断面図である。図１６（ｅ）、（ｆ）および（ｇ）は、図１５に続く、本実施の形態２によるリブ構造を有する光導波路の形成工程を説明する要部断面図である。なお、ここでは、半導体層ＳＬの形成工程について説明し、半導体層ＳＬ以外の形成工程は、前述の実施の形態１と同様であるため、その説明は省略する。
図１５（ａ）に示すように、絶縁層ＣＬＵ上にアモルファスシリコン膜を形成する。アモルファスシリコン膜は、例えばモノシラン（ＳｉＨ４）ガスを用いたＬＰＣＶＤ法により形成され、成膜時の温度は、例えば４００〜４５０℃である。アモルファスシリコン膜の厚さは、例えば１００〜４００ｎｍ程度であるが、ここでは一例として２５０ｎｍとした。
次に、図１５（ｂ）に示すように、アモルファスシリコン膜に対して、例えば９５０℃、１０分程度の熱処理を施すことにより、アモルファスシリコン膜を結晶化して、多結晶シリコン膜からなる半導体層ＳＬを形成する。アモルファスシリコン膜から多結晶シリコン膜を形成することにより、例えばＬＰＣＶＤ法により直接形成される多結晶シリコン膜に比べて、結晶粒径が小さく、かつ、結晶粒径の揃った多結晶シリコン膜が得られる。しかし、この場合でも、結晶粒径が相対的に大きい多結晶シリコンが形成されるので（例えば３０〜１００ｎｍ程度）、グレイン散乱は起きにくくなるが、多結晶シリコン膜の表面モフォロジーは相対的に大きくなるので、表面散乱は起きやすくなる。
次に、図１５（ｃ）に示すように、半導体層ＳＬの上面を、例えばＣＭＰ法などにより研削して、半導体層ＳＬの上面を平坦化する。これにより、半導体層ＳＬの上面に露出する多結晶シリコンの結晶粒の表面が研削されて、半導体基板ＳＢの第１主面に平行な平面に加工されるので、半導体層ＳＬの上面の表面モフォロジーが小さくなる。
次に、図１５（ｄ）に示すように、半導体層ＳＬを加工するための第１レジストマスクＲＭ１を形成する。図１５（ｄ）では単層レジストマスクを例示しているが多層レジストマスクも用いられる。
次に、図１６（ｅ）に示すように、第１レジストマスクＲＭ１をエッチングマスクとして、半導体層ＳＬをフルエッチングにより加工する。これにより、半導体層ＳＬの側面に露出する多結晶シリコンの結晶粒の表面は、半導体基板ＳＢの第１主面に垂直な平面に加工されるので、半導体層ＳＬの側面の表面モフォロジーが小さくなる。この垂直な平面には、半導体基板ＳＢの第１主面の垂直方向に対して、例えば０〜５度程度の角度を有する平面も含まれる。
次に、酸素（Ｏ２）プラズマアッシングにより第１レジストマスクＲＭ１を除去し、さらに、ＲＣＡ洗浄を行う。その後、ウエットエッチング処理を行い、半導体層ＳＬの表面などに形成された自然酸化膜などを除去する。第１レジストマスクＲＭ１が形成される半導体層ＳＬの上面の表面モフォロジーは小さいことから、第１レジストマスクＲＭ１を剥離しても、フォトレジストの剥離残りは起きないので、有機物の残渣による表面散乱（図２４参照）を防止することができる。
次に、図１６（ｆ）に示すように、半導体層ＳＬをリブ構造に加工するための第２レジストマスクＲＭ２を形成する。図１６（ｆ）では単層レジストマスクを例示しているが多層レジストマスクも用いられる。
次に、図１６（ｇ）に示すように、第２レジストマスクＲＭ２をエッチングマスクとして、半導体層ＳＬをハーフエッチングにより加工して、リブ構造を有する半導体層ＳＬを形成する。これにより、半導体層ＳＬの突起部の突出した部分の側面に露出する多結晶シリコンの結晶粒の表面は、半導体基板ＳＢの第１主面に垂直な平面に加工されるので、半導体層ＳＬの突起部の突出した部分の側面の表面モフォロジーは小さくなる。この垂直な平面には、半導体基板ＳＢの第１主面の垂直方向に対して、例えば０〜５度程度の角度を有する平面も含まれる。また、半導体層ＳＬのスラブ部の上面は、ハーフエッチングする前の半導体層ＳＬの上面の表面モフォロジーが反映されるので、半導体層ＳＬのスラブ部の上面の表面モフォロジーは小さくなる。
次に、酸素（Ｏ２）プラズマアッシングにより第２レジストマスクＲＭ２を除去し、さらに、ＲＣＡ洗浄を行う。その後、ウエットエッチング処理を行い、半導体層ＳＬの表面などに形成された自然酸化膜などを除去する。第２レジストマスクＲＭ２が形成される半導体層ＳＬの上面の表面モフォロジーは小さいことから、第２レジストマスクＲＭ２を剥離しても、フォトレジストの剥離残りは起きないので、有機物の残渣による表面散乱（図２４参照）を防止することができる。
このように、本実施の形態２によれば、アモルファスシリコン膜を形成した後、熱処理を施すことにより形成された多結晶シリコン膜からなる光導波路であっても、光導波路の上面および側面の表面モフォロジーを小さくすることができる。また、リブ構造を有する光導波路においても、突起部の上面および突出した部分の側面、並びにスラブ部の上面および側面の表面モフォロジーを小さくすることができる。これにより、前述の実施の形態１とほぼ同様の効果を得ることができる。
（実施の形態３）
≪光デバイスの構造≫
本実施の形態３による種々の光デバイスの構造について図１７および図１８を用いて説明する。図１７は、本実施の形態３による光デバイスを示す要部断面図であり、光導波方向と直交する断面が四角形状の光導波路からなる第１光信号線、光導波方向と直交する断面が凸形状の光導波路からなる第２光信号線、光導波方向と直交する断面が四角形状の光導波路からなる第３光信号線、グレーティングカプラ、光変調器の位相変調部およびゲルマニウム受光器の要部断面を示す。図１８は、第１光信号線、第２光信号線、第３光信号線およびグレーティングカプラを示す要部上面図である。
前述の実施の形態１と相違する点は、多結晶シリコン膜からなる光導波路が多層構造となっていることである。本実施の形態３では、第２光信号線ＯＴ２の上方に第３光信号線ＯＴ３が形成されて、光導波路は２層構造となっている。なお、本実施の形態３では、第２光信号線ＯＴ２の上方に第３光信号線ＯＴ３を形成したが、これに限定されるものではない。例えば第１光信号線ＯＴ１の上方に第３光信号線ＯＴ３を形成してもよい。
図１７に示すように、前述の実施の形態１に記載した半導体層ＳＬと同様に、第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤのｐ型層ＰＳは、多結晶シリコン膜からなる第１半導体層ＳＬ１により構成されている。
また、第１半導体層ＳＬ１は、多結晶シリコン膜によって形成されるが、その上面および側面の表面モフォロジーは小さく、第１半導体層ＳＬ１の上面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に平行な平面を有する結晶粒を含み、第１半導体層ＳＬ１の側面（突起部の突出した部分の側面も含む）に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒を含んでいる。
多結晶シリコンの結晶粒を大きくしても、第１半導体層ＳＬ１の表面モフォロジーは小さいので、各種光デバイスにおいて良好な光学特性を実現することができる。
さらに、図１７および図１８に示すように、第１半導体層ＳＬ１を覆う第１層間絶縁膜ＩＤ１上に、例えば第３光信号線ＯＴ３が形成されており、この第３光信号線ＯＴ３は、多結晶シリコン膜からなる第２半導体層ＳＬ２により構成されている。
また、第２半導体層ＳＬ２は、多結晶シリコン膜によって形成されるが、その上面および側面の表面モフォロジーは小さく、第２半導体層ＳＬ２の上面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に平行な平面を有する結晶粒を含み、第２半導体層ＳＬ２の側面に露出する多結晶シリコンの結晶粒は、半導体基板ＳＢの第１主面に垂直な平面を有する結晶粒を含んでいる。
≪光デバイスの製造方法≫
本実施の形態３による光デバイスの製造方法について、図１９〜図２１を用いて工程順に説明する。図１９〜図２１は、本実施の形態３による製造工程中の光デバイスの要部断面図である。なお、ここでは、主に第３光信号線ＯＴ３の製造工程について説明し、絶縁層ＣＬＵ上に、第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤのｐ型層ＰＳのそれぞれの第１半導体層ＳＬ１を形成するまでの製造過程（図３〜図１０を用いて説明した製造工程）は、前述の実施の形態１と同様であるため、その説明は省略する。
図１９に示すように、前述の実施の形態１と同様にして、絶縁層ＣＬＵ上に形成された第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤのｐ型層ＰＳのそれぞれの第１半導体層ＳＬ１を覆うように第１層間絶縁膜ＩＤ１を形成する。第１層間絶縁膜ＩＤ１は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば１μｍ程度である。続いて、第１層間絶縁膜ＩＤ１の上面を、例えばＣＭＰ法などにより平坦化する。
次に、第１層間絶縁膜ＩＤ１上に多結晶シリコン膜からなる第２半導体層ＳＬ２を形成する。多結晶シリコン膜は、例えばモノシラン（ＳｉＨ４）ガスを用いたＬＰＣＶＤ法により形成され、成膜時の温度は、例えば６００〜６５０℃である。多結晶シリコン膜の厚さは、例えば１００〜４００ｎｍ程度であるが、ここでは一例として２５０ｎｍとした。その後、例えば約９５０℃、１０分程度の熱処理を実施し、後工程での熱処理による多結晶シリコンのグレインが拡大をしないようにした。
第２半導体層ＳＬ２は、多結晶シリコン膜によって形成される。ここでは、結晶粒径が相対的に大きい多結晶シリコンを形成する（例えば５０〜１５０ｎｍ程度）。このため、第２半導体層ＳＬ２の上面および側面の表面モフォロジーは大きくなる。
次に、図２０に示すように、第２半導体層ＳＬ２の上面を、例えばＣＭＰ法などにより研削して、第２半導体層ＳＬ２の上面を平坦化する。これにより、第２半導体層ＳＬ２の上面に露出する多結晶シリコンの結晶粒の表面が研削されて、半導体基板ＳＢの第１主面に平行な平面に加工されるので、第２半導体層ＳＬ２の上面の表面モフォロジーが小さくなる。
次に、第２半導体層ＳＬ２を加工するための第３レジストマスクＲＭ３を形成する。第３レジストマスクＲＭ３は、例えば第２半導体層ＳＬ２の上面上にフォトレジストを塗布した後、ＡｒＦエキシマレーザ（波長１９３ｎｍ）を用いた液浸露光を行い、続いて現像処理を行い、フォトレジストをパターニングすることにより形成される。
次に、第３レジストマスクＲＭ３をエッチングマスクとして、第２半導体層ＳＬ２をフルエッチングにより加工する。これにより、第２半導体層ＳＬ２の側面に露出する多結晶シリコンの結晶粒の表面は、半導体基板ＳＢの第１主面に垂直な平面に加工されるので、第２半導体層ＳＬ２の側面の表面モフォロジーが小さくなる。この垂直な平面には、半導体基板ＳＢの第１主面の垂直方向に対して、例えば０〜５度程度の角度を有する平面も含まれる。
次に、酸素（Ｏ２）プラズマアッシングにより第３レジストマスクＲＭ３を除去し、さらに、ＲＣＡ洗浄を行う。その後、ウエットエッチング処理を行い、第２半導体層ＳＬ２の表面などに形成された自然酸化膜などを除去する。第３レジストマスクＲＭ３が形成される第２半導体層ＳＬ２の上面の表面モフォロジーは小さいことから、第３レジストマスクＲＭ３を剥離しても、フォトレジストの剥離残りは起きないので、有機物の残渣による表面散乱を防止することができる。
次に、図２１に示すように、第３光信号線ＯＴ３の第２半導体層ＳＬ２を覆うように、第２層間絶縁膜ＩＤ２を形成する。
次に、第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２に、ゲルマニウム受光器ＰＤのｐ型層ＰＳの上面の一部を露出する開口部を形成した後、ノンドープのゲルマニウム層ＧＥを、開口部の底部に露出したｐ型層ＰＳの上面に選択的に形成する。続いて、ｎ型層ＮＳを、ゲルマニウム層ＧＥの上面に選択的に形成する。
その後は、前述した実施の形態１とほぼ同様にして、さらに、第３層間絶縁膜ＩＤ３、第１層目の配線Ｍ１、第４層間絶縁膜ＩＤ４、第２層目の配線Ｍ２および保護膜ＴＣなどを順次形成することにより、本実施の形態３による半導体装置が略完成する。
なお、本実施の形態３では、第２光信号線ＯＴ２の上方に第１層間絶縁膜ＩＤ１を介して、第３光信号線ＯＴ３を形成した一例を示したが、これに限定されるものでない。例えば図２２に示すように、第１光信号線ＯＴ１および第２光信号線ＯＴ２が形成されていない領域に第１層間絶縁膜ＩＤ１を介して、第３光信号線ＯＴ３を形成することもできる。また、第３光信号線ＯＴ３の光導波方向と直交する断面は、四角形状でもよく凸形状でもよい。
また、本実施の形態３では、第１光信号線ＯＴ１および第２光信号線ＯＴ２を、多結晶シリコン膜からなる第１半導体層ＳＬ１により形成し、第３光信号線ＯＴ３を、多結晶シリコン膜からなる第２半導体層ＳＬ２により形成したが、これに限定されるものではない。例えば図２３に示すように、第１光信号線ＯＴ１、第２光信号線ＯＴ２、グレーティングカプラＧＣ、光変調器ＰＣおよびゲルマニウム受光器ＰＤのｐ型層ＰＳを、単結晶シリコンからなる第１半導体層ＳＬ１により形成し、第３光信号線ＯＴ３を、多結晶シリコン膜からなる第２半導体層ＳＬ２により形成することもできる。
また、本実施の形態３では、２層構造の光導波路を形成したが、これに限定されるものではなく、３層以上の光導波路を形成することもできる。
このように、本実施の形態３によれば、例えばＬＰＣＶＤ法によって多結晶シリコン膜からなる半導体層を形成することができるので、光導波路を多層構造とすることができる。これにより、多結晶シリコン膜からなる光導波路において、良好な光学特性を実現することができる効果に加えて、光導波路の配置の自由度が増して、より高集積の半導体装置を製造することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は少なくとも以下の実施の形態を含む。
［付記１］
以下の工程を含む半導体装置の製造方法：
（ａ）半導体基板の主面上に第１絶縁膜が形成された基板を準備する工程；
（ｂ）前記第１絶縁膜の上面上に多結晶シリコン膜を形成する工程；
（ｃ）前記多結晶シリコン膜の成長温度より高温の熱処理を施す工程；
（ｄ）前記多結晶シリコン膜の上面を平坦に加工する工程；
（ｅ）前記多結晶シリコン膜の上面上にレジストマスクを形成した後、前記レジストマスクをエッチングマスクとして、前記多結晶シリコン膜を加工して光導波路を形成する工程、
ここで、
前記（ｄ）工程では、前記多結晶シリコン膜の上面に露出する多結晶シリコンの結晶粒が、前記半導体基板の前記主面に平行な平面を有するように加工され、
前記（ｅ）工程では、前記多結晶シリコン膜の側面に露出する多結晶シリコンの結晶粒が、前記半導体基板の前記主面に垂直な平面を有するように加工される。
［付記２］
付記１記載の半導体装置の製造方法において、
前記多結晶シリコン膜は、化学気相成長法により形成される、半導体装置の製造方法。
［付記３］
付記１記載の半導体装置の製造方法において、
前記（ｂ）工程は、以下の工程を含む：
（ｂ１）前記第１絶縁膜の上面上に、化学気相成長法を用いてアモルファスシリコン膜を形成する工程；
（ｂ２）熱処理を施して、前記アモルファスシリコン膜を結晶化して、前記多結晶シリコン膜を形成する工程。
Ｃ１，Ｃ２，Ｃ３ シリコン電子回路
ＣＬＤ，ＣＬＵ 絶縁層
ＣＴ１ 第１接続孔
ＣＴ２ 第２接続孔
ＧＣ グレーティングカプラ
ＧＥ ゲルマニウム層
ＧＲ 結晶粒
ＧＳ グレイン散乱
ＩＤ１ 第１層間絶縁膜
ＩＤ２ 第２層間絶縁膜
ＩＤ３ 第３層間絶縁膜
ＩＤ４ 第４層間絶縁膜
ＩＰ インターポーザ
ＬＳ 光源
Ｍ１ 第１層目の配線
Ｍ２ 第２層目の配線
ＮＲ ｎ型の半導体
ＮＳ ｎ型層
ＯＴ１ 第１光信号線
ＯＴ２ 第２光信号線
ＯＴ３ 第３光信号線
ＯＷ コア層
Ｐ１ 光変調器
Ｐ２，Ｐ３ 光結合器
Ｐ４ 受光器
ＰＣ 光変調器
ＰＣＳ 多結晶シリコン膜
ＰＤ ゲルマニウム受光器
ＰＬ１ 第１プラグ
ＰＬ２ 第２プラグ
ＰＭ 位相変調部
ＰＲ ｐ型の半導体
ＰＳ ｐ型層
ＲＭ１ 第１レジストマスク
ＲＭ２ 第２レジストマスク
ＲＭ３ 第３レジストマスク
ＳＢ 半導体基板
ＳＣ１，ＳＣ２，ＳＣ３，ＳＣ４ 半導体チップ
ＳＤ 半導体装置
ＳＬ 半導体層
ＳＬ１ 第１半導体層
ＳＬ２ 第２半導体層
ＳＭ 表面モフォロジー
ＳＳ 表面散乱
ＴＣ 保護膜

Claims (12)

  1. 半導体基板と、
    前記半導体基板の主面上に形成された第１絶縁膜と、
    前記第１絶縁膜の上面上に形成された光導波路と、
    前記光導波路を覆うように、前記第１絶縁膜の上面上に形成された第２絶縁膜と、
    を有し、
    前記光導波路は、多結晶シリコンからなり、
    前記光導波路の上面に露出する前記多結晶シリコンの結晶粒は、前記半導体基板の前記主面に平行な平面を有する結晶粒を含み、
    前記光導波路の側面に露出する前記多結晶シリコンの結晶粒は、前記半導体基板の前記主面に垂直な平面を有する結晶粒を含む、半導体装置。
  2. 半導体基板と、
    前記半導体基板の主面上に形成された第１絶縁膜と、
    前記第１絶縁膜の上面上に形成された第１光導波路と、
    前記第１光導波路を覆うように、前記第１絶縁膜の上面上に形成された第２絶縁膜と、
    前記第２絶縁膜の上面上に形成された第２光導波路と、
    前記第２光導波路を覆うように、前記第２絶縁膜の上面上に形成された第３絶縁膜と、
    を有し、
    前記第２光導波路は、第１多結晶シリコンからなり、
    前記第２光導波路の上面に露出する前記第１多結晶シリコンの結晶粒は、前記半導体基板の前記主面に平行な平面を有する結晶粒を含み、
    前記第２光導波路の側面に露出する前記第１多結晶シリコンの結晶粒は、前記半導体基板の前記主面に垂直な平面を有する結晶粒を含む、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第１光導波路は、単結晶シリコンからなる、半導体装置。
  4. 請求項２記載の半導体装置において、
    前記第１光導波路は、第２多結晶シリコンからなり、
    前記第１光導波路の上面に露出する前記第２多結晶シリコンの結晶粒は、前記半導体基板の前記主面に平行な平面を有する結晶粒を含み、
    前記第１光導波路の側面に露出する前記第２多結晶シリコンの結晶粒は、前記半導体基板の前記主面に垂直な平面を有する結晶粒を含む、半導体装置。
  5. 請求項４記載の半導体装置において、
    前記第１多結晶シリコンの結晶粒の結晶粒径と、前記第２多結晶シリコンの結晶粒の結晶粒径とが互いに異なる、半導体装置。
  6. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体基板の主面上に第１絶縁膜が形成された基板を準備する工程；
    （ｂ）前記第１絶縁膜の上面上に第１光導波路を形成する工程；
    （ｃ）前記第１絶縁膜の上面上に前記第１光導波路を覆う第２絶縁膜を形成する工程；
    （ｄ）前記第２絶縁膜の上面を平坦に加工する工程；
    （ｅ）前記第２絶縁膜の上面上に第１多結晶シリコン膜を形成する工程；
    （ｆ）前記第１多結晶シリコン膜の成長温度より高温の熱処理を施す工程；
    （ｇ）前記第１多結晶シリコン膜の上面を平坦に加工する工程；
    （ｈ）前記第１多結晶シリコン膜の上面上に第１レジストマスクを形成した後、前記第１レジストマスクをエッチングマスクとして、前記第１多結晶シリコン膜を加工して第２光導波路を形成する工程、
    ここで、
    前記（ｇ）工程では、前記第１多結晶シリコン膜の上面に露出する多結晶シリコンの結晶粒が、前記半導体基板の前記主面に平行な平面を有するように加工され、
    前記（ｈ）工程では、前記第１多結晶シリコン膜の側面に露出する多結晶シリコンの結晶粒が、前記半導体基板の前記主面に垂直な平面を有するように加工される。
  7. 請求項６記載の半導体装置の製造方法において、
    前記第１多結晶シリコン膜は、化学気相成長法により形成される、半導体装置の製造方法。
  8. 請求項６記載の半導体装置の製造方法において、前記（ｅ）工程は、以下の工程を含む：
    （ｅ１）前記第２絶縁膜の上面上に、化学気相成長法を用いてアモルファスシリコン膜を形成する工程；
    （ｅ２）前記アモルファスシリコン膜の成長温度より高温の熱処理を施して、前記アモルファスシリコン膜を結晶化して、前記第１多結晶シリコン膜を形成する工程。
  9. 請求項６記載の半導体装置の製造方法において、前記（ｂ）工程は、以下の工程を含む：
    （ｂ１）前記第１絶縁膜の上面上に第２多結晶シリコン膜を形成する工程；
    （ｂ２）前記第２多結晶シリコン膜の成長温度より高温の熱処理を施す工程；
    （ｂ３）前記第２多結晶シリコン膜の上面を平坦に加工する工程；
    （ｂ４）前記第２多結晶シリコン膜の上面上に第２レジストマスクを形成した後、前記第２レジストマスクをエッチングマスクとして、前記第２多結晶シリコン膜を加工して前記第１光導波路を形成する工程、
    ここで、
    前記（ｂ３）工程では、前記第２多結晶シリコン膜の上面に露出する多結晶シリコンの結晶粒が、前記半導体基板の前記主面に平行な平面を有するように加工され、
    前記（ｂ４）工程では、前記第２多結晶シリコン膜の側面に露出する多結晶シリコンの結晶粒が、前記半導体基板の前記主面に垂直な平面を有するように加工される。
  10. 請求項９記載の半導体装置の製造方法において、
    前記第２多結晶シリコン膜は、化学気相成長法により形成される、半導体装置の製造方法。
  11. 請求項９記載の半導体装置の製造方法において、前記（ｂ１）工程は、以下の工程を含む：
    （ｉ）前記第１絶縁膜の上面上に、化学気相成長法を用いてアモルファスシリコン膜を形成する工程；
    （ｉｉ）前記アモルファスシリコン膜の成長温度より高温の熱処理を施して、前記アモルファスシリコン膜を結晶化して、前記第２多結晶シリコン膜を加工する工程。
  12. 請求項６記載の半導体装置の製造方法において、前記（ｂ）工程は、以下の工程を含む：
    （ｂ１）前記第１絶縁膜の上面上に単結晶シリコン膜を形成する工程；
    （ｂ２）前記単結晶シリコン膜の上面上に第２レジストマスクを形成した後、前記第２レジストマスクをエッチングマスクとして、前記単結晶シリコン膜を加工して前記第１光導波路を形成する工程。
JP2015158187A 2015-08-10 2015-08-10 半導体装置およびその製造方法 Pending JP2017037178A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015158187A JP2017037178A (ja) 2015-08-10 2015-08-10 半導体装置およびその製造方法
US15/201,479 US9829627B2 (en) 2015-08-10 2016-07-03 Semiconductor device and method for manufacturing same
US15/789,655 US10120129B2 (en) 2015-08-10 2017-10-20 Semiconductor device and method for manufacturing same
US16/127,590 US10180538B1 (en) 2015-08-10 2018-09-11 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015158187A JP2017037178A (ja) 2015-08-10 2015-08-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017037178A true JP2017037178A (ja) 2017-02-16

Family

ID=57994713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015158187A Pending JP2017037178A (ja) 2015-08-10 2015-08-10 半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US9829627B2 (ja)
JP (1) JP2017037178A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012120A (ja) * 2017-06-29 2019-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN113557469A (zh) * 2019-03-12 2021-10-26 思科技术公司 具有外延再生长在多晶硅之上的区域的光调制器
JP2024545025A (ja) * 2021-11-30 2024-12-05 レイセオン カンパニー シリコンフォトニクスにおける薄膜光学材料のインテグレーションのためのシステム及び方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6556511B2 (ja) * 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6664897B2 (ja) * 2015-07-22 2020-03-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2017037178A (ja) * 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018180332A (ja) * 2017-04-14 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US12092861B2 (en) * 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
CN112578509A (zh) 2019-09-27 2021-03-30 台湾积体电路制造股份有限公司 半导体器件与系统及其制造方法
US11307479B2 (en) * 2020-03-25 2022-04-19 Renesas Electronics Corporation Semiconductor device
US20220373734A1 (en) * 2021-05-18 2022-11-24 Intel Corporation Integrated circuit package interposers with photonic & electrical routing
US20240280772A1 (en) * 2023-02-22 2024-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic Semiconductor Device and Method of Manufacture
US20240404900A1 (en) * 2023-05-31 2024-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841931A (en) * 1996-11-26 1998-11-24 Massachusetts Institute Of Technology Methods of forming polycrystalline semiconductor waveguides for optoelectronic integrated circuits, and devices formed thereby
JP2011197606A (ja) * 2010-03-24 2011-10-06 Nec Corp 光導波路型波長フィルタ及びその製造方法
JP2014132314A (ja) * 2013-01-07 2014-07-17 Sumitomo Electric Ind Ltd スポットサイズ変換器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384581B2 (en) * 1998-12-11 2008-06-10 Abraham Katzir Forming transparent crystalline elements by cold working
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6577785B1 (en) * 2001-08-09 2003-06-10 Sandia Corporation Compound semiconductor optical waveguide switch
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
JP4470373B2 (ja) * 2003-02-14 2010-06-02 ソニー株式会社 認証処理装置及びセキュリティ処理方法
WO2005055309A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8278739B2 (en) * 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof
TWI438823B (zh) * 2006-08-31 2014-05-21 半導體能源研究所股份有限公司 晶體半導體膜的製造方法和半導體裝置
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2010067844A1 (ja) * 2008-12-11 2010-06-17 日立化成工業株式会社 Ｃｍｐ用研磨液及びこれを用いた研磨方法
US20110042646A1 (en) * 2009-08-21 2011-02-24 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
US20120200546A1 (en) * 2009-10-16 2012-08-09 Sharp Kabushiki Kaisha Semiconductor device, display device provided with same, and method for manufacturing semiconductor device
CN102666760B (zh) * 2009-11-11 2015-11-25 可乐丽股份有限公司 化学机械抛光用浆料以及使用其的基板的抛光方法
US8791405B2 (en) * 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same
JPWO2011108508A1 (ja) * 2010-03-05 2013-06-27 日本電気株式会社 光変調器
US20120240843A1 (en) * 2011-03-22 2012-09-27 Francisco Machuca On Demand Thin Silicon
WO2013146317A1 (ja) * 2012-03-30 2013-10-03 日本電気株式会社 シリコンベース電気光学装置
JP5899145B2 (ja) * 2012-06-18 2016-04-06 富士フイルム株式会社 インプリント用下層膜形成組成物およびパターン形成方法
WO2015108589A2 (en) * 2013-10-22 2015-07-23 Massachusetts Institute Of Technology Waveguide formation using cmos fabrication techniques
JP2017032680A (ja) * 2015-07-30 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2017037178A (ja) * 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841931A (en) * 1996-11-26 1998-11-24 Massachusetts Institute Of Technology Methods of forming polycrystalline semiconductor waveguides for optoelectronic integrated circuits, and devices formed thereby
JP2011197606A (ja) * 2010-03-24 2011-10-06 Nec Corp 光導波路型波長フィルタ及びその製造方法
JP2014132314A (ja) * 2013-01-07 2014-07-17 Sumitomo Electric Ind Ltd スポットサイズ変換器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012120A (ja) * 2017-06-29 2019-01-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN113557469A (zh) * 2019-03-12 2021-10-26 思科技术公司 具有外延再生长在多晶硅之上的区域的光调制器
US12487476B2 (en) 2019-03-12 2025-12-02 Cisco Technology, Inc. Optical modulator with region epitaxially re-grown over polycrystalline silicon
JP2024545025A (ja) * 2021-11-30 2024-12-05 レイセオン カンパニー シリコンフォトニクスにおける薄膜光学材料のインテグレーションのためのシステム及び方法

Also Published As

Publication number Publication date
US9829627B2 (en) 2017-11-28
US20180039021A1 (en) 2018-02-08
US20190018187A1 (en) 2019-01-17
US10180538B1 (en) 2019-01-15
US20170045683A1 (en) 2017-02-16
US10120129B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
JP2017037178A (ja) 半導体装置およびその製造方法
TWI480605B (zh) 光波導與耦合器裝置和方法以及其製造方法
US8299555B2 (en) Semiconductor optoelectronic structure
US9606291B2 (en) Multilevel waveguide structure
US10818650B2 (en) Semiconductor module and method of manufacturing the same, and method of communication using the same
JP6533118B2 (ja) 半導体装置の製造方法
US11079540B2 (en) Semiconductor device
US20130015546A1 (en) Multi-layer photoelectric integrated circuit device with overlapping devices
JP2016507897A (ja) 集積光半導体構造物、その形成方法、および設計構造物（埋込型導波路光検出器）
JP2016180860A (ja) 半導体装置およびその製造方法
JP2018056288A (ja) 半導体装置およびその製造方法
CN110031931B (zh) 半导体器件
JP2017032680A (ja) 半導体装置
JP6697858B2 (ja) 半導体装置およびその製造方法
TWI851601B (zh) 光子光電系統及其製造方法
CN110361810B (zh) 光学集成电路
US11137560B2 (en) Semiconductor module, manufacturing method thereof, and communication method using the same
JP2019012120A (ja) 半導体装置およびその製造方法
JP2019113660A (ja) 半導体装置
TWI848611B (zh) 光學裝置與其製造方法
CN115616703B (zh) 基于双层氮化硅结构的光栅耦合器及其制作方法
JP7145063B2 (ja) 半導体装置およびその製造方法
US20250291118A1 (en) Multilayer structure for optical coupling and fabrication method thereof
TW202542571A (zh) 光學裝置及其製造方法
TW202600874A (zh) 光學元件及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903