JP2017034184A - 光受信モジュール - Google Patents

Abstract

【課題】多チャネル光受信モジュールの電気配線のピッチを、光伝送路のピッチより広くする。【解決手段】トランスインピーダンスアンプと第１内部コンデンサとが一辺に沿って交互に配置された２つのアンプアレイと、前記２つのアンプアレイの間に配置され、複数の光検出器が一列に配置された光検出器アレイとを有し、前記複数の光検出器は、前記２つのアンプアレイのうちの一方の前記トランスインピーダンスアンプと前記２つのアンプアレイのうちの他方の前記トランスインピーダンスアンプとに交互に接続され、前記複数の光検出器の各光検出器は、前記２つのアンプアレイのうち当該各光検出器が接続された前記トランスインピーダンスアンプを含む第１アンプアレイとは異なる第２アンプアレイの前記第１内部コンデンサの一つに接続されている光受信モジュール。【選択図】図７

Description

本発明は、光受信モジュールに関する。

複数のフォトダイオードが一列に配列されたフォトダイオード・アレイと、複数のＴＩＡ（Transimpedance Amplifier）が一列に配列されたＴＩＡ回路とを有する多チャネル光受信モジュールが提案されている。

多チャネル光受信モジュールは、複数の光伝送路から出射する光信号を、フォトダイオード・アレイにより光電変換する装置である。光電変換された光信号は電流信号であり、ＴＩＡ回路により電圧信号に変換される。多チャネル光受信モジュールは例えば、コンピュータ等の装置間や装置内のデータ伝送に用いられる。

フォトダイオード・アレイとＴＩＡ回路は、フリップチップ実装により同一基板上に搭載される。この時、フォトダイオード・アレイと基板との間およびＴＩＡ回路と基板との間にアンダーフィルが充填される。このアンダーフィルの流れ出し等を考慮すると、フォトダイオード・アレイとＴＩＡ回路の間隔を一定の距離より狭くすることは困難である。

しかし、フォトダイオード・アレイとＴＩＡ回路の間隔が広くなるほど、多チャネル光受信モジュールの帯域は狭くなる。そこで、フォトダイオード・アレイの各フォトダイオードに個別コンデンサを一つずつ接続することで、多チャネル光受信モジュールを広帯域化する技術が提案されている（例えば、特許文献１参照）。

特開２０１２−１４２８２２号公報 特開２００１−３４５４５６号公報

多チャネル光受信モジュールには、互いに平行な光伝送路を介して光信号が入力される。また、フォトダイオード・アレイとＴＩＡ回路は、互いに平行な電気配線により接続される。この電気配線のピッチは、光伝送路のピッチとほぼ同じである。

ところで、伝送路容量の増大のためには、光伝送路のピッチを狭くして光伝送路を高密度化することが有効である。しかし、光伝送路のピッチを狭くした結果、電気配線のピッチが狭くなると種々の困難が生じる。

フォトダイオードに個別コンデンサを一つずつ接続する技術では、フォトダイオード・アレイとＴＩＡ回路を接続する電気配線のピッチと個別コンデンサのピッチは、同じになる。個別コンデンサのピッチはそのサイズにより制限されるので、一定値以下にすることは困難である。従って、光伝送路の狭ピッチ化により電気配線のピッチが狭くなると、個別コンデンサとフォトダイオードの接続が困難になる。また、光伝送路の狭ピッチ化により電気配線のピッチが狭くなると、電磁的な結合による電気配線間のクロストークが大きくなる。

そこで本発明は、このような問題を解決することを課題とする。

上記の問題を解決するために、本装置の一観点によれば、トランスインピーダンスアンプと第１内部コンデンサとが一辺に沿って交互に配置された２つのアンプアレイと、前記２つのアンプアレイの間に配置され、複数の光検出器が一列に配置された光検出器アレイとを有し、前記複数の光検出器は、前記２つのアンプアレイのうちの一方の前記トランスインピーダンスアンプと前記２つのアンプアレイのうちの他方の前記トランスインピーダンスアンプとに交互に接続され、前記複数の光検出器の各光検出器は、前記２つのアンプアレイのうち当該各光検出器が接続された前記トランスインピーダンスアンプを含む第１アンプアレイとは異なる第２アンプアレイの前記第１内部コンデンサの一つに接続されている光受信モジュールが提供される。

開示の装置によれば、多チャネル光受信モジュールの電気配線のピッチを、光伝送路のピッチより広くすることができる。

図１は、実施の形態１の光受信モジュールの平面図である。 図２は、図１のII-II線に沿った断面図である。 図３は、アンプアレイの平面図である。 図４は、光検出器アレイの一例を説明する平面図である。 図５は、基板の裏面に配置される平行光伝送路の平面図である。 図６は、基板の裏面側の平面図である。 図７は、光検出器の接続先を説明する図である。 図８は、個別コンデンサを搭載した多チャネル光受信モジュールを説明する図である。 図９は、個別コンデンサを搭載した多チャネル光受信モジュールを説明する図である。 図１０は、個別コンデンサを搭載した多チャネル光受信モジュールを説明する図である。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。

（１）構造
図１は、実施の形態１の光受信モジュール４の平面図である。図２は、図１のII-II線に沿った断面図である。図１及び２には、互いに平行な複数の光伝送路（例えば、光ファイバやポリマ導波路）を含む部材２６（以下、平行光伝送路と呼ぶ）も示されている。光受信モジュール４は、多チャネル光受信モジュールである。

光受信モジュール４は、図１及び２に示すように、２つのアンプアレイ１０の間に配置された光検出器アレイ１４を有する。光受信モジュール４は更に、２つのアンプアレイ１０と光検出器アレイ１４とが搭載された基板２２を有する。基板２２は好ましくは、フレキシブル・プリント基板である。

基板２２は例えば、電気コネクタ（図示せず）を介してプリント基板（図示せず）に接続される。更に基板２２の裏面には、平行光伝送路２６（図２参照）が配置される。平行光伝送路２６は例えば、複数の光ファイバを有するポリマー導波路である。

光受信モジュール４は好ましくは、平行光伝送路２６と基板２２の間にレンズシート２４（特開２０１２−６８５３９号公報参照）を有する。レンズシート２４は例えば、接着層３０により基板２２に接着される。平行光伝送路２６は例えば、接着層３２によりレンズシート２４に接着される。

２つのアンプアレイ１０および光検出器アレイ１４は好ましくは、基板２２の表面にフリップチップ実装される。この時、光検出器アレイ１４と基板２２との間およびアンプアレイ１０と基板２２との間にアンダーフィル３３が充填される。アンダーフィル３３の流れ出し等を考慮すると、光検出器アレイ１４とアンプアレイ１０の間隔を１ｍｍより狭くすることは困難である。一方、光検出器アレイ１４とアンプアレイ１０の間隔が２ｍｍより広くなると、光受信モジュール４の高周波特性は１０ＧＨｚ以上で大きく劣化する（例えば、特許文献１参照）。従って、アンプアレイ１０と光検出器アレイ１４の間隔は、好ましくは１ｍｍ以上２ｍｍ以下である。

（１−１）アンプアレイ
図３は、アンプアレイ１０の平面図である。図３に示すように、アンプアレイ１０は、複数のトランスインピーダンスアンプ（Transimpedance Amplifier；以下、ＴＩＡと呼ぶ）６と、複数の第１内部コンデンサ８ａとを有している。

ＴＩＡ６は、電流信号を電圧信号に変換する回路である。ＴＩＡ６と第１内部コンデンサ８ａとは、図３に示すように、一辺２に沿って交互に配置される。

アンプアレイ１０は更に、定電圧回路１６と、複数の第２内部コンデンサ８ｂとを有している。アンプアレイ１０は更に、複数の第１端子１８ａを有している。

第１端子１８ａは、複数の第１内部コンデンサ８ａの一つを介して基準電位に接続される。具体的には第１端子１８ａは、アンプアレイ１０の接地面７（ground plane）に接続される（以下、同様）。この接地面７には例えば、第４端子１８ｄを介して基板２２から接地電位が接続される。

アンプアレイ１０は更に、夫々が第２端子１８ｂと第３端子１８ｃとを有する複数のチャネル入力部２０を有する。第２端子１８ｂは夫々、ＴＩＡ６の一つに接続されている。第２端子１８ｂが接続される部分は、ＴＩＡ６の入力部である。

一方、第３端子１８ｃは夫々、第２内部コンデンサ８ｂの一つを介して基準電位に接続される。第３端子１８ｃは更に、定電圧回路１６の出力部に接続されている。定電圧回路１６は、第３端子１８ｃを介して正の定電圧（逆バイアス電圧）を出力する。第２内部コンデンサ８ｂは、第３端子１８ｃから出力される電圧の変動を抑制する。

アンプアレイ１０は更に、第５端子１８ｅと第６端子１８ｆとを有する。第５端子１８ｅは、ＴＩＡ６の出力部に接続されている。第６端子１８ｆは、定電圧回路１６に外部からの電力を供給する。第１〜第６端子は、例えば半田バンプ等により基板２２上の電気配線に接続される。

アンプアレイ１０は、例えば集積回路である。すなわち、ＴＩＡ６と定電圧回路１６は、半導体基板（例えば、シリコン基板）に形成された回路である。第１内部コンデンサ８ａおよび第２内部コンデンサ８ｂは、半導体基板の上に形成されたＭＩＭ（Metal-Insulator-Metal）キャパシタである。

（１−２）光検出器アレイおよび平行光伝送路
図４は、光検出器アレイ１４の一例を説明する平面図である。光検出器アレイ１４は、一列に配置された複数の光検出器１２を有する。光検出器アレイ１４は、複数の光検出器１２が基板２２（図２参照）の表面に対向するように配置される。

図５は、基板２２の裏面に配置される平行光伝送路２６の平面図である。図６は、基板２２の裏面側の平面図である。上述したように、平行光伝送路２６は、互いに平行な複数の光伝送路２８である。複数の光伝送路２８は、夫々が基板２２を介して複数の光検出器１２の一つに光学的に結合する光伝送路である。

例えば、各光伝送路２８には４５°ミラー４６が設けられている。光伝送路２８を伝搬する信号光は４５°ミラー４６に到達すると進行方向を変更し、基板２２に設けられた貫通孔４４（図２及び６参照）とレンズシート２４とを介して光検出器１２の一つに入射する。

レンズシート２４には、マイクロレンズとして機能する凸部が設けられている。４５°ミラー４６により進行方向を変更された信号光はこの凸部により、光検出器１２の受光面に集光される。

―光検出器―
光検出器アレイ１４（図４参照）の各光検出器１２は、ｎ型半導体層に接続されたカソード３４とｐ型半導体層に接続されたアノード３６とを有する。アノード３６は好ましくは、受光面３８を囲むリング状の領域を有する。光検出器１２は例えば、ＧａＡｓ層に形成されたｐｉｎフォトダイオードである。光検出器１２は、ｐｉｎフォトダイオード以外の光検出器であってもよい。

カソード３４とアノード３６は夫々、パッド状の接続部４０，４２を有している。カソード３４およびアノード３６は夫々、接続部４０，４２に設けられる半田バンプ等により、基板２２上の電気配線に接続される。

カソード３４の接続部４０は、光検出器アレイ１４の一側辺側および他側辺側の両方に設けられる。一方、アノード３６の接続部４２は、光検出器アレイ１４の一側辺側と他側辺側とに交互に設けられる。

（１−３）光検出器の接続先
図７は、光検出器１２の接続先を説明する図である。

（１−３−１）アノードの接続先
複数の光検出器１２のアノード３６は、２つのアンプアレイ１０のうちの一方のＴＩＡ６と、２つのアンプアレイ１０のうちの他方のＴＩＡ６とに交互に接続されている。ここで、各光検出器１２（例えば、一番上の光検出器１１２）のアノード３６は、一方のアンプアレイ（例えば、右側のアンプアレイ１１０）の第２端子１８ｂの一つを介して、当該アンプアレイのＴＩＡ（例えば、一番上のＴＩＡ１０６）に接続されている。

光検出器１２のピッチは例えば、１００μｍ以上３００μｍ以下である。光検出器１２のピッチが１００μｍ以上（例えば、１２５μｍ）であれば、アノード３６とＴＩＡ６を接続する電気配線のピッチ１４６は２００μｍ以上（例えば、２５０μｍ）になる。ここで、電気配線のピッチ１４６が広いほど、クロストークは小さくなる。

光検出器１２のピッチが３００μｍ以下であれば、光伝送路２８の密度は、従来の多チャネル光受信モジュールのうち光検出器ピッチが最も狭い光受信モジュールの光伝送路密度と同程度またはそれ以上である。

（１−３−２）カソードの接続先
各光検出器１２のカソード３４は、２つのアンプアレイ１０のうち当該各光検出器１２が接続されたＴＩＡ６を含む第１アンプアレイとは異なる第２アンプアレイの第１内部コンデンサ８ａの一つに接続されている。例えば、図７の一番上の光検出器１１２のカソード３４は、当該光検出器１１２のアノード３６が接続されたＴＩＡ１０６を含む右側のアンプアレイ１１０とは異なる左側のアンプアレイ２１０の一番上の第１内部コンデンサ１０８ａに接続されている。

更に各光検出器１２のカソード３４は、２つのアンプアレイ１０のうち当該各光検出器１２が接続されたＴＩＡ６を含む第１アンプアレイの第２内部コンデンサ８ｂの一つに接続されている。例えば、図７の一番上の光検出器１１２のカソード３４は、当該光検出器１１２が接続されたＴＩＡ１０６を含む右側のアンプアレイ１１０の一番上の第２内部コンデンサ１０８ｂに接続されている。

更に各光検出器１２のカソード３４は、当該各光検出器１２が接続されたＴＩＡ６を含む第１アンプアレイの定電圧回路１６に接続され、定電圧回路１６が生成する逆バイアス電圧（例えば、正の定電圧）が印加される。

―接続先の詳細―
より詳しくは各光検出器１２（例えば、光検出器１１２）のカソードは、第２アンプアレイ（例えば、アンプアレイ２１０）の第１端子１８ａの一つを介して第１内部コンデンサ８ａの一つ（例えば、第１内部コンデンサ１０８ａ）に接続されている。更に各光検出器１２のカソードは、第１アンプアレイ（例えば、アンプアレイ１１０）の第３端子１８ｃの一つを介して第２内部コンデンサ８ｂの一つ（例えば、第２内部コンデンサ１０８ｂ）および定電圧回路１６に接続されている。

図７から明らかなように、２つのアンプアレイ１０の回路は同一である。更に、光検出器アレイ１４の中心を回転中心としてアンプアレイ１０の一方を１８０°回転すると、当該アンプアレイ１０の第１〜３端子はそれぞれ、他方のアンプアレイ１０の第１〜３端子に重なる。従って、２つのアンプアレイ１０は、端子の配置を含め同一の構造を有することができる。故に、２つのアンプアレイ１０のために開発する集積回路は１種類で良い。従って、２つのアンプアレイ１０の開発は容易である。

（１−４）電気配線
基板２２（図１参照）は表面側に、夫々が各光検出器１２（図７参照）のアノード３６とＴＩＡ６の一つとを接続する複数の第２電気配線４８ｂ（図１参照）を有している。更に基板２２は表面側に、夫々が各光検出器１２のカソード３４と第１内部コンデンサ８ａの一つとを接続する複数の第１電気配線４８ａを有している。更に基板２２は表面側に、夫々が各光検出器１２のカソード３４と第２内部コンデンサ８ｂの一つとを接続する複数の第３電気配線４８ｃを有している。

２つのアンプアレイ１０および光検出器アレイ１４は、基板２２にフリップチップ実装されて、第１〜３電気配線４８ａ，４８ｂ，４８ｃに接続されている。

更に基板２２は表面側に、アンプアレイ１０の第５端子１８ｅ（図３参照）を介してＴＩＡ６の出力部に接続されている電気配線４８ｄ（図２参照）を有する。更に基板２２は表面側に、アンプアレイ１０の第６端子１８ｆ（図３参照）を介して定電圧回路１６に電力を供給する電気配線４８ｅ（図２参照）等を有する。なお図１では、第５端子１８ｅおよび第６端子１８ｆは省略されている。

更に基板２２は裏面側に、接地面５０（図６参照）を有している。この接地面５０と第１〜３電気配線４８ａ，４８ｂ，４８ｃとは、マイクロストリップラインを形成している。接地面５０は例えば、基板２２に設けられたビアにより、アンプアレイ１０の第４端子１８ｄ（図３参照）を介して第１及び第２内部コンデンサ８ａ，８ｂ、定電圧回路１６に接続されている。基板２２の裏面側には、接地面５０の他にアンプアレイ１０等に接続される電気配線を形成しても良い。

ところで、図７を参照して説明したように、光検出器１２の接続先は、光検出器アレイ１４の両側のアンプアレイ１０に分散されている。従って実施の形態によれば、電気配線のピッチ１４６を、光伝送路２８のピッチより広くすることができる。

（２）動作
複数の光検出器１２（図７参照）は夫々、別々の光伝送路２８（図２参照）を伝搬する光信号を受信する。ＴＩＡ６は夫々、複数の光検出器１２の一つが光信号に応答して生成する電流信号（電流に基づく信号）を、電圧信号（電圧に基づく信号）に変換する。従って光受信モジュール４によれば、複数の光信号を同時に受信することができる。

図７の光受信モジュール４では、第１内部コンデンサ８ａが光検出器１２に一つずつ接続されている。この様な接続によれば、フリップチップ実装のため電気配線４８ａ，４８ｂ，４８ｃ（図１参照）がある程度長くなっても、光受信モジュール４の帯域を広く保つことができる（例えば、特許文献１参照）。

更に図７の光受信モジュール４によれば、各光検出器１２に別々の第１内部コンデンサ８ａを接続するので、光検出器１２のカソード電位をチャネル毎（すなわち、ＴＩＡごと）に安定化できる。従って図７の光受信モジュール４によれば、コンデンサを介したクロストーク（「（３−３）個別コンデンサの搭載例３」参照）が発生することはない。

（３）個別コンデンサを搭載した光受信モジュール
図７に示す例では、アンプアレイ１０の第１内部コンデンサ８ａにより光受信モジュール４を広帯域化している。しかし、個別コンデンサにより光受信モジュールを広帯域化することも可能である。図８〜１０は、個別コンデンサを搭載した多チャネル光受信モジュールを説明する図である。

（３−１）個別コンデンサの搭載例１
図８は、光検出器アレイ３１４の光検出器１２に、個別コンデンサ３３０を一つずつ接続した光受信モジュール３０４の一例を説明する図である。図８は、個別コンデンサ３３０、光検出器１２およびＴＩＡ６の位置関係を示している（後述する図９及び１０についても同様）。

図８に示す例では、個別コンデンサ３３０は光検出器アレイ３１４を挟んで、アンプアレイ３１０の反対側に配置される。光検出器１２のカソード３４は、個別コンデンサ３３０を介して基準電位ＧＮＤに接続される。

光検出器１２のアノード３６は、チャネル入力部２０の第２端子１８ｂを介して、ＴＩＡ６に接続されている。光検出器１２のカソード３４は、第３端子１８ｃを介して定電圧回路１６に接続されている。定電圧回路１６は、光検出器１２のカソード３４に印加される逆バイアス電圧（例えば、正の定電圧）を生成する。

光検出器アレイ３１４とアンプアレイ３１０は、フリップチップ実装により同一基板上に搭載される。この時、光検出器アレイ３１４と基板（図示せず）との間およびアンプアレイ３１０と基板との間にアンダーフィルが充填される。このアンダーフィルの流れ出し等を考慮すると、光検出器アレイ３１４とアンプアレイ３１０の間隔を一定の幅（例えば、１ｍｍ）より狭くすることは困難である。

ここで、図８の光受信モジュール３０４から個別コンデンサ３３０を除去した場合を考える。この場合、光検出器アレイ３１４とアンプアレイ３１０との間隔が広くなるほど、光受信モジュールの帯域は狭くなる。具体的には、光検出器アレイ３１４とアンプアレイ３１０との間隔が１ｍｍ以上になると、光受信モジュールの出力は１０ＧＨｚ以上の帯域で大きく減少する（例えば、特許文献１参照）。

そこで、図８のように光検出器アレイ３１４の各光検出器１２に、個別コンデンサ３３０を一つずつ接続する。この個別コンデンサ３３０の接続により、光受信モジュールの帯域は広くなる（例えば、特許文献１参照）。

ところで、光受信モジュール３０４には、互いに平行な光伝送路（すなわち、平行光伝送路）を介して光信号が入力される。更に光検出器アレイ１４とアンプアレイ３１０は、互いに平行な電気配線により接続されている。従って図８の光受信モジュール３０４では、光検出器１２とＴＩＡ６を接続する電気配線４８ｂと、光伝送路とは同じピッチで配置される。

伝送路容量の増大のためには、光伝送路のピッチを狭くして光伝送路を高密度化することが有効である。しかし光伝送路の狭ピッチ化の結果、光検出器１２とＴＩＡ６とを接続する電気配線４８ｂのピッチ３４６が狭くすると種々の困難が生じる。

図８に示す光受信モジュール３０４では、個別コンデンサ３３０のピッチ３４８と電気配線４８ｂのピッチ３４６は同じである。

個別コンデンサ３３０のピッチ３４８はそのサイズにより制限されるので、一定値（具体的には、４００μｍ〜５００μｍ）以下にすることは困難である。従って図８の光受信モジュール３０４には、光伝送路の狭ピッチ化により電気配線４８ｂのピッチ３４６が狭くなると、個別コンデンサ３３０と光検出器１２の接続が困難になるという問題がある。

なお、個別コンデンサ３３０のピッチ３４８は、個別コンデンサ３３０の幅（例えば、２００μｍ）と個別コンデンサ３３０の性能を確保するための間隔（例えば、２００μｍ）の合計（例えば、４００μｍ）である。

また、光伝送路の狭ピッチ化により電気配線４８ｂのピッチが狭くなると、電気配線間の電磁的な結合によりクロストークが発生する。従って図８の光受信モジュール３０４には、電磁的な結合によるクロストークが発生しやすいとい問題がある。

なお、装置間または基板間を接続する光伝送路（すなわち、光インターコネクションの光伝送路）としては、リボンファイバが広く用いられている。具体的には、光ファイバのピッチが２５０μｍのリボンファイバが、広く用いられている。

最新のリボンファイバは更に狭ピッチ化されており、ピッチが６２．５μｍのリボンファイバが実現されている。従って、この様なリボンファイバ（又は、光導波路アレイ）を用いて、図８の光受信モジュール３０４を形成することは困難である。

尚、基板の両面に個別コンデンサを搭載することで、光検出器１２に個別コンデンサを一つずつ接続する多チャネル光受信モジュールが提案されている（例えば、特許文献１参照）。この様な光受信モジュールによれば、光伝送路が狭ピッチ化されても個別コンデンサの搭載は可能である。しかし、この様な多チャネル光受信モジュールの製造は、基板への孔開け等の複雑な工程を含むので、スループットや歩留りが低下する。

（３−２）個別コンデンサの搭載例２
図９は、光検出器アレイ３１４の光検出器１２に個別コンデンサ３３０を一つずつ接続した光受信モジュール４０４の別の一例を説明する図である。

図９の光受信モジュール４０４では、個別コンデンサ３３０と光検出器１２の間隔５２が、光検出器アレイ３１４に沿って増減する。具体的には、光検出器１２の高さの２倍の周期で、個別コンデンサ３３０と光検出器１２の間隔５２が増減する。その結果、個別コンデンサ３３０のピッチ３４８が広くなる。

従って、図９の光受信モジュール４０４によれば、光伝送路の狭ピッチ化により電気配線４８ｂのピッチ３４６が狭くなっても、個別コンデンサ３３０を光検出器１２に一つずつ接続することが可能になる。

但し、個別コンデンサ３３０と光検出器１２との間隔が２ｍｍ以上になると、ＴＩＡ６の出力は例えば１０ＧＨｚ以上の高周波領域で大きく減少する（例えば、特許文献１参照）。このため、光検出器アレイ３１４から離れた位置に搭載された個別コンデンサ４３０が接続されたチャネルを広帯域化することは困難である。

従って、図９の光受信モジュール４０４にはそもそも、広帯域化が困難という問題がある。

（３−３）個別コンデンサの搭載例３
図１０は、光検出器アレイ３１４の各光検出器１２を一つの個別コンデンサ５３０に接続した光受信モジュール５０４を説明する図である。

図１０に示すような個別コンデンサを一つだけ用いる構造でも、光受信モジュールの広帯域化はある程度可能である。更に図１０の光受信モジュール５０４では、個別コンデンサ５３０が一つなので、光伝送路が狭ピッチ化しても、光検出器１２に個別コンデンサ５３０を接続することは容易である。

ところで、光検出器１２が光信号を受光すると、信号電流が流れる。この信号電流の一部は、個別コンデンサ５３０に流入する。すると、個別コンデンサ５３０の両端の電圧が変動する。この電圧変動により、個別コンデンサ５３０に接続された別の光検出器１２にも電流が流れる。すなわち、クロストークが発生する。

この個別コンデンサ５３０によるクロストークは、電気配線４８ｂ間の電磁結合によるクロストークよりも格段に大きい。従って、図１０の光受信モジュール５０４には、クロストークが大きいという問題がある。

以上のように、光伝送路の狭ピッチ化により生じる問題を、光検出器１２への個別コンデンサの接続により解決することは困難である。これらの問題は全て、光伝送路のピッチと電気配線のピッチとが等しいことに起因している。

実施の形態によれば、光検出器１２（図７参照）の接続先が光検出器アレイ１４の両側のアンプアレイ１０に分散されるので、電気配線のピッチを光伝送路のピッチより広くすることができる。従って実施の形態によれば、光伝送路の狭ピッチ化により生じる問題を解決することができる。

実施の形態の電気配線のピッチ１４６（図７参照）は、図８〜１０の光受信モジュールの電気配線のピッチ３４６の２倍である。

以上の例では、各光検出器１２に印加される逆バイアス電圧は、定電圧回路１６により生成される。しかし、各光検出器１２の逆バイアス電圧は、各光検出器１２が接続されたＴＩＡ６が生成しても良い。

また以上の例では、アンプアレイに含まれるＴＩＡの数（すなわち、チャネル数）は２つである。しかし、アンプアレイに含まれるＴＩＡの数は、３つ以上であっても良い。

また以上の例では、第１内部コンデンサと第２内部コンデンサは異なる列に配置されている。しかし、第１内部コンデンサと第２内部コンデンサは、一列に配置されても良い。

また以上の例では、基板２２に搭載される回路は、アンプアレイと光検出器アレイだけである。しかし基板２２には、アンプアレイと光検出器アレイ以外の回路が搭載されても良い。例えば基板２２には、アンプアレイの出力を処理するＣＰＵ（Central Processing Unit）が搭載されても良い。

以上の実施の形態に関し、更に以下の付記を開示する。

（付記１）
トランスインピーダンスアンプと第１内部コンデンサとが、一辺に沿って交互に配置された２つのアンプアレイと、
前記２つのアンプアレイの間に配置され、複数の光検出器が一列に配置された光検出器アレイとを有し、
前記複数の光検出器は、前記２つのアンプアレイのうちの一方の前記トランスインピーダンスアンプと、前記２つのアンプアレイのうちの他方の前記トランスインピーダンスアンプとに交互に接続され、
前記複数の光検出器の各光検出器は、前記２つのアンプアレイのうち当該各光検出器が接続された前記トランスインピーダンスアンプを含む第１アンプアレイとは異なる第２アンプアレイの前記第１内部コンデンサの一つに接続されている
光受信モジュール。

（付記２）
前記複数の光検出器は夫々、別々の光伝送路を伝搬する光信号を受信し、
前記トランスインピーダンスアンプは夫々、前記複数の光検出器の一つが前記光信号に応答して生成する電流信号を電圧信号に変換することを
特徴とする付記１に記載の光受信モジュール。

（付記３）
前記２つのアンプアレイは夫々更に、定電回路と、複数の第２内部コンデンサと、夫々が前記第１内部コンデンサの一つを介して基準電位に接続される複数の第１端子と、夫々が前記トランスインピーダンスアンプの一つに接続された複数の第２端子と、夫々が前記複数の第２内部コンデンサの一つを介して前記基準電位に接続されると共に前記定電回路に接続された複数の第３端子とを有し、
前記各光検出器のカソードは、前記第１アンプアレイの前記第３端子の一つを介して前記第２内部コンデンサの一つに接続されると共に、前記第２アンプアレイの前記第１端子の一つを介して前記第１内部コンデンサの一つに接続され、
前記各光検出器のアノードは、前記第１アンプアレイの前記第２端子の一つを介して前記トランスインピーダンスアンプの一つに接続されていることを
特徴とする付記１又は２に記載の光受信モジュール。

（付記４）
更に、夫々が前記各光検出器と前記第１内部コンデンサの一つとを接続する複数の第１電気配線と、夫々が前記各光検出器と前記トランスインピーダンスアンプの一つとを接続する複数の第２電気配線とを含む基板を有し、
前記２つのアンプアレイおよび前記光検出器アレイは、前記基板にフリップチップ実装されて、前記複数の第１電気配線および前記複数の第２電気配線に接続されていることを
特徴とする付記１〜３のいずれか１項に記載の光受信モジュール。

（付記５）
前記複数の光検出器は、前記基板の表面に対向し、
前記基板の裏面には、夫々が前記基板を介して前記複数の光検出器の一つに光学的の結合する複数の光伝送路が配置されることを
特徴とする付記４に記載の光受信モジュール。

（付記６）
前記基板は、フレキシブル・プリント基板であることを
特徴とする付記４又は５に記載の光受信モジュール。

２…一辺
４…光受信モジュール
６…トランスインピーダンスアンプ
８ａ…第１内部コンデンサ
８ｂ…第２内部コンデンサ
１０…アンプアレイ
１２…光検出器
１４…光検出器アレイ
１６…定電回路
１８ａ…第１端子
１８ｂ…第２端子
１８ｃ…第３端子
２８…光伝送路

Claims (3)

1. トランスインピーダンスアンプと第１内部コンデンサとが、一辺に沿って交互に配置された２つのアンプアレイと、
   前記２つのアンプアレイの間に配置され、複数の光検出器が一列に配置された光検出器アレイとを有し、
   前記複数の光検出器は、前記２つのアンプアレイのうちの一方の前記トランスインピーダンスアンプと、前記２つのアンプアレイのうちの他方の前記トランスインピーダンスアンプとに交互に接続され、
   前記複数の光検出器の各光検出器は、前記２つのアンプアレイのうち当該各光検出器が接続された前記トランスインピーダンスアンプを含む第１アンプアレイとは異なる第２アンプアレイの前記第１内部コンデンサの一つに接続されている
   光受信モジュール。
2. 前記２つのアンプアレイは夫々更に、定電回路と、複数の第２内部コンデンサと、夫々が前記第１内部コンデンサの一つを介して基準電位に接続される複数の第１端子と、夫々が前記トランスインピーダンスアンプの一つに接続された複数の第２端子と、夫々が前記複数の第２内部コンデンサの一つを介して前記基準電位に接続されると共に前記定電回路に接続された複数の第３端子とを有し、
   前記各光検出器のカソードは、前記第１アンプアレイの前記第３端子の一つを介して前記第２内部コンデンサの一つに接続されると共に、前記第２アンプアレイの前記第１端子の一つを介して前記第１内部コンデンサの一つに接続され、
   前記各光検出器のアノードは、前記第１アンプアレイの前記第２端子の一つを介して前記トランスインピーダンスアンプの一つに接続されていることを
   特徴とする請求項１に記載の光受信モジュール。
3. 更に、夫々が前記各光検出器と前記第１内部コンデンサの一つとを接続する複数の第１電気配線と、夫々が前記各光検出器と前記トランスインピーダンスアンプの一つとを接続する複数の第２電気配線とを含む基板を有し、
   前記２つのアンプアレイおよび前記光検出器アレイは、前記基板にフリップチップ実装されて、前記複数の第１電気配線および前記複数の第２電気配線に接続されていることを
   特徴とする請求項１又は２に記載の光受信モジュール。

Images