JP2017028784A - スイッチング電源回路 - Google Patents

Abstract

【課題】トランスの一次側において二次側の負荷電流を精度良く検出することが可能となるスイッチング電源回路を提供する。【解決手段】一次巻線及び二次巻線を含むトランスと、前記一次巻線を流れる一次巻線電流を第１検出電圧として検出する第１電流検出部と、前記トランスの一次側における励磁電流を第２検出電圧として検出する第２電流検出部と、前記第１検出電圧と前記第２検出電圧との差分をとる処理を行う差分処理部と、を備えるスイッチング電源回路としている。【選択図】図１

Description

本発明は、スイッチング電源回路に関する。

従来から様々なスイッチング電源回路が開発されている。その中には、トランスの一次巻線に直列又は並列に接続されたコンデンサと一次巻線のインダクタンスとの共振動作や、上記コンデンサと、一次巻線のインダクタンスとリケージインダクタンスとの並列インダクタンスとの共振動作をさせるように構成されてスイッチング動作を行うものがあった。

特開２００９−３０３４７４号公報

上記のようなスイッチング電源回路において、トランスの二次側に接続された負荷に流れる負荷電流を検出して、その検出結果に基づいて１次側においてスイッチングを制御しようとした場合、フォトカプラ等の構成が必要であるという問題があった。

一方、トランスの一次巻線に流れる電流は、一次巻線のインダクタンスによる励磁電流と負荷電流とが重畳されたものとなっているので、単に一次巻線に流れる電流を検出したとしても純粋に負荷電流を検出することは困難であった。

上記状況に鑑み、本発明は、トランスの一次側において二次側の負荷電流を精度良く検出することが可能となるスイッチング電源回路を提供することを目的とする。

上記目的を達成するために本発明のスイッチング電源回路は、一次巻線及び二次巻線を含むトランスと、
前記一次巻線を流れる一次巻線電流を第１検出電圧として検出する第１電流検出部と、
前記トランスの一次側における励磁電流を第２検出電圧として検出する第２電流検出部と、
前記第１検出電圧と前記第２検出電圧との差分をとる処理を行う差分処理部と、を備える構成としている（第１の構成）。

また、上記第１の構成において、前記第１電流検出部は、前記一次巻線と直列に接続される第１抵抗素子であり、
前記第２電流検出部は、前記一次巻線と並列に接続される第１積分回路であり、第１コイルを有していることとしてもよい（第２の構成）。

また、上記第２の構成において、前記第２電流検出部は、前記第１コイルと直列に接続される第２抵抗素子を更に有し、
前記第２検出電圧は、前記第１コイルと前記第２抵抗素子との接続点に生じることとしてもよい（第３の構成）。

また、上記第３の構成において、前記一次巻線のインダクタンスと前記第１抵抗素子の抵抗値との比率は、前記第１コイルのインダクタンスと前記第２抵抗素子の抵抗値との比率と一致させていることとしてもよい（第４の構成）。

また、上記第２〜第４のいずれかの構成において、前記第１積分回路と直列に接続される直流阻止コンデンサを更に備えることとしてもよい（第５の構成）。

また、上記第１の構成において、前記第１電流検出部は、前記一次巻線と直列に接続される第３抵抗素子であり、
前記第２電流検出部は、前記トランスが一次側に有する補助巻線と、前記補助巻線と並列に接続される第２積分回路を有していることとしてもよい（第６の構成）。

また、上記第６の構成において、前記第２積分回路は、第４抵抗素子と、前記第４抵抗素子と直列に接続される第１コンデンサとを有し、
前記第２検出電圧は、前記第４抵抗素子と前記第１コンデンサとの接続点に生じることとしてもよい（第７の構成）。

また、上記第１〜第７のいずれかの構成において、前記差分処理部の特性の調整を行う調整部を更に備えることとしてもよい（第８の構成）。

また、上記第１〜第８のいずれかの構成において、前記二次巻線に接続される整流回路を更に備えることとしてもよい（第９の構成）。

また、上記第１〜第９のいずれかの構成において、前記差分処理部は、差動増幅器であることとしてもよい。

本発明によると、トランスの一次側において二次側の負荷電流を精度良く検出することが可能となる。

本発明の第１実施形態に係るスイッチング電源回路の構成を示す図である。 理想トランスにおける無負荷状態を示す図である。 理想トランスにおける負荷接続状態を示す図である。 本発明の第１実施形態に係る各種信号波形を模式的に示すタイミングチャートである。 本発明の第２実施形態に係るスイッチング電源回路の構成を示す図である。 本発明の第３実施形態に係るスイッチング電源回路の構成を示す図である。 本発明の第４実施形態に係るスイッチング電源回路の構成を示す図である。

以下に本発明の一実施形態について図面を参照して説明する。

＜第１実施形態＞
本発明の第１実施形態に係るスイッチング電源回路の構成を図１に示す。図１に示したスイッチング電源回路１０はＬＬＣ共振型のＤＣ／ＤＣコンバータであり、ＭＯＳＦＥＴで構成されたスイッチング素子Ｑ１及びＱ２と、共振コンデンサＣｒと、トランスＴｒ１と、ダイオードブリッジＤＢ１と、平滑コンデンサＣ１と、コイルＬ１と、抵抗Ｒ１及びＲ２と、差動増幅器２と、制御部３と、駆動回路４を備えている。

直流電圧である入力電圧Ｖｉｎと接地電位との間にスイッチング素子Ｑ１とＱ２が直列に接続され、ハーフブリッジを構成している。より具体的には、スイッチング素子Ｑ１のドレインには直流電圧である入力電圧Ｖｉｎの印加端が接続され、ソースにはスイッチング素子Ｑ２のドレインが接続される。そして、スイッチング素子Ｑ２のソースに接地電位の印加端が接続される。駆動回路４は、スイッチング素子Ｑ１及びＱ２の各ゲートに駆動電圧を印加することでスイッチング駆動を行う。

スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインとの接続点には共振コンデンサＣｒの一端が接続され、他端にはトランスＴｒ１の一次巻線Ｎ１の一端が接続される。トランスＴｒの一次巻線Ｎ１と二次巻線Ｎ２を疎結合とすることで、一次巻線Ｎ１は不図示の直列接続されたリケージインダクタンス（漏れインダクタンス）と励磁インダクタンスを有しており、共振コンデンサＣｒと、上記リケージインダクタンス、励磁インダクタンスは直列に接続される。なお、一次巻線Ｎ１と二次巻線Ｎ２が密結合されている場合は、共振コンデンサＣｒと一次巻線Ｎ１の間に別途、共振用のコイルを接続してもよい。

トランスＴｒ１の二次巻線Ｎ２の各端には、ダイオードブリッジＤＢ１の各入力端が接続される。ダイオードブリッジＤＢ１の各出力端は、平滑コンデンサＣ１の両端に接続される。一次巻線Ｎ１に発生した交流電圧は、トランスＴｒ１によって一次側から二次側にエネルギーが伝達され、ダイオードブリッジＤＢ１及び平滑コンデンサＣ１によって整流平滑され、直流電圧として出力される。

一次巻線Ｎ１と抵抗Ｒ２は直列に接続され、抵抗Ｒ２の一端は接地電位の印加端に接続される。一次巻線Ｎ１と抵抗Ｒ２との接続点は、差動増幅器２の一方の入力端（＋入力端）に接続される。また、共振コンデンサＣｒの一端と接地電位の印加端の間にはコイルＬ１と抵抗Ｒ１が直列に接続されて積分回路（第２電流検出部）を構成する。コイルＬ１と抵抗Ｒ１との接続点は、差動増幅器２の他方の入力端（−入力端）に接続される。差動増幅器２の出力は制御部３に入力され、制御部３は差動増幅器２の出力に基づき駆動回路４を介してスイッチング素子Ｑ１及びＱ２のスイッチングを制御する。

ここで、トランスＴｒ１を理想トランスであるとすると、図２Ａに示すように、トランスＴｒ１の二次側に負荷が存在しない無負荷状態では一次巻線Ｎ１に流れる電流は、一次巻線Ｎ１のインダクタンスによる励磁電流Ｉ１１となる。

一方、図２Ｂに示すように、トランスＴｒ１の二次側に負荷Ｚが存在する場合、一次巻線Ｎ１に流れる電流（一次巻線電流）Ｉ１は、一次巻線Ｎ１のインダクタンスによる励磁電流Ｉ１１に、負荷Ｚに流れる負荷電流Ｉ１２が重畳された電流（合成電流）となる。

ここで、負荷Ｚは図１においてはダイオードブリッジＤＢ１に相当する。励磁電流Ｉ１１と負荷電流Ｉ１２の模式的な波形図を図３のタイミングチャートに示す。なお、図３のタイミングチャートの最も上段にスイッチング素子Ｑ１とＱ２のオンオフ状態を示している（Ｈｉｇｈがオン、Ｌｏｗがオフを示す）。スイッチング素子Ｑ１とＱ２は相補的にスイッチング制御され、両方がオフとなる期間であるデッドタイム（図３の期間ｔ１、ｔ２）も設けられる。連続的に正負を推移する励磁電流Ｉ１１に対して、負荷電流Ｉ１２は、間隔を空けつつ正負に波形が生じる形状となる。

従って、抵抗Ｒ２によって生じる一次巻線Ｎ１と抵抗Ｒ２との接続点の電圧Ｖａ（第１検出電圧）として、一次巻線電流Ｉ１を検出することができるが、電圧Ｖａのみでは負荷電流Ｉ１２を純粋に検出することはできない。そこで、本実施形態では、コイルＬ１と抵抗Ｒ１との接続点の電圧Ｖｂ（積分回路の出力電圧、第２検出電圧）を検出する構成としている。

ここで、一次巻線Ｎ１のインダクタンスと抵抗Ｒ２の抵抗値との比率と、コイルＬ１のインダクタンスと抵抗Ｒ１の抵抗値との比率とを一致するように設定すれば、一次巻線電流Ｉ１における励磁電流Ｉ１１とコイルＬ１に流れる励磁電流Ｉ１’の位相を一致させることができると共に、電圧ＶａとＶｂのレベルを一致させることができる。

従って、一次巻線電流Ｉ１の検出信号としての電圧Ｖａと、励磁電流Ｉ１’の検出信号としての電圧Ｖｂの各波形は、図３の下段に示すようになる（電圧Ｖａは、励磁電流Ｉ１１と負荷電流Ｉ１２が重畳された波形となる）。よって、差動増幅器２（差分処理部）によって電圧Ｖａと電圧Ｖｂとの差分をとることにより、励磁電流分がキャンセルされて負荷電流Ｉ１２に対応する電圧を抽出することができる。即ち、差動増幅器２の出力電圧として負荷電流Ｉ１２を検出することが可能となる。そして、制御部３は、検出された負荷電流Ｉ１２に応じてスイッチング素子Ｑ１及びＱ２のスイッチングを制御することができる。

このように、本実施形態によれば、簡易な回路構成によって、一次側において負荷電流Ｉ１２を精度良く検出することが可能となる。

＜第２実施形態＞
次に、本発明の第２実施形態について述べる。本実施形態に係るスイッチング電源回路の構成を図４に示す。

図４に示すスイッチング電源回路２０の構成の上記第１実施形態との相違点は、共振コイルＣｒの一端と接地電位の印加端の間において、コイルＬ１と抵抗Ｒ１に対して直流阻止コンデンサＣ２を更に直列に接続していることである。

このような構成によれば、一次巻線Ｎ１と抵抗Ｒ２による分圧と、コイルＬ１と抵抗Ｒ１による分圧とのずれが生じる場合であっても、直流阻止コンデンサＣ２によって電圧ＶａとＶｂのズレを小さくし、差動増幅器２によって電圧Ｖａと電圧Ｖｂの差分をとる際に、励磁電流分のキャンセルを精度良く行うことができる。即ち、負荷電流Ｉ１２をより精度良く検出することが可能となる。

＜第３実施形態＞
次に、本発明の第３実施形態について述べる。本実施形態に係るスイッチング電源回路の構成を図５に示す。

図５に示すスイッチング電源回路３０の構成の上記第１実施形態との相違点は、差動増幅器２におけるオフセット等の各種特性を調整する調整部３５を更に備えていることである。

このような構成によっても、差動増幅器２によって電圧Ｖａと電圧Ｖｂの差分をとる際に、励磁電流分のキャンセルを精度良く行うことができる。即ち、負荷電流Ｉ１２をより精度良く検出することが可能となる。

なお、調整部３５の調整信号は図５に示すように差動増幅器２に入力させるようにしてもよいし、制御部３に入力させるようにしてもよい（又は制御部３に調整部を含めてもよい）。

また、本実施形態と第２実施形態を組み合わせて実施してもよい。

＜第４実施形態＞
次に、本発明の第４実施形態について説明する。本実施形態に係るスイッチング電源回路の構成を図６に示す。

図６に示すスイッチング電源回路４０の構成の上記第１実施形態との相違点は、一次巻線Ｎ１及び二次巻線Ｎ２に加えて一次側に補助巻線Ｎ３を有したトランスＴｒ２を備え、補助巻線Ｎ３と並列に抵抗Ｒ４１とコンデンサＣ４２が直列接続されていることである（補助巻線Ｎ３、抵抗Ｒ４１、及びコンデンサＣ４２により第２電流検出部が構成）。そして、抵抗Ｒ４１とコンデンサＣ４２との接続点に生じる電圧Ｖｂ’が差動増幅器２の一方の入力端（−入力端）に入力される。

トランスＴｒ２の一次巻線Ｎ１のインダクタンスにより生じる励磁電流によって、補助巻線Ｎ３に誘導起電力が発生する。発生した誘導起電力に応じて、抵抗Ｒ４１とコンデンサＣ４２からなる積分回路の出力電圧である電圧Ｖｂ’が生じる。即ち、電圧Ｖｂ’（第２検出電圧）は励磁電流の検出信号となる。

従って、差動増幅器２によって電圧Ｖａと電圧Ｖｂ’の差分をとることにより、励磁電流分をキャンセルすることができ、負荷電流を抽出して検出することができる。本実施形態では、１次巻線Ｎ１と補助巻線Ｎ３の巻数比によって補助巻線Ｎ３に生じる誘導起電力を小さくすることができ、抵抗Ｒ４１の発熱を抑制することが可能となる。

なお、本明細書中に開示された種々の技術的特徴については、上記実施形態の他、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。即ち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば共振型のスイッチング電源回路に利用することができる。

２ 差動増幅器
３ 制御部
４ 駆動回路
１０、２０、３０、４０ スイッチング電源回路
Ｑ１、Ｑ２ スイッチング素子
Ｃｒ 共振コンデンサ
Ｔｒ１、Ｔｒ２ トランス
Ｎ１ 一次巻線
Ｎ２ 二次巻線
Ｎ３ 補助巻線
ＤＢ１ ダイオードブリッジ
Ｃ１ 平滑コンデンサ
Ｒ１、Ｒ２ 抵抗
Ｌ１ コイル
Ｃ２ 直流阻止コンデンサ
３５ 調整部
Ｒ４１ 抵抗
Ｃ４２ コンデンサ

Claims (10)

1. 一次巻線及び二次巻線を含むトランスと、
   前記一次巻線を流れる一次巻線電流を第１検出電圧として検出する第１電流検出部と、
   前記トランスの一次側における励磁電流を第２検出電圧として検出する第２電流検出部と、
   前記第１検出電圧と前記第２検出電圧との差分をとる処理を行う差分処理部と、を備えることを特徴とするスイッチング電源回路。
2. 前記第１電流検出部は、前記一次巻線と直列に接続される第１抵抗素子であり、
   前記第２電流検出部は、前記一次巻線と並列に接続される第１積分回路であり、第１コイルを有していることを特徴とする請求項１に記載のスイッチング電源回路。
3. 前記第２電流検出部は、前記第１コイルと直列に接続される第２抵抗素子を更に有し、
   前記第２検出電圧は、前記第１コイルと前記第２抵抗素子との接続点に生じることを特徴とする請求項２に記載のスイッチング電源回路。
4. 前記一次巻線のインダクタンスと前記第１抵抗素子の抵抗値との比率は、前記第１コイルのインダクタンスと前記第２抵抗素子の抵抗値との比率と一致させていることを特徴とする請求項３に記載のスイッチング電源回路。
5. 前記第１積分回路と直列に接続される直流阻止コンデンサを更に備えることを特徴とする請求項２〜請求項４のいずれか１項に記載のスイッチング電源回路。
6. 前記第１電流検出部は、前記一次巻線と直列に接続される第３抵抗素子であり、
   前記第２電流検出部は、前記トランスが一次側に有する補助巻線と、前記補助巻線と並列に接続される第２積分回路を有していることを特徴とする請求項１に記載のスイッチング電源回路。
7. 前記第２積分回路は、第４抵抗素子と、前記第４抵抗素子と直列に接続される第１コンデンサとを有し、
   前記第２検出電圧は、前記第４抵抗素子と前記第１コンデンサとの接続点に生じることを特徴とする請求項６に記載のスイッチング電源回路。
8. 前記差分処理部の特性の調整を行う調整部を更に備えることを特徴とする請求項１〜請求項７のいずれか１項に記載のスイッチング電源回路。
9. 前記二次巻線に接続される整流回路を更に備えることを特徴とする請求項１〜請求項８のいずれか１項に記載のスイッチング電源回路。
10. 前記差分処理部は、差動増幅器であることを特徴とする請求項１〜請求項９のいずれか１項に記載のスイッチング電源回路。

Images