JP2017016400A - 表示装置 - Google Patents

Abstract

【課題】タッチ駆動動作において束ね駆動を容易に実現する表示装置を提供する。
【解決手段】複数の共通電極と、複数の検出電極と、それぞれのシフトレジスタからの転送信号に基づいて接続するブロック単位の共通電極にタッチ駆動用信号を供給する複数のスイッチ回路とを有する共通電極駆動回路と、４相クロック信号とタッチ駆動用信号を出力して共通電極駆動回路を制御するドライバとを備える。それぞれのシフトレジスタは、４相クロック信号ＳＤＣＫ１〜４のうちの所定の２つのクロック信号によってそれぞれ信号の転送動作と当該シフトレジスタのリセット動作とが制御され、それぞれのスイッチ回路は、シフトレジスタから転送信号が出力されてから４相クロック信号ＳＤＣＫ１〜４のうちの所定の１つのクロック信号が入力されるまでの間にタッチ駆動用信号を出力する。
【選択図】図１３

Description

本発明の実施形態は、表示装置に関する。

近年、いわゆるタッチパネルと呼ばれるタッチ検出装置を液晶表示装置などの表示装置上に装着し、あるいはタッチパネルと表示装置を一体化し、その表示装置に各種のボタン画像等を表示させることにより、通常の機械式ボタンの代わりとして情報入力を可能とした表示装置が注目されている。このようなタッチ検出機能を有する表示装置は、キーボード、マウス、キーパッドのような入力装置を必要としないため、コンピュータのほか、携帯電話のような携帯情報端末などでも、使用が拡大する傾向にある。

タッチパネルの方式としては、一方向に延伸する複数の電極を互いに交差するように配置した静電容量式のタッチパネルが知られている。このタッチパネルでは、各電極は、それぞれ制御回路と接続され、制御回路から励磁電流を供給することにより、外部近接物体を検出するようになされている。

タッチ検出機能付表示装置としては、表示装置の表示面上にタッチパネルを形成した、いわゆるオンセルタイプの表示装置の他に、表示装置にもともと備えられている表示用の共通電極を、一対のタッチセンサ用電極のうちの一方として兼用し、他方の電極（タッチ検知電極）をこの共通電極と交差するように配置した、いわゆるインセルタイプの表示装置が提案されている。

特許文献１には、タッチ検出機能付き表示デバイスの駆動電極に２つの直流駆動信号を供給する駆動信号駆動電極ドライバがＴＦＴ基板上にＴＦＴ素子を用いて形成されていることが開示されている。特許文献２には、タッチ検出機能付き表示デバイスの駆動電極に交流駆動信号および直流駆動信号を供給する駆動信号駆動電極ドライバが開示されている。

特開２０１２−２３０６５７号公報 特開２０１２−２２１４８５号公報

ところで、従来のインセルタイプの表示装置では、タッチ駆動動作において表示用の共通電極を１電極ずつスキャン駆動する方式が採用されている。そのため、タッチ駆動動作において複数本の共通電極を束ねてスキャン駆動する束ね駆動を実現しようとする際には、表示装置を大幅に変更することが必要であった。

本発明は、斯かる事情に鑑みてなされたものであって、タッチ駆動動作において複数本の共通電極を束ねてスキャン駆動する束ね駆動を容易に実現することのできる表示装置を提供することを目的とする。

一実施形態に係る表示装置は、一方向に延在するように並べて設けられた複数の共通電極と、前記共通電極の延在する方向と交差する方向に延在し、その交差部分に静電容量を形成するように並べて設けられた複数の検出電極と、直列に接続される複数のシフトレジスタと、それぞれの前記シフトレジスタからの転送信号に基づいて接続するブロック単位の前記共通電極にタッチ駆動用信号を供給する複数のスイッチ回路とを有する共通電極駆動回路と、４相クロック信号と前記タッチ駆動用信号を出力して前記共通電極駆動回路を制御するドライバとを備え、それぞれの前記シフトレジスタは、前記４相クロック信号のうちの所定の２つのクロック信号によってそれぞれ信号の転送動作と当該シフトレジスタのリセット動作とが制御されるようになされ、それぞれの前記スイッチ回路は、前記シフトレジスタから前記転送信号が出力されてから前記４相クロック信号のうちの所定の１つのクロック信号が入力されるまでの間に前記タッチ駆動用信号を出力するようになされる。

本実施の形態の表示装置の基本構成を示す概略図である。 本実施の形態の表示装置の液晶表示パネルの断面の一部を拡大した概略断面図である。 本実施の形態の表示装置の駆動回路と各電極との接続を模式的に示す図である。 本実施の形態の表示装置の実装例を模式的に表した図である。 本実施の形態の表示装置のＴＦＴ基板上に形成される部分の構成図である。 本実施の形態の表示装置のタッチ検出に関わる部分の構成図である。 本実施の形態の表示装置のタッチ束ね駆動方法を説明するための図である。 本実施の形態の表示装置におけるＴｘ回路のブロック図である。 本実施の形態の表示装置におけるスイッチ部及びシフトレジスタ部と４種類のクロック信号線との接続を示す図である。 本実施の形態の表示装置におけるＴｘ回路の動作タイミングを示す図である。 本実施の形態の表示装置におけるシフトレジスタの一例について示す回路図である。 本実施の形態の表示装置におけるスイッチ回路の一例について示す回路図である。 本実施の形態の表示装置における３本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める駆動方式を説明するための図である。 本実施の形態の表示装置における２本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める駆動方式を説明するための図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

なお、本実施の形態の表示装置として液晶表示装置を例として説明するが、本発明は液晶表示装置に限られるものではなく、有機ＥＬ表示装置などの他の形式の表示装置についても適用することができる。

図１は、本実施の形態の表示装置の基本構成を示す概略図である。図１に示すように、表示装置１００は、液晶表示パネル１と、フロントパネル４０とから構成される。
液晶表示パネル１は、ＴＦＴ基板２とカラーフィルタ基板３とを所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。

ＴＦＴ基板２には、共通電極２１と、ドライバＩＣ２５０とが設けられている。共通電極２１とドライバＩＣ２５０とは不図示の信号線を介して電気的に接続され、ドライバＩＣ２５０は後述するタッチ駆動動作を制御する。カラーフィルタ基板３には検出電極３１が設けられている。検出電極３１とドライバＩＣ２５０とは不図示の信号線を介して電気的に接続され、検出電極３１からタッチ検出信号がドライバＩＣ２５０に伝えられる。

液晶表示パネル１には、複数の画素がマトリクス状に備けられている。それぞれの画素は、共通電極２１、画素電極及び液晶を備えている。共通電極２１と画素電極とは対向してＴＦＴ基板２に配置されている。すなわち、液晶表示パネル１はＦＦＳ（Fringe Field Switching）やＩＰＳ（In Plane Switching）等の横電界方式である。両電極間に電圧を印加することで液晶分子の配向が変化する。この液晶分子の配向の変化に伴い、光の透過率が変化することで画像が表示される。

上述のようにインセルタイプの表示装置では、共通電極２１は、表示用電極のみでなくタッチセンサ用電極としても兼用されている。従って、共通電極２１には、映像表示時には画像表示に用いられる共通電圧が入力され、タッチの検出時にはタッチの検出に用いられる駆動信号が入力される。駆動信号が共通電極２１に印加されると、共通電極２１と一定の間隔を持って配置され容量を形成する検出電極３１に検出信号が生じる。この検出信号を取り出して処理することでタッチ位置を検出することができる。

図２は、本実施の形態の表示装置の液晶表示パネル１の断面の一部を拡大した概略断面図である。図２に示すようにＴＦＴ基板２には画素部２００が設けられている。共通電極２１は画素の一部として画像表示に用いられる。また、ＴＦＴ基板２とカラーフィルタ基板３との間には液晶組成物４が狭持されている。カラーフィルタ基板３に設けられた検出電極３１とＴＦＴ基板２に設けられた共通電極２１とは容量を形成しており、共通電極２１に駆動信号が印加されると検出電極３１の電圧が変化する。この時図２に示すようにフロントパネル４０を介して指等の導電体が近接または接触すると、容量に変化が生じ検出電極３１に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。従って、液晶表示パネル１に形成した共通電極２１と検出電極３１との間に生じる容量の変化を検出することで、液晶表示パネル１にタッチパネルの機能を備えることが可能となる。

液晶表示装置の各画素領域に設けられる画素トランジスタを低温ポリシリコン（Low-temperature poly silicon：ＬＴＰＳ）で構成すると解像度や透過率の向上を図ることができる。また、共通電極の駆動回路に用いる半導体として低温ポリシリコンを採用すると、安価なガラス基板（ＴＦＴ基板）の額縁領域に駆動回路を形成することが可能となることから、現在、低温ポリシリコンが利用されている。低温ポリシリコンは、その製造過程において結晶構造を多結晶質に変化させるためにレーザアニールにより６００℃以下で製造されるが、低温ポリシリコンは結晶粒界によって電流が妨げられる割合が高いために高温ポリシリコンより電子移動度が低くなり、トランジスタの駆動能力が低下し、表示品質やタッチ検出に悪影響を与えるおそれがある。

共通電極の駆動回路としてトランジスタの駆動能力が高いＣＭＯＳトランジスタを用いることも考えられるが、ＣＭＯＳトランジスタは複雑な製造プロセスを要求する（コストが高い）という難がある。そこで、単チャネルトランジスタを用いながらトランジスタの駆動能力低下を軽減した共通電極の駆動回路をＴＦＴ基板の額縁領域に形成する。

図３は、本実施の形態の表示装置の駆動回路と各電極との接続を模式的に示す図である。表示装置１００Ｚは、表示用電極とタッチ駆動用電極とが共用するように接続される電極ＣＴと、電極ＣＴを駆動する駆動回路２１０Ｚとを有する。

駆動回路２１０Ｚは、電極ＣＴに接続される第１の薄膜トランジスタＴＲ１と、電極ＣＴに接続される第２の薄膜トランジスタＴＲ２とを有する。第１および第２の薄膜トランジスタＴＲ１，ＴＲ２は単チャネルの薄膜トランジスタである。第１の薄膜トランジスタＴＲ１は電極ＣＴをタッチ駆動用として使用するときに導通して、第１の信号ＶＣ１を電極ＣＴに伝送する。第２の薄膜トランジスタＴＲ２は電極ＣＴを表示用として使用するときに導通して、第２の信号ＶＣ２を電極ＣＴに伝送する。第１の薄膜トランジスタＴＲ１を第１の信号ＶＣ１が伝送するときにそのゲート電極Ｇ１に印加される電圧ＶＧ１は、第２の薄膜トランジスタＴＲ２を第２の信号ＶＣ２が伝送するときにそのゲート電極Ｇ２に印加される電圧ＶＧ２より大きい。

言い換えると、インセルタイプタッチパネルの駆動回路２１０Ｚは、タッチ駆動時に電極ＣＴを駆動する第１の信号ＶＣ１を通すか否かを制御する薄膜トランジスタＴＲ１と表示時に第２の信号ＶＣ２を通すか否かを制御する薄膜トランジスタＴＲ２とを有する。駆動回路２１０Ｚは、第１の信号ＶＣ１スルー時に薄膜トランジスタＴＲ１のゲート電極Ｇ１に印加される電圧ＶＧ１を、第２の信号ＶＣ２スルーに薄膜トランジスタＴＲ２のゲート電極Ｇ２に印加される電圧ＶＧ２よりも高くする。

第１の薄膜トランジスタＴＲ１内を第１の信号ＶＣ１が伝送するときにそのゲート電極Ｇ１に印加される電圧ＶＧ１を高くするので、単チャネルの薄膜トランジスタを用いたときでも駆動能力を高くすることができる。第１の薄膜トランジスタＴＲ１側のみ、ゲート電極Ｇ１に印加される電圧ＶＧ１を高くするので、回路規模を小さくすることができる。駆動回路をＣＭＯＳの薄膜トランジスタを用いないで構成することができるので、製造プロセスが簡略化することができる。電極ＣＴの駆動回路２１０ＺをＴＦＴ基板の額縁領域に形成しているので、駆動回路２１０Ｚと電極ＣＴとの間の配線長が短くなり、Ｓ／Ｎ比を向上することができる。

なお、電極線ＣＬは電極ＣＴに接続される。ゲート線ＧＬとドレイン線ＤＬで囲まれる部分に薄膜トランジスタＴＲと画素電極ＰＴとを有する。検出電極ＴＤＴは検出電極信号線ＴＤＬに接続される。

図４は、本実施の形態の表示装置の実装例を模式的に表した図である。ドライバＩＣ２５０はＴＦＴ基板２上にＣＯＧ（Chip On Glass）として実装され、配線を介して映像信号を表示領域Ａｄにマトリックス状に配置された図示しない画素に送る。ゲートスキャン回路（ゲート駆動回路）２２０（２２０Ｒ，２２０Ｌ）は、ＴＦＴ基板２上の画素部（表示領域）Ａｄの近傍に、ＴＦＴ素子を用いて形成されている。この例では、ゲートスキャン回路２２０は、図４において、ＴＦＴ基板２の右側（２２０Ｒ）と左側（２２０Ｌ）に配置され、ドライバＩＣ２５０から配線を介して制御信号等の供給を受ける。そして、画素部Ａｄにマトリックス状に配置された図示しない画素を、両側から駆動する。

Ｔｘ回路（共通電極駆動回路）２１０（２１０Ｒ，２１０Ｌ）は、ＴＦＴ基板２上にＴＦＴ素子を用いて形成されている。この例では、Ｔｘ回路２１０は、図４において、ＴＦＴ基板２の右側（２１０Ｒ）と左側（２１０Ｌ）に配置され、ドライバＩＣ２５０から配線（後述するＳＤＣＫ、ＴＳＶＣＯＭ、ＶＣＯＭＤＣなど）を介して各種信号（後述する４相クロック信号、タッチ駆動用信号、画像表示時とタッチ検出時を識別する信号、画像表示に使用される共通電圧など）の供給を受ける。そして、Ｔｘ回路２１０Ｒ，２１０Ｌは、並設された複数の共通電極ブロックＣＯＭ１、ＣＯＭ２，・・・ＣＯＭｎ−１，ＣＯＭｎのそれぞれに、両側から駆動するための信号を供給する。

このように本実施の形態の表示装置１００では、ＴＦＴ基板２上に形成されたＴｘ回路２１０によって共通電極ブロックＣＯＭを駆動している。また本実施の形態の表示装置では、ＴＦＴ基板２上に形成されたゲートスキャン回路２２０によってゲート線ＧＬを駆動している。

図５は、本実施の形態の表示装置のＴＦＴ基板上に形成される部分の構成図である。図６は、本実施の形態の表示装置のタッチ検出に関わる部分の構成図である。図５に示すように、ＴＦＴ基板２には、Ｘ方向（図中左右方向）に延びる（ｎ×ｋ）本のゲート線ＧＬ１〜ＧＬｎｋ、ｎ本の共通電極信号線（コモン線）ＣＬ１〜ＣＬｎが設けられ、Ｘ方向とは垂直なＹ方向（図中上下方向）に延びるｍ本のドレイン線ＤＬ１〜ＤＬｍが設けられている。ここで、１例としてｎは２０である。共通電極ブロックＣＯＭ１〜ＣＯＭｎ（図１、図２に示す共通電極２１に対応する）のそれぞれは、Ｘ方向に延びるｋ本の共通電極線で構成されている。

ゲート線ＧＬｋとドレイン線ＤＬｍを含む隣接するゲート線やドレイン線で囲まれた領域が画素領域Ｐｍｋであり、画素領域Ｐｍｋには、薄膜トランジスタ（ＴＦＴ）ＴＲｍｋ、画素電極ＰＴｍｋ、共通電極線ＣＴｍｋが設けられる。薄膜トランジスタＴＲｍｋのドレインはドレイン線ＤＬｍに接続され、ゲートはゲート線ＧＬｋに接続され、ソースは画素電極ＰＴｍｋに接続されている。また、画素電極ＰＴｍｋと離間して共通電極線ＣＴｍｋが設けられており、この共通電極線ＣＴｍｋは共通電極信号線ＣＬ１に接続されている。画素領域Ｐｍｋに限らず隣接するゲート線やドレイン線にて囲まれた領域に画素領域が存在する。よって画素電極はｍ×ｎ×ｋ個存在する。

表示装置１００は、左右額縁部にＴｘ回路２１０Ｌ，２１０Ｒが設けられており、Ｔｘ回路２１０Ｌ，２１０Ｒにより、互いに平行に左右方向に延伸する共通電極信号線ＣＬ１〜ＣＬｎが左右両端、もしくは左右端交互から駆動される。左右額縁部にはゲートスキャン回路２２０Ｌ，２２０Ｒも設けられており、これらのゲートスキャン回路２２０Ｌ，２２０Ｒにより、互いに平行に左右方向に延伸するゲート線ＧＬ１〜ＧＬｎｋが左右両端、もしくは左右端交互から駆動される。さらに、表示装置１００の下額縁部にはドライバＩＣ２５０が設けられており、ドライバＩＣ２５０により、互いに平行に上下方向に延伸するドレイン線ＤＬ１〜ＤＬｍが下端から駆動される。

図６に示すように、カラーフィルタ基板３上に、Ｙ方向（図中上下方向）に延びるｍ本の検出電極信号線ＴＤＬ１〜ＴＤＬｍ（図１、図２の検出電極３１に対応する）が設けられる。また、上記したように、画素領域Ｐｍｋには、共通電極線ＣＴｍｋが設けられている。画素領域Ｐｍｋに対向するカラーフィルタ基板３上には、検出電極ＴＤＴｍｋが設けられる。同じく画素領域Ｐｍｋに限らず画素領域には、共通電極線が設けられている。画素領域に対向するカラーフィルタ基板３上には、検出電極が設けられる。

なお、表示装置１００に用いられるトランジスタは、いずれも低温ポリシリコンにより構成されるｎチャネル型薄膜トランジスタ（単チャネル薄膜トランジスタ）であり、Ｔｘ回路２１０Ｌ，２１０Ｒおよびゲートスキャン回路２２０Ｌ，２２０Ｒは、ＴＦＴ基板２の額縁領域に形成される。

なお、上述のように表示動作を行う際、タッチ駆動動作を行う際、のいずれの場合でも、共通電極はブロック単位で駆動される。従って、以下では、上述のブロック単位の共通電極を、単に共通電極と呼ぶ。

図７は、本実施の形態の表示装置のタッチ束ね駆動方法を説明するための図である。図７には、短冊状の共通電極（ブロック単位の共通電極）が上下方向に並べて設けられている。黒く記載された共通電極（ブロック単位の共通電極）がタッチ駆動動作のために選択されていることを表している。

図７（１）は、従来のタッチ駆動動作における共通電極を１電極ずつ順次駆動する方式（１Ｔｘスキャン）を示す図である。図７（２）は、本実施の形態において、３本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動方式（３Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動）を示す図である。図７（３）は、本実施の形態において、２本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動方式（２Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動）を示す図である。ここで、本実施の形態の表示装置では、ドライバＩＣ２５０が出力する駆動信号を変更することで、３Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動と２Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動とを選択することができるように構成されている。

以下、本実施の形態における上述の束ね駆動を可能とするＴｘ回路２１０の構成と動作とについて説明する。

図８は、本実施の形態の表示装置におけるＴｘ回路のブロック図である。Ｔｘ回路２１０は、シフトレジスタ部２１１とスイッチ部２１２とを備えている。なお、図８に記載のブロック図は、Ｔｘ回路の機能を説明するための概略の構成図である。詳細の構成については後述する。

シフトレジスタ部２１１は、ｎ個のシフトレジスタＳＲｉ（ｉ＝１〜ｎ）を有している。シフトレジスタ部２１１では、シフトレジスタＳＲｉ（ｉ＝１〜ｎ）が出力信号線ＳＲＯＵＴｉ（ｉ＝１〜ｎ）を経由して縦列に接続されている。なお初段のレジスタＳＲ１には、スタート信号ＳＤＳＴが入力される。本実施の形態では、シフトレジスタＳＲｉ（ｉ＝１〜ｎ）は４相クロック信号によって駆動される。即ち、４種類のクロック信号線ＳＤＣＫｊ（ｊ＝１〜４）の内の２種類のクロック信号線ＳＤＣＫｊ、ＳＤＣＫｊ＋２の信号により駆動される。

図８に示す構成では、シフトレジスタＳＲｉのセット端子ｃｋにはクロック信号線ＳＤＣＫ１が接続され、シフトレジスタＳＲｉのリセット端子ＣＲＳＴにはクロック信号線ＳＤＣＫ３が接続されている。また、シフトレジスタＳＲｉ＋１のセット端子ｃｋ、リセット端子ＣＲＳＴには、それぞれクロック信号線ＳＤＣＫ２、クロック信号線ＳＤＣＫ４が接続される。シフトレジスタＳＲｉ＋２のセット端子ｃｋ、リセット端子ＣＲＳＴには、それぞれクロック信号線ＳＤＣＫ３、クロック信号線ＳＤＣＫ１が接続される。シフトレジスタＳＲｉ＋３のセット端子ｃｋ、リセット端子ＣＲＳＴには、それぞれクロック信号線ＳＤＣＫ４、クロック信号線ＳＤＣＫ２が接続される。

図８に示す構成では、セット端子ｃｋにクロック信号線ＳＤＣＫＮ（Ｎ＝１〜４）が接続され、リセット端子ＣＲＳＴにクロック信号線ＳＤＣＫＭ（Ｍ＝１〜４）が接続されているときは、（Ｎ＋２）≡Ｍｍｏｄ４の関係が成立する。

なお、シフトレジスタＳＲｉ＋４以降のシフトレジスタには、４つのシフトレジスタＳＲを単位として、上述のシフトレジスタＳＲｉからシフトレジスタＳＲｉ＋３と同様の組み合わせのクロック信号線ＳＤＣＫが接続される。また、それぞれのシフトレジスタＳＲｉ（ｉ＝１〜ｎ）の別のリセット端子ＲＳＴには、上述のクロック信号線ＳＤＣＫからの信号とは別に、リセット信号ＳＤＲＳＴが入力される。リセット信号ＳＤＲＳＴは表示装置のイニシャルスタート時、あるはレジュームからのリスタート時に入力される信号である。

スイッチ部２１２は、ｎ個のスイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）を有している。シフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉは、スイッチ回路ＣＳＷｉに入力される。なお、スイッチ回路ＣＳＷｉにも４種類のクロック信号線ＳＤＣＫｉの内の一つのクロック信号線が接続されるが、説明の簡略のために記載を省略している。また、スイッチ回路ＣＳＷｉには、シフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉの信号を保持する保持回路が設けられているが、説明の簡略のために記載を省略している。これらについては、後に詳細に説明する。

スイッチ回路ＣＳＷｉは、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を有している。スイッチＳＷ１の一端は、スイッチＳＷ２の一端と接続されて、共通電極信号線ＣＬｉ（ｉ＝１〜ｎ）に接続されている。スイッチＳＷ１の他端には交流駆動信号線ＴＳＶＣＯＭが接続されている。スイッチＳＷ２の他端には直流駆動信号線ＶＣＯＭＤＣが接続されている。スイッチＳＷ３の一端はスイッチＳＷ１を制御するようになっている。スイッチＳＷ３の他端は第１の選択信号線ＶＣＯＭＳＥＬ１が接続されている。スイッチＳＷ４の一端はスイッチＳＷ２を制御するようになっている。スイッチＳＷ４の他端は第２の選択信号線ＶＣＯＭＳＥＬ２が入力されるようになっている。ここで、第１の選択信号線ＶＣＯＭＳＥＬ１はタッチ駆動動作時にハイ電圧（以下Ｈｉｇｈ電圧とも表示、ｎチャネル型薄膜トランジスタで構成されるスイッチをオン可能な電圧を示す）となる信号である。第２の選択信号線ＶＣＯＭＳＥＬ２は表示動作時にハイ電圧となる信号である。この構成によって、第１の選択信号線ＶＣＯＭＳＥＬ１および第２の選択信号線ＶＣＯＭＳＥＬ２の信号に基づいて、交流駆動信号線ＴＳＶＣＯＭまたは直流駆動信号線ＶＣＯＭＤＣの信号が共通電極信号線ＣＬｉを介して共通電極ブロックＣＯＭｉに印加される。

なお、図８では記載していないがスイッチ部２１２には、４相クロック信号のうちの一つのクロック信号がスイッチ回路ＣＳＷのリセット信号として使用される。

なお、上述のクロック信号線ＳＤＣＫ１〜ＳＤＣＫ４、第１の選択信号線ＶＣＯＭＳＥＬ１、第２の選択信号線ＶＣＯＭＳＥＬ２、交流駆動信号線ＴＳＶＣＯＭ、直流駆動信号線ＶＣＯＭＤＣの信号はドライバＩＣ２５０から出力される。

図９は、本実施の形態の表示装置におけるスイッチ部２１２及びシフトレジスタ部２１１と４種類のクロック信号線ＳＤＣＫとの接続を示す図である。なお、図９では図を簡略化するため、シフトレジスタ部２１１の先頭の６個のシフトレジスタＳＲｉ（ｉ＝１〜ｎ）と、スイッチ部２１２の先頭の６個のスイッチ回路ＣＳＷｉを記載し、他を省略している。

図９に示す構成では、スイッチ部２１２は、ｎ個のスイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）を有している。それぞれのスイッチ回路ＣＳＷｉには、保持回路ＳＲＲｉとスイッチ選択回路ＳＳＷｉが設けられている。保持回路ＳＲＲは、対応するシフトレジスタＳＲの出力を保持する。スイッチ選択回路ＳＳＷは保持回路ＳＲＲで保持され保持信号線ＳＳに出力される値に従い前述のスイッチＳＷ１およびスイッチＳＷ２のＯＮ／ＯＦＦを制御する。

シフトレジスタＳＲは、入力端子ＧＩＮ、次段への出力端子ＧＯＵＴ、保持回路への出力端子ＳＯＵＴ、リセット端子ＣＲＳＴとクロック入力端子ＣＫを有している。入力端子ＧＩＮには前段のシフトレジスタＳＲの出力端子ＧＯＵＴからの出力が入力し、クロック入力端子ＣＫには、４種類のクロック信号線ＳＤＣＫｊ（ｊ＝１〜４）の内の一つのクロック信号線ＳＤＣＫに接続し、４相のクロック信号の内の一つのクロック信号がセット信号Ｓとして入力する。リセット端子ＣＲＳＴには、クロック入力端子ＣＫに入力するクロック信号に対して、２相進んだクロック信号がリセット信号Ｒとして入力している。

シフトレジスタＳＲｉは、前段のシフトレジスタＳＲ（ｉ−１）の出力を受けてアクティブになり、クロック入力端子ＣＫから入力する４相のクロック信号の内の一つのクロック信号を出力端子ＳＯＵＴから出力信号線ＳＲＯＵＴｉへ出力し、出力端子ＧＯＵＴから次段のシフトレジスタＳＲへ出力する。なお、図８にて説明したように、シフトレジスタＳＲの出力を一つの出力端子ｏｕｔから出力し、次段のシフトレジスタＳＲの入力ｉｎ及びスイッチ回路ＣＳＷに出力する構成としてもよい。

保持回路ＳＲＲｉは、対応するシフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉが接続する入力端子ＩＮＲと、４種類のクロック信号線ＳＤＣＫｊ（ｊ＝１〜４）の内の一つのクロック信号線ＳＤＣＫｊが接続し、４相のクロック信号の内の一つがリセット信号ＲＲとして入力する入力端子ＣＲＳＴＲと、出力端子ＲＯＵＴを有している。

保持回路ＳＲＲｉは、対応するシフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉの信号を保持し、４種類のクロック信号線ＳＤＣＫｊ（ｊ＝１〜４）の内の一つのクロック信号線ＳＤＣＫｊのクロック信号によりリセットされるまでの間、出力信号線ＳＲＯＵＴｉの信号を対応するスイッチ選択回路ＳＳＷｉに出力する。

スイッチ選択回路ＳＳＷｉは、図８に示すスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４を有し、図８と同様の構成を有している。従って、図９に記載のスイッチ選択回路ＳＳＷｉにおいても、スイッチＳＷ１には交流駆動信号線ＴＳＶＣＯＭが接続され、スイッチＳＷ２には直流駆動信号線ＶＣＯＭＤＣが接続され、スイッチＳＷ３はスイッチＳＷ１を制御するようになっており、スイッチＳＷ３は第１の選択信号線ＶＣＯＭＳＥＬ１が接続され、スイッチＳＷ４はスイッチＳＷ２を制御するようになっており、スイッチＳＷ４は第２の選択信号線ＶＣＯＭＳＥＬ２が入力されるようになっている。

また、図８では、保持回路ＳＲＲｉが省略されているため、シフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉがスイッチＳＷ３とスイッチＳＷ４に直接接続しているが、図９ではシフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉはスイッチＳＷ３とスイッチＳＷ４に直接接続してなく、シフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉの信号は、保持回路ＳＲＲｉで保持される。

保持回路ＳＲＲｉはシフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉの信号を保持すると同時に保持信号線ＳＳｉに出力する。図９では、保持信号線ＳＳｉとスイッチＳＷ３およびスイッチＳＷ４との接続を省略しているが、保持信号線ＳＳｉはスイッチ選択回路ＳＳＷｉに接続し、さらに、スイッチＳＷ３とスイッチＳＷ４に接続している。従って図９でも図８同様に、保持回路ＳＲＲｉに保持されたシフトレジスタＳＲｉの信号によってスイッチＳＷ３とスイッチＳＷ４のオン／オフが制御される。

保持回路ＳＲＲｉに保持される信号（保持信号）は、シフトレジスタＳＲｉの出力開始から４種類の内の一つのクロック信号線ＳＤＣＫｊのクロック信号によりリセットされるまで保持される。保持信号が保持されている期間、スイッチ選択回路ＳＳＷｉはスイッチＳＷ３とスイッチＳＷ４をオン状態として、第１の選択信号線ＶＣＯＭＳＥＬ１及び第２の選択信号線ＶＣＯＭＳＥＬ２の値に従い、スイッチＳＷ１とスイッチＳＷ２のオン／オフを制御して、交流駆動信号線ＴＳＶＣＯＭまたは直流駆動信号線ＶＣＯＭＤＣを共通電極信号線ＣＬｉに接続する。

従って、本実施の形態の表示装置では、シフトレジスタＳＲの入力端子ＣＫに入力する４相のクロック信号の内の一つのクロック信号を保持回路ＳＲＲの信号保持開始のタイミングとし、保持回路ＳＲＲのリセット端子ＣＲＳＴＲに入力する４相のクロック信号の内の一つのクロック信号を保持回路ＳＲＲの信号保持終了のタイミングとすることで、共通電極信号線ＣＬｉに供給されるタッチ駆動用信号の供給期間を制御することが可能となっている。

なお、スイッチ回路ＣＳＷ５以降のシフトレジスタには、４つのスイッチ回路ＣＳＷを単位として、上述のスイッチ回路ＣＳＷ１からスイッチ回路ＣＳＷ４と同様の組み合わせのクロック信号線ＳＤＣＫが接続される。

図１０は、本実施の形態の表示装置におけるＴｘ回路の動作タイミングを示す図である。なお、説明の簡略のため主としてシフトレジスタＳＲ１とスイッチ回路ＣＳＷ１に着目してＴｘ回路２１０の動作について図８及び図９を参照しつつ説明する。

[タイミングａ]
タイミングａにおいて、リセット信号ＳＤＲＳＴがハイ電圧になると、すべてのシフトレジスタＳＲｉ（ｉ＝１〜ｎ）はリセットされて、すべてのシフトレジスタＳＲｉの出力信号線ＳＲＯＵＴｉの信号がロー電圧（以下Ｌｏｗ電圧とも表示、ｎチャネル型薄膜トランジスタで構成されるスイッチをオフ可能な電圧を示す）になる。これによって、保持回路ＳＲＲｉによりロー電圧が保持信号として保持信号線ＳＳｉに出力し、スイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）のそれぞれのスイッチＳＷ３，ＳＷ４はオフする。なお、スイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）では、後述する初期化回路によって、スイッチＳＷ１がオフし、スイッチＳＷ２がオンする。

[タイミングｂ]
タイミングｂにおいて、スタート信号ＳＤＳＴがハイ電圧にされると、シフトレジスタＳＲ１の入力端子ＧＩＮにハイ電圧が入力される。このスタート信号ＳＤＳＴのハイ電圧は、シフトレジスタＳＲ１において保持される。

[タイミングｃ]
タイミングｃにおいて、クロック信号線ＳＤＣＫ１のクロック信号がハイ電圧にされると、スタート信号ＳＤＳＴのハイ電圧がシフトレジスタＳＲ１の内部回路に伝達され、シフトレジスタＳＲ１の出力信号線ＳＲＯＵＴ１の信号がハイ電圧になる。これによって、保持回路ＳＲＲ１によりハイ電圧が保持され、ハイ電圧が保持信号線ＳＳ１を介してスイッチ選択回路ＳＳＷ１に出力される。保持信号線ＳＳ１がハイ電圧である間、スイッチ回路ＣＳＷ１のスイッチＳＷ３とスイッチＳＷ４とはオン状態である。スイッチＳＷ３がオンで、第１の選択信号線ＶＣＯＭＳＥＬ１の信号がロー電圧であるので、スイッチ回路ＣＳＷ１のスイッチＳＷ１はオフのままである。また、スイッチＳＷ４がオンで、第２の選択信号線ＶＣＯＭＳＥＬ２がハイ電圧であるので、スイッチ回路ＣＳＷ１のスイッチＳＷ２はオンのままである。また出力端子ＧＯＵＴからの出力電圧がシフトレジスタＳＲ２の入力端子ＧＩＮに入力される。

タイミングｃにおいて、保持回路ＳＲＲ１によりハイ電圧が保持され、ハイ電圧が保持信号線ＳＳ１を介してスイッチ選択回路ＳＳＷ１に出力されているので、スイッチＳＷ３はオン状態となっており、第１の選択信号線ＶＣＯＭＳＥＬ１の信号をハイ電圧とすることで、スイッチＳＷ１がオンして、交流駆動信号線ＴＳＶＣＯＭの信号が共通電極信号線ＣＬ１に出力可能となるが、束ね駆動を行うため、共通電極信号線ＣＬ２及び共通電極信号線ＣＬ３に、交流駆動信号線ＴＳＶＣＯＭの信号が出力可能となるまで、第１の選択信号線ＶＣＯＭＳＥＬ１の信号はロー電圧で、第２の選択信号線ＶＣＯＭＳＥＬ２の信号はハイ電圧のままである。

[タイミングｄ]
タイミングｄにおいて、クロック信号線ＳＤＣＫ１の信号がロー電圧にされると、シフトレジスタＳＲ１の出力信号線ＳＲＯＵＴ１の信号がロー電圧になる。但し、スイッチ回路ＣＳＷ１は、保持回路ＳＲＲ１で出力信号線ＳＲＯＵＴ１の信号のハイ電圧を保持しているため、スイッチ回路ＣＳＷ１の出力状態に変化はない。

[タイミングｅ]
タイミングｅにおいて、クロック信号線ＳＤＣＫ２の信号がハイ電圧にされると、シフトレジスタＳＲ２が上述のタイミングｃと同様に動作して、シフトレジスタＳＲ２の入力端子ＧＩＮから入力したハイ電圧が内部回路に伝達されて、シフトレジスタＳＲ２の出力信号線ＳＲＯＵＴ２の信号がハイ電圧になる。同時に保持回路ＳＲＲ２で出力信号線ＳＲＯＵＴ２の信号のハイ電圧を保持して保持信号線ＳＳ２を介してスイッチ選択回路ＳＳＷ２に出力する。保持信号線ＳＳ２がハイ電圧である間、スイッチ回路ＣＳＷ２のスイッチＳＷ３とスイッチＳＷ４とはオン状態である。

ただし、束ね駆動を行うため、共通電極信号線ＣＬ３に、交流駆動信号線ＴＳＶＣＯＭの信号が出力可能となるまで、第１の選択信号線ＶＣＯＭＳＥＬ１の信号はロー電圧で、第２の選択信号線ＶＣＯＭＳＥＬ２の信号はハイ電圧のままである。

[タイミングｆ]
タイミングｆにおいて、クロック信号線ＳＤＣＫ３の信号がハイ電圧にされると、シフトレジスタＳＲ３の出力信号線ＳＲＯＵＴ３の信号がハイ電圧になる。同時に保持回路ＳＲＲ３で出力信号線ＳＲＯＵＴ３の信号のハイ電圧を保持して保持信号線ＳＳ３を介してスイッチ選択回路ＳＳＷ３に出力する。保持信号線ＳＳ３がハイ電圧である間、スイッチ回路ＣＳＷ３のスイッチＳＷ３とスイッチＳＷ４とはオン状態である。

タイミングｆにおいて、クロック信号線ＳＤＣＫ３の信号がハイ電圧にされると、シフトレジスタＳＲ１はリセットされて、次の動作開始であるスタート信号ＳＤＳＴがハイ電圧にされるまでリセット状態（初期状態）を維持する。

[タイミングｇ]
タイミングｇにおいて、第２の選択信号線ＶＣＯＭＳＥＬ２の信号がロー電圧にされると、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ４がオンしているので、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ２はオフする。

[タイミングｈ]
タイミングｈにおいては、保持信号線ＳＳ１、ＳＳ２、ＳＳ３がハイ電圧を保持しているため、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ３はオン状態である。また、タイミングｈにおいて第１の選択信号線ＶＣＯＭＳＥＬ１の信号がハイ電圧にされると、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ３を介してハイ電圧がスイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ１に供給され、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ１が同時にオンする。これによって、共通電極信号として、交流駆動信号線ＴＳＶＣＯＭの信号が共通電極信号線ＣＬ１、ＣＬ２、ＣＬ３に出力可能となり、束ね駆動可能な状態となる。

[タイミングｉ]
タイミングｉにおいて、交流駆動信号線ＴＳＶＣＯＭにハイ電圧とロー電圧とを繰り返す交流駆動信号が供給され、共通電極信号線ＣＬ１、ＣＬ２、ＣＬ３に交流駆動信号が出力される。

[タイミングｊ]
タイミングｊにおいて、第１の選択信号線ＶＣＯＭＳＥＬ１の信号がロー電圧にされると、保持信号線ＳＳ１、ＳＳ２、ＳＳ３がハイ電圧を保持し、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ３がオンしているので、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ１はオフする。これによって、交流駆動信号線ＴＳＶＣＯＭの信号が共通電極信号線ＣＬ１、ＣＬ２、ＣＬ３に出力されなくなる。

[タイミングｋ]
タイミングｋにおいて、第２の選択信号線ＶＣＯＭＳＥＬ２の信号がハイ電圧にされると、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ４がオンしているので、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３のスイッチＳＷ２がオンする。これによって、共通電極信号として、直流駆動信号線ＶＣＯＭＤＣの信号が共通電極信号線ＣＬ１、ＣＬ２、ＣＬ３に出力される。

[タイミングｌ]
タイミングｌにおいて、クロック信号線ＳＤＣＫ４の信号がハイ電圧にされると、保持回路ＳＲＲ１とＳＲＲ２とはリセットされて、次に出力信号線ＳＲＯＵＴ１またはＳＲＯＵＴ２の信号がハイ電圧となるまでロー電圧を維持する。また、保持回路ＳＲＲ３はリセットされずに、ハイ電圧を保持し続ける。

出力信号線ＳＲＯＵＴｉ、ＳＲＯＵＴ（ｉ＋１）、ＳＲＯＵＴ（ｉ＋２）に出力されるクロック信号線ＳＤＣＫｊ、ＳＤＣＫ（ｊ＋１）、ＳＤＣＫ（ｊ＋２）のクロック信号を、順番に保持回路ＳＲＲｉ、ＳＲＲ（ｉ＋１）、ＳＲＲ（ｉ＋２）で保持し、クロック信号線ＳＤＣＫ（ｊ＋３）のクロック信号で保持回路ＳＲＲｉ、ＳＲＲ（ｉ＋１）をリセットすることで、３本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動方式（３Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動）が実現可能となっている。

なお、共通電極信号線ＣＬ１、ＣＬ２、ＣＬ３を束ねて駆動する場合を説明したが、共通電極信号線ＣＬ１、ＣＬ２を束ねて駆動可能なタイミングｅとタイミングｆとの間で、第１の選択信号線ＶＣＯＭＳＥＬ１の信号をハイ電圧とし、第２の選択信号線ＶＣＯＭＳＥＬ２の信号をロー電圧とする期間を設け、交流駆動信号線ＴＳＶＣＯＭの信号をハイ電圧とロー電圧との間で振幅さて、共通電極信号線ＣＬ１、ＣＬ２に出力することで、２本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動方式（２Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動）とすることも可能である。

続いて、シフトレジスタＳＲ及びスイッチ回路ＳＷそれぞれの詳細の回路構成と動作とについて詳細に説明する。

[シフトレジスタ回路]
図１１は、本実施の形態の表示装置におけるシフトレジスタＳＲの一例について示す回路図である。この図に示されるように、シフトレジスタＳＲには、２種類のクロック信号線ＳＤＣＫｎ及びＳＤＣＫｎ＋２が接続されている。なお、この回路図において、符号ＳＴはトランジスタを示し、符号Ｎはノードを示す。なお、本実施形態において、この回路のトランジスタはＬＴＰＳ（Low Temperature Poly-Silicon）により形成されていることとするが、アモルファストランジスタ等他の半導体を用いたトランジスタ回路であってもよい。

図１１に示されるように、シフトレジスタＳＲは、複数のトランジスタＳＴで構成されている。各トランジスタは、クロック信号がＨｉｇｈ電位になることによる昇圧された電圧に耐えられるようにトランジスタを２つ重ねて配置するダブルゲート構成として高耐圧化している。なお、高電位電源線ＶＧＨのＨｉｇｈ電位は、トランジスタを導通させる電位であれば、クロック信号線ＳＤＣＫのクロック信号ＣＫのＨｉｇｈ電位と同じ電位でもいいし、より低い電位でもよい。

ダイオード接続されたトランジスタＳＴ１は、前段からの回路の入力ＧＩＮ−１をシフトレジスタＳＲの内部の回路に取り込む。トランジスタＳＴ２は、後述するトランジスタＳＴ５のゲート電極をＬｏｗ電位に固定する。トランジスタＳＴ３は、クロック信号線ＳＤＣＫｎ＋２の信号の入力により保持ノードＮ１をリセットする。トランジスタＳＴ１２は、クロック信号線ＳＤＣＫｎ＋２の信号の入力により保持ノードＮ２を充電する。トランジスタＳＴ４は、保持ノードＮ２をリセットする。トランジスタＳＴ５は、スイッチ回路ＣＳＷに接続される出力信号線ＳＲＯＵＴに信号を出力する。

トランジスタＳＴ６は、保持ノードＮ２により出力信号線ＳＲＯＵＴの信号をＬｏｗ電位に固定する。トランジスタＳＴ７は、前段からの入力ＧＩＮ−１により保持ノードＮ２をリセットする。トランジスタＳＴ８は、リセット信号ＳＤＲＳＴによりシフトレジスタＳＲを初期リセットする。トランジスタＳＴ１０は、トランジスタＳＴ５による昇圧を高電位電源線ＶＧＨのＨｉｇｈ電圧で制限する電圧緩和用である。トランジスタＳＴ９は、出力信号線ＳＲＯＵＴに出力すると同時に後段への出力線ＧＯＵＴに信号を転送する。トランジスタＳＴ１１は、保持ノードＮ２により後段への出力線ＧＯＵＴの信号をＬｏｗ電位に固定する。ここで、容量ＳＣ２は、保持ノードＮ２のリークを防いでいる。

図１１において太い黒線で示すように、シフトレジスタＳＲはクロック信号線ＳＤＣＫｎ＋２の信号によって初期状態にリセットされるように構成されている。

次に、図１１を参照しつつ、シフトレジスタＳＲの動作について説明する。リセット動作として、リセット信号ＳＤＲＳＴがＨｉｇｈ電位になることにより、トランジスタＳＴ８が導通して、保持ノードＮ２が高電位電源線ＶＧＨのＨｉｇｈ電位に設定され、ノードＮ１が低電位電源線ＶＳＳのＬｏｗ電位となる。次に前段からの入力ＧＩＮ−１がＨｉｇｈ電位となることにより、トランジスタＳＴ７が導通し、ノードＮ２が低電位電源線ＶＳＳのＬｏｗ電位となってトランジスタＳＴ２が遮断する。また、トランジスタＳＴ１が導通し、ノードＮ１がＨｉｇｈ電位となる。トランジスタＳＴ１はダイオード接続されているため、この状態が維持される。ノードＮ１がＨｉｇｈ電位となる結果、高電位電源線ＶＧＨのＨｉｇｈ電位がゲートに印加されているトランジスタＳＴ１０を介して、トランジスタＳＴ５及びＳＴ９が導通する。

続いて、クロック信号線ＳＤＣＫｎの信号がＨｉｇｈ電位になると、そのＨｉｇｈ電位は、導通しているトランジスタＳＴ５を介して出力信号線ＳＲＯＵＴの信号をＨｉｇｈ電位とすると共に、導通しているトランジスタＳＴ９を介して出力線ＧＯＵＴの信号をＨｉｇｈ電位とする。そして、クロック信号線ＳＤＣＫｎの信号に追従して、クロック信号線ＳＤＣＫｎの信号がＬｏｗ電位になると、出力信号線ＳＲＯＵＴ、出力線ＧＯＵＴの信号は、Ｌｏｗ電位になる。

その後、クロック信号線ＳＤＣＫｎ＋２の信号がＨｉｇｈ電位になることにより、トランジスタＳＴ３が導通し、ノードＮ１は放電してＬｏｗ電位に下げる。それと共に、トランジスタＳＴ１２が導通するため、ノードＮ２はＨｉｇｈ電位に上げられる。ノードＮ２のＨｉｇｈ電位によりトランジスタＳＴ６及びＴ１１が導通することにより、出力信号線ＳＲＯＵＴ及び出力線ＧＯＵＴの信号は、低電位電源線ＶＳＳのＬｏｗ電位に固定される。

このように、図１１に示すシフトレジスタＳＲは、クロック信号線ＳＤＣＫｎから供給されるクロック信号を出力信号線ＳＲＯＵＴに出力し、クロック信号線ＳＤＣＫｎ＋２から供給されるクロック信号でリセットされる。ここで、クロック信号線ＳＤＣＫで供給されるクロック信号は４相のクロック信号で、クロック信号線ＳＤＣＫｎ＋２から供給されるクロック信号は、クロック信号線ＳＤＣＫｎから供給されるクロック信号に対して２相進んだクロック信号である。

[スイッチ回路]
図１２は、本実施の形態の表示装置におけるスイッチ回路の一例について示す回路図である。スイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）は、薄膜トランジスタＴ１ａ、Ｔ１ｂ、Ｔ２ａ、Ｔ２ｂ、Ｔ３〜Ｔ１９、保持容量Ｃ１〜Ｃ４を有する。薄膜トランジスタＴ１ａ、Ｔ１ｂ、Ｔ２ａ、Ｔ２ｂ、Ｔ３〜Ｔ１９は、それぞれ薄膜トランジスタが直列に２つ接続されて構成されている。しかし、説明の簡略のため、以下では１つの薄膜トランジスタとして扱って説明する。直列に２つ接続されたトランジスタの構成は、ソース・ドレイン間の電圧を緩和するためのものである。なお、薄膜トランジスタのソース・ドレイン間の耐圧は１５Ｖ程度である。なお、交流駆動信号線ＴＳＶＣＯＭの信号を除いて、各信号のハイ電圧は１２Ｖ、ロー電圧は−８Ｖである。直流駆動信号線ＶＣＯＭＤＣの信号は０Ｖ〜６Ｖ近傍の電圧である。交流駆動信号線ＴＳＶＣＯＭの信号はおおよそ０Ｖと５Ｖの間を動くような振幅にて駆動されてもよく、おおよそ０Ｖと１０Ｖの間を動くような振幅にて駆動されてもよい。

なお、図１２に示すスイッチ回路ＣＳＷにおいて、薄膜トランジスタＴ３〜Ｔ１９が図９のスイッチ選択回路ＳＳＷに対応し、スイッチ選択回路ＳＳＷの中で、薄膜トランジスタＴ１８、Ｔ１９が、それぞれ図８のスイッチＳＷ１、ＳＷ２に対応し、薄膜トランジスタＴ９、Ｔ１０はスイッチＳＷ３、ＳＷ４に対応する。また、薄膜トランジスタＴ１ａ、Ｔ１ｂ、Ｔ２ａ、Ｔ２ｂが、図９の保持回路ＳＲＲに対応する。

図１２に示すように、共通電極信号線ＣＬi（ｉ＝１〜ｎ）と接続する出力段には交互に駆動される薄膜トランジスタ（第１の薄膜トランジスタ）Ｔ１８および薄膜トランジスタ（第２の薄膜トランジスタ）Ｔ１９が並列に設けられている。薄膜トランジスタＴ１８および薄膜トランジスタＴ１９の第２の電極に共通電極信号線ＣＬｉの出力端子が接続されている。薄膜トランジスタＴ１８，Ｔ１９がそれぞれ図８のスイッチＳＷ１，ＳＷ２に対応する。薄膜トランジスタＴ１８の第１の電極は、共通電極信号線ＣＬｉ（ｉ＝１〜ｎ）に交流電圧を供給する交流駆動信号線ＴＳＶＣＯＭに接続されている。薄膜トランジスタＴ１９の第１の電極は、共通電極信号線ＣＬｉ（ｉ＝１〜ｎ）に直流電圧を供給する直流駆動信号線ＶＣＯＭＤＣに接続されている。薄膜トランジスタＴ１８の第２の電極は保持容量Ｃ１の第１の電極に接続されている。

保持容量Ｃ１の第２の電極は、薄膜トランジスタＴ１８のゲート電極、ダイオード接続された薄膜トランジスタ（第３の薄膜トランジスタ）Ｔ１６の第２の電極（カソード電極）、および薄膜トランジスタＴ１７の第１の電極に接続されている。この接続点を第１のノードＮａとする。薄膜トランジスタＴ１６および保持容量Ｃ１は第１のノードＮａを昇圧する昇圧回路（第１の回路）を構成している。薄膜トランジスタＴ１７の第２の電極は薄膜トランジスタＴ１５の第１の電極に接続されている。薄膜トランジスタＴ１７のゲート電極は高電圧電源線ＶＧＨに接続されている。薄膜トランジスタＴ１５の第２の電極は低電圧電源線ＶＧＬに接続されている。薄膜トランジスタＴ１５のゲート電極は第２のノードＮｂに接続されている。薄膜トランジスタＴ１５、Ｔ１７は第１のノードＮａを放電する放電回路（リセット回路、第２の回路）を構成している。薄膜トランジスタＴ１７が第１のノードＮａと薄膜トランジスタＴ１５の間に設けられていることによって、薄膜トランジスタＴ１５のソース・ドレイン間電圧を緩和することができる。

薄膜トランジスタＴ１６の第１の電極（アノード電極）は、薄膜トランジスタ（第４の薄膜トランジスタ）Ｔ９の第２の電極、保持容量Ｃ３の第１の電極、および薄膜トランジスタＴ１４の第１の電極に接続されている。薄膜トランジスタＴ９の第１の電極は第１の選択信号線ＶＣＯＭＳＥＬ１に、ゲート電極は保持容量Ｃ３の第２の電極に接続されている。薄膜トランジスタＴ９は図８のスイッチＳＷ３に対応している。保持容量Ｃ３の第２の電極は薄膜トランジスタ（第６の薄膜トランジスタ）Ｔ３の第２の電極に接続されている。薄膜トランジスタＴ３の第１の電極は薄膜トランジスタＴ１ａの第２の電極及び薄膜トランジスタＴ２ａの第１の電極に、ゲート電極は高電圧電源線ＶＧＨに、第２の電極は薄膜トランジスタＴ９のゲート電極に接続されている。薄膜トランジスタＴ１４の第２の電極は低電圧電源線ＶＧＬに、ゲート電極はノードＮｂに接続されている。薄膜トランジスタＴ１４は第３のノードＮｃを放電する放電回路（リセット回路、第４の回路）を構成している。

薄膜トランジスタＴ１９のゲート電極は保持容量Ｃ２の第１の電極、保持容量Ｃ４の第１の電極、薄膜トランジスタ（第５の薄膜トランジスタ）Ｔ１０の第２の電極、薄膜トランジスタＴ１１の第２の電極、ダイオード接続された薄膜トランジスタＴ１２の第２の電極（カソード電極）、および薄膜トランジスタＴ１３の第１の電極に接続されている。保持容量Ｃ２の第２の電極は低電圧電源線ＶＧＬに接続されている。薄膜トランジスタＴ１０の第１の電極は第２の選択信号線ＶＣＯＭＳＥＬ２に、ゲート電極は保持容量Ｃ４の第２の電極に接続されている。薄膜トランジスタＴ１０は図８のスイッチＳＷ４に対応している。保持容量Ｃ４の第２の電極は薄膜トランジスタ（第７の薄膜トランジスタ）Ｔ４の第２の電極に接続されている。薄膜トランジスタＴ４の第１の電極は薄膜トランジスタＴ１ｂの第２の電極及び薄膜トランジスタＴ２ｂの第１の電極に、ゲート電極は高電圧電源線ＶＧＨに、第２の電極は薄膜トランジスタＴ１０のゲート電極に接続されている。薄膜トランジスタＴ１３は第２のノードＮｂを放電する放電回路（リセット回路、第３の回路）を構成している。

ダイオード接続された薄膜トランジスタ（第６の薄膜トランジスタ）Ｔ１ａの第１の電極（アノード）とダイオード接続された薄膜トランジスタ（第７の薄膜トランジスタ）Ｔ１ｂの第１の電極（アノード）とが出力信号線ＳＲＯＵＴに接続されている。また、薄膜トランジスタＴ１ａの第２の電極（カソード電極）が薄膜トランジスタＴ３の第１電極と薄膜トランジスタＴ２ａの第１の電極に接続されている。さらに、薄膜トランジスタＴ２ａの第２の電極は低電圧信号線ＶＧＬに、ゲート電極はクロック信号線ＳＤＣＫｎに接続されている。また、薄膜トランジスタＴ１ｂの第２の電極（カソード電極）が薄膜トランジスタＴ４の第１の電極と薄膜トランジスタＴ２ｂの第１の電極に接続されている。さらに、薄膜トランジスタＴ２ｂの第２の電極は低電圧信号線ＶＧＬに、ゲート電極はクロック信号線ＳＤＣＫｎに接続されている。薄膜トランジスタＴ１ａ，Ｔ１ｂは入力回路を構成している。したがって、薄膜トランジスタＴ２ａ，Ｔ２ｂは第４および第５のノードＮｄ，Ｎｅを放電する放電回路（リセット回路）を構成している。

シフトレジスタＳＲから出力するハイ電圧は、ダイオード接続された薄膜トランジスタＴ１ａによって、第４のノードＮｄにおいて保持され、ダイオード接続された薄膜トランジスタＴ１ｂによって、第５のノードＮｅにおいて保持される。第４のノードＮｄと第５のノードＮｅに保持されるハイ電圧は、薄膜トランジスタＴ２ａ，Ｔ２ｂにより放電される。従って、保持回路ＳＲＲを構成する薄膜トランジスタＴ１ａ、Ｔ１ｂ、Ｔ２ａ、Ｔ２ｂによって、シフトレジスタＳＲのハイ電圧が保持／放電される。

薄膜トランジスタＴ１１の第１の電極は高電圧電源線ＶＧＨに、ゲート電極はクロック信号線ＳＤＣＫに接続されている。クロック信号線ＳＤＣＫは、図９に示すスイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）のリセット端子ＣＲＳＴＲに接続している。図９に示す例では、ｉ≡１ｍｏｄ４あるいはｉ≡２ｍｏｄ４のときは、スイッチ回路ＣＳＷｉ（ｉ＝１〜ｎ）のリセット端子ＣＲＳＴＲにはクロック信号線ＳＤＣＫ４が接続し、ｉ≡３ｍｏｄ４あるいはｉ≡０ｍｏｄ４のときは、クロック信号線ＳＤＣＫ２がリセット端子ＣＲＳＴＲに接続している。ダイオード接続された薄膜トランジスタＴ１２の第１の電極（アノード電極）はリセット信号線ＳＤＲＳＴに接続され、第２の電極（カソード電極）は第２のノードＮｂに接続されている。薄膜トランジスタＴ１３の第２の電極は低電圧電源線ＶＧＬに、ゲート電極は第３のノードＮｃに接続されている。薄膜トランジスタＴ１１および薄膜トランジスタＴ１２は保持容量Ｃ２（第２のノードＮｂ）を充電する充電回路（初期設定回路、第５の回路）を構成している。薄膜トランジスタＴ１３は第２のノードＮｂを放電する放電回路（リセット回路、第６の回路）を構成している。

次に図１０のタイミングを示す図、及び図１２のスイッチ回路の回路図を参照しつつ本実施の形態の表示装置１００におけるスイッチ回路ＣＳＷ１の動作を以下に説明する。なお、他のスイッチ回路ＣＳＷの動作についてもスイッチ回路ＣＳＷ１の動作と同様である。

[タイミングａ]
タイミングａにおいて、リセット信号ＳＤＲＳＴがハイ電圧にされると、図１１に示すシフトレジスタＳＲにもリセット信号ＳＤＲＳＴが入力し、スイッチ回路ＣＳＷ１に入力されるシフトレジスタＳＲ１の出力信号線ＳＲＯＵＴ１の出力がロー電圧になる。スイッチ回路ＣＳＷ１の第４および第５のノードＮｄ，Ｎｅはロー電圧を維持する。薄膜トランジスタＴ３，Ｔ４のゲートには高電位電圧ＶＧＨが付与されているため、薄膜トランジスタＴ３，Ｔ４はそれぞれオン状態にされて、第４および第５のノードＮｄ，Ｎｅのロー電圧によって薄膜トランジスタＴ９，Ｔ１０はそれぞれオフ状態である。

一方、リセット信号ＳＤＲＳＴのハイ電圧が薄膜トランジスタＴ１２を介して第２のノードＮｂに伝達され、保持容量Ｃ２が充電される。また、薄膜トランジスタＴ１５、Ｔ１７が導通するため、低電位電圧ＶＧＬのロー電圧が第１のノードＮａに付与される。また、薄膜トランジスタＴ１４が導通するため、低電位電圧ＶＧＬのロー電圧が第３のノードＮｃに付与される。この結果、薄膜トランジスタＴ１８はオフ状態に、薄膜トランジスタＴ１９はオン状態にされる。したがって、直流駆動信号線ＶＣＯＭＤＣの信号が共通電極信号線ＣＬ１に出力される。

[タイミングｃ]
タイミングｃにおいて、クロック信号線ＳＤＣＫ１がハイ電圧になると、シフトレジスタＳＲ１の出力信号線ＳＲＯＵＴ１の信号がハイ電圧になる。出力信号線ＳＲＯＵＴ１の信号がハイ電圧になると、ダイオード接続された薄膜トランジスタＴ１ａによってハイ電圧が保持される。これによって、薄膜トランジスタＴ３を経由して保持容量Ｃ３が充電され、薄膜トランジスタＴ９がオン状態にされる。第１の選択信号線ＶＣＯＭＳＥＬ１の信号がロー電圧であるので、薄膜トランジスタＴ１８はオフ状態のままにされる。また、ダイオード接続された薄膜トランジスタＴ１ｂによってハイ電圧が保持されるため、薄膜トランジスタＴ４を経由して保持容量Ｃ４が充電され、薄膜トランジスタＴ１０がオン状態にされる。第２の選択信号線ＶＣＯＭＳＥＬ２の信号がハイ電圧であるので、薄膜トランジスタＴ１９はオン状態のままにされる。したがって、直流駆動信号線ＶＣＯＭＤＣの信号が共通電極信号線ＣＬ１に出力される。

[タイミングｄ]
タイミングｄにおいて、クロック信号線ＳＤＣＫ１の信号がロー電圧にされると、出力信号線ＳＲＯＵＴ１の信号がロー電圧になるが、スイッチ回路ＣＳＷ１では、ダイオード接続された薄膜トランジスタＴ１ａ、Ｔ１ｂによってハイ電圧は保持されているため、第４および第５のノードＮｄ，Ｎｅはロー電圧にはならない。これによって、直流駆動信号線ＶＣＯＭＤＣの信号が共通電極信号線ＣＬ１に出力されたままになる。

[タイミングｅ]
タイミングｅにおいて、クロック信号線ＳＤＣＫ２がハイ電圧になると、シフトレジスタＳＲ２の出力信号線ＳＲＯＵＴ２の信号がハイ電圧になる。出力信号線ＳＲＯＵＴ２の信号がハイ電圧になると、スイッチ回路ＣＳＷ２の薄膜トランジスタＴ１ａ、Ｔ２ａによって、第４および第５のノードＮｄ，Ｎｅのハイ電圧が保持される。

[タイミングｆ]
タイミングｆにおいて、クロック信号線ＳＤＣＫ３がハイ電圧になると、シフトレジスタＳＲ３の出力信号線ＳＲＯＵＴ３の信号がハイ電圧になる。出力信号線ＳＲＯＵＴ３の信号がハイ電圧になると、スイッチ回路ＣＳＷ３の薄膜トランジスタＴ１ａ、Ｔ２ａによって、第４および第５のノードＮｄ，Ｎｅのハイ電圧が保持される。

[タイミングｇ]
タイミングｇにおいて、第２の選択信号線ＶＣＯＭＳＥＬ２の信号がロー電圧にされると、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３の第４および第５のノードＮｄ，Ｎｅには、ハイ電圧が保持されており、薄膜トランジスタＴ１０がオン状態になっているので、第４のノードＮｂが放電されて薄膜トランジスタＴ１９はオフ状態にされる。

[タイミングｈ]
タイミングｈにおいて、第１の選択信号線ＶＣＯＭＳＥＬ１の信号がハイ電圧にされると、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３の薄膜トランジスタＴ９のゲート電圧が保持容量Ｃ３によって昇圧されて、電圧降下がないハイ電圧が第３のノードＮｃに印加される。第３のノードＮｃのハイ電圧が薄膜トランジスタＴ１６によって、薄膜トランジスタＴ１８のゲートおよび保持容量Ｃ１に印加され、保持容量Ｃ１が充電される。これによって、薄膜トランジスタＴ１８はオン状態にされ、交流駆動信号線ＴＳＶＣＯＭの信号が共通電極信号線ＣＬ１、ＣＬ２、ＣＬ３に出力可能とされ、束ね駆動可能な状態となる。

[タイミングｉ]
タイミングｉにおいて、交流駆動信号線ＴＳＶＣＯＭの信号が共通電極信号線ＣＬ１、ＣＬ２、ＣＬ３に出力可能な状態であるので、交流駆動信号線ＴＳＶＣＯＭにハイ電圧とロー電圧とが繰りかえす交流駆動信号が、共通電極信号線ＣＬ１、ＣＬ２、ＣＬ３に出力され、束ね駆動が行われる。

[タイミングｊ]
タイミングｊにおいて、第１の選択信号線ＶＣＯＭＳＥＬ１の信号がロー電圧にされると、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３の第４および第５のノードＮｄ，Ｎｅにはハイ電圧が保持されており、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３の薄膜トランジスタＴ９がオン状態になっているので、第３のノードＮｃはロー電圧にされる。しかし、ダイオード接続された薄膜トランジスタＴ１６があるので、第１のノードＮａはロー電圧にはされない。したがって、薄膜トランジスタＴ１８はオン状態のままにされる。

[タイミングｋ]
タイミングｋにおいて、第２の選択信号線ＶＣＯＭＳＥＬ２の信号がハイ電圧にされると、スイッチ回路ＣＳＷ１、ＣＳＷ２、ＣＳＷ３の薄膜トランジスタＴ１０のゲート電圧が保持容量Ｃ４によって昇圧されて、電圧降下がないハイ電圧が第２のノードＮｂに印加されて、薄膜トランジスタＴ１９はオン状態にされる。また、第２のノードＮｂがハイ電圧にされると、薄膜トランジスタＴ１５，Ｔ１７によって、第１のノードＮａがロー電圧にされ、薄膜トランジスタＴ１８はオフ状態にされる。また、薄膜トランジスタＴ１４によっても第３のノードＮｃがロー電圧にされる。これによって、直流駆動信号線ＶＣＯＭＤＣの信号が共通電極信号線ＣＬ１に出力される。

[タイミングｌ]
タイミングｌにおいて、図１２に示すクロック信号線ＳＤＣＫの信号（図９においてはスイッチ回路ＣＳＷ１、ＣＳＷ２のリセット信号であるクロック信号線ＳＤＣＫ４のクロック信号）がハイ電圧にされると、薄膜トランジスタＴ２ａ、Ｔ２ｂによって、第４および第５のノードＮｄ、Ｎｅがロー電圧にされる。これによって、薄膜トランジスタＴ９，Ｔ１０はオフ状態にされる。

これに対して、スイッチ回路ＣＳＷ３にはクロック信号線ＳＤＣＫ４が接続されていないので、スイッチ回路ＣＳＷ３の第４および第５のノードＮｄ、Ｎｅはハイ電圧を保持し続ける。

続いて、上述のＴｘ回路を用いて、複数本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）束ね駆動方法について説明する。

図１３は、本実施の形態の表示装置における３本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動方式（３Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動）を説明するための図である。

図に示すタイムチャートには、タッチ駆動動作時におけるスタート信号ＳＤＳＴ、クロック信号線ＳＤＣＫｊ（ｊ＝１〜４）の信号、交流駆動信号線ＴＳＶＣＯＭの信号、及び共通電極信号線ＣＬｉ（ｉ＝１〜ｎ、図１３においてはｎ＝１１で説明）の状態についての時間推移を示している。なお、スタート信号ＳＤＳＴ、クロック信号線ＳＤＣＫｊ（ｊ＝１〜４）の信号、交流駆動信号線ＴＳＶＣＯＭの信号は、ドライバＩＣ２５０がＴｘ回路２１０に対して出力する。また、保持回路ＳＲＲの出力ＳＳは、図１２に示すノードＮｄ、Ｎｅに保持される値に対応する。

タイミングｔ１において、ドライバＩＣ２５０は、ハイ電圧のスタート信号ＳＤＳＴをシフトレジスタＳＲ１に入力する。タイミングｔ２において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ１をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ１に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。この共通電極信号線ＣＬ１に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態は、クロック信号線ＳＤＣＫ１の信号がロー電圧となった後も維持される。タイミングｔ３、ｔ４において、ドライバＩＣ２５０がそれぞれクロック信号線ＳＤＣＫ２、ＳＤＣＫ３の信号をハイ電圧とすることに対応して共通電極信号線ＣＬ２、ＣＬ３に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態となり、その状態が維持される。

したがって、タイミングｔ４において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ３の信号をハイ電圧とした後で、交流駆動信号線ＴＳＶＣＯＭにパルス列（交流駆動信号）を出力するとそれらのパルス列が３本の共通電極信号線ＣＬ１〜ＣＬ３に同時に出力される。即ち、３本の共通電極を束ねて駆動することができる。

タイミングｔ５において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ４の信号をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ４に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。それとともに、スイッチ回路ＣＳＷ１、ＣＳＷ２のリセット端子ＣＲＳＴＲにハイ電圧が入力されるため、共通電極信号線ＣＬ１、ＣＬ２に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態がリセット（解消）される。タイミングｔ６において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ１の信号をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ５に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。

タイミングｔ６において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ１の信号をハイ電圧とした後で、交流駆動信号線ＴＳＶＣＯＭにパルス列（交流駆動信号）を出力するとそれらのパルス列が３本の共通電極信号線ＣＬ３、ＣＬ４、ＣＬ５に同時に出力される。即ち、３本の共通電極を束ね、束ねる共通電極の位置を２つ進めて駆動することができる。

タイミングｔ７において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ２の信号をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ６に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。それとともに、スイッチ回路ＣＳＷ３、ＣＳＷ４のリセット端子ＣＲＳＴＲにハイ電圧が入力されるため、共通電極信号線ＣＬ３、ＣＬ４に交流駆動信号線ＴＳＶＣＯＭの電圧が出力可能な状態がリセット（解消）される。タイミングｔ８において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ１の信号をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ７に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。

以降、ドライバＩＣ２５０が上述の駆動方法と同様にして２つのクロック信号線ＳＤＣＫを順次選択してハイ電圧を入力し、その後、交流駆動信号線ＴＳＶＣＯＭにパルス列（交流駆動信号）を出力する動作を継続することによって、３本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動方式（３Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動）を実現することができる。

図１４は、本実施の形態の表示装置における２本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動方式（２Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動）を説明するための図である。

図に示すタイムチャートには、タッチ駆動動作時におけるスタート信号ＳＤＳＴ、クロック信号線ＳＤＣＫｊ（ｊ＝１〜４）の信号、交流駆動信号線ＴＳＶＣＯＭの信号、及び共通電極信号線ＣＬｉ（ｉ＝１〜ｎ、図１３においてはｎ＝１１で説明）の状態についての時間推移を示している。なお、スタート信号ＳＤＳＴ、クロック信号線ＳＤＣＫｊ（ｊ＝１〜４）の信号、交流駆動信号線ＴＳＶＣＯＭの信号は、ドライバＩＣ２５０がＴｘ回路２１０に対して出力する。

タイミングｔ１において、ドライバＩＣ２５０は、ハイ電圧のスタート信号ＳＤＳＴをシフトレジスタＳＲ１に入力する。タイミングｔ２において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ１をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ１に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。この共通電極信号線ＣＬ１に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態は、クロック信号線ＳＤＣＫ１の信号がロー電圧となった後も維持される。タイミングｔ３において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ２の信号をハイ電圧とすることに対応して共通電極信号線ＣＬ２に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態となり、その状態が維持される。

したがって、タイミングｔ３において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ２の信号をハイ電圧とした後で、交流駆動信号線ＴＳＶＣＯＭにパルス列（交流駆動信号）を出力するとそれらのパルス列が２本の共通電極信号線ＣＬ１、ＣＬ２に同時に出力される。即ち、２本の共通電極を束ねて駆動することができる。

タイミングｔ４において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ３の信号をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ３に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。タイミングｔ５において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ４の信号をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ４に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。それとともに、スイッチ回路ＣＳＷ１、ＣＳＷ２のリセット端子ＣＲＳＴＲにハイ電圧が入力されるため、共通電極信号線ＣＬ１、ＣＬ２に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態がリセット（解消）される。

したがって、タイミングｔ５において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ４の信号をハイ電圧とした後で、交流駆動信号線ＴＳＶＣＯＭにパルス列（交流駆動信号）を出力するとそれらのパルス列が２本の共通電極信号線ＣＬ３、ＣＬ４に同時に出力される。即ち、２本の共通電極を束ねて、束ねる共通電極の位置を順次２つ進める（シフトする）ことができる。

タイミングｔ６において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ１の信号をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ５に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。タイミングｔ７において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ２の信号をハイ電圧にすると、それに対応してＴｘ回路２１０の共通電極信号線ＣＬ６に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態になる。それとともに、スイッチ回路ＣＳＷ３、ＣＳＷ４のリセット端子ＣＲＳＴＲにハイ電圧が入力されるため、共通電極信号線ＣＬ３、ＣＬ４に交流駆動信号線ＴＳＶＣＯＭの信号が出力可能な状態がリセット（解消）される。

タイミングｔ７において、ドライバＩＣ２５０がクロック信号線ＳＤＣＫ２の信号をハイ電圧とした後で、交流駆動信号線ＴＳＶＣＯＭにパルス列（交流駆動信号）を出力するとそれらのパルス列が２本の共通電極信号線ＣＬ５、ＣＬ６に同時に出力される。即ち、３本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）ことができる。

以降、ドライバＩＣ２５０が上述の駆動方法と同様にして２つのクロック信号線ＳＤＣＫを順次選択してハイ電圧を入力し、その後、交流駆動信号線ＴＳＶＣＯＭにパルス列（交流駆動信号）を出力する動作を継続することによって、２本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動方式（２Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動）を実現することができる。

なお、上述の３Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動及び２Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動は、ドライバＩＣ２５０の制御信号の出力を変更することで実現することができる。従って、いずれかの駆動方式をドライバＩＣ２５０に組み込んでも良く、あるいは予めドライバＩＣ２５０に２つの駆動方式を組み込み、タッチ駆動の条件に応じて適切な駆動方法を自動または手動によって選択するように構成しても良い。

ここで、本実施の形態の３Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動及び２Ｂｕｎｄｌｅ ２Ｓｈｉｆｔ駆動の対象である共通電極ブロックＣＯＭ１〜ＣＯＭｎのそれぞれには、図５、図６に示すように複数の画素が含まれている。

以上説明した実施の形態では、Ｔｘ回路用転送クロック信号として、４相クロック信号を使用し、Ｔｘ回路のシフトレジスタ部のリセット信号に、次段回路からの出力を用いるフィードバック方式ではなく、転送クロック信号でリセットする回路構成としている。更に、Ｔｘ電極を複数本束ねて選択できるように、Ｔｘ回路のスイッチ部に内部ノードの電圧を保持する回路構成を設け、４相クロック信号を使用してスイッチ部のリセットを行う回路構成としている。この結果、Ｔｘ電極を複数本束ねて駆動することを可能とすると共に、Ｔｘ電極を束ねる本数は、ドライバＩＣからの制御で選択することができるため、アレイ基板を共通化することができ、低コスト化を図ることができる。

更に、実施の形態では従来のインセルタイプのタッチセンサ付の表示装置において、Ｔｘ回路の構成の一部とドライバＩＣからの出力信号を変更することで束ね駆動を実現することができる。表示装置の他の部分についての変更が不要であるため、タッチ駆動動作において複数本の共通電極を束ねて、束ねる共通電極の位置を順次２つずつ進める（シフトする）駆動を容易に実現することができる。

なお、本発明は、実施の形態に記載のパネル構造に限定されない。
実施の形態では、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界方式の液晶を使用したパネルを例としたが、この形態に限定されずＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モードなどの縦電界方式の液晶を使用したパネルについても適用することができる。

また、実施の形態では、タッチ検出機能付き表示装置として、いわゆるインセルタイプの表示装置を例としたが、表示装置の表示面上にタッチパネルを形成した、いわゆるオンセルタイプの表示装置についても適用することができる。

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＳＤＣＫ…クロック信号線、ＣＯＭ…共通電極ブロック、ＳＲ…シフトレジスタ、ＣＳＷ…スイッチ回路、ＴＳＶＣＯＭ…交流駆動信号線、ＶＣＯＭＤＣ…直流駆動信号線、ＣＬ…共通電極信号線、ＶＣＯＭＳＥＬ…選択信号線、ＳＲＯＵＴ…出力信号線、１…液晶表示パネル、２１…共通電極、３１…検出電極、１００…表示装置、２００…画素部、２１０…共通電極駆動回路、２１１…シフトレジスタ部、２１２…スイッチ部、２２０…ゲートスキャン回路、２５０…ドライバＩＣ。

Claims (20)

1. 一方向に延在するように並べて設けられた複数の共通電極と、
   前記共通電極の延在する方向と交差する方向に延在し、その交差部分に静電容量を形成するように並べて設けられた複数の検出電極と、
   直列に接続される複数のシフトレジスタと、それぞれの前記シフトレジスタからの転送信号に基づいて接続するブロック単位の前記共通電極にタッチ駆動用信号を供給する複数のスイッチ回路とを有する共通電極駆動回路と、
   ４相クロック信号と前記タッチ駆動用信号を出力して前記共通電極駆動回路を制御するドライバとを備え、
   それぞれの前記シフトレジスタは、前記４相クロック信号のうちの所定の２つのクロック信号によってそれぞれ信号の転送動作と当該シフトレジスタのリセット動作とが制御されるようになされ、
   それぞれの前記スイッチ回路は、前記シフトレジスタから前記転送信号が出力されてから前記４相クロック信号のうちの所定の１つのクロック信号が入力されるまでの間に前記タッチ駆動用信号を出力するようになされる表示装置。
2. 前記スイッチ回路は、
   前記シフトレジスタから前記転送信号が出力された際、ブロック単位の前記共通電極に前記タッチ駆動用信号を出力する線路を接続し、
   前記ドライバから前記タッチ駆動用信号が入力された際、当該タッチ駆動用信号を前記線路に出力し、
   前記ドライバから前記所定の１つのクロック信号が入力された際、前記線路を遮断するようになされる請求項１に記載の表示装置。
3. 前記ドライバは、前記４相クロック信号である第１クロック信号乃至第４クロック信号を順次繰り返して出力し、
   前記シフトレジスタの転送動作を制御するクロック信号を第Ｎクロック信号、リセット動作を制御するクロック信号を第Ｍクロック信号、当該シフトレジスタと接続する前記スイッチ回路に入力されるクロック信号を第Ｋクロック信号とすると、Ｎ、Ｍ、Ｋはそれぞれ１以上で４以下の整数であって、以下の式が成立する、請求項２に記載の表示装置。
   （Ｎ＋２）≡Ｍｍｏｄ４
   Ｍ≡１ｍｏｄ４、又はＭ≡２ｍｏｄ４のときは、Ｋ＝４
   Ｍ≡３ｍｏｄ４、又はＭ≡０ｍｏｄ４のときは、Ｋ＝２
4. 前記ドライバは、前記共通電極駆動回路に対して、
   最初に前記第１クロック信号から前記第３クロック信号までの３つのクロック信号を順次出力した後に前記タッチ駆動用信号を出力し、以降、前記第４クロック信号から始めて順次２つのクロック信号を出力した後に前記タッチ駆動用信号を出力する動作を繰り返して実行する、請求項３に記載の表示装置。
5. 前記ドライバは、前記共通電極駆動回路に対して、
   前記第１クロック信号から始めて順次２つのクロック信号を出力した後に前記タッチ駆動用信号を出力する動作を繰り返して実行する、請求項３に記載の表示装置。
6. 前記共通電極は、タッチ駆動用の電極と画像表示用の電極とに兼用され、
   前記スイッチ回路は、ブロック単位の前記共通電極に対して、画像表示時には画像表示に使用される共通電圧を出力し、タッチ検出時には前記タッチ駆動用信号を出力するようになされる、請求項３に記載の表示装置。
7. 前記ドライバは、更に前記共通電極駆動回路に対して、
   前記画像表示時と前記タッチ検出時とを識別する信号と、前記共通電圧とを出力する、請求項６に記載の表示装置。
8. 表示用とタッチセンス用の共用電極と、
   前記共用電極を駆動する駆動回路と、
   を有し、
   前記共用電極は、ｎ番目の共用電極と（ｎ＞＝１）、ｎ＋１番目の共用電極と、ｎ＋２番目の共用電極とを有し、
   前記駆動回路は、
   前記共用電極にタッチセンス用信号と表示用信号を出力するスイッチ回路と、前記スイッチ回路に制御信号を出力するシフトレジスタ回路とを有し、
   前記スイッチ回路は、前記シフトレジスタ回路の制御信号をスイッチ信号として保持する保持回路とを有し、
   前記ｎ番目の共用電極には、ｎ番目のスイッチ回路が電気的に接続し、
   前記ｎ＋１番目の共用電極には、ｎ＋１番目のスイッチ回路が電気的に接続し、
   前記ｎ＋２番目の共用電極には、ｎ＋２番目のスイッチ回路が電気的に接続し、
   前記ｎ番目のスイッチ回路と、前記ｎ＋１番目のスイッチ回路とが同時に前記スイッチ信号を保持している期間に、前記ｎ＋２番目のスイッチ回路が、前記スイッチ信号の保持を開始することを特徴とする表示装置。
9. 前記シフトレジスタ回路には、第１の電圧と第２の電圧の間で振幅するクロック信号が入力し、
   前記クロック信号は、第１のクロック信号、第２のクロック信号、第３のクロック信号、第４のクロック信号を有し、
   前記第１のクロック信号、第２のクロック信号、第３のクロック信号、第４のクロック信号の順番に前記第１の電圧となり、
   前記第１のクロック信号の第１の電圧が制御信号として入力する前記ｎ番目のスイッチ回路と、前記第２のクロック信号の第１の電圧が制御信号として入力する前記ｎ＋１番目のスイッチ回路とは、前記第４のクロック信号の第１の電圧により前記スイッチ信号の保持を停止することを特徴とする請求項８に記載の表示装置。
10. 前記スイッチ回路は、タッチセンス用信号を出力する第１の出力トランジスタと、表示用信号を出力する第２の出力トランジスタとを有することを特徴とする請求項８に記載の表示装置。
11. 前記スイッチ回路には、タッチセンス期間を示すタッチ期間信号が入力し、前記スイッチ回路は、前記スイッチ信号に従って前記タッチ期間信号を前記第１の出力トランジスタに供給し、前記第１の出力トランジスタをオン状態とすることを特徴とする請求項１０に記載の表示装置。
12. 前記スイッチ回路は、前記ｎ番目のスイッチ回路と、前記ｎ＋１番目のスイッチ回路とが同時に前記スイッチ信号を保持している期間に、前記第１の出力トランジスタをオン状態とすることを特徴とする請求項１０に記載の表示装置。
13. 前記スイッチ回路は、前記ｎ＋２番目のスイッチ回路が、前記スイッチ信号を保持した後に、前記ｎ番目、ｎ＋１番目、ｎ＋２番目のスイッチ回路の第１の出力トランジスタをオン状態とすることを特徴とする請求項１０に記載の表示装置。
14. 前記スイッチ回路には、表示期間を示す表示期間信号が入力し、前記スイッチ回路は、前記スイッチ信号に従って前記表示期間信号を前記第２の出力トランジスタに供給し、前記第２の出力トランジスタをオン状態とすることを特徴とする請求項１０に記載の表示装置。
15. 表示用とタッチセンス用の複数の共用電極と、
    前記共用電極を駆動する駆動回路と、
    を有し、
    前記駆動回路は、前記共用電極毎に、
    タッチセンス用信号と表示用信号を前記共有電極に出力するスイッチ回路と、前記スイッチ回路に制御信号を出力するシフトレジスタ回路とを有し、
    前記スイッチ回路は、前記シフトレジスタ回路の制御信号をスイッチ信号として保持する保持回路とを有し、
    前記シフトレジスタ回路には、第１の電圧と第２の電圧の間で振幅するクロック信号が入力し、
    前記クロック信号は、第１のクロック信号、第２のクロック信号、第３のクロック信号、第４のクロック信号を有し、
    前記第１のクロック信号、第２のクロック信号、第３のクロック信号、第４のクロック信号の順番に前記第１の電圧となり、
    前記共用電極は、隣り合う第１の共用電極と、第２の共用電極を有し、
    前記スイッチ回路は、
    前記第１のクロック信号が制御信号として入力し、前記第１の共用電極に前記タッチセンス用信号を出力する第１のスイッチ回路と、
    前記第２のクロック信号が制御信号として入力し、前記第２の共有電極に前記タッチセンス用信号を出力する第２のスイッチ回路とを有し、
    前記第１のスイッチ回路と第２のスイッチ回路の前記保持回路は、前記第４のクロック信号の第１の電圧により前記スイッチ信号の保持を停止することを特徴とする表示装置。
16. 前記スイッチ回路は、タッチセンス用信号を出力する第１の出力トランジスタと、表示用信号を出力する第２の出力トランジスタとを有することを特徴とする請求項１５に記載の表示装置。
17. 前記スイッチ回路には、タッチセンス期間を示すタッチ期間信号が入力し、前記スイッチ回路は、前記スイッチ信号に従って前記タッチ期間信号を前記第１の出力トランジスタに供給し、前記第１の出力トランジスタをオン状態とすることを特徴とする請求項１６に記載の表示装置。
18. 前記スイッチ回路は、前記第１のスイッチ回路と、前記第２のスイッチ回路とが同時に前記スイッチ信号を保持している期間に、前記タッチ期間信号により前記第１の出力トランジスタをオン状態とすることを特徴とする請求項１７に記載の表示装置。
19. 前記共用電極は、第２の共用電極と隣り合う、第３の共用電極をさらに有し、前記スイッチ回路は、前記第３の共用電極にタッチセンス用信号を出力する第３のスイッチ回路を有し、前記第３のスイッチ回路が、前記スイッチ信号を保持した後に、前記第１、第２、第３のスイッチング回路の第１の出力トランジスタをオン状態とすることを特徴とする請求項１７に記載の表示装置。
20. 前記スイッチ回路には、表示期間を示す表示期間信号が入力し、前記スイッチ回路は、前記スイッチ信号に従って前記表示期間信号を前記第２の出力トランジスタに供給し、前記第２の出力トランジスタをオン状態とすることを特徴とする請求項１６に記載の表示装置。

Images