JP2017005715A - 双方向ｍｏｓｆｅｔスイッチ、及びマルチプレクサ - Google Patents

Abstract

【課題】改良された双方向ＭＯＳＦＥＴスイッチトポロジーを提供する。【解決手段】双方向ＭＯＳＦＥＴスイッチは、入力部Ａと出力部Ｂと、そのソース端子及びゲート端子によって互いに接続される２つのＭＯＳＦＥＴトランジスタＴ１、Ｔ２、電位分離部Ｉ１によりガルバニック的に絶縁されて制御ユニットＣ１に接続される制御入力部Ｄ、および、入力部Ａとガルバニック的に接続されて、ＭＯＳＦＥＴトランジスタＴ１、Ｔ２に対するゲート電流を生成するための浮遊電圧源Ｖ１を備える。また、入力部Ａと出力部Ｂは、ＭＯＳＦＥＴトランジスタＴ１、Ｔ２のそれぞれのドレインに接続される。制御ユニットＣ１は、ＭＯＳＦＥＴトランジスタＴ４を介して電界効果トランジスタＴ３に対する制御電流を切り替える。電界効果トランジスタＴ３は、制御電流によってＭＯＳＦＥＴトランジスタＴ１、Ｔ２のゲートとソース間の電圧を生成する。【選択図】図３

Description

本発明は双方向ＭＯＳＦＥＴスイッチ、及び少なくとも２つの双方向ＭＯＳＦＥＴスイッチを有するマルチプレクサに関する。

提供する回路トポロジーは、「共通ソース」とも呼ばれ、且つ図１に示されている双方向信号配線に対する既に周知のＭＯＳＦＥＴ回路トポロジーに基づく。

トランジスタを導通状態に切り替えるためには、抵抗器Ｒ１を介して必要なゲート・ソース電圧を生成し、且つＴ１とＴ２の２つのゲートの入力容量を充電する制御電流が必要である。この制御電圧が信号電圧にガルバニック的に接続される場合、制御電流は、使用されるＭＯＳＦＥＴのタイプ（Ｎチャネル又はＰチャネル）に基づいて、トランジスタ仕様の範囲において信号電圧よりも大きいか又は小さいものでなければならず、それによってＴ１とＴ２を導通状態に切り替えることができる。これは高電圧信号において技術的に困難になる可能性がある。制御電流が信号電流に重なる可能性があり、且つ接点ＡまたはＢを介してカウンタ電位へ流れることも不利である。したがって、この回路変形は測定電圧信号の配線に対して不利である。

したがって、その場合しばしば制御電流は光起電性に行われ（図２参照）、これは一方において制御部に対してガルバニック的分離をもたらし、且つ他方において制御電流が信号電流に重なることを防ぐ。その場合、Ｔ１とＴ２のゲートの制御に対して、一次側で最初にＬＥＤ１に供給しなければならない比較的大きい制御電流を必要とすることは不利である。例えばフォトダイオードＤ１によって二次側に生成される制御電流は相対的に小さく、このことはＴ１とＴ２の迅速活性化を阻害する。

例えばマルチプレクサを実現させる際にこの方式のスイッチが幾つか必要になる場合、ガルバニック的に分離されるこの制御方式をそれぞれのトランジスタ対に対して個別に実装しなければならない。これは技術的に困難である。

検査技術と測定技術において、例えば自動化されたテスタに対して、タスク設定、信号電圧及び電流は、数千個の個別スイッチによって構成されて、且つ電流をアンペア領域まで、電圧を数キロボルトまで接続しなけらばならないスイッチマトリクスを用いて接続される。信号電圧が接触危険性のある電圧である場合、各制御部に対する安全上の理由から制御部とスイッチを互いに安全に分離するために、空間距離と沿面距離、及び絶縁に対する基準値はそれぞれ該当する安全規格（例えばＩＥＣ６０９５０、ＩＥＣ６１０１０等）に基づいて遵守されなければならない。一方はスイッチング素子の混成された構造によって、及び他方はマトリクスの他のスイッチング素子からも絶縁しなければならない制御配線によって限定される大きな間隔は、大きなパッキング密度を有する構造を困難にするが、それは構造のコストを上げ、場合によっては構造をさらに大きくすることを必要とする。

光起電性の制御に対してガルバニック的に分離するための別の変形は、２つの小さいコンデンサを用いる容量制御がある。しかしこれは交流信号のみを伝達することが可能であり、その交流信号はＴ１とＴ２に対して必要なゲート・ソース電圧を供給するために結局は再び整流しなければならない。

さらに、変圧器を用いる費用のかかる高価な制御が知られている。その場合も交流信号のみを伝達することが可能であり、交流信号は次に二次的に整流しなければならない。

制御部におけるガルバニック的な分離によって、接続される電流に制御電流が重なることが回避され、且つ制御電圧が信号電圧と異なる電位を持つことが可能になる。その場合、２つのトランジスタＴ１とＴ２のゲートを充電し、それによってこれらを十分迅速に導通状態に切り替えることができるようにするための技術的な障害は、ガルバニック的な分離を介してできる限り効率的に伝達しなければならない伝達すべきエネルギにある。光起電性を用いる通常の制御において、結合区間のＬＥＤ受信ダイオードの損失を補整するために比較的多量のエネルギを必要とするが、これは多数のスイッチを有するマルチプレクサアセンブリにおいて極めて大きな電力損失をもたらすことが考えられる。

本発明は、双方向ＭＯＳＦＥＴ回路トポロジーを改良することを課題の基礎に置く。

この課題は、請求項１に記載の双方向ＭＯＳＦＥＴスイッチ、もしくは請求項１１に記載のマルチプレクサによって解決される。

本発明に基づく双方向ＭＯＳＦＥＴスイッチは、入力部と出力部と、そのソース端子及びゲート端子によって互いに接続される２つのＭＯＳＦＥＴトランジスタとを含み、その場合、入力部と出力部は２つのＭＯＳＦＥＴトランジスタのそれぞれのドレイン端子に接続され、制御ユニットに接続されて電位分離部（Potentialtrennung）を用いてガルバニック的に絶縁される制御入力部を含み、制御ユニットは別のＭＯＳＦＥＴトランジスタを介して電界効果トランジスタに対する制御電流を切り替えるために設置され、電界効果トランジスタは２つのＭＯＳＦＥＴトランジスタを切り替えるため、制御電流によって２つのＭＯＳＦＥＴトランジスタにおけるゲートとソースとの間にゲート電圧Ｖｇｓを生成させるために設置され、及び、端子にガルバニック的に接続されて、かつ２つのＭＯＳＦＥＴトランジスタに対するゲート制御電流を生成するために設置される浮遊電圧源（potentialfreien Spannungsquelle）を含む。

本発明に基づく双方向ＭＯＳＦＥＴスイッチは、この回路トポロジーに対して、交流電圧信号の場合でも少ない制御電流で十分に制御できる利点を持つ。

電界効果トランジスタは、２つのＭＯＳＦＥＴトランジスタを活性化するために、及び電流飽和とそれによって引き起こされる高抵抗状態によって制御電流をゲート・ソース電圧に変化させるために設置することができる。この制御電流は、飽和することにより電界効果トランジスタによって制限される。したがって電界効果トランジスタは高抵抗の定電流源を意味する。高められた活性化電流を短時間流すだけでＴ１とＴ２のゲートまで充電される。

電界効果トランジスタは、２つのＭＯＳＦＥＴトランジスタを非活性化するために、制御電流が流れていない状態において、２つのＭＯＳＦＥＴトランジスタのゲートを低抵抗において２つのＭＯＳＦＥＴトランジスタのソースに接続するために設置することができる。電界効果トランジスタの低抵抗の抵抗器は、Ｔ１とＴ２のＶｇｓをトランジスタの閾値電圧以下に確実に維持できることによって、交流信号の接続において、Ｔ１とＴ２の寄生容量と共に対応する小さいＲＣ素子のみを構成し、それによって漏洩電流挙動を改良する利点を持つ。

浮遊電圧源又は浮遊電圧供給部は、２つのＭＯＳＦＥＴトランジスタの２つのドレイン端子の一方にガルバニック的に接続することができる。これは、制御ユニットに対する電圧供給源の簡単な実装を可能にする。浮遊電圧源はＤＣ／ＤＣコンバータの二次側、バッテリ、又は例えばエネルギハーベストまたは太陽電池によって発電式に生成される電圧であってよい。

浮遊電圧源は、制御ユニットに対する電圧供給部及び電流供給部であることができ、これは回路構造を簡略化する。

浮遊電圧源は、電界効果トランジスタを高抵抗で制御するための、及び２つのＭＯＳＦＥＴトランジスタのゲート容量を充電するための制御電流を生成するために設置することができる。高められた活性化電流を短時間流すだけでＴ１とＴ２のゲートまで充電される。それによってトランジスタＴ１とＴ２は迅速に導通状態に切り替えられる。

制御ユニットは、別のＭＯＳＦＥＴトランジスタのスイッチング状態を記憶するために設置することができる。制御ユニットは最も単純な場合フリップフロップであってよく、これはアナログスイッチのスイッチング状態を記憶する。これは容易な双方向スイッチングを可能にする。

別のＭＯＳＦＥＴトランジスタは、浮遊電圧源のゲート制御電流を制御ユニットに記憶されたスイッチング状態に応じて切り替えるために設置することができる。簡単な双方向スイッチングがこれを許可する。

２つのＭＯＳＦＥＴトランジスタはＮチャネルタイプであってよく、及び浮遊電圧源はその負電位を用いて２つのＭＯＳＦＥＴトランジスタの一方のドレイン端子に接続することができ、又は２つのＭＯＳＦＥＴトランジスタはＰチャネルタイプであってよく、及び浮遊電圧源はその正電位を用いて２つのＭＯＳＦＥＴトランジスタの一方のドレイン端子に接続することができる。この態様において、回路は容易にトランジスタの両タイプに対して実現することができる。

２つのＭＯＳＦＥＴトランジスタがＮチャネルタイプである場合、別のＭＯＳＦＥＴトランジスタはＰチャネルタイプであってよく、又はその場合、２つのＭＯＳＦＥＴトランジスタがＰチャネルタイプである場合、別のＭＯＳＦＥＴトランジスタはＮチャネルタイプであってよい。この態様において回路は容易にトランジスタの両タイプに対して実現することができる。

本発明に基づくマルチプレクサは、前述のような少なくとも２つの双方向ＭＯＳＦＥＴスイッチを含み、その場合、電位分離部と浮遊電圧源は全ての双方向ＭＯＳＦＥＴスイッチに対して共通に設けられる。本発明に基づくマルチプレクサは、交流信号に対しても回路トポロジーに対する僅かな制御電流で十分に制御可能であり、これは特にスイッチングマトリクスに対するマルチプレクサにおける高いスケーラビリティを可能にする利点を持つ。

本発明を以下実施例において添付の図面に基づいて詳細に説明する。

従来技術による双方向ＭＯＳＦＥＴスイッチを示す。 従来技術による光起電性に生成される制御電流を有する双方向ＭＯＳＦＥＴスイッチを示す。 本発明の一実施例に基づく双方向ＭＯＳＦＥＴスイッチを示す。 本発明の一実施例に基づくマルチプレクサを示す。 本発明の一実施例に基づく保護回路を有する双方向ＭＯＳＦＥＴスイッチを示す。 本発明の一実施例に基づく、図３との比較において補完的トランジスタを有する双方向ＭＯＳＦＥＴスイッチを示す。

（実施例１）
図３は双方向ＭＯＳＦＥＴスイッチ、詳しく言えば２つのＭＯＳＦＥＴトランジスタＴ１とＴ２によって構成される回路トポロジーの第１の実施例を示す。２つの双方向ＭＯＳＦＥＴトランジスタＴ１とＴ２はそのソース端子Ｓとゲート端子Ｇによって互いに接続され、いわば事実上の双方向スイッチング素子を意味する。通常のゲート・ソース抵抗は低い「ピンチオフ」電圧を有する電界効果トランジスタＴ３によって置き換えられる。電界効果トランジスタＴ３はそのゲート端子とそのソース端子を用いて２つのＭＯＳＦＥＴトランジスタＴ１とＴ２のソースに接続される。ドレイン端子は２つのＭＯＳＦＥＴトランジスタＴ１とＴ２のゲートに接続される。

制御電流が流れない場合、電界効果トランジスタＴ３は、ゲート端子がＴ１とＴ２のソース端子に接続される相対的に低抵抗の接続を意味する。すなわちゲートが放電された場合、２つのトランジスタＴ１とＴ２は非導通状態に切り替えられる。制御電流を小さく維持するために通常使用される高抵抗の抵抗器は、Ｔ１とＴ２の寄生容量と共にＲＣ素子を構成するので、交流信号を接続する場合に欠点を現すと考えられる。これは、Ｓにおける急速な電位シフトの際にＧにおける電位を最早Ｓによって補整することができないことによって、Ｔ１とＴ２の漏洩電流挙動に不利な影響を及ぼすと考えられる。これは、発生する電圧Ｖｇｓによって、場合によりＴ１とＴ２が既に若干の導通状態になることをもたらす可能性がある。さらに、高抵抗の抵抗器はＴ１とＴ２の緩慢な非活性化時間をもたらす。

上記の欠点は電界効果トランジスタＴ３の使用によって回避される。信号電圧の極性に基づいて、Ｔ１とＴ２の２つの「ボディ」ダイオードの一方は導通するが、しかし２つのトランジスタＴ１とＴ２の一方は常に遮断方向に切り替えられ、これはスイッチが極性に拘わらず非導通状態になることをもたらす。

さらに本発明に基づく回路トポロジーは、２つのトランジスタＴ１とＴ２を導通状態に切り替えるための別の回路部分によって構成される。「浮遊」電圧源Ｖ１は、二次的に回路の入力部Ａにガルバニック的に接続される。浮遊電圧源Ｖ１は、最も単純な場合、スイッチング状態メモリとしてのフリップフロップである制御ユニット又は制御部Ｃ１に対する電圧供給部を意味する。さらに入力部ＡにトランジスタＴ１のドレイン端子が接続される。トランジスタＴ２のドレイン端子は回路の出力部Ｂに接続される。

制御ユニットＣ１の入力部は、中に電位分離部Ｉ１が設けられた制御配線又は回路の制御バスＤに接続される。制御ユニットＣ１の出力は別のＭＯＳＦＥＴスイッチングトランジスタＴ４を制御する。Ｄが制御バスである場合、制御ユニットＣ１においてＴ４に対する制御信号のデコーディングも行われる。Ｔ４が導通状態に切り替えられた場合、電圧源Ｖ１は制御電流をＴ４を介して電界効果トランジスタＴ３へ移動させる。この制御電流は、電界効果トランジスタＴ３が飽和し、次に高抵抗の定電流源の役を演じることにより、電界効果トランジスタＴ３によって制限される。活性化時点に短時間だけＴ１とＴ２のゲートまで充電されることによって、電界効果トランジスタＴ３によって調整される定電流よりも大きな活性化電流が流れる。電位分離部Ｉ１は、制御電流がＶ１、Ｔ４、Ｔ３及びＴ１の回路のみに流れる結果をもたらす。

したがってトランジスタＴ１とＴ２は迅速に導通状態に切り替えられる。このことと、管理して制限される制御電流とは、Ｔ１とＴ２の制御電流電力損失とスイッチング電力損失とを小さく維持するという、この回路の利点を意味する。Ｔ１の「ボディ」ダイオードを介して、制御電流はＴ１の非活性化状態においても常に電圧源Ｖ１へ還流することができ、それによってＴ１とＴ２は常にＳにおける電位に関わりなく制御電流によって制御される。
この回路トポロジーの別の利点は、制御電流が浮遊電圧源Ｖ１からＶ１、Ｔ４、Ｔ３及びＴ１の回路のみを流れることが可能で、且つ端子Ａ又はＢを介して流れることができず、したがって端子Ａ及びＢの外部では信号電流に重ならないという事実である。

ここに述べた回路の全ての部品は、信号電圧の高さを考慮して、接触危険性のある電圧に対し、制御出力に対する安全上重要な絶縁よりもはるかに容易に実現できる十分に高い機能絶縁性を持たなければならない。図３においてトランジスタＴ１とＴ２は通常のブロッキングＮチャネルＭＯＳＦＥＴトランジスタとして形成され、その一方でトランジスタＴ４は通常のブロッキングＰチャネルＭＯＳＦＥＴトランジスタとして形成される。

（実施例２）
図４にマルチプレクサとしての、ここでは１：２マルチプレクサとしての回路トポロジーを示す。対応して、入力部Ａに並列に接続されて、且つ２つの出力部ＢとＢ１が生成される図３に基づく２つの双方向ＭＯＳＦＥＴスイッチが設けられる。

有利な態様において、電位分離部Ｉ１は２つの制御部Ｃ１とＣ２に対して、及び電圧源Ｖ１、例えばＤＣ／ＤＣコンバータに対して中央に実装される。これは、空間距離と沿面距離、絶縁、部品数、及びパッキング密度の要求を考慮すれば大きな技術的簡略化を意味する。これは特に、例えば１：１０００マルチプレクサのように大量の個別スイッチを有するマルチプレクサに対する事例である。

制御配線Ｄと供給電圧Ｖ１は、回路基板の領域の中央外部に、信号電圧の配線領域から切り離して信号電圧から絶縁される。「スイッチング領域」の内部は、端子Ａとのガルバニック的接続によって同一の電圧を、もしくはＶ１の二次側電圧によってＡにおける信号電圧に対して異なる電位のみを持ち、したがってＡに対する絶縁要求は極めて僅かである。これは、制御電子機器ＣへのＡにおける電位の電圧重畳を発生させないので、このようなスイッチングマトリクスのパッキング密度を高め、もしくはスイッチングマトリクスを機能的により安全にする。

Ｔ１とＴ２のゲートを最早直接制御する必要がないので、Ｄにおける回路の制御部に対する必要電力は僅かでよい。したがって技術的な仕様は簡略化され、且つ制御電力を減少させることができる。

電位分離部Ｉ１は、制御電流がＶ１、Ｔ４、Ｔ３及びＴ１の回路のみに流れる結果をもたらす。したがって、マルチプレクサアセンブリにおいて電位分離部を個別スイッチのそれぞれに対して取り付ける必要はなく（極端な場合、マルチプレクサに対し１個のみでよい）、及びＤにおける制御電流は電位分離部によって損失が僅かしか生じない高抵抗の入力部を移動するのみでよいので、信号電力は僅かでよい。

（実施例３）
図５に示すように、本発明に基づく回路トポロジーは、電流を制限する抵抗器と電流を制限するダイオードとの通常の保護回路を容易に補完することができる。このような回路は図４に基づくマルチプレクサにおいて使用することもできる。詳細には、ツェナーダイオードＺ１がソースＳとゲートＧの間に接続され、及び抵抗器Ｒ１がソースと電界効果トランジスタＴ３の間に接続され、及び抵抗器Ｒ２が別のＭＯＳＦＥＴトランジスタＴ４と電界効果トランジスタＴ３もしくはゲートＧとの間に接続される。

（実施例４）
本発明に基づく回路トポロジーは、市販のＮチャネルまたはＰチャネルのＭＯＳＦＥＴトランジスタをスイッチングトランジスタＴ１及びＴ２として使用することができるが、その場合、電力トランジスタもしくは高電圧トランジスタ又は高周波トランジスタであってもよい。図６に、図３との比較において補完的なトランジスタ選択を示す。この種の回路は図４に基づくマルチプレクサにおいて使用することもできる。

Ａ 入力部
Ｂ 出力部
Ｂ１ 出力部
Ｃ 制御電子機器
Ｃ１ 制御ユニット
Ｃ２ 制御ユニット
Ｄ 制御入力部
Ｄ１ フォトダイオード
Ｇ ゲート
Ｉ１ 電位分離部
ＬＥＤ１ 発光ダイオード
Ｒ１ 抵抗器
Ｒ２ 抵抗器
Ｓ ソース
Ｔ１ ＭＯＳＦＥＴトランジスタ
Ｔ１．１ ＭＯＳＦＥＴトランジスタ
Ｔ２ ＭＯＳＦＥＴトランジスタ
Ｔ２．１ ＭＯＳＦＥＴトランジスタ
Ｔ３ 電界効果トランジスタ
Ｔ３．１ 電界効果トランジスタ
Ｔ４ ＭＯＳＦＥＴトランジスタ
Ｔ４．１ ＭＯＳＦＥＴトランジスタ
Ｖ１ 浮遊電圧源
Ｖｇｓ ゲート電圧
Ｚ１ ツェナーダイオード

Claims (11)

1. 双方向ＭＯＳＦＥＴスイッチであって、
   入力部（Ａ）と出力部（Ｂ）と、そのソース端子及びゲート端子によって互いに接続される２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）とを備え、前記入力部（Ａ）と前記出力部（Ｂ）はそれぞれ前記２つの双方向ＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）のそれぞれのドレイン端子に接続され、
   制御ユニット（Ｃ１）に接続されて電位分離部（Ｉ１）を用いてガルバニック的に絶縁される制御入力部（Ｄ）を備え、前記制御ユニット（Ｃ１）は別のＭＯＳＦＥＴトランジスタ（Ｔ４）を介して電界効果トランジスタ（Ｔ３）に対する制御電流を切り替えるために設置され、前記電界効果トランジスタ（Ｔ３）は前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）を切り替えるため、制御電流によって前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）におけるゲート（Ｇ）とソースの（Ｓ）間にゲート電圧Ｖｇｓを生成させるために設置され、及び、前記入力部（Ａ）とガルバニック的に接続されて、且つ前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）に対するゲート電流を生成するために設置される浮遊電圧源（Ｖ１）を備える、双方向ＭＯＳＦＥＴスイッチ。
2. 前記電界効果トランジスタ（Ｔ３）は、前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）を接続するため、電流飽和及びそれによって引き起こされる高抵抗状態によって制御電流をゲート・ソース電圧に変化させるために設置される、請求項１に記載の双方向ＭＯＳＦＥＴスイッチ。
3. 前記電界効果トランジスタ（Ｔ３）は制御電流が流れない状態において、前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）を非活性化するために、前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）のゲートを低抵抗において前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）のソースに接続するために設置される、請求項１又は２記載の双方向ＭＯＳＦＥＴスイッチ。
4. 前記浮遊電圧源（Ｖ１）は前記２つのＭＯＳＦＥＴランジスタ（Ｔ１、Ｔ２）の２つのドレイン電極の一方にガルバニック的に接続される、請求項１〜３の何れか記載の双方向ＭＯＳＦＥＴスイッチ。
5. 前記浮遊電圧源（Ｖ１）は前記制御ユニット（Ｃ１）に対する電圧供給源及び／又は電流供給源である、請求項１〜４の何れか記載の双方向ＭＯＳＦＥＴスイッチ。
6. 前記浮遊電圧源（Ｖ１）は、前記電界効果トランジスタ（Ｔ３）を高抵抗において制御するために、及び前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）のゲート容量を充電するための制御電流を生成するために設置される、請求項１〜５の何れか記載の双方向ＭＯＳＦＥＴスイッチ。
7. 前記制御ユニット（Ｃ１）は、前記別のＭＯＳＦＥＴトランジスタ（Ｔ４）のスイッチング状態をデコーディングするために、及び記憶するために設置される、請求項１〜６の何れか記載の双方向ＭＯＳＦＥＴスイッチ。
8. 前記別のＭＯＳＦＥＴトランジスタ（Ｔ４）は、前記浮遊電圧源（Ｖ１）のゲート制御電流を前記制御ユニット（Ｃ１）に記憶されたスイッチング状態に応じて切り替えるために設置される、請求項１〜７の何れか記載の双方向ＭＯＳＦＥＴスイッチ。
9. 前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）はＮチャネルタイプであり、及び前記浮遊電圧源（Ｖ１）はその負電位を用いて前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）の一方のドレイン端子に接続され、又はその場合、前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）はＰチャネルタイプであり、及び前記浮遊電圧源（Ｖ１）はその正電位を用いて前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）の一方のドレイン端子に接続される、請求項１〜８の何れか記載の双方向ＭＯＳＦＥＴスイッチ。
10. 前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）がＮチャネルタイプである場合、前記別のＭＯＳＦＥＴトランジスタ（Ｔ４）はＰチャネルタイプであり、又はその場合、前記２つのＭＯＳＦＥＴトランジスタ（Ｔ１、Ｔ２）がＰチャネルタイプである場合、前記別のＭＯＳＦＥＴトランジスタ（Ｔ４）はＮチャネルタイプである、請求項１〜９の何れか記載の双方向ＭＯＳＦＥＴスイッチ。
11. マルチプレクサであって、
    １つの電位分離部（Ｉ１）と１つの浮遊電圧源（Ｖ１）とが全ての双方向ＭＯＳＦＥＴスイッチに対して共通に設けられる、請求項１〜１０の何れか記載の少なくとも２つの双方向ＭＯＳＦＥＴスイッチを有する、マルチプレクサ。

Images