JP2017088964A - スパッタ装置及びスパッタ方法 - Google Patents
スパッタ装置及びスパッタ方法 Download PDFInfo
- Publication number
- JP2017088964A JP2017088964A JP2015221437A JP2015221437A JP2017088964A JP 2017088964 A JP2017088964 A JP 2017088964A JP 2015221437 A JP2015221437 A JP 2015221437A JP 2015221437 A JP2015221437 A JP 2015221437A JP 2017088964 A JP2017088964 A JP 2017088964A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plasma
- target material
- plasma potential
- vacuum chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Plasma Technology (AREA)
- Physical Vapour Deposition (AREA)
Abstract
【課題】 高品質の膜を安定して成膜することが可能なスパッタ装置及びスパッタ方法を提供する。【解決手段】 基板5から基板用直流電源22に流れる電流を計測する電流モニタ23と、電流モニタで計測した電流と電圧とのプロファイルからプラズマ電位を演算する演算器31と、演算器で演算したプラズマ電位に基づいて、バイアス電圧を制御する制御器32とを備える。【選択図】図1
Description
本発明は、半導体ウエハなどの基板に対する成膜を行う、スパッタ装置及びスパッタ方法に関する。
半導体デバイスの製造において、基板上に金属又は酸化物などの薄膜を形成し、これを所望のパターンに形成して、電極及び配線の他、抵抗、又はキャパシタなどを形成している。近年、例えばデバイスの使用環境がより高温になり、デバイスを保護するパッシベーション薄膜に対してより高密度化が求められるなど、高密度あるいは結晶性の高い薄膜の形成技術への必要性が高まっている。
従来、このような高密度及び高配向の薄膜を形成する成膜手段の一つとして、基板に負の電圧を印加しながらスパッタを行う、いわゆるバイアススパッタ法が知られている。
このバイアススパッタ法は、スパッタ成膜において、基板を支持する電極をカソード電極に対向配置すると共に、この基板側電極に負のバイアス電圧を印加した状態でスパッタを行う方法である。このバイアススパッタ法によれば、基板に印加された負のバイアスによって、基板に対してイオンの衝突を発生させ、この衝突による打ち込み効果により、密度の高い薄膜を形成することができる。また、バイアススパッタ法において、薄膜の品質を一定とするために、イオンの打ち込みエネルギーが一定となる様にバイアス電圧を適切に設定する必要がある。
しかしながら、成膜を続けるうちに、装置内壁へ絶縁膜などが付着すると、プラズマと装置内壁との荷電粒子の電荷のやり取りが変化し、プラズマの状態すなわち電位が変化し、入射イオンエネルギー=(プラズマ電位)−(基板電位)、が変化してしまうため、薄膜の品質が変化してしまい安定生産が難しいという問題がある。
このような問題を解決する為の、バイアススパッタの制御方法として、プラズマの発光分光を用いる方法がある(例えば、特許文献1参照)。
そこで、図6を主として参照しながら、従来の、プラズマの発光分光を用いる方法について説明する。
ここに、図6は、従来の、プラズマの発光分光を用いるバイアススパッタ装置の概略断面図である。
真空チャンバー101は、バルブ103を介して接続された真空ポンプ102で排気することによって、真空状態への減圧を行うことができる。
ガス供給源104は、スパッタに必要なガスを真空チャンバー101へ一定速度で供給することができる。バルブ103はその開閉率を変化させることで、真空チャンバー101内の真空度を所望のガス圧力に制御することができる。真空チャンバー101内には、ターゲット材109が配置されている。バッキングプレート110は、絶縁シール112によってチャンバー101から絶縁かつ真空にシールされており、ターゲット材109を支持している。RF電源124は、バッキングプレート110に電気的に接続され、バッキングプレート110を介してターゲット材109に電力を印加することにより、真空チャンバー101内にプラズマを発生させることができる。マグネット113及びヨーク114は、バッキングプレート110の裏面に配置され、ターゲット材109の表面に磁場を発生させることができる。真空チャンバー101の内には、基板105が配置されている。基板ホルダー106は基板105の下部に配置され、基板105を支持すると共に、基板105との接触面で電気的に導通をとっている。DC電源122は、基板ホルダー106に電気的に接続されている。DC電源122は、DC電源122に接続された基板ホルダー106及び基板105を、アース電位に対して負の電位に設定することが出来る。真空チャンバー101の側壁にはビューポート108が設置され、真空チャンバー101の内部に発生したプラズマの発光を観察することができる。ビューポート108の近傍には発光分光モニタ125が設置され、プラズマの発光スペクトルを観測することができる。
真空チャンバー101内に発生させたプラズマによってターゲット材109がスパッタリングされて飛び出し、基板105に到達して薄膜が堆積する。同時に、負の電位に設定された基板105にプラズマのイオンが引き寄せられて衝突し、衝突による打ち込み効果によって高密度な薄膜が形成される。プラズマの状態が変化した場合、発光分光モニタ125による発光スペクトルの変化が観測され、予め実験で得た、発光スペクトルと薄膜の品質との相関関係に基づいてDC電源122の設定値を変化させることで、薄膜の品質の変動を防いでいる。
また、探針を用いたプラズマポテンシャルの計測及びバイアスの制御方法として、特許文献2がある。
そこで、図7は、従来の、探針を用いるバイアススパッタ装置の概略断面図である。なお、図6と同じ部分又は図6に相当する部分には同じ符号を付し、一部の説明を省略する。真空チャンバー101の側壁には探針111が設置されている。また、探針111は、順に、I−V測定器126と、演算器131と、制御器132とに電気的に接続されている。また、制御器132はDC電源122に接続されている。I−V測定器126により、プラズマに接する探針111のI−V特性を計測し、演算器131により探針111の位置でのプラズマ電位を算出することができる。演算器131で算出されたプラズマ電位を基に、制御器132により、成膜開始初期からのプラズマ電位のズレを考慮して、入射イオンエネルギー=(プラズマ電位)−(基板電位)が一定となるように、DC電源122の設定値を変化させることで、薄膜の品質の変動を防いでいる。
しかしながら、上述された第一の従来のスパッタ装置(図6参照)については、プラズマ電位を直接計測できないため、予め得た、プラズマの発光スペクトルと薄膜の品質との相関から、ズレが生じた場合には対応できない。すなわち、成膜が長時間になると、ビューポート108へ膜が付着するため、発光モニタ125で計測される発光スペクトルの形状が変化してしまい、プラズマの状態を正しく把握できず、その結果、薄膜の品質が確保できない。
さらに、上述された第二の従来のスパッタ装置(図7参照)についても、成膜が長時間になると、探針111に膜が堆積し、多くの場合、付着した膜は絶縁物である為、プラズマとの導通が取れなくなり、プラズマ電位を正しく計測できなくなる。その為、生産を中断して真空チャンバーを大気開放して、探針111に付着した堆積物を除去する必要があり、その場合、生産効率が落ちてしまう。
本発明は、上述された従来の課題を考慮し、高品質の膜を安定して成膜することが可能なスパッタ装置及びスパッタ方法を提供することを目的とする。
前記目的を達成するために、本発明は以下のように構成する。
本発明の1つの態様にかかるスパッタ装置は、真空チャンバーと、
前記真空チャンバー内でターゲット材を支持するターゲット材用支持部材と、
前記真空チャンバー内で前記ターゲット材用支持部材と対向して配置されかつ基板を支持する基板用支持部材と、
前記ターゲット材と接続されたターゲット材用電源と、
前記基板に接続された基板用直流電源とを備えて、前記真空チャンバー内でプラズマを生成して、前記基板用直流電源によりバイアス電圧を印加した前記基板上に薄膜を形成するバイアススパッタ装置であって、
前記基板から前記基板用直流電源に流れる電流を計測する電流モニタと、
前記電流モニタで計測した前記電流と電圧とのプロファイルからプラズマ電位を演算する演算器と、
前記演算器で演算した前記プラズマ電位に基づいて、前記バイアス電圧を制御する制御器と、
を備える、スパッタ装置を提供する。
前記真空チャンバー内でターゲット材を支持するターゲット材用支持部材と、
前記真空チャンバー内で前記ターゲット材用支持部材と対向して配置されかつ基板を支持する基板用支持部材と、
前記ターゲット材と接続されたターゲット材用電源と、
前記基板に接続された基板用直流電源とを備えて、前記真空チャンバー内でプラズマを生成して、前記基板用直流電源によりバイアス電圧を印加した前記基板上に薄膜を形成するバイアススパッタ装置であって、
前記基板から前記基板用直流電源に流れる電流を計測する電流モニタと、
前記電流モニタで計測した前記電流と電圧とのプロファイルからプラズマ電位を演算する演算器と、
前記演算器で演算した前記プラズマ電位に基づいて、前記バイアス電圧を制御する制御器と、
を備える、スパッタ装置を提供する。
本発明の別の態様にかかるスパッタ方法は、前記スパッタ装置を利用するスパッタ方法であって、
前記演算器で、前記基板用直流電源の電圧を正負に掃印して、前記基板から前記基板用直流電源に流れる電流を計測したI−V特性から、前記プラズマ電位を演算して取得するプラズマ電位取得ステップと、
前記制御器で、前記演算器で演算して取得した前記プラズマ電位に基づいてバイアス電圧を設定して前記バイアス電圧を制御するバイアス制御ステップと、
を備える、スパッタ方法を提供する。
前記演算器で、前記基板用直流電源の電圧を正負に掃印して、前記基板から前記基板用直流電源に流れる電流を計測したI−V特性から、前記プラズマ電位を演算して取得するプラズマ電位取得ステップと、
前記制御器で、前記演算器で演算して取得した前記プラズマ電位に基づいてバイアス電圧を設定して前記バイアス電圧を制御するバイアス制御ステップと、
を備える、スパッタ方法を提供する。
また、本発明のさらに別の態様にかかるスパッタ方法は、前記スパッタ装置を利用するスパッタ方法であって、
前記演算器で、前記基板用直流電源の電圧を正負に掃印して、前記基板から前記基板用直流電源に流れる電流を計測したI−V特性から、前記プラズマ電位を演算して取得するプラズマ電位取得ステップと、
前記制御器で、前記プラズマ電位取得ステップで演算して取得した前記プラズマ電位に基づいてバイアス電圧を設定し、前記バイアス電圧を、前記電流が一定となるように制御するバイアス制御ステップと、
前記演算器による前記プラズマ電位取得と前記制御器による前記電流一定制御とを繰り返すステップとを備える、
スパッタ方法を提供する。
前記演算器で、前記基板用直流電源の電圧を正負に掃印して、前記基板から前記基板用直流電源に流れる電流を計測したI−V特性から、前記プラズマ電位を演算して取得するプラズマ電位取得ステップと、
前記制御器で、前記プラズマ電位取得ステップで演算して取得した前記プラズマ電位に基づいてバイアス電圧を設定し、前記バイアス電圧を、前記電流が一定となるように制御するバイアス制御ステップと、
前記演算器による前記プラズマ電位取得と前記制御器による前記電流一定制御とを繰り返すステップとを備える、
スパッタ方法を提供する。
本発明の前記態様によって、プラズマ電位の取得に基づいてバイアス電圧が制御されるので、基板への荷電粒子の入射エネルギーが一定に保たれてバイアス効果が安定化する。長時間成膜して膜が基板に付着しても、必要なタイミングで、プラズマ電位を正確に取得することが可能となり、生産における、成膜中、成膜する基板毎、スパッタ装置のメンテナンス毎などのプラズマ状態の変動に追随して制御が可能であり、高品質の膜を安定して成膜することが可能となる。
以下、図面を参照しながら、本発明における実施の形態について詳細に説明する。
(第1実施形態)
始めに、図1を主として参照しながら、第1実施形態のスパッタ装置の構成について説明する。
始めに、図1を主として参照しながら、第1実施形態のスパッタ装置の構成について説明する。
ここに、図1は本発明における第1実施形態のスパッタ装置の概略断面図である。スパッタ装置は、真空チャンバー1と、ターゲット材9を支持するターゲット材用支持部材10と、ターゲット材用支持部材10と対向して配置されかつ基板5を支持する基板用支持部材6と、ターゲット材用電源24と、基板用直流電源22とを備えて、真空チャンバー1内でプラズマPを生成してバイアス電圧を印加した基板5上に薄膜を形成する。
真空チャンバー1は、バルブ3を介して接続された真空ポンプ2で排気することによって、真空状態への減圧を行うことができる。
ガス供給源4は、スパッタに必要なガスを真空チャンバー1へ一定速度で供給することができる。ガス供給源4で供給するガスは、例えばアルゴンなど希ガスの他、酸素又は窒素など、薄膜形成すべき目的の材料と反応性を有するガスなどが選択できる。
バルブ3は、その開閉率を変化させることで、真空チャンバー1内の真空度を所望のガス圧力に制御することができる。
図1において、真空チャンバー1の下部内には、ターゲット材用支持部材の一例としてのバッキングプレート10で支持されたターゲット材9が配置されている。ターゲット材9は、任意のスパッタ材料であるが、例えば金属材料又はセラミックなどの無機材料である。
バッキングプレート10は、導電性を有し、絶縁シール12によってチャンバー1から絶縁かつ真空にシールされており、ターゲット材9を支持している。ターゲット材用電源の一例としてのRF電源24は、バッキングプレート10に電気的に接続され、バッキングプレート10を介してターゲット材9に電力を印加することができる。
マグネット13及びヨーク14は、バッキングプレート10の裏面でかつチャンバー1の外側に配置され、ターゲット材9の表面に磁場を発生させることができる。
図1において、真空チャンバー1の上部内には、基板用支持部材の一例としての基板ホルダー6で支持された基板5が配置されている。基板ホルダー6は、導電性を有して、基板5の下部に配置され、基板5を支持すると共に、基板5との接触面で電気的に導通をとっている。
基板用直流電源の一例としてのDC電源22は、基板ホルダー6に電気的に接続されている。DC電源22は、DC電源22に接続された基板ホルダー6及び基板5を、アース電位に対して任意の電位に設定することが出来る。
電流計23は、電流モニタの一例として機能し、基板ホルダー6とDC電源22との間に設置され、基板ホルダー6からDC電源22に流れる電流を計測し、電流値を出力することが出来る。
演算器31は、DC電源22と電流計23の測定値の出力側とにそれぞれ接続され、電圧と電流との数値を基に、プラズマ電位を算出することが出来る。
制御器32は、演算器31の出力側と、DC電源22の入力側とに接続され、プラズマ電位に基づいて、DC電源22へ指示を出して、DC電源22によるバイアス電圧を制御することができる。
制御装置100は、真空ポンプ2と、ガス供給源4と、DC電源22と、RF電源24と、演算器31と、制御器32とにそれぞれ接続されて、それぞれの動作を制御して、全体として、以下のスパッタ方法を実施可能に制御している。特に、制御装置100は、プラズマ電位取得ステップと、バイアス制御ステップと、プラズマ電位取得ステップ及びバイアス制御ステップを繰り返し行う繰り返しステップとを実施するように制御している。
次に、第1実施形態のスパッタ装置の動作について説明するとともに、本発明の第1実施形態のスパッタ方法についても説明する。なお、スパッタ方法については、後述する他の第2実施形態についても同様である。
まず、真空チャンバー1のバッキングプレート10にターゲット材9をセットするとともに、基板ホルダー6に基板5を支持して、ターゲット材9の上方に基板5を水平にセットする。
続いて、真空ポンプ2を作動させて真空チャンバー1内が真空状態になるように減圧を行い、所定の真空度に到達した後、ガス供給源4からガスを導入し、所定のガス圧力となるようにゲートバルブ3の開度を調整する。
続いて、RF電源24によりターゲット材9に電力を印加し、真空チャンバー1内にプラズマPを発生させる。
続いて、DC電源22と電流計23とによってプラズマPの電流及び電圧特性、すなわちI−V特性を測定して、測定結果を演算器31に入力する。入力された測定結果に基づき、演算器31によってプラズマPの電位を算出する。
演算器31によるプラズマ電位の算出について、図2を用いて説明する。図2はプラズマPのI−V特性の概略図である。図2に示す、プラズマPの状態を示す電流及び電圧について説明する。なお、演算器31によるプラズマ電位の算出に用いない項目については、一部の説明を省略する。横軸の電圧は、DC電源22によって印加された電圧値であり、縦軸の電流は、電流計23によって検出された基板5とDC電源22との間に流れる電流値である。電流値は、基板5からDC電源22に電流が流れる方向をマイナスと定義している。すなわち、正イオンが基板5に入射する方向が負であり、逆に電子が基板5に入射する方向が正である。電圧を負に印加した場合、正イオンが基板5に入射する。電圧を負から正の方向に高くしていくと、正イオンの入射が減少すると共に電子の入射が増加していく。浮遊電位Vfにおいて、正イオンの入射と電子の入射とが釣り合い、電流値がゼロを示す。浮遊電位Vfよりプローブ電圧を高くしていくと、正イオン電流は減少し、やがて、基板5に到達するのは電子電流だけとなる。この境界の電圧を、プラズマ電位と呼ぶ。
以下、演算器31によるプラズマ電位の算出方法(プラズマ電位取得ステップ)を説明する。先ず、浮遊電位Vf以上の電圧範囲において、電流値の対数グラフをとる。次に、浮遊電位Vfから電流値の接線L1を取り、同じく印加した最大電圧側から接線L2をとる。この2本の接線L1,L2の交点をプラズマ電位Vsとして演算器31で算出する。以上の演算を、I−V測定を実施する毎に、演算器31で実行する。このようにして、演算器31において、演算器31で算出されたプラズマ電位Vsから、所望のイオン入射エネルギーΔVbiasを減じた値を、DC電源22に設定するバイアス電圧値Vbiasとし、このときの電流をバイアス電流値Ibiasとする。バイアス電圧値Vbiasは、制御器32でDC電源22に設定する。
続いて、バイアスの制御ステップとして、制御器32でDC電源22に設定したバイアス電圧値Vbiasを、バイアス電流値Ibiasが一定となるように、制御器32で制御しながら、所定の成膜時間になるまで保持した後、RF電源24による電力の印加を止めて、基板5上での成膜を完了する。
以下、プラズマ電位の取得ステップとバイアスの制御(バイアス電流値一定の制御)ステップとについて、図3を用いて具体的に説明する。図3は、基板へのバイアス印加のタイミングチャートである。
先ず、1枚目の基板において、図3の区間Aの段取り動作として、基板を真空チャンバー1にセットし、真空チャンバー1内でプラズマPを発生させる。
その後、図3の区間Bで、プラズマ電位取得ステップとして、DC電源22による電圧印加と電流計23による電流値計測に基づく演算器31によるプラズマ電位の演算を実施する。
その後、図3の区間Cで、バイアス制御ステップとして、演算結果に基づいて演算器31で求めた所定のバイアス電圧VbiasをDC電源22に制御器32で設定する。次いで、所定のバイアス電圧Vbias(1)を、バイアス電流Ibias(1)が一定となるように、制御器32で制御する電流値Ibias(1)一定制御動作を行って、1枚目の基板上に成膜する。
次の2枚目の基板へ成膜する場合、1枚目の基板と同様に、区間Aで、真空チャンバー1内の1枚目の基板を2枚目の基板と交換するなどの段取り動作を行う。
その後、区間Bで、プラズマ電位取得ステップとして、DC電源22による電圧印加と電流計23による電流値計測に基づく演算器31によるプラズマ電位の演算を実施する。このとき、1枚目の基板と2枚目の基板とでプラズマPの状態が変化している場合、区間Bでの波形が1枚目の基板の波形と異なり、1枚目の基板のプラズマ電位とは異なるプラズマ電位が演算で求められる。そこで、(イオン入射エネルギーΔVbias(2))=(プラズマ電位Vs)−(バイアス電位Vbias(2))が所定の値になるように、制御器32でバイアス電圧Vbias(2)を設定する。
その後、区間Cで、バイアス制御ステップとして、設定したバイアス電圧Vbias(2)に基づいて、制御器34で1枚目の基板と同様なバイアス制御のステップを実施して2枚目の基板上に成膜する。
3枚目以降の基板についても、同様のプラズマ電位取得ステップ及びバイアス制御ステップとを繰り返すことで、続けて、基板上に成膜することが可能である。
以上の第1実施形態によれば、基板5上に成膜される膜が絶縁体であっても、成膜毎に、基板5は膜が付着されていない状態でセットされるので、プラズマ電位を正確に取得することが可能である。よって、多数の基板を繰り返し成膜した場合に、真空チャンバー1内に膜が堆積してプラズマPとの電気的な接触が減少し、プラズマPの電位が上昇するなどした場合においても、この変化に合わせて、イオン入射エネルギーが一定となるように、バイアス電圧を設定することが可能であり、これにより、高品質の膜を、長期間安定して成膜することが可能となる。
(第2実施形態)
次に、図4を主として参照しながら、第2実施形態のスパッタ装置の構成について説明する。
次に、図4を主として参照しながら、第2実施形態のスパッタ装置の構成について説明する。
ここに、図4は、本発明における第2実施形態のスパッタ装置の概略断面図である。
図4に関しては、図1に示されている部分と同じ又は図1に相当する部分には同じ符号を付し、一部の説明を省略する。
図4においては、真空チャンバー1内でかつ基板5の背面(上方)に、ヒータ7が配置されている。ヒータ7にはヒータ電源21が接続され、ヒータ電源21からの電力印加によりヒータ7で基板5及び基板ホルダー6を加熱することができる。ヒータ7としては、基板5と導通していなければ、任意の方式のヒータで良いが、絶縁性が確保できる輻射加熱方式のヒータが望ましい。
なお、制御装置100は、第1実施形態と同様な装置の他に、ヒータ電源21にも接続されて、ヒータ電源21の動作を制御して、全体として、後述するスパッタ方法を実施可能に制御している。
基板5上に膜を厚く成膜する場合など、長時間連続して成膜を行う際には、成膜の途中でプラズマPの電位が変化して、成膜開始時に適正なバイアス電圧を設定したとしても、成膜終了時にはバイアス電圧が過剰又は不足してしまい、高品質な膜が得られないことがある。これを解決することが、この第2実施形態である。
第2実施形態におけるスパッタ方法として、プラズマ電位の取得ステップとバイアスの制御ステップとについて、図5を用いて説明する。図5は、本発明の第2実施形態の基板へのバイアス印加のタイミングチャートである。
まず、区間Aの段取り動作として、基板5を真空チャンバー1にセットした後、ヒータ7によって基板5及び基板ホルダー6を加熱して、基板5及び基板ホルダー6を所定の温度に保つ。その後、プラズマPを発生させる。
その後、1回目の区間Bで、DC電源22による電圧印加と電流計23による電流値計測に基づく演算器31によるプラズマ電位の取得を実施する。
その後、1回目の区間Cとして、制御器32で所定のバイアス電圧Vbiasに設定して、バイアス電圧Vbiasを、バイアス電流Ibiasが一定となるように、制御器32で制御する電流値Ibias一定制御動作を行って、基板5上に成膜する。
一定時間成膜した後、2回目の区間Bで、DC電源22による電圧印加と電流計23による電流値計測に基づくプラズマ電位の取得を実施する。1回目の区間Bの取得時からプラズマPの状態が変化している場合、2回目の区間Bの取得での波形が1回目の区間Bの波形と異なり、1回目の区間Bのプラズマ電位とは異なるプラズマ電位が取得される。そこで、(イオン入射エネルギーΔVbias(1−1))=(プラズマ電位Vs)−(バイアス電位Vbias(1−1))が所定の値になるように、制御器32でバイアス電圧Vbias(1−1)を設定する。
その後、2回目の区間Cとして、制御器32での電流値Ibias一定制御動作を行って、基板5上に成膜する。
以上の区間Bのプラズマ電位取得ステップと区間Cの電流値一定制御ステップとを繰り返して、所定の積算時間に達したところで、1枚目の基板への成膜を完了する。
次の2枚目の基板へ成膜する場合、区間Aで、真空チャンバー1内の1枚目の基板を2枚目の基板と交換するなどの段取り動作を行ったのち、同様の区間Bのプラズマ電位取得ステップと区間Cの電流値一定制御ステップとを所定の積算時間の間に繰り返すことで、続けて、2枚目の基板へ成膜することが可能である。
以上の第2実施形態によれば、基板5上に成膜される膜が絶縁体であっても、ヒータ7で加熱することによって、基板5と基板ホルダー6とに付着する膜は高温状態であるので、完全に絶縁体でなく、一定の導電性を持つ。このため、長時間連続して成膜を行う場合など膜が付着した状態でも、プラズマ電位の取得が可能である。よって、1枚の基板の成膜途中でプラズマ電位が変化してしまった場合においても、計測及び演算によるプラズマ電位の取得と、これに基づくバイアス電圧の制御とが可能となる。多数の基板を繰り返し成膜する場合に加えて、一枚の基板に長時間連続して成膜する場合においても、高品質の膜を、安定して成膜することが可能となる。
これらの第1及び第2実施形態によれば、バイアススパッタ装置において、演算器31での演算により取得されたプラズマ電位の取得に基づいてバイアス電圧が制御器32で制御されるので、基板5への荷電粒子の入射エネルギーが一定に保たれて、バイアス効果が安定化する。長時間成膜して膜が基板5に付着しても、必要なタイミングで、プラズマ電位を演算器31で取得することが可能となり、生産における成膜中、成膜する基板毎、又は、スパッタ装置のメンテナンス毎などのプラズマ状態の変動に追随して制御が可能であり、高品質の膜を安定して成膜することが可能となる。
なお、前記様々な実施形態又は変形例のうちの任意の実施形態又は変形例を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。また、実施形態同士の組み合わせ又は実施例同士の組み合わせ又は実施形態と実施例との組み合わせが可能であると共に、異なる実施形態又は実施例の中の特徴同士の組み合わせも可能である。
本発明におけるスパッタ装置及びスパッタ方法は、たとえば、高密度なパッシベーション薄膜を安定して形成することが可能であり、薄膜デバイスの製造において、バイアススパッタ装置及びバイアススパッタ方法に利用するために有用である。
1 真空チャンバー
2 ポンプ
3 ゲートバルブ
4 ガス供給源
5 基板
6 基板ホルダー
7 ヒータ
8 ビューポート
9 ターゲット材
10 バッキングプレート
11 探針
12 絶縁シール
13 マグネット
14 ヨーク
21 ヒータ電源
22 DC電源
23 電流計
24 RF電源
25 発光分光モニタ
26 I−V測定器
31 演算器
32 制御器
100 制御装置
P プラズマ
2 ポンプ
3 ゲートバルブ
4 ガス供給源
5 基板
6 基板ホルダー
7 ヒータ
8 ビューポート
9 ターゲット材
10 バッキングプレート
11 探針
12 絶縁シール
13 マグネット
14 ヨーク
21 ヒータ電源
22 DC電源
23 電流計
24 RF電源
25 発光分光モニタ
26 I−V測定器
31 演算器
32 制御器
100 制御装置
P プラズマ
Claims (6)
- 真空チャンバーと、
前記真空チャンバー内でターゲット材を支持するターゲット材用支持部材と、
前記真空チャンバー内で前記ターゲット材用支持部材と対向して配置されかつ基板を支持する基板用支持部材と、
前記ターゲット材と接続されたターゲット材用電源と、
前記基板に接続された基板用直流電源とを備えて、前記真空チャンバー内でプラズマを生成して、前記基板用直流電源によりバイアス電圧を印加した前記基板上に薄膜を形成するバイアススパッタ装置であって、
前記基板から前記基板用直流電源に流れる電流を計測する電流モニタと、
前記電流モニタで計測した前記電流と電圧とのプロファイルからプラズマ電位を演算する演算器と、
前記演算器で演算した前記プラズマ電位に基づいて、前記バイアス電圧を制御する制御器と、
を備える、スパッタ装置。 - 前記真空チャンバー内で、前記バイアス電圧を印加する前記基板の上方に配置されて前記基板と前記基板用支持部材とを加熱するヒータと、
前記ヒータに接続されて前記ヒータを加熱させるヒータ電源と、
を備える、請求項1に記載のスパッタ装置。 - 前記演算器は、前記基板用直流電源の電圧を正負に掃印して、前記基板から前記基板用直流電源に流れる電流を前記電流モニタで計測したI−V特性から、前記プラズマ電位を演算して取得し、
前記制御器は、前記演算器で演算して取得した前記プラズマ電位に基づいてバイアス電圧を設定して前記バイアス電圧を制御する、
請求項1又は2に記載のスパッタ装置。 - 前記演算器は、前記基板用直流電源の電圧を正負に掃印して、前記基板から前記基板用直流電源に流れる電流を計測したI−V特性から、前記プラズマ電位を演算して取得し、
前記制御器は、前記演算器で演算して取得した前記プラズマ電位に基づいてバイアス電圧を設定し、前記バイアス電圧を、前記電流が一定となるように制御し、
前記演算器による前記プラズマ電位取得と前記制御器による前記電流一定制御とを繰り返す、
請求項2に記載のスパッタ装置。 - 真空チャンバーと、
前記真空チャンバー内でターゲット材を支持するターゲット材用支持部材と、
前記真空チャンバー内で前記ターゲット材用支持部材と対向して配置されかつ基板を支持する基板用支持部材と、
前記ターゲット材と接続されたターゲット材用電源と、
前記基板に接続された基板用直流電源とを備えて、前記真空チャンバー内でプラズマを生成して、前記基板用直流電源によりバイアス電圧を印加した前記基板上に薄膜を形成するバイアススパッタ装置であって、
前記基板から前記基板用直流電源に流れる電流を計測する電流モニタと、
前記電流モニタで計測した前記電流と電圧とのプロファイルからプラズマ電位を演算する演算器と、
前記演算器で演算した前記プラズマ電位に基づいて、前記バイアス電圧を制御する制御器と、
を備える、スパッタ装置を利用するスパッタ方法であって、
前記演算器で、前記基板用直流電源の電圧を正負に掃印して、前記基板から前記基板用直流電源に流れる電流を計測したI−V特性から、前記プラズマ電位を演算して取得するプラズマ電位取得ステップと、
前記制御器で、前記演算器で演算して取得した前記プラズマ電位に基づいてバイアス電圧を設定して前記バイアス電圧を制御するバイアス制御ステップと、
を備える、スパッタ方法。 - 真空チャンバーと、
前記真空チャンバー内でターゲット材を支持するターゲット材用支持部材と、
前記真空チャンバー内で前記ターゲット材用支持部材と対向して配置されかつ基板を支持する基板用支持部材と、
前記ターゲット材と接続されたターゲット材用電源と、
前記基板に接続された基板用直流電源とを備えて、前記真空チャンバー内でプラズマを生成して、前記基板用直流電源によりバイアス電圧を印加した前記基板上に薄膜を形成するバイアススパッタ装置であって、
前記基板から前記基板用直流電源に流れる電流を計測する電流モニタと、
前記電流モニタで計測した前記電流と電圧とのプロファイルからプラズマ電位を演算する演算器と、
前記演算器で演算した前記プラズマ電位に基づいて、前記バイアス電圧を制御する制御器と、
を備える、スパッタ装置を利用するスパッタ方法であって、
前記演算器で、前記基板用直流電源の電圧を正負に掃印して、前記基板から前記基板用直流電源に流れる電流を計測したI−V特性から、前記プラズマ電位を演算して取得するプラズマ電位取得ステップと、
前記制御器で、前記プラズマ電位取得ステップで演算して取得した前記プラズマ電位に基づいてバイアス電圧を設定し、前記バイアス電圧を、前記電流が一定となるように制御するバイアス制御ステップと、
前記演算器による前記プラズマ電位取得と前記制御器による前記電流一定制御とを繰り返すステップとを備える、
スパッタ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015221437A JP2017088964A (ja) | 2015-11-11 | 2015-11-11 | スパッタ装置及びスパッタ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015221437A JP2017088964A (ja) | 2015-11-11 | 2015-11-11 | スパッタ装置及びスパッタ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017088964A true JP2017088964A (ja) | 2017-05-25 |
Family
ID=58767323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015221437A Pending JP2017088964A (ja) | 2015-11-11 | 2015-11-11 | スパッタ装置及びスパッタ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017088964A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS634066A (ja) * | 1986-06-25 | 1988-01-09 | Hitachi Ltd | バイアススパツタ装置 |
| JPH0472064A (ja) * | 1990-07-09 | 1992-03-06 | Seiko Epson Corp | プラズマ制御システム |
| JP2008182081A (ja) * | 2007-01-25 | 2008-08-07 | Hitachi High-Technologies Corp | プラズマ処理装置 |
| JP2012229490A (ja) * | 2012-07-12 | 2012-11-22 | Fujifilm Corp | 成膜方法 |
-
2015
- 2015-11-11 JP JP2015221437A patent/JP2017088964A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS634066A (ja) * | 1986-06-25 | 1988-01-09 | Hitachi Ltd | バイアススパツタ装置 |
| JPH0472064A (ja) * | 1990-07-09 | 1992-03-06 | Seiko Epson Corp | プラズマ制御システム |
| JP2008182081A (ja) * | 2007-01-25 | 2008-08-07 | Hitachi High-Technologies Corp | プラズマ処理装置 |
| JP2012229490A (ja) * | 2012-07-12 | 2012-11-22 | Fujifilm Corp | 成膜方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI835826B (zh) | 電漿處理裝置之控制方法及電漿處理裝置 | |
| US12402208B2 (en) | Substrate processing system and substrate processing method | |
| US9831064B2 (en) | Plasma processing apparatus | |
| US10896832B2 (en) | Substrate processing method and substrate processing apparatus | |
| TWI479539B (zh) | 沈積層之方法以及控制系統 | |
| US20220076921A1 (en) | Plasma processing apparatus and control method | |
| US20150000841A1 (en) | Plasma processing apparatus | |
| US11814718B2 (en) | Method for producing coated substrates | |
| JP2020205444A (ja) | プラズマ処理装置及び制御方法 | |
| WO2006107044A1 (ja) | プラズマ処理方法及び装置 | |
| JP2019528373A (ja) | 動的なマグネトロン制御による物理的気相堆積(pvd)のプラズマエネルギーの制御 | |
| JP2017520909A (ja) | 基板をエッチングする方法、デバイス構造をエッチングする方法及び処理装置 | |
| JP2021524670A (ja) | 空間分解ウエハ温度制御のための仮想センサ | |
| CN102822380B (zh) | 溅镀装置 | |
| TWI844155B (zh) | 用於使用無感測器rf阻抗匹配網路處理基板的方法與系統及具有儲存在其上的施行此方法的指令之非暫態電腦可讀取儲存媒體 | |
| JP2017088964A (ja) | スパッタ装置及びスパッタ方法 | |
| JP2023521643A (ja) | プラズマpvdプロセスのプロセス条件を監視するための方法、およびプラズマpvdプロセスを制御するための方法 | |
| US11094515B2 (en) | Sputtering apparatus and sputtering method | |
| KR101098327B1 (ko) | 플라즈마 장치 및 플라즈마 측정 장치 | |
| JP2016538427A (ja) | ガス供給を制御するための方法及びコントローラ | |
| KR20190056521A (ko) | 전자석을 구비한 스퍼터링 장치 | |
| CN112309817B (zh) | 等离子体处理装置和控制方法 | |
| JP6216222B2 (ja) | 酸化膜形成方法、ボロメータ素子製造方法 | |
| JP2013258054A (ja) | イオン化率計測方法および装置 | |
| TW202546888A (zh) | 具有偵測電漿性質用之原位電容式分壓器的基板處理系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190910 |