[go: up one dir, main page]

JP2017073470A - Capacitor - Google Patents

Capacitor Download PDF

Info

Publication number
JP2017073470A
JP2017073470A JP2015199648A JP2015199648A JP2017073470A JP 2017073470 A JP2017073470 A JP 2017073470A JP 2015199648 A JP2015199648 A JP 2015199648A JP 2015199648 A JP2015199648 A JP 2015199648A JP 2017073470 A JP2017073470 A JP 2017073470A
Authority
JP
Japan
Prior art keywords
capacitor
solid electrolyte
electrode
internal electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015199648A
Other languages
Japanese (ja)
Inventor
星児 一▲柳▼
Seiji Ichiyanagi
星児 一▲柳▼
村上 健二
Kenji Murakami
健二 村上
佐藤 元彦
Motohiko Sato
元彦 佐藤
山本 洋
Hiroshi Yamamoto
洋 山本
敬章 鶴見
Takaaki Tsurumi
敬章 鶴見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Storage Materials LLC
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Energy Storage Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd, Energy Storage Materials LLC filed Critical NGK Spark Plug Co Ltd
Priority to JP2015199648A priority Critical patent/JP2017073470A/en
Publication of JP2017073470A publication Critical patent/JP2017073470A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a capacitor to which a high voltage can be applied.SOLUTION: In a capacitor 1, the area of first and second internal electrode layers 9 and 11, which are floating electrodes, is 95% or more of the area of first and second principal faces 19 and 21 along the first and second internal electrode layers 9 and 11 (i.e. the area of surfaces of upside and downside solid electrolyte layers 3 and 7 of outermost layers of a base 17). This makes it difficult for a lithium ion to move across the first and second internal electrode layers 9 and 11, which are floating electrodes with a voltage applied between first and second external electrodes 13 and 15 of the capacitor 1. Thus, a voltage applied to the capacitor 1 is almost uniformly distributed to interfaces of the external electrodes 13 and 15 and the internal electrode layers 9 and 11. Therefore, the oxidizing/reducing reaction which tends to be caused at each electrode interface can be suppressed. As a result, a voltage applied to the capacitor 1 can be made higher.SELECTED DRAWING: Figure 2

Description

本発明は、電荷を蓄えたり放出したりするキャパシタ(コンデンサ)に関し、特にリチウムイオン伝導性を有する固体電解質を用いたキャパシタに関する。   The present invention relates to a capacitor (capacitor) that stores and discharges electric charge, and more particularly to a capacitor using a solid electrolyte having lithium ion conductivity.

従来、電解質材料を用いたキャパシタとしては、電解液を用いたものが知られているが、近年では、これとは別に、例えば、誘電体層の表面に一対の電極を設けた固体キャパシタが知られている。また、リチウムイオン伝導性を有する固体電解質層の表面に一対の電極を設けた固体キャパシタも知られている。   Conventionally, a capacitor using an electrolyte material is known as a capacitor using an electrolyte material. However, in recent years, for example, a solid capacitor having a pair of electrodes on the surface of a dielectric layer is known. It has been. A solid capacitor is also known in which a pair of electrodes is provided on the surface of a solid electrolyte layer having lithium ion conductivity.

この種の固体キャパシタとしては、固体電解質と電極(内部電極)とを交互に積層した積層構造のキャパシタ、すなわち、MLCC(Multi-Layer Ceramic Capacitor)構造の誘電体キャパシタ(いわゆる側面引き出しタイプの固体キャパシタ)に関する技術が開示されている(特許文献1〜4参照)。   As this type of solid capacitor, a capacitor having a laminated structure in which solid electrolytes and electrodes (internal electrodes) are alternately laminated, that is, a dielectric capacitor having a MLCC (Multi-Layer Ceramic Capacitor) structure (so-called side-drawing type solid capacitor) ) Is disclosed (see Patent Documents 1 to 4).

これらのMLCC構造の固体キャパシタでは、各内部電極は固体キャパシタの外側の一対の側面に形成された各外部電極とそれぞれ電気的に接続される。つまり、一方の内部電極は一方の外部電極に接続され、他方の内部電極は他方の外部電極と接続される。なお、例えば1層の誘電体層等の両側に一対の電極が設けられた1層の構造(キャパシタ部)が複数層配置されたキャパシタでは、各キャパシタ部は並列に接続される。   In these MLCC structure solid capacitors, each internal electrode is electrically connected to each external electrode formed on a pair of side surfaces outside the solid capacitor. That is, one internal electrode is connected to one external electrode, and the other internal electrode is connected to the other external electrode. For example, in a capacitor in which a single layer structure (capacitor portion) in which a pair of electrodes are provided on both sides of a single dielectric layer or the like is disposed in a plurality of layers, the capacitor portions are connected in parallel.

また、例えば下記特許文献1には、各キャパシタ部の積層ずれによる耐電圧低下を防ぐために、キャパシタ内にフロート電極を配置する技術が開示されている。
さらに、下記特許文献2、3には、誘電体キャパシタにおいて、内部電極の端部に電界が集中して絶縁破壊が生ずることを防ぐために、キャパシタ内にフロート電極を配置させてキャパシタの耐電圧を向上させる技術が開示されている。
Further, for example, Patent Document 1 below discloses a technique for disposing a float electrode in a capacitor in order to prevent a withstand voltage drop due to stacking deviation of each capacitor portion.
Further, in Patent Documents 2 and 3 below, in a dielectric capacitor, in order to prevent an electric field from concentrating on an end portion of the internal electrode and causing dielectric breakdown, a float electrode is disposed in the capacitor to increase the withstand voltage of the capacitor. Techniques for improving are disclosed.

なお、下記特許文献4には、電極間に固体電解質を用いた固体電解質キャパシタ(ここでは電気2重層キャパシタ)の基本構造や特性が開示されている。   Patent Document 4 below discloses the basic structure and characteristics of a solid electrolyte capacitor (here, an electric double layer capacitor) using a solid electrolyte between electrodes.

特開平07−135124号公報JP 07-135124 A 特開平01−220421号公報Japanese Patent Laid-Open No. 01-220421 特開平01−220422号公報JP-A-01-220422 特開2008−130844号公報JP 2008-130844 A

しかしながら、上述した従来技術では、下記のような問題があり、その改善が望まれている。
具体的には、上記引用文献4に記載の固体電解質キャパシタでは、ある電圧以上の電圧を印加すると、電極界面で酸化還元反応が起こるため、キャパシタが安定的に作動できる電圧が低く、キャパシタに高い電圧を印加することができないという問題があった。
However, the above-described prior art has the following problems, and improvements are desired.
Specifically, in the solid electrolyte capacitor described in the above cited reference 4, when a voltage higher than a certain voltage is applied, an oxidation-reduction reaction occurs at the electrode interface. Therefore, the voltage at which the capacitor can operate stably is low, and the capacitor is high. There was a problem that voltage could not be applied.

この対策として、上記引用文献1〜3に記載のようなフロート電極構造を固体電解質キャパシタに採用することが考えられるが、その場合には、外部電源に接続される電極とフロート電極の界面にイオンが寄り、キャパシタに印加される電圧が各電極界面に分配されて各電極界面における酸化還元反応が抑制される可能性がある。   As a countermeasure, it is conceivable to employ a float electrode structure as described in the above cited documents 1 to 3 for a solid electrolyte capacitor. In this case, ions are connected to the interface between the electrode connected to the external power source and the float electrode. Therefore, there is a possibility that the voltage applied to the capacitor is distributed to each electrode interface and the oxidation-reduction reaction at each electrode interface is suppressed.

しかしながら、上述した引用文献1〜3に記載のフロート電極を採用した場合でも、電極界面における酸化還元反応の抑制が十分ではなく、キャパシタに高い電圧を印加することは容易ではない。   However, even when the float electrodes described in the above cited references 1 to 3 are employed, the suppression of the oxidation-reduction reaction at the electrode interface is not sufficient, and it is not easy to apply a high voltage to the capacitor.

本発明は、上述した課題を解決するためになされたものであり、その目的は、高い電圧を印加することが可能なキャパシタを提供することにある。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a capacitor capable of applying a high voltage.

(1)本発明の第1態様のキャパシタは、リチウムイオン伝導性を有する固体電解質を主成分とする固体電解質層と内部電極層とが交互に積層されるとともに、少なくとも前記積層方向における一方の表面側及び他方の表面側に前記固体電解質層が配置された基体と、前記基体の一方の表面側及び他方の表面側の前記固体電解質層上にそれぞれ形成された第1外部電極及び第2外部電極と、を備えたキャパシタであって、前記内部電極層は、前記両外部電極から電気的に分離されて独立したフロート電極であって、前記基体の前記一方又は他方の表面に沿って配置された前記内部電極層の面積は、当該表面の面積の95%以上である。   (1) In the capacitor according to the first aspect of the present invention, a solid electrolyte layer mainly composed of a solid electrolyte having lithium ion conductivity and an internal electrode layer are alternately stacked, and at least one surface in the stacking direction. And a first external electrode and a second external electrode formed on the solid electrolyte layer on one surface side and the other surface side of the substrate, respectively. The internal electrode layer is an independent float electrode that is electrically separated from the external electrodes, and is disposed along the one or the other surface of the substrate. The area of the internal electrode layer is 95% or more of the area of the surface.

本第1態様のキャパシタは、いわゆる固体電解質キャパシタの内部にフロート電極を備えたものであり、このキャパシタでは、フロート電極である内部電極層の面積は、その内部電極層に沿った一方の表面(例えば第1主面)又は他方の表面(例えば第2主面)の面積(即ち、基体の最外層の固体電解質層の面積)の95%以上である。   The capacitor according to the first aspect includes a so-called solid electrolyte capacitor with a float electrode. In this capacitor, the area of the internal electrode layer that is a float electrode is equal to one surface along the internal electrode layer ( For example, it is 95% or more of the area of the first main surface) or the other surface (for example, the second main surface) (that is, the area of the solid electrolyte layer as the outermost layer of the substrate).

これにより、キャパシタの両外部電極に電圧が印加された場合に、リチウムイオンがフロート電極を超えて移動しにくくなるので、キャパシタに印加される電圧は外部電極及びフロート電極の界面にほぼ均等に分配される。よって、各電極界面で発生し易い酸化還元反応を抑制できるので、結果的にキャパシタに印加する電圧を高くすることができる。   This makes it difficult for lithium ions to move beyond the float electrode when a voltage is applied to both external electrodes of the capacitor, so the voltage applied to the capacitor is distributed almost evenly at the interface between the external electrode and the float electrode. Is done. Therefore, the oxidation-reduction reaction that easily occurs at each electrode interface can be suppressed, and as a result, the voltage applied to the capacitor can be increased.

ここで、「固体電解質層」とは、固体電解質としての特性(外部から加えられた電場によってイオン(ここではリチウムイオン)を移動させることができる特性:イオン伝導性)を有する層である。   Here, the “solid electrolyte layer” is a layer having characteristics as a solid electrolyte (characteristics capable of moving ions (here, lithium ions) by an electric field applied from the outside: ion conductivity).

また、「主成分」とは、該当する成分が最も多い成分(例えば50体積%以上)であることを示している。
さらに、内部電極層はキャパシタの内部に配置される電極層である。
The “main component” indicates that the corresponding component is the most abundant component (for example, 50% by volume or more).
Furthermore, the internal electrode layer is an electrode layer disposed inside the capacitor.

なお、フロート電極とは、周囲と電気的に接続されていない電極、即ち絶縁されている電極(フローティング電極:浮き電極)である。
(2)本発明の第2態様のキャパシタでは、前記基体は、複数の前記フロート電極を有する。
The float electrode is an electrode that is not electrically connected to the surroundings, that is, an insulated electrode (floating electrode: floating electrode).
(2) In the capacitor according to the second aspect of the present invention, the base has a plurality of the float electrodes.

本第2態様では、基体は複数のフロート電極を有する構造である。つまり、第1外部電極と内部電極層との間に固体電解質層を有する第1のキャパシタ部分と、第2外部電極と内部電極層との間に固体電解質層を有する第2のキャパシタ部分とに加え、対向する一対の内部電極層の間に固体電解質層を有する第3のキャパシタ部分を1又は複数有する構成とすることができる。   In the second aspect, the base has a structure having a plurality of float electrodes. That is, a first capacitor portion having a solid electrolyte layer between the first external electrode and the internal electrode layer, and a second capacitor portion having a solid electrolyte layer between the second external electrode and the internal electrode layer. In addition, one or a plurality of third capacitor portions having a solid electrolyte layer between a pair of opposed internal electrode layers can be employed.

これによって、3層以上のキャパシタ部分を有するキャパシタとなるので、フロート電極の数に応じて(即ち数が多くなるほど)、キャパシタの印加電圧を高くすることが可能となる。   As a result, the capacitor has three or more capacitor portions, so that the applied voltage of the capacitor can be increased according to the number of float electrodes (that is, as the number increases).

また、フロート電極が複数の場合には、全フロート電極が短絡しないとキャパシタが短絡不良とならないという利点がある。
(3)本発明の第3態様のキャパシタでは、前記フロート電極は、前記一方の表面と前記他方の表面との間の側面に露出している。
In addition, when there are a plurality of float electrodes, there is an advantage that the capacitor does not become short-circuited unless all the float electrodes are short-circuited.
(3) In the capacitor according to the third aspect of the present invention, the float electrode is exposed on a side surface between the one surface and the other surface.

本第3態様では、フロート電極は側面に露出する構造であるので、リチウムイオンがフロート電極を避けるように移動することを効果的に抑制できる。
これによって、キャパシタの印加電圧を一層高くすることが可能となる。
In the third aspect, since the float electrode is exposed to the side surface, it is possible to effectively suppress the movement of lithium ions so as to avoid the float electrode.
Thereby, the applied voltage of the capacitor can be further increased.

第1実施形態のキャパシタを示す斜視図である。It is a perspective view which shows the capacitor of 1st Embodiment. 第1実施形態のキャパシタを各層の積層方向(Z方向)に破断しその破断面を示す断面図である。It is sectional drawing which fractures | ruptures the capacitor of 1st Embodiment in the lamination direction (Z direction) of each layer, and shows the torn surface. (a)は第2実施形態のキャパシタを各層の積層方向に破断しその破断面を示す断面図、(b)は第3実施形態のキャパシタを各層の積層方向に破断しその破断面を示す断面図である。(A) is sectional drawing which fractures | ruptures the capacitor of 2nd Embodiment in the lamination direction of each layer, and shows the fracture surface, (b) is a cross section which fractures | ruptures the capacitor of 3rd Embodiment in the lamination direction of each layer, and shows the fracture surface FIG. 実施例1と比較例1〜3の試料について、キャパシタの印加電圧とキャパシタに流れる電流との関係を示すグラフである。It is a graph which shows the relationship between the applied voltage of a capacitor, and the electric current which flows into a capacitor about the sample of Example 1 and Comparative Examples 1-3. 実施例2と比較例4〜6の試料について、キャパシタの印加電圧とキャパシタに流れる電流との関係を示すグラフである。It is a graph which shows the relationship between the applied voltage of a capacitor, and the electric current which flows into a capacitor about the sample of Example 2 and Comparative Examples 4-6.

[第1実施形態]
a)まず、本第1実施形態のキャパシタの構成について説明する。
なお、以下の説明では、図の上下等の各方向を利用して説明を行うが、各方向は、各部の相対的な位置関係を簡潔に説明するために規定した方向にすぎず、実際にキャパシタがどのような方向に向けられるかは任意である。例えば、以下の記載で方向を示す「上、下」とは、図2における「上、下」の各方向と同じである。
[First Embodiment]
a) First, the configuration of the capacitor according to the first embodiment will be described.
In the following description, explanation will be made using each direction such as the top and bottom of the figure, but each direction is only a direction defined for concisely explaining the relative positional relationship of each part. The direction in which the capacitor is oriented is arbitrary. For example, “upper and lower” indicating directions in the following description is the same as the “upper and lower” directions in FIG.

図1に示すように、本第1実施形態におけるキャパシタ1は、平板形状(直方体形状)の積層セラミックチップコンデンサである。
このキャパシタ1は、図2の上下方向(積層方向:Z方向)において、3層の固体電解質層3、5、7と2層の内部電極層9、11と2層の外部電極13、15とが積層されたものである。
As shown in FIG. 1, the capacitor 1 according to the first embodiment is a monolithic ceramic chip capacitor having a flat plate shape (cuboid shape).
This capacitor 1 includes three solid electrolyte layers 3, 5, 7 and two internal electrode layers 9, 11 and two external electrodes 13, 15 in the vertical direction (stacking direction: Z direction) in FIG. Are laminated.

つまり、キャパシタ1は、各固体電解質層3、5、7と各内部電極層9、11とが交互に積層されるとともに、積層方向における両側に(最表層として)上側固体電解質層3と下側固体電解質層7とが配置された基体17を備えている。そして、基体17の積層方向における一方の表面19(図2の上側の第1主面)上に第1外部電極13が形成され、他方の表面21(図2の下側の第2主面:裏面)上に第2外部電極15が形成されている。   That is, the capacitor 1 includes the solid electrolyte layers 3, 5, 7 and the internal electrode layers 9, 11 that are alternately stacked, and the upper solid electrolyte layer 3 and the lower side on both sides (as the outermost layer) in the stacking direction. A substrate 17 on which the solid electrolyte layer 7 is disposed is provided. Then, the first external electrode 13 is formed on one surface 19 (first main surface on the upper side in FIG. 2) in the stacking direction of the base body 17, and the other surface 21 (second main surface on the lower side in FIG. 2): A second external electrode 15 is formed on the back surface.

詳しくは、キャパシタ1は、積層方向の中央に中央固体電解質層5を備えるとともに、中央固体電解質層5の上側に第1内部電極層9が配置され、第1内部電極層9の上側に(第1主面19を構成する)上側固体電解質層3が配置され、上側固体電解質層3の上側に第1外部電極13が配置されている。   Specifically, the capacitor 1 includes a central solid electrolyte layer 5 at the center in the stacking direction, a first internal electrode layer 9 is disposed above the central solid electrolyte layer 5, and a first internal electrode layer 9 is The upper solid electrolyte layer 3 (which constitutes one main surface 19) is disposed, and the first external electrode 13 is disposed above the upper solid electrolyte layer 3.

一方、中央固体電解質層5の下側に第2内部電極層11が配置され、第2内部電極層11の下側に(第2主面21を構成する)下側固体電解質層7が配置され、下側固体電解質層7の下側に第2外部電極15が配置されている。   On the other hand, the second internal electrode layer 11 is disposed below the central solid electrolyte layer 5, and the lower solid electrolyte layer 7 (which constitutes the second main surface 21) is disposed below the second internal electrode layer 11. The second external electrode 15 is disposed below the lower solid electrolyte layer 7.

以下、各構成について更に詳しく説明する。
上側固体電解質層3、中央固体電解質層5、下側固体電解質層7は、リチウムイオン伝導性を有する固体電解質、例えばLi1.5Al0.5Ge0.5(PO(以下LAGPと記すこともある)からなる。
Hereinafter, each configuration will be described in more detail.
The upper solid electrolyte layer 3, the central solid electrolyte layer 5, and the lower solid electrolyte layer 7 are solid electrolytes having lithium ion conductivity, such as Li 1.5 Al 0.5 Ge 0.5 (PO 4 ) 3 (hereinafter referred to as LAGP). May be written).

上側及び下側固体電解質層3、7の厚み(Z1、Z3)は例えば150μm、中央固体電解質層5の厚み(Z2)は例えば16.5μmである。なお、各厚みはこれに限定されるものではなく、例えば各固体電解質層3、5、7の厚みを同じとしてもよい。   The thicknesses (Z1, Z3) of the upper and lower solid electrolyte layers 3 and 7 are, for example, 150 μm, and the thickness (Z2) of the central solid electrolyte layer 5 is, for example, 16.5 μm. In addition, each thickness is not limited to this, For example, it is good also considering the thickness of each solid electrolyte layer 3, 5, 7 as the same.

また、第1内部電極層9及び第2内部電極層11は、例えば白金(Pt)からなり、第1外部電極13及び第2外部電極15も、白金からなる。
なお、これと別に、各固体電解質層3、5、7を、例えばLiLaZr12(以下LLZと記すこともある)とし、各内部電極層9、11を、例えばニッケル(Ni)としてもよい。
The first internal electrode layer 9 and the second internal electrode layer 11 are made of, for example, platinum (Pt), and the first external electrode 13 and the second external electrode 15 are also made of platinum.
Separately, the solid electrolyte layers 3, 5, 7 are, for example, Li 7 La 3 Zr 2 O 12 (hereinafter sometimes referred to as LLZ), and the internal electrode layers 9, 11 are, for example, nickel (Ni ).

特に本第1実施形態では、各内部電極層9、11は、各外部電極13、15と電気的に接続されていない独立したフロート電極である。
また、各固体電解質層3、5、7と各内部電極層9、11と各外部電極13、15とは平行に配置されている。
In particular, in the first embodiment, each internal electrode layer 9, 11 is an independent float electrode that is not electrically connected to each external electrode 13, 15.
The solid electrolyte layers 3, 5, 7, the internal electrode layers 9, 11 and the external electrodes 13, 15 are arranged in parallel.

このうち、第1内部電極層9は、基体17の第1主面19に沿って配置されており、第1内部電極層9の面積は、第1主面19の面積(即ち上側固体電解質層3の上面の面積)の95%以上である。   Among these, the 1st internal electrode layer 9 is arrange | positioned along the 1st main surface 19 of the base | substrate 17, The area of the 1st internal electrode layer 9 is the area (namely, upper side solid electrolyte layer of the 1st main surface 19). 3 of the upper surface 3).

同様に、例えば第2内部電極層11は、基体17の第2主面21に沿って配置されており、第2内部電極層11の面積は、第2主面21の面積(即ち下側固体電解質層7の下面の面積)の95%以上である。   Similarly, for example, the second internal electrode layer 11 is disposed along the second main surface 21 of the substrate 17, and the area of the second internal electrode layer 11 is the area of the second main surface 21 (that is, the lower solid). 95% or more of the area of the lower surface of the electrolyte layer 7).

さらに、両内部電極層の9、11の端部(即ち内部電極層9、11が広がる平面方向(XY方向)における端部)は、キャパシタ1の側面(第1主面19と第2主面21との間の側面:基体17のXY方向にあってZ方向に広がる側面)23に露出している。なお、内部電極層9、11が側面23に露出しなくてもよい。   Furthermore, the end portions of the internal electrode layers 9 and 11 (that is, the end portions in the plane direction (XY direction) in which the internal electrode layers 9 and 11 spread) are the side surfaces of the capacitor 1 (the first main surface 19 and the second main surface). The side surface between the base member 17 and the base member 17 is exposed to the side surface 23 extending in the XY direction and extending in the Z direction. The internal electrode layers 9 and 11 do not have to be exposed on the side surface 23.

b)次に、本第1実施形態のキャパシタ1の製造方法について、その概要のみを簡単に説明する。
キャパシタ1の製造手順である各工程の内容としては、後述する実施例1、2にて詳述するが、例えば、実施例1の場合は下記の手順(1)〜(8)を採用できる。なお、実施例2の場合は下記手順(1)〜(7)を採用できる。
b) Next, only the outline of the manufacturing method of the capacitor 1 of the first embodiment will be briefly described.
The contents of each process, which is a manufacturing procedure of the capacitor 1, will be described in detail in Examples 1 and 2 described later. For example, in the case of Example 1, the following procedures (1) to (8) can be adopted. In the case of Example 2, the following procedures (1) to (7) can be adopted.

なお、以下では、複数の未焼成の基体を有する平板形状の母材を用いて基体17を作製する場合を例に挙げて説明するが、これに限るものではない。例えば単独に基体17を作製してもよい。   In the following description, the case where the base body 17 is manufactured using a flat base material having a plurality of unfired base bodies will be described as an example. However, the present invention is not limited to this. For example, you may produce the base | substrate 17 independently.

(1)仮焼粉末作製工程
(2)粉砕粉末作製工程
(3)スラリー作製工程
(4)シート作製工程
(5)内部電極印刷工程
(6)積層体作製工程
(7)焼成工程
(8)外部電極形成工程
c)次に、本第1実施形態のキャパシタ1の効果について説明する。
(1) Calcination powder production process (2) Ground powder production process (3) Slurry production process (4) Sheet production process (5) Internal electrode printing process (6) Laminate production process (7) Firing process (8) External Electrode Formation Step c) Next, the effect of the capacitor 1 of the first embodiment will be described.

本第1実施形態のキャパシタ1では、フロート電極である第1、第2内部電極層9、11の面積は、その第1、第2内部電極層9、11に沿った第1、第2主面19、21の面積(即ち基体17の最外層の上側及び下側固体電解質層3、7の表面の面積)の95%以上である。   In the capacitor 1 of the first embodiment, the areas of the first and second internal electrode layers 9 and 11 that are float electrodes are the first and second main electrodes along the first and second internal electrode layers 9 and 11. It is 95% or more of the area of the surfaces 19 and 21 (that is, the surface area of the upper and lower solid electrolyte layers 3 and 7 of the outermost layer of the substrate 17).

これにより、キャパシタ1の第1、第2外部電極13、15に電圧が印加された場合(例えば直流や低周波数(例えば1Hz以下)の交流が印加された場合)に、リチウムイオンがフロート電極である第1、第2内部電極層9、11を超えて移動しにくくなる。そのため、キャパシタ1に印加された電圧は、第1、第2外部電極13、15及び第1、第2内部電極層9、11の界面にほぼ均等に分配される。
よって、各電極界面で発生し易い酸化還元反応を抑制できるので、結果的にキャパシタ1に印加する電圧を高くすることができる。
Thereby, when a voltage is applied to the first and second external electrodes 13 and 15 of the capacitor 1 (for example, when a direct current or an alternating current with a low frequency (for example, 1 Hz or less) is applied), lithium ions are float electrodes. It becomes difficult to move beyond the first and second internal electrode layers 9 and 11. Therefore, the voltage applied to the capacitor 1 is distributed almost evenly to the interface between the first and second external electrodes 13 and 15 and the first and second internal electrode layers 9 and 11.
Therefore, since the oxidation-reduction reaction that easily occurs at each electrode interface can be suppressed, the voltage applied to the capacitor 1 can be increased as a result.

また、本第1実施形態のキャパシタ1では、基体17には複数(2層)のフロート電極が形成されているので、1層のフロート電極の場合に比べて、キャパシタ1の印加電圧をより高くすることが可能となる。しかも、フロート電極が複数の場合には、全フロート電極が短絡しないとキャパシタが短絡不良とならないという利点がある。   Further, in the capacitor 1 of the first embodiment, since a plurality (two layers) of float electrodes are formed on the substrate 17, the applied voltage of the capacitor 1 is made higher than in the case of a single layer of float electrodes. It becomes possible to do. In addition, when there are a plurality of float electrodes, there is an advantage that the capacitor will not be short-circuited unless all the float electrodes are short-circuited.

更に、本第1実施形態のキャパシタ1では、フロート電極は、両主面19、21の間の側面23に露出しているので、リチウムイオンがフロート電極を避けるように移動することを効果的に抑制できる。これによって、キャパシタ1の印加電圧を一層高くすることが可能となる。   Furthermore, in the capacitor 1 of the first embodiment, the float electrode is exposed at the side surface 23 between the two main surfaces 19 and 21, so that lithium ions can effectively move so as to avoid the float electrode. Can be suppressed. As a result, the applied voltage of the capacitor 1 can be further increased.

また、第1実施形態のキャパシタ1では、MLCC構造で用いられる電極のパターンニングや側面電極を形成する必要がないので、製造工程を簡易化でき、製造コストを低減できるという利点がある。
[第2実施形態]
次に、第2実施形態のキャパシタについて説明するが、第1実施形態と同様な内容の説明は省略する。なお、第1実施形態と同様な構成は同じ番号を用いる。
In addition, the capacitor 1 of the first embodiment has an advantage that the manufacturing process can be simplified and the manufacturing cost can be reduced because it is not necessary to form the electrode patterning and side electrodes used in the MLCC structure.
[Second Embodiment]
Next, the capacitor of the second embodiment will be described, but the description of the same content as that of the first embodiment will be omitted. In addition, the same number is used for the same structure as 1st Embodiment.

図3(a)に示すように、第2実施形態のキャパシタ31は、基体33を備えるとともに、第1実施形態と同様に、基体33の積層方向の両側に第1外部電極13及び第2外部電極15を備えている。   As shown in FIG. 3A, the capacitor 31 of the second embodiment includes a base 33, and the first external electrode 13 and the second external on both sides in the stacking direction of the base 33, as in the first embodiment. An electrode 15 is provided.

特に本第2実施形態では、基体33は、第1実施形態と同様な上側固体電解質層3及び下側固体電解質層7を備えるとともに、上側固体電解質層3と下側固体電解質層7との間に1層の(フロート電極である)内部電極層35を備えている。   In particular, in the second embodiment, the substrate 33 includes the upper solid electrolyte layer 3 and the lower solid electrolyte layer 7 similar to those in the first embodiment, and between the upper solid electrolyte layer 3 and the lower solid electrolyte layer 7. 1 includes an internal electrode layer 35 (which is a float electrode).

本第2実施形態は、前記第1実施形態と同様な効果を奏するととともに、構造がシンプルであるので、製造が容易であるという利点がある。
[第3実施形態]
次に、第3実施形態のキャパシタについて説明するが、第1実施形態と同様な内容の説明は省略する。なお、第1実施形態と同様な構成は同じ番号を用いる。
The second embodiment has the same effects as the first embodiment and has the advantage that the structure is simple and the manufacturing is easy.
[Third Embodiment]
Next, the capacitor of the third embodiment will be described, but the description of the same content as that of the first embodiment will be omitted. In addition, the same number is used for the same structure as 1st Embodiment.

図3(b)に示すように、第3実施形態のキャパシタ41は、基体43を備えるとともに、第1実施形態と同様に、基体43の積層方向の両側に第1外部電極13及び第2外部電極15を備えている。   As shown in FIG. 3B, the capacitor 41 according to the third embodiment includes a base body 43, and similarly to the first embodiment, the first external electrode 13 and the second external electrode are formed on both sides of the base body 43 in the stacking direction. An electrode 15 is provided.

特に本第3実施形態では、基体43は、第1実施形態と同様な上側固体電解質層3及び下側固体電解質層7を備えるとともに、上側固体電解質層3と下側固体電解質層7との間に複数(2層)の固体電解質層(即ち、第1中央固体電解質層45及び第2中央固体電解質層47)を備えている。   In particular, in the third embodiment, the base body 43 includes the upper solid electrolyte layer 3 and the lower solid electrolyte layer 7 similar to those of the first embodiment, and between the upper solid electrolyte layer 3 and the lower solid electrolyte layer 7. Are provided with a plurality (two layers) of solid electrolyte layers (that is, the first central solid electrolyte layer 45 and the second central solid electrolyte layer 47).

また、合計4層の各固体電解質層3、45、47、7のうち、隣接する各固体電解質層3、45、47、7の間には、それぞれ(フロート電極である)第1、第2、第3内部電極層49、51、53が積層されている。   In addition, among the total of four solid electrolyte layers 3, 45, 47, and 7, between the adjacent solid electrolyte layers 3, 45, 47, and 7, the first and second (which are float electrodes), respectively. The third internal electrode layers 49, 51 and 53 are laminated.

なお、各内部電極層49、51、53の面積は、例えば各固体電解質層3、45、47、7の面積と同じ(100%)であるが、各固体電解質層3、45、47、7の面積の95%以上であればよい。   The area of each internal electrode layer 49, 51, 53 is, for example, the same as that of each solid electrolyte layer 3, 45, 47, 7 (100%), but each solid electrolyte layer 3, 45, 47, 7 It may be 95% or more of the area.

本第3実施形態は、前記第1実施形態と同様な効果を奏するととともに、第1実施形態よりもフロート電極が多いので、キャパシタ41に第1実施形態より高い電圧を印加することができる。また、各内部電極層49、51、53の面積は、各固体電解質層3、45、47、7の面積と同じ(100%)であるので、この点からも、キャパシタ41に高い電圧を印加することができる。   The third embodiment has the same effects as the first embodiment, and has more float electrodes than the first embodiment, so that a higher voltage than the first embodiment can be applied to the capacitor 41. Further, since the area of each internal electrode layer 49, 51, 53 is the same (100%) as the area of each solid electrolyte layer 3, 45, 47, 7, a high voltage is applied to the capacitor 41 also from this point. can do.

従って、第1実施形態よりも、電気容量(静電容量)を一層大きくすることができるという利点がある。   Therefore, there is an advantage that the electric capacity (capacitance) can be further increased as compared with the first embodiment.

次に、キャパシタの実施例1について詳細に説明する。
ここでは、第1実施形態に対応した構造(但し固体電解質はLAGP)の実施例1のキャパシタと、本発明ではない構成の比較例1〜3のキャパシタについて説明する。
Next, Example 1 of the capacitor will be described in detail.
Here, the capacitor of Example 1 having a structure corresponding to the first embodiment (however, the solid electrolyte is LAGP) and the capacitors of Comparative Examples 1 to 3 having a configuration that is not the present invention will be described.

a)まず、本実施例1のキャパシタの製造方法について説明する。
<仮焼粉末作製工程>
まず、固体電解質であるLi1.5Al0.5Ge0.5(PO(LAGP)を製造するために、LAGPのモル比となるように、出発原料として、炭酸リチウム、酸化ゲルマニウム、酸化アルミニウム、リン酸水素2アンモニウムを所定量秤量し、混合して混合材料を作製した。
a) First, a method for manufacturing the capacitor of Example 1 will be described.
<Calcined powder production process>
First, in order to produce Li 1.5 Al 0.5 Ge 0.5 (PO 4 ) 3 (LAGP), which is a solid electrolyte, lithium carbonate, germanium oxide as starting materials so as to have a molar ratio of LAGP A predetermined amount of aluminum oxide and diammonium hydrogen phosphate were weighed and mixed to prepare a mixed material.

その混合材料を、エチルアルコールと共に、ナイロンポットとジルコニア球石を用いて混合した。その混合物を乾燥した後に、アルミナのルツボで、大気雰囲気中で、900℃にて2時間保持して仮焼を行い、LAGPの仮焼粉末を作製した。   The mixed material was mixed with ethyl alcohol using a nylon pot and zirconia cobblestone. After the mixture was dried, it was calcined by holding it at 900 ° C. for 2 hours in an air atmosphere with an alumina crucible to prepare a calcined powder of LAGP.

<粉砕粉末作製工程>
次に、LAGPの仮焼粉末を、エチルアルコールと共に、ナイロンポットとジルコニア球石を用いて、36時間粉砕を行い、乾燥して、LAGPの粉砕粉末を作製した。
<Crushed powder preparation process>
Next, the calcined powder of LAGP was pulverized for 36 hours using a nylon pot and zirconia spherulite together with ethyl alcohol and dried to prepare a pulverized powder of LAGP.

<スラリー作製工程>
次に、LAGPの粉砕粉末と、バインダ(アクリル樹脂)と、可塑剤(フタル酸ジオクチル)とを、メチルエチルケトン/トルエン混合溶剤とともに混合して、LAGPのスラリーを作製した。
<Slurry production process>
Next, the pulverized powder of LAGP, a binder (acrylic resin), and a plasticizer (dioctyl phthalate) were mixed with a methyl ethyl ketone / toluene mixed solvent to prepare a slurry of LAGP.

<シート作製工程>
次に、LAGPのスラリーを、ドクターブレード法で、片面にSi処理されたPET製のキャリアフィルムに塗布して、厚さ約30μmのシートを作製した。
<Sheet preparation process>
Next, the slurry of LAGP was applied by a doctor blade method to a carrier film made of PET having a Si treatment on one side to produce a sheet having a thickness of about 30 μm.

<内部電極印刷工程>
次に、このシートを所定のサイズに打ち抜き、シートの一方の表面に、内部電極層となるPt電極の材料を、スクリーン印刷により、所定のパターンで5回重ねて印刷した。なお、Pt電極の材料は、Pt粉末を4.5vol%の割合として、バインダと溶剤を加えてペースト状にしたものである。
<Internal electrode printing process>
Next, this sheet was punched into a predetermined size, and a Pt electrode material serving as an internal electrode layer was printed on one surface of the sheet by screen printing so as to be overlapped five times with a predetermined pattern. The material of the Pt electrode is a paste formed by adding a binder and a solvent at a ratio of 4.5 vol% of Pt powder.

<積層体作製工程>
次に、Pt電極材料をスクリーン印刷したシート2枚と打ち抜いただけのシート17枚とを用意し、第1実施形態の構造(図2参照)となるようにして、実施例1のLAGPの積層体を作製した。
<Laminated body production process>
Next, two sheets of screen-printed Pt electrode material and 17 sheets punched out were prepared, and the LAGP stack of Example 1 was laminated so as to have the structure of the first embodiment (see FIG. 2). The body was made.

ここで、比較例1として、Pt電極の材料を印刷していないシート19枚の積層体を作製し、比較例2として、Pt電極の材料を1回印刷したシート2枚と打ち抜いただけのシート17枚との積層体を作製し、比較例3として、Pt電極の材料を3回印刷したシート2枚と打ち抜いただけのシート17枚との積層体を作製した。   Here, as Comparative Example 1, a laminate of 19 sheets on which the Pt electrode material was not printed was produced, and as Comparative Example 2, two sheets on which the Pt electrode material was printed once and a sheet that was punched out. A laminate of 17 sheets was produced, and as Comparative Example 3, a laminate of 2 sheets printed with the Pt electrode material three times and 17 sheets just punched out was produced.

なお、印刷回数が異なると、後述する被覆率が変化する。即ち、印刷回数が多いほど被覆率が大きくなる。従って、予め(同じ材料や条件における)印刷回数と被覆率との関係を調べておくことにより、被覆率を調節することができる。   Note that, when the number of times of printing differs, the coverage described later changes. That is, the coverage increases as the number of times of printing increases. Accordingly, the coverage can be adjusted by examining the relationship between the number of times of printing (in the same material and conditions) and the coverage in advance.

そして、これらの実施例1、比較例1〜3の各積層体を、WIP(Warm Isostatic Press)により80℃に加熱しながら196MPaにて1000秒保持して高圧プレスをして各母材を作製した。   Each of the laminates of Example 1 and Comparative Examples 1 to 3 was heated to 80 ° C. by WIP (Warm Isostatic Press) and held at 196 MPa for 1000 seconds to perform high pressure pressing to produce each base material. did.

その後、各母材に対して、COレーザ加工機にて、製品形状に沿ってブレーク加工をし、ブレーク溝に沿って個片化して未焼成の基体を作製した。
<焼成工程>
次に、未焼成の基体を、大気雰囲気で280℃に加熱して、脱バインダ処理をした後に、大気雰囲気中で、850℃で20時間保持して焼成した。
After that, each base material was subjected to break processing along the product shape with a CO 2 laser processing machine, and was cut into individual pieces along the break grooves to produce unfired substrates.
<Baking process>
Next, the unfired substrate was heated to 280 ° C. in an air atmosphere to remove the binder, and then baked by holding at 850 ° C. for 20 hours in the air atmosphere.

<外部電極形成工程>
次に、焼成後の基体の表面(第1主面)と裏面(第2主面)とに、Ptスパッタにて第1、第2外部電極を形成した。
<External electrode formation process>
Next, first and second external electrodes were formed by Pt sputtering on the front surface (first main surface) and the back surface (second main surface) of the fired substrate.

これによって、内部にフロート電極が配置された縦5mm×横10mm×厚み0.32mmの平板形状の実施例1のキャパシタを作製した。なお、比較例1〜3のキャパシタも、前記各積層体から同様にして作製した。   In this way, the capacitor of Example 1 having a flat plate shape of 5 mm in length, 10 mm in width, and 0.32 mm in thickness, in which the float electrode was arranged, was produced. In addition, the capacitor of Comparative Examples 1-3 was similarly produced from each said laminated body.

b)次に、キャパシタの性能を確認するための評価(実験例)について説明する。
<断面観察>
本評価においては、フロート電極の被覆率を調査するために、ニコン製Nexiv(VMR−6555)を用いて、実施例1、比較例1〜3の各キャパシタの試料の断面観察を行った。なお、この断面とは、キャパシタ(従って基体)を積層方向(Z方向)に沿って破断した場合の断面である。
b) Next, evaluation (experimental example) for confirming the performance of the capacitor will be described.
<Section observation>
In this evaluation, in order to investigate the coverage of the float electrode, cross-sectional observation of each capacitor sample of Example 1 and Comparative Examples 1 to 3 was performed using Nikon's Nexiv (VMR-6555). In addition, this cross section is a cross section when the capacitor (and hence the base body) is broken along the stacking direction (Z direction).

ここで被覆率とは、フロート電極について、フロート電極と平行な面におけるフロート電極が存在する面積と存在しない面積の割合を示す値である。つまり、フロート電極(内部電極層)を断面から見たときに、電極が繋がっている長さLと完全に途切れている長さlとを用いて、「{L/(l+L)}×100」により、被覆率(%)を求めた。   Here, the coverage is a value indicating the ratio of the area where the float electrode exists and the area where it does not exist on the plane parallel to the float electrode. That is, when the float electrode (internal electrode layer) is viewed from the cross section, the length L where the electrodes are connected and the length l where the electrodes are completely disconnected are used, and “{L / (l + L)} × 100”. Thus, the coverage (%) was obtained.

なお、フロート電極は、基体の両主面に平行であるので、この被覆率が、「基体の主面の面積に対する内部電極層の面積の割合」に該当するものである。
断面観察の結果、各試料の被覆率は、比較例1は0%、比較例2は69.6%、比較例3は93.5%、実施例1は98.3%であった。なお、被覆率を求める場合には、各試料ともランダムに複数箇所(5箇所)の断面を観察し、その平均値を求めた。この断面の観察箇所は多い方が望ましいが、少なくとも5箇所以上であればよい。
Since the float electrode is parallel to both main surfaces of the substrate, this coverage corresponds to “the ratio of the area of the internal electrode layer to the area of the main surface of the substrate”.
As a result of cross-sectional observation, the coverage of each sample was 0% in Comparative Example 1, 69.6% in Comparative Example 2, 93.5% in Comparative Example 3, and 98.3% in Example 1. In addition, when calculating | requiring a coverage, each sample observed the cross section of multiple places (five places) at random, and calculated | required the average value. Although it is desirable that the number of observation points on the cross section is large, it is sufficient that there are at least five observation points.

<電流電圧特性>
また、各試料の耐電圧を測定するために、Solartron製1287を用いて、0V〜10Vまでの掃引速度5mV/sにて、各試料の外部電極に電圧を印加し、そのときの電流を測定した。その結果を、図4に示す。
<Current-voltage characteristics>
In addition, in order to measure the withstand voltage of each sample, a voltage was applied to the external electrode of each sample at a sweep rate of 5 mV / s from 0 V to 10 V using a Solartron 1287, and the current at that time was measured. did. The result is shown in FIG.

図4から明らかなように、比較例1は、約3.6Vと約4.6Vに電流のピークがあり、電圧の増加により電流が激しく増加していた。
比較例2、3は、比較例1に比べて、被覆率が高いと電流のピークが高電圧側にシフトし、ピーク高さも低くなっている傾向が確認された。
As is clear from FIG. 4, Comparative Example 1 had current peaks at about 3.6 V and about 4.6 V, and the current increased drastically as the voltage increased.
In Comparative Examples 2 and 3, it was confirmed that when the coverage was high, the peak of the current shifted to the high voltage side and the peak height was low as compared with Comparative Example 1.

また、これらの比較例1〜3について、電圧印加後に試料を確認したところ、負電極側が黒色化していた。そのため、試料に電圧を印加したことにより、固体電解質と負電極との界面で酸化還元反応が起きて反応電流が流れていたと推定される。   Moreover, about the comparative examples 1-3, when the sample was confirmed after the voltage application, the negative electrode side was blackened. Therefore, it is presumed that when a voltage was applied to the sample, an oxidation-reduction reaction occurred at the interface between the solid electrolyte and the negative electrode and a reaction current was flowing.

これに対して、実施例1では、10Vまで電流の激しい増加やピークがなく、電圧印加後の負電極も変化しなかった。従って、実施例1では、フロート電極に効果が発現しており、固体電解質と負電極との界面の反応が抑制されたと推定される。   On the other hand, in Example 1, there was no sharp increase or peak in current up to 10 V, and the negative electrode after voltage application did not change. Therefore, in Example 1, the effect is expressed in the float electrode, and it is estimated that the reaction at the interface between the solid electrolyte and the negative electrode is suppressed.

次に、キャパシタの実施例2について詳細に説明する。
ここでは、第1実施形態に対応した構造(但し固体電解質はLLZ)の実施例2のキャパシタと、本発明ではない構成の比較例4〜6のキャパシタについて説明する。
Next, a second embodiment of the capacitor will be described in detail.
Here, the capacitor of Example 2 having a structure corresponding to the first embodiment (however, the solid electrolyte is LLZ) and the capacitors of Comparative Examples 4 to 6 having a configuration that is not the present invention will be described.

a)まず、本実施例2のキャパシタの製造方法について説明する。
<仮焼粉末作製工程>
まず、固体電解質であるLiLaZr12(LLZ)を製造するために、LLZのモル比となるように、出発原料として、炭酸リチウム、水酸化ランタン、酸化ジルコニウムを所定量秤量し、混合して混合材料を作製した。
a) First, a method for manufacturing the capacitor of the second embodiment will be described.
<Calcined powder production process>
First, in order to produce Li 7 La 3 Zr 2 O 12 (LLZ) which is a solid electrolyte, a predetermined amount of lithium carbonate, lanthanum hydroxide, and zirconium oxide are weighed as starting materials so as to have a molar ratio of LLZ. And mixed to prepare a mixed material.

その混合材料を、エチルアルコールと共に、ナイロンポットとジルコニア球石を用いて混合した。その混合物を乾燥した後に、アルミナのルツボで、大気雰囲気中で、1100℃にて10時間保持して仮焼を行い、LLZの仮焼粉末を作製した。   The mixed material was mixed with ethyl alcohol using a nylon pot and zirconia cobblestone. After the mixture was dried, it was calcined by holding at 1100 ° C. for 10 hours in an air atmosphere with an alumina crucible to prepare a LLZ calcined powder.

<粉砕粉末作製工程>
次に、LLZの仮焼粉末を、メチルエチルケトンと共に、ナイロンポットとジルコニア球石を用いて、36時間粉砕を行い、乾燥して、LLZの粉砕粉末を作製した。
<Crushed powder preparation process>
Next, the calcined powder of LLZ was pulverized for 36 hours using a nylon pot and zirconia spherulite together with methyl ethyl ketone and dried to prepare a pulverized powder of LLZ.

<スラリー作製工程>
次に、LLZの粉砕粉末と、バインダ(ブチラール樹脂)と、可塑剤(フタル酸ジオクチル)とを、メチルエチルケトン/トルエン混合溶剤とともに混合して、LLZのスラリーを作製した。
<Slurry production process>
Next, pulverized powder of LLZ, a binder (butyral resin), and a plasticizer (dioctyl phthalate) were mixed with a methyl ethyl ketone / toluene mixed solvent to prepare a slurry of LLZ.

<シート作製工程>
次に、LLZのスラリーを、ドクターブレード法で、片面にSi処理されたPET製のキャリアフィルムに塗布して、厚さ約30μmのシートを作製した。
<Sheet preparation process>
Next, the slurry of LLZ was applied to a PET carrier film Si-treated on one side by a doctor blade method to produce a sheet having a thickness of about 30 μm.

<内部電極印刷工程>
次に、このシートを所定のサイズに打ち抜き、シートの一方の表面に、内部電極層となるNi電極の材料を、スクリーン印刷により、所定のパターンで5回重ねて印刷した。なお、Ni電極の材料は、Ni粉末を4.3vol%の割合として、バインダと溶剤を加えてペースト状にしたものである。
<Internal electrode printing process>
Next, this sheet was punched into a predetermined size, and a Ni electrode material serving as an internal electrode layer was printed on one surface of the sheet by screen printing in a predetermined pattern five times. The material for the Ni electrode is a paste obtained by adding a binder and a solvent at a ratio of 4.3 vol% Ni powder.

<積層体作製工程>
次に、Ni電極材料をスクリーン印刷したシート2枚と打ち抜いただけのシート17枚とを用意し、第1実施形態の構造(図2参照)となるようにして、実施例2のLLZの積層体を作製した。
<Laminated body production process>
Next, two sheets of Ni electrode material screen-printed and 17 punched sheets were prepared, and the structure of the first embodiment (see FIG. 2) was used, so that the LLZ layer of Example 2 was laminated. The body was made.

ここで、比較例4として、Ni電極の材料を印刷していないシート19枚の積層体を作製し、比較例5として、Ni電極の材料を1回印刷したシート2枚と打ち抜いただけのシート17枚との積層体を作製し、比較例6として、Ni電極の材料を3回印刷したシート2枚と打ち抜いただけのシート17枚との積層体を作製した。   Here, as Comparative Example 4, a laminate of 19 sheets on which no Ni electrode material was printed was prepared, and as Comparative Example 5, two sheets of Ni electrode material printed once and a sheet that had only been punched out A laminate of 17 sheets was produced, and as Comparative Example 6, a laminate of 2 sheets of Ni electrode material printed three times and 17 sheets of punched sheets was produced.

そして、これらの実施例2、比較例4〜6の各積層体を、WIPにより80℃に加熱しながら196MPaにて1000秒保持して高圧プレスをして各母材を作製した。
次に、各母材の表面と裏面に、外部電極となるNi電極の材料を、所定のパターンとなるようにスクリーン印刷した。
And each laminated body of these Examples 2 and Comparative Examples 4-6 was hold | maintained at 196 MPa for 1000 seconds, heating to 80 degreeC by WIP, and carried out the high pressure press, and produced each base material.
Next, the surface of each base material and the back surface were screen-printed with a material for a Ni electrode serving as an external electrode in a predetermined pattern.

その後、各母材に対して、COレーザ加工機にて、製品形状に沿ってブレーク加工をし、ブレーク溝に沿って個片化して未焼成の基体を作製した。
<焼成工程>
次に、未焼成の基体を、大気雰囲気で300℃に加熱して、脱バインダ処理をした後に、水素−窒素混合雰囲気中で、1200℃で2時間保持して焼成した。
After that, each base material was subjected to break processing along the product shape with a CO 2 laser processing machine, and was cut into individual pieces along the break grooves to produce unfired substrates.
<Baking process>
Next, the unfired substrate was heated to 300 ° C. in an air atmosphere to remove the binder, and then fired by holding at 1200 ° C. for 2 hours in a hydrogen-nitrogen mixed atmosphere.

これによって、内部にフロート電極が配置された縦5mm×横10mm×厚み0.32mmの平板形状の実施例2のキャパシタを作製した。なお、比較例4〜6のキャパシタも、前記各積層体から同様にして作製した。   Thus, a plate-like capacitor of Example 2 having a vertical length of 5 mm, a horizontal width of 10 mm, and a thickness of 0.32 mm in which a float electrode was arranged was manufactured. In addition, the capacitors of Comparative Examples 4 to 6 were produced in the same manner from the respective laminates.

b)次に、キャパシタの性能を確認するための評価(実験例)について説明する。
<断面観察>
前記実施例1と同様にして、フロート電極の被覆率を調査するために、ニコン製Nexiv(VMR−6555)を用いて、実施例2、比較例4〜6の各キャパシタの試料の断面観察を行って被覆率を求めた。
b) Next, evaluation (experimental example) for confirming the performance of the capacitor will be described.
<Section observation>
In the same manner as in Example 1, in order to investigate the coverage of the float electrode, the cross-sectional observation of each capacitor sample of Example 2 and Comparative Examples 4 to 6 was performed using Nexiv (VMR-6555) manufactured by Nikon. The coverage was determined.

断面観察の結果、各試料の被覆率は、比較例4は0%、比較例5は65.6%、比較例6は90.1%、実施例2は95.3%であった。なお、被覆率は、各試料ともランダムに複数箇所(5箇所)の断面を観察し、その平均値を求めた。   As a result of cross-sectional observation, the coverage of each sample was 0% in Comparative Example 4, 65.6% in Comparative Example 5, 90.1% in Comparative Example 6, and 95.3% in Example 2. In addition, the covering rate observed the cross section of multiple places (5 places) at random for each sample, and calculated | required the average value.

<電流電圧特性>
また、前記実施例1と同様に、各試料の耐電圧を測定するために、Solartron製1287を用いて、0V〜10Vまでの掃引速度5mV/sにて、各試料の外部電極に電圧を印加し、そのときの電流を測定した。その結果を、図5に示す。
<Current-voltage characteristics>
Similarly to Example 1, in order to measure the withstand voltage of each sample, a voltage was applied to the external electrode of each sample at a sweep rate of 5 mV / s from 0 V to 10 V using Solartron 1287. The current at that time was measured. The result is shown in FIG.

図5から明らかなように、比較例4は、約2Vと約3Vと約4Vに電流のピークがあり、電圧の増加により電流が激しく増加していた。
LAGPと同様に、比較例5、6は、比較例4に比べて被覆率が高いと電流のピークが高電圧側にシフトし、ピーク高さも低くなっている傾向が確認された。
As is clear from FIG. 5, Comparative Example 4 had current peaks at about 2 V, about 3 V, and about 4 V, and the current increased dramatically as the voltage increased.
Similar to LAGP, it was confirmed that in Comparative Examples 5 and 6, when the coverage was higher than that in Comparative Example 4, the current peak shifted to the high voltage side and the peak height was also low.

また、これらの比較例4〜6について、電圧印加後に試料を確認したところ、負電極側が黒色化していた。そのため、試料に電圧を印加したことにより、固体電解質と負電極との界面で酸化還元反応が起きて反応電流が流れていたと推定される。   Moreover, about these comparative examples 4-6, when the sample was confirmed after the voltage application, the negative electrode side was blackened. Therefore, it is presumed that when a voltage was applied to the sample, an oxidation-reduction reaction occurred at the interface between the solid electrolyte and the negative electrode and a reaction current was flowing.

これに対して、実施例2では、5Vまで電流の激しい増加やピークがなく、電圧印加後の負電極も変化しなかった。従って、実施例2では、フロート電極に効果が発現しており、固体電解質と負電極との界面の反応が抑制されたと推定される。   On the other hand, in Example 2, there was no sharp increase or peak in current up to 5 V, and the negative electrode after voltage application did not change. Therefore, in Example 2, it is presumed that the float electrode was effective, and the reaction at the interface between the solid electrolyte and the negative electrode was suppressed.

以上の実施例1、2等の結果により、フロート電極の被覆率を高めると、フロート電極の効果が大きくなり、被覆率が95%以上であれば、直流や低い周波数までフロート電極の効果を発揮できることが分かる。つまり、固体電解質と電極界面における酸化還元反応が抑制され、キャパシタの作動限界電圧が向上することが分かる。   As a result of the above Examples 1 and 2, etc., when the coverage of the float electrode is increased, the effect of the float electrode is increased. When the coverage is 95% or more, the effect of the float electrode is exhibited up to a direct current or a low frequency. I understand that I can do it. That is, it can be seen that the oxidation-reduction reaction at the interface between the solid electrolyte and the electrode is suppressed, and the operating limit voltage of the capacitor is improved.

尚、本発明は前記実施形態や実施例になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
(1)例えば、フロート電極の数は、前記実施形態等に限定されず、適宜変更してもよい。
In addition, this invention is not limited to the said embodiment and Example at all, and it cannot be overemphasized that it can implement with a various aspect in the range which does not deviate from this invention.
(1) For example, the number of float electrodes is not limited to the above-described embodiment, and may be changed as appropriate.

(2)前記固体電解質としては、LiLaZr12(LLZ)や、Li1.5Al0.5Ge0.5(PO(LAGP)を用いることができるが、他のリチウムイオン伝導体を用いることができる。 (2) As the solid electrolyte, Li 7 La 3 Zr 2 O 12 (LLZ) and Li 1.5 Al 0.5 Ge 0.5 (PO 4 ) 3 (LAGP) can be used. The lithium ion conductor can be used.

例えば、Li1+xAlGe2−x(PO、Li1.3Al0.3Ti1.7(PO(LATP)、LiZrNb(PO(LZNP)、Li1.2Zr1.9Ca0.1(PO(LZCP)、Li7−xLaZr2−xNb12(LLZN)、Li7−xLaZr2−xTa12(LLZT)、Li3xLa2/3−xTi1/3−x(LLT)、LiBaLaTa12(LBLT)、LiBO、LiPO4−xNi(LiPON)、LiS−P(LPS)、Li10GeP12(LGPS)などのリチウムイオン伝導体を採用できる。 For example, Li 1 + x Al x Ge 2-x (PO 4) 3, Li 1.3 Al 0.3 Ti 1.7 (PO 4) 3 (LATP), Li x Zr y Nb z (PO 4) 3 (LZNP ), Li 1.2 Zr 1.9 Ca 0.1 (PO 4 ) 3 (LZCP), Li 7-x La 3 Zr 2-x Nb x O 12 (LLZN), Li 7-x La 3 Zr 2− x Ta x O 12 (LLZT) , Li 3x La 2 / 3x Ti 1 / 3x O 3 (LLT), Li 6 BaLa 2 Ta 2 O 12 (LBLT), Li 3 BO 3, Li 3 PO 4 A lithium ion conductor such as -x Ni x (LiPON), LiS-P 2 S 5 (LPS), or Li 10 GeP 2 S 12 (LGPS) can be employed.

(3)また、固体電解質層としては、上述したリチウムイオン伝導性を有する固体電解質のみからなるものが好ましいが、固体電解質層に固体電解質以外の材料を、50体積%未満の範囲で含むものも採用できる。   (3) The solid electrolyte layer is preferably composed only of the above-described solid electrolyte having lithium ion conductivity. However, the solid electrolyte layer may contain a material other than the solid electrolyte in a range of less than 50% by volume. Can be adopted.

なお、固体電解質層に含まれる固体電解質以外の材料としては、例えばチタン酸バリウム(BT)などの電気絶縁性(即ち電子伝導性及びイオン伝導性に関する電気絶縁性)を有する材料を採用できる。電気絶縁性を有する材料としては、例えば、チタン酸ストロンチウム、アルミナ、ジルコニア、シリカなどの金属酸化物や、ポリエチレン、ポリプロピレン、ABS、アクリル、エポキシ、ポリイミドなどの樹脂などが挙げられる。   In addition, as materials other than the solid electrolyte contained in the solid electrolyte layer, for example, a material having electrical insulation (that is, electrical insulation related to electron conductivity and ion conductivity) such as barium titanate (BT) can be employed. Examples of the material having electrical insulation include metal oxides such as strontium titanate, alumina, zirconia, and silica, and resins such as polyethylene, polypropylene, ABS, acrylic, epoxy, and polyimide.

更に、固体電解質体に含まれる固体電解質以外の材料には、固体電解質を構成する元素の酸化物も採用できる。固体電解質を構成する元素の酸化物材料としては、例えば、AlPO、TiO、LaTiOなどが挙げられる。 Furthermore, oxides of elements constituting the solid electrolyte can be employed as materials other than the solid electrolyte contained in the solid electrolyte body. Examples of the oxide material of the element constituting the solid electrolyte include AlPO 4 , TiO 2 , LaTiO 3 and the like.

固体電解質体層を形成する方法としては、上述した固体電解質の材料を含むスラリー等を用いてシート(グリーンシート)を作製し、そのグリーンシートを所定の条件で焼成して固体電解質体層(従って積層体)とする方法など、周知の各種の方法を採用できる。   As a method of forming the solid electrolyte layer, a sheet (green sheet) is prepared using the slurry containing the above-described solid electrolyte material, and the green sheet is fired under a predetermined condition, so that the solid electrolyte layer (accordingly) Various known methods such as a method of forming a laminate can be employed.

(4)内部電極層や外部電極の材料としては、Au、Pt、Pd、Ag、Ni、Cu等、周知の各種の導電材料を採用できる。この電極層を形成する方法としては、前記導電材料を含むスラリーやペーストを用いたスクリーン印刷法等、周知の各種の方法を採用できる。例えば薄膜法、塗布法、溶射法、スパッタ法、メッキ法等を採用できる。   (4) As a material for the internal electrode layer and the external electrode, various known conductive materials such as Au, Pt, Pd, Ag, Ni, and Cu can be adopted. As a method for forming this electrode layer, various known methods such as a screen printing method using a slurry or paste containing the conductive material can be employed. For example, a thin film method, a coating method, a thermal spraying method, a sputtering method, a plating method, or the like can be adopted.

1、31、41…キャパシタ
3、5、7、45、47…固体電解質層
9、11、35、49、51、53…内部電極層
13、15…外部電極
17、33、43…基体
19…第1主面
21…第2主面
23…側面
DESCRIPTION OF SYMBOLS 1, 31, 41 ... Capacitor 3, 5, 7, 45, 47 ... Solid electrolyte layer 9, 11, 35, 49, 51, 53 ... Internal electrode layer 13, 15 ... External electrode 17, 33, 43 ... Base | substrate 19 ... 1st main surface 21 ... 2nd main surface 23 ... Side surface

Claims (3)

リチウムイオン伝導性を有する固体電解質を主成分とする固体電解質層と内部電極層とが交互に積層されるとともに、少なくとも前記積層方向における一方の表面側及び他方の表面側に前記固体電解質層が配置された基体と、
前記基体の一方の表面側及び他方の表面側の前記固体電解質層上にそれぞれ形成された第1外部電極及び第2外部電極と、
を備えたキャパシタであって、
前記内部電極層は、前記両外部電極から電気的に分離されて独立したフロート電極であって、前記基体の前記一方又は他方の表面に沿って配置された前記内部電極層の面積は、当該表面の面積の95%以上であることを特徴とするキャパシタ。
A solid electrolyte layer mainly composed of a solid electrolyte having lithium ion conductivity and an internal electrode layer are alternately laminated, and the solid electrolyte layer is disposed on at least one surface side and the other surface side in the lamination direction. A substrate,
A first external electrode and a second external electrode respectively formed on the solid electrolyte layer on one surface side and the other surface side of the substrate;
A capacitor comprising:
The internal electrode layer is an independent float electrode that is electrically separated from the external electrodes, and the area of the internal electrode layer disposed along the one or other surface of the base is the surface A capacitor characterized by being 95% or more of the area.
前記基体は、複数の前記フロート電極を有することを特徴とする請求項1に記載のキャパシタ。   The capacitor according to claim 1, wherein the base has a plurality of the float electrodes. 前記フロート電極は、前記一方の表面と前記他方の表面との間の側面に露出していることを特徴とする請求項1又は2に記載のキャパシタ。   The capacitor according to claim 1, wherein the float electrode is exposed on a side surface between the one surface and the other surface.
JP2015199648A 2015-10-07 2015-10-07 Capacitor Pending JP2017073470A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015199648A JP2017073470A (en) 2015-10-07 2015-10-07 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015199648A JP2017073470A (en) 2015-10-07 2015-10-07 Capacitor

Publications (1)

Publication Number Publication Date
JP2017073470A true JP2017073470A (en) 2017-04-13

Family

ID=58538371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015199648A Pending JP2017073470A (en) 2015-10-07 2015-10-07 Capacitor

Country Status (1)

Country Link
JP (1) JP2017073470A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022550959A (en) * 2019-10-04 2022-12-06 ウルビックス インコーポレイテッド supercapacitor with bias electrodes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117630A (en) * 2006-11-02 2008-05-22 Toyota Motor Corp Power storage device
JP2010234770A (en) * 2009-03-31 2010-10-21 Daikin Ind Ltd Method for producing flat membrane containing filler and polymer
JP2014110240A (en) * 2012-11-30 2014-06-12 Ngk Insulators Ltd Power storage element
JP2015005739A (en) * 2013-05-20 2015-01-08 Tdk株式会社 Solid ion capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117630A (en) * 2006-11-02 2008-05-22 Toyota Motor Corp Power storage device
JP2010234770A (en) * 2009-03-31 2010-10-21 Daikin Ind Ltd Method for producing flat membrane containing filler and polymer
JP2014110240A (en) * 2012-11-30 2014-06-12 Ngk Insulators Ltd Power storage element
JP2015005739A (en) * 2013-05-20 2015-01-08 Tdk株式会社 Solid ion capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022550959A (en) * 2019-10-04 2022-12-06 ウルビックス インコーポレイテッド supercapacitor with bias electrodes
JP7580455B2 (en) 2019-10-04 2024-11-11 ウルビックス インコーポレイテッド Supercapacitor with bias electrodes

Similar Documents

Publication Publication Date Title
JP7585584B2 (en) Multilayer ceramic capacitor and its manufacturing method
KR102648161B1 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP5551296B1 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP6780215B2 (en) Multilayer ceramic capacitors
JP7241472B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP7586458B2 (en) Multilayer ceramic capacitor and its manufacturing method
JP5420619B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP7597337B2 (en) Multilayer ceramic capacitor and its manufacturing method
KR101648064B1 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
CN107799306A (en) Laminated ceramic capacitor and its manufacture method
JP6900157B2 (en) Multilayer ceramic capacitors
JP2019102798A (en) Multilayer ceramic capacitor
JP2014204113A (en) Multilayer ceramic capacitor and method of manufacturing the same
CN105097283A (en) Multilayer ceramic capacitor
JP2015029123A (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20190009707A (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2018098346A (en) Multilayer ceramic capacitor and manufacturing method thereof
CN106158367A (en) The manufacture method of ceramic capacitor component
JP2017147398A (en) Capacitors
CN106356191A (en) Multilayer ceramic capacitor
JP2020027929A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2019140199A (en) Multilayer ceramic capacitor and manufacturing method thereof
KR20210045925A (en) Ceramic electronic device and manufacturing method of the same
JP6245222B2 (en) Manufacturing method of multilayer ceramic capacitor
JP2018041917A (en) Capacitors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191217