[go: up one dir, main page]

JP2017069589A - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2017069589A
JP2017069589A JP2017009141A JP2017009141A JP2017069589A JP 2017069589 A JP2017069589 A JP 2017069589A JP 2017009141 A JP2017009141 A JP 2017009141A JP 2017009141 A JP2017009141 A JP 2017009141A JP 2017069589 A JP2017069589 A JP 2017069589A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
transistor
film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017009141A
Other languages
English (en)
Other versions
JP6363235B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
三宅　博之
Hiroyuki Miyake
博之 三宅
将志 津吹
Masashi Tsubuki
将志 津吹
耕生 野田
Kosei Noda
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017069589A publication Critical patent/JP2017069589A/ja
Application granted granted Critical
Publication of JP6363235B2 publication Critical patent/JP6363235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】トランジスタにおけるオフ電流を低減し、電圧調整回路における出力電圧の変換
効率を向上させる。
【解決手段】ゲート、ソース、及びドレインを有し、ゲートがソース又はドレインに電気
的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成層とし
てキャリア濃度が５×１０１４／ｃｍ３以下である酸化物半導体層を有するトランジスタ
と、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレイン
の他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容
量素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第
３の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する構
成である。
【選択図】図１

Description

本発明の一形態は、酸化物半導体を用いたトランジスタにより構成される電圧調整回路に
関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ）を
構成する技術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表示
装置に用いられている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導
体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。
そして、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）
で形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
特開２００６−１６５５２７号公報 特開２００６−１６５５２８号公報 特開２００６−１６５５２９号公報
しかしながら、酸化物半導体は、薄膜形成工程において化学量論的組成からずれてしまう
。例えば、酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。また、酸
化物半導体の薄膜形成中に混入する水素が酸素（Ｏ）−水素（Ｈ）結合を形成して電子供
与体となり、電気伝導度を変化させる要因となる。さらにＯ−Ｈは極性分子なので、酸化
物半導体によって作製される薄膜トランジスタのような能動デバイスに対して特性の変動
要因となる。
電子キャリア濃度を１０１８／ｃｍ３未満としても、酸化物半導体は、実質的にはｎ型で
あり、特許文献１乃至３に開示される薄膜トランジスタのオン・オフ比は１０３しか得ら
れていない。このような薄膜トランジスタのオン・オフ比が低い理由はオフ電流が高いこ
とによるものである。
また、オフ電流の高いトランジスタを用いて例えば昇圧回路などの電圧調整回路を構成す
る場合、非動作時においてもトランジスタを介して電流が流れてしまうため、所望の電圧
への変換効率が悪くなるなどの問題がある。
このような問題に鑑み本発明の一態様は、安定した電気的特性（例えば、オフ電流がきわ
めて低減されている）を有する薄膜トランジスタを提供することを課題とする。また、電
圧調整回路において所望の電圧への変換効率を高めることを課題とする。
本発明の一形態は、電子供与体（ドナー）となる不純物を除去することにより高純度化さ
せた、真性又は実質的に真性な半導体であり、シリコン半導体よりもエネルギーギャップ
が大きい酸化物半導体をチャネル形成層に有するトランジスタを用いて昇圧回路又は降圧
回路などの電圧調整回路を構成するものである。これにより、トランジスタにおけるオフ
状態のリーク電流（オフ電流）の低減を図り、さらにトランジスタにおけるオフ電流の低
減により、所望の値の電圧への変換効率の向上を図る。
酸化物半導体に含まれる水素濃度は、５×１０１９／ｃｍ３以下、好ましくは５×１０１
８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下である。また、酸化物半導体
に含まれる水素若しくはＯＨ結合は除去される。また、キャリア濃度は、５×１０１４／
ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下である。
エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以
上として、ドナーを形成する水素等の不純物を極力低減し、キャリア濃度を１×１０１４
／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下となるようにする。
さらに、上記酸化物半導体を有するトランジスタでは、チャネル幅１μｍあたりのオフ電
流を１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下、さらには１ａＡ／μｍ（１×１０
−１８Ａ／μｍ）以下、さらには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下、好ま
しくは、１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下と、従来のシリコンを用いたトラ
ンジスタと比較しても非常に低くすることができる。さらに、トランジスタの温度が８５
℃の場合であってもチャネル幅１μｍあたりのオフ電流を１００ｚＡ／μｍ以下、好まし
くは１０ｚＡ／μｍ以下と、従来のシリコンを用いたトランジスタと比較しても非常に低
くすることができる。
水素濃度が十分に低減されて高純度化された酸化物半導体層を用いたトランジスタを用い
ることにより、従来のシリコンを用いたトランジスタを用いる場合と比較してもリーク電
流による消費電力の少ない電圧調整回路を実現できる。
本発明の一態様は、ゲート、ソース、及びドレインを有し、ゲートがソース又はドレイン
に電気的に接続され、ソース及びドレインの一方に第１の信号が入力され、チャネル形成
層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下であるトランジスタと
、第１の電極及び第２の電極を有し、第１の電極がトランジスタのソース及びドレインの
他方に電気的に接続され、第２の電極にクロック信号である第２の信号が入力される容量
素子と、を有し、第１の信号の電圧を昇圧又は降圧し、昇圧又は降圧した電圧である第３
の信号を出力信号としてトランジスタのソース及びドレインの他方を介して出力する電圧
調整回路である。
本発明の一態様は、互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の
単位昇圧回路を有する電圧調整回路であって、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、
２Ｍは自然数））の単位昇圧回路は、ゲート、ソース、及びドレインを有し、ゲートがソ
ース及びドレインの一方に電気的に接続され、チャネル形成層として酸化物半導体層を有
し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジスタと、第１の電極及び第２
の電極を有し、第１の電極が第１のトランジスタのソース及びドレインの他方に電気的に
接続され、第２の電極にクロック信号が入力される第１の容量素子と、を有し、２Ｍ段目
の単位昇圧回路は、ゲート、ソース、及びドレインを有し、ゲートがソース及びドレイン
の一方に電気的に接続され、チャネル形成層として酸化物半導体層を有し、オフ電流が１
００ｚＡ／μｍ以下である第２のトランジスタと、第１の電極及び第２の電極を有し、第
１の電極が第２のトランジスタのソース及びドレインの他方に電気的に接続され、第２の
電極に反転クロック信号が入力される第２の容量素子と、を有する電圧調整回路である。
本発明の一態様は、互いに直列接続で電気的に接続されたｎ段（ｎは２以上の自然数）の
単位降圧回路を有する電圧調整回路であって、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、
２Ｍは自然数）の単位降圧回路は、ゲート、ソース、及びドレインを有し、チャネル形成
層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である第１のトランジ
スタと、第１の電極及び第２の電極を有し、第１の電極が第１のトランジスタのゲートに
電気的に接続され、第２の電極にクロック信号が入力される第１の容量素子と、を有し、
２Ｍ段目の単位降圧回路は、ゲート、ソース、及びドレインを有し、ソース及びドレイン
の一方が前記第１のトランジスタのゲート、及びソース又はドレインに電気的に接続され
、チャネル形成層として酸化物半導体層を有し、オフ電流が１００ｚＡ／μｍ以下である
第２のトランジスタと、第１の電極及び第２の電極を有し、第１の電極が第２のトランジ
スタのゲート、並びにソース及びドレインの他方に電気的に接続され、第２の電極に反転
クロック信号が入力される第２の容量素子と、を有する電圧調整回路である。
本発明の一態様により、トランジスタのリーク電流を低減し、出力信号の電圧の低下を低
減することができるため、所望の電圧への変換効率を向上させることができる。
電圧調整回路の構成の一例を示す回路図。 図１に示す電圧調整回路の動作の一例を説明するためのタイミングチャート。 電圧調整回路の構成の一例を示す回路図。 電圧調整回路の構成の一例を示す回路図 トランジスタを説明する図。 トランジスタの作製方法を説明する図。 トランジスタを説明する図。 トランジスタの作製方法を説明する図。 トランジスタを説明する図。 トランジスタの作製方法を説明する図。 酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図。 図１１に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート電極１００１に正の電位（＋ＶＧ）が印加された状態を示す図（Ｂ）ゲート電極１００１に負の電位（−ＶＧ）が印加された状態を示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 酸化物半導体を用いたトランジスタの特性評価用回路図。 酸化物半導体を用いたトランジスタの特性評価用タイミングチャート。 酸化物半導体を用いたトランジスタの特性を示す図。 酸化物半導体を用いたトランジスタの特性を示す図。 酸化物半導体を用いたトランジスタの特性を示す図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタを説明する図。 電子機器を説明する図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではないとする。
（実施の形態１）
本実施の形態では、本発明の一態様である電圧調整回路について説明する。
本実施の形態の電圧調整回路の構成の一例は、入力信号として信号Ｓ１及び信号Ｓ２が入
力され、入力された信号Ｓ１を昇圧又は降圧し、信号Ｓ１の電圧を昇圧又は降圧した電圧
である信号Ｓ３を出力信号として出力する機能を有する。さらに本実施の形態の電圧調整
回路の構成の一例について図１を用いて説明する。図１は、本実施の形態における電圧調
整回路の構成の一例を示す回路図である。
図１に示す電圧調整回路は、トランジスタ１０１と、容量素子１０２と、を有する。
なお、本明細書において、トランジスタとして例えば電界効果トランジスタを用いること
ができる。
また、本明細書において、電界効果トランジスタは、ゲート、ソース、及びドレインを少
なくとも有する。電界効果トランジスタとしては、例えば薄膜トランジスタ（ＴＦＴとも
いう）を用いることができる。また、電界効果トランジスタとしては、例えばトップゲー
ト型、又はボトムゲート型のトランジスタを用いることができる。また、電界効果トラン
ジスタは、Ｎ型の導電型にすることができる。
なお、ゲートとは、ゲート電極及びゲート配線の一部又は全部のことをいう。ゲート配線
とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に
接続させるための配線のことをいう。
ソースとは、ソース領域、ソース電極、及びソース配線の一部又は全部のことをいう。ソ
ース領域とは、半導体層のうち、抵抗値がチャネル形成層より低い領域のことをいう。ソ
ース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少
なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させ
るための配線のことをいう。
ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部又は全部のことを
いう。ドレイン領域とは、半導体層のうち、抵抗値がチャネル形成領域より低い領域のこ
とをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ド
レイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線
とを電気的に接続させるための配線のことをいう。
また、本明細書において、トランジスタのソースとドレインは、トランジスタの構造や動
作条件などによって互いに入れ替わるため、いずれがソース又はドレインであるかを限定
することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）におい
ては、ソース及びドレインのいずれか一方をソース及びドレインの一方と表記し、他方を
ソース及びドレインの他方と表記する。
また、本明細書における電界効果トランジスタは、チャネル形成層としての機能を有する
酸化物半導体層を有するトランジスタである。なお、チャネル形成層の水素濃度は、５×
１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さ
らに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次
イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）による値である。また、トランジスタのキャリア濃度は、１×１０１４／ｃ
ｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
また、本明細書において、容量素子として例えば第１の電極と、第２の電極と、誘電体と
、を有する構成の容量素子を用いることができる。
トランジスタ１０１は、ゲートに信号Ｓ１又は信号Ｓ３が入力され、ソース及びドレイン
の一方に信号Ｓ１が入力され、ソース及びドレインの他方の電圧が信号Ｓ３の電圧となる
。図１に示す電圧調整回路は、トランジスタ１０１のソース及びドレインの他方を介して
信号Ｓ３を出力する。
トランジスタ１０１では、ゲートに信号Ｓ１及び信号Ｓ３のいずれかの信号が入力される
かによって電圧調整動作が異なる。例えば、ゲートに信号Ｓ１が入力される場合には、信
号Ｓ３の電圧を信号Ｓ１の電圧より高くすることができ、またゲートに信号Ｓ３が入力さ
れる場合には、信号Ｓ３の電圧を信号Ｓ１の電圧より低くすることができる。このとき、
信号Ｓ３の電圧を信号Ｓ１の電圧より高くすることを昇圧ともいい、信号Ｓ３の電圧を信
号Ｓ１の電圧より低くすることを降圧ともいう。
なお、一般的に電圧とは、２点間における電位の差（電位差ともいう）のことをいう。し
かし、電圧と電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあ
るため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点
の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる
場合がある。
なお、本明細書において、信号として例えば電圧などを用いたアナログ信号又はデジタル
信号を用いることができる。例えば、電圧を用いた信号（電圧信号ともいう）としては、
少なくとも第１の電圧状態及び第２の電圧状態を有する信号を用いることが好ましく、例
えば第１の電圧状態としてハイレベルの電圧状態及び第２の電圧状態としてローレベルの
電圧状態を有するデジタル信号などを用いることができる。なお、ハイレベルのときの電
圧を電圧ＶＨともいい、ローレベルの電圧を電圧ＶＬともいう。また、第１の電圧状態の
電圧及び第２の電圧状態の電圧は、各信号によって異なる場合があり、また、ノイズなど
の影響があるため、第１の電圧状態の電圧及び第２の電圧状態の電圧は、一定値ではなく
、それぞれ一定の範囲内の値であればよい。
容量素子１０２は、第１の電極がトランジスタ１０１のソース及びドレインの他方に電気
的に接続され、第２の電極に信号Ｓ２が入力される。なお、容量素子１０２の第１の電極
と、トランジスタ１０１のソース及びドレインの他方との接続箇所をノードＮ１１１とも
いう。
信号Ｓ１は、電圧調整回路の第１の入力信号（信号ＩＮＶＣ１ともいう）としての機能を
有する。
信号Ｓ２は、電圧調整回路の第２の入力信号（信号ＩＮＶＣ２ともいう）としての機能を
有する。信号Ｓ２としては、例えばクロック信号を用いることができる。クロック信号は
、第１の電圧状態と第２の電圧状態とが周期的に繰り返される信号である。クロック信号
における第１の電圧状態及び第２の電圧状態の値は、適宜設定することができる。
信号Ｓ３は、電圧調整回路の出力信号（信号ＯＵＴＶＣともいう）としての機能を有する
。
次に、図１に示す電圧調整回路の動作（駆動方法ともいう）の一例について図２を用いて
説明する。図２は、図１に示す電圧調整回路の動作の一例を説明するためのタイミングチ
ャートであり、信号Ｓ１、信号Ｓ２、及び信号Ｓ３の電圧波形をそれぞれ示したものであ
る。なお、図２を用いて説明する図１に示す電圧調整回路の動作の一例では、信号Ｓ１を
ハイレベルとローレベルの２値のデジタル信号とし、信号Ｓ２をハイレベルとローレベル
が周期的に繰り返されるクロック信号とし、トランジスタ１０１をＮ型トランジスタとし
、トランジスタ１０１のゲートに信号Ｓ１が入力されるとして説明する。
図１に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間に
おける動作について以下に説明する。
期間１５１では、信号Ｓ１がハイレベルになり、信号Ｓ２がローレベルになる。
このとき、トランジスタ１０１のソースとドレインの間が導通状態になり、ノードＮ１１
１の電圧が上昇し始める。ノードＮ１１１の電圧は、Ｖ１まで上昇する。Ｖ１は、ＶＨ−
Ｖｔｈ１０１（トランジスタ１０１の閾値電圧）である。ノードＮ１１１の電圧が電圧Ｖ
１になると、トランジスタ１０１のソースとドレインの間は非導通状態になり、ノードＮ
１１１は浮遊状態になる。このとき、容量素子１０２の第１の電極と第２の電極の間に印
加される電圧は、Ｖ１−ＶＬであり、信号Ｓ３の電圧は、Ｖ１になる。
次に、期間１５２では、信号Ｓ１がハイレベルのままであり、信号Ｓ２がハイレベルにな
る。
このとき、トランジスタ１０１は非導通状態であり、ノードＮ１１１は、浮遊状態であり
、さらに容量素子１０２の第２の電極に与えられる電圧が電圧ＶＬから電圧ＶＨに変化す
るため、容量素子１０２の第２の電極に合わせて容量素子１０２の第１の電極の電圧も変
化し始める。ノードＮ１１１の電圧は、電圧Ｖ１よりもさらに大きい値、すなわちＶ２ま
で上昇する。電圧Ｖ２は、ＶＨ−Ｖｔｈ１０１＋ＶＨである。このとき、容量素子１０２
の第１の電極と第２の電極の間に印加される電圧は、Ｖ２−ＶＨであり、信号Ｓ３の電圧
は、Ｖ２になる。このように、期間１５２において、電圧調整回路の出力信号である信号
Ｓ３の電圧は、電圧調整回路に入力される信号Ｓ１の電圧が昇圧された値となる。
以上のように、本実施の形態の電圧調整回路では、入力された電圧信号を変化させ、入力
された電圧信号よりも高い電圧又は低い電圧の信号を出力することができるため、消費電
力を低減することができる。
また、本実施の形態の電圧調整回路では、トランジスタとして、チャネル形成層としての
機能を有する酸化物半導体層を含み、チャネル形成層の水素濃度が５×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５
×１０１７ａｔｏｍｓ／ｃｍ３以下であり、キャリア濃度が１×１０１４／ｃｍ３以下、
好ましくは１×１０１２／ｃｍ３以下であるトランジスタを用いた構成である。該トラン
ジスタはリーク電流が低いため、従来のトランジスタと比較して、容量素子に蓄積された
電荷のリークが低減できるため、所望の値の電圧への到達速度を格段に向上させることが
できる。
また、本実施の形態の電圧調整回路は、容量素子をトランジスタと同一工程により形成す
ることができる。これにより、工程数の増加を低減することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である電圧調整回路の一例として昇圧回路について説
明する。
本実施の形態の電圧調整回路の回路構成の一例について図３を用いて説明する。図３は、
本実施の形態の電圧調整回路の回路構成の一例を示す回路図である。
図３に示す電圧調整回路は、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎ（ｎは
２以上の自然数）を有し、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞ
れが直列接続で電気的に接続されたｎ段の単位昇圧回路を用いて構成される。
単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞれは、トランジスタ２０１
と、容量素子２０２と、を有する。
トランジスタ２０１としては、チャネル形成層としての機能を有する酸化物半導体層を有
するトランジスタを用いることができる。なお、チャネル形成層の水素濃度は、５×１０
１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次イオ
ン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ）による値である。またトランジスタ２０１のキャリア濃度は、１×１０１４／ｃ
ｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
また、単位昇圧回路２１１＿１乃至単位昇圧回路２１１＿ｎのそれぞれにおいて、トラン
ジスタ２０１のゲートがトランジスタ２０１のソース及びドレインの一方に電気的に接続
される。すなわち、トランジスタ２０１はダイオード接続される。また、容量素子２０２
の第１の電極は、トランジスタ２０１のソース及びドレインの他方に電気的に接続される
。
さらに、Ｋ段目（Ｋは２乃至ｎの自然数）の単位昇圧回路は、トランジスタ２０１のソー
ス及びドレインの一方がＫ−１段目の単位昇圧回路におけるトランジスタ２０１のソース
及びドレインの他方に電気的に接続される。Ｋ−１段目の単位昇圧回路におけるトランジ
スタ２０１のソース及びドレインの他方と、Ｋ段目の単位昇圧回路におけるトランジスタ
２０１のソース及びドレインの一方との接続箇所をノードＮ１＿Ｍ（Ｍは１乃至ｎ／２）
という。
さらに、２Ｍ−１段目（Ｍは１乃至ｎ／２であり、２Ｍは自然数）の単位昇圧回路は、容
量素子２０２の第２の電極がクロック信号線２２１に電気的に接続され、２Ｍ段目の単位
昇圧回路は、容量素子２０２の第２の電極がクロック信号線２２２に電気的に接続される
。クロック信号線２２１にはクロック信号ＣＫ１が入力され、クロック信号線２２２には
クロック信号ＣＫＢ１が入力される。クロック信号ＣＫ１及びクロック信号ＣＫＢ１は、
位相が相反の関係であり、例えばクロック信号ＣＫ１がハイレベルのとき、クロック信号
ＣＫＢ１はローレベルである。クロック信号ＣＫＢ１としては、例えばクロック信号ＣＫ
１の反転信号を用いることができ、クロック信号ＣＫＢ１は、例えばインバータなどのＮ
ＯＴ回路を用いてクロック信号ＣＫ１の電圧状態を反転させることにより生成することが
できる。クロック信号ＣＫ１及びクロック信号ＣＫＢ１におけるハイレベル及びローレベ
ルの電圧の値は、適宜設定することができる。また、クロック信号ＣＫ１は、例えばリン
グオシレータなどの発振回路とバッファ回路を用いて生成することもできる。また、クロ
ック信号ＣＫ１及びクロック信号ＣＫＢ１のみに限定されず、３相以上のクロック信号を
用いることもできる。
さらに、初段の単位昇圧回路、すなわち単位昇圧回路２１１＿１におけるトランジスタ２
０１は、ソース及びドレインの一方に信号ＩＮ１が入力される。
さらに、最終段の単位昇圧回路、すなわち単位昇圧回路２１１＿ｎにおけるトランジスタ
２０１のソース及びドレインの他方の電圧は、電圧調整回路の出力信号である信号ＯＵＴ
１の電圧となる。また、単位昇圧回路２１１＿ｎにおける容量素子２０２は、第２の電極
に電圧Ｖｃ１が与えられる。電圧Ｖｃ１は任意の値でよく、例えば電圧ＶＨ又は電圧ＶＬ
と同じ値の電圧を用いることができる。また、単位昇圧回路２１１＿ｎにおける容量素子
２０２の容量は、他の単位昇圧回路における容量素子２０２の容量より大きくすることが
好ましい。これにより、単位昇圧回路２１１＿ｎの出力信号、すなわち電圧調整回路の出
力信号である信号ＯＵＴ１の電圧状態をより安定させることができる。
以上のように、本実施の形態の電圧調整回路の一例は、ｎ段の単位昇圧回路を有し、それ
ぞれの単位昇圧回路は、ダイオード接続されたトランジスタと容量素子を有する構成であ
る。ダイオード接続されたトランジスタとしては、チャネル形成層として高純度化された
酸化物半導体層を有するトランジスタを用いる。これにより、各ノードの電圧の保持時間
を長くすることができ、また、目的の電圧までの到達時間を短くすることができ、電圧変
換効率を向上させることができる。
次に、図３に示す電圧調整回路の動作の一例について説明する。
図３に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間に
おける動作について以下に説明する。なお、ここで説明する図３に示す電圧調整回路の動
作の一例では、信号ＩＮ１としてハイレベルの信号が入力され、クロック信号ＣＫ１をハ
イレベル及びローレベルに周期的に変化するクロック信号とし、クロック信号ＣＫＢ１を
クロック信号ＣＫの反転クロック信号とし、各単位昇圧回路におけるトランジスタ２０１
をＮ型トランジスタとし、各単位昇圧回路におけるトランジスタ２０１の閾値電圧が同じ
値であるとして説明する。
まず、第１の期間では、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫＢ１
がハイレベルになる。
このとき、単位昇圧回路２１１＿１において、ダイオード接続されたトランジスタ２０１
が導通状態になり、ノードＮ１＿１の電圧が上昇し始める。ノードＮ１＿１の電圧（電圧
ＶＮ１ともいう）は、ＶＩＮ１（信号ＩＮ１の電圧）−Ｖｔｈ２０１（トランジスタ２０
１の閾値電圧）まで上昇する。ノードＮ１＿１の電圧が電圧ＶＩＮ１−Ｖｔｈ２０１にな
ると、単位昇圧回路２１１＿１におけるダイオード接続されたトランジスタ２０１が非導
通状態になり、ノードＮ１＿１は浮遊状態になる。
次に、第２の期間では、クロック信号ＣＫ１がハイレベルになり、クロック信号ＣＫＢ１
がローレベルになる。
このとき、単位昇圧回路２１１＿１において、トランジスタ２０１は非導通状態に維持さ
れ、ノードＮ１＿１は浮遊状態であり、さらに単位昇圧回路２１１＿１における容量素子
２０２の第２の電極に与えられる電圧がＶＨに変化するため、容量素子２０２の第２の電
極に合わせて容量素子２０２の第１の電極の電圧も変化し始める。ノードＮ１＿１の電圧
は、ＶＩＮ１−Ｖｔｈ２０１＋ＶＨまで上昇する。このとき、容量素子２０２の第１の電
極と第２の電極の間に印加される電圧は、ＶＩＮ１−Ｖｔｈ２０１である。このように、
第２の期間において、ノードＮ１＿１の電圧は、第１の期間におけるノードＮ１＿１の電
圧が昇圧された値となる。
さらに、ノードＮ１＿１の電圧がＶＩＮ−Ｖｔｈ２０１＋ＶＨになることにより、単位昇
圧回路２１１＿２において、ダイオード接続されたトランジスタ２０１が導通状態になり
、ノードＮ１＿２の電圧が上昇し始める。ノードＮ１＿２の電圧（ＶＮ２ともいう）は、
ＶＮ１−Ｖｔｈ２０１まで上昇する。ノードＮ１＿２の電圧がＶＮ１−Ｖｔｈ２０１にな
ると、単位昇圧回路２１１＿２におけるダイオード接続されたトランジスタ２０１が非導
通状態になり、ノードＮ１＿２は浮遊状態になる。
次に、第３の期間では、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫＢ１
がハイレベルになる。
このとき、単位昇圧回路２１１＿２において、トランジスタ２０１は非導通状態に維持さ
れ、ノードＮ１＿２は浮遊状態であり、さらに単位昇圧回路２１１＿２における容量素子
２０２の第２の電極に与えられる電圧がＶＬからＶＨに変化するため、容量素子２０２の
第２の電極に合わせて容量素子２０２の第１の電極の電圧も変化し始める。ノードＮ１＿
２の電圧は、ＶＮ１−Ｖｔｈ２０１＋ＶＨまで上昇する。このとき、容量素子２０２の第
１の電極と第２の電極の間に印加される電圧は、ＶＮ１−Ｖｔｈ２０１である。このよう
に、第３の期間において、ノードＮ１＿２の電圧は、第２の期間におけるノードＮ１＿２
の電圧が昇圧された値となる。
さらに、ノードＮ１＿２の電圧がＶＮ１−Ｖｔｈ２０１＋ＶＨになることにより、単位昇
圧回路２１１＿３において、ダイオード接続されたトランジスタ２０１が導通状態になり
、ノードＮ１＿３の電圧が上昇し始める。ノードＮ１＿３の電圧（ＶＮ３ともいう）は、
ＶＮ２−Ｖｔｈ２０１まで上昇する。ノードＮ１＿３の電圧がＶＮ２−Ｖｔｈ２０１にな
ると、単位昇圧回路２１１＿３におけるダイオード接続されたトランジスタ２０１が非導
通状態になり、ノードＮ１＿３は浮遊状態になる。
さらに、３段目以降の各単位昇圧回路においてもクロック信号ＣＫ１又はクロック信号Ｃ
ＫＢ１がハイレベル又はローレベルに周期的に変化するに従って上記単位昇圧回路と同様
の動作が順次行われ、各ノードＮ１＿Ｍの電圧は、クロック信号ＣＫ１又はクロック信号
ＣＫＢ１がハイレベル又はローレベルに周期的に変化する毎に徐々に昇圧され、最大でＶ
ＩＮ１＋Ｍ（ＶＨ−Ｖｔｈ２０１）に昇圧される。また、信号ＯＵＴ１の電圧は、クロッ
ク信号ＣＫ１又はクロック信号ＣＫＢ１がハイレベル又はローレベルに周期的に変化する
毎に徐々に昇圧され、最大でＶＩＮ１＋ｎ（ＶＨ−Ｖｔｈ２０１）に昇圧される。このよ
うに、図３に示す電圧調整回路は、信号ＩＮ１の電圧を昇圧し、昇圧した電圧の信号ＯＵ
Ｔ１を出力信号として出力する。
以上のように、本実施の形態の電圧調整回路の一例では、各単位昇圧回路において昇圧動
作を行うことにより、入力された信号の電圧より大きい電圧の信号を出力信号として出力
することができる。
また、本実施の形態の電圧調整回路の一例は、各単位昇圧回路においてダイオード接続さ
れたトランジスタが、チャネル形成層として高純度化された酸化物半導体層を用いたトラ
ンジスタである構成である。これによりトランジスタのリーク電流を低減し、所望の電圧
への変換効率を向上させることができ、各ノードの電圧の保持期間を長くすることができ
、また昇圧動作により所望の電圧となるまでの到達速度を速くすることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である電圧調整回路の他の一例として降圧回路につい
て説明する。なお本実施の形態において、実施の形態２に示す電圧調整回路と同じ部分に
ついては、説明を適宜援用する。
本実施の形態の電圧調整回路の回路構成の一例について図４を用いて説明する。図４は、
本実施の形態の電圧調整回路の回路構成の一例を示す回路図である。
図４に示す電圧調整回路は、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎ（ｎは
２以上の自然数）を有し、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞ
れが直列接続で電気的に接続されたｎ段の単位降圧回路により構成される。
単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞれは、トランジスタ５０１
と、容量素子５０２と、を有する。
トランジスタ５０１としては、チャネル形成層としての機能を有する酸化物半導体層を有
するトランジスタを用いることができる。なお、チャネル形成層の水素濃度は、５×１０
１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。該水素濃度は、例えば二次イオ
ン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ）による値である。また、トランジスタ５０１のキャリア濃度は、１×１０１４／
ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下とする。
Ｋ段目（Ｋは２乃至ｎの自然数）の単位降圧回路は、トランジスタ５０１のソース及びド
レインの一方がＫ−１段目の単位降圧回路におけるトランジスタ５０１のソース及びドレ
インの他方に電気的に接続される。Ｋ−１段目の単位降圧回路におけるトランジスタ５０
１のソース及びドレインの他方と、Ｋ段目の単位降圧回路におけるトランジスタ５０１の
ソース及びドレインの一方との接続箇所をノードＮ２＿Ｍという。
また、単位降圧回路５１１＿１乃至単位降圧回路５１１＿ｎのそれぞれにおいて、トラン
ジスタ５０１のゲートがトランジスタ５０１のソース及びドレインの他方に電気的に接続
される。すなわちトランジスタ５０１はダイオード接続される。また、容量素子５０２の
第１の電極は、トランジスタ５０１のソース及びドレインの他方に電気的に接続される。
すなわち、図３に示す電圧調整回路におけるトランジスタ２０１は、ゲートと、ソース及
びドレインの一方とが電気的に接続される構成であるのに対し、図４に示す電圧調整回路
におけるトランジスタ５０１は、ゲートと、ソース及びドレインの他方とが電気的に接続
される。
さらに、２Ｍ−１段目の単位降圧回路は、容量素子５０２の第１の電極がトランジスタ５
０１のゲートに電気的に接続され、第２の電極がクロック信号線５２１に電気的に接続さ
れ、２Ｍ段目の単位降圧回路は、トランジスタ５０１のソース及びドレインの一方が２Ｍ
−１段目におけるトランジスタ５０１のゲート、及びソース又はドレインの電気的に接続
され、容量素子５０２の第１の電極がトランジスタ５０１のゲート、並びにソース及びド
レインの他方に電気的に接続され、第２の電極がクロック信号線５２２に電気的に接続さ
れる。クロック信号線５２１にはクロック信号ＣＫ２が入力され、クロック信号線５２２
にはクロック信号ＣＫＢ２が入力される。クロック信号ＣＫ２及びクロック信号ＣＫＢ２
は、位相が相反の関係であり、例えばクロック信号ＣＫ２がハイレベルのとき、クロック
信号ＣＫＢ２はローレベルである。クロック信号ＣＫＢ２としては、例えばクロック信号
ＣＫ２の反転信号を用いることができ、クロック信号ＣＫＢ２は、例えばインバータなど
のＮＯＴ回路を用いてクロック信号ＣＫ２の電圧状態を反転させることにより生成するこ
とができる。クロック信号ＣＫ２及びクロック信号ＣＫＢ２におけるハイレベル及びロー
レベルの電圧の値は、適宜設定することができる。また、クロック信号ＣＫ２は、例えば
リングオシレータなどの発振回路とバッファ回路を用いて生成することもできる。また、
クロック信号ＣＫ２及びクロック信号ＣＫＢ２のみに限定されず、３相以上のクロック信
号を用いることもできる。
さらに、初段の単位降圧回路、すなわち単位降圧回路５１１＿１におけるトランジスタ５
０１は、ソース及びドレインの一方に信号ＩＮ２が入力される。
さらに、最終段の単位降圧回路、すなわち単位降圧回路５１１＿ｎにおけるトランジスタ
５０１のソース及びドレインの他方の電圧は、電圧調整回路の出力信号である信号ＯＵＴ
２の電圧となる。また、単位降圧回路５１１＿ｎにおける容量素子５０２は、第２の電極
に電圧Ｖｃ２が与えられる。電圧Ｖｃ２は任意の値でよく、例えば電圧ＶＨ又は電圧ＶＬ
と同じ値の電圧を用いることができる。また、単位降圧回路５１１＿ｎにおける容量素子
５０２の容量は、他の単位降圧回路における容量素子５０２の容量より大きくすることが
好ましい。これにより、単位降圧回路５１１＿ｎの出力信号、すなわち電圧調整回路の出
力信号である信号ＯＵＴ２の電圧状態をより安定させることができる。
以上のように、本実施の形態の電圧調整回路の一例は、ｎ段の単位降圧回路を有し、それ
ぞれの単位降圧回路は、ダイオード接続されたトランジスタと容量素子を有する構成であ
る。ダイオード接続されたトランジスタとしては、チャネル形成層として水素濃度を低減
し、オフ電流を低減した酸化物半導体層を有するトランジスタを用いる。これにより、各
ノードの電圧の保持時間を長くすることができ、また、目的の電圧までの到達時間を短く
することができ、電圧変換効率を向上させることができる。
次に、図４に示す電圧調整回路の動作の一例について説明する。
図４に示す電圧調整回路の動作は、複数の期間に分けて説明することができる。各期間に
おける動作について以下に説明する。なお、ここで説明する図４に示す電圧調整回路の動
作の一例では、信号ＩＮ２としてローレベルの信号が入力され、クロック信号ＣＫ２をハ
イレベル及びローレベルに周期的に変化するクロック信号とし、クロック信号ＣＫＢ２を
クロック信号ＣＫ２の反転クロック信号とし、各単位降圧回路におけるトランジスタ５０
１をＮ型トランジスタとし、各単位降圧回路におけるトランジスタ５０１の閾値電圧は同
じ値であるとして説明する。
まず、第１の期間では、クロック信号ＣＫ２がハイレベルになり、クロック信号ＣＫＢ２
がローレベルになる。
このとき、単位降圧回路５１１＿１において、ダイオード接続されたトランジスタ５０１
が導通状態になり、ノードＮ２＿１の電圧が下降し始める。ノードＮ２＿１の電圧（電圧
ＶＮ２ともいう）は、ＶＩＮ２（信号ＩＮ２の電圧）＋Ｖｔｈ５０１（トランジスタ５０
１の閾値電圧）まで下降する。ノードＮ２＿１の電圧が電圧ＶＩＮ２＋Ｖｔｈ５０１にな
ると、単位降圧回路５１１＿１におけるダイオード接続されたトランジスタ５０１が非導
通状態になり、ノードＮ２＿１は浮遊状態になる。
次に、第２の期間では、クロック信号ＣＫ２がローレベルになり、クロック信号ＣＫＢ２
がハイレベルになる。
このとき、単位降圧回路５１１＿１において、トランジスタ５０１は、非導通状態に維持
され、ノードＮ２＿１は浮遊状態であり、さらに単位降圧回路５１１＿１における容量素
子５０２の第２の電極に与えられる電圧がＶＬに変化するため、容量素子５０２の第２の
電極に合わせて容量素子５０２の第１の電極の電圧も変化し始める。ノードＮ２＿１の電
圧は、ＶＩＮ２＋Ｖｔｈ５０１−ＶＨまで下降する。このとき、容量素子５０２の第１の
電極と第２の電極の間に印加される電圧は、ＶＩＮ２＋Ｖｔｈ５０１である。このように
、第２の期間において、ノードＮ２＿１の電圧は、第１の期間におけるノードＮ２＿１の
電圧が降圧された値となる。
さらに、ノードＮ２＿１の電圧がＶＩＮ２＋Ｖｔｈ５０１−ＶＨになることにより、単位
降圧回路５１１＿２において、ダイオード接続されたトランジスタ５０１が導通状態にな
り、ノードＮ２＿２の電圧が下降し始める。ノードＮ２＿２の電圧（ＶＮ２ともいう）は
、ＶＮ２＋Ｖｔｈ５０１まで下降する。ノードＮ２＿２の電圧がＶＮ２＋Ｖｔｈ５０１に
なると、単位降圧回路５１１＿２におけるダイオード接続されたトランジスタ５０１が非
導通状態になり、ノードＮ２＿２は浮遊状態になる。
次に、第３の期間では、クロック信号ＣＫ２がハイレベルになり、クロック信号ＣＫＢ２
がローレベルになる。
このとき、単位降圧回路５１１＿２において、トランジスタ５０１は非導通状態に維持さ
れ、ノードＮ２＿２は浮遊状態であり、さらに単位降圧回路５１１＿２における容量素子
５０２の第２の電極に与えられる電圧がＶＬに変化するため、容量素子５０２の第２の電
極に合わせて容量素子５０２の第１の電極の電圧も変化し始める。ノードＮ２＿２の電圧
は、ＶＮ２＋Ｖｔｈ５０１−ＶＨまで下降する。このとき、容量素子５０２の第１の電極
と第２の電極の間に印加される電圧は、ＶＮ２＋Ｖｔｈ５０１である。このように、第３
の期間において、ノードＮ２＿２の電圧は、第２の期間におけるノードＮ２＿２の電圧が
降圧された値となる。
さらに、ノードＮ２＿２の電圧がＶＮ２＋Ｖｔｈ５０１−ＶＨになることにより、単位降
圧回路５１１＿３において、ダイオード接続されたトランジスタ５０１が導通状態になり
、ノードＮ２＿３の電圧が下降し始める。ノードＮ２＿３の電圧（ＶＮ３ともいう）は、
ＶＮ２＋Ｖｔｈ５０１まで下降する。ノードＮ２＿３の電圧がＶＮ２＋Ｖｔｈ５０１にな
ると、単位降圧回路５１１＿３におけるダイオード接続されたトランジスタ５０１が非導
通状態になり、ノードＮ２＿３は浮遊状態になる。
さらに、３段目以降の各単位降圧回路においてもクロック信号ＣＫ２又はクロック信号Ｃ
ＫＢ２がハイレベル又はローレベルに周期的に変化するに従って上記単位降圧回路と同様
の動作が順次行われ、各ノードＮ２＿Ｍの電圧のそれぞれは、クロック信号ＣＫ２又はク
ロック信号ＣＫＢ２がハイレベル又はローレベルに周期的に変化する毎に徐々に降圧され
、最小でＶＩＮ２−Ｍ（ＶＨ＋Ｖｔｈ５０１）となる。また、信号ＯＵＴ２の電圧は、ク
ロック信号ＣＫ２又はクロック信号ＣＫＢ２がハイレベル又はローレベルに周期的に変化
する毎に徐々に降圧され、最小でＶＩＮ２−ｎ（ＶＨ＋Ｖｔｈ５０１）となる。このよう
に、図４に示す電圧調整回路は、信号ＩＮ２の電圧が降圧された電圧の信号ＯＵＴ２を出
力信号として出力する。
以上のように、本実施の形態の電圧調整回路の一例は、各単位降圧回路において降圧動作
を行うことにより、入力された信号の電圧より小さい電圧の信号を出力信号として出力す
ることができる。
また、本実施の形態の電圧調整回路の一例は、各単位降圧回路においてダイオード接続さ
れたトランジスタが、チャネル形成層として高純度化された酸化物半導体層を用いたトラ
ンジスタである構成である。これにより、トランジスタのリーク電流を低減し、所望の電
圧への変換効率を向上させることができ、各ノードの電圧の保持期間を長くすることがで
き、また降圧動作により所望の電圧となるまでの到達速度を速くすることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる
薄膜トランジスタの例を示す。
本実施の形態のトランジスタ及びトランジスタの作製方法の一形態を、図５及び図６を用
いて説明する。
図５（Ａ）（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図５（Ａ）（Ｂ）に
示す薄膜トランジスタ４１０は、トップゲート構造の薄膜トランジスタの一つである。
図５（Ａ）はトップゲート構造の薄膜トランジスタ４１０の平面図であり、図５（Ｂ）は
図５（Ａ）の線Ｃ１−Ｃ２における断面図である。
薄膜トランジスタ４１０は、絶縁表面を有する基板４００上に、絶縁層４０７、酸化物半
導体層４１２、ソース電極層又はドレイン電極層４１５ａ、及びソース電極層又はドレイ
ン電極層４１５ｂ、ゲート絶縁層４０２、ゲート電極層４１１を含み、ソース電極層又は
ドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂにそれぞれ配線層４
１４ａ、配線層４１４ｂが接して設けられ電気的に接続している。
また、薄膜トランジスタ４１０はシングルゲート構造の薄膜トランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図６（Ａ）乃至（Ｅ）を用い、基板４００上に薄膜トランジスタ４１０を作製する
工程を説明する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用
的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用い
ることが好ましい
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また
、プラスチック基板等も適宜用いることができる。また基板としてシリコンなどの半導体
基板を用いることもできる。
まず、絶縁表面を有する基板４００上に下地膜となる絶縁層４０７を形成する。酸化物半
導体層と接する絶縁層４０７は、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウ
ム層、又は酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層４０
７の形成方法としては、プラズマＣＶＤ法又はスパッタリング法等を用いることができる
が、絶縁層４０７中に水素が多量に含まれないようにするためには、スパッタリング法で
絶縁層４０７を成膜することが好ましい。
本実施の形態では、絶縁層４０７として、スパッタリング法により酸化シリコン層を形成
する。基板４００を処理室へ搬送し、水素及び水分が除去された酸素を含む高純度スパッ
タガスを導入しシリコン半導体のターゲットを用いて、基板４００に絶縁層４０７として
、酸化シリコン層を成膜する。また基板４００は室温でもよいし、加熱されていてもよい
。
例えば、石英（好ましくは合成石英）をターゲットとして用い、基板温度１０８℃、基板
とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１
．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：
１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する。膜厚は１００ｎ
ｍとする。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを酸化シリコ
ン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして
酸素又は、酸素及びアルゴンの混合ガスを用いる。
この場合において、処理室内の残留水分を除去しつつ絶縁層４０７を成膜することが好ま
しい。絶縁層４０７に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４０７
に含まれる不純物の濃度を低減できる。
絶縁層４０７を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物など
の不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いるこ
とが好ましい。
スパッタリング法としては、例えばスパッタ用電源に高周波電源を用いるＲＦスパッタリ
ング法、直流電源を用いるＤＣスパッタリング法、又はパルス的にバイアスを与えるパル
スＤＣスパッタリング法などがある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合
に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガ
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
また、絶縁層４０７は積層構造でもよく、例えば、基板４００側から窒化シリコン層、窒
化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウムなどの窒化物絶縁層
と、上記酸化物絶縁層との積層構造としてもよい。
例えば、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコンタ
ーゲットを用いて酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合に
おいても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を
成膜することが好ましい。
窒化シリコン層を形成する場合も、成膜時に基板を加熱してもよい。
絶縁層４０７として窒化シリコン層と酸化シリコン層とを積層する場合、窒化シリコン層
と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜するこ
とができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンタ
ーゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むスパッタガス
に切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。窒化シリコン
層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シリ
コン層表面に水素や水分などの不純物が吸着することを防止することができる。
次いで、絶縁層４０７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する
。
また、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、
成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４０７が形成された基板
４００を予備加熱し、基板４００に吸着した水素、水分などの不純物を脱離し排気するこ
とが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、
この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲート
絶縁層４０２の成膜前の基板４００に行ってもよいし、後に形成するソース電極層又はド
レイン電極層４１５ａ及びソース電極層又はドレイン電極層４１５ｂまで形成した基板４
００にも同様に行ってもよい。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入し、
プラズマを発生させて逆スパッタを行い、絶縁層４０７の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側に高周波電源を用いて電圧を印加してプラズマを形成して表面を改質する方
法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜はスパッタリング法により成膜する。酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−
Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸
化物半導体膜を用いる。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金
属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は
、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアル
ゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。また、
スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲット
を用いて成膜を行ってもよい。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いる
ことが好ましい。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成
分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲット
の他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比
］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示すターゲ
ットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比
］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸化物タ
ーゲットのうち、全体の体積に対して全体の体積から空隙などが占める空間を除いた部分
の体積の割合（充填率ともいう）は、９０％以上１００％以下、好ましくは９５％以上９
９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸
化物半導体膜は、緻密な膜となる。
減圧状態に設定された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及
び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板４００上
に酸化物半導体膜を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポ
ンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコー
ルドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、
例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を
含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不
純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱してもよい。
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を６０ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ
：アルゴン流量３０ｓｃｃｍ＝１：２）雰囲気下の条件が適用される。なお、パルス直流
（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が
軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以
上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材
料に応じて適宜厚みを選択すればよい。
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程により島状の酸化物半導体層４
１２に加工する（図６（Ａ）参照。）。また、島状の酸化物半導体層４１２を形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチン
グでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェット
エッチング法により、酸化物半導体膜を島状の酸化物半導体層４１２に加工する。
本実施の形態では、酸化物半導体層４１２に、第１の加熱処理を行う。第１の加熱処理の
温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒
素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素
の混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４１
２の脱水化又は脱水素化を行うことができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻
射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａ
ｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラン
プ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラ
ンプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である
。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。ガスとしては、アル
ゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気
体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに
、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又は
ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層４
１２が結晶化し、微結晶膜又は多結晶膜となる場合もある。例えば、結晶化率が９０％以
上、又は８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理
の条件、又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導
体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２
０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合
もある。
また、第１の加熱処理は、島状の酸化物半導体層４１２に加工する前の酸化物半導体膜に
行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、
フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成
膜後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極
層及びドレイン電極層上にゲート絶縁層を形成した後、のいずれで行っても良い。
次いで、絶縁層４０７及び酸化物半導体層４１２上に、導電膜を形成する。例えばスパッ
タリング法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃｒ
、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合
金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウ
ム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択された材料
を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例
えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層す
る２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上に
Ｔｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタル
（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ
）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、該元素を
複数含む合金膜、もしくは窒化膜を用いてもよい。
第２のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン電
極層４１５ｂを形成した後、レジストマスクを除去する（図６（Ｂ）参照。）。なお、形
成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲー
ト絶縁層の被覆性が向上するため好ましい。
本実施の形態ではソース電極層又はドレイン電極層４１５ａ、ソース電極層又はドレイン
電極層４１５ｂとしてスパッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
なお、導電膜のエッチングの際に、酸化物半導体層４１２が除去されて、その下の絶縁層
４０７が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４１２にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、
水、過酸化水素水の混合液）を用いる。
なお、第２のフォトリソグラフィ工程では、酸化物半導体層４１２は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又
はドレイン電極層４１５ａ、ソース電極層又はドレイン電極層４１５ｂを形成するための
レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット
法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
第２のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層４１２上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチ
ャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数
ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅ
ｔ）を用いて第２のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超
紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成される
薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であ
り、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さくすることができるた
め、低消費電力化も図ることができる。
次いで、絶縁層４０７、酸化物半導体層４１２、ソース電極層又はドレイン電極層４１５
ａ、ソース電極層又はドレイン電極層４１５ｂ上にゲート絶縁層４０２を形成する（図６
（Ｃ）参照。）。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウ
ム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４０２中に水素が
多量に含まれないようにするためには、スパッタリング法でゲート絶縁層４０２を成膜す
ることが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲ
ットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は
、酸素及びアルゴンの混合ガスを用いる。
ゲート絶縁層４０２は、ソース電極層又はドレイン電極層４１５ａ、ソース電極層又はド
レイン電極層４１５ｂ側から酸化シリコン層と窒化シリコン層を積層した構造とすること
もできる。例えば、第１のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリ
コン層（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層と
してスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮ
ｙ（ｙ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層としてもよい。本実施の形態
では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃ
ｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１
００ｎｍの酸化シリコン層を形成する。
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行ってゲート絶縁層４０２の一部を除去して、ソース電極層又はドレイン電極層４
１５ａ、ソース電極層又はドレイン電極層４１５ｂに達する開口４２１ａ、開口４２１ｂ
を形成する（図６（Ｄ）参照。）。
次に、ゲート絶縁層４０２、及び開口４２１ａ、４２１ｂ上に導電膜を形成した後、第４
のフォトリソグラフィ工程によりゲート電極層４１１、配線層４１４ａ、４１４ｂを形成
する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをイ
ンクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層４１１、配線層４１４ａ、４１４ｂを形成するための導電膜は、モリ
ブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカ
ンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して
形成することができる。
例えば、ゲート電極層４１１、配線層４１４ａ、４１４ｂの２層の積層構造としては、ア
ルミニウム層上にモリブデン層が積層された２層の積層構造、又は銅層上にモリブデン層
を積層した２層構造、又は銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層
構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の
積層構造としては、タングステン層又は窒化タングステン層と、アルミニウムとシリコン
の合金又はアルミニウムとチタンの合金の層と、窒化チタン層又はチタン層とを積層した
積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成す
ることもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げ
ることができる。
本実施の形態ではゲート電極層４１１、配線層４１４ａ、４１４ｂとしてスパッタリング
法により膜厚１５０ｎｍのチタン膜を形成する。
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、薄
膜トランジスタ４１０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１０
０℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえ
して行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４１
２を有する薄膜トランジスタ４１０を形成することができる（図６（Ｅ）参照。）。
また、薄膜トランジスタ４１０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けて
もよい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン
層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することが
できる。
また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド
、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他
に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰ
ＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
平坦化絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、
スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印
刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフ
コーター等を用いることができる。
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去すること
で、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより
酸化物半導体膜の安定化を図ることができる。
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路にお
ける容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成する
ことにより、工程数の増加を低減することができる。
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジ
スタを提供することができる。また、該トランジスタはリーク電流が低いため、該トラン
ジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電
圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明
の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い
電圧調整回路を提供することができる。
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる
薄膜トランジスタの他の例を示す。なお、実施の形態４と同一部分又は同様な機能を有す
る部分、及び工程は、実施の形態４と同様とすればよく、その繰り返しの説明は省略する
。また同じ箇所の詳細な説明も省略する。
本実施の形態のトランジスタ及びトランジスタの作製方法の一形態を、図７及び図８を用
いて説明する。
図７（Ａ）（Ｂ）にトランジスタの平面及び断面構造の一例を示す。図７（Ａ）（Ｂ）に
示す薄膜トランジスタ４６０は、トップゲート構造の薄膜トランジスタの一つである。
図７（Ａ）はトップゲート構造の薄膜トランジスタ４６０の平面図であり、図７（Ｂ）は
図７（Ａ）の線Ｄ１−Ｄ２における断面図である。
薄膜トランジスタ４６０は、絶縁表面を有する基板４５０上に、絶縁層４５７、ソース電
極層又はドレイン電極層４６５ａ（４６５ａ１、４６５ａ２）、酸化物半導体層４６２、
ソース電極層又はドレイン電極層４６５ｂ、配線層４６８、ゲート絶縁層４５２、ゲート
電極層４６１（４６１ａ、４６１ｂ）を含み、ソース電極層又はドレイン電極層４６５ａ
（４６５ａ１、４６５ａ２）は配線層４６８を介して配線層４６４と電気的に接続してい
る。また、図示していないが、ソース電極層又はドレイン電極層４６５ｂもゲート絶縁層
４５２に設けられた開口において他の配線層と電気的に接続する。
以下、図８（Ａ）乃至（Ｅ）を用い、基板４５０上に薄膜トランジスタ４６０を作製する
工程を説明する。
まず、絶縁表面を有する基板４５０上に下地膜となる絶縁層４５７を形成する。
本実施の形態では、絶縁層４５７として、スパッタリング法により酸化シリコン層を形成
する。基板４５０を処理室へ搬送し、水素及び水分が除去された酸素を含む高純度のスパ
ッタガスを導入しシリコンターゲット又は石英（好ましくは合成石英）を用いて、基板４
５０に絶縁層４５７として、酸化シリコン層を成膜する。なお、スパッタガスとして酸素
又は、酸素及びアルゴンの混合ガスを用いる。
例えば、純度が６Ｎである石英（好ましくは合成石英）をターゲットとして用い、基板温
度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐ
ａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２
５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化シリコン膜を成膜する
。膜厚は１００ｎｍとする。なお、石英（好ましくは合成石英）に代えてシリコンターゲ
ットを酸化シリコン膜を成膜するためのターゲットとして用いることができる。
この場合において、処理室内の残留水分を除去しつつ絶縁層４５７を成膜することが好ま
しい。絶縁層４５７に水素、水酸基又は水分が含まれないようにするためである。クライ
オポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を
含む化合物等が排気されるため、当該成膜室で成膜した絶縁層４５７に含まれる不純物の
濃度を低減できる。
絶縁層４５７を成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化
物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用
いることが好ましい。
また、絶縁層４５７は積層構造でもよく、例えば、基板４５０側から窒化シリコン層、窒
化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層などの窒化物絶縁層と
、上記酸化物絶縁層との積層構造としてもよい。
例えば、水素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコンタ
ーゲットを用いて、酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合
においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層
を成膜することが好ましい。
次いで、絶縁層４５７上に、導電膜を形成し、第１のフォトリソグラフィ工程により導電
膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン
電極層４６５ａ１、４６５ａ２を形成した後、レジストマスクを除去する（図８（Ａ）参
照。）。ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２は断面図では分断され
て示されているが、連続した膜である。なお、形成されたソース電極層、ドレイン電極層
の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好まし
い。
ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２の材料としては、Ａｌ、Ｃｒ、
Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金
か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシウム
、ジルコニウム、ベリリウム、イットリウムから選択されたいずれか一又は複数の材料を
用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。
例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層
する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上
にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタ
ル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎ
ｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜
、もしくは窒化膜を用いてもよい。
本実施の形態ではソース電極層又はドレイン電極層４６５ａ１、４６５ａ２としてスパッ
タリング法により膜厚１５０ｎｍのチタン膜を形成する。
次いで、絶縁層４５７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する
。
次に、第２のフォトリソグラフィ工程により、酸化物半導体膜を島状の酸化物半導体層４
６２に加工する（図８（Ｂ）参照。）。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属
酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜を成膜する。
酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲット
として基板４５０上に酸化物半導体膜を成膜する。処理室内の残留水分を除去するために
は、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポン
プ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、
ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて
排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好
ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半
導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板を加熱
してもよい。
酸化物半導体膜を成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物な
どの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いる
ことが好ましい。
成膜条件の一例としては、基板温度室温、基板とターゲットの間との距離を６０ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ
：アルゴン流量３０ｓｃｃｍ＝１：２）雰囲気下の条件が適用される。なお、パルス直流
（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が
軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以
上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材
料に応じて適宜厚みを選択すればよい。
本実施の形態では、エッチング液として燐酸と酢酸と硝酸を混ぜた溶液を用いたウェット
エッチング法により、酸化物半導体膜を島状の酸化物半導体層４６２に加工する。
本実施の形態では、酸化物半導体層４６２に、第１の加熱処理を行う。第１の加熱処理の
温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒
素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層への水や水素
の混入を防ぎ、酸化物半導体層を得る。この第１の加熱処理によって酸化物半導体層４６
２の脱水化又は脱水素化を行うことができる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。例えば、第１の加熱処理として、６５０℃〜７００
℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移
動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用い
ると短時間での高温加熱処理が可能となる。
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに
、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又は
ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層４
６２が結晶化し、微結晶膜又は多結晶膜となる場合もある。
また、第１の加熱処理は、島状の酸化物半導体層４６２に加工する前の酸化物半導体膜に
行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、
フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成
膜後、酸化物半導体層上にさらにソース電極及びドレイン電極を積層させた後、ソース電
極及びドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
次いで、絶縁層４５７及び酸化物半導体層４６２上に、導電膜を形成し、第３のフォトリ
ソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って
ソース電極層又はドレイン電極層４６５ｂ、配線層４６８を形成した後、レジストマスク
を除去する（図８（Ｃ）参照。）。ソース電極層又はドレイン電極層４６５ｂ、配線層４
６８はソース電極層又はドレイン電極層４６５ａ１、４６５ａ２と同様な材料及び工程で
形成すればよい。
本実施の形態では、ソース電極層又はドレイン電極層４６５ｂ、配線層４６８としてスパ
ッタリング法により膜厚１５０ｎｍのチタン膜を形成する。本実施の形態は、ソース電極
層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又はドレイン電極層４６５
ｂに同じチタン膜を用いる例のため、ソース電極層又はドレイン電極層４６５ａ１、４６
５ａ２とソース電極層又はドレイン電極層４６５ｂとはエッチングにおいて選択比がとれ
ない。よって、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２が、ソース電極
層又はドレイン電極層４６５ｂのエッチング時にエッチングされないように、酸化物半導
体層４６２に覆われないソース電極層又はドレイン電極層４６５ａ２上に配線層４６８を
設けている。ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２とソース電極層又
はドレイン電極層４６５ｂとにエッチング工程において高い選択比を有する異なる材料を
用いる場合には、エッチング時にソース電極層又はドレイン電極層４６５ａ２を保護する
配線層４６８は必ずしも設けなくてもよい。
なお、導電膜のエッチングの際に、酸化物半導体層４６２が除去されないようにそれぞれ
の材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層４６２にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、
水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４６２は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又
はドレイン電極層４６５ｂ、配線層４６８を形成するためのレジストマスクをインクジェ
ット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスク
を使用しないため、製造コストを低減できる。
次いで、絶縁層４５７、酸化物半導体層４６２、ソース電極層又はドレイン電極層４６５
ａ１、４６５ａ２、ソース電極層又はドレイン電極層４６５ｂ、及び配線層４６８上にゲ
ート絶縁層４５２を形成する。
ゲート絶縁層４５２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウ
ム層を単層で又は積層して形成することができる。なお、ゲート絶縁層４５２中に水素が
多量に含まれないようにするためには、スパッタリング法でゲート絶縁層４５２を成膜す
ることが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲ
ットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は
、酸素及びアルゴンの混合ガスを用いる。
ゲート絶縁層４５２は、ソース電極層又はドレイン電極層４６５ａ１、４６５ａ２、ソー
ス電極層又はドレイン電極層４６５ｂ側から酸化シリコン層と窒化シリコン層を積層した
構造とすることもできる。本実施の形態では、圧力０．４Ｐａ、高周波電源１．５ｋＷ、
酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気
下でＲＦスパッタリング法により膜厚１００ｎｍの酸化シリコン層を形成する。
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行ってゲート絶縁層４５２の一部を除去して、配線層４６８に達する開口４２３を
形成する（図８（Ｄ）参照。）。図示しないが開口４２３の形成時にソース電極層又はド
レイン電極層４６５ｂに達する開口を形成してもよい。本実施の形態では、ソース電極層
又はドレイン電極層４６５ｂへの開口はさらに層間絶縁層を積層した後に形成し、電気的
に接続する配線層を開口に形成する例とする。
次に、ゲート絶縁層４５２、及び開口４２３上に導電膜を形成した後、第５のフォトリソ
グラフィ工程によりゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４を形成す
る。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４を形成するための導電
膜は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオ
ジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又
は積層して形成することができる。
本実施の形態ではゲート電極層４６１（４６１ａ、４６１ｂ）、配線層４６４としてスパ
ッタリング法により膜厚１５０ｎｍのチタン膜を形成する。
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、
窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。また、第２の加熱処理は、薄
膜トランジスタ４６０上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１０
０℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえ
して行ってもよい。また、この加熱処理を、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。
以上の工程で、水素、水分、水素化物、水酸化物の濃度が低減された酸化物半導体層４６
２を有する薄膜トランジスタ４６０を形成することができる（図８（Ｅ）参照。）。
また、薄膜トランジスタ４６０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けて
もよい。なお、図示しないが、ゲート絶縁層４５２、保護絶縁層や平坦化絶縁層にソース
電極層又はドレイン電極層４６５ｂに達する開口を形成し、その開口に、ソース電極層又
はドレイン電極層４６５ｂと電気的に接続する配線層を形成する。
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去すること
で、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより
酸化物半導体膜の安定化を図ることができる。
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路にお
ける容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成する
ことにより、工程数の増加を低減することができる。
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジ
スタを提供することができる。また、該トランジスタはリーク電流が低いため、該トラン
ジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電
圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明
の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い
電圧調整回路を提供することができる。
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる
薄膜トランジスタの他の例を示す。なお、実施の形態４と同一部分又は同様な機能を有す
る部分、及び工程は、実施の形態４と同様とすればよく、その繰り返しの説明は省略する
。また同じ箇所の詳細な説明も省略する。本実施の形態で示す薄膜トランジスタ４２５、
４２６は、実施の形態１乃至実施の形態３の電圧調整回路を構成する薄膜トランジスタと
して用いることができる。
本実施の形態の薄膜トランジスタを、図９を用いて説明する。
図９（Ａ）（Ｂ）に薄膜トランジスタの断面構造の一例を示す。図９（Ａ）（Ｂ）に示す
薄膜トランジスタ４２５、４２６は、酸化物半導体層を導電層とゲート電極層とで挟んだ
構造の薄膜トランジスタの一つである。
また、図９（Ａ）（Ｂ）において、基板はシリコン基板を用いており、シリコン基板４２
０上に設けられた絶縁層４２２上に薄膜トランジスタ４２５、４２６がそれぞれ設けられ
ている。
図９（Ａ）において、シリコン基板４２０に設けられた絶縁層４２２と絶縁層４０７との
間に少なくとも酸化物半導体層４１２全体と重なるように導電層４２７が設けられている
。
なお、図９（Ｂ）は、絶縁層４２２と絶縁層４０７との間の導電層が、導電層４２４のよ
うにエッチングにより加工され、酸化物半導体層４１２の少なくともチャネル領域を含む
一部と重なる例である。
導電層４２７、４２４は後工程で行われる加熱処理温度に耐えられる金属材料であればよ
く、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、又は上述し
た元素を成分とする合金か、上述した元素を組み合わせた合金膜、又は上述した元素を成
分とする窒化物などを用いることができる。また、単層構造でも積層構造でもよく、例え
ばタングステン層単層、又は窒化タングステン層とタングステン層との積層構造などを用
いることができる。
また、導電層４２７、４２４は、電位が薄膜トランジスタ４２５、４２６のゲート電極層
４１１と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させるこ
ともできる。また、導電層４２７、４２４の電位がＧＮＤ、０Ｖという固定電位であって
もよい。
導電層４２７、４２４によって、薄膜トランジスタ４２５、４２６の電気特性を制御する
ことができる。
また、導電層を設けることにより第２のゲート電極層を形成する構成に限定されず、例え
ば基板として半導体基板を用いる場合には該基板を熱酸化することにより該基板に形成さ
れた領域を第２のゲート電極層として機能させることもできる。
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路にお
ける容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成する
ことにより、工程数の増加を低減することができる。
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジ
スタを提供することができる。また、該トランジスタはリーク電流が低いため、該トラン
ジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電
圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明
の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い
電圧調整回路を提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる
薄膜トランジスタの例を示す。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図１０を
用いて説明する。
図１０（Ａ）乃至（Ｅ）に薄膜トランジスタの作製方法の一例を示す。図１０（Ａ）乃至
（Ｅ）に示す薄膜トランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型薄膜
トランジスタともいう。
また、薄膜トランジスタ３９０は、シングルゲート構造の薄膜トランジスタを用いて説明
するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジ
スタも形成することができる。
以下、図１０（Ａ）乃至（Ｅ）を用い、基板３９４上に薄膜トランジスタ３９０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３９１を形成する。形成されたゲート電極層の端部はテーパ形状
であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジスト
マスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板３９４に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませること
で、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラ
ス基板を用いることが好ましい
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また
、プラスチック基板等も適宜用いることができる。また基板としてシリコンなどの半導体
基板を用いることもできる。
下地膜となる絶縁膜を基板３９４とゲート電極層３９１との間に設けてもよい。下地膜は
、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層３９１を形成するための導電膜は、モリブデン、チタン、クロム、タ
ンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこ
れらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層３９１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒
化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層と
を積層した２層構造、又は窒化タングステン層とタングステン層とを積層した２層構造と
することが好ましい。３層の積層構造としては、タングステン層又は窒化タングステン層
と、アルミニウムとシリコンの合金の層又はアルミニウムとチタンの合金の層と、窒化チ
タン層又はチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電
膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光
性導電性酸化物等をその例に挙げることができる。
次いで、ゲート電極層３９１上にゲート絶縁層３９７を形成する。
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高
純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲー
ト絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート
絶縁層（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとするこ
とができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／
ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成
膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２
Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラ
ス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停
止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラ
ズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜
表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノ
シランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００
の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリ
プトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いること
が好ましい。
もちろん、ゲート絶縁層３９７として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の
熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であ
っても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと
、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（Ｂ
Ｔ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生
成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対
して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を
極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験
に対しても安定な薄膜トランジスタを得ることを可能としている。
また、ゲート絶縁層３９７としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯ
ｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成
することができる。
また、ゲート絶縁層３９７は、酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密
度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチ
ャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、
１：１０とする。
また、ゲート絶縁層３９７、酸化物半導体膜３９３に水素、水酸基及び水分がなるべく含
まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲ
ート電極層３９１が形成された基板３９４、又はゲート絶縁層３９７までが形成された基
板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気する
ことが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは
１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプ
が好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、
酸化物絶縁層３９６の成膜前に、ソース電極層又はドレイン電極層３９５ａ及びソース電
極層又はドレイン電極層３９５ｂまで形成した基板３９４にも同様に行ってもよい。
次いで、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３９
３を形成する（図１０（Ａ）参照。）。
なお、酸化物半導体膜３９３をスパッタリング法により成膜する前に、アルゴンガスを導
入し、プラズマを発生させて逆スパッタを行い、ゲート絶縁層３９７の表面に付着してい
るゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成
して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素な
どを用いてもよい。
酸化物半導体膜３９３はスパッタリング法により成膜する。酸化物半導体膜３９３は、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、
Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚ
ｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜３９３をＩｎ−
Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタリング法により成膜する。また
、酸化物半導体膜３９３は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又
は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成
することができる。また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０
重量％以下含むターゲットを用いて成膜を行ってもよい。
酸化物半導体膜３９３をスパッタリング法で作製するためのターゲットとして、酸化亜鉛
を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のター
ゲットの他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏ
ｌ数比］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示す
ターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏ
ｌ数比］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸
化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．９％
である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜
は、緻密な膜となる。
減圧状態に保持された処理室内に基板を保持し、基板を室温又は４００℃未満の温度に加
熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガ
スを導入し、金属酸化物をターゲットとして基板３９４上に酸化物半導体膜３９３を成膜
する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ま
しい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いる
ことが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたも
のであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（
Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気
されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる
。また、クライオポンプにより処理室内に残留する水分を除去しながらスパッタ成膜を行
うことで、酸化物半導体膜３９３を成膜する際の基板温度は室温から４００℃未満とする
ことができる。
成膜条件の一例としては、基板とターゲットの間との距離を６０ｍｍ、圧力０．６Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用され
る。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、
膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ
以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて
適宜厚みを選択すればよい。
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層３
９９に加工する（図１０（Ｂ）参照。）。また、島状の酸化物半導体層３９９を形成する
ためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、ゲート絶縁層３９７にコンタクトホールを形成する場合、その工程は酸化物半導体
層３９９の形成時に行うことができる。
なお、ここでの酸化物半導体膜３９３のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲー
ト絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
次いで、ゲート絶縁層３９７、及び酸化物半導体層３９９上に、導電膜を形成する。例え
ばスパッタリング法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分
とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マ
グネシウム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択さ
れた材料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としても
よい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜
を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらに
その上にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、
タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジ
ム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、
合金膜、もしくは窒化膜を用いてもよい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層又はドレイン電極層３９５ａ、ソース電極層又はドレイン電
極層３９５ｂを形成した後、レジストマスクを除去する（図１０（Ｃ）参照。）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３９９上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチ
ャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数
ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅ
ｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超
紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成される
薄膜トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であ
り、回路の動作速度を高速化でき、さらに、オフ電流値を極めて小さくすることができる
ため、低消費電力化も図ることができる。
なお、導電膜のエッチングの際に、酸化物半導体層３９９は除去されないようにそれぞれ
の材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３９９にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、
水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３９９は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層又
はドレイン電極層３９５ａ、ソース電極層又はドレイン電極層３９５ｂを形成するための
レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット
法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半
導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガス
を用いてプラズマ処理を行ってもよい。
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護
絶縁膜となる酸化物絶縁層として酸化物絶縁層３９６を形成する（図１０（Ｄ）参照。）
。本実施の形態では、酸化物半導体層３９９がソース電極層又はドレイン電極層３９５ａ
、ソース電極層又はドレイン電極層３９５ｂと重ならない領域において、酸化物半導体層
３９９と酸化物絶縁層３９６とが接するように形成する。
本実施の形態では、島状の酸化物半導体層３９９、ソース電極層又はドレイン電極層３９
５ａ、ソース電極層又はドレイン電極層３９５ｂまで形成された基板３９４を室温又は１
００℃未満の温度に加熱し、水素及び水分が除去された酸素を含む高純度のスパッタガス
を導入しシリコン半導体のターゲットを用いて、酸化物絶縁層３９６として、欠陥を含む
酸化シリコン層を成膜する。
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗率０．０１
Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．
４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣ
スパッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シ
リコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するため
のターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及び
アルゴンの混合ガスを用いて行う。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３９６を成膜すること
が好ましい。酸化物半導体層３９９及び酸化物絶縁層３９６に水素、水酸基又は水分が含
まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３９６に含まれる不純物の濃度を低減できる。
なお、酸化物絶縁層３９６として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化
アルミニウム層、又は酸化窒化アルミニウム層などを用いることもできる。
さらに、酸化物絶縁層３９６と酸化物半導体層３９９とを接した状態で１００℃乃至４０
０℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層３９６は欠陥を多く
含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基
又は水素化物などの不純物を酸化物絶縁層３９６に拡散させ、酸化物半導体層３９９中に
含まれる該不純物をより低減させることができる。
以上の工程で、水素、水分、水酸基又は水素化物の濃度が低減された酸化物半導体層３９
２を有する薄膜トランジスタ３９０を形成することができる（図１０（Ｅ）参照。）。
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去すること
で、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより
酸化物半導体膜の安定化を図ることができる。
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３９８を酸
化物絶縁層３９６上に形成する。保護絶縁層３９８としては、窒化シリコン膜、窒化酸化
シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
酸化物絶縁層３９６まで形成された基板３９４を１００℃〜４００℃の温度に加熱し、水
素及び水分が除去された窒素を含む高純度のスパッタガスを導入しシリコン半導体のター
ゲットを用いて保護絶縁層３９８として、窒化シリコン膜を成膜する。この場合において
も、酸化物絶縁層３９６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３９８を
成膜することが好ましい。
保護絶縁層３９８を形成する場合、保護絶縁層３９８の成膜時に１００℃〜４００℃に基
板３９４を加熱することで、酸化物半導体層３９９中に含まれる水素若しくは水分を酸化
物絶縁層３９６に拡散させることができる。この場合上記酸化物絶縁層３９６の形成後に
加熱処理を行わなくてもよい。
酸化物絶縁層３９６として酸化シリコン層を、保護絶縁層３９８として窒化シリコン層を
積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコン
ターゲットを用いて成膜することができる。先に酸素を含むスパッタガスを導入して、処
理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタ
ガスを窒素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて窒化シリコ
ン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成す
ることができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防
止することができる。この場合、酸化物絶縁層３９６として酸化シリコン層を形成し、保
護絶縁層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若
しくは水分を酸化物絶縁層３９６に拡散させるための加熱処理（温度１００℃乃至４００
℃）を行うとよい。
保護絶縁層３９８の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０
時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱し
てもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温
までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層３
９６の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮す
ることができる。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得る
ことができる。よって薄膜トランジスタの信頼性を向上できる。
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応
雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を
低減することができる。
上記の工程は、４００℃以下の温度で行われるため、厚さが１ｍｍ以下で、一辺が１ｍを
超えるガラス基板を用いる製造工程にも適用することができる。また、４００℃以下の処
理温度で全ての工程を行うことができる。
さらに、図１１に酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す
。ゲート電極１００１上にゲート絶縁膜１００２を介して酸化物半導体層１００３が設け
られ、その上にソース電極１００４ａ及びドレイン電極１００４ｂが設けられ、ソース電
極１００４ａ及びドレイン電極１００４ｂの上に酸化物絶縁層１００５が設けられ、酸化
物絶縁層１００５を挟んで酸化物半導体層１００３の上に導電層１００６が設けられる。
図１２は、図１１に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図
１２（Ａ）はソースとドレインの間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を示し、図
１２（Ｂ）はソースに対しドレインに正の電位（ＶＤ＞０）を加えた場合を示す。
図１３は、図１１におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である
。図１３（Ａ）はゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態であり、ソース
とドレインの間にキャリア（電子）が流れるオン状態を示している。また、図１３（Ｂ）
は、ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少数キャ
リアは流れない）である場合を示す。
図１４は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
金属は縮退しているため、伝導帯中にフェルミ準位が位置する。一方、従来の酸化物半導
体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置
する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半
導体において成膜方法にも依存するが、酸化物半導体層には多少の水素もしくは水が含有
され、その一部が電子を供給するドナーとなり、ｎ型化する一つの要因であることが知ら
れている。
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除
去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによ
り真性（ｉ型）、又は実質的に真性な半導体としたものである。すなわち、不純物を添加
してｉ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化され
たｉ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、
フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる
。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は
４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両
者が接触すると図１２（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図１２（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電位が印加されると、電
子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレインに向かって流れる。この場
合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、正のドレ
イン電圧が印加された場合には、電圧印加のない図１２（Ａ）のバリアの高さすなわちバ
ンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
このとき電子は、図１３（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体
との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
また、図１３（Ｂ）において、ゲート電極１００１に負の電位（逆バイアス）が印加され
ると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い
値となる。
例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子
であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値
）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）である。
さらに、高純度化された酸化物半導体を用いたトランジスタのオフ電流をさらに正確に求
めた結果について、以下に説明する。
高純度化された酸化物半導体を用いたトランジスタのオフ電流は、上述したように、測定
器の検出限界である１×１０−１３Ａ以下である。そこで、特性評価用素子を作製し、よ
り正確なオフ電流の値（上記測定における測定器の検出限界以下の値）を求めた結果につ
いて、以下に説明する。
はじめに、電流測定方法に用いた特性評価用素子について、図１５を参照して説明する。
図１５に示す特性評価用素子は、測定系８００が３つ並列接続で電気的に接続される。測
定系８００は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジス
タ８０６、及びトランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０８
には、一例として実施の形態４に従って作製したトランジスタを使用した。
トランジスタ８０８は、ソース及びドレインの一方に電圧Ｖ１１が入力され、ゲートに電
位Ｖｅｘｔ＿ｂ１が入力される。電位Ｖｅｘｔ＿ｂ１は、トランジスタ８０８のオン状態
又はオフ状態を制御する電位である。
トランジスタ８０４は、ソース及びドレインの一方がトランジスタ８０８のソース及びド
レインの他方に電気的に接続され、ソース及びドレインの他方に電圧Ｖ１２が入力され、
ゲートに電位Ｖｅｘｔ＿ｂ２が入力される。電位Ｖｅｘｔ＿ｂ２は、トランジスタ８０４
のオン状態又はオフ状態を制御する電位である。
容量素子８０２は、第１端子及び第２端子を有し、第１端子がトランジスタ８０４のソー
ス及びドレインの一方に電気的に接続され、第２端子がトランジスタ８０４のソース及び
ドレインの他方に電気的に接続される。なお、容量素子８０２の第１端子と、トランジス
タ８０８のソース及びドレインの他方、トランジスタ８０４のソース及びドレインの一方
、及びトランジスタ８０５のゲートと、の接続箇所をノードＡともいう。
トランジスタ８０６は、ソース及びドレインの一方に電位Ｖ１１が入力され、ゲートが自
身のソース及びドレインの一方に電気的に接続される。
トランジスタ８０５は、ソース及びドレインの一方がトランジスタ８０６のソース及びド
レインの他方に電気的に接続され、ソース及びドレインの他方に電位Ｖ１２が入力される
。
なお測定系８００において、トランジスタ８０６のソース及びドレインの他方とトランジ
スタ８０５のソース及びドレインの一方との接続箇所が出力端子となっており、測定系８
００は、出力端子を介して電位Ｖｏｕｔを出力する。
次に、図１５に示す測定系を用いた電流測定方法について説明する。
まず、オフ電流を測定するために電位差を付与する初期期間の概略について説明する。初
期期間においては、電位Ｖｅｘｔ＿ｂ１の値をトランジスタ８０８がオン状態になる値に
し、トランジスタ８０８をオン状態にし、ノードＡに電位Ｖ１１を与える。ここで、電位
Ｖ１１は、例えば高電位とする。また、トランジスタ８０４をオフ状態にしておく。
その後、電位Ｖｅｘｔ＿ｂ１をトランジスタ８０８がオフ状態になる値にし、トランジス
タ８０８をオフ状態にする。さらにトランジスタ８０８をオフ状態にした後に、電位Ｖ１
１を低電位とする。ここでも、トランジスタ８０４はオフ状態にしておく。また、電位Ｖ
１２は電位Ｖ１１と同じ電位とする。以上により、初期期間が終了する。初期期間が終了
した状態では、ノードＡとトランジスタ８０４のソース及びドレインの一方との間に電位
差が生じ、また、ノードＡとトランジスタ８０８のソース及びドレインの他方との間に電
位差が生じることになるため、トランジスタ８０４及びトランジスタ８０８には僅かに電
荷が流れる。つまり、オフ電流が発生する。
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ
８０４のソース又はドレインの一方の電位（つまり電位Ｖ１２）、及び、トランジスタ８
０８のソース又はドレインの他方の電位（つまり電位Ｖ１１）は低電位に固定しておく。
一方で、測定期間中は、上記ノードＡの電位は固定しない（浮遊状態とする）。これによ
り、トランジスタ８０４に電荷が流れ、時間の経過と共にノードＡに保持される電荷量が
変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電位が変動
する。つまり、出力端子の出力電位である電位Ｖｏｕｔも変動する。
上記電位差を付与する初期期間、及び、その後の測定期間における各電位の関係の詳細（
タイミングチャート）を図１６に示す。
初期期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態になる
ような電位（高電位）とする。これによって、ノードＡの電位はＶ１２すなわち低電位（
例えばＶＳＳ）となる。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態
になるような電位（低電位）として、トランジスタ８０４をオフ状態とする。そして、次
に、電位Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオン状態となるような電位（高電位）
とする。これによって、ノードＡの電位はＶ１１、すなわち高電位（例えばＶＤＤ）とな
る。その後、Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオフ状態となるような電位とする
。これによって、ノードＡが浮遊状態となり、初期期間が終了する。
その後の測定期間においては、電位Ｖ１１及び電位Ｖ１２を、ノードＡに電荷が流れ込み
、又はノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１１及び電位Ｖ
１２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおい
ては、出力回路を動作させる必要が生じるため、一時的にＶ１１を高電位（ＶＤＤ）とす
ることがある。なお、Ｖ１１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程
度の短期間とする。
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに
保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジ
スタ８０５のゲートの電位が変動することを意味するから、時間の経過と共に、出力端子
の出力電位Ｖｏｕｔの電位も変化する。
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
オフ電流の算出の前に、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めておく
。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上述の
関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表すこと
ができる。
Figure 2017069589
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定
数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量
ＣＡは、容量素子８０２の容量と他の容量の和である。
Figure 2017069589
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（又はノードＡから流れ出る電荷）の時
間微分であるから、ノードＡの電流ＩＡは次式のように表される。
Figure 2017069589
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノー
ドＡの電流ＩＡを求めることができる。
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるリ
ーク電流（オフ電流）を測定することができる。
本実施の形態では、高純度化した酸化物半導体を用いてトランジスタ８０４、トランジス
タ８０８を作製した。トランジスタのチャネル長（Ｌ）とチャネル幅（Ｗ）の比は、Ｌ／
Ｗ＝１／５とした。また、並列された各測定系８００において、容量素子８０２の容量値
をそれぞれ、１００ｆＦ、１ｐＦ、３ｐＦとした。
なお、本実施の形態に係る測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期
間においては、電位Ｖ１１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００
ｍｓｅｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出
に用いられるΔｔは、約３００００ｓｅｃとした。
図１７に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。
９０時間程度から、電位変化の様子が確認できる。
図１８には、上記電流測定によって算出されたオフ電流を示す。なお、図１８は、ソース
−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１８から、ソース−ドレ
イン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。ま
た、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下で
あることが分かった。なお、１ｚＡは１０−２１Ａを表す。
さらに、上記トランジスタの温度が８５℃のときの上記電流測定によって算出されたオフ
電流について図１９に示す。図１９は、８５℃のときのソース−ドレイン電圧Ｖと、オフ
電流Ｉとの関係を表すものである。図１９から、ソース−ドレイン電圧が３．１Ｖの条件
において、オフ電流は１００ｚＡ／μｍ以下であることが分かった。
以上、高純度化された酸化物半導体を用いたトランジスタでは、オフ電流が十分に小さく
なることが確認された。
このように、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化するこ
とにより、薄膜トランジスタの動作を良好なものとすることができる。
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路にお
ける容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成する
ことにより、工程数の増加を低減することができる。
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジ
スタを提供することができる。また、該トランジスタはリーク電流が低いため、該トラン
ジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電
圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明
の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い
電圧調整回路を提供することができる。
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる
薄膜トランジスタの他の例を示す。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を図２０を用
いて説明する。
図２０（Ａ）乃至（Ｅ）に薄膜トランジスタの作製方法の一例を示す。図２０（Ａ）乃至
（Ｅ）に示す薄膜トランジスタ３１０は、ボトムゲート構造の一つであり逆スタガ型薄膜
トランジスタともいう。
また、薄膜トランジスタ３１０はシングルゲート構造の薄膜トランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図２０（Ａ）乃至（Ｅ）を用い、基板３００上に薄膜トランジスタ３１０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３１１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板３００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホ
ウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませること
で、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラ
ス基板を用いることが好ましい
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また
基板としてシリコンなどの半導体基板を用いることもできる。
下地膜となる絶縁膜を基板３００とゲート電極層３１１との間に設けてもよい。下地膜は
、基板３００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、
窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により
形成することができる。
また、ゲート電極層３１１を形成するための導電膜は、モリブデン、チタン、クロム、タ
ンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこ
れらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層３１１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層の積層構造、銅層
上に窒化チタン層若しくは窒化タンタル層を積層した２層の積層構造、窒化チタン層とモ
リブデン層とを積層した２層の積層構造、又は窒化タングステン層とタングステン層との
２層の積層構造とすることが好ましい。３層の積層構造としては、タングステン層又は窒
化タングステン層と、アルミニウムと珪素の合金の層又はアルミニウムとチタンの合金の
層と、窒化チタン層又はチタン層とを積層した積層とすることが好ましい。
次いで、ゲート電極層３１１上にゲート絶縁層３０２を形成する。
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高
純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲー
ト絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート
絶縁層（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとするこ
とができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／
ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成
膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２
Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラ
ス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停
止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラ
ズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜
表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノ
シランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００
の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリ
プトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いること
が好ましい。
もちろん、ゲート絶縁層３０２として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の
熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であ
っても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと
、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（Ｂ
Ｔ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生
成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対
して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を
極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験
に対しても安定な薄膜トランジスタを得ることを可能としている。
また、ゲート絶縁層３０２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯ
ｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成
することができる。
また、ゲート絶縁層３０２は、酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密
度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチ
ャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、
１：１０とする。
次いで、ゲート絶縁層３０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３３
０を形成する。
なお、酸化物半導体膜３３０をスパッタ法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層３０２の表面に付着しているゴミ
を除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを
用いてもよい。
酸化物半導体膜３３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａ
ｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ
−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｉｎ−
Ｓｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、酸
化物半導体膜３３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッ
タ法により成膜する。この段階での断面図が図２０（Ａ）に相当する。また、酸化物半導
体膜３３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代
表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
また、スパッタリング法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むター
ゲットを用いて成膜を行ってもよい。
酸化物半導体膜３３０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛
を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のター
ゲットの他の例としては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏ
ｌ数比］の組成比である金属酸化物ターゲットを用いることができる。また、上記に示す
ターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏ
ｌ数比］の組成比である金属酸化物ターゲットを用いてもよい。また、作製される金属酸
化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．９％
である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜
は、緻密な膜となる。
酸化物半導体膜３３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを
用いることが好ましい。
減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分が
除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板３００上に酸化物
半導体膜３３０を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポン
プを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコール
ドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例
えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含
む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純
物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一とな
るために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、
適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すれ
ばよい。
次いで、酸化物半導体膜３３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層３３１に加工する。また、島状の酸化物半導体層３３１を形成するためのレジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以
上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理
装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃
において１時間の加熱処理を行った後、酸化物半導体層への水や水素の混入を防ぎ、酸化
物半導体層３３１を得る（図２０（Ｂ）参照。）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻
射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アル
ゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気
体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに
、水、水素などが含まれないことが好ましい。又は、加熱処理装置に導入する窒素、又は
ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理の条件、又は酸化物半導体層の材料によっては、酸化物半導体層が
結晶化し、微結晶膜又は多結晶膜となる場合もある。例えば、結晶化率が９０％以上、又
は８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件
、又は酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜と
なる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ
以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある
。
また、第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜３３０に
行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、
フォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成
膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及び
ドレイン電極上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層３０２にコンタクトホールを形成する場合、その工程は酸化物半導体
層３３１に脱水化又は脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライ
エッチングを用いてもよい。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層３０２、及び酸化物半導体層３３１上に、導電膜を形成する。例え
ばスパッタ法や真空蒸着法で導電膜を形成すればよい。導電膜の材料としては、Ａｌ、Ｃ
ｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする
合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン、マグネシ
ウム、ジルコニウム、ベリリウム、イットリウムのいずれか一又は複数から選択された材
料を用いてもよい。また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。
例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層
する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上
にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタ
ル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎ
ｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜
、もしくは窒化膜を用いてもよい。
導電膜成膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせ
ることが好ましい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層３１５ａ、ドレイン電極層３１５ｂを形成した後、レジスト
マスクを除去する（図２０（Ｃ）参照。）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３３１上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタのチ
ャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数
ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅ
ｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超
紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される薄膜トラ
ンジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路
の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図るこ
とができる。
なお、導電膜のエッチングの際に、酸化物半導体層３３１は除去されないようにそれぞれ
の材料及びエッチング条件を適宜調節する。
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３３１にはＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとしてアンモニア過水（アンモニア、
水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３３１は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３
１５ａ、ドレイン電極層３１５ｂを形成するためのレジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
また、酸化物半導体層とソース電極層及びドレイン電極層の間に、酸化物導電層を形成し
てもよい。酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は、
連続成膜が可能である。酸化物導電層はソース領域及びドレイン領域として機能しうる。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及び
ドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図るこ
とができ、トランジスタの高速動作を達成することができる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ
処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また
、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶
縁膜となる酸化物絶縁層３１６を形成する。
酸化物絶縁層３１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層３１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層３１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素
が酸化物半導体層中の酸素を引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗
化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁
層３１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが
重要である。
本実施の形態では、酸化物絶縁層３１６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下
において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲ
ットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下
でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、
即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３１６は、水分、水素イオ
ン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶
縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又
は酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３１６を成膜すること
が好ましい。酸化物半導体層３３１及び酸化物絶縁層３１６に水素、水酸基又は水分が含
まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３１６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３１６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物
などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用い
ることが好ましい。
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気
下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体
層の一部（チャネル形成領域）が酸化物絶縁層３１６と接した状態で加熱される。
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化又は脱水素化の
ための加熱処理を行うことにより、酸化物半導体層を酸素欠乏状態として低抵抗化、即ち
Ｎ型化した後、酸化物半導体層に接するように酸化物絶縁層を形成することにより酸化物
半導体層の一部を選択的に酸素過剰な状態とする。その結果、ゲート電極層３１１と重な
るチャネル形成領域３１３はＩ型となる。このとき、少なくともチャネル形成領域３１３
に比べてキャリア濃度が高く、ソース電極層３１５ａに重なる高抵抗ソース領域３１４ａ
と、少なくともチャネル形成領域３１３に比べてキャリア濃度が高く、ドレイン電極層３
１５ｂに重なる高抵抗ドレイン領域３１４ｂとが自己整合的に形成される。以上の工程で
薄膜トランジスタ３１０が形成される（図２０（Ｄ）参照。）。
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオフとな
る薄膜トランジスタを得ることができる。よって薄膜トランジスタの信頼性を向上できる
。また、酸化物絶縁層に欠陥を多く含む酸化シリコン層を用いると、この加熱処理によっ
て酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
なお、ドレイン電極層３１５ｂ（及びソース電極層３１５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域３１４ｂ（及び高抵抗ソース領域３１４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域３１４ｂを形成することで、ドレイン電極層３１５ｂから高抵抗ドレイン領域３
１４ｂ、チャネル形成領域３１３にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層３１５ｂに高電源電位ＶＤＤを供給する配
線を接続して動作させる場合、ゲート電極層３１１とドレイン電極層３１５ｂとの間に高
電界が印加されても高抵抗ドレイン領域３１４ｂがバッファとなり局所的な高電界が印加
されず、トランジスタの耐圧を向上させた構成とすることができる。
また、酸化物半導体層における高抵抗ソース領域又は高抵抗ドレイン領域は、酸化物半導
体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半
導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソ
ース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し、酸化物半導体層
においてゲート絶縁膜に近い領域はＩ型とすることもできる。
酸化物絶縁層３１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜
方法として好ましい。保護絶縁層は、水分、水素イオン、ＯＨ−などの不純物を含まず、
これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化
アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。本実施の
形態では、保護絶縁層として保護絶縁層３０３を、窒化シリコン膜を用いて形成する（図
２０（Ｅ）参照。）。
本実施の形態では、酸化物絶縁層３１６まで形成された基板３００を１００℃〜４００℃
の温度に加熱し、水素及び水分が除去された窒素を含む高純度スパッタガスを導入しシリ
コン半導体のターゲットを用いて、保護絶縁層３０３として、窒化シリコン膜を成膜する
。この場合においても、酸化物絶縁層３１６と同様に、処理室内の残留水分を除去しつつ
保護絶縁層３０３を成膜することが好ましい。
また、保護絶縁層３０３上に平坦化のための平坦化絶縁層を設けてもよい。
また、保護絶縁層３０３の上（平坦化絶縁層を設ける場合には平坦化絶縁層の上）に酸化
物半導体層と重なる導電層を設けてもよい。導電層は、電位が薄膜トランジスタ３１０の
ゲート電極層３１１と同じでもよいし、異なっていても良く、第２のゲート電極層として
機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖという固定電位であっても
よい。
該導電層によって、薄膜トランジスタ３１０の電気特性を制御することができる。
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路にお
ける容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成する
ことにより、工程数を低減することができる。
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジ
スタを提供することができる。また、該トランジスタはリーク電流が低いため、該トラン
ジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電
圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明
の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い
電圧調整回路を提供することができる。
なお本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる
薄膜トランジスタの他の例を示す。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図２１を
用いて説明する。
図２１（Ａ）乃至（Ｄ）に薄膜トランジスタの作製方法の一例を示す。図２１（Ａ）乃至
（Ｄ）に示す薄膜トランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう
）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
また、薄膜トランジスタ３６０はシングルゲート構造の薄膜トランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図２１（Ａ）乃至（Ｄ）を用い、基板３２０上に薄膜トランジスタ３６０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３２０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３６１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
また、ゲート電極層３６１を形成するための導電膜は、モリブデン、チタン、クロム、タ
ンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこ
れらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層３６１上にゲート絶縁層３２２を形成する。
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高
純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲー
ト絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート
絶縁層（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとするこ
とができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／
ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成
膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２
Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラ
ス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停
止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラ
ズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜
表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノ
シランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００
の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリ
プトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いること
が好ましい。
もちろん、ゲート絶縁層３２２として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の
熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であ
っても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと
、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（Ｂ
Ｔ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生
成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対
して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を
極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験
に対しても安定な薄膜トランジスタを得ることを可能としている。
また、ゲート絶縁層３２２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯ
ｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成
することができる。
また、ゲート絶縁層３２２は、酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密
度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチ
ャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、
１：１０とする。
次いで、ゲート絶縁層３２２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形
成し、第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の
形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパ
ッタ法により成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体
膜に含まれる不純物の濃度を低減できる。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いる
ことが好ましい。
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の
加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未
満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層
に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層へ
の水や水素の混入を防ぎ、酸化物半導体層３３２を得る（図２１（Ａ）参照。）。
次いで、Ｎ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ
処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また
、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
次いで、ゲート絶縁層３２２、及び酸化物半導体層３３２上に、酸化物絶縁層を形成した
後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチング
を行って酸化物絶縁層３６６を形成した後、レジストマスクを除去する。
本実施の形態では、酸化物絶縁層３６６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下
において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲ
ットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下
でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、
即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３６６は、水分、水素イオ
ン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶
縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又
は酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３６６を成膜すること
が好ましい。酸化物半導体層３３２及び酸化物絶縁層３６６に水素、水酸基又は水分が含
まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３６６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３６６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物
などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用い
ることが好ましい。
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。例えば、窒
素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化
物半導体層の一部（チャネル形成領域）が酸化物絶縁層３６６と接した状態で加熱される
。
本実施の形態は、さらに酸化物絶縁層３６６が設けられ一部が露出している酸化物半導体
層３３２を、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶縁層３
６６によって覆われていない露出された酸化物半導体層３３２の領域は、窒素、不活性ガ
ス雰囲気下、又は減圧下で加熱処理を行うと、低抵抗化することができる。例えば、窒素
雰囲気下で２５０℃、１時間の加熱処理を行う。
酸化物絶縁層３６６が設けられた酸化物半導体層３３２に対する窒素雰囲気下の加熱処理
によって、酸化物半導体層３３２の露出領域は抵抵抗化し、抵抗の異なる領域（図２１（
Ｂ）においては斜線領域及び白地領域で示す）を有する酸化物半導体層３６２となる。
次いで、ゲート絶縁層３２２、酸化物半導体層３６２、及び酸化物絶縁層３６６上に、導
電膜を形成した後、第４のフォトリソグラフィ工程によりレジストマスクを形成し、選択
的にエッチングを行ってソース電極層３６５ａ、ドレイン電極層３６５ｂを形成した後、
レジストマスクを除去する（図２１（Ｃ）参照。）。
ソース電極層３６５ａ、ドレイン電極層３６５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、又は上述した元素を成分とする合金か、上述
した元素を組み合わせた合金膜等が挙げられる。また、導電膜は、単層構造でも、２層以
上の積層構造としてもよい。
以上のように、成膜後の酸化物半導体膜に対して脱水化又は脱水素化のための加熱処理を
行うことにより、酸化物半導体層を酸素欠乏状態として低抵抗化、即ちＮ型化した後、酸
化物半導体層に接するように酸化物絶縁層を形成し、酸化物半導体層の一部を選択的に酸
素過剰な状態とする。その結果、ゲート電極層３６１と重なるチャネル形成領域３６３は
、Ｉ型となる。このとき、少なくともチャネル形成領域３６３に比べてキャリア濃度が高
く、ソース電極層３６５ａに重なる高抵抗ソース領域３６４ａと、チャネル形成領域３６
３に比べてキャリア濃度が高く、ドレイン電極層３６５ｂに重なる高抵抗ドレイン領域３
６４ｂとが自己整合的に形成される。以上の工程で薄膜トランジスタ３６０が形成される
。
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から
酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ること
ができる。よって薄膜トランジスタの信頼性を向上できる。
なお、ドレイン電極層３６５ｂ（及びソース電極層３６５ａ）と重畳した酸化物半導体層
において高抵抗ドレイン領域３６４ｂ（及び高抵抗ソース領域３６４ａ）を形成すること
により、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ドレ
イン領域３６４ｂを形成することで、ドレイン電極層３６５ｂから高抵抗ドレイン領域３
６４ｂ、チャネル形成領域３６３にかけて、導電性を段階的に変化させうるような構造と
することができる。そのため、ドレイン電極層３６５ｂに高電源電位ＶＤＤを供給する配
線を接続して動作させる場合、ゲート電極層３６１とドレイン電極層３６５ｂとの間に高
電界が印加されても高抵抗ドレイン領域３６４ｂがバッファとなり局所的な高電界が印加
されず、トランジスタの耐圧を向上させた構成とすることができる。
ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上に保護絶縁層３
２３を形成する。本実施の形態では、保護絶縁層３２３を、窒化珪素膜を用いて形成する
（図２１（Ｄ）参照。）。
なお、ソース電極層３６５ａ、ドレイン電極層３６５ｂ、酸化物絶縁層３６６上にさらに
酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層３２３を積層してもよい。
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジ
スタを提供することができる。また、該トランジスタはリーク電流が低いため、該トラン
ジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電
圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明
の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い
電圧調整回路を提供することができる。
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路にお
ける容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成する
ことにより、工程数の増加を低減することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１０）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる
薄膜トランジスタの他の例を示す。
本実施の形態の薄膜トランジスタ及び薄膜トランジスタの作製方法の一形態を、図２２を
用いて説明する。
また、薄膜トランジスタ３５０はシングルゲート構造の薄膜トランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジス
タも形成することができる。
以下、図２２（Ａ）乃至（Ｄ）を用い、基板３４０上に薄膜トランジスタ３５０を作製す
る工程を説明する。
まず、絶縁表面を有する基板３４０上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層３５１を形成する。本実施の形態では、ゲート電極層３５１とし
て、膜厚１５０ｎｍのタングステン膜を、スパッタ法を用いて形成する。
次いで、ゲート電極層３５１上にゲート絶縁層３４２を形成する。
ここで、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高
純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲー
ト絶縁層との界面は重要である。そのため高純度化された酸化物半導体層に接するゲート
絶縁層（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体層と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとするこ
とができるからである。ここで用いられる高密度プラズマ装置としては、１×１０１１／
ｃｍ３以上のプラズマ密度を達成できる装置を用いることができる。
例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁膜の成
膜を行う。チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２
Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラ
ス等の絶縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停
止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラ
ズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜
表面に行われるプラズマ処理は、絶縁膜の成膜より後に行う。チャンバーに導入するモノ
シランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００
の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリ
プトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いること
が好ましい。
もちろん、ゲート絶縁層３４２として良質な絶縁膜を形成できるものであれば、スパッタ
リング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の
熱処理によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であ
っても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと
、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（Ｂ
Ｔ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体
の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生
成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対
して、本発明の一態様であるトランジスタは、酸化物半導体の不純物、特に水素や水等を
極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験
に対しても安定な薄膜トランジスタを得ることを可能としている。
また、ゲート絶縁層３４２としては、酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層（ＳｉＯｘＮｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、窒化酸化シリコン層（ＳｉＮｘＯ
ｙとも呼ぶ、ただし、ｘ＞ｙ＞０）、又は酸化アルミニウム層を単層で又は積層して形成
することができる。
また、ゲート絶縁層３４２は、酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。本実施の形態では、一例として圧力３０Ｐａ、マイクロ波電力６ｋＷで高密
度プラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。このときチ
ャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸素窒素（Ｎ２Ｏ）との流量比は、
１：１０とする。
次いで、ゲート絶縁層３４２に、導電膜を形成し、第２のフォトリソグラフィ工程により
導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３５５ａ
、ドレイン電極層３５５ｂを形成した後、レジストマスクを除去する（図２２（Ａ）参照
。）。
次に、酸化物半導体膜３４５を形成する（図２２（Ｂ）参照。）。本実施の形態では、酸
化物半導体膜３４５をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法
により成膜する。酸化物半導体膜３４５を第３のフォトリソグラフィ工程により島状の酸
化物半導体層に加工する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜３４５を成膜するこ
とが好ましい。酸化物半導体膜３４５に水素、水酸基又は水分が含まれないようにするた
めである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体
膜３４５に含まれる不純物の濃度を低減できる。
酸化物半導体膜３４５を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化
物などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用
いることが好ましい。
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の
加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未
満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層
に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体層へ
の水や水素の混入を防ぎ、酸化物半導体層３４６を得る（図２２（Ｃ）参照。）。
また、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板
を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中か
ら出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能とな
る。
酸化物半導体層３４６に接する保護絶縁膜となる酸化物絶縁層３５６を形成する。
酸化物絶縁層３５６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層３５６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層３５６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素
による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低
抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、酸化物
絶縁層３５６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないこ
とが重要である。
本実施の形態では、酸化物絶縁層３５６として膜厚２００ｎｍの酸化珪素膜をスパッタ法
を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の
形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下
において行うことができる。また、ターゲットとして酸化珪素ターゲット又は珪素ターゲ
ットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下
でスパッタ法により酸化珪素膜を形成することができる。酸素欠乏状態となり低抵抗化、
即ちＮ型化した酸化物半導体層に接して形成する酸化物絶縁層３５６は、水分、水素イオ
ン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶
縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、又
は酸化窒化アルミニウム膜などを用いる。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３５６を成膜すること
が好ましい。酸化物半導体層３４６及び酸化物絶縁層３５６に水素、水酸基又は水分が含
まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３５６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３５６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物
などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用い
ることが好ましい。
次いで、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気
下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体
層が酸化物絶縁層３５６と接した状態で加熱される。
以上のように、脱水化又は脱水素化のための加熱処理を行うことにより、酸化物半導体層
を酸素欠乏状態として低抵抗化、即ちＮ型化した後、酸化物半導体層に接するように酸化
物絶縁層を形成することにより、酸化物半導体層を酸素過剰な状態とする。その結果、高
抵抗なＩ型の酸化物半導体層３５２が形成される。以上の工程で薄膜トランジスタ３５０
が形成される。
さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。減圧下
で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物
半導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジス
タを得ることができる。よって薄膜トランジスタの信頼性を向上できる。
酸化物絶縁層３５６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。本実施の形態では、保護絶縁層として保護絶縁層３４３を
、窒化珪素膜を用いて形成する（図２２（Ｄ）参照。）。
保護絶縁層３４３上に平坦化のための平坦化絶縁層を設けてもよい。
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジ
スタを提供することができる。また、該トランジスタはリーク電流が低いため、該トラン
ジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電
圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明
の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い
電圧調整回路を提供することができる。
また、本実施の形態に示すトランジスタと同一工程で本発明の一態様の電圧調整回路にお
ける容量素子を形成することもできる。トランジスタ及び容量素子を同一工程で形成する
ことにより、工程数の増加を低減することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１１）
本実施の形態は、本明細書で開示する電圧調整回路を構成するトランジスタに適用できる
薄膜トランジスタの他の例を示す。
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態８と異なる例を図２
３に示す。図２３は、図２０と工程が一部異なる点以外は同じであるため、同じ箇所には
同じ符号を用い、同じ箇所の詳細な説明は省略する。
まず、基板３７０上にゲート電極層３８１を形成し、第１のゲート絶縁層３７２ａ、第２
のゲート絶縁層３７２ｂを積層する。本実施の形態では、ゲート絶縁層を２層構造とし、
第１のゲート絶縁層３７２ａに窒化物絶縁層を、第２のゲート絶縁層３７２ｂに酸化物絶
縁層を用いる。
酸化物絶縁層としては、酸化シリコン層、酸化窒化シリコン層、又は酸化アルミニウム層
、又は酸化窒化アルミニウム層などを用いることができる。また、窒化物絶縁層としては
、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウ
ム層などを用いることができる。
本実施の形態では、ゲート電極層３８１側から窒化シリコン層と酸化シリコン層とを積層
した構造とする。第１のゲート絶縁層３７２ａとしてスパッタリング法により膜厚５０ｎ
ｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞
０））を形成し、第１のゲート絶縁層３７２ａ上に第２のゲート絶縁層３７２ｂとして膜
厚５ｎｍ以上３００ｎｍ以下（本実施の形態では１００ｎｍ）の酸化シリコン層（ＳｉＯ
ｘ（ｘ＞０））を積層して、膜厚１５０ｎｍのゲート絶縁層とする。
次に、酸化物半導体膜の形成を行い、酸化物半導体膜をフォトリソグラフィ工程により島
状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ
−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体
膜に含まれる不純物の濃度を低減できる。
酸化物半導体膜を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物など
の不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用いるこ
とが好ましい。
次いで、酸化物半導体層の脱水化又は脱水素化を行う。脱水化又は脱水素化を行う第１の
加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下と
する。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満で
あれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の
一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処
理を行った後、酸化物半導体層への水や水素の混入を防ぐ。その後、同じ炉に高純度の酸
素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０
℃以下）を導入して冷却を行う。酸素ガス又はＮ２Ｏガスに、水、水素などが含まれない
ことが好ましい。又は、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ
（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガ
ス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする
ことが好ましい。
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用
いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノン
アークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのラ
ンプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲ
ＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導又は熱輻射によって
、被処理物を加熱する装置を用いてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を
行う方法である。ガスには、アルゴンなどの希ガス、又は窒素のような、加熱処理によっ
て被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃〜７５０
℃で数分間加熱処理を行ってもよい。
また、脱水化又は脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好まし
くは２００℃以上３００℃以下の温度で酸素ガス又はＮ２Ｏガス雰囲気下での加熱処理を
行ってもよい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。よって、全体がＩ型化した酸化物半導体層３８２を得る。
次いで、酸化物半導体層３８２上に導電膜を形成し、フォトリソグラフィ工程によりレジ
ストマスクを形成し、選択的にエッチングを行ってソース電極層３８５ａ、ドレイン電極
層３８５ｂを形成し、スパッタ法で酸化物絶縁層３８６を形成する。
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３８６を成膜すること
が好ましい。酸化物半導体層３８２及び酸化物絶縁層３８６に水素、水酸基又は水分が含
まれないようにするためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層
３８６に含まれる不純物の濃度を低減できる。
酸化物絶縁層３８６を成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物
などの不純物が、数濃度ｐｐｍ程度、数濃度ｐｐｂ程度まで除去された高純度ガスを用い
ることが好ましい。
以上の工程で、薄膜トランジスタ３８０を形成することができる。
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、又は窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行っても
よい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度
への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。減圧下で
加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半
導体層から酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタ
を得ることができる。よって薄膜トランジスタの信頼性を向上できる。
酸化物絶縁層３８６上に保護絶縁層３７３を形成する。本実施の形態では、保護絶縁層３
７３として、スパッタリング法を用いて膜厚１００ｎｍの窒化珪素膜を形成する。
窒化物絶縁層からなる保護絶縁層３７３及び第１のゲート絶縁層３７２ａは、水分や、水
素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロ
ックする効果がある。
従って、保護絶縁層３７３形成後の製造プロセスにおいて、外部からの水分などの不純物
の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
また、窒化物絶縁層からなる保護絶縁層３７３と、第１のゲート絶縁層３７２ａとの間に
設けられる絶縁層の一部を除去し、保護絶縁層３７３と、第１のゲート絶縁層３７２ａと
が接する構造としてもよい。
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物を究極に
まで低減し、かつ該不純物の混入を防止し、酸化物半導体層中の不純物濃度を低く維持す
ることができる。
また、保護絶縁層３７３上に平坦化のための平坦化絶縁層を設けてもよい。
また、保護絶縁層３７３の上に酸化物半導体層と重なる導電層を設けてもよい。導電層は
、電位が薄膜トランジスタ３８０のゲート電極層３８１と同じでもよいし、異なっていて
も良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮ
Ｄ、０Ｖという固定電位であってもよい。
該導電層によって、薄膜トランジスタ３８０の電気特性を制御することができる。
上記構造のトランジスタにすることにより、安定な電気特性を有し信頼性の高いトランジ
スタを提供することができる。また、該トランジスタはリーク電流が低いため、該トラン
ジスタを用いて本発明の一態様である電圧調整回路を構成することにより、所望の値の電
圧への到達速度を格段に向上させることができる。また、該トランジスタを用いて本発明
の一態様である電圧調整回路を構成することにより、安定な電気特性を有し信頼性の高い
電圧調整回路を提供することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態１２）
本実施の形態は、本発明の一態様である電圧調整回路を適用することができる電子機器の
一例について図２４を用いて説明する。
図２４（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。なお、図２４（
Ａ）に示すノート型のパーソナルコンピュータに供給する電源電圧を生成するために実施
の形態１乃至実施の形態３に示す電圧調整回路を適用することができる。
図２４（Ｂ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽
電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐
体２８０１に内蔵されている。
また、表示パネル２８０２はタッチパネルを備えており、図２４（Ｂ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、図２４（Ｂ）に示す携帯電話
は、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧
回路（実施の形態１乃至実施の形態３に示した電圧調整回路）を実装している。
以上のように、本発明の一態様である電圧調整回路は、様々な電子機器に適用することが
でき、また、効率よく電源電圧を電子機器に供給することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
１０１ トランジスタ
１０２ 容量素子
１０８ 基板温度
１５１ 期間
１５２ 期間
２０１ トランジスタ
２０２ 容量素子
２１１ 単位昇圧回路
２２１ クロック信号線
２２２ クロック信号線
３００ 基板
３０２ ゲート絶縁層
３０３ 保護絶縁層
３１０ 薄膜トランジスタ
３１１ ゲート電極層
３１３ チャネル形成領域
３１４ａ 高抵抗ソース領域
３１４ｂ 高抵抗ドレイン領域
３１５ａ ソース電極層
３１５ｂ ドレイン電極層
３１６ 酸化物絶縁層
３２０ 基板
３２２ ゲート絶縁層
３２３ 保護絶縁層
３３０ 酸化物半導体膜
３３１ 酸化物半導体層
３３２ 酸化物半導体層
３４０ 基板
３４２ ゲート絶縁層
３４３ 保護絶縁層
３４５ 酸化物半導体膜
３４６ 酸化物半導体層
３５０ 薄膜トランジスタ
３５１ ゲート電極層
３５２ 酸化物半導体層
３５５ａ ソース電極層
３５５ｂ ドレイン電極層
３５６ 酸化物絶縁層
３６０ 薄膜トランジスタ
３６１ ゲート電極層
３６２ 酸化物半導体層
３６３ チャネル形成領域
３６４ａ 高抵抗ソース領域
３６４ｂ 高抵抗ドレイン領域
３６５ａ ソース電極層
３６５ｂ ドレイン電極層
３６６ 酸化物絶縁層
３７０ 基板
３７２ａ ゲート絶縁層
３７２ｂ ゲート絶縁層
３７３ 保護絶縁層
３８０ 薄膜トランジスタ
３８１ ゲート電極層
３８２ 酸化物半導体層
３８５ａ ソース電極層
３８５ｂ ドレイン電極層
３８６ 酸化物絶縁層
３９０ 薄膜トランジスタ
３９１ ゲート電極層
３９２ 酸化物半導体層
３９３ 酸化物半導体膜
３９４ 基板
３９５ａ ソース電極層又はドレイン電極層
３９５ｂ ソース電極層又はドレイン電極層
３９６ 酸化物絶縁層
３９７ ゲート絶縁層
３９８ 保護絶縁層
３９９ 酸化物半導体層
４００ 基板
４０２ ゲート絶縁層
４０７ 絶縁層
４１０ 薄膜トランジスタ
４１１ ゲート電極層
４１２ 酸化物半導体層
４１４ａ 配線層
４１４ｂ 配線層
４１５ａ ソース電極層又はドレイン電極層
４１５ｂ ソース電極層又はドレイン電極層
４２０ シリコン基板
４２１ａ 開口
４２１ｂ 開口
４２２ 絶縁層
４２３ 開口
４２４ 導電層
４２５ 薄膜トランジスタ
４２７ 導電層
４５０ 基板
４５２ ゲート絶縁層
４５７ 絶縁層
４６０ 薄膜トランジスタ
４６１ ゲート電極層
４６２ 酸化物半導体層
４６４ 配線層
４６５ａ１ ソース電極層又はドレイン電極層
４６５ａ２ ソース電極層又はドレイン電極層
４６５ｂ ソース電極層又はドレイン電極層
４６８ 配線層
５０１ トランジスタ
５０２ 容量素子
５１１ 単位降圧回路
５２１ クロック信号線
５２２ クロック信号線
８００ 測定系
８０２ 容量素子
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０８ トランジスタ
１００１ ゲート電極
１００２ ゲート絶縁膜
１００３ 酸化物半導体層
１００４ａ ソース電極
１００４ｂ ドレイン電極
１００５ 酸化物絶縁層
１００６ 導電層
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード

Claims (3)

  1. ゲート電極と、
    前記ゲート電極上方の第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上方の第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上方の酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続されるソース電極及びドレイン電極と、
    酸化物半導体膜上方の酸化物絶縁膜と、
    前記酸化物絶縁膜上方の保護絶縁膜と、を有し、
    前記第１のゲート絶縁膜は、窒素と、珪素と、を有し、
    前記第２のゲート絶縁膜は、酸素と、珪素と、を有し、
    前記酸化物絶縁膜は、前記酸化物半導体膜と接する領域を有し、
    前記保護絶縁膜は、窒素と、珪素と、有し、
    前記ゲート電極は、前記ソース電極又は前記ドレイン電極と電気的に接続されることを特徴とする半導体装置。
  2. ゲート電極を形成し、
    前記ゲート電極上方に第１のゲート絶縁膜を形成し、
    前記ゲート電極上方に第２のゲート絶縁膜を形成し、
    前記第２のゲート絶縁膜上方に酸化物半導体膜を形成し、
    前記酸化物半導体膜に脱水化又は脱水素化のための第１の加熱処理を行い、
    前記酸化物半導体膜と電気的に接続されるソース電極及びドレイン電極を形成し、
    前記酸化物半導体膜上方に前記酸化物絶縁層を形成し、
    前記酸化物半導体膜が前記酸化物絶縁層と接した状態で、前記酸化物半導体膜に第２の加熱処理を行い、
    前記第１のゲート絶縁膜は、窒素と、珪素と、を有し、
    前記第２のゲート絶縁膜は、酸素と、珪素と、を有し、
    前記ゲート電極は、前記ソース電極又は前記ドレイン電極と電気的に接続されることを特徴とする半導体装置の作製方法。
  3. ゲート電極を形成し、
    前記ゲート電極上方に第１のゲート絶縁膜を形成し、
    前記ゲート電極上方に第２のゲート絶縁膜を形成し、
    前記第２のゲート絶縁膜上方に酸化物半導体膜を形成し、
    前記酸化物半導体膜に脱水化又は脱水素化のための第１の加熱処理を行い、
    前記酸化物半導体膜と電気的に接続されるソース電極及びドレイン電極を形成し、
    前記酸化物半導体膜上方に前記酸化物絶縁層を形成し、
    前記酸化物半導体膜が前記酸化物絶縁層と接した状態で、前記酸化物半導体膜に第２の加熱処理を行い、
    前記酸化物絶縁層上方に保護絶縁膜を形成し、
    前記第１のゲート絶縁膜は、窒素と、珪素と、を有し、
    前記第２のゲート絶縁膜は、酸素と、珪素と、を有し、
    前記保護絶縁膜は、窒素と、珪素と、有し、
    前記ゲート電極は、前記ソース電極又は前記ドレイン電極と電気的に接続されることを特徴とする半導体装置の作製方法。
JP2017009141A 2009-10-21 2017-01-23 半導体装置の作製方法 Active JP6363235B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009242758 2009-10-21
JP2009242758 2009-10-21
JP2010012617 2010-01-22
JP2010012617 2010-01-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015078887A Division JP2015156505A (ja) 2009-10-21 2015-04-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2017069589A true JP2017069589A (ja) 2017-04-06
JP6363235B2 JP6363235B2 (ja) 2018-07-25

Family

ID=43878803

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010233517A Active JP5730529B2 (ja) 2009-10-21 2010-10-18 半導体装置
JP2015078887A Withdrawn JP2015156505A (ja) 2009-10-21 2015-04-08 半導体装置
JP2017009141A Active JP6363235B2 (ja) 2009-10-21 2017-01-23 半導体装置の作製方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010233517A Active JP5730529B2 (ja) 2009-10-21 2010-10-18 半導体装置
JP2015078887A Withdrawn JP2015156505A (ja) 2009-10-21 2015-04-08 半導体装置

Country Status (5)

Country Link
US (3) US8963517B2 (ja)
JP (3) JP5730529B2 (ja)
KR (1) KR101751908B1 (ja)
TW (3) TWI562517B (ja)
WO (1) WO2011049230A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289560B2 (en) 2018-12-28 2022-03-29 Samsung Display Co., Ltd. Display apparatus having a ring dummy pattern and a method of manufacturing the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
CN103219390B (zh) 2009-12-18 2014-11-12 株式会社半导体能源研究所 液晶显示设备和电子设备
KR101722420B1 (ko) 2010-01-20 2017-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 휴대 전자 기기
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR20130007597A (ko) * 2010-03-08 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
KR101919056B1 (ko) 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
KR102101167B1 (ko) 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
JP2013258895A (ja) * 2012-05-18 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
KR20250175003A (ko) 2012-07-20 2025-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
TWI663820B (zh) 2013-08-21 2019-06-21 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置
TWI496398B (zh) * 2013-12-31 2015-08-11 Egalax Empia Technology Inc Use the wiring to change the output voltage of the charge pump
US9817040B2 (en) * 2014-02-21 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measuring method of low off-state current of transistor
JP6462404B2 (ja) 2014-02-28 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、半導体装置、及び電子機器
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6487738B2 (ja) 2014-03-31 2019-03-20 株式会社半導体エネルギー研究所 半導体装置、電子部品
JP6616102B2 (ja) 2014-05-23 2019-12-04 株式会社半導体エネルギー研究所 記憶装置及び電子機器
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160155692A1 (en) * 2014-12-01 2016-06-02 Endura Technologies LLC Switched power stage with integrated passive components
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10453404B2 (en) 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
CN107026384B (zh) * 2017-05-02 2023-07-21 中国工程物理研究院激光聚变研究中心 一种为固体激光放大器泵浦能量的氙灯装置
US11923371B2 (en) 2017-09-29 2024-03-05 Intel Corporation Voltage regulator circuit including one or more thin-film transistors
JP7305933B2 (ja) * 2018-07-23 2023-07-11 株式会社リコー 金属酸化物膜形成用塗布液、酸化物絶縁体膜、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP7083727B2 (ja) * 2018-08-23 2022-06-13 株式会社半導体エネルギー研究所 半導体装置
WO2021038390A1 (ja) 2019-08-29 2021-03-04 株式会社半導体エネルギー研究所 半導体装置、及びその動作方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
EP3945210B1 (en) * 2020-07-31 2023-09-06 Japan Atomic Energy Agency Vacuum component and evacuation method using the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008166716A (ja) * 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
JP2009004757A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 半導体装置および表示装置
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法

Family Cites Families (237)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3790935A (en) * 1971-03-26 1974-02-05 Bell Canada Northern Electric Bubble in low coercivity channel
FR2527385B1 (fr) 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US5736751A (en) 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
US6294796B1 (en) 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
US5698864A (en) 1982-04-13 1997-12-16 Seiko Epson Corporation Method of manufacturing a liquid crystal device having field effect transistors
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02156676A (ja) * 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
US5247375A (en) 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
KR940005240B1 (ko) 1990-05-07 1994-06-15 후지스 가부시끼가이샤 고성능 엑티브 매트릭스(active matrix)형 표시장치
KR940008180B1 (ko) 1990-12-27 1994-09-07 가부시끼가이샤 한도다이 에네르기 겐꾸쇼 액정 전기 광학 장치 및 그 구동 방법
TW222345B (en) 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
KR100215851B1 (ko) * 1995-12-26 1999-08-16 구본준 반도체 소자의 구조
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10133227A (ja) * 1996-10-28 1998-05-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3462135B2 (ja) 1999-01-14 2003-11-05 シャープ株式会社 二次元画像検出器およびアクティブマトリクス基板並びに表示装置
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6580127B1 (en) 1999-09-30 2003-06-17 International Business Machines Corporation High performance thin film transistor and active matrix process for flat panel displays
TW468283B (en) 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW480727B (en) 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
TW531901B (en) 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
US7111053B1 (en) 2000-05-20 2006-09-19 Ciena Corporation Template-driven management of telecommunications network via utilization of operations support services clients
US7266595B1 (en) 2000-05-20 2007-09-04 Ciena Corporation Accessing network device data through user profiles
US20020001307A1 (en) 2000-05-20 2002-01-03 Equipe Communications Corporation VPI/VCI availability index
US6880086B2 (en) 2000-05-20 2005-04-12 Ciena Corporation Signatures for facilitating hot upgrades of modular software components
US20020116485A1 (en) 2001-02-21 2002-08-22 Equipe Communications Corporation Out-of-band network management channels
US7240364B1 (en) 2000-05-20 2007-07-03 Ciena Corporation Network device identity authentication
US7143153B1 (en) 2000-11-09 2006-11-28 Ciena Corporation Internal network device dynamic health monitoring
US20020057018A1 (en) 2000-05-20 2002-05-16 Equipe Communications Corporation Network device power distribution scheme
US7222147B1 (en) 2000-05-20 2007-05-22 Ciena Corporation Processing network management data in accordance with metadata files
US6876652B1 (en) 2000-05-20 2005-04-05 Ciena Corporation Network device with a distributed switch fabric timing system
US7054272B1 (en) 2000-07-11 2006-05-30 Ciena Corporation Upper layer network device including a physical layer test port
US6658579B1 (en) 2000-05-20 2003-12-02 Equipe Communications Corporation Network device with local timing systems for automatic selection between redundant, synchronous central timing systems
US6868092B1 (en) 2000-05-20 2005-03-15 Ciena Corporation Network device with embedded timing synchronization
US7130870B1 (en) 2000-05-20 2006-10-31 Ciena Corporation Method for upgrading embedded configuration databases
US6658580B1 (en) 2000-05-20 2003-12-02 Equipe Communications Corporation Redundant, synchronous central timing systems with constant master voltage controls and variable slave voltage controls
US6930890B1 (en) 2000-05-20 2005-08-16 Ciena Corporation Network device including reverse orientated modules
US20020118031A1 (en) 2001-02-27 2002-08-29 Equipe Communications Corporation Connector test card
US6934749B1 (en) 2000-05-20 2005-08-23 Ciena Corporation Tracking distributed data retrieval in a network device
US7039046B1 (en) 2000-05-20 2006-05-02 Ciena Corporation Network device including central and distributed switch fabric subsystems
US6654903B1 (en) 2000-05-20 2003-11-25 Equipe Communications Corporation Vertical fault isolation in a computer system
US6332198B1 (en) 2000-05-20 2001-12-18 Equipe Communications Corporation Network device for supporting multiple redundancy schemes
US6639910B1 (en) 2000-05-20 2003-10-28 Equipe Communications Corporation Functional separation of internal and external controls in network devices
US20030120822A1 (en) 2001-04-19 2003-06-26 Langrind Nicholas A. Isolated control plane addressing
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3666805B2 (ja) 2000-09-19 2005-06-29 ローム株式会社 Ｄｃ／ｄｃコンバータ
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TWI313059B (ja) 2000-12-08 2009-08-01 Sony Corporatio
JP4789322B2 (ja) * 2000-12-28 2011-10-12 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7263597B2 (en) 2001-04-19 2007-08-28 Ciena Corporation Network device including dedicated resources control plane
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003098538A (ja) 2001-09-20 2003-04-03 Seiko Epson Corp 電気光学装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
JP2003158133A (ja) * 2001-11-21 2003-05-30 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP2004006686A (ja) 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
WO2003091977A1 (fr) 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Circuit de commande d'un ecran el
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4366914B2 (ja) 2002-09-25 2009-11-18 日本電気株式会社 表示装置用駆動回路及びそれを用いた表示装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100732106B1 (ko) 2003-01-22 2007-06-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 유기 ｅｌ 디스플레이 및 액티브 매트릭스 기판
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100832613B1 (ko) 2003-05-07 2008-05-27 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4524735B2 (ja) 2003-06-20 2010-08-18 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7072193B2 (en) 2004-05-19 2006-07-04 Toppoly Optoelectronics Corp. Integrated charge pump DC/DC conversion circuits using thin film transistors
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TWI359295B (en) * 2004-06-30 2012-03-01 Sumitomo Metal Mining Co An optical control device of waveguide type and ma
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP2006189661A (ja) 2005-01-06 2006-07-20 Toshiba Corp 画像表示装置及びその方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101139529B1 (ko) 2005-06-30 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
KR100547515B1 (ko) 2005-07-27 2006-01-31 실리콘 디스플레이 (주) 유기발광다이오드 표시장치 및 그 구동방법
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US7692610B2 (en) 2005-11-30 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101333749B1 (ko) 2005-12-27 2013-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 차지 펌프 회로 및 그것을 구비한 반도체장치
JP5036293B2 (ja) 2005-12-27 2012-09-26 株式会社半導体エネルギー研究所 チャージポンプ回路及びそれを有する半導体装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
CN102147680B (zh) 2006-06-09 2015-07-22 苹果公司 触摸屏液晶显示器
US8243027B2 (en) 2006-06-09 2012-08-14 Apple Inc. Touch screen liquid crystal display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8106382B2 (en) 2006-06-21 2012-01-31 Panasonic Corporation Field effect transistor
KR101202040B1 (ko) 2006-06-30 2012-11-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 구동방법
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5227502B2 (ja) 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP4866703B2 (ja) 2006-10-20 2012-02-01 株式会社 日立ディスプレイズ 液晶表示装置
JP2008117739A (ja) 2006-11-02 2008-05-22 Adorinkusu:Kk プリント基板用の信号中継具
US8018428B2 (en) 2006-11-27 2011-09-13 Samsung Electronics Co., Ltd. Electrophoretic display panel, electrophoretic display device having the same and method for driving the same
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8207944B2 (en) 2006-12-19 2012-06-26 3M Innovative Properties Company Capacitance measuring circuit and method
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US7741898B2 (en) * 2007-01-23 2010-06-22 Etron Technology, Inc. Charge pump circuit for high voltage generation
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP5178710B2 (ja) 2007-04-09 2013-04-10 シャープ株式会社 表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP2009003437A (ja) 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
KR101376073B1 (ko) 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
US20090015536A1 (en) 2007-07-06 2009-01-15 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display apparatus
JP2009060702A (ja) 2007-08-30 2009-03-19 Sanyo Electric Co Ltd チャージポンプ式昇圧回路
US20090086511A1 (en) 2007-09-27 2009-04-02 Phison Electronics Corp. Converter circuit with pulse width frequency modulation and method thereof
TWI350474B (en) 2007-09-29 2011-10-11 Au Optronics Corp Capacitive touch panel with low impedance and method of manufacturing capacitive touch panels with low impedance
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100936874B1 (ko) 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
TWI374379B (en) 2007-12-24 2012-10-11 Wintek Corp Transparent capacitive touch panel and manufacturing method thereof
JP5439723B2 (ja) 2008-01-22 2014-03-12 セイコーエプソン株式会社 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009276744A (ja) 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP2009267399A (ja) 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
JP5185155B2 (ja) 2009-02-24 2013-04-17 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5195650B2 (ja) 2009-06-03 2013-05-08 セイコーエプソン株式会社 液晶表示装置、制御方法および電子機器
TWI494828B (zh) 2009-07-29 2015-08-01 Cando Corp 具降低感測結構可視性之電容式觸控面板
US8614654B2 (en) 2009-07-30 2013-12-24 Apple Inc. Crosstalk reduction in LCD panels
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
KR102321812B1 (ko) 2009-10-29 2021-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN103219390B (zh) 2009-12-18 2014-11-12 株式会社半导体能源研究所 液晶显示设备和电子设备
KR101900662B1 (ko) 2009-12-18 2018-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
KR20220153688A (ko) 2009-12-18 2022-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9057758B2 (en) 2009-12-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for measuring current, method for inspecting semiconductor device, semiconductor device, and test element group
KR101749944B1 (ko) 2009-12-28 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101747421B1 (ko) 2010-01-20 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
US8879010B2 (en) 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101815838B1 (ko) 2010-01-24 2018-01-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20110267303A1 (en) 2010-05-02 2011-11-03 Acer Incorporated Capacitive touch panel
JP5248653B2 (ja) 2010-05-27 2013-07-31 富士フイルム株式会社 導電シート及び静電容量方式タッチパネル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008166716A (ja) * 2006-12-05 2008-07-17 Canon Inc ボトムゲート型薄膜トランジスタ、ボトムゲート型薄膜トランジスタの製造方法及び表示装置
JP2009004757A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 半導体装置および表示装置
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289560B2 (en) 2018-12-28 2022-03-29 Samsung Display Co., Ltd. Display apparatus having a ring dummy pattern and a method of manufacturing the same

Also Published As

Publication number Publication date
TW201810687A (zh) 2018-03-16
JP5730529B2 (ja) 2015-06-10
US20170054034A1 (en) 2017-02-23
TWI562517B (en) 2016-12-11
TW201143264A (en) 2011-12-01
JP2011171700A (ja) 2011-09-01
KR101751908B1 (ko) 2017-06-28
TWI611588B (zh) 2018-01-11
TWI649882B (zh) 2019-02-01
KR20120089719A (ko) 2012-08-13
US9929281B2 (en) 2018-03-27
JP2015156505A (ja) 2015-08-27
US20150236163A1 (en) 2015-08-20
US8963517B2 (en) 2015-02-24
WO2011049230A1 (en) 2011-04-28
TW201705493A (zh) 2017-02-01
JP6363235B2 (ja) 2018-07-25
US20110089927A1 (en) 2011-04-21
US9431546B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
JP6363235B2 (ja) 半導体装置の作製方法
JP6122529B2 (ja) 電圧調整回路
JP6625188B2 (ja) 半導体装置
JP5830157B2 (ja) 半導体装置
KR101819644B1 (ko) 전압 조정 회로

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180627

R150 Certificate of patent or registration of utility model

Ref document number: 6363235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250