[go: up one dir, main page]

JP2017063120A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2017063120A
JP2017063120A JP2015187676A JP2015187676A JP2017063120A JP 2017063120 A JP2017063120 A JP 2017063120A JP 2015187676 A JP2015187676 A JP 2015187676A JP 2015187676 A JP2015187676 A JP 2015187676A JP 2017063120 A JP2017063120 A JP 2017063120A
Authority
JP
Japan
Prior art keywords
comb
source electrode
electrode
drain electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015187676A
Other languages
Japanese (ja)
Inventor
陽平 大野
Yohei Ono
陽平 大野
金子 信男
Nobuo Kaneko
信男 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2015187676A priority Critical patent/JP2017063120A/en
Publication of JP2017063120A publication Critical patent/JP2017063120A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】デバイス動作時に電極間を流れる電流による発熱が抑制された、ソース電極とドレイン電極が交差指状に配置された櫛型電極構造を有する半導体装置を提供する。【解決手段】半導体基体と、半導体基体の上に配置された、櫛柄部及び櫛柄部から延伸する複数の櫛歯部を有する櫛型形状のソース電極3と、半導体基体の上に配置された、ソース電極3の櫛柄部と対向する櫛柄部及びソース電極の櫛歯部と交差指状に配置された複数の櫛歯部を有する櫛型形状のドレイン電極4とを備える。ソース電極3の櫛歯部及びドレイン電極4の櫛歯部が直線的に延伸する直線領域において、互いに隣接するソース電極3の櫛歯部とドレイン電極4の櫛歯部との間隔よりも、ソース電極3の櫛歯部の先端とドレイン電極4の櫛柄部との間隔及びドレイン電極4の櫛歯部の先端とソース電極3の櫛柄部との間隔の方が広い。【選択図】図1A semiconductor device having a comb-shaped electrode structure in which heat generation due to a current flowing between electrodes during device operation is suppressed and a source electrode and a drain electrode are arranged in a crossed finger shape is provided. A semiconductor substrate, a comb-shaped source electrode having a comb handle portion and a plurality of comb teeth extending from the comb handle portion, and a comb-shaped source electrode disposed on the semiconductor substrate, and the semiconductor substrate. In addition, a comb-shaped drain electrode 4 having a comb-shaped portion facing the comb-shaped portion of the source electrode 3 and a plurality of comb-tooth portions arranged in a cross finger shape with the comb-tooth portion of the source electrode is provided. In the linear region in which the comb teeth of the source electrode 3 and the comb teeth of the drain electrode 4 extend linearly, the source is larger than the interval between the comb teeth of the source electrode 3 and the comb teeth of the drain electrode 4 adjacent to each other. The distance between the tip of the comb tooth portion of the electrode 3 and the comb handle portion of the drain electrode 4 and the distance between the tip of the comb tooth portion of the drain electrode 4 and the comb handle portion of the source electrode 3 are wider. [Selection] Figure 1

Description

本発明は、櫛型形状の電極を有する半導体装置に関する。   The present invention relates to a semiconductor device having comb-shaped electrodes.

半導体装置の電極構造として、ソース電極とドレイン電極が交差指状に配置された櫛型電極構造が使用されている。このため、櫛型電極構造の半導体装置について、櫛型電極に起因する種々の問題を解決する方法が実施されている。例えば、櫛型電極の先端領域での電界集中を緩和するために、櫛型電極の直線領域よりも先端領域で電極間の距離を長くする方法などが提案されている(例えば、特許文献1参照。)。   As an electrode structure of a semiconductor device, a comb-shaped electrode structure in which a source electrode and a drain electrode are arranged in an interdigital manner is used. For this reason, methods for solving various problems caused by comb-shaped electrodes have been implemented for semiconductor devices having a comb-shaped electrode structure. For example, in order to alleviate the electric field concentration in the tip region of the comb-shaped electrode, a method of increasing the distance between the electrodes in the tip region rather than the linear region of the comb-shaped electrode has been proposed (see, for example, Patent Document 1). .)

特開2013−98222号公報JP 2013-98222 A

櫛型電極構造を採用した半導体装置では、デバイス動作時にドレイン電極とソース電極間を流れる電流によって電極に熱が発生する。電極での局所的な発熱によって半導体装置が誤動作したり破壊されたりするなど、半導体装置の信頼性が低下するおそれがある。しかしながら、半導体装置の櫛型電極構造の電極間を流れる電流による発熱に関して、これまで検討がなされてこなかった。   In a semiconductor device adopting a comb-shaped electrode structure, heat is generated in the electrode by a current flowing between the drain electrode and the source electrode during device operation. There is a concern that the reliability of the semiconductor device may be lowered, such as the semiconductor device malfunctioning or being destroyed by local heat generation at the electrodes. However, no studies have been made so far regarding heat generation due to the current flowing between the electrodes of the comb electrode structure of the semiconductor device.

上記問題点に鑑み、本発明は、デバイス動作時に電極間を流れる電流による発熱が抑制された、ソース電極とドレイン電極が交差指状に配置された櫛型電極構造を有する半導体装置を提供することを目的とする。   In view of the above problems, the present invention provides a semiconductor device having a comb-shaped electrode structure in which heat generation due to a current flowing between electrodes during device operation is suppressed and a source electrode and a drain electrode are arranged in a cross finger shape. With the goal.

本発明の一態様によれば、(ア)半導体基体と、(イ)半導体基体の上に配置された、櫛柄部及び櫛柄部から延伸する複数の櫛歯部を有する櫛型形状のソース電極と、(ウ)半導体基体の上に配置された、ソース電極の櫛柄部と対向する櫛柄部及びソース電極の櫛歯部と交差指状に配置された複数の櫛歯部を有する櫛型形状のドレイン電極とを備え、ソース電極の櫛歯部及びドレイン電極の櫛歯部が直線的に延伸する直線領域において互いに隣接するソース電極の櫛歯部とドレイン電極の櫛歯部との間隔よりも、ソース電極の櫛歯部の先端とドレイン電極の櫛柄部との間隔及びドレイン電極の櫛歯部の先端とソース電極の櫛柄部との間隔の方が広い半導体装置が提供される。   According to one aspect of the present invention, a comb-shaped source having (a) a semiconductor substrate and (b) a comb handle portion disposed on the semiconductor substrate and a plurality of comb teeth extending from the comb handle portion. A comb having an electrode, and (c) a comb handle portion disposed on the semiconductor substrate and facing the comb handle portion of the source electrode, and a plurality of comb teeth portions arranged in a cross-finger shape with the comb teeth portion of the source electrode A gap between the source electrode comb tooth portion and the drain electrode comb tooth portion in a linear region in which the source electrode comb tooth portion and the drain electrode comb tooth portion linearly extend. A semiconductor device is provided in which the distance between the tip of the comb tooth portion of the source electrode and the comb handle portion of the drain electrode and the distance between the tip of the comb tooth portion of the drain electrode and the comb handle portion of the source electrode are wider. .

本発明によれば、デバイス動作時に電極間を流れる電流による発熱が抑制された、ソース電極とドレイン電極が交差指状に配置された櫛型電極構造を有する半導体装置を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which has the comb-shaped electrode structure by which the heat_generation | fever by the electric current which flows between electrodes at the time of device operation was suppressed, and the source electrode and the drain electrode arrange | positioned in the shape of cross fingers can be provided.

本発明の第1の実施形態に係る半導体装置の構造を示す模式的な平面図である。1 is a schematic plan view showing a structure of a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体装置のソース先端領域の構造を示す模式的な平面図である。1 is a schematic plan view showing a structure of a source tip region of a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体装置のドレイン先端領域の構造を示す模式的な平面図である。1 is a schematic plan view showing a structure of a drain tip region of a semiconductor device according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体装置における電極間の間隔の例を示す表である。It is a table | surface which shows the example of the space | interval between the electrodes in the semiconductor device which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る半導体装置の構造を示す模式的な断面図である。1 is a schematic cross-sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention. 本発明の第2の実施形態に係る半導体装置の構造を示す模式的な平面図である。It is a typical top view which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る半導体装置の構造を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the semiconductor device which concerns on the 2nd Embodiment of this invention.

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the lengths of the respective parts, and the like are different from the actual ones. Therefore, specific dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。   Further, the embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the technical idea of the present invention includes the shape, structure, arrangement, etc. of components. It is not specified to the following. The embodiment of the present invention can be variously modified within the scope of the claims.

(第1の実施形態)
本発明の第1の実施形態に係る半導体装置1は、図1に示すように、互いに紙面に向かって上下方向にそれぞれ延伸する複数の櫛歯部を有する櫛型形状をなすソース電極3及びドレイン電極4と、ソース電極3とドレイン電極4間に配置されたゲート電極5を備える。半導体装置1は、ソース電極3の櫛歯部とドレイン電極4の櫛歯部が交差指状に配置された櫛型電極構造である。
(First embodiment)
As shown in FIG. 1, the semiconductor device 1 according to the first embodiment of the present invention includes a comb-shaped source electrode 3 and a drain each having a plurality of comb teeth extending in the vertical direction toward the paper surface. An electrode 4 and a gate electrode 5 disposed between the source electrode 3 and the drain electrode 4 are provided. The semiconductor device 1 has a comb-shaped electrode structure in which the comb-tooth portion of the source electrode 3 and the comb-tooth portion of the drain electrode 4 are arranged in an interdigital manner.

より具体的には、ソース電極3は、櫛柄部及び櫛柄部から延伸する複数の櫛歯部を有する櫛型形状である。また、ドレイン電極4は、ソース電極3の櫛柄部と対向する櫛柄部、及びソース電極3の櫛歯部と交差指状に配置された複数の櫛歯部を有する櫛型形状である。このようにソース電極3の櫛歯部の間のそれぞれにドレイン電極4の各櫛歯部が配置されているため、ゲート電極5は紙面に向かって左右方向に多重に折り返されて配置されている。   More specifically, the source electrode 3 has a comb shape having a comb handle portion and a plurality of comb teeth extending from the comb handle portion. The drain electrode 4 has a comb shape having a comb handle portion facing the comb handle portion of the source electrode 3 and a plurality of comb teeth portions arranged in a cross finger shape with the comb teeth portion of the source electrode 3. Thus, since each comb-tooth part of the drain electrode 4 is arrange | positioned between each comb-tooth part of the source electrode 3, the gate electrode 5 is arrange | positioned by folding | folding in multiple in the left-right direction toward the paper surface. .

以下において、ソース電極3の櫛歯部とドレイン電極4の櫛歯部が直線的に平行して延伸する領域を「直線領域100」という。そして、ソース電極3の櫛歯部の先端の領域を「ソース先端領域101」、ドレイン電極4の櫛歯部の先端の領域を「ドレイン先端領域102」という。なお、ソース先端領域101とドレイン先端領域102を総称して「先端領域」という。   Hereinafter, a region in which the comb teeth of the source electrode 3 and the comb teeth of the drain electrode 4 extend in a straight line is referred to as a “linear region 100”. The region at the tip of the comb tooth portion of the source electrode 3 is referred to as “source tip region 101”, and the region at the tip of the comb tooth portion of the drain electrode 4 is referred to as “drain tip region 102”. The source tip region 101 and the drain tip region 102 are collectively referred to as “tip region”.

図2にソース先端領域101の拡大図、図3にドレイン先端領域102の拡大図を示す。図2及び図3に示した例では、ソース電極3とドレイン電極4の櫛歯部の先端の形状は半円形である。また、ソース先端領域101においては、ドレイン電極4の柄部分の外縁が、ソース電極3の櫛歯部の先端に沿って半円形に窪んでいる。同様に、ドレイン先端領域102においては、ソース電極3の柄部分の外縁が、ドレイン電極4の櫛歯部の先端に沿って半円形に窪んでいる。このため、ソース電極3とドレイン電極4間に配置されるゲート電極5は、先端領域では円弧形状である。   FIG. 2 shows an enlarged view of the source tip region 101, and FIG. 3 shows an enlarged view of the drain tip region 102. As shown in FIG. In the example shown in FIGS. 2 and 3, the shape of the tips of the comb teeth of the source electrode 3 and the drain electrode 4 is semicircular. In the source tip region 101, the outer edge of the handle portion of the drain electrode 4 is recessed in a semicircular shape along the tip of the comb tooth portion of the source electrode 3. Similarly, in the drain tip region 102, the outer edge of the handle portion of the source electrode 3 is recessed in a semicircular shape along the tip of the comb tooth portion of the drain electrode 4. For this reason, the gate electrode 5 disposed between the source electrode 3 and the drain electrode 4 has an arc shape in the tip region.

図2、図3に示すように、直線領域100において互いに隣接するソース電極3の櫛歯部とドレイン電極4の櫛歯部との間隔をbとする。また、ソース先端領域101におけるソース電極3の櫛歯部の先端とドレイン電極4の櫛柄部との間隔をa1とする。更に、ドレイン先端領域102におけるドレイン電極4の櫛歯部の先端とソース電極3の櫛柄部との間隔をa2とする。間隔a1及び間隔a2は、櫛歯部の先端から対向する櫛柄部までの距離である。   As shown in FIGS. 2 and 3, the distance between the comb teeth of the source electrode 3 and the comb teeth of the drain electrode 4 adjacent to each other in the linear region 100 is b. Further, the distance between the tip of the comb tooth portion of the source electrode 3 and the comb handle portion of the drain electrode 4 in the source tip region 101 is a1. Further, the distance between the tip of the comb tooth portion of the drain electrode 4 and the comb handle portion of the source electrode 3 in the drain tip region 102 is a2. The interval a1 and the interval a2 are distances from the tip of the comb tooth portion to the opposing comb handle portion.

半導体装置1では、間隔bよりも、間隔a1及び間隔a2の方が広く設定されている。これにより、以下のような効果が得られる。   In the semiconductor device 1, the interval a1 and the interval a2 are set wider than the interval b. Thereby, the following effects are obtained.

一般的に、櫛型電極構造では、デバイス動作時にドレイン電極とソース電極との間を流れるドレイン電流が、直線領域と比べて先端領域に集中して流れやすい。これは、電極の先端領域の方が形状的に直線領域よりも電極間の電流が流れやすいためである。ドレイン電流が先端領域で集中すると、先端領域における電流密度が上昇することにより、先端領域での発熱量が増大する。この発熱によってデバイス破壊が生じたり誤動作したりするなどして、半導体装置の信頼性が低下するおそれがある。   In general, in the comb electrode structure, the drain current flowing between the drain electrode and the source electrode during device operation tends to concentrate and flow in the tip region compared to the straight region. This is because the current between the electrodes flows more easily in the tip region of the electrode than in the linear region in terms of shape. When the drain current is concentrated in the tip region, the current density in the tip region increases, and the amount of heat generated in the tip region increases. This heat generation may cause device destruction or malfunction, and may reduce the reliability of the semiconductor device.

これに対し、図1に示した半導体装置1では、ソース電極3とドレイン電極4との間隔が、直線領域100での間隔bよりも先端領域での間隔a1及び間隔a2の方が広い。このため、デバイス動作時において、電極間距離の観点からは先端領域よりも直線領域100においてドレイン電流が流れやすい。したがって、半導体装置1によれば、ドレイン電流がドレイン電極4とソース電極3の全体に分散され、先端領域におけるドレイン電流の集中が抑制される。その結果、ドレイン電流の集中に起因する発熱が抑制され、デバイス破壊を防止できる。   On the other hand, in the semiconductor device 1 shown in FIG. 1, the distance between the source electrode 3 and the drain electrode 4 is larger in the distance a1 and the distance a2 in the tip region than in the distance b in the straight line region 100. For this reason, during the device operation, the drain current flows more easily in the linear region 100 than in the tip region from the viewpoint of the interelectrode distance. Therefore, according to the semiconductor device 1, the drain current is dispersed throughout the drain electrode 4 and the source electrode 3, and the concentration of the drain current in the tip region is suppressed. As a result, heat generation due to concentration of drain current is suppressed, and device breakdown can be prevented.

なお、半導体装置1がオン状態の場合にドレイン電極4からソース電極3に流れるドレイン電流の電流密度が、直線領域100とソース先端領域101及びドレイン先端領域102において同等であるように、間隔a1、間隔a2及び間隔bの関係は設定されることが好ましい。   In addition, when the semiconductor device 1 is in the ON state, the interval a1, the current density of the drain current flowing from the drain electrode 4 to the source electrode 3 is equal in the linear region 100, the source tip region 101, and the drain tip region 102. The relationship between the interval a2 and the interval b is preferably set.

本発明者らは、検討を重ねた結果、間隔a1及び間隔a2が間隔bの1.1〜10倍の場合に、先端領域でのドレイン電流の集中が緩和され、半導体装置1の電流集中に起因する発熱によるデバイス破壊や誤動作を抑制できること見出した。更に、発明者らの検討によれば、間隔a1及び間隔a2が間隔bの1.5倍であることがより好ましい。1.5倍にすることにより、発熱によるデバイス破壊を防止できると同時に、ソース・ドレイン間の抵抗の小さい電気的特性の高いデバイスを得ることができる。   As a result of repeated studies, the inventors have relaxed the drain current concentration in the tip region when the interval a1 and the interval a2 are 1.1 to 10 times the interval b, and the current concentration of the semiconductor device 1 is reduced. It has been found that device destruction and malfunction due to the generated heat can be suppressed. Further, according to the study by the inventors, the interval a1 and the interval a2 are more preferably 1.5 times the interval b. By making it 1.5 times, device destruction due to heat generation can be prevented, and at the same time, a device having a low electrical resistance between the source and the drain can be obtained.

図4に、実施例における電極間の間隔の例を示す。図4に示したサンプル1は、先端領域における間隔a1及び間隔a2のそれぞれが直線領域100における間隔bの1.5倍の例である。なお、サンプル2に示したように、間隔a1と間隔a2が同一でなくてもよい。また、サンプル3に示したように、間隔bに対する間隔a1及び間隔a2の比は1.5に限定されるものではない。   In FIG. 4, the example of the space | interval between the electrodes in an Example is shown. The sample 1 shown in FIG. 4 is an example in which each of the interval a1 and the interval a2 in the tip region is 1.5 times the interval b in the linear region 100. In addition, as shown in the sample 2, the interval a1 and the interval a2 may not be the same. Further, as shown in the sample 3, the ratio of the interval a1 and the interval a2 to the interval b is not limited to 1.5.

半導体装置1は、例えば図5に示す構造を有する窒化物半導体装置である。以下に、図5に示した半導体装置1の構造について説明する。   The semiconductor device 1 is a nitride semiconductor device having the structure shown in FIG. The structure of the semiconductor device 1 shown in FIG. 5 will be described below.

図5に示したように、半導体装置1は、基板10にバッファ層11と窒化物半導体層20を積層した構造の半導体基体2を有する。そして、半導体基体2上に、ソース電極3、ドレイン電極4及びゲート電極5が配置されている。窒化物半導体を用いた窒化物半導体装置は、高耐圧パワーデバイスなどに使用されている。代表的な窒化物半導体は、AlxInyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表され、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウム(InN)などである。   As shown in FIG. 5, the semiconductor device 1 includes a semiconductor substrate 2 having a structure in which a buffer layer 11 and a nitride semiconductor layer 20 are stacked on a substrate 10. A source electrode 3, a drain electrode 4, and a gate electrode 5 are disposed on the semiconductor substrate 2. Nitride semiconductor devices using nitride semiconductors are used in high voltage power devices. A typical nitride semiconductor is represented by AlxInyGa1-x-yN (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), and includes gallium nitride (GaN), aluminum nitride (AlN), and indium nitride. (InN).

図5に示した半導体装置1は、バンドギャップエネルギーが互いに異なる窒化物半導体からなるキャリア走行層21とキャリア供給層22とを積層した窒化物半導体層20を有する高電子移動度トランジスタ(HEMT)である。キャリア走行層21とキャリア供給層22間の界面にヘテロ接合面が形成され、ヘテロ接合面近傍のキャリア走行層21に電流通路(チャネル)としての二次元キャリアガス層23が形成される。   The semiconductor device 1 shown in FIG. 5 is a high electron mobility transistor (HEMT) having a nitride semiconductor layer 20 in which a carrier traveling layer 21 and a carrier supply layer 22 made of nitride semiconductors having different band gap energies are stacked. is there. A heterojunction surface is formed at the interface between the carrier traveling layer 21 and the carrier supply layer 22, and a two-dimensional carrier gas layer 23 as a current path (channel) is formed in the carrier traveling layer 21 near the heterojunction surface.

図5に示したように、窒化物半導体層20上に、層間絶縁膜6がソース電極3、ドレイン電極4及びゲート電極5を覆って配置されている。層間絶縁膜6に形成された開口部をそれぞれ介して、ソース電極配線31がソース電極3と接続され、ドレイン電極配線41がドレイン電極4と接続されている。   As shown in FIG. 5, the interlayer insulating film 6 is disposed on the nitride semiconductor layer 20 so as to cover the source electrode 3, the drain electrode 4, and the gate electrode 5. The source electrode wiring 31 is connected to the source electrode 3 and the drain electrode wiring 41 is connected to the drain electrode 4 through the openings formed in the interlayer insulating film 6.

基板10には、シリコン(Si)基板、シリコンカーバイト(SiC)基板、GaN基板などの半導体基板や、サファイア基板、セラミック基板などの絶縁体基板を採用可能である。   As the substrate 10, a semiconductor substrate such as a silicon (Si) substrate, a silicon carbide (SiC) substrate, or a GaN substrate, or an insulator substrate such as a sapphire substrate or a ceramic substrate can be employed.

バッファ層11は、有機金属気相成長(MOCVD)法などのエピタキシャル成長法で形成できる。なお、バッファ層11はHEMTの動作に直接には関係しないため、バッファ層11を省いてもよい。また、基板10とバッファ層11とを組み合わせた構造を基板とみなすこともできる。バッファ層11の構造や配置の有無は、基板10や窒化物半導体層20の材料や膜厚などに応じて決定される。   The buffer layer 11 can be formed by an epitaxial growth method such as a metal organic chemical vapor deposition (MOCVD) method. Since the buffer layer 11 is not directly related to the operation of the HEMT, the buffer layer 11 may be omitted. A structure in which the substrate 10 and the buffer layer 11 are combined can be regarded as a substrate. Whether or not the buffer layer 11 is structured and arranged is determined according to the material and film thickness of the substrate 10 and the nitride semiconductor layer 20.

キャリア走行層21は、例えば不純物が添加されていないノンドープGaNを、MOCVD法などによりエピタキシャル成長させて形成する。ここでノンドープとは、不純物が意図的に添加されていないことを意味する。   The carrier traveling layer 21 is formed, for example, by epitaxially growing non-doped GaN to which no impurity is added by the MOCVD method or the like. Here, non-doped means that no impurity is intentionally added.

キャリア走行層21上に配置されたキャリア供給層22は、キャリア走行層21よりもバンドギャップが大きく、且つキャリア走行層21より格子定数の小さい窒化物半導体からなる。キャリア供給層22としてノンドープのAlxGa1-xNが採用可能である。キャリア供給層22は、MOCVD法などによるエピタキシャル成長によってキャリア走行層21上に形成される。キャリア供給層22とキャリア走行層21は格子定数が異なるため、格子歪みによるピエゾ分極が生じる。このピエゾ分極とキャリア供給層22の結晶が有する自発分極により、ヘテロ接合付近のキャリア走行層21に高密度のキャリアが生じ、二次元キャリアガス層23が形成される。   The carrier supply layer 22 disposed on the carrier traveling layer 21 is made of a nitride semiconductor having a band gap larger than that of the carrier traveling layer 21 and a lattice constant smaller than that of the carrier traveling layer 21. Non-doped AlxGa1-xN can be used as the carrier supply layer 22. The carrier supply layer 22 is formed on the carrier traveling layer 21 by epitaxial growth using the MOCVD method or the like. Since the carrier supply layer 22 and the carrier traveling layer 21 have different lattice constants, piezoelectric polarization due to lattice distortion occurs. Due to the piezoelectric polarization and the spontaneous polarization of the crystal of the carrier supply layer 22, high-density carriers are generated in the carrier traveling layer 21 near the heterojunction, and a two-dimensional carrier gas layer 23 is formed.

ソース電極3及びドレイン電極4は、窒化物半導体層20と低抵抗接触(オーミック接触)可能な金属により形成される。例えばアルミニウム(Al)、チタン(Ti)などがソース電極3及びドレイン電極4に採用可能である。或いはTiとAlの積層体として、ソース電極3及びドレイン電極4は形成される。   The source electrode 3 and the drain electrode 4 are formed of a metal capable of low resistance contact (ohmic contact) with the nitride semiconductor layer 20. For example, aluminum (Al), titanium (Ti), or the like can be used for the source electrode 3 and the drain electrode 4. Alternatively, the source electrode 3 and the drain electrode 4 are formed as a laminate of Ti and Al.

ゲート電極5には、例えばニッケル金(NiAu)などが採用可能である。ソース電極配線31、ドレイン電極配線41には、例えばAlや金(Au)、銅(Cu)などが採用可能である。   For the gate electrode 5, for example, nickel gold (NiAu) can be used. For the source electrode wiring 31 and the drain electrode wiring 41, for example, Al, gold (Au), copper (Cu), or the like can be employed.

上記では、半導体装置1がHEMTである場合を示した。しかし、半導体装置1がHEMT以外のトランジスタ、例えば横型FETである場合にも、上記の櫛型電極構造を採用可能である。   In the above description, the semiconductor device 1 is a HEMT. However, even when the semiconductor device 1 is a transistor other than a HEMT, for example, a lateral FET, the above-described comb electrode structure can be employed.

以上に説明したように、本発明の第1の実施形態に係る半導体装置1では、直線領域100よりもソース先端領域101とドレイン先端領域102において、ソース電極3とドレイン電極4との間隔が広く設定されている。このため、半導体装置1によれば、先端領域でのドレイン電流の集中が緩和される。その結果、先端領域での発熱が抑制され、デバイス破壊や誤動作などが防止される。これにより、半導体装置1の信頼性が向上する。   As described above, in the semiconductor device 1 according to the first embodiment of the present invention, the distance between the source electrode 3 and the drain electrode 4 is wider in the source tip region 101 and the drain tip region 102 than in the straight region 100. Is set. For this reason, according to the semiconductor device 1, the concentration of the drain current in the tip region is reduced. As a result, heat generation in the tip region is suppressed, and device destruction or malfunction is prevented. Thereby, the reliability of the semiconductor device 1 is improved.

(第2の実施形態)
本発明の第2の実施形態に係る半導体装置1は、図6に示すように、ゲート電極5が配置されていない点が図1と異なる。その他の構成については、図1に示した半導体装置1と同様の構成である。図6に示す半導体装置1は、櫛型形状のソース電極3とドレイン電極4が交差指状に配置されたダイオードである。図6に示した半導体装置1の断面図を図7に示す。図7に示す半導体装置1は、ソース電極3及びドレイン電極4が半導体基体2上に配置された構造である。
(Second Embodiment)
The semiconductor device 1 according to the second embodiment of the present invention is different from FIG. 1 in that the gate electrode 5 is not disposed as shown in FIG. Other configurations are the same as those of the semiconductor device 1 shown in FIG. The semiconductor device 1 shown in FIG. 6 is a diode in which comb-shaped source electrodes 3 and drain electrodes 4 are arranged in a crossed finger shape. A sectional view of the semiconductor device 1 shown in FIG. 6 is shown in FIG. The semiconductor device 1 shown in FIG. 7 has a structure in which a source electrode 3 and a drain electrode 4 are disposed on a semiconductor substrate 2.

半導体装置1がダイオードである場合にも、図1に示したトランジスタと同様に本発明は適用可能である。即ち、直線領域100におけるソース電極3の櫛歯部とドレイン電極4の櫛歯部との間隔bよりも、ソース電極3の櫛歯部の先端とドレイン電極4の櫛柄部との間隔a1及びドレイン電極4の櫛歯部の先端とソース電極3の櫛柄部との間隔a2の方を広く設定する。これにより、ソース電極3やドレイン電極4の先端領域におけるダイオードの順方向電流の集中が緩和される。その結果、デバイス破壊や誤動作などを防止することができる。他は、第1の実施形態と実質的に同様であり、重複した記載を省略する。   Even when the semiconductor device 1 is a diode, the present invention can be applied in the same manner as the transistor shown in FIG. That is, the distance a 1 between the tip of the comb tooth portion of the source electrode 3 and the comb handle portion of the drain electrode 4 and the distance b between the comb tooth portion of the source electrode 3 and the comb tooth portion of the drain electrode 4 in the straight region 100. The distance a2 between the tip of the comb tooth portion of the drain electrode 4 and the comb handle portion of the source electrode 3 is set wider. Thereby, the forward current concentration of the diode in the tip region of the source electrode 3 and the drain electrode 4 is alleviated. As a result, device destruction or malfunction can be prevented. Others are substantially the same as those in the first embodiment, and redundant description is omitted.

(その他の実施形態)
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As mentioned above, although this invention was described by embodiment, it should not be understood that the description and drawing which form a part of this indication limit this invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、上記の説明では、半導体装置1が、半導体基体2に窒化物半導体層20を含む窒化物半導体装置である場合を例示的に示した。しかし、半導体基体2がシリコン半導体層の積層体である半導体装置1の場合にも、本発明によれば櫛型形状のソース電極3やドレイン電極4の先端での電流集中を緩和できる。これにより、半導体装置1がシリコン半導体装置である場合にも、デバイス動作時に電極間を流れる電流による発熱が抑制され、信頼性を向上できる
このように、本発明はここでは記載していない様々な実施形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
For example, in the above description, the case where the semiconductor device 1 is a nitride semiconductor device in which the semiconductor substrate 2 includes the nitride semiconductor layer 20 is exemplified. However, even in the case of the semiconductor device 1 in which the semiconductor substrate 2 is a stacked body of silicon semiconductor layers, according to the present invention, current concentration at the tips of the comb-shaped source electrode 3 and drain electrode 4 can be reduced. As a result, even when the semiconductor device 1 is a silicon semiconductor device, heat generation due to the current flowing between the electrodes during device operation can be suppressed, and reliability can be improved. It goes without saying that the embodiment and the like are included. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

1…半導体装置
2…半導体基体
3…ソース電極
4…ドレイン電極
5…ゲート電極
100…直線領域
101…ソース先端領域
102…ドレイン先端領域
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device 2 ... Semiconductor base | substrate 3 ... Source electrode 4 ... Drain electrode 5 ... Gate electrode 100 ... Linear region 101 ... Source tip region 102 ... Drain tip region

Claims (6)

半導体基体と、
前記半導体基体の上に配置された、櫛柄部及び前記櫛柄部から延伸する複数の櫛歯部を有する櫛型形状のソース電極と、
前記半導体基体の上に配置された、前記ソース電極の前記櫛柄部と対向する櫛柄部及び前記ソース電極の前記櫛歯部と交差指状に配置された複数の櫛歯部を有する櫛型形状のドレイン電極と
を備え、
前記ソース電極の前記櫛歯部及び前記ドレイン電極の前記櫛歯部が直線的に延伸する直線領域において互いに隣接する前記ソース電極の前記櫛歯部と前記ドレイン電極の前記櫛歯部との間隔bよりも、前記ソース電極の前記櫛歯部の先端と前記ドレイン電極の前記櫛柄部との間隔a1及び前記ドレイン電極の前記櫛歯部の先端と前記ソース電極の前記櫛柄部との間隔a2の方が広いことを特徴とする半導体装置。
A semiconductor substrate;
A comb-shaped source electrode having a comb handle portion and a plurality of comb teeth extending from the comb handle portion, disposed on the semiconductor substrate;
A comb shape having a comb handle portion disposed on the semiconductor substrate and opposed to the comb handle portion of the source electrode, and a plurality of comb teeth portions arranged in a cross-finger shape with the comb teeth portion of the source electrode. A drain electrode having a shape, and
A distance b between the comb tooth portion of the source electrode and the comb tooth portion of the drain electrode adjacent to each other in a linear region in which the comb tooth portion of the source electrode and the comb tooth portion of the drain electrode extend linearly. Rather, the distance a1 between the tip of the comb tooth portion of the source electrode and the comb handle portion of the drain electrode and the distance a2 between the tip of the comb tooth portion of the drain electrode and the comb handle portion of the source electrode. A semiconductor device characterized by being wider.
オン状態において、前記直線領域において前記ドレイン電極の前記櫛歯部と前記ソース電極の前記櫛歯部との間に流れる電流の電流密度が、前記ソース電極の前記櫛歯部の前記先端と前記ドレイン電極の前記櫛柄部との間に流れる電流の電流密度、及び前記ドレイン電極の前記櫛歯部の前記先端と前記ソース電極の前記櫛柄部の間を流れる電流の電流密度とそれぞれ同等であることを特徴とする請求項1に記載の半導体装置。   In the on-state, the current density of the current flowing between the comb-tooth portion of the drain electrode and the comb-tooth portion of the source electrode in the linear region is such that the tip of the comb-tooth portion of the source electrode and the drain The current density of the current flowing between the comb handle portion of the electrode and the current density of the current flowing between the tip of the comb tooth portion of the drain electrode and the comb handle portion of the source electrode are equal to each other. The semiconductor device according to claim 1. 前記間隔a1及び前記間隔a2が、前記間隔bの1.1倍以上且つ10倍以下であることを特徴とする請求項1又は2に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the interval a <b> 1 and the interval a <b> 2 are not less than 1.1 times and not more than 10 times the interval b. 前記間隔a1及び前記間隔a2が、前記間隔bの1.5倍であることを特徴とする請求項3に記載の半導体装置。   4. The semiconductor device according to claim 3, wherein the interval a1 and the interval a2 are 1.5 times the interval b. 前記ソース電極と前記ドレイン電極間で前記半導体基体上に配置されたゲート電極を更に備えることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。   5. The semiconductor device according to claim 1, further comprising a gate electrode disposed on the semiconductor substrate between the source electrode and the drain electrode. 6. 前記半導体基体が、窒化物半導体からなるキャリア供給層、及び前記キャリア供給層とヘテロ接合を形成するキャリア走行層を積層した構成を有することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。   6. The semiconductor substrate according to claim 1, wherein the semiconductor substrate has a structure in which a carrier supply layer made of a nitride semiconductor and a carrier traveling layer that forms a heterojunction with the carrier supply layer are stacked. The semiconductor device described.
JP2015187676A 2015-09-25 2015-09-25 Semiconductor device Pending JP2017063120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015187676A JP2017063120A (en) 2015-09-25 2015-09-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015187676A JP2017063120A (en) 2015-09-25 2015-09-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2017063120A true JP2017063120A (en) 2017-03-30

Family

ID=58429156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015187676A Pending JP2017063120A (en) 2015-09-25 2015-09-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2017063120A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021089934A (en) * 2019-12-03 2021-06-10 株式会社東芝 Semiconductor device
WO2021200564A1 (en) * 2020-03-31 2021-10-07 豊田合成株式会社 Semiconductor element and device
CN113994175A (en) * 2019-06-07 2022-01-28 株式会社村田制作所 Measuring instrument

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878678A (en) * 1994-09-07 1996-03-22 Sanyo Electric Co Ltd Field effect transistor
JP2012018961A (en) * 2010-07-06 2012-01-26 Sanken Electric Co Ltd Semiconductor device
JP2013098222A (en) * 2011-10-28 2013-05-20 Sanken Electric Co Ltd Nitride semiconductor device
JP2014239201A (en) * 2013-05-08 2014-12-18 ソニー株式会社 Semiconductor device, antenna switch circuit, and wireless communication device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878678A (en) * 1994-09-07 1996-03-22 Sanyo Electric Co Ltd Field effect transistor
JP2012018961A (en) * 2010-07-06 2012-01-26 Sanken Electric Co Ltd Semiconductor device
JP2013098222A (en) * 2011-10-28 2013-05-20 Sanken Electric Co Ltd Nitride semiconductor device
JP2014239201A (en) * 2013-05-08 2014-12-18 ソニー株式会社 Semiconductor device, antenna switch circuit, and wireless communication device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113994175A (en) * 2019-06-07 2022-01-28 株式会社村田制作所 Measuring instrument
JP2021089934A (en) * 2019-12-03 2021-06-10 株式会社東芝 Semiconductor device
WO2021200564A1 (en) * 2020-03-31 2021-10-07 豊田合成株式会社 Semiconductor element and device
JP2021163886A (en) * 2020-03-31 2021-10-11 豊田合成株式会社 Semiconductor devices and equipment
JP7535257B2 (en) 2020-03-31 2024-08-16 豊田合成株式会社 Semiconductor elements and devices

Similar Documents

Publication Publication Date Title
JP5899803B2 (en) Nitride semiconductor device
JP5457046B2 (en) Semiconductor device
JP5530682B2 (en) Nitride semiconductor device
US9911843B2 (en) Semiconductor device
JP5776217B2 (en) Compound semiconductor device
JP5526136B2 (en) Nitride semiconductor device
JP6381881B2 (en) High electron mobility transistor and driving method thereof
JP5675084B2 (en) Nitride diode
JP5672756B2 (en) Semiconductor device
JP5645304B2 (en) diode
US20110133205A1 (en) Field-effect transistor
JP5776143B2 (en) Semiconductor device
JP5655424B2 (en) Compound semiconductor device
JP7017579B2 (en) Nitride semiconductor equipment
JP2018511933A (en) GaN-based Schottky diodes with large bond pads and reduced contact resistance
JPWO2019187789A1 (en) Nitride semiconductor device
WO2013161478A1 (en) Nitride semiconductor element
JP2013062494A (en) Nitride semiconductor device
KR20150065005A (en) Normally off high electron mobility transistor
JP2017063120A (en) Semiconductor device
JP5494622B2 (en) Semiconductor device
JP2013077638A (en) Semiconductor device
JP6575268B2 (en) Nitride semiconductor device
JP6238789B2 (en) Semiconductor device
WO2014174863A1 (en) Field effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191001