JP2017060231A - ブーストコンバータおよび電源回路 - Google Patents

Abstract

【課題】ブーストコンバータにおけるコンダクションロスを削減する。【解決手段】実施形態によれば、ブーストコンバータは、インダクタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、検出回路とを含む。インダクタは、第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つ。第１のスイッチング素子は、第２のノードと第３のノードとの間を短絡または開放する。第２のスイッチング素子は、第２のノードと第４のノードとの間を短絡または開放する。第３のスイッチング素子は、第２のノードと第１のノードおよび第３のノードのいずれか一方との間を短絡または開放する。検出回路は、インダクタを流れる電流の方向を検出し、検出結果に応じて第３のスイッチング素子をＯＮ状態にする。【選択図】図１

Description

実施形態は、電源回路に関する。

電源回路において、負荷の駆動電圧を生成するためにブーストコンバータが用いられることがある。具体的には、ブーストコンバータは、直流電源によって発生した入力電圧を昇圧することで負荷の駆動電圧を生成する。ブーストコンバータに含まれるインダクタに電流が逆流すると、当該インダクタに接続されたスイッチング素子の寄生ダイオード（ボディダイオード）に電流が流れ、コンダクションロスを生じることがある。

特開２００７−１８１３３８号公報

実施形態は、ブーストコンバータにおけるコンダクションロスを削減することを目的とする。

実施形態によれば、ブーストコンバータは、インダクタと、第１のスイッチング素子と、第２のスイッチング素子と、第３のスイッチング素子と、検出回路とを含む。インダクタは、第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つ。第１のスイッチング素子は、第２のノードと第３のノードとの間を短絡または開放する。第２のスイッチング素子は、第２のノードと第４のノードとの間を短絡または開放する。第３のスイッチング素子は、第２のノードと第１のノードおよび第３のノードのいずれか一方との間を短絡または開放する。検出回路は、インダクタを流れる電流の方向を検出し、検出結果に応じて第３のスイッチング素子をＯＮ状態にする。

別の実施形態によれば、ブーストコンバータは、インダクタと、第１のスイッチング素子と、第２のスイッチング素子と、検出回路とを含む。インダクタは、第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つ。第１のスイッチング素子は、第２のノードと第３のノードとの間を短絡または開放する。第２のスイッチング素子は、第２のノードと第４のノードとの間を短絡または開放する。検出回路は、インダクタを流れる電流の方向を検出し、検出結果に応じて第１のスイッチング素子をＯＮ状態にする。

第１の実施形態に係るブーストコンバータを例示するブロック図。 ブーストコンバータの基本回路を例示する回路図。 図２のブーストコンバータの動作を例示するタイミングチャート。 図１のブーストコンバータの動作を例示するタイミングチャート。 第２の実施形態に係るブーストコンバータを例示するブロック図。 図５のブーストコンバータの動作を例示するタイミングチャート。 第３の実施形態に係るブーストコンバータを例示するブロック図。 図７のブーストコンバータの動作を例示するタイミングチャート。 第４の実施形態に係るブーストコンバータを例示するブロック図。 第５の実施形態に係るブーストコンバータを例示するブロック図。 第６の実施形態に係るブーストコンバータを例示するブロック図。 第７の実施形態に係るブーストコンバータを例示するブロック図。 第８の実施形態に係るブーストコンバータを例示するブロック図。 図１３のブーストコンバータの動作を例示するタイミングチャート。 図１３のブーストコンバータの動作を例示するタイミングチャート。 第９の実施形態に係るブーストコンバータを例示するブロック図。 第１０の実施形態に係るブーストコンバータを例示するブロック図。 第１１の実施形態に係る電源回路を例示するブロック図。

以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。

図２には、ブーストコンバータの基本回路が例示される。ブーストコンバータは、入力電圧Ｖ_ＩＮを昇圧することによって出力電圧Ｖ_ＯＵＴを生成する。ブーストコンバータは、インダクタＬと、ｎＭＯＳＦＥＴ（ｎ−ｔｙｐｅ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）スイッチＳ_１と、ダイオードＳ_２とを含む。さらに、図２には、インダクタＬ、ｎＭＯＳスイッチＳ_１およびダイオードＳ_２の共通ノード（スイッチングノード）の寄生キャパシタＣ_ＬＸも示されている。

図２のブーストコンバータは、図３に例示されるように動作する。図３では、ｎＭＯＳＦＥＴのゲート端子に供給される制御信号φＴ、インダクタＬを流れる電流（以降、インダクタ電流と称される）Ｉ_Ｌ、ならびに、スイッチングノードの電圧Ｖ_ＬＸの過渡波形が示される。

タイミングｔ_００よりも前の期間では、制御信号φＴがＨｉｇｈレベルであるのでｎＭＯＳＦＥＴスイッチＳ_１はＯＮ状態にある。故に、Ｖ_ＬＸ＞Ｖ_ＩＮが成立し、インダクタ電流Ｉ_Ｌは正方向（図２の矢印の方向）に流れる。

タイミングｔ_００に、制御信号φＴが立ち下がりｎＭＯＳＦＥＴスイッチＳ_１はＯＮ状態からＯＦＦ状態へと遷移し、インダクタＬに逆起電力が生じる。故に、タイミングｔ_００以降も正方向のインダクタ電流Ｉ_Ｌが引き続き流れて寄生キャパシタＣ_ＬＸを充電するので、スイッチングノードの電圧Ｖ_ＬＸは上昇する（フェーズ（１））。

タイミングｔ_０１に、スイッチングノードの電圧Ｖ_ＬＸは、出力電圧Ｖ_ＯＵＴおよびダイオードＳ_２の順方向電圧の和に到達し、当該ダイオードＳ_２がＯＦＦ状態からＯＮ状態に遷移する。インダクタ電流Ｉ_Ｌは、ダイオードＳ_２を介して平滑化キャパシタおよび負荷（抵抗器）に供給される（フェーズ（２））。なお、フェーズ（２）では、Ｖ_ＬＸ＞Ｖ_ＩＮなので、インダクタ電流Ｉ_Ｌは次第に減少する。

タイミングｔ_０２に、インダクタ電流Ｉ_Ｌの供給が停止し（Ｉ_Ｌ＝０）、ダイオードＳ_２はＯＦＦ状態となる。ｎＭＯＳＦＥＴスイッチＳ_１およびダイオードＳ_２がいずれもＯＦＦ状態にあるので、寄生キャパシタＣ_ＬＸに溜まった電荷がインダクタＬを介して入力側に逆流してスイッチングノードの電圧Ｖ_ＬＸは減少し始める。タイミングｔ_０３に、Ｖ_ＬＸ＝Ｖ_ＩＮとなると、インダクタ電流Ｉ_Ｌは増加に転じるものの、インダクタＬに逆起電力が生じるのでスイッチングノードの電圧Ｖ_ＬＸは減少し続ける。タイミングｔ_０４に、スイッチングノードの電圧Ｖ_ＬＸが−Ｖ_Ｄに到達すると、ｎＭＯＳＦＥＴスイッチＳ_１のドレイン−バルク間のボディダイオードがＯＦＦ状態からＯＮ状態に遷移する（フェーズ（３））。Ｖ_Ｄは、ボディダイオードの順方向電圧を表す。

タイミングｔ_０５に制御信号φＴが立ち上がる（すなわち、ｎＭＯＳＦＥＴスイッチＳ_１がＯＦＦ状態からＯＮ状態に遷移する）まで、ｎＭＯＳＦＥＴスイッチＳ_１のボディダイオードを介して負方向のインダクタ電流Ｉ_Ｌが流れ続ける（フェーズ（４））。

図２のブーストコンバータは、図３のフェーズ（３）およびフェーズ（４）に示されるように、負方向のインダクタ電流Ｉ_Ｌが流れることで、スイッチングノードの電圧Ｖ_Ｌが過度に減少し、ｎＭＯＳＦＥＴスイッチＳ_１のボディダイオードが導通してコンダクションロスが発生する。そこで、後述される各実施形態に係るブーストコンバータは、インダクタＬに負方向の電流が流れることを阻止することで、コンダクションロスを削減する。

（第１の実施形態）
第１の実施形態に係るブーストコンバータは、第１の入力端子Ｖ_ＩＮ１および第２の入力端子Ｖ_ＩＮ２の間に印加される直流電圧を昇圧し、出力電圧を出力端子Ｖ_ＯＵＴ１を介して図示されない負荷（例えば、電子機器であってもよいし、二次電池であってもよい）へと供給する。第１の入力端子Ｖ_ＩＮ１および第２の入力端子Ｖ_ＩＮ２は、例えば熱電素子などの図示されない直流電源に接続されてよい。

図１に例示されるように、第１の実施形態に係るブーストコンバータは、インダクタＬと、検出回路１１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３とを含む。図１のブーストコンバータは、第１の入力端子Ｖ_ＩＮ１として機能する第１のノードと、インダクタＬ、スイッチング素子Ｓ１２１、スイッチング素子Ｓ１２２およびスイッチング素子Ｓ１２３の共通ノードである第２のノード（スイッチングノードと呼ぶこともできる）と、第２の入力端子Ｖ_ＩＮ２として機能する第３のノードと、出力端子Ｖ_ＯＵＴ１として機能する第４のノードとを含む。

インダクタＬは、第１の端子および第２の端子を持つ。インダクタＬの第１の端子は第１のノードに接続される。インダクタＬの第２の端子は第２のノードに接続される。インダクタＬは、スイッチング素子Ｓ１２１のＯＮ期間に、当該インダクタＬを流れるインダクタ電流（Ｉ_Ｌ）によって磁気エネルギーを蓄積する。他方、インダクタＬは、スイッチング素子Ｓ１２１のＯＦＦ期間に、蓄積していた磁気エネルギーを電気エネルギーとして放出する。

スイッチング素子Ｓ１２１は、例えばｎＭＯＳＦＥＴを用いて実装可能である。なお、スイッチング素子Ｓ１２１は、単独の素子に相当してもよいし、複数の素子からなる素子群（例えば、並列接続された複数のｎＭＯＳＦＥＴ）に相当してもよい。

スイッチング素子Ｓ１２１は、第１の端子（例えばドレイン端子）、第２の端子（例えばソース端子）および制御端子（例えばゲート端子）を持つ。スイッチング素子Ｓ１２１の第１の端子は第２のノードに接続される。スイッチング素子Ｓ１２１の第２の端子は第３のノードに接続される。スイッチング素子Ｓ１２１の制御端子は、図示されない制御回路によって生成された制御信号φＴを受け取る。制御信号φＴは例えばパルス信号である。スイッチング素子Ｓ１２１は、制御信号φＴに応じて、第２のノードと第３のノードとの間を短絡または開放する。

スイッチング素子Ｓ１２２は、例えばダイオードを用いて実装可能である。スイッチング素子Ｓ１２２は、第１の端子（例えばアノード）および第２の端子（例えばカソード）を持つ。スイッチング素子Ｓ１２２の第１の端子は第２のノードに接続される。スイッチング素子Ｓ１２２の第２の端子は第４のノードに接続される。スイッチング素子Ｓ１２２は、第２のノードと第４のノードとの間を短絡または開放する。

スイッチング素子Ｓ１２２は、スイッチング素子Ｓ１２１がＯＮ状態からＯＦＦ状態へと遷移した後に、インダクタ電流Ｉ_Ｌを第２のノードから第４のノードの方向へと流す。また、スイッチング素子Ｓ１２２は、第４のノードから第２のノードへの電流の逆流を防止する。

スイッチング素子Ｓ１２３は、第１の端子、第２の端子および制御端子を持つ。スイッチング素子Ｓ１２３の第１の端子は第１のノードに接続される。スイッチング素子Ｓ１２３の第２の端子は第２のノードに接続される。すなわち、スイッチング素子Ｓ１２３はインダクタＬに並列接続される。スイッチング素子Ｓ１２３の制御端子は検出回路１１０からの制御信号を受け取る。スイッチング素子Ｓ１２３は、制御信号に応じて、第１のノードと第２のノードとの間を短絡または開放する。

検出回路１１０は、インダクタ電流Ｉ_Ｌの方向を検出し、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に遷移させる。具体的には、検出回路１１０は、インダクタ電流Ｉ_Ｌが負方向に流れていること、或いは、その兆候（例えば、インダクタ電流Ｉ_Ｌが零になったこと）を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流（すなわち、第２のノードに溜まった電荷）はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。

図１のブーストコンバータは、図４に例示されるように動作する。図４では、制御信号φＴ、インダクタ電流Ｉ_Ｌ、スイッチング素子Ｓ１２３の制御信号Ｖ_Ｓ、スイッチング素子Ｓ１２３を流れる電流Ｉ_Ｓ、ならびに、スイッチングノードの電圧Ｖ_ＬＸの過渡波形が示される。

タイミングｔ_１０よりも前の期間では、制御信号φＴがＨｉｇｈレベルであるのでスイッチング素子Ｓ１２１はＯＮ状態にある。故に、Ｖ_ＬＸ＜Ｖ_ＩＮ１が成立し、インダクタ電流Ｉ_Ｌは正方向（図１の矢印の方向）に流れる。

タイミングｔ_１０に、制御信号φＴが立ち下がり、スイッチング素子Ｓ１２１はＯＮ状態からＯＦＦ状態へと遷移し、インダクタＬに逆起電力が生じる。故に、タイミングｔ_１０以降も正方向のインダクタ電流Ｉ_Ｌが引き続き流れて、スイッチングノードの寄生キャパシタ（図示されない）を充電するので、スイッチングノードの電圧Ｖ_ＬＸは上昇する。

タイミングｔ_１１に、スイッチングノードの電圧Ｖ_ＬＸは、出力電圧（Ｖ_ＯＵＴ１）およびスイッチング素子Ｓ１２２としてのダイオードの順方向電圧の和に到達し、当該スイッチング素子Ｓ１２２がＯＦＦ状態からＯＮ状態に遷移する。インダクタ電流Ｉ_Ｌは、スイッチング素子Ｓ１２２を介して出力端子Ｖ_ＯＵＴ１へと導かれる。なお、Ｖ_ＬＸ＞Ｖ_ＩＮ１なので、タイミングｔ_１１以降、インダクタ電流Ｉ_Ｌは次第に減少する。

タイミングｔ_１２に、インダクタ電流Ｉ_Ｌの供給が停止し（Ｉ_Ｌ＝０）、スイッチング素子Ｓ１２２はＯＦＦ状態となる。検出回路１１０は、Ｉ_Ｌ≦０を検出し、スイッチング素子Ｓ１２３をＯＮ状態にする。スイッチング素子Ｓ１２１およびスイッチング素子Ｓ１２２がいずれもＯＦＦ状態にあるので、寄生キャパシタに溜まった電荷がスイッチング素子Ｓ１２３を介して第１のノードへと移動して（すなわち、Ｉ_Ｓ＜０となり）、スイッチングノードの電圧Ｖ_ＬＸは減少し始める。但し、インダクタＬには電流が流れないので、インダクタ電流Ｉ_Ｌは変化せず逆起電力は生じない。

タイミングｔ_１３に、Ｖ_ＬＸ＝Ｖ_ＩＮ１となると、スイッチングノードの電圧Ｖ_ＬＸは変化しなくなり、スイッチング素子Ｓ１２３を流れる電流Ｉ_Ｓは零に戻る。従って、スイッチング素子Ｓ１２１は、そのボディダイオードがＯＮ状態となることなく、タイミングｔ_１４に再びＯＮ状態となる。検出回路１１０は、タイミングｔ_１３以降にスイッチング素子Ｓ１２３をＯＦＦ状態に復帰させる。なお、タイミングｔ_１２とタイミングｔ_１３との間の時間差は、例えばシミュレーションによって推定されてもよいし、試行錯誤的に導出されてもよい。

以上説明したように、第１の実施形態に係るブーストコンバータは、インダクタ電流の逆流またはその兆候を検出すると、インダクタの両端をスイッチング素子によって短絡する。故に、このブーストコンバータによれば、インダクタに負方向の電流が流れないので、当該インダクタに接続されたスイッチング素子の寄生ダイオードによるコンダクションロスを回避することができる。すなわち、このブーストコンバータは、入力電圧を高効率で昇圧できる。

（第２の実施形態）
図５に例示されるように、第２の実施形態に係るブーストコンバータは、インダクタＬと、検出回路１１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ２２３とを含む。

図５の検出回路１１０は、インダクタ電流Ｉ_Ｌの方向の検出結果に応じてスイッチング素子Ｓ２２３をＯＦＦ状態からＯＮ状態に遷移させる点で、図１の検出回路１１０とは異なる。

スイッチング素子Ｓ２２３は、第１の端子、第２の端子および制御端子を持つ。スイッチング素子Ｓ２２３の第１の端子は第２のノードに接続される。スイッチング素子Ｓ２２３の第２の端子は第３のノードに接続される。すなわち、スイッチング素子Ｓ２２３はスイッチング素子Ｓ１２１に並列接続される。スイッチング素子Ｓ２２３の制御端子は検出回路１１０からの制御信号を受け取る。スイッチング素子Ｓ２２３は、制御信号に応じて、第２のノードと第３のノードとの間を短絡または開放する。

なお、スイッチング素子Ｓ１２１が複数の素子からなる素子群（例えば、並列接続された複数のｎＭＯＳＦＥＴ）に相当する場合には、当該素子群に含まれる一部の素子がスイッチング素子Ｓ１２１およびスイッチング素子Ｓ２２３として時分割動作してもよい。

図５のブーストコンバータは、図６に例示されるように動作する。図６では、制御信号φＴ、インダクタ電流Ｉ_Ｌ、スイッチング素子Ｓ２２３の制御信号Ｖ_Ｓ、スイッチング素子Ｓ２２３を流れる電流Ｉ_Ｓ、ならびに、スイッチングノードの電圧Ｖ_ＬＸの過渡波形が示される。

タイミングｔ_２０よりも前の期間では、制御信号φＴがＨｉｇｈレベルであるのでスイッチング素子Ｓ１２１はＯＮ状態にある。故に、Ｖ_ＬＸ＜Ｖ_ＩＮ１が成立し、インダクタ電流Ｉ_Ｌは正方向（図５の矢印の方向）に流れる。

タイミングｔ_２０に、制御信号φＴが立ち下がり、スイッチング素子Ｓ１２１はＯＮ状態からＯＦＦ状態へと遷移し、インダクタＬに逆起電力が生じる。故に、タイミングｔ_２０以降も正方向のインダクタ電流Ｉ_Ｌが引き続き流れて、スイッチングノードの寄生キャパシタ（図示されない）を充電するので、スイッチングノードの電圧Ｖ_ＬＸは上昇する。

タイミングｔ_２１に、スイッチングノードの電圧Ｖ_ＬＸは、出力電圧（Ｖ_ＯＵＴ１）およびスイッチング素子Ｓ１２２としてのダイオードの順方向電圧の和に到達し、当該スイッチング素子Ｓ１２２がＯＦＦ状態からＯＮ状態に遷移する。インダクタ電流Ｉ_Ｌは、スイッチング素子Ｓ１２２を介して出力端子Ｖ_ＯＵＴ１へと導かれる。なお、Ｖ_ＬＸ＞Ｖ_ＩＮ１なので、タイミングｔ_２１以降、インダクタ電流Ｉ_Ｌは次第に減少する。

タイミングｔ_２２に、インダクタ電流Ｉ_Ｌの供給が停止し（Ｉ_Ｌ＝０）、スイッチング素子Ｓ１２２はＯＦＦ状態となる。検出回路１１０は、Ｉ_Ｌ≦０を検出し、スイッチング素子Ｓ２２３をＯＮ状態にする。スイッチング素子Ｓ１２１およびスイッチング素子Ｓ１２２がいずれもＯＦＦ状態にあるので、寄生キャパシタに溜まった電荷がスイッチング素子Ｓ２２３を介して第３のノードへと移動して（すなわち、Ｉ_Ｓ＞０となり）、スイッチングノードの電圧Ｖ_ＬＸは減少し始める。但し、インダクタＬには電流が流れないので、インダクタ電流Ｉ_Ｌは変化せず逆起電力は生じない。

タイミングｔ_２３に、Ｖ_ＬＸ＝Ｖ_ＩＮ２となると、スイッチング素子Ｓ２２３を流れる電流Ｉ_Ｓは零に戻る。他方、Ｖ_ＬＸ＜Ｖ_ＩＮ１なので、インダクタＬには正方向のインダクタ電流Ｉ_Ｌが流れ始める。検出回路１１０は、タイミングｔ_２３以降にスイッチング素子Ｓ２２３をＯＦＦ状態に復帰させる。なお、タイミングｔ_２２とタイミングｔ_２３との間の時間差は、例えばシミュレーションによって推定されてもよいし、試行錯誤的に導出されてもよい。

スイッチング素子Ｓ２２３がタイミングｔ_２３よりも遅れてＯＦＦ状態となると、インダクタＬと寄生キャパシタとによるＬＣ共振が発生する。ＬＣ共振は時間の経過と共に収束し、Ｖ_ＬＸ＝Ｖ_ＩＮ１、Ｉ_Ｌ＝０にセトリングする。

タイミングｔ_２３以降にＬＣ共振が発生したとしても、スイッチングノードの電圧Ｖ_ＬＸがＶ_ＩＮ２を下回ることはない。従って、スイッチング素子Ｓ１２１は、そのボディダイオードがＯＮ状態となることなく、タイミングｔ_２５に再びＯＮ状態となる。

なお、インダクタＬに発生する起電力が小さければ、当該インダクタＬによるコンダクションロスは小さくその影響は無視することができる。また、インダクタＬのインダクタンスを小さく設計したり、制御信号φＴのＯＦＦ期間を長く設計したりすることで、ＬＣ共振による影響を緩和することもできる。

以上説明したように、第２の実施形態に係るブーストコンバータは、インダクタ電流の逆流またはその兆候を検出すると、スイッチングノードと低電位側の入力端子との間をスイッチング素子によって短絡する。故に、このブーストコンバータによれば、インダクタに負方向の電流が流れないので、当該インダクタに接続されたスイッチング素子の寄生ダイオードによるコンダクションロスを回避することができる。すなわち、このブーストコンバータは、入力電圧を高効率で昇圧できる。

（第３の実施形態）
図７に例示されるように、第３の実施形態に係るブーストコンバータは、インダクタＬと、検出回路１１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ３２２と、スイッチング素子Ｓ１２３とを含む。図７のスイッチング素子Ｓ１２１は、制御信号φＴ_１を受け取る点で、図１のスイッチング素子Ｓ１２１とは異なる。

スイッチング素子Ｓ３２２は、例えばｐＭＯＳＦＥＴ（ｐ−ｔｙｐｅ ＭＯＳＦＥＴ）を用いて実装可能である。スイッチング素子Ｓ３２２は、第１の端子（例えばドレイン端子）、第２の端子（例えばソース端子）および制御端子（例えばゲート端子）を持つ。スイッチング素子Ｓ３２２の第１の端子は第２のノードに接続される。スイッチング素子Ｓ３２３の第２の端子は第４のノードに接続される。スイッチング素子Ｓ３２２の制御端子は、図示されない制御回路によって生成された制御信号φＴ_２を受け取る。制御信号φＴ_２は例えばパルス信号である。スイッチング素子Ｓ３２２は、制御信号φＴ_２に応じて、第２のノードと第４のノードとの間を短絡または開放する。

スイッチング素子Ｓ３２２は、スイッチング素子Ｓ１２１がＯＮ状態からＯＦＦ状態へと遷移した後に、インダクタ電流Ｉ_Ｌを第２のノードから第４のノードの方向へと流す。また、典型的には、制御信号φＴ_２によって、スイッチング素子Ｓ３２２は、第４のノードから第２のノードへの電流の逆流を防止するように制御される。

図７のブーストコンバータは、図８に例示されるように動作する。図８では、制御信号φＴ_１、制御信号φＴ_２、インダクタ電流Ｉ_Ｌ、スイッチング素子Ｓ１２３の制御信号Ｖ_Ｓ、スイッチング素子Ｓ１２３を流れる電流Ｉ_Ｓ、ならびに、スイッチングノードの電圧Ｖ_ＬＸの過渡波形が示される。

タイミングｔ_３０よりも前の期間では、制御信号φＴ_１および制御信号φＴ_２が共にＨｉｇｈレベルであるので、スイッチング素子Ｓ１２１はＯＮ状態にあり、スイッチング素子Ｓ３２２はＯＦＦ状態にある。故に、Ｖ_ＬＸ＜Ｖ_ＩＮ１が成立し、インダクタ電流Ｉ_Ｌは正方向（図７の矢印の方向）に流れる。

タイミングｔ_３０に、制御信号φＴ_１および制御信号φＴ_２が共に立ち下がり、スイッチング素子Ｓ１２１はＯＮ状態からＯＦＦ状態へと遷移し、スイッチング素子Ｓ３２２はＯＦＦ状態からＯＮ状態へと遷移し、インダクタＬに逆起電力が生じる。故に、タイミングｔ_３０以降も正方向のインダクタ電流Ｉ_Ｌが引き続き流れて、スイッチングノードの寄生キャパシタ（図示されない）を充電するので、スイッチングノードの電圧Ｖ_ＬＸは上昇する。

タイミングｔ_３１に、スイッチングノードの電圧Ｖ_ＬＸは出力電圧（Ｖ_ＯＵＴ１）を僅かに超え、インダクタ電流Ｉ_Ｌはスイッチング素子Ｓ３２２を介して出力端子Ｖ_ＯＵＴ１へと導かれる。なお、Ｖ_ＬＸ＞Ｖ_ＩＮ１なので、タイミングｔ_３１以降、インダクタ電流Ｉ_Ｌは次第に減少する。

タイミングｔ_３２に、インダクタ電流Ｉ_Ｌの供給は停止し（Ｉ_Ｌ＝０）、制御信号φＴ_２が立ち上がってスイッチング素子Ｓ３２２はＯＦＦ状態となる。検出回路１１０は、Ｉ_Ｌ≦０を検出し、スイッチング素子Ｓ１２３をＯＮ状態にする。スイッチング素子Ｓ１２１およびスイッチング素子Ｓ３２２がいずれもＯＦＦ状態にあるので、寄生キャパシタに溜まった電荷がスイッチング素子Ｓ１２３を介して第１のノードへと移動して（すなわち、Ｉ_Ｓ＜０となり）、スイッチングノードの電圧Ｖ_ＬＸは減少し始める。但し、インダクタＬには電流が流れないので、インダクタ電流Ｉ_Ｌは変化せず逆起電力は生じない。

タイミングｔ_３３に、Ｖ_ＬＸ＝Ｖ_ＩＮ１となると、スイッチングノードの電圧Ｖ_ＬＸは変化しなくなり、スイッチング素子Ｓ１２３を流れる電流Ｉ_Ｓは零に戻る。従って、スイッチング素子Ｓ１２１は、そのボディダイオードがＯＮ状態となることなく、タイミングｔ_３４に再びＯＮ状態となる。検出回路１１０は、タイミングｔ_３３以降にスイッチング素子Ｓ１２３をＯＦＦ状態に復帰させる。なお、タイミングｔ_３２とタイミングｔ_３３との間の時間差は、例えばシミュレーションによって推定されてもよいし、試行錯誤的に導出されてもよい。

以上説明したように、第３の実施形態に係るブーストコンバータは、インダクタ電流の逆流またはその兆候を検出すると、インダクタの両端をスイッチング素子によって短絡する。故に、このブーストコンバータによれば、インダクタに負方向の電流が流れないので、当該インダクタに接続されたスイッチング素子の寄生ダイオードによるコンダクションロスを回避することができる。すなわち、このブーストコンバータは、入力電圧を高効率で昇圧できる。

また、本実施形態に係るブーストコンバータは、スイッチングノードと出力端子との間をダイオードではなくトランジスタスイッチによって接続する。故に、係るトランジスタスイッチのＯＮ／ＯＦＦタイミングを制御信号を用いて制御することができる。

（第４の実施形態）
図９に例示されるように、第４の実施形態に係るブーストコンバータは、インダクタＬと、検出回路４１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３とを含む。

図９のスイッチング素子Ｓ１２３は、検出回路４１０から制御信号を受け取る点で図１のスイッチング素子Ｓ１２３とは異なる。

検出回路４１０は、例えばコンパレータを用いて、第２のノードの電圧と第４のノードの電圧とを比較することによって、インダクタ電流Ｉ_Ｌの方向を検出する。そして、検出回路４１０は、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に遷移させる。

インダクタ電流Ｉ_Ｌが正方向に流れてスイッチング素子Ｓ１２２を介して出力端子Ｖ_ＯＵＴ１へと導かれているならば、第２のノードの電圧は第４のノードの電圧よりも高い状態にある。他方、第２のノードの電圧が第４の電圧を下回ると、インダクタ電流Ｉ_Ｌの方向が反転する。故に、第２のノードおよび第４のノードの電圧を比較することでインダクタ電流Ｉ_Ｌの方向を推定することができる。

具体的には、検出回路４１０は、スイッチングノードの電圧Ｖ_ＬＸが出力電圧Ｖ_ＯＵＴ１未満であること、或いは、その兆候（例えば、Ｖ_ＬＸ＝Ｖ_ＯＵＴ１になったこと）を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。

以上説明したように、第４の実施形態に係るブーストコンバータは、スイッチングノードの電圧と出力端子の電圧とを比較することで、インダクタ電流の逆流またはその兆候を検出する。故に、このブーストコンバータによれば、インダクタ電流を直接的に検出する場合に比べて簡易な回路を用いて検出回路を実装することができる。

（第５の実施形態）
図１０に例示されるように、第５の実施形態に係るブーストコンバータは、インダクタＬと、検出回路４１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３と、オフセット回路５３０とを含む。

図１０の検出回路４１０は、第４のノードの電圧（若しくは、第２のノードの電圧）に後述されるオフセット回路５３０によって直流オフセットを加えることで得られる電圧（Ｖ_ＯＵＴ１＋Ｖ_{ＯＦＦＳＥＴ}）とスイッチングノードの電圧（Ｖ_ＬＸ）とを比較する点で図９の検出回路４１０とは異なる。

オフセット回路５３０は、第４のノードの電圧に所定の直流オフセットを加え、加算結果に相当する電圧を検出回路４１０の入力端子の１つに印加する。オフセット回路５３０は、例えば予め直流オフセットに相当する電荷が充電されたキャパシタであってもよい。

係る直流オフセットを利用することで、インダクタ電流Ｉ_Ｌが負方向に流れ始めてからスイッチング素子Ｓ１２３がＯＮ状態に切り替わるまでの遅延（すなわち、インダクタＬに負方向の電流が流れる時間）を減少ないしキャンセルすることができる。

直流オフセットは、例えば、スイッチング素子Ｓ１２２のオン抵抗またはスイッチング素子Ｓ１２２としてのダイオードの順方向電圧に基づいて定められてもよいし、検出回路４１０に含まれるコンパレータの入力オフセットに基づいて定められてもよいし、検出回路４１０によってインダクタ電流Ｉ_Ｌの逆流またはその兆候が検出されてからスイッチング素子Ｓ１２３がＯＮ状態に切り替わるまでの時間差に応じた電圧Ｖ_ＬＸの減少量に基づいて定められてもよい。

以上説明したように、第５の実施形態に係るブーストコンバータは、第４のノードの電圧に直流オフセットを加えてから第２のノードの電圧と比較することで、インダクタ電流の逆流またはその兆候を検出する。故に、このブーストコンバータによれば、インダクタ電流が負方向に流れ始めてからスイッチング素子に迂回し始めるまでの遅延（すなわち、インダクタに負方向の電流が流れる時間）を減少ないしキャンセルすることができる。

（第６の実施形態）
図１１に例示されるように、第６の実施形態に係るブーストコンバータは、インダクタＬと、検出回路６１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３と、制御回路６４０とを含む。

図１１のスイッチング素子Ｓ１２３は、制御回路６４０から制御信号を受け取る点で図１のスイッチング素子Ｓ１２３とは異なる。

検出回路６１０は、インダクタ電流Ｉ_Ｌの方向を検出し、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に間接的に遷移させる。具体的には、検出回路６１０は、インダクタ電流Ｉ_Ｌが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にするためのトリガ信号を生成し、当該トリガ信号を制御回路６４０へと供給する。

制御回路６４０は、検出回路６１０から上記トリガ信号を受け取ると、所定期間に亘ってスイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該スイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。

所定期間は、好ましくは、スイッチング素子Ｓ１２１のための制御信号φＴのオフ期間内に収まるように設計される。係る設計によれば、スイッチング素子Ｓ１２１のＯＮ期間にスイッチング素子Ｓ１２３がＯＮ状態にならないので、第１のノードおよび第３のノードの短絡を防止することができる。

以上説明したように、第６の実施形態に係るブーストコンバータは、インダクタ電流の逆流またはその兆候を検出すると、迂回用のスイッチング素子を所定期間に亘ってＯＮ状態にする。故に、このブーストコンバータによれば、迂回用のスイッチング素子をＯＦＦ状態に復帰させるタイミングを検出したり、当該タイミングを通知したりする必要がない。従って、迂回用のスイッチング素子の制御に関わる回路を簡易にかつ低消費電力で実装することができる。

（第７の実施形態）
図１２に例示されるように、第７の実施形態に係るブーストコンバータは、インダクタＬと、検出回路７１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ１２３とを含む。

図１２のスイッチング素子Ｓ１２３は、検出回路７１０から制御信号を受け取る点で図１のスイッチング素子Ｓ１２３とは異なる。

検出回路７１０は、インダクタ電流Ｉ_Ｌの方向を検出し、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に遷移させる。具体的には、検出回路７１０は、インダクタ電流Ｉ_Ｌが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。

さらに、検出回路７１０は、スイッチング素子Ｓ１２３がＯＮ状態である時に、第１のノードの電圧および第２のノードの電圧が一致したこと（すなわち、インダクタＬの両端の電位差が零となったこと）を検出すると、当該スイッチング素子Ｓ１２３をＯＦＦ状態へと復帰させる。第１のノードの電圧および第２のノードの電圧が一致したタイミングで、スイッチング素子Ｓ１２３を流れる電流は零となる。故に、係るタイミングに合わせてスイッチング素子Ｓ１２３をＯＦＦ状態へと復帰させることにより、スイッチング素子Ｓ１２１およびスイッチング素子Ｓ１２３が同時にＯＮ状態となって第１のノードおよび第３のノードが短絡する事態を防止することができる。

さらに、スイッチング素子Ｓ１２３を適切なタイミングでＯＦＦ状態にすれば、その後にインダクタＬに余計な正方向の電流が流れないので、スイッチング素子Ｓ１２３を前述のスイッチング素子Ｓ２２３に置き換えた場合にＬＣ発振が発生しない。従って、特に、インダクタ電流が大きくインダクタＬによるコンダクションロスの影響が無視できない場合には、係る影響を効果的に抑制することができる。

以上説明したように、第７の実施形態に係るブーストコンバータは、迂回用のスイッチング素子がＯＮ状態である時に、インダクタの両端の電位差が零になったことを検出すると、当該迂回用のスイッチング素子をＯＦＦ状態へと復帰させる。故に、このブーストコンバータによれば、第１のノードおよび第３のノードの短絡、ならびに、ＬＣ発振の発生を防止することができる。さらに、このブーストコンバータは、迂回用のスイッチング素子のＯＮ期間を固定する方式に比べて、インダクタンスや各ノードの電位の変化に柔軟に適応できる点で有利である。

（第８の実施形態）
図１３に例示されるように、第８の実施形態に係るブーストコンバータは、インダクタＬと、検出回路８１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ１２２と、スイッチング素子Ｓ２２３とを含む。

図１３のスイッチング素子Ｓ２２３は、検出回路８１０から制御信号を受け取る点で図５のスイッチング素子Ｓ２２３とは異なる。

検出回路８１０は、インダクタ電流Ｉ_Ｌの方向を検出し、検出結果に応じてスイッチング素子Ｓ２２３をＯＦＦ状態からＯＮ状態に遷移させる。具体的には、検出回路８１０は、インダクタ電流Ｉ_Ｌが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ２２３を指定期間に亘ってＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ２２３へと供給する。スイッチング素子Ｓ２２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ２２３へと迂回するので、インダクタＬには負方向の電流が流れない。

さらに、検出回路８１０は、スイッチング素子Ｓ２２３がＯＮ状態からＯＦＦ状態へと復帰した時に、インダクタ電流Ｉ_Ｌの方向（または、第１のノードの電圧および第２のノードの電圧の大小関係）を検出する。そして、検出回路８１０は、スイッチング素子Ｓ２２３がＯＮ状態からＯＦＦ状態へと復帰した時のインダクタ電流Ｉ_Ｌが零である（または、インダクタＬの両端の電位差が零である）ように、スイッチング素子Ｓ２２３のＯＮ期間を負帰還制御する。

具体的には、検出回路８１０は、インダクタ電流Ｉ_Ｌが正方向である（または、第１のノードの電圧が第２の電圧よりも高い）ならば、スイッチング素子Ｓ２２３の次回のＯＮ期間を短縮する。図１４の動作例では、タイミングｔ_６４におけるインダクタ電流Ｉ_Ｌが正方向である（または、Ｖ_ＬＸ＜Ｖ_ＩＮ１）ので、スイッチング素子Ｓ１２３の次回のＯＮ期間（ｔ_６１０−ｔ_６９）は今回のＯＮ期間（ｔ_６４−ｔ_６２）に比べて短縮される。

他方、検出回路８１０は、インダクタ電流Ｉ_Ｌが負方向である（または、第１のノードの電圧が第２の電圧よりも低い）ならば、スイッチング素子Ｓ２２３の次回のＯＮ期間を延長する。図１５の動作例では、タイミングｔ_６１４におけるインダクタ電流Ｉ_Ｌが負方向である（または、Ｖ_ＬＸ＞Ｖ_ＩＮ１）ので、スイッチング素子Ｓ１２３の次回のＯＮ期間（ｔ_６２２−ｔ_６２１）は今回のＯＮ期間（ｔ_６１５−ｔ_６１４）に比べて延長される。

以上説明したように、第８の実施形態に係るブーストコンバータは、迂回用のスイッチング素子のＯＮ期間を、当該迂回用のスイッチング素子がＯＦＦ状態へと復帰した時のインダクタ電流の方向またはインダクタの両端の電位差に基づいて負帰還制御する。故に、このブーストコンバータによれば、第１のノードおよび第３のノードの短絡、ならびに、ＬＣ発振の発生を防止することができる。さらに、このブーストコンバータは、迂回用のスイッチング素子のＯＮ期間を固定する方式に比べて、インダクタンスや各ノードの電位の変化に柔軟に適応できる点で有利である。

（第９の実施形態）
図１６に例示されるように、第９の実施形態に係るブーストコンバータは、インダクタＬと、検出回路９１０と、スイッチング素子Ｓ１２１と、スイッチング素子Ｓ３２２と、スイッチング素子Ｓ１２３と、制御回路９４０とを含む。

図１６のスイッチング素子Ｓ１２１およびスイッチング素子Ｓ３２２は、制御回路９４０から制御信号φＴ_１および制御信号φＴ_２をそれぞれ受け取る点で、図７のスイッチング素子Ｓ１２１およびスイッチング素子Ｓ３２２とは異なる。図１６のスイッチング素子Ｓ１２３は、検出回路９１０から制御信号を受け取る点で図３のスイッチング素子Ｓ１２３とは異なる。

制御回路９４０は、スイッチング素子Ｓ１２１をＯＮ／ＯＦＦ制御するための制御信号φＴ_１を生成し、当該制御信号φＴ_１をスイッチング素子Ｓ１２１および検出回路９１０へと出力する。さらに、制御回路９４０は、スイッチング素子Ｓ３２２をＯＮ／ＯＦＦ制御するための制御信号φＴ_２を生成し、当該制御信号φＴ_２をスイッチング素子Ｓ３２２および検出回路９１０へと出力する。

検出回路９１０は、制御信号φＴ_１および制御信号φＴ_２に基づいて、スイッチング素子Ｓ１２１およびスイッチング素子Ｓ３２２が共にＯＦＦ状態にある期間を検知する。検出回路９１０は、係る期間において、インダクタ電流Ｉ_Ｌの方向を検出し、検出結果に応じてスイッチング素子Ｓ１２３をＯＦＦ状態からＯＮ状態に遷移させる。具体的には、検出回路９１０は、インダクタ電流Ｉ_Ｌが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にする制御信号を生成し、当該制御信号をスイッチング素子Ｓ１２３へと供給する。スイッチング素子Ｓ１２３がＯＮ状態になると、第２のノードから流出する電流はスイッチング素子Ｓ１２３へと迂回するので、インダクタＬには負方向の電流が流れない。

或いは、制御回路９４０がインダクタ電流Ｉ_Ｌが零となったことを検知してスイッチング素子Ｓ３２２をＯＦＦ状態にするのであれば、検出回路９１０はインダクタ電流Ｉ_Ｌの方向ではなく制御信号φＴ_２に基づいてスイッチング素子Ｓ１２３をＯＮ状態にしてもよい。すなわち、検出回路９１０は、制御信号φＴ_２がスイッチング素子Ｓ３２２をＯＦＦ状態にしたこと（例えば、制御信号φＴ_２の立ち上がりエッジまたは立ち下がりエッジ）を検出すると、スイッチング素子Ｓ１２３をＯＮ状態にすればよい。

以上説明したように、第９の実施形態に係るブーストコンバータは、他のスイッチング素子のＯＦＦ期間に、迂回用のスイッチング素子をＯＮ状態にする。従って、このブーストコンバータによれば、第１のノードおよび第３のノードの短絡、ならびに、第３のノードおよび第４のノードの短絡を防止することができる。

（第１０の実施形態）
図１７に例示されるように、第１０の実施形態に係るブーストコンバータは、インダクタＬと、検出回路１０１０と、スイッチング素子Ｓ１０２１と、スイッチング素子Ｓ１２２と、論理回路１０５０とを含む。

スイッチング素子Ｓ１０２１は、例えばｎＭＯＳＦＥＴを用いて実装可能である。なお、スイッチング素子Ｓ１０２１は、単独の素子に相当してもよいし、複数の素子からなる素子群（例えば、並列接続された複数のｎＭＯＳＦＥＴ）に相当してもよい。

スイッチング素子Ｓ１０２１は、第１の端子（例えばドレイン端子）、第２の端子（例えばソース端子）および制御端子（例えばゲート端子）を持つ。スイッチング素子Ｓ１０２１の第１の端子は第２のノードに接続される。スイッチング素子Ｓ１０２１の第２の端子は第３のノードに接続される。スイッチング素子Ｓ１０２１の制御端子は、論理回路１０５０から後述される第３の制御信号を受け取る。第３の制御信号は例えばパルス信号である。スイッチング素子Ｓ１０２１は、第３の制御信号に応じて、第２のノードと第３のノードとの間を短絡または開放する。

検出回路１０１０は、インダクタ電流Ｉ_Ｌの方向を検出し、検出結果に応じてスイッチング素子Ｓ１０２１をＯＦＦ状態からＯＮ状態に間接的に遷移させる。具体的には、検出回路１０１０は、インダクタ電流Ｉ_Ｌが負方向に流れていること、或いは、その兆候を検出すると、スイッチング素子Ｓ１０２１をＯＮ状態にするための第１の制御信号を生成し、当該第１の制御信号を論理回路１０５０へと供給する。

論理回路１０５０は、検出回路１０１０からの第１の制御信号と、図示されない制御回路によって生成された第２の制御信号φＴとを受け取る。第２の制御信号φＴは、前述の制御信号φＴまたは制御信号φＴ_１と同一または類似であってよい。論理回路１０５０は、第１の制御信号および第２の制御信号φＴを用いて論理演算（例えば、論理和演算）を行うことによって、第３の制御信号を生成する。第３の制御信号は、第１の制御信号に基づくＯＮ期間と第２の制御信号φＴに基づくＯＮ期間とを含む。論理回路１０５０は、第３の制御信号をスイッチング素子Ｓ１０２１へと出力する。

スイッチング素子Ｓ１０２１は、第１の制御信号に基づくＯＮ期間では、前述のスイッチング素子Ｓ２２３として機能する。すなわち、第２のノードから流出する電流はスイッチング素子Ｓ１０２１へと迂回するので、インダクタＬには負方向の電流が流れない。他方、スイッチング素子Ｓ１０２１は、第２の制御信号φＴに基づくＯＮ期間では、前述のスイッチング素子Ｓ１２１として機能する。

以上説明したように、第１０の実施形態に係るブーストコンバータにおいて、第２のノードと第３のノードとの間に挿入されたスイッチング素子は、インダクタ電流の迂回用のスイッチング素子としても機能する。従って、このブーストコンバータは、よりシンプルな構成で実装可能である。

（第１１の実施形態）
前述の第１の実施形態乃至第１０の実施形態に係るブーストコンバータは様々な直流電源に適用することができる。第１１の実施形態に係る電源回路は、図１８に例示されるように、ブーストコンバータ１１００と、直流電源１１６０とを含む。

ブーストコンバータ１１００は、前述の第１の実施形態乃至第１０の実施形態に係るブーストコンバータである。直流電源１１６０は、例えば熱電素子などの任意の直流電源であってよく、ブーストコンバータ１１００の入力直流電圧を発生する。

熱電素子は、高温側部材および低温側部材を含み、両者の間の温度差に比例する起電力を発生する。高温側部材は、様々な熱源に熱的に接続されてもよい。具体的には、熱電素子の高温側部材は、車輌、輸送機、機械などの内部で高温になりやすい部位（例えば、モーター、マフラー、エンジン、タイヤなどの付近）に取り付けられてもよい。

以上説明したように、第１１の実施形態に係る電源回路は、前述の第１の実施形態乃至第１０の実施形態に係るブーストコンバータを搭載する。従って、この電源回路によれば、発生した電圧を高い効率で昇圧し、所望の出力電圧を生成することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１０，４１０，６１０，７１０，８１０，９１０，１０１０・・・検出回路
５３０・・・オフセット回路
６４０，９４０・・・制御回路
１０５０・・・論理回路
１１００・・・ブーストコンバータ
１１６０・・・直流電源
Ｃ_ＬＸ・・・寄生キャパシタ
Ｌ・・・インダクタ
Ｓ_１・・・ｎＭＯＳＦＥＴスイッチ
Ｓ１２１，Ｓ１２２，Ｓ１２３，Ｓ２２３，Ｓ３２２，Ｓ１０２１・・・スイッチング素子
Ｓ_２・・・ダイオード

Claims (10)

1. 第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つインダクタと、
   前記第２のノードと第３のノードとの間を短絡または開放する第１のスイッチング素子と、
   前記第２のノードと第４のノードとの間を短絡または開放する第２のスイッチング素子と、
   前記第２のノードと前記第１のノードおよび前記第３のノードのいずれか一方との間を短絡または開放する第３のスイッチング素子と、
   前記インダクタを流れる電流の方向を検出し、検出結果に応じて前記第３のスイッチング素子をＯＮ状態にする検出回路と
   を具備する、ブーストコンバータ。
2. 前記検出回路は、前記第２のノードの電圧と前記第４のノードの電圧とを比較することによって前記インダクタを流れる電流の方向を検出する、請求項１記載のブーストコンバータ。
3. 前記第４のノードの電圧に直流オフセットを加えるオフセット回路をさらに具備し、
   前記検出回路は、前記第２のノードの電圧と前記直流オフセットを加えられた前記第４のノードの電圧とを比較することによって前記インダクタを流れる電流の方向を検出する、
   請求項１記載のブーストコンバータ。
4. 前記検出回路の出力に応じて前記第３のスイッチング素子を所定期間に亘ってＯＮ状態にする制御信号を生成する制御回路をさらに具備する、請求項１記載のブーストコンバータ。
5. 前記検出回路は、前記第３のスイッチング素子がＯＮ状態である時に前記第１のノードの電圧および前記第２のノードの電圧が一致したことを検出すると、当該第３のスイッチング素子をＯＦＦ状態にする、請求項１記載のブーストコンバータ。
6. 前記検出回路は、前記第３のスイッチング素子がＯＮ状態からＯＦＦ状態に復帰すると前記第１のノードの電圧および前記第２のノードの電圧の大小関係を検出し、前記第１のノードの電圧が前記第２のノードの電圧よりも高ければ前記第３のスイッチング素子の次回のＯＮ期間を短縮し、前記第１のノードの電圧が前記第２のノードの電圧よりも低ければ前記第３のスイッチング素子の次回のＯＮ期間を延長する、請求項１記載のブーストコンバータ。
7. 前記検出回路は、前記第３のスイッチング素子がＯＮ状態からＯＦＦ状態に復帰すると前記インダクタを流れる電流の方向を再検出し、前記インダクタの第１の端子から第２の端子に向かって電流が流れていれば前記第３のスイッチング素子の次回のＯＮ期間を短縮し、前記インダクタの第２の端子から第１の端子に向かって電流が流れていれば前記第３のスイッチング素子の次回のＯＮ期間を延長する、請求項１記載のブーストコンバータ。
8. 前記第１のスイッチング素子および前記第２のスイッチング素子のＯＮ／ＯＦＦを制御する制御回路をさらに具備し、
   前記検出回路は、前記第１のスイッチング素子および前記第２のスイッチング素子のＯＦＦ期間内に前記インダクタを流れる電流の方向を検出し、検出結果に応じて前記第３のスイッチング素子をＯＮ状態にする、
   請求項１記載のブーストコンバータ。
9. 第１のノードに接続される第１の端子と第２のノードに接続される第２の端子とを持つインダクタと、
   前記第２のノードと第３のノードとの間を短絡または開放する第１のスイッチング素子と、
   前記第２のノードと第４のノードとの間を短絡または開放する第２のスイッチング素子と、
   前記インダクタを流れる電流の方向を検出し、検出結果に応じて前記第１のスイッチング素子をＯＮ状態にする検出回路と
   を具備する、ブーストコンバータ。
10. 請求項１記載のブーストコンバータと、
    前記ブーストコンバータの入力直流電圧を発生する電源と
    を具備する、電源回路。