JP2017050458A - 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 - Google Patents
半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 Download PDFInfo
- Publication number
- JP2017050458A JP2017050458A JP2015173959A JP2015173959A JP2017050458A JP 2017050458 A JP2017050458 A JP 2017050458A JP 2015173959 A JP2015173959 A JP 2015173959A JP 2015173959 A JP2015173959 A JP 2015173959A JP 2017050458 A JP2017050458 A JP 2017050458A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- epitaxial
- semiconductor wafer
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
(1)半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程に先立ち、
イオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算する工程と、
その計算結果から、前記エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する工程と、
を行い、決定した前記イオン注入条件で前記第1工程を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
により半導体エピタキシャルウェーハを製造するに際し、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算し、
その計算結果から、前記エピタキシャル層に発生する欠陥の有無または密度を予測することを特徴とする半導体エピタキシャルウェーハの品質予測方法。
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算する工程と、
その計算結果から、前記エピタキシャル層の品質を評価する工程と、
を有することを特徴とする半導体エピタキシャルウェーハの品質評価方法。
前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下となり、
前記エピタキシャル層に発生した欠陥の密度が0.02個/cm2以下であることを特徴とする半導体エピタキシャルウェーハ。
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5.0×1014atoms/cm2)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンよりC3H5クラスターを生成して、炭素のドーズ量を1.0×1015atoms/cm2として、シリコンウェーハの表面に照射し、改質層を形成した。照射エネルギーは80keV、ビーム電流値は800μA、照射角度は0度、照射時のウェーハ温度は25℃、保護酸化膜の厚さは0.001μm(自然酸化膜)とした。
炭素のドーズ量を1.0×1016atoms/cm2とした以外は実験例1と同様の実験を行った。図2(A)に示すように、シリコンウェーハの表層50nmでの最大の空孔濃度は、5.0×1022atoms/cm3であった。図2(B)に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.1410個/cm2であった。
実験例1と同じn型シリコンウェーハを用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンよりC5H5クラスターを生成して、炭素のドーズ量を3.0×1015atoms/cm2として、シリコンウェーハの表面に照射し、改質層を形成した。照射エネルギーは80keV、ビーム電流値は500μA、照射角度は0度、照射時のウェーハ温度は25℃、保護酸化膜の厚さは0.001μm(自然酸化膜)とした。それ以降は実験例1と同様の手順で実験を行った。シリコンウェーハの表層50nmでの最大の空孔濃度は、3.0×1022atoms/cm3であった。図3に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.0198個/cm2であった。
炭素のドーズ量を4.0×1015atoms/cm2とした以外は実験例3と同様の実験を行った。シリコンウェーハの表層50nmでの最大の空孔濃度は、4.0×1022atoms/cm3であった。図4に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.0697個/cm2であった。
イオン種、照射エネルギー、炭素のドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さを表1に示すものとして、実験例1と同様の実験を行った。MC法シミュレーションを用いて計算したシリコンウェーハの表層50nmでの最大の空孔濃度と、実測したエピタキシャル欠陥の密度も合わせて表1に示す。なお、表1には先の実験例1〜4の情報も記載した。また図5に、実験例1〜16に基づく、最大の空孔濃度とエピタキシャル欠陥の密度との関係を示す。
以上の実験結果に基づき、本発明の一実施形態による半導体エピタキシャルウェーハの製造方法を説明する。本発明の一実施形態による半導体エピタキシャルウェーハの製造方法は、半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する。エピタキシャル層は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
上記実験結果によれば、前記第1工程および第2工程によって半導体エピタキシャルウェーハを製造するに際し、その品質を予測することもできることがわかる。
また、上記実験結果によれば、前記第1工程および第2工程によって製造された半導体エピタキシャルウェーハの品質を評価することもできることがわかる。
本実施形態の半導体エピタキシャルウェーハには、上記製造方法によって得られ、半導体ウェーハと、前記半導体ウェーハの表面部に形成された、前記半導体ウェーハ中に注入されたイオンの元素が固溶してなる改質層と、該改質層上のエピタキシャル層と、を有する。
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハまたは上記の半導体エピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ100の表面に位置するエピタキシャル層18に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
Claims (11)
- 半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程に先立ち、
イオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算する工程と、
その計算結果から、前記エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する工程と、
を行い、決定した前記イオン注入条件で前記第1工程を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。 - 前記決定工程では、計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下となるイオン注入条件を決定する、請求項1に記載の半導体エピタキシャルウェーハの製造方法。
- 前記第1工程で注入するイオンがクラスターイオンである、請求項1または2に記載の半導体エピタキシャルウェーハの製造方法。
- 半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
により半導体エピタキシャルウェーハを製造するに際し、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算し、
その計算結果から、前記エピタキシャル層に発生する欠陥の有無または密度を予測することを特徴とする半導体エピタキシャルウェーハの品質予測方法。 - 計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下であれば、前記エピタキシャル層に発生する欠陥の密度が0.02個/cm2以下となると予測する、請求項4に記載の半導体エピタキシャルウェーハの品質予測方法。
- 前記第1工程で注入するイオンがクラスターイオンである、請求項4または5に記載の半導体エピタキシャルウェーハの品質予測方法。
- 半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算する工程と、
その計算結果から、前記エピタキシャル層の品質を評価する工程と、
を有することを特徴とする半導体エピタキシャルウェーハの品質評価方法。 - 計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下であれば、前記エピタキシャル層の品質に関して合格と評価する、請求項7に記載の半導体エピタキシャルウェーハの品質評価方法。
- 前記第1工程で注入するイオンがクラスターイオンである、請求項7または8に記載の半導体エピタキシャルウェーハの品質評価方法。
- 半導体ウェーハと、前記半導体ウェーハの表面部に形成された、前記半導体ウェーハ中に注入されたイオンの元素が固溶してなる改質層と、該改質層上のエピタキシャル層と、を有し、
前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下となり、
前記エピタキシャル層に発生した欠陥の密度が0.02個/cm2以下であることを特徴とする半導体エピタキシャルウェーハ。 - 請求項1〜3のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは請求項10に記載の半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015173959A JP6493104B2 (ja) | 2015-09-03 | 2015-09-03 | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015173959A JP6493104B2 (ja) | 2015-09-03 | 2015-09-03 | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017050458A true JP2017050458A (ja) | 2017-03-09 |
| JP6493104B2 JP6493104B2 (ja) | 2019-04-03 |
Family
ID=58279619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015173959A Active JP6493104B2 (ja) | 2015-09-03 | 2015-09-03 | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6493104B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018142603A (ja) * | 2017-02-27 | 2018-09-13 | 株式会社Sumco | エピタキシャルシリコンウェーハの不純物拡散挙動予測方法、ゲッタリング能力予測方法、ゲッタリング能力調整方法および製造方法 |
| JP2018148144A (ja) * | 2017-03-08 | 2018-09-20 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
| JP2019117832A (ja) * | 2017-12-26 | 2019-07-18 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 |
| JP2022173926A (ja) * | 2021-05-10 | 2022-11-22 | 株式会社Sumco | 半導体エピタキシャルウェーハおよびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11283932A (ja) * | 1998-03-30 | 1999-10-15 | Nec Corp | イオン注入シミュレーション方法 |
| JP2003163216A (ja) * | 2001-09-12 | 2003-06-06 | Wacker Nsce Corp | エピタキシャルシリコンウエハおよびその製造方法 |
| JP2008031503A (ja) * | 2006-07-27 | 2008-02-14 | National Institute Of Advanced Industrial & Technology | オフ角を有する単結晶基板の製造方法 |
| JP2014099454A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
| JP2014099472A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
-
2015
- 2015-09-03 JP JP2015173959A patent/JP6493104B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11283932A (ja) * | 1998-03-30 | 1999-10-15 | Nec Corp | イオン注入シミュレーション方法 |
| JP2003163216A (ja) * | 2001-09-12 | 2003-06-06 | Wacker Nsce Corp | エピタキシャルシリコンウエハおよびその製造方法 |
| JP2008031503A (ja) * | 2006-07-27 | 2008-02-14 | National Institute Of Advanced Industrial & Technology | オフ角を有する単結晶基板の製造方法 |
| JP2014099454A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
| JP2014099472A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| SHIYANG TIAN: "Predictive Monte Carlo ion implantation simulator from sub-keV to above 10 MeV", JOURNAL OF APPLIED PHYSICS, vol. Vol. 93,Number 10, JPN6018033443, 15 May 2003 (2003-05-15), US, pages 5893 - 5904, ISSN: 0003867148 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018142603A (ja) * | 2017-02-27 | 2018-09-13 | 株式会社Sumco | エピタキシャルシリコンウェーハの不純物拡散挙動予測方法、ゲッタリング能力予測方法、ゲッタリング能力調整方法および製造方法 |
| JP2018148144A (ja) * | 2017-03-08 | 2018-09-20 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
| JP2019117832A (ja) * | 2017-12-26 | 2019-07-18 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 |
| JP2022173926A (ja) * | 2021-05-10 | 2022-11-22 | 株式会社Sumco | 半導体エピタキシャルウェーハおよびその製造方法 |
| JP7537356B2 (ja) | 2021-05-10 | 2024-08-21 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6493104B2 (ja) | 2019-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5673811B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
| JP6065848B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
| CN113284795B (zh) | 半导体外延晶片和其制造方法及固体摄像元件的制造方法 | |
| JP5799935B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
| JP6056772B2 (ja) | エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ | |
| JP6493104B2 (ja) | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 | |
| JP6658613B2 (ja) | エピタキシャルシリコンウェーハの不純物拡散挙動予測方法、ゲッタリング能力予測方法、ゲッタリング能力調整方法および製造方法 | |
| JP6137165B2 (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
| JP2017112181A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
| KR102156727B1 (ko) | 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법 | |
| JP6766700B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法 | |
| JP6724824B2 (ja) | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 | |
| JP6508030B2 (ja) | シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
| JP6221928B2 (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
| JP7782434B2 (ja) | 半導体エピタキシャルウェーハの製造方法 | |
| JP6485315B2 (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
| JP7259791B2 (ja) | シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法 | |
| JP6278592B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
| JP2015220242A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6493104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |