JP2016201191A

JP2016201191A - Chip fuse

Info

Publication number: JP2016201191A
Application number: JP2015078705A
Authority: JP
Inventors: 功一新納; Koichi Niino; 博詞玉川; Hiroshi Tamagawa
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2015-04-07
Filing date: 2015-04-07
Publication date: 2016-12-01

Abstract

PROBLEM TO BE SOLVED: To provide a chip fuse the cutoff performance of which can be improved.SOLUTION: A chip fuse 1 includes a substrate 2. On the substrate 2, a wiring film 45 is formed including a fusible element 7 fused by a predetermined amount of heat. A first external electrode 18 and a second external electrode 19 for connecting the fusible element 7 to the outside are electrically connected to the wiring film 45. On the substrate 2, a resin film 15 is formed so as to cover the wiring film 45. The resin film 15 has an opening 20 for the fusible element at least above the fusible element 7.SELECTED DRAWING: Figure 4

Description

本発明は、チップヒューズに関する。 The present invention relates to a chip fuse.

特許文献１は、絶縁基板と、絶縁基板上に形成された蓄熱層と、蓄熱層から間隔を空けて形成されたヒューズ膜と、ヒューズ膜を被覆する第一の保護層と、第一の保護層を被覆する第二の保護層とを含むチップヒューズを開示している。第一の保護層および第二の保護層は、樹脂からなる。 Patent Document 1 discloses an insulating substrate, a heat storage layer formed on the insulating substrate, a fuse film formed at a distance from the heat storage layer, a first protective layer covering the fuse film, and a first protection A chip fuse is disclosed that includes a second protective layer covering the layer. The first protective layer and the second protective layer are made of resin.

特開２００９−４３５１３号公報JP 2009-43513 A

本発明の一つの目的は、遮断性能を向上できるチップヒューズを提供することである。 One object of the present invention is to provide a chip fuse capable of improving the breaking performance.

上記目的を達成するための本発明の一局面に係るチップヒューズは、基板と、前記基板上に形成され、所定の熱量によって溶断する可溶体を含む配線膜と、前記配線膜に電気的に接続され、前記可溶体を外部接続するための外部電極と、前記配線膜を被覆するように前記基板上に形成され、少なくとも前記可溶体の上方に開口を有する樹脂膜とを含む。
この構成によれば、配線膜に定格以上の電流が流れると、可溶体がジュール熱によって溶断し、電流経路が開放（遮断）される。この構成では、少なくとも可溶体の上方に開口を有する樹脂膜が基板上に形成されているので、可溶体が溶断した部分に樹脂膜が入り込むことを抑制できる。これにより、可溶体が溶断した部分に樹脂膜が入り込んで、配線膜に電流経路が再度形成されるのを抑制できる。その結果、遮断性能を向上できるチップヒューズを提供できる。 In order to achieve the above object, a chip fuse according to one aspect of the present invention includes a substrate, a wiring film that is formed on the substrate and includes a fusible body that is melted by a predetermined amount of heat, and is electrically connected to the wiring film. And an external electrode for externally connecting the fusible body, and a resin film formed on the substrate so as to cover the wiring film and having an opening above at least the fusible body.
According to this configuration, when a current exceeding the rating flows through the wiring film, the fusible body is melted by Joule heat, and the current path is opened (cut off). In this configuration, since the resin film having an opening at least above the fusible body is formed on the substrate, the resin film can be prevented from entering the portion where the fusible body has melted. Thereby, it can suppress that a resin film penetrates into the part into which the fusible body melted, and the current path is formed again in the wiring film. As a result, a chip fuse that can improve the breaking performance can be provided.

前記チップヒューズにおいて、前記開口の平面面積は、前記可溶体の平面面積よりも大きいことが好ましい。この構成によれば、可溶体が溶断した部分に樹脂膜が入り込むのを効果的に抑制できる。
前記チップヒューズにおいて、前記外部電極は、前記可溶体を挟み込むように対向して配置された第１外部電極および第２外部電極を含んでいてもよい。この構成において、前記可溶体は、前記第１外部電極および前記第２外部電極の対向方向に延びるように、かつ、短手方向の幅が、前記第１外部電極の幅および前記第２外部電極の幅よりも小さく形成されていてもよい。 In the chip fuse, it is preferable that a planar area of the opening is larger than a planar area of the fusible body. According to this configuration, it is possible to effectively suppress the resin film from entering the portion where the soluble body is melted.
In the chip fuse, the external electrode may include a first external electrode and a second external electrode that are arranged to face each other so as to sandwich the fusible body. In this configuration, the fusible body extends in the opposing direction of the first external electrode and the second external electrode, and the width in the short direction is the width of the first external electrode and the second external electrode. It may be formed smaller than the width.

前記チップヒューズにおいて、前記配線膜は、前記可溶体を挟み込むように互いに対向して配置された第１配線膜および第２配線膜を含んでいてもよい。この場合、前記第１配線膜は、前記可溶体に向けて徐々に幅が狭まるように形成され、前記第２配線膜は、前記可溶体に向けて徐々に幅が狭まるように形成されていてもよい。
前記チップヒューズにおいて、前記配線膜は、前記可溶体から間隔を空けて配置された標印膜をさらに含んでいてもよい。 In the chip fuse, the wiring film may include a first wiring film and a second wiring film arranged to face each other so as to sandwich the fusible body. In this case, the first wiring film is formed so that the width gradually decreases toward the fusible body, and the second wiring film is formed so that the width gradually decreases toward the fusible body. Also good.
In the chip fuse, the wiring film may further include a marking film disposed at a distance from the fusible body.

樹脂膜の表面に標印を形成するための領域を設定すると、たとえば標印を形成する部分を平坦に形成しなければならない等、当該樹脂膜の構成の自由度が制限される。本発明の構成によれば、配線膜が標印膜を含むので、標印膜に起因する樹脂膜の構成の制限をなくすことができる。これにより、樹脂膜に開口を良好に形成できる。
しかも、この構成によれば、配線膜を利用して標印膜を形成できるので、標印膜を形成する装置と、配線膜を形成する装置とを共通化できる。これにより、標印形成専用の装置、たとえばレーザ印刷の標印形成装置やオフセット印刷の標印形成装置等が不要となる。その結果、標印形成専用の装置のための設備投資が不要になるので、チップヒューズの製造コストを効果的に低減できる。とりわけ、レーザ印刷ではレーザ加工に伴う樹脂膜のダメージや発塵等によるチップヒューズの歩留り低下が懸念されるが、本発明の構成によれば、これらの問題を回避できるので、チップヒューズの信頼性を向上できる。 When an area for forming a mark is set on the surface of the resin film, the degree of freedom of the structure of the resin film is limited, for example, a portion where the mark is to be formed must be formed flat. According to the configuration of the present invention, since the wiring film includes the marking film, the restriction on the configuration of the resin film due to the marking film can be eliminated. Thereby, an opening can be favorably formed in the resin film.
In addition, according to this configuration, since the marking film can be formed using the wiring film, the apparatus for forming the marking film and the apparatus for forming the wiring film can be shared. This eliminates the need for a mark-dedicated device, such as a laser-printed mark-forming device or an offset-printed mark-forming device. As a result, it is not necessary to make capital investment for a device dedicated to mark formation, so that the manufacturing cost of the chip fuse can be effectively reduced. In particular, in laser printing, there is a concern that the yield of chip fuses may be reduced due to resin film damage or dust generation due to laser processing. However, according to the configuration of the present invention, these problems can be avoided, so the reliability of chip fuses can be avoided. Can be improved.

前記チップヒューズにおいて、前記樹脂膜は、前記標印膜を被覆していることが好ましい。この構成によれば、樹脂膜によって標印膜を保護できるので、標印膜の一部が剥がれたり、擦れたりすることによって発生する標印膜のダメージを効果的に抑制できる。
前記チップヒューズにおいて、前記樹脂膜は、前記標印膜の上方に開口を有していてもよい。この構成によれば、樹脂膜によって標印膜を保護できるので、標印膜の一部が剥がれたり、擦れたりすることによる標印膜のダメージを抑制できる。また、樹脂膜が、前記標印膜の上方に開口を有しているので、当該開口を介して標印膜を良好に確認できる。 In the chip fuse, the resin film preferably covers the marking film. According to this configuration, since the marking film can be protected by the resin film, damage to the marking film that occurs when a part of the marking film is peeled off or rubbed can be effectively suppressed.
In the chip fuse, the resin film may have an opening above the mark film. According to this configuration, since the marking film can be protected by the resin film, damage to the marking film due to peeling or rubbing of a part of the marking film can be suppressed. Moreover, since the resin film has an opening above the mark film, the mark film can be satisfactorily confirmed through the opening.

前記チップヒューズにおいて、前記配線膜は、互いに対向するように間隔を空けて配置された第１配線膜および第２配線膜を含んでいてもよい。この構成において、前記標印膜は、少なくとも一部が、前記第１配線膜および前記第２配線膜の間に位置するように、前記第１配線膜および前記第２配線膜の対向方向に直交する方向に前記可溶体と並んで配置されていることが好ましい。 In the chip fuse, the wiring film may include a first wiring film and a second wiring film that are spaced apart from each other. In this configuration, the marking film is orthogonal to the facing direction of the first wiring film and the second wiring film so that at least a part thereof is located between the first wiring film and the second wiring film. It is preferable to arrange | position along with the said soluble body in the direction to do.

この構成によれば、第１配線膜および第２配線膜の間に標印膜の少なくとも一部が位置するように、可溶体および標印膜を並べて配置できる。これにより、第１配線膜および第２配線膜の間の領域を有効活用できる。その結果、基板上のスペースの有効活用によって、チップヒューズの大型化を抑制または防止できる。
前記チップヒューズにおいて、前記配線膜は、前記可溶体を挟み込むように互いに対向して配置され、前記可溶体に対して、対向方向の直交方向の一方に沿って互いに対向するように張り出した第１配線膜および第２配線膜を含んでいてもよい。前記標印膜は、少なくとも一部が、前記可溶体、前記第１配線膜および前記第２配線膜により区画される領域内に位置するように前記基板上に配置されていることが好ましい。 According to this configuration, the fusible body and the marking film can be arranged side by side so that at least a part of the marking film is located between the first wiring film and the second wiring film. Thereby, the region between the first wiring film and the second wiring film can be effectively utilized. As a result, an increase in the size of the chip fuse can be suppressed or prevented by effectively utilizing the space on the substrate.
In the chip fuse, the wiring films are arranged to face each other so as to sandwich the fusible body, and project from the fusible body so as to face each other along one of the orthogonal directions of the facing direction. The wiring film and the second wiring film may be included. It is preferable that at least a part of the marking film is disposed on the substrate so as to be located in a region partitioned by the fusible body, the first wiring film, and the second wiring film.

この構成によれば、可溶体、第１配線膜および第２配線膜により区画される領域内に、標印膜の少なくとも一部が位置するように標印膜を配置できる。これにより、可溶体、第１配線膜および第２配線膜により区画される領域を有効活用できる。その結果、基板上のスペースの有効活用によって、チップヒューズの大型化を抑制または防止できる。
前記チップヒューズにおいて、前記可溶体は、前記第１配線膜および前記第２配線膜の対向方向に延びるように、かつ、短手方向の幅が、前記第１配線膜の幅および前記第２配線膜の幅よりも小さく形成されていることが好ましい。 According to this configuration, the marking film can be disposed so that at least a part of the marking film is located in the region defined by the fusible body, the first wiring film, and the second wiring film. Thereby, the area | region divided by a soluble body, a 1st wiring film, and a 2nd wiring film can be used effectively. As a result, an increase in the size of the chip fuse can be suppressed or prevented by effectively utilizing the space on the substrate.
In the chip fuse, the fusible body extends in the opposing direction of the first wiring film and the second wiring film, and the width in the short direction is the width of the first wiring film and the second wiring. It is preferable that it is formed smaller than the width of the film.

この構成によれば、第１配線膜および第２配線膜に対して比較的幅狭の可溶体が形成されるので、第１配線膜および第２配線膜の間に可溶体が配置されない領域が形成される。この可溶体が配置されない領域に標印膜を配置することにより基板上のスペースを有効活用できるので、チップヒューズの大型化を効果的に抑制または防止できる。
前記チップヒューズにおいて、前記第１配線膜は、前記可溶体に向けて徐々に幅が狭まるように形成されていてもよい。また、前記第２配線膜は、前記可溶体に向けて徐々に幅が狭まるように形成されていてもよい。 According to this configuration, since a relatively narrow soluble body is formed with respect to the first wiring film and the second wiring film, a region where the soluble body is not disposed between the first wiring film and the second wiring film is formed. It is formed. Since the mark film is disposed in the area where the fusible body is not disposed, the space on the substrate can be effectively used, and therefore the increase in size of the chip fuse can be effectively suppressed or prevented.
In the chip fuse, the first wiring film may be formed so that the width gradually decreases toward the fusible body. The second wiring film may be formed so that the width gradually decreases toward the fusible body.

前記チップヒューズにおいて、前記配線膜は、Ａｌ（アルミニウム），Ｃｕ（銅），ＡｌＳｉＣｕ（アルミニウム−ケイ素−銅）合金およびＡｕＳｉ（金−ケイ素）合金を含む群から選択される１つまたは複数の金属材料を含んでいてもよい。
前記チップヒューズにおいて、前記樹脂膜は、ポリイミドを含んでいてもよい。前記チップヒューズにおいて、前記ポリイミドは、カーボンを含んでいてもよい。 In the chip fuse, the wiring film is one or more metals selected from the group including Al (aluminum), Cu (copper), AlSiCu (aluminum-silicon-copper) alloy, and AuSi (gold-silicon) alloy. It may contain material.
In the chip fuse, the resin film may include polyimide. In the chip fuse, the polyimide may contain carbon.

本発明の他の局面に係るチップヒューズは、基板と、前記基板上に形成され、所定の熱量によって溶断する可溶体と、前記可溶体から間隔を空けて形成された標印膜とを含む配線膜と、前記配線膜に電気的に接続され、前記可溶体を外部接続するための外部電極とを含む。
この構成によれば、可溶体と標印膜とを含む配線膜が形成されている。したがって、配線膜を利用して標印膜を形成できるので、標印膜を形成する装置と、配線膜を形成する装置とを共通化できる。これにより、標印形成専用の装置、たとえばレーザ印刷の標印形成装置やオフセット印刷の標印形成装置等が不要となる。その結果、標印形成専用の装置のための設備投資が不要になるので、チップヒューズの製造コストを効果的に低減できる。とりわけ、レーザ印刷ではレーザ加工に伴う樹脂膜のダメージや発塵等によるチップヒューズの歩留り低下が懸念されるが、本発明の構成によれば、これらの問題を回避できるので、チップヒューズの信頼性を向上できる。 A chip fuse according to another aspect of the present invention includes a substrate, a fusible body that is formed on the substrate and is melted by a predetermined amount of heat, and a marking film that is formed at a distance from the fusible body. A film, and an external electrode that is electrically connected to the wiring film and externally connects the fusible body.
According to this configuration, the wiring film including the fusible body and the mark film is formed. Therefore, since the marking film can be formed using the wiring film, the apparatus for forming the marking film and the apparatus for forming the wiring film can be shared. This eliminates the need for a mark-dedicated device, such as a laser-printed mark-forming device or an offset-printed mark-forming device. As a result, it is not necessary to make capital investment for a device dedicated to mark formation, so that the manufacturing cost of the chip fuse can be effectively reduced. In particular, in laser printing, there is a concern that the yield of chip fuses may be reduced due to resin film damage or dust generation due to laser processing. However, according to the configuration of the present invention, these problems can be avoided, so the reliability of chip fuses can be avoided. Can be improved.

前記配線膜を被覆するように前記基板上に形成され、少なくとも前記可溶体の上方に開口を有する樹脂膜とを含むことが好ましい。
この構成によれば、配線膜に定格以上の電流が流れると、可溶体がジュール熱によって溶断し、電流経路が開放（遮断）される。この構成では、少なくとも可溶体の上方に開口を有する樹脂膜が基板上に形成されているので、可溶体が溶断した部分に樹脂膜が入り込むことを抑制できる。これにより、可溶体が溶断した部分に樹脂膜が入り込んで、配線膜に電流経路が再度形成されるのを抑制できる。その結果、遮断性能を向上できるチップヒューズを提供できる。 It is preferable to include a resin film formed on the substrate so as to cover the wiring film and having an opening above at least the fusible body.
According to this configuration, when a current exceeding the rating flows through the wiring film, the fusible body is melted by Joule heat, and the current path is opened (cut off). In this configuration, since the resin film having an opening at least above the fusible body is formed on the substrate, the resin film can be prevented from entering the portion where the fusible body has melted. Thereby, it can suppress that a resin film penetrates into the part into which the fusible body melted, and the current path is formed again in the wiring film. As a result, a chip fuse that can improve the breaking performance can be provided.

また、樹脂膜の表面上に標印を形成するための領域を設定すると、たとえば標印を形成する部分を平坦に形成しなければならない等、当該樹脂膜の構成の自由度が制限される。本発明の構成によれば、配線膜を利用して標印膜を形成しているので、標印膜に起因する樹脂膜の構成の制限をなくすことができる。これにより、樹脂膜に開口を良好に形成できる。 In addition, when an area for forming a mark is set on the surface of the resin film, the degree of freedom in the configuration of the resin film is limited, for example, a portion where the mark is to be formed must be formed flat. According to the configuration of the present invention, since the marking film is formed using the wiring film, the restriction of the configuration of the resin film due to the marking film can be eliminated. Thereby, an opening can be favorably formed in the resin film.

図１は、本発明の第１実施形態に係るチップヒューズの斜視図である。FIG. 1 is a perspective view of a chip fuse according to a first embodiment of the present invention. 図２は、図１に示すチップヒューズの平面図である。FIG. 2 is a plan view of the chip fuse shown in FIG. 図３は、図１に示すチップヒューズの平面図であって、配線膜上の構成を取り除いた図である。FIG. 3 is a plan view of the chip fuse shown in FIG. 1, with the configuration on the wiring film removed. 図４は、図２に示すIV-IV線に沿う断面図である。4 is a cross-sectional view taken along line IV-IV shown in FIG. 図５は、図２に示すV-V線に沿う断面図である。FIG. 5 is a cross-sectional view taken along line VV shown in FIG. 図６は、図１に示すチップヒューズの電気的構成を示す回路図である。FIG. 6 is a circuit diagram showing an electrical configuration of the chip fuse shown in FIG. 図７は、図１に示すチップヒューズの製造工程の一例を示す工程図である。FIG. 7 is a process diagram showing an example of a manufacturing process of the chip fuse shown in FIG. 図８は、図７の製造工程に適用されるベース基板の模式的な平面図である。FIG. 8 is a schematic plan view of a base substrate applied to the manufacturing process of FIG. 図９は、図１に示すチップヒューズの一製造工程を示す断面図である。FIG. 9 is a cross-sectional view showing one manufacturing process of the chip fuse shown in FIG. 図１０は、図９の次の工程を示す断面図である。FIG. 10 is a cross-sectional view showing the next step of FIG. 図１１は、図１０の次の工程を示す断面図である。FIG. 11 is a cross-sectional view showing the next step of FIG. 図１２は、図１１の次の工程を示す断面図である。FIG. 12 is a cross-sectional view showing the next step of FIG. 図１３は、図１２の次の工程を示す断面図である。FIG. 13 is a cross-sectional view showing the next step of FIG. 図１４は、図１３の次の工程を示す断面図である。FIG. 14 is a cross-sectional view showing the next step of FIG. 図１５は、図１４の次の工程を示す断面図である。FIG. 15 is a cross-sectional view showing a step subsequent to FIG. 図１６は、図１５の次の工程を示す断面図である。FIG. 16 is a cross-sectional view showing the next step of FIG. 図１７は、図１６の次の工程を示す断面図である。FIG. 17 is a cross-sectional view showing the next step of FIG. 図１８は、本発明の第２実施形態に係るチップヒューズの断面図である。FIG. 18 is a cross-sectional view of a chip fuse according to the second embodiment of the present invention. 図１９は、本発明の標印膜が適用された一の例に係るチップ部品を示す平面図である。FIG. 19 is a plan view showing a chip component according to an example to which the marking film of the present invention is applied. 図２０は、図１９に示すXX-XX線に沿う断面図である。20 is a cross-sectional view taken along line XX-XX shown in FIG. 図２１は、図１９に示すXXI-XXI線に沿う断面図である。21 is a cross-sectional view taken along line XXI-XXI shown in FIG.

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るチップヒューズ１の斜視図である。図２は、図１に示すチップヒューズ１の平面図である。図３は、図１に示すチップヒューズ１の平面図であって、配線膜４５上の構成を取り除いた図である。図４は、図２に示すIV-IV線に沿う断面図である。図５は、図２に示すV-V線に沿う断面図である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
<First Embodiment>
FIG. 1 is a perspective view of a chip fuse 1 according to a first embodiment of the present invention. FIG. 2 is a plan view of the chip fuse 1 shown in FIG. FIG. 3 is a plan view of the chip fuse 1 shown in FIG. 1 with the configuration on the wiring film 45 removed. 4 is a cross-sectional view taken along line IV-IV shown in FIG. FIG. 5 is a cross-sectional view taken along the line VV shown in FIG.

図１に示すように、チップヒューズ１は、略直方体形状に形成されている。チップヒューズ１の平面形状は略矩形であり、長手方向の長さＬが０．３ｍｍ〜０．６ｍｍ、短手方向の長さＤが０．１５ｍｍ〜０．３ｍｍ程度であってもよい。また、チップヒューズ１の全体の厚さＴは、０．１ｍｍ〜１．０ｍｍ程度であってもよい。
チップヒューズ１は、略直方体形状の基板２を含む。基板２は、一対の主面２ａ，２ｂと、４つの側面２ｃとを含む。一対の主面２ａ，２ｂのうちの一方（図１の上面側の主面２ａ）が素子形成面とされている。以下、この主面２ａを「素子形成面２ａ」といい、素子形成面２ａと反対側の主面を「裏面２ｂ」という。基板２の素子形成面２ａの全域に表面絶縁膜３が形成されている。 As shown in FIG. 1, the chip fuse 1 is formed in a substantially rectangular parallelepiped shape. The planar shape of the chip fuse 1 may be a substantially rectangular shape, the length L in the longitudinal direction may be about 0.3 mm to 0.6 mm, and the length D in the short direction may be about 0.15 mm to 0.3 mm. Further, the entire thickness T of the chip fuse 1 may be about 0.1 mm to 1.0 mm.
The chip fuse 1 includes a substrate 2 having a substantially rectangular parallelepiped shape. The substrate 2 includes a pair of main surfaces 2a and 2b and four side surfaces 2c. One of the pair of main surfaces 2a and 2b (the main surface 2a on the upper surface side in FIG. 1) is an element formation surface. Hereinafter, the main surface 2a is referred to as “element forming surface 2a”, and the main surface opposite to the element forming surface 2a is referred to as “back surface 2b”. A surface insulating film 3 is formed over the entire area of the element formation surface 2a of the substrate 2.

図４および図５に示すように、表面絶縁膜３上には、配線膜４５が形成されている。配線膜４５は、たとえば、Ａｌ（アルミニウム），Ｃｕ（銅），ＡｌＳｉＣｕ（アルミニウム−ケイ素−銅）合金およびＡｕＳｉ（金−ケイ素）合金を含む群から選択される１つまたは複数の金属材料を含む。配線膜４５は、所定の熱量によって溶断する可溶体（fuse element)７を含む。配線膜４５はさらに、可溶体７を挟み込み、互いに対向するように間隔を空けて配置された第１配線膜４および第２配線膜５を含む。第１配線膜４は、基板２の一端部側に配置されており、第２配線膜５は、基板２の他端部側に配置されている。第１配線膜４および第２配線膜５は、可溶体７に電気的に接続されている。 As shown in FIGS. 4 and 5, a wiring film 45 is formed on the surface insulating film 3. The wiring film 45 includes, for example, one or more metal materials selected from the group including Al (aluminum), Cu (copper), AlSiCu (aluminum-silicon-copper) alloy, and AuSi (gold-silicon) alloy. . The wiring film 45 includes a fuse element 7 that is melted by a predetermined amount of heat. The wiring film 45 further includes a first wiring film 4 and a second wiring film 5 which are disposed so as to be opposed to each other with the fusible body 7 interposed therebetween. The first wiring film 4 is disposed on one end side of the substrate 2, and the second wiring film 5 is disposed on the other end side of the substrate 2. The first wiring film 4 and the second wiring film 5 are electrically connected to the fusible body 7.

可溶体７は、第１配線膜４および第２配線膜５の対向方向中間部に配置されている。より具体的には、可溶体７は、素子形成面２ａの法線方向から見た平面視（以下、単に「平面視」という。）において、素子形成面２ａの略中央部に配置されている。可溶体７は、平面視において、第１配線膜４および第２配線膜５の対向方向に直交する方向の最大幅Ｗ_１，Ｗ_２よりも狭い幅Ｗ_３で、当該対向方向に延びるように略長方形状に形成されている。可溶体７の短手方向の幅Ｗ_３は、たとえば０．０２ｍｍ〜０．３ｍｍである。可溶体７の長手方向の幅Ｗ_４は、たとえば０．１ｍｍ〜０．６ｍｍである。 The fusible body 7 is disposed in the intermediate portion between the first wiring film 4 and the second wiring film 5 in the facing direction. More specifically, the fusible body 7 is disposed at a substantially central portion of the element formation surface 2a in a plan view (hereinafter simply referred to as “plan view”) viewed from the normal direction of the element formation surface 2a. . The fusible body 7 has a width W ₃ narrower than the maximum widths W ₁ and W ₂ in the direction orthogonal to the facing direction of the first wiring film 4 and the second wiring film 5 in plan view, and extends in the facing direction. It is formed in a substantially rectangular shape. The width W _{3 in} the short direction of the fusible body 7 is, for example, 0.02 mm to 0.3 mm. Longitudinal width _{W 4} of the fusible element 7 is, for example, 0.1 mm to 0.6 mm.

第１配線膜４は、可溶体７に対して、対向方向の直交方向の少なくとも一方（本実施形態では双方）に沿って張り出した第１張出し部４ａ，４ｂを含む。より具体的には、第１配線膜４は、第１パッド部８と、第１パッド部８と可溶体７とを接続する第１接続部９とを一体的に有しており、可溶体７に向けて徐々に幅が狭まるように形成されている。第１配線膜４の第１張出し部４ａ，４ｂは、第１パッド部８の一部および第１接続部９の一部により形成されている。 The first wiring film 4 includes first projecting portions 4 a and 4 b that project from the fusible body 7 along at least one of the orthogonal directions in the opposing direction (both in the present embodiment). More specifically, the first wiring film 4 integrally includes a first pad portion 8 and a first connection portion 9 that connects the first pad portion 8 and the fusible body 7. It is formed so that the width is gradually narrowed toward 7. The first overhang portions 4 a and 4 b of the first wiring film 4 are formed by a part of the first pad part 8 and a part of the first connection part 9.

第１配線膜４の第１パッド部８は、基板２の一端部側に配置されており、基板２の短手方向に沿って平面視略矩形状に形成されている。第１配線膜４の第１接続部９は、基板２の短手方向に沿う幅が徐々に狭まるように第１パッド部８から第２配線膜５に向けて引き出されている。より具体的には、第１接続部９は、第１パッド部８に接続された一端部９ａと、第１パッド部８側に位置する可溶体７の一端部７ａを接続する他端部９ｂとを有している。第１接続部９は、一端部９ａから他端部９ｂに向けて徐々に幅が狭まるように形成されている。 The first pad portion 8 of the first wiring film 4 is disposed on one end side of the substrate 2 and is formed in a substantially rectangular shape in plan view along the short direction of the substrate 2. The first connection portion 9 of the first wiring film 4 is drawn from the first pad portion 8 toward the second wiring film 5 so that the width along the short direction of the substrate 2 is gradually narrowed. More specifically, the 1st connection part 9 has the other end part 9b which connects the one end part 9a connected to the 1st pad part 8, and the one end part 7a of the soluble body 7 located in the 1st pad part 8 side. And have. The 1st connection part 9 is formed so that a width | variety may become narrow gradually toward the other end part 9b from the one end part 9a.

同様に、第２配線膜５は、可溶体７に対して、対向方向の直交方向の少なくとも一方（本実施形態では双方）に沿って張り出した第２張出し部５ａ，５ｂを含む。より具体的には、第２配線膜５は、第２パッド部１０と、第２パッド部１０と可溶体７とを接続する第２接続部１１とを一体的に有しており、可溶体７に向けて徐々に幅が狭まるように形成されている。第２配線膜５の第２張出し部５ａ，５ｂは、第２パッド部１０の一部および第２接続部１１の一部により形成されている。第２配線膜５の第２張出し部５ａ，５ｂは、基板２上の領域を挟んで第１配線膜４の第１張出し部４ａ，４ｂに対向している。 Similarly, the second wiring film 5 includes second projecting portions 5 a and 5 b that project from the fusible body 7 along at least one of the orthogonal directions in the opposing direction (both in the present embodiment). More specifically, the second wiring film 5 integrally includes a second pad portion 10 and a second connection portion 11 that connects the second pad portion 10 and the fusible body 7. It is formed so that the width is gradually narrowed toward 7. The second overhang portions 5 a and 5 b of the second wiring film 5 are formed by a part of the second pad part 10 and a part of the second connection part 11. The second overhang portions 5a and 5b of the second wiring film 5 are opposed to the first overhang portions 4a and 4b of the first wiring film 4 with the region on the substrate 2 interposed therebetween.

第２配線膜５の第２パッド部１０は、基板２の他端部側に配置されており、基板２の短手方向に沿って平面視略矩形状に形成されている。第２配線膜５の第２接続部１１は、基板２の短手方向に沿う幅が徐々に狭まるように第２パッド部１０から第１配線膜４に向けて引き出されている。より具体的には、第２接続部１１は、第２パッド部１０に接続された一端部１１ａと、第２パッド部１０側に位置する可溶体７の他端部７ｂを接続する他端部１１ｂとを有している。第２接続部１１は、一端部１１ａから他端部１１ｂに向けて徐々に幅が狭まるように形成されている。 The second pad portion 10 of the second wiring film 5 is disposed on the other end portion side of the substrate 2 and is formed in a substantially rectangular shape in plan view along the short direction of the substrate 2. The second connection portion 11 of the second wiring film 5 is drawn from the second pad portion 10 toward the first wiring film 4 so that the width along the short direction of the substrate 2 is gradually reduced. More specifically, the 2nd connection part 11 is the other end part which connects the one end part 11a connected to the 2nd pad part 10, and the other end part 7b of the soluble body 7 located in the 2nd pad part 10 side. 11b. The 2nd connection part 11 is formed so that a width | variety may become narrow gradually toward the other end part 11b from the one end part 11a.

図２、図３および図５に示すように、配線膜４５はさらに、チップヒューズ１に関する種々の情報を表示する標印膜１３を含む。標印膜１３は、第１配線膜４および第２配線膜５の間において、第１配線膜４、第２配線膜５および可溶体７から間隔を空けて形成されている。標印膜１３は、標印膜１３の少なくとも一部（本実施形態では全部）が、第１配線膜４および第２配線膜５の間に位置するように配置されている。より具体的には、標印膜１３は、少なくとも一部（本実施形態では全部）が、可溶体７、第１配線膜４および第２配線膜５により区画される領域内に位置するように配置されている。さらに具体的には、標印膜１３は、可溶体７、第１配線膜４の第１張出し部４ａおよび第２配線膜５の第２張出し部５ｂにより区画される領域内に配置されている。つまり、標印膜１３は、可溶体７、第１接続部９および第２接続部１１により区画される領域内に配置されている。この構成において、標印膜１３は、第１配線膜４および第２配線膜５の対向方向に直交する方向に可溶体７と対向している。つまり、標印膜１３は、前記直交する方向に可溶体７と並んで配置されている。 As shown in FIGS. 2, 3, and 5, the wiring film 45 further includes a marking film 13 that displays various information regarding the chip fuse 1. The marking film 13 is formed between the first wiring film 4 and the second wiring film 5 and spaced from the first wiring film 4, the second wiring film 5, and the fusible body 7. The marking film 13 is arranged so that at least a part (all in the present embodiment) of the marking film 13 is located between the first wiring film 4 and the second wiring film 5. More specifically, the marking film 13 is positioned so that at least a part (all in the present embodiment) is located in a region partitioned by the soluble body 7, the first wiring film 4, and the second wiring film 5. Has been placed. More specifically, the marking film 13 is disposed in a region defined by the fusible body 7, the first overhanging portion 4 a of the first wiring film 4, and the second overhanging portion 5 b of the second wiring film 5. . That is, the marking film 13 is disposed in a region partitioned by the fusible body 7, the first connection portion 9, and the second connection portion 11. In this configuration, the marking film 13 faces the fusible body 7 in a direction orthogonal to the facing direction of the first wiring film 4 and the second wiring film 5. That is, the marking film 13 is arranged alongside the fusible body 7 in the orthogonal direction.

本実施形態では、標印膜１３が「４．０」の文字に形成されることによって、可溶体７の定格電流、すなわちチップヒューズ１の定格電流が示されている。つまり、標印膜１３は、第１配線膜４および第２配線膜５間に４．０Ａ以上の電流が流れると、可溶体７がジュール熱により溶断することを表している。標印膜１３は、定格電流の他、たとえば「Ｆ」の文字に形成されることにより、当該チップヒューズ１が可溶体７（ヒューズ）を含むことを表示してもよい。 In the present embodiment, the marking film 13 is formed in the letters “4.0”, whereby the rated current of the fusible body 7, that is, the rated current of the chip fuse 1 is shown. That is, the marking film 13 indicates that when a current of 4.0 A or more flows between the first wiring film 4 and the second wiring film 5, the fusible body 7 is melted by Joule heat. The mark film 13 may display that the chip fuse 1 includes the fusible body 7 (fuse) by being formed in, for example, a letter “F” in addition to the rated current.

表面絶縁膜３上には、配線膜４５を被覆するように第１パッシベーション膜１４が形成されている。第１パッシベーション膜１４は、たとえばシリコン窒化膜やシリコン酸化膜等の透明絶縁膜である。シリコン酸化膜は、たとえば、ＵＳＧ（Undoped Silica Glass）膜またはＳＯＧ（Spin-On-Glass）膜であってもよい。第１パッシベーション膜１４は、標印膜１３、第１配線膜４、第２配線膜５および可溶体７の各間に入り込み、表面絶縁膜３と接している。これにより、標印膜１３は、第１配線膜４、第２配線膜５および可溶体７から電気的に絶縁されている。基板２上には、さらに第１パッシベーション膜１４を被覆するように樹脂膜１５が形成されている。樹脂膜１５は、たとえばポリイミド等の透明樹脂膜である。このポリイミドには、微量のカーボンが含まれていてもよい。 A first passivation film 14 is formed on the surface insulating film 3 so as to cover the wiring film 45. The first passivation film 14 is a transparent insulating film such as a silicon nitride film or a silicon oxide film. The silicon oxide film may be, for example, a USG (Undoped Silica Glass) film or an SOG (Spin-On-Glass) film. The first passivation film 14 enters between the marking film 13, the first wiring film 4, the second wiring film 5, and the fusible body 7 and is in contact with the surface insulating film 3. Thereby, the marking film 13 is electrically insulated from the first wiring film 4, the second wiring film 5 and the fusible body 7. A resin film 15 is further formed on the substrate 2 so as to cover the first passivation film 14. The resin film 15 is a transparent resin film such as polyimide. This polyimide may contain a trace amount of carbon.

第１パッシベーション膜１４および樹脂膜１５には、少なくとも第１パッド部８の可溶体７側の縁部を除く領域を露出させる第１パッド開口１６が形成されている。また、第１パッシベーション膜１４および樹脂膜１５には、少なくとも第２パッド部１０の可溶体７側の縁部を除く領域を露出させる第２パッド開口１７が形成されている。第１パッド開口１６を埋めるように第１外部電極１８が形成され、第２パッド開口１７を埋めるように第２外部電極１９が形成されている。 The first passivation film 14 and the resin film 15 are formed with a first pad opening 16 that exposes at least a region of the first pad portion 8 excluding the edge on the soluble body 7 side. The first passivation film 14 and the resin film 15 are formed with a second pad opening 17 that exposes at least a region of the second pad portion 10 excluding the edge portion on the soluble body 7 side. A first external electrode 18 is formed so as to fill the first pad opening 16, and a second external electrode 19 is formed so as to fill the second pad opening 17.

第１外部電極１８は、基板２の一端部に平面視略矩形状に形成されている。第１外部電極１８は、第１パッド開口１６において、第１パッド部８（第１配線膜４）に電気的に接続されている。第１外部電極１８は、樹脂膜１５から突出するように形成されており、樹脂膜１５の一部を被覆するように樹脂膜１５上に引き出された被覆部１８ａを有している。第２外部電極１９は、基板２の他端部に平面視略矩形状に形成されている。第２外部電極１９は、第２パッド開口１７において、第２パッド部１０（第２配線膜５）に電気的に接続されている。第２外部電極１９は、樹脂膜１５から突出するように形成されており、樹脂膜１５の一部を被覆するように樹脂膜１５上に引き出された被覆部１９ａを有している。 The first external electrode 18 is formed at one end of the substrate 2 in a substantially rectangular shape in plan view. The first external electrode 18 is electrically connected to the first pad portion 8 (first wiring film 4) in the first pad opening 16. The first external electrode 18 is formed so as to protrude from the resin film 15, and has a covering portion 18 a drawn on the resin film 15 so as to cover a part of the resin film 15. The second external electrode 19 is formed in a substantially rectangular shape in plan view at the other end of the substrate 2. The second external electrode 19 is electrically connected to the second pad portion 10 (second wiring film 5) in the second pad opening 17. The second external electrode 19 is formed so as to protrude from the resin film 15, and has a covering portion 19 a drawn on the resin film 15 so as to cover a part of the resin film 15.

つまり、第１外部電極１８および第２外部電極１９は、可溶体７を挟み込むように対向して配置されている。そして、可溶体７は、第１外部電極１８および第２外部電極１９の対向方向に延びるように形成されている。可溶体７の短手方向に関して、可溶体７の幅Ｗ_３は、第１外部電極１８の幅および第２外部電極１９の幅よりも小さく形成されている。第１外部電極１８および第２外部電極１９は、たとえば、Ｎｉ膜と、Ｎｉ膜上に形成されたＰｄ膜と、Ｐｄ膜上に形成されたＡｕ膜とを有するＮｉ／Ｐｄ／Ａｕ積層膜であってもよい。 That is, the first external electrode 18 and the second external electrode 19 are arranged to face each other so as to sandwich the fusible body 7. The fusible body 7 is formed so as to extend in the opposing direction of the first external electrode 18 and the second external electrode 19. With respect to the short direction of the fusible body 7, the width W ₃ of the fusible body 7 is formed smaller than the width of the first external electrode 18 and the width of the second external electrode 19. The first external electrode 18 and the second external electrode 19 are, for example, a Ni / Pd / Au laminated film having a Ni film, a Pd film formed on the Ni film, and an Au film formed on the Pd film. There may be.

図１〜図４を参照して、樹脂膜１５は、第１配線膜４（第１外部電極１８）および第２配線膜５（第２外部電極１９）の対向方向中間部に、本発明の開口の一例としての可溶体用開口２０を有している。可溶体用開口２０は、少なくとも可溶体７の上方に形成されている。より具体的には、可溶体用開口２０は、第１パッシベーション膜１４における少なくとも可溶体７上の部分を露出させるように形成されている。可溶体用開口２０は、平面視略長方形状に形成されており、可溶体７の平面面積よりも大きい平面面積を有している。可溶体用開口２０は、平面視において、可溶体７の周縁を取り囲んでいる。可溶体用開口２０の短手方向の幅Ｗ_５は、たとえば０．０６ｍｍ〜０．４ｍｍである。可溶体用開口２０の長手方向の幅Ｗ_６は、たとえば０．１４ｍｍ〜０．７ｍｍである。 1 to 4, the resin film 15 is formed on the intermediate portion in the opposing direction of the first wiring film 4 (first external electrode 18) and the second wiring film 5 (second external electrode 19). It has a fusible body opening 20 as an example of the opening. The soluble body opening 20 is formed at least above the soluble body 7. More specifically, the soluble body opening 20 is formed so as to expose at least a portion of the first passivation film 14 on the soluble body 7. The fusible body opening 20 is formed in a substantially rectangular shape in plan view, and has a plane area larger than the plane area of the fusible body 7. The fusible body opening 20 surrounds the periphery of the fusible body 7 in plan view. Width _{W 5} of the lateral direction of the fusible element opening 20 is, for example, 0.06Mm～0.4Mm. Longitudinal width _{W 6} of the fuse element opening 20 is, for example, 0.14Mm～0.7Mm.

この構成において、可溶体用開口２０は、第１配線膜４の少なくとも一部および第２配線膜５の少なくとも一部の上方に形成されている。つまり、可溶体用開口２０は、第１パッシベーション膜１４における第１配線膜４の少なくとも一部および第２配線膜５の少なくとも一部を露出させている。より具体的には、可溶体用開口２０は、第１パッシベーション膜１４における第１接続部９の他端部９ｂ上の一部および第２接続部１１の他端部１１ｂ上の一部を露出させている。なお、本実施形態では、平面視略長方形状の可溶体用開口２０が形成された例を示しているが、可溶体用開口２０は、平面視円形状、平面視多角形状等であってもよい。図５を参照して、樹脂膜１５は、第１パッシベーション膜１４における標印膜１３の上方の部分全域を被覆している。 In this configuration, the fusible body opening 20 is formed above at least a part of the first wiring film 4 and at least a part of the second wiring film 5. That is, the fusible body opening 20 exposes at least part of the first wiring film 4 and at least part of the second wiring film 5 in the first passivation film 14. More specifically, the fusible body opening 20 exposes a part on the other end part 9 b of the first connection part 9 and a part on the other end part 11 b of the second connection part 11 in the first passivation film 14. I am letting. In the present embodiment, an example in which the fusible body opening 20 having a substantially rectangular shape in plan view is formed, but the fusible body opening 20 may have a circular shape in plan view, a polygonal shape in plan view, or the like. Good. Referring to FIG. 5, the resin film 15 covers the entire portion of the first passivation film 14 above the marking film 13.

図３および図４に示すように、基板２の４つの側面２ｃには、当該側面２ｃを被覆するように第２パッシベーション膜２１が形成されている（図１では図示せず）。第２パッシベーション膜２１は、たとえば、窒化膜であってもよい。
図６は、図１に示すチップヒューズ１の電気的構成を示す回路図である。図６に示すように、可溶体７の一端部７ａは第１配線膜４を介して第１外部電極１８に接続され、可溶体７の他端部７ｂは第２配線膜５を介して第２外部電極１９に接続されている。これにより、１つのヒューズが形成されている。 As shown in FIGS. 3 and 4, the second passivation film 21 is formed on the four side surfaces 2 c of the substrate 2 so as to cover the side surfaces 2 c (not shown in FIG. 1). The second passivation film 21 may be a nitride film, for example.
FIG. 6 is a circuit diagram showing an electrical configuration of the chip fuse 1 shown in FIG. As shown in FIG. 6, one end 7 a of the fusible body 7 is connected to the first external electrode 18 via the first wiring film 4, and the other end 7 b of the fusible body 7 is connected to the first external electrode 18 via the second wiring film 5. 2 It is connected to the external electrode 19. Thereby, one fuse is formed.

図７は、図１に示すチップヒューズ１の製造工程の一例を示す工程図である。図８は、図７の製造工程に適用されるベース基板３１の模式的な平面図である。図９〜図１７は、図１に示すチップヒューズ１の一製造工程を示す断面図である。なお、図９〜図１７は、図８に示すA-A線に沿う断面図に対応している。
まず、図８に示すように、基板２の元基板としてのベース基板３１が用意される（ステップＳ１）。ベース基板３１の表面３１ａは、基板２の素子形成面２ａに対応しており、ベース基板３１の裏面３１ｂは、基板２の裏面２ｂに対応している。ベース基板３１の表面３１ａには、チップヒューズ１が形成されるチップ領域３２が、行列状に複数設定されている。互いに隣り合うチップ領域３２の間には、境界領域３３が設定されている。境界領域３３は、略一定の幅を有する帯状の領域であり、直交する２方向に延びて格子状に形成されている。 FIG. 7 is a process diagram showing an example of a manufacturing process of the chip fuse 1 shown in FIG. FIG. 8 is a schematic plan view of the base substrate 31 applied to the manufacturing process of FIG. 9 to 17 are sectional views showing one manufacturing process of the chip fuse 1 shown in FIG. 9 to 17 correspond to cross-sectional views along the line AA shown in FIG.
First, as shown in FIG. 8, a base substrate 31 as a base substrate of the substrate 2 is prepared (step S1). The front surface 31 a of the base substrate 31 corresponds to the element forming surface 2 a of the substrate 2, and the back surface 31 b of the base substrate 31 corresponds to the back surface 2 b of the substrate 2. On the surface 31a of the base substrate 31, a plurality of chip regions 32 where the chip fuses 1 are formed are set in a matrix. A boundary region 33 is set between adjacent chip regions 32. The boundary region 33 is a belt-like region having a substantially constant width, and extends in two orthogonal directions and is formed in a lattice shape.

次に、図９に示すように、ベース基板３１の表面３１ａに表面絶縁膜３が形成される（ステップＳ２）。次に、図１０に示すように、たとえばスパッタ法により、配線膜４５（第１配線膜４、第２配線膜５、可溶体７および標印膜１３）を形成するための金属膜３４が表面絶縁膜３の全体を被覆するように形成される（ステップＳ３）。金属膜３４の金属材料は、たとえばアルミニウムであってもよい。次に、図１１に示すように、フォトリソグラフィおよびエッチングにより、金属膜３４がパターニングされる（ステップＳ４）。これにより、配線膜４５が形成される。 Next, as shown in FIG. 9, the surface insulating film 3 is formed on the surface 31a of the base substrate 31 (step S2). Next, as shown in FIG. 10, the metal film 34 for forming the wiring film 45 (the first wiring film 4, the second wiring film 5, the fusible body 7, and the marking film 13) is formed on the surface by, for example, sputtering. The insulating film 3 is formed so as to cover the whole (step S3). The metal material of the metal film 34 may be aluminum, for example. Next, as shown in FIG. 11, the metal film 34 is patterned by photolithography and etching (step S4). Thereby, the wiring film 45 is formed.

次に、図１２に示すように、たとえばＣＶＤ法により、窒化膜またはＵＳＧ膜からなる絶縁膜３５が表面絶縁膜３の全体を被覆するように形成される（ステップＳ５）。絶縁膜３５としてＵＳＧ膜が形成される場合、成膜後、ＵＳＧ膜の表面が平坦化される。これにより、絶縁膜３５が第１パッシベーション膜１４として形成される。次に、図１３に示すように、第１パッシベーション膜１４上に、感光性ポリイミド３６が塗布される（ステップＳ６）。次に、第１パッド開口１６、第２パッド開口１７および可溶体用開口２０に対応するパターンで感光性ポリイミド３６が露光された後、現像される（ステップＳ７）。これにより、可溶体用開口２０を有する樹脂膜１５が形成される。その後、必要に応じて、樹脂膜１５をキュアするための熱処理を実行してもよい。 Next, as shown in FIG. 12, an insulating film 35 made of a nitride film or USG film is formed so as to cover the entire surface insulating film 3 by, eg, CVD (step S5). When a USG film is formed as the insulating film 35, the surface of the USG film is planarized after the film formation. Thereby, the insulating film 35 is formed as the first passivation film 14. Next, as shown in FIG. 13, a photosensitive polyimide 36 is applied on the first passivation film 14 (step S6). Next, the photosensitive polyimide 36 is exposed in a pattern corresponding to the first pad opening 16, the second pad opening 17, and the fusible body opening 20, and then developed (step S7). Thereby, the resin film 15 having the fusible body opening 20 is formed. Thereafter, heat treatment for curing the resin film 15 may be performed as necessary.

次に、図１４に示すように、可溶体用開口２０を被覆するレジストマスク３７が樹脂膜１５上に形成される（ステップＳ８）。次に、第１パッシベーション膜１４の不要な部分がドライエッチングによって除去される（ステップＳ９）。これにより、第１パッド開口１６および第２パッド開口１７が形成される。その後、可溶体用開口２０を被覆するレジストマスク３７が除去される。 Next, as shown in FIG. 14, a resist mask 37 that covers the fusible body opening 20 is formed on the resin film 15 (step S8). Next, unnecessary portions of the first passivation film 14 are removed by dry etching (step S9). Thereby, the first pad opening 16 and the second pad opening 17 are formed. Thereafter, the resist mask 37 covering the fusible element opening 20 is removed.

次に、図１５に示すように、たとえば無電界めっきによって、第１パッド開口１６および第２パッド開口１７に、Ｎｉ、ＰｄおよびＡｕが順にめっき成長される（ステップＳ１０）。これにより、第１外部電極１８および第２外部電極１９が形成される。
次に、図１６に示すように、境界領域３３（図８参照）に整合する格子状の開口を有するレジストマスク（図示せず）が樹脂膜１５上に形成される（ステップＳ１１）。このレジストマスクを介してプラズマエッチングが行われ、樹脂膜１５、第１パッシベーション膜１４、表面絶縁膜３、ベース基板３１が所定の深さまで除去される。これにより、境界領域３３に沿って、切断用の溝３８（スクライブ溝）が形成される。溝３８が形成された後、レジストマスクが除去される。 Next, as shown in FIG. 15, Ni, Pd, and Au are sequentially grown on the first pad opening 16 and the second pad opening 17 by, for example, electroless plating (step S10). Thereby, the first external electrode 18 and the second external electrode 19 are formed.
Next, as shown in FIG. 16, a resist mask (not shown) having a grid-like opening that matches the boundary region 33 (see FIG. 8) is formed on the resin film 15 (step S11). Plasma etching is performed through the resist mask, and the resin film 15, the first passivation film 14, the surface insulating film 3, and the base substrate 31 are removed to a predetermined depth. As a result, a cutting groove 38 (scribe groove) is formed along the boundary region 33. After the trench 38 is formed, the resist mask is removed.

次に、図１７に示すように、たとえばＣＶＤ法によって、溝３８の内面（側部および底部）を含むベース基板３１の全域に、窒化膜３９が形成される（ステップＳ１２）。次に、基板２の側面に対応する部分が窒化膜３９に覆われるように、窒化膜３９が選択的にエッチングされる。これにより、窒化膜３９が基板２の側面２ｃを被覆する第２パッシベーション膜２１として形成される。次に、ベース基板３１が裏面３１ｂから研磨される（ステップＳ１３）。ベース基板３１の裏面３１ｂは、溝３８の底部に到達するまで研磨される。これにより、複数のチップ領域３２が、個々のチップヒューズ１となる。このようにして、ベース基板３１から複数のチップヒューズ１の個片が切り出される。 Next, as shown in FIG. 17, a nitride film 39 is formed over the entire region of the base substrate 31 including the inner surface (side portion and bottom portion) of the groove 38 by, eg, CVD (step S12). Next, the nitride film 39 is selectively etched so that a portion corresponding to the side surface of the substrate 2 is covered with the nitride film 39. Thereby, the nitride film 39 is formed as the second passivation film 21 that covers the side surface 2 c of the substrate 2. Next, the base substrate 31 is polished from the back surface 31b (step S13). The back surface 31 b of the base substrate 31 is polished until it reaches the bottom of the groove 38. As a result, the plurality of chip regions 32 become individual chip fuses 1. In this way, individual pieces of the chip fuses 1 are cut out from the base substrate 31.

以上、本実施形態によれば、第１配線膜４および第２配線膜５に定格以上の電流（本実施形態では、４．０Ａ以上の電流）が流れると、第１配線膜４および第２配線膜５の間に配置された可溶体７がジュール熱によって溶断し、第１配線膜４および第２配線膜５間の電流経路が開放（遮断）される。本実施形態によれば、可溶体７の平面面積よりも大きい平面面積の可溶体用開口２０が形成されているので、可溶体７が溶断した部分に樹脂膜１５が入り込んで、第１配線膜４および第２配線膜５の間に電流経路が再度形成されるのを効果的に抑制できる。その結果、遮断性能を効果的に向上できるチップヒューズ１を提供できる。 As described above, according to the present embodiment, when a current exceeding the rating (current of 4.0 A or more in the present embodiment) flows through the first wiring film 4 and the second wiring film 5, the first wiring film 4 and the second wiring film 4. The fusible body 7 disposed between the wiring films 5 is melted by Joule heat, and the current path between the first wiring film 4 and the second wiring film 5 is opened (cut off). According to the present embodiment, since the fusible body opening 20 having a plane area larger than the plane area of the fusible body 7 is formed, the resin film 15 enters the portion where the fusible body 7 is melted, and the first wiring film It is possible to effectively prevent the current path from being formed again between 4 and the second wiring film 5. As a result, it is possible to provide the chip fuse 1 that can effectively improve the breaking performance.

ここで、樹脂膜１５の表面上に標印を形成するための領域を設定する場合について考える。この場合、たとえば標印を形成する部分を平坦に形成しなければならない等、樹脂膜１５の構成の自由度が制限される。本実施形態によれば、基板２と第１パッシベーション膜１４との間に標印膜１３を形成しているので、標印膜１３に起因する樹脂膜１５の構成の制限をなくすことができる。これにより、樹脂膜１５に可溶体用開口２０を良好に形成できる。 Here, consider a case where an area for forming a mark is set on the surface of the resin film 15. In this case, the degree of freedom in the configuration of the resin film 15 is limited, for example, the portion where the mark is to be formed must be formed flat. According to this embodiment, since the marking film 13 is formed between the substrate 2 and the first passivation film 14, it is possible to eliminate the restriction on the configuration of the resin film 15 caused by the marking film 13. Thereby, the soluble body opening 20 can be satisfactorily formed in the resin film 15.

しかも、本実施形態によれば、配線膜４５を利用して標印膜１３を形成できるので、標印膜１３を形成する装置と、配線膜４５を形成する装置とを共通化できる。これにより、標印形成専用の装置、たとえばレーザ印刷の標印形成装置やオフセット印刷の標印形成装置等が不要となる。その結果、標印形成専用の装置のための設備投資が不要になるので、チップヒューズ１の製造コストを効果的に低減できる。とりわけ、レーザ印刷ではレーザ加工に伴う樹脂膜１５のダメージや発塵等によるチップヒューズの歩留り低下が懸念されるが、本実施形態の構成によれば、これらの問題を回避できるので、チップヒューズ１の信頼性を向上できる。 In addition, according to the present embodiment, the marking film 13 can be formed using the wiring film 45, so that the apparatus for forming the marking film 13 and the apparatus for forming the wiring film 45 can be shared. This eliminates the need for a mark-dedicated device, such as a laser-printed mark-forming device or an offset-printed mark-forming device. As a result, capital investment for a device dedicated to mark formation is not required, and the manufacturing cost of the chip fuse 1 can be effectively reduced. In particular, in laser printing, there is a concern that the yield of chip fuses may be reduced due to damage to the resin film 15 or dust generation associated with laser processing. Can improve the reliability.

また、本実施形態によれば、基板２と第１パッシベーション膜１４との間に標印膜１３を形成できる。これにより、樹脂膜１５の構成の制限受けずに標印膜１３を良好に形成できる。また、第１パッシベーション膜１４によって標印膜１３を保護できるので、標印膜１３の一部が剥がれたり、擦れたりすることによって発生する標印膜１３のダメージを効果的に抑制できる。その結果、第１パッシベーション膜１４を介して標印膜１３を良好に確認できる。 Further, according to the present embodiment, the marking film 13 can be formed between the substrate 2 and the first passivation film 14. Thereby, the marking film 13 can be satisfactorily formed without being restricted by the configuration of the resin film 15. In addition, since the marking film 13 can be protected by the first passivation film 14, damage to the marking film 13 that occurs when a part of the marking film 13 is peeled off or rubbed can be effectively suppressed. As a result, the marking film 13 can be satisfactorily confirmed through the first passivation film 14.

また、本実施形態によれば、第１配線膜４および第２配線膜５に対して比較的幅狭の可溶体７が形成されるので、第１配線膜４および第２配線膜５の間に可溶体７が配置されない領域、より具体的には、可溶体７、第１配線膜４および第２配線膜５により区画される領域が形成される。この可溶体７が配置されない領域に標印膜１３を配置することにより基板２上のスペースを有効活用できるので、チップヒューズの大型化を効果的に抑制または防止できる。 Further, according to the present embodiment, a relatively narrow fusible body 7 is formed with respect to the first wiring film 4 and the second wiring film 5, and therefore, between the first wiring film 4 and the second wiring film 5. A region where the fusible body 7 is not disposed, more specifically, a region partitioned by the fusible body 7, the first wiring film 4 and the second wiring film 5 is formed. Since the space on the substrate 2 can be effectively utilized by disposing the marking film 13 in the region where the fusible body 7 is not disposed, the increase in size of the chip fuse can be effectively suppressed or prevented.

図１８は、本発明の第２実施形態に係るチップヒューズ４１の断面図である。図１８は、前述の図５に対応する断面図である。チップヒューズ４１が前述のチップヒューズ１と異なる点は、樹脂膜１５が、第１配線膜４（第１外部電極１８）および第２配線膜５（第２外部電極１９）の対向方向中間部に、標印膜用開口４２を有している点である。その他の点は、前述のチップヒューズ１と同一である。図１８において、図５に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。 FIG. 18 is a cross-sectional view of a chip fuse 41 according to the second embodiment of the present invention. 18 is a cross-sectional view corresponding to FIG. 5 described above. The difference between the chip fuse 41 and the above-described chip fuse 1 is that the resin film 15 is located in an intermediate portion between the first wiring film 4 (first external electrode 18) and the second wiring film 5 (second external electrode 19) in the facing direction. , A mark film opening 42 is provided. Other points are the same as the above-described chip fuse 1. 18, parts corresponding to those shown in FIG. 5 are given the same reference numerals, and descriptions thereof are omitted.

樹脂膜１５の標印膜用開口４２は、たとえば平面視略長方形状に形成されており、少なくとも標印膜１３の上方を露出させるように形成されている。標印膜用開口４２は、標印膜１３よりも大きい平面面積で標印膜１３が形成された領域を取り囲んでいる。つまり、標印膜用開口４２は、標印膜１３よりも大きい平面面積で第１パッシベーション膜１４における標印膜１３上の部分を露出させている。このような構成の場合、標印膜１３は、透明の第１パッシベーション膜１４を介して確認できるので、樹脂膜１５は、必ずしも透明である必要はない。なお、本実施形態では、標印膜用開口４２が平面視略長方形状である例について説明したが、標印膜用開口４２は、平面視円形状、平面視多角形状等であってもよい。また、標印膜用開口４２は、可溶体用開口２０と一体的に連なるように形成されていてもよい。 The mark film opening 42 of the resin film 15 is formed, for example, in a substantially rectangular shape in plan view, and is formed so as to expose at least the upper part of the mark film 13. The mark film opening 42 surrounds a region where the mark film 13 is formed with a larger planar area than the mark film 13. That is, the mark film opening 42 exposes a portion of the first passivation film 14 on the mark film 13 with a larger planar area than the mark film 13. In the case of such a configuration, the marking film 13 can be confirmed through the transparent first passivation film 14, and therefore the resin film 15 does not necessarily have to be transparent. In this embodiment, the example in which the marking film opening 42 has a substantially rectangular shape in plan view has been described. However, the marking film opening 42 may have a circular shape in plan view, a polygonal shape in plan view, or the like. . The marking film opening 42 may be formed so as to be continuous with the fusible body opening 20.

このような構成によっても、前述の第１実施形態において述べた効果と同様の効果を奏することができる。また、樹脂膜１５が、標印膜１３の上方に標印膜用開口４２を有しているので、当該標印膜用開口４２を介して標印膜１３を良好に確認できる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。 Even with such a configuration, the same effects as described in the first embodiment can be obtained. Further, since the resin film 15 has the marking film opening 42 above the marking film 13, the marking film 13 can be satisfactorily confirmed through the marking film opening 42.
As mentioned above, although embodiment of this invention was described, this invention can also be implemented with another form.

たとえば、前述の各実施形態では、１つの可溶体７が基板２上に形成される例について説明したが、複数の可溶体７が基板２上に形成されてもよい。また、前述の実施形態では、１つの情報を有する１つの標印膜１３が基板２上に設定される例について説明したが、互いに異なる情報を有する複数の標印膜１３が基板２上に配置されてもよい。この場合、複数の標印膜１３は、可溶体７、第１配線膜４の第１張出し部４ａ，４ｂおよび第２配線膜５の第２張出し部５ａ，５ｂにより区画される各領域内に配置されてもよい。 For example, in each of the above-described embodiments, an example in which one soluble body 7 is formed on the substrate 2 has been described, but a plurality of soluble bodies 7 may be formed on the substrate 2. In the above-described embodiment, the example in which one marking film 13 having one information is set on the substrate 2 has been described. However, a plurality of marking films 13 having different information are arranged on the substrate 2. May be. In this case, the plurality of marking films 13 are in each region defined by the soluble body 7, the first overhanging portions 4 a and 4 b of the first wiring film 4, and the second overhanging portions 5 a and 5 b of the second wiring film 5. It may be arranged.

また、前述の各実施形態では、配線膜４５が標印膜１３を含む例について説明したが、
標印膜１３は、配線膜４５とは別体、つまり配線膜４５とは異なる材料で表面絶縁膜３（基板２）上に形成された金属膜または絶縁膜であってもよい。さらに、標印膜１３が配線膜４５とは別体の場合、レーザ印刷により形成された標印またはオフセット印刷により形成された標印を表面絶縁膜３上に形成してもよい。この構成によれば、透明の表面絶縁膜３により標印を保護でき、かつ、標印を良好に確認できる。 In each of the above-described embodiments, the example in which the wiring film 45 includes the mark film 13 has been described.
The mark film 13 may be a metal film or an insulating film formed on the surface insulating film 3 (substrate 2) using a material different from the wiring film 45, that is, a material different from the wiring film 45. Further, when the marking film 13 is separate from the wiring film 45, a marking formed by laser printing or a marking formed by offset printing may be formed on the surface insulating film 3. According to this configuration, the mark can be protected by the transparent surface insulating film 3, and the mark can be confirmed well.

また、前述の各実施形態では、第１配線膜４（第１外部電極１８）と第２配線膜５（第２外部電極１９）との間に可溶体７と標印膜１３とが配置された例について説明した。しかし、標印膜１３は、可溶体７以外の素子、たとえば抵抗やコンデンサ等にも組み合わせることができる。この場合、図１９〜図２０に示す構成を採用してもよい。
図１９は、本発明の標印膜１３が適用された一の例に係るチップ部品５１を示す平面図である。図２０は、図１９に示すXX-XX線に沿う断面図である。図２１は、図１９に示すXXI-XXI線に沿う断面図である。図１９〜図２１において、図１〜図１８に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。 In each of the above-described embodiments, the fusible body 7 and the marking film 13 are disposed between the first wiring film 4 (first external electrode 18) and the second wiring film 5 (second external electrode 19). An example was described. However, the marking film 13 can be combined with elements other than the fusible body 7, such as resistors and capacitors. In this case, you may employ | adopt the structure shown in FIGS.
FIG. 19 is a plan view showing a chip component 51 according to an example to which the marking film 13 of the present invention is applied. 20 is a cross-sectional view taken along line XX-XX shown in FIG. 21 is a cross-sectional view taken along line XXI-XXI shown in FIG. 19 to FIG. 21, parts corresponding to those shown in FIG. 1 to FIG.

図１９に示すように、チップ部品５１は、第１配線膜４の第１パッド部８（第１外部電極１８）と第２配線膜５の第２パッド部１０（第２外部電極１９）との間に、抵抗５２が形成された抵抗形成領域５３と、コンデンサ５４が形成されたコンデンサ形成領域５５と、標印膜１３とを含む。抵抗形成領域５３、コンデンサ形成領域５５、標印膜１３（標印膜形成領域）は、第１配線膜４（第１外部電極１８）と第２配線膜５（第２外部電極１９）とが対向する方向に直交する方向に沿って互いに間隔を空けて配置されている。標印膜１３は、「ＲＣ」の文字に形成されており、当該チップ部品５１が抵抗５２およびコンデンサ５４を含むことを表している。 As shown in FIG. 19, the chip component 51 includes a first pad portion 8 (first external electrode 18) of the first wiring film 4 and a second pad portion 10 (second external electrode 19) of the second wiring film 5. The resistor forming region 53 in which the resistor 52 is formed, the capacitor forming region 55 in which the capacitor 54 is formed, and the marking film 13 are included. The resistance forming region 53, the capacitor forming region 55, and the marking film 13 (marking film forming region) include the first wiring film 4 (first external electrode 18) and the second wiring film 5 (second external electrode 19). It arrange | positions at intervals along the direction orthogonal to the direction which opposes. The marking film 13 is formed with the letters “RC”, and indicates that the chip component 51 includes a resistor 52 and a capacitor 54.

図２０を参照して、抵抗形成領域５３には、第１配線膜４の第１パッド部８および第２配線膜５の第２パッド部１０に電気的に接続された抵抗膜５６が形成されている。抵抗膜５６は、表面絶縁膜３上に形成されている。抵抗膜５６は、第１配線膜４および第２配線膜５の金属材料（アルミニウム）の抵抗率ρ_Ａｌよりも大きい抵抗率ρ_Ｍを有する金属膜からなる。抵抗膜５６は、たとえば、チタン膜や窒化チタン膜等であってもよい。この抵抗膜５６により抵抗５２が形成されている。 Referring to FIG. 20, resistance film 56 electrically connected to first pad portion 8 of first wiring film 4 and second pad portion 10 of second wiring film 5 is formed in resistance forming region 53. ing. The resistance film 56 is formed on the surface insulating film 3. The resistance film 56 is made of a metal film having a resistivity ρ _M larger than the resistivity ρ _Al of the metal material (aluminum) of the first wiring film 4 and the second wiring film 5. The resistance film 56 may be, for example, a titanium film or a titanium nitride film. The resistance film 56 forms a resistor 52.

図２１を参照して、コンデンサ形成領域５５には、第１電極膜５７と、第１電極膜５７上に形成された第２電極膜５８と、第１電極膜５７と第２電極膜５８との間に介在する誘電体膜５９とが形成されている。第１電極膜５７は、第１配線膜４の第１パッド部８（第１外部電極１８）に電気的に接続されている。第１電極膜５７は、第２配線膜５（第２外部電極１９）から間隔を空けて形成されている。一方、第２電極膜５８は、第２配線膜５の第２パッド部１０（第２外部電極１９）に電気的に接続されている。第２電極膜５８は、第１配線膜４（第１外部電極１８）から間隔を空けて形成されている。これら第１電極膜５７、第２電極膜５８および誘電体膜５９によりコンデンサ５４が形成されている。 Referring to FIG. 21, capacitor forming region 55 includes first electrode film 57, second electrode film 58 formed on first electrode film 57, first electrode film 57, second electrode film 58, and the like. And a dielectric film 59 interposed therebetween. The first electrode film 57 is electrically connected to the first pad portion 8 (first external electrode 18) of the first wiring film 4. The first electrode film 57 is formed at a distance from the second wiring film 5 (second external electrode 19). On the other hand, the second electrode film 58 is electrically connected to the second pad portion 10 (second external electrode 19) of the second wiring film 5. The second electrode film 58 is formed at a distance from the first wiring film 4 (first external electrode 18). A capacitor 54 is formed by the first electrode film 57, the second electrode film 58 and the dielectric film 59.

この例では、一つの基板２に抵抗形成領域５３とコンデンサ形成領域５５とが設けられた例について説明したが、むろん、いずれか一方のみを形成するようにしてもよい。このような構成によっても、基板２と第１パッシベーション膜１４との間に標印膜１３を形成できるので、前述の第１実施形態および第２実施形態において述べた標印膜１３の効果と同様の効果を奏することができる。 In this example, the example in which the resistance forming region 53 and the capacitor forming region 55 are provided on one substrate 2 has been described, but it is also possible to form only one of them. Even with such a configuration, the marking film 13 can be formed between the substrate 2 and the first passivation film 14, so that the effect of the marking film 13 described in the first and second embodiments is the same. The effect of can be produced.

また、前述の各実施形態において、基板２は、絶縁性基板であってもよいし、シリコン基板（半導体基板）であってもよい。
前述のチップヒューズ１，４１および／またはチップ部品５１，６０は、たとえば、電源回路用、高周波回路用、デジタル回路用等の素子として、電子機器等に組み込むことができる。この場合、電子機器は、チップヒューズ１，４１および／またはチップ部品５１，６０が実装された回路アセンブリを収容した筐体を含む。 In each of the above-described embodiments, the substrate 2 may be an insulating substrate or a silicon substrate (semiconductor substrate).
The above-described chip fuses 1 and 41 and / or chip components 51 and 60 can be incorporated in an electronic device or the like as an element for a power supply circuit, a high-frequency circuit, a digital circuit, or the like. In this case, the electronic device includes a housing that houses a circuit assembly on which the chip fuses 1 and 41 and / or the chip components 51 and 60 are mounted.

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。たとえば、図１９〜図２１から、以下のような発明が抽出されてもよい。
項１．基板と、前記基板上に互いに間隔を空けて形成された第１外部電極および第２外部電極と、前記第１外部電極および前記第２外部電極の間に形成された素子形成領域と、前記素子形成領域外の前記基板上に形成された金属膜または絶縁膜からなる標印膜を含む標印膜形成領域と、少なくとも前記標印膜形成領域を被覆する透明絶縁膜とを含む、チップ部品。 In addition, various design changes can be made within the scope of matters described in the claims. For example, the following inventions may be extracted from FIGS.
Item 1. A substrate, a first external electrode and a second external electrode formed on the substrate at an interval, an element formation region formed between the first external electrode and the second external electrode, and the element A chip component comprising a marking film forming region including a marking film made of a metal film or an insulating film formed on the substrate outside the forming region, and a transparent insulating film covering at least the marking film forming region.

項２．前記素子形成領域には、前記第１外部電極および前記第２外部電極に電気的に接続されるように、ヒューズ、抵抗およびコンデンサを含む群から選択される１つまたは複数の素子が形成されている、項１に記載のチップ部品。 Item 2. In the element formation region, one or more elements selected from a group including a fuse, a resistor, and a capacitor are formed so as to be electrically connected to the first external electrode and the second external electrode. Item 2. The chip component according to Item 1.

１チップヒューズ
２基板
３表面絶縁膜
４第１配線膜
５第２配線膜
７可溶体
１３標印膜
１５樹脂膜
１８第１外部電極
１９第２外部電極
２０可溶体用開口
４１チップヒューズ
４２標印膜用開口
４５配線膜 DESCRIPTION OF SYMBOLS 1 Chip fuse 2 Board | substrate 3 Surface insulating film 4 1st wiring film 5 2nd wiring film 7 Soluble body 13 Marking film 15 Resin film 18 1st external electrode 19 2nd external electrode 20 Soluble body opening 41 Chip fuse 42 Marking Film opening 45 Wiring film

Claims

A substrate,
A wiring film that is formed on the substrate and includes a soluble material that is melted by a predetermined amount of heat;
An external electrode electrically connected to the wiring film and externally connecting the fusible body;
A chip fuse including a resin film formed on the substrate so as to cover the wiring film and having an opening above at least the fusible body.

The chip fuse according to claim 1, wherein a planar area of the opening is larger than a planar area of the fusible body.

The external electrode includes a first external electrode and a second external electrode arranged to face each other so as to sandwich the fusible body,
The fusible body extends in the opposing direction of the first external electrode and the second external electrode, and has a shorter width than the width of the first external electrode and the width of the second external electrode. The chip fuse according to claim 1, wherein the chip fuse is formed small.

The wiring film includes a first wiring film and a second wiring film disposed to face each other so as to sandwich the fusible body,
The first wiring film is formed so that the width gradually decreases toward the fusible body,
The chip fuse according to any one of claims 1 to 3, wherein the second wiring film is formed so that the width gradually decreases toward the fusible body.

The chip fuse according to claim 1, wherein the wiring film further includes a marking film disposed at a distance from the fusible body.

The chip fuse according to claim 5, wherein the resin film covers the marking film.

The chip fuse according to claim 5, wherein the resin film has an opening above the marking film.

The wiring film includes a first wiring film and a second wiring film disposed so as to be opposed to each other,
The marking film is arranged in a direction perpendicular to the facing direction of the first wiring film and the second wiring film so that at least a part thereof is located between the first wiring film and the second wiring film. The chip fuse as described in any one of Claims 5-7 arrange | positioned along with the fusible body.

The wiring films are arranged to face each other so as to sandwich the fusible body, and the first wiring film and the second wiring projecting so as to face each other along one of the orthogonal directions to the fusible body. Including wiring film,
The said marking film is arrange | positioned on the said board | substrate so that at least one part may be located in the area | region divided by the said soluble body, the said 1st wiring film, and the said 2nd wiring film. 8. The chip fuse according to any one of 7 above.

The fusible body extends in the opposing direction of the first wiring film and the second wiring film, and has a shorter width than the width of the first wiring film and the width of the second wiring film. The chip fuse according to claim 8 or 9, wherein the chip fuse is formed small.

The first wiring film is formed so that the width gradually decreases toward the fusible body,
The chip fuse according to any one of claims 8 to 10, wherein the second wiring film is formed so that the width gradually decreases toward the fusible body.

The wiring film includes one or more metal materials selected from the group including Al (aluminum), Cu (copper), AlSiCu (aluminum-silicon-copper) alloy, and AuSi (gold-silicon) alloy. Item 12. The chip fuse according to any one of Items 1 to 11.

The chip fuse according to claim 1, wherein the resin film includes polyimide.

The chip fuse of claim 13, wherein the polyimide contains carbon.

A substrate,
A wiring film that is formed on the substrate and includes a fusible body that is melted by a predetermined amount of heat, and a marking film that is formed at a distance from the fusible body,
A chip fuse including an external electrode electrically connected to the wiring film and externally connecting the fusible body.

The chip fuse according to claim 15, further comprising: a resin film formed on the substrate so as to cover the wiring film and having an opening above at least the fusible body.