[go: up one dir, main page]

JP2016114780A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2016114780A
JP2016114780A JP2014253263A JP2014253263A JP2016114780A JP 2016114780 A JP2016114780 A JP 2016114780A JP 2014253263 A JP2014253263 A JP 2014253263A JP 2014253263 A JP2014253263 A JP 2014253263A JP 2016114780 A JP2016114780 A JP 2016114780A
Authority
JP
Japan
Prior art keywords
signal line
display device
subpixel
line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014253263A
Other languages
English (en)
Other versions
JP2016114780A5 (ja
Inventor
光隆 沖田
Mitsutaka Okita
光隆 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2014253263A priority Critical patent/JP2016114780A/ja
Priority to US14/956,970 priority patent/US10068928B2/en
Publication of JP2016114780A publication Critical patent/JP2016114780A/ja
Publication of JP2016114780A5 publication Critical patent/JP2016114780A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52RGB geometrical arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】高い開口率を有するRGBW方式の表示装置を提供する。【解決手段】表示装置は、第1の方向Xに延在する走査線GL2と、第2の方向Yに延在する第1、第2および第3の信号線SL1,SL2,SL3と、走査線GL2および第1の信号線SL1に接続される第1の副画素PE1と、走査線GL2および第2の信号線SL2に接続される第2の副画素PE2と、走査線GL2および第3の信号線SL3に接続される第3の副画素PE3と、を備える。第1の副画素PE1と第3の副画素PE3との間に配置される第2の信号線SL2は第3の信号線SL3と平面視で重なるように異なる層で形成される。【選択図】図7

Description

本開示は表示装置に関し、例えばRGBW方式の表示装置に適用可能である。
液晶表示装置における白表示輝度は、バックライトの輝度と液晶の透過率によって決定される。バックライトの輝度を向上することは、消費電力が増加することにつながるために、できれば、液晶の透過率を向上させることが望ましい。液晶の透過率を実質的に向上させて、白輝度を高め、白ピーク表示を実現する方法として、例えば、特開2007−010753号公報に記載されているように、赤、緑、青の3原色以外に、白色の画素も用いて、消費電力を増やすことなく、透過率特性の向上を実現しようとしている例がある。すなわち、表示装置は、赤、緑、青および白の4つの副画素を持つ画素群で構成されている。
特開2007−010753号公報
本発明者らは、赤の副画素(以下、「R」と略す。)、緑の副画素(以下、「B」と略す。)、青の副画素(以下、「B」と略す。)のうち、Bの半数を白の副画素(以下、「W」と略す。)に置き換えるRGBW方式の表示装置を検討していたところ、以下の問題があることを見出した。
すなわち、RおよびGの開口率がWおよびBの開口率よりも小さくなってしまう。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、表示装置は、第1の方向に延在する走査線と、第2の方向に延在する第1、第2および第3の信号線と、前記走査線および前記第1の信号線に接続される第1の副画素と、前記走査線および前記第2の信号線に接続される第2の副画素と、前記走査線および前記第3の信号線に接続される第3の副画素と、を備える。前記第1の副画素と前記第3の副画素との間に配置される前記第2の信号線は前記第3の信号線と平面視で重なるように異なる層で形成される。
RGBW方式に係る表示装置を説明するための平面図である。 比較例1に係る表示装置を説明するための平面図である。 比較例1に係る表示装置を説明するための断面図である。 比較例1に係る表示装置を説明するための断面図である。 比較例2に係る表示装置を説明するための平面図である。 比較例2に係る表示装置を説明するための平面図である。 実施形態1に係る表示装置を説明するための平面図である。 実施形態1に係る表示装置を説明するための断面図である。 実施形態1に係る表示装置を説明するための断面図である。 変形形態1に係る表示装置を説明するための平面図である。 実施例1に係る表示装置を説明するための平面図である。 実施例1に係る表示装置を説明するための断面図である。 実施例1に係る表示装置を説明するための平面図である。 実施例1に係る表示装置を説明するための断面図である。 実施例1に係る表示装置を説明するための断面図である。 実施形態2に係る表示装置を説明するための平面図である。 実施形態2に係る表示装置を説明するための断面図である。 実施例2に係る表示装置を説明するための平面図である。 実施例2に係る表示装置を説明するための断面図である。 実施形態3に係る表示装置を説明するための平面図である。 実施形態3に係る表示装置を説明するための断面図である。 実施例3に係る表示装置を説明するための平面図である。 実施例3に係る表示装置を説明するための断面図である。
以下に、実施形態、実施例および比較例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
<RGBW方式の画素配列>
まず、本発明者らが検討したRGBW方式(以下、単に「RGBW方式」という)の表示装置の画素配列について図1を用いて説明する。図1はRGBW方式の表示装置の画素配列を示す平面図である。
図1に示すように、RGBW方式の表示装置100Sは、R、GおよびBの副画素で構成される第1の画素と、R、GおよびWで構成される第2の画素と、が存在する。表示装置100SはWの追加によって透過率を向上させるため、Bの副画素数の1/2をWに置き換えている。GおよびRのそれぞれの開口面積は、BおよびWのそれぞれの開口面積の約1/2にしている。第1の画素はY方向にRとGとが隣接配置され、X方向にRおよびGとBとが隣接配置されている。第2の画素はY方向にRとGとが隣接配置され、X方向にRおよびGとWとが隣接配置されている。X方向に第1の画素と第2の画素とが交互に配置され、Y方向に第1の画素と第2の画素とが交互に配置されている。R、G、BおよびWの開口形状はそれぞれY方向の長さがX方向の長さより長い矩形状をしている。
R、G、BおよびWは、それぞれ走査線(ゲート線)および信号線(ソース線)に接続される薄膜トランジスタ(TFT)を備えている。走査線はTFTのゲート電極に接続され、信号線はTFTのソース電極に接続される。なお、信号線をドレイン線ということもあり、ドレイン線に接続されるTFTの電極をドレイン電極という。
走査線GL1と走査線GL2との間に配置された第1の画素のRおよびBは走査線GL2に接続され、Gは走査線GL1に接続される。また、走査線GL1と走査線GL2との間に配置された第2の画素のRおよびWは走査線GL2に接続され、Gの副画素は走査線GL1に接続される。言い換えると、走査線GL2を挟んで隣接する第1の画素のRおよび第2の画素のGは走査線GL2に接続される。また、走査線GL2を挟んで隣接する第2の画素のRおよび第1の画素のGは走査線GL2に接続される。走査線GL2を挟んで隣接する第1の画素のBは走査線GL2に接続され、第2の画素のWは走査線GL3に接続される。すなわち、Y方向に隣接するGとRとは同一の走査線に接続され、Y方向に隣接するWとBとは異なる走査線に接続される。
Rは信号線SL1に接続され、Gは信号線SL2に接続され、WおよびBは信号線SL3に接続される。RおよびGは信号線SL1と信号線SL2との間に配置され、WおよびBは信号線SL3と信号線SL4との間に配置される。言い換えると、信号線SL1と信号線SL2との間に配置されたRは信号線SL1に接続され、信号線SL1と信号線SL2との間に配置されたGは信号線SL2に接続される。また、信号線SL3と信号線SL4との間に配置されたWおよびBは信号線SL3に接続される。なお、信号線SL2と信号線SL3との間には副画素は配置されない。すなわち、副画素間に信号線が1本配置されるものと、副画素間に2本の信号線が配置されるものとがある。
<比較例1>
次に、本願発明者らが検討した第1技術(以下、比較例1という。)について図2から図4を用いて説明する。図2は図1のAの部分に相当する部分の平面図である。図3は図2のA−A’線における断面図である。図4は図2のB−B’線における断面図である。
比較例1に係る表示装置100R1は、走査線GL2と、走査線GL2の上に形成された層間絶縁膜14と、層間絶縁膜14の上に形成された信号線SL1,SL2,SL3,SL4およびドレイン電極DE1,DE2,DE3と、を備える。さらに、表示装置100R1は、信号線SL1,SL2,SL3,SL4およびドレイン電極DE1,DE2,DE3の上に形成された有機絶縁膜からなる平坦化膜16と、平坦化膜16の開口部(コンタクトホール)および平坦化膜16の上に形成された層間絶縁膜18と、を備える。さらに、表示装置100R1は、層間絶縁膜18の開口部(コンタクトホール)および層間絶縁膜18の上に形成された画素電極PE1,PE2,PE3と、を備える。なお、平坦化膜16と層間絶縁膜18との間に、図示していない共通電極が形成される。画素電極PE1,PE2,PE3は平坦化膜16のコンタクトホールの中に設けられた層間絶縁膜18のコンタクトホールを介してそれぞれドレイン電極DE1,DE2,DE3と接続する。画素電極PE1はR用であり、画素電極PE2はG用であり、画素電極PE3はB用である。画素電極PE1,PE2,PE3は櫛歯状の2本のメイン電極を有し、2本のメイン電極はY方向に延在する。画素電極PE2のメイン電極は図示していないが、−Y方向に延在している。
図1に示すような副画素の配置では、RとGとの間のブラックマトリクスがあるので、R、G、BおよびWのX方向の開口部の長さを同じにすると、RおよびGの開口面積はBおよびWの開口面積の1/2よりも小さくなってしまう。RおよびGの副画素数はWおよびBの副画素数の2倍ではあるが、開口面積が1/2よりも小さくなるので、RおよびGの開口率がWおよびBの開口率よりも小さくなってしまう。
<比較例2>
次に、本願発明者らが検討した第2技術(以下、比較例2という。)について図5および図6を用いて説明する。図5は比較例2に係る表示装置の副画素開口パターンを示す平面図である。図6は図5の破線Aの部分に相当する部分の平面図である。なお、図6のA−A’線における断面図は図3と同様であり、図6のB−B’線における断面図は図4と同様である。
比較例2に係る表示装置100R2は表示装置100R1の信号線が1画素ごとに屈曲したもので、画素および副画素の配列は表示装置100R1と同様である。したがって、R、G、BおよびWの開口形状はそれぞれY方向の長さがX方向の長さより長い平行四辺形状をしている。R、G、BおよびWの画素電極のメイン電極はY方向に対して右または左に所定の角度傾いている。これにより、2副画素間で液晶分子の水平回転方向がそれぞれ異なる2つの領域を形成する。これを2画素疑似デュアルドメインという。
図5に示すように、表示装置100R2も表示装置100R1と同様に、RとGとの間のブラックマトリクスBMがあるので、R、G、BおよびWのX方向の開口部の長さを同じにすると、RおよびGの開口面積はBおよびWの開口面積の1/2よりも小さくなってしまう。RおよびGの副画素数はWおよびBの副画素数の2倍ではあるが、開口面積が1/2よりも小さくなるので、RおよびGの開口率がWおよびBの開口率よりも小さくなってしまう。
<実施形態1>
第1の実施形態(実施形態1)に係る表示装置について図7から図9を用いて説明する。図7は実施形態に係る表示装置の構成を示す平面図である。図8は図7のA−A’線における断面図である。図9は図8のB−B’線における断面図である。
実施形態1に係る表示装置100Aは、信号線の配置を除いて、比較例2に係る表示装置100R2と同様な構成である。表示装置100R2では信号線は同一平面上(同層)に形成しているが、表示装置100Aでは一部の信号線を異なる層(走査線と同層、信号線より下層)に形成して積層する。
表示装置100Aの走査線、信号線および画素の配置は表示装置100Sと同様である。ただし、信号線は1画素ごとに屈曲し、R(第1の副画素)、G(第2の副画素)、B(第3の副画素)およびWの開口形状はそれぞれY方向の長さがX方向の長さより長い平行四辺形状をしている。R、G、BおよびWの画素電極のメイン電極はY方向に対して右または左に所定の角度傾いている。これにより、2画素疑似デュアルドメインを形成している。
表示装置100Aは、第1の配線層で形成された走査線GL2および信号線SL2(GL)と、走査線GL2の上に形成された層間絶縁膜14と、層間絶縁膜14の上に第2の配線層で形成された信号線SL1,SL2,SL3,SL4およびドレイン電極DE1,DE2,DE3と、を備える。さらに、表示装置100Aは、信号線SL1,SL2,SL3,SL4およびドレイン電極DE1,DE2,DE3の上に形成された有機絶縁膜からなる平坦化膜16と、平坦化膜16のコンタクトホールおよび平坦化膜16の上に形成された層間絶縁膜18と、を備える。さらに、表示装置100Aは、層間絶縁膜18のコンタクトホールおよび層間絶縁膜18の上に第2の透明導電層で形成された画素電極PE1,PE2,PE3と、を備える。なお、平坦化膜16と層間絶縁膜18との間に、図示していない共通電極が第1の透明導電層で形成される。画素電極PE1,PE2,PE3は平坦化膜16のコンタクトホールの中に設けられた層間絶縁膜18のコンタクトホールを介してそれぞれドレイン電極DE1,DE2,DE3と接続する。画素電極PE1はR用であり、画素電極PE2はG用であり、画素電極PE3はB用である。画素電極PE1,PE2,PE3は櫛歯状の2本のメイン電極を有し、2本のメイン電極はY方向に対し右に所定の角度傾いて延在する。画素電極PE2のメイン電極は図示していないが、−Y方向に対し左に所定の角度傾いて延在する。走査線GL2と交差する付近の第2の配線層で形成された信号線SL2はY方向に延在し、第1の配線層で形成された信号線SL(GL)はX方向に延在する部分とY方向に対し右に所定の角度傾いた方向に延在する部分と−方向に対し左に所定の角度傾いた方向に延在する部分とを有する。
Rの開口部とBの開口部との間に配置される信号線SL2(GL)は走査線と同層により形成され、信号線SL3の下層に位置する。これにより、実施形態1のRの開口部のX方向の長さ(W3)を比較例2のRの開口部のX方向の長さ(W2)よりも長くすることができ、開口面積を拡大することができる。よって、Rの開口率Xを大きくすることができる。Gの開口部とWの開口部との間に配置される信号線SL2(GL)も走査線と同層により形成され、信号線SL3の下層に位置する。これにより、Gの開口部のX方向の長さを長くすることができ、開口面積を拡大することができる。よって、Gの開口率を大きくすることができる。信号線を積層して配置することによって画素面積に対する信号線部の面積比率を低くすることができるので高精細画素であっても高開口率化が可能である。
<変形形態>
実施形態1に係る表示装置の変形形態について図10を用いて説明する。図10は変形形態に係る表示装置の構成を示す平面図である。なお、図10のA−A’線における断面図は図8と同様であり、図10のB−B’線における断面図は図9と同様である。
変形形態に係る表示装置100AAは、信号線の配置を除いて、比較例1に係る表示装置100R1と同様な構成である。表示装置100R1では信号線は同一平面上(同層)に形成しているが、表示装置100AAでは表示装置100Aと同様に一部の信号線を異なる層(走査線と同層)に形成して積層する。
表示装置100AAは、信号線SL1,SL2,SL3,SL3はY方向に直線状に延在し、画素電極PE1,PE2,PE3の2本のメイン電極がY方向に延在している以外は、表示装置100Aと同様な構成である。表示装置100AAでは、第2の配線層で形成された信号線SL2はY方向に延在し、第1の配線層で形成された信号線SL(GL)はX方向に延在する部分とY方向に延在する部分とを有する。
表示装置100AAは表示装置100Aと同様に、Rの開口部分とBの開口部分との間に配置される信号線SL2(SL)は走査線と同層により形成され、信号線SL3の下層に位置する。これにより、変形形態のRの開口部のX方向の長さ(W4)を比較例のRの開口部のX方向の長さ(W1)よりも長くすることができ、開口面積を拡大することができる。よって、Rの開口率を大きくすることができる。Gの開口部分とWの開口部分との間に配置される信号線SL2(SL)も走査線と同層により形成され、信号線SL3の下層に位置する。これにより、Gの開口部のX方向の長さを長くすることができ、開口面積を拡大することができる。よって、Gの開口率を大きくすることができる。信号線を積層して配置することによって画素面積に対する信号線部の面積比率を低くすることができるので高精細画素であっても高開口率化が可能である。
実施例1に係る表示装置について図11から図15を用いて説明する。図11は実施例1に係る表示装置の全体平面図である。図12は図11のA−A’線における断面図である。図13は実施例1に係る表示装置の画素、走査線および信号線の配置を説明するための平面図である。図14は図13のA−A線’における断面図である。図15は図13のB−B線’における断面図である。
図11および図12に示すように、実施例1に係る表示装置100A1は表示パネル1とドライバIC2とバックライト3とを備える。表示パネル1は、アレイ基板10と、対向基板20と、アレイ基板10と対向基板20との間に封入される液晶材料30と、を備える。アレイ基板10と対向基板20とは、表示領域DAを囲む環状のシール材40で接着されており、液晶材料30は、アレイ基板10、対向基板20、およびシール材40で囲まれた空間に密封されている。また、アレイ基板10および対向基板20の外側を向いた面、すなわち、液晶材料30と対向する面の裏面には、それぞれ、下偏光板50Aおよび上偏光板50Bが設けられている。また、表示領域DAは、例えば、マトリクス状に配置された複数個の画素の集合で構成されている。アレイ基板10は、後述するY方向に延在する信号線やX方向に延在する走査線、画素電極、および図示しないTFTで形成された走査線を駆動する走査回路等を備える。対向基板20は、図示しないブラックマトリクスやカラーフィルタ等を備える。ドライバIC2は、図示しない信号線を駆動する回路等を備える。
図13から図15に示すように、表示装置100A1は、TFTの半導体層であるポリシリコン層PS1,PS2,PS3の上に形成されたゲート絶縁膜12と、ゲート絶縁膜12の上に金属膜からなる第1の配線層で形成された走査線GL2および信号線SL2(GL)と、走査線GL2の上に形成された層間絶縁膜14と、層間絶縁膜14の上に金属膜からなる第2の配線層で形成された信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3と、を備える。さらに、表示装置100A1は、信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3の上に形成された有機絶縁膜からなる平坦化膜16と、平坦化膜16の上に第1の透明性導電膜であるITO膜で形成された共通電極CEと、共通電極CEの上に形成された層間絶縁膜18と、層間絶縁膜18の上に第2の透明性導電膜であるITO膜形成された画素電極PE1,PE2,PE3,PE4と、を備える。画素電極PE1,PE2,PE3,PE4は平坦化膜16のコンタクトホールの中に設けられた層間絶縁膜18のコンタクトホールを介してそれぞれドレイン電極DE1,DE2,DE3と接続する。画素電極PE1はR用であり、画素電極PE2はG用であり、画素電極PE3はB用であり、画素電極PE4はW用である。画素電極PE1,PE2,PE3,PE4は櫛歯状の2本のメイン電極を有する。画素電極PE1,PE3の2本のメイン電極はY方向に対し右に所定の角度傾いて延在し、画素電極PE2,PE4のメイン電極は−Y方向に対し左に所定の角度傾いて延在する。
Rの開口部とBの開口部との間に配置される信号線SL2(GL)は走査線GL2と同じ層により形成され、信号線SL3の下層に位置する。第2の配線層で形成された信号線SL2はY方向に延在し、層間絶縁膜14のコンタクトホールCH2を介して第1の配線層で形成された信号線SL2(GL)と接続する。第1の配線層で形成された信号線SL2(GL)はX方向に延在する部分とY方向に対し右方向に所定の角度傾いて延在する部分とを有する。Gの開口部とWの開口部との間に配置される信号線SL2(GL)も走査線と同層により形成され、信号線SL3の下層に位置する。第2の配線層で形成された信号線SL2はY方向に延在し、層間絶縁膜14のコンタクトホールCH3を介して第1の配線層で形成された信号線SL2(GL)と接続する。第1の配線層で形成された信号線SL2(GL)はX方向に延在する部分と−Y方向に対し左方向に所定の角度傾いて延在する部分とを有する。信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3はそれぞれ層間絶縁膜14およびゲート絶縁膜12のコンタクトホールを介してポリシリコン層PS1,PS2,PS3と接続する。
<実施形態2>
第2の実施形態(実施形態2)に係る表示装置について図16および図17を用いて説明する。図16は実施形態に係る表示装置の構成を示す平面図である。図17は図16のB−B’線における断面図である。なお、図16のA−A’線における断面図は図8に示す表示装置100Aと同様である。
実施形態1に係る表示装置100Bは、信号線の配置を除いて、実施形態1に係る表示装置100Aと同様な構成である。表示装置100Aでは信号線SL2の一部は走査線と同じ層で形成しているが、表示装置100Bでは信号線SL2の一部を第3の配線層(信号線でも走査線でもない配線層)に形成して積層する。例えば、第3の配線層は信号線よりも上層に形成される。
図16および図17に示すように、表示装置100Bは、走査線GL2と、走査線GL2の上に形成された層間絶縁膜14と、層間絶縁膜14の上に形成された信号線SL1,SL2,SL3,SL4およびドレイン電極DE1,DE2,DE3と、を備える。さらに、表示装置100R1は、信号線SL1,SL2,SL3,SL4およびドレイン電極DE1,DE2,DE3の上に形成された有機絶縁膜からなる平坦化膜16と、平坦化膜16の上に形成された第3の配線層3M(信号線SL2)と、平坦化膜16のコンタクトホール、平坦化膜16および第3の配線層3Mの上に形成された層間絶縁膜18と、を備える。さらに、表示装置100Bは、層間絶縁膜18のコンタクトホールおよび層間絶縁膜18の上に形成された画素電極PE1,PE2,PE3と、を備える。なお、平坦化膜16と層間絶縁膜18との間に、図示していない共通電極が形成される。画素電極PE1,PE2,PE3は平坦化膜16のコンタクトホールの中に設けられた層間絶縁膜18のコンタクトホールを介してそれぞれドレイン電極DE1,DE2,DE3と接続する。画素電極PE1はR用であり、画素電極PE2はG用であり、画素電極PE3はB用である。画素電極PE1,PE2,PE3は櫛歯状の2本のメイン電極を有し、2本のメイン電極はY方向に対し右に所定の角度傾いて延在する。画素電極PE2のメイン電極は図示していないが、−Y方向に対し左に所定の角度傾いて延在する。
RとBとの間に配置される信号線SL2(3M)は、信号線SL3の上層に位置する。これにより、実施形態2のRの開口部のX方向の長さ(W5)を比較例2のRの開口部のX方向の長さ(W2)よりも長くすることができ、開口面積を拡大することができる。よって、Rの開口率を大きくすることができる。GとWとの間に配置される信号線SL2(GL)も、信号線SL3の上層に位置する。これにより、Gの開口部のX方向の長さを長くすることができ、開口面積を拡大することができる。よって、Gの開口率を大きくすることができる。信号線を積層して配置することによって画素面積に対する信号線部の面積比率を低くすることができるので高精細画素であっても高開口率化が可能である。
実施例2に係る表示装置について図18および図19を用いて説明する。図18は実施例2に係る表示装置の画素、走査線および信号線の配置を説明するための平面図である。図19は図18のB−B線’における断面図である。なお、図18のA−A線’における断面図は図15に示す表示装置100A1と同様である。
図18および図19に示すように、表示装置100B1は、ポリシリコン層PS1,PS2,PS3の上に形成されたゲート絶縁膜12と、ゲート絶縁膜12の上に形成された走査線GL2と、走査線GL2の上に形成された層間絶縁膜14と、層間絶縁膜14の上に形成された信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3と、を備える。さらに、表示装置100A1は、信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3の上に形成された有機絶縁膜からなる平坦化膜16と、平坦化膜16の上に形成された第3の配線3Mおよび共通電極CEと、第3の配線3Mおよび共通電極CEの上に形成された層間絶縁膜18と、層間絶縁膜18の上に形成された画素電極PE1,PE2,PE3,PE4と、を備える。画素電極PE1,PE2,PE3,PE4は平坦化膜16のコンタクトホールの中に設けられた層間絶縁膜18のコンタクトホールを介してそれぞれドレイン電極DE1,DE2,DE3と接続する。画素電極PE1はR用であり、画素電極PE2はG用であり、画素電極PE3はB用であり、画素電極PE4はW用である。画素電極PE1,PE2,PE3,PE4は櫛歯状の2本のメイン電極を有する。画素電極PE1,PE3の2本のメイン電極はY方向に対し右に所定の角度傾いて延在し、画素電極PE2,PE4のメイン電極は−Y方向に対し左に所定の角度傾いて延在する。
RとBとの間に配置される信号線SL2(3M)は、信号線SL3の上層に位置する。RとGとの間にY方向に延在する信号線SL2は平坦化膜16のコンタクトホールCH4を介して信号線SL2(3M)と接続する。GとWとの間に配置される信号線SL2(3M)は、信号線SL3の上層に位置する。RとGとの間にY方向に延在する信号線SL2は平坦化膜16のコンタクトホールCH5を介して信号線SL2(3M)と接続する。信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3はそれぞれ層間絶縁膜14およびゲート絶縁膜12のコンタクトホールを介してポリシリコン層PS1,PS2,PS3と接続する。
<実施形態3>
第3の実施形態(実施形態3)に係る表示装置について図20および図21を用いて説明する。図20は実施形態3に係る表示装置の構成を示す平面図である。図21は図20のB−B’線における断面図である。なお、図20のA−A線’における断面図は図8に示す表示装置100Aと同様である。
実施形態3に係る表示装置100Cは、信号線の配置を除いて、実施形態1に係る表示装置100Aと同様な構成である。表示装置100Aでは信号線SL2の一部は走査線と同じ層で形成しているが、表示装置100Cでは信号線SL2の一部を半導体層(ポリシリコン層)に形成して積層する。半導体層は信号線よりも下層に形成される。
図20および図21に示すように、表示装置100Cは、ポリシリコン層で形成された信号線SL2(PS)と、信号線SL2(PS)の上に形成されたゲート絶縁膜12と、ゲート絶縁膜12の上に形成された走査線GL2と、走査線GL2と、走査線GL2の上に形成された層間絶縁膜14と、層間絶縁膜14の上に形成された信号線SL1,SL2,SL3,SL4およびドレイン電極DE1,DE2,DE3と、を備える。さらに、表示装置100R1は、信号線SL1,SL2,SL3,SL4およびドレイン電極DE1,DE2,DE3の上に形成された有機絶縁膜からなる平坦化膜16と、平坦化膜16のコンタクトホールおよび平坦化膜16の上に形成された層間絶縁膜18と、を備える。さらに、表示装置100R1は、層間絶縁膜18のコンタクトホールおよび層間絶縁膜18の上に形成された画素電極PE1,PE2,PE3と、を備える。なお、平坦化膜16と層間絶縁膜18との間に、図示していない共通電極が形成される。画素電極PE1,PE2,PE3は平坦化膜16のコンタクトホールの中に設けられた層間絶縁膜18のコンタクトホールを介してそれぞれドレイン電極DE1,DE2,DE3と接続する。画素電極PE1はR用であり、画素電極PE2はG用であり、画素電極PE3はB用である。画素電極PE1,PE2,PE3は櫛歯状の2本のメイン電極を有し、2本のメイン電極はY方向に対し右に所定の角度傾いて延在する。画素電極PE2のメイン電極は図示していないが、−Y方向に対し左に所定の角度傾いて延在する。
RとBとの間に配置される信号線SL2(PS)はTFTの半導体層と同層により形成され、信号線SL3の下層に位置する。これにより、実施形態3のRの開口部のX方向の長さ(W6)を比較例2のRの開口部のX方向の長さ(W2)よりも長くすることができ、開口面積を拡大することができる。よって、Rの開口率を大きくすることができる。GとWとの間に配置される信号線SL2(GL)も走査線と同層により形成され、信号線SL3の下層に位置する。これにより、Gの開口部のX方向の長さを長くすることができ、開口面積を拡大することができる。よって、Gの開口率を大きくすることができる。信号線を積層して配置することによって画素面積に対する信号線部の面積比率を低くすることができるので高精細画素であっても高開口率化が可能である。
実施例3に係る表示装置について図22および図23を用いて説明する。図22は実施例1に係る表示装置の画素、走査線および信号線の配置を説明するための平面図である。図23は図22のB−B線’における断面図である。なお、図22のA−A線’における断面図は図15に示す表示装置100A1と同様である。
図22および図23に示すように、表示装置100C1は、ポリシリコン層PS1,PS2,PS3およびポリシリコン層で形成されたSL2(PS)と、ポリシリコン層PS1,PS2,PS3およびSL2(PS)の上に形成されたゲート絶縁膜12と、ゲート絶縁膜12の上に形成された走査線GL2と、走査線GL2と、走査線GL2の上に形成された層間絶縁膜14と、層間絶縁膜14の上に形成された信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3と、を備える。さらに、表示装置100A1は、信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3の上に形成された有機絶縁膜からなる平坦化膜16と、平坦化膜16の上に形成された共通電極CEと、共通電極CEの上に形成された層間絶縁膜18と、層間絶縁膜18の上に形成された画素電極PE1,PE2,PE3,PE4と、を備える。画素電極PE1,PE2,PE3,PE4は平坦化膜16のコンタクトホールの中に設けられた層間絶縁膜18のコンタクトホールを介してそれぞれドレイン電極DE1,DE2,DE3と接続する。画素電極PE1はR用であり、画素電極PE2はG用であり、画素電極PE3はB用であり、画素電極PE4はW用である。画素電極PE1,PE2,PE3,PE4は櫛歯状の2本のメイン電極を有する。画素電極PE1,PE3の2本のメイン電極はY方向に対し右に所定の角度傾いて延在し、画素電極PE2,PE4のメイン電極は−Y方向に対し左に所定の角度傾いて延在する。
RとBとの間に配置される信号線SL2(PS)はポリシリコン層PS1,PS2,PS3と同じ層により形成され、信号線SL3の下層に位置する。RとGとの間にY方向に延在する信号線SL2は層間絶縁膜14のコンタクトホールCH6を介して信号線SL2(PS)と接続する。GとWとの間に配置される信号線SL2(PS)もポリシリコン層PS1,PS2,PS3と同じ層により形成され、信号線SL3の下層に位置する。RとGとの間にY方向に延在する信号線SL2は層間絶縁膜14のコンタクトホールCH7を介して信号線SL2(PS)と接続する。信号線SL1,SL2,SL3およびドレイン電極DE1,DE2,DE3はそれぞれ層間絶縁膜14およびゲート絶縁膜12のコンタクトホールを介してポリシリコン層PS1,PS2,PS3と接続する。
1・・・表示パネル
2・・・ドライバIC
3・・・バックライト
10・・・アレイ基板
PS1,PS2・・・ポリシリコン層
12・・・ゲート絶縁膜
14・・・層間絶縁膜
DE1,DE2,DE3・・・ドレイン電極
16・・・平坦化膜
CE・・・共通電極
18・・・層間絶縁膜
PE・・・画素電極
20・・・対向基板
30・・・液晶層
40・・・シール
50A,50B・・・偏光板
100A,100AA,100A1・・・表示装置
100B、100B1・・・表示装置
100C,100C1・・・表示装置
100R1,100R2,100S・・・表示装置
GL1,GL2,GL3・・・走査線
SL1,SL2,SL3,SL4,SL5,SL6,SL7,SL8,SL9・・・信号線

Claims (20)

  1. 表示装置は、
    第1の方向に延在する走査線と、
    第2の方向に延在する第1、第2および第3の信号線と、
    前記走査線および前記第1の信号線に接続される第1の副画素と、
    前記走査線および前記第2の信号線に接続される第2の副画素と、
    前記走査線および前記第3の信号線に接続される第3の副画素と、
    を備え、
    前記第1の副画素と前記第3の副画素との間に配置される前記第2の信号線は前記第3の信号線と平面視で重なるように異なる層で形成される。
  2. 請求項1の表示装置において、
    前記第1および第2の副画素は前記第2の方向に隣接するように配置され、
    前記第1の副画素は前記第3の副画素と前記第1の方向に隣接するように配置される。
  3. 請求項1の表示装置において、
    前記第2の信号線が前記走査線と交差する付近では、前記第2の信号線は前記第3の信号線と同じ層で形成される。
  4. 請求項1の表示装置において、
    前記第1の副画素と前記第3の副画素との間に配置される前記第2の信号線は前記第3の信号線よりも下層で形成される。
  5. 請求項4の表示装置において、
    前記第1の副画素と前記第3の副画素との間に配置される前記第2の信号線は前記走査線と同じ層で形成される。
  6. 請求項4の表示装置において、
    前記第1の副画素と前記第3の副画素との間に配置される前記第2の信号線は半導体層で形成される。
  7. 請求項1の表示装置において、
    前記第1の副画素と前記第3の副画素との間に配置される前記第2の信号線は前記第3の信号線よりも上層で形成される。
  8. 請求項1の表示装置において、
    前記第1の副画素と前記第3の副画素との間に配置される前記第2の信号線は前記走査線および前記第3の信号線とは異なる第3の配線層で形成される。
  9. 請求項1の表示装置において、
    前記第1の副画素と前記第3の副画素との間に配置される前記第2および第3の信号線は前記第1の方向と直交する方向より所定の角度傾いて延在する。
  10. 請求項9の表示装置において、
    前記第2および第3の信号線が前記走査線と交差する付近では、前記第2および第3の信号線は前記第1の方向と直交する方向に延在する。
  11. 表示装置は、
    第1の方向に延在する走査線と、
    第1、第2および第3の信号線と、
    前記走査線および前記第1の信号線に接続される第1の副画素と、
    前記走査線および前記第2の信号線に接続される第2の副画素と、
    前記走査線および前記第3の信号線に接続される第3の副画素と、
    を備え、
    前記第2の信号線は、第2の方向に延在する部分と前記第1の方向に延在する部分と第3の方向に延在する部分を有し、
    前記第1および第3の信号線は、それぞれ前記第2の方向に延在する部分と前記第3の方向に延在する部分を有し、
    前記第2の信号線の前記第3の方向に延在する部分は、前記第3の信号線の前記第3の方向に延在する部分と平面視で重なるように異なる層で形成される。
  12. 請求項11の表示装置において、
    前記第2の信号線が前記走査線と交差する付近では、前記第2の信号線は前記第2の方向に延在する。
  13. 請求項12の表示装置において、
    前記第3の方向は前記第2の方向と同じ方向である。
  14. 請求項12の表示装置において、
    前記第3の方向は前記第2の方向より所定の角度傾いている。
  15. 請求項11の表示装置において、
    前記第2の信号線の前記第1の方向に延在する部分は前記第2の信号線の前記第3の方向に延在する部分と同じ層で形成される。
  16. 請求項11の表示装置において、
    前記第2の信号線の前記第3の方向に延在する部分は、前記第3の信号線の前記第3の方向に延在する部分よりも下層で形成される。
  17. 請求項16の表示装置において、
    前記第2の信号線の前記第3の方向に延在する部分は、前記走査線と同じ層で形成される。
  18. 請求項16の表示装置において、
    前記第2の信号線の前記第3の方向に延在する部分は、半導体層で形成される。
  19. 請求項11の表示装置において、
    前記第2の信号線の前記第3の方向に延在する部分は、前記第3の信号線の前記第3の方向に延在する部分よりも上層で形成される。
  20. 請求項11の表示装置において、
    前記第2の信号線の前記第3の方向に延在する部分は、前記走査線および前記第3の信号線とは異なる第3の配線層で形成される。
JP2014253263A 2014-12-15 2014-12-15 表示装置 Pending JP2016114780A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014253263A JP2016114780A (ja) 2014-12-15 2014-12-15 表示装置
US14/956,970 US10068928B2 (en) 2014-12-15 2015-12-02 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014253263A JP2016114780A (ja) 2014-12-15 2014-12-15 表示装置

Publications (2)

Publication Number Publication Date
JP2016114780A true JP2016114780A (ja) 2016-06-23
JP2016114780A5 JP2016114780A5 (ja) 2017-12-07

Family

ID=56111936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014253263A Pending JP2016114780A (ja) 2014-12-15 2014-12-15 表示装置

Country Status (2)

Country Link
US (1) US10068928B2 (ja)
JP (1) JP2016114780A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018055902A1 (ja) * 2016-09-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102839232B1 (ko) 2017-01-04 2025-07-30 삼성디스플레이 주식회사 표시 장치
CN113219734B (zh) * 2020-01-21 2023-09-05 松下电器(美国)知识产权公司 液晶显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159800A (ja) * 1993-12-03 1995-06-23 Rohm Co Ltd カラー液晶表示装置
JP2001033820A (ja) * 1999-07-22 2001-02-09 Seiko Epson Corp 電気光学装置とその製造方法および投射型表示装置
JP2008096549A (ja) * 2006-10-10 2008-04-24 Hitachi Displays Ltd カラー表示装置,液晶表示装置、および半透過液晶表示装置
JP2008241829A (ja) * 2007-03-26 2008-10-09 Hitachi Displays Ltd 表示装置
JP2009175563A (ja) * 2008-01-28 2009-08-06 Sony Corp 表示装置
US20140211128A1 (en) * 2013-01-29 2014-07-31 Samsung Display Co., Ltd. Liquid crystal display

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066327B2 (ja) 2005-06-28 2012-11-07 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI432860B (zh) * 2010-08-31 2014-04-01 Au Optronics Corp 畫素結構
KR20130061420A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159800A (ja) * 1993-12-03 1995-06-23 Rohm Co Ltd カラー液晶表示装置
JP2001033820A (ja) * 1999-07-22 2001-02-09 Seiko Epson Corp 電気光学装置とその製造方法および投射型表示装置
JP2008096549A (ja) * 2006-10-10 2008-04-24 Hitachi Displays Ltd カラー表示装置,液晶表示装置、および半透過液晶表示装置
JP2008241829A (ja) * 2007-03-26 2008-10-09 Hitachi Displays Ltd 表示装置
JP2009175563A (ja) * 2008-01-28 2009-08-06 Sony Corp 表示装置
US20140211128A1 (en) * 2013-01-29 2014-07-31 Samsung Display Co., Ltd. Liquid crystal display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018055902A1 (ja) * 2016-09-21 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
US11430389B2 (en) 2016-09-21 2022-08-30 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
US11705072B2 (en) 2016-09-21 2023-07-18 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
US11978405B2 (en) 2016-09-21 2024-05-07 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
US12266314B2 (en) 2016-09-21 2025-04-01 Sony Semiconductor Solutions Corporation Display device and electronic apparatus

Also Published As

Publication number Publication date
US20160172377A1 (en) 2016-06-16
US10068928B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
JP2016085365A (ja) 表示装置
JP6245957B2 (ja) 表示素子
KR102043578B1 (ko) 어레이 기판, 액정 디스플레이 패널 및 액정 디스플레이 장치
JP2015215599A (ja) 表示パネル構造
JP2016177080A (ja) 表示装置
JP2010026245A (ja) 表示装置及びその駆動方法
US20070132900A1 (en) Liquid crystal display device
CN103163697A (zh) 像素阵列结构
US20180308442A1 (en) Array Substrate, Display Device and Driving Method for Display Device
TWI517133B (zh) 主動陣列基板與其驅動方法以及應用其之液晶顯示面板
CN104155813B (zh) 像素结构、像素阵列以及显示面板
JP2016139070A (ja) 表示装置
CN102881689B (zh) 阵列基板及其制造方法、液晶显示面板
KR20100105914A (ko) 표시 기판 및 이를 포함하는 표시 장치
KR20250020567A (ko) 이형 액정 표시 패널
JP6393529B2 (ja) 液晶表示装置
JP2016114780A (ja) 表示装置
TW201531780A (zh) 顯示面板
KR20140143046A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
US9558697B2 (en) Display device driving sub-pixels of a plurality of colors
US10088719B2 (en) In-plane switching liquid crystal display device that can achieve homogeneous shading
JP2016114780A5 (ja)
WO2013080520A1 (ja) 表示装置
JP6483411B2 (ja) 表示装置
KR102415529B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113