JP2016111378A - 固体撮像装置 - Google Patents

Abstract

【課題】画素の増幅部から垂直信号線への信号読み出しを高速化しうる固体撮像装置を提供する。
【解決手段】光電変換素子と、光電変換素子が生成する電荷に基づく信号を増幅して出力する増幅部とをそれぞれ有する複数の画素と、複数の画素に接続された垂直信号線と、垂直信号線に近接して配置されたガード線と、垂直信号線に接続され、垂直信号線に読み出された信号をバッファし、信号と同位相の信号をガード線に出力するバッファアンプ部とを有する。
【選択図】図１

Description

本発明は、固体撮像装置に関する。

固体撮像装置の撮像領域の多画素化及び受光面積の大型化に伴い、画素信号をより高速に読み出すための技術が求められている。特許文献１には、画素列に接続された垂直信号線を二つに分割し、二つの方向に読み出すことで高速読み出しを行うことが開示されている。また、特許文献２には、サンプルホールド容量に一時的に保持された画素信号を、転送スイッチを介して水平信号線へ転送する際に、水平信号線のレベルに基づいて水平信号線の寄生容量を制御して信号振幅の低下を抑制する技術が開示されている。

特開２０１３−２４３７８１号公報 特開２００１−２５１５６１号公報

しかしながら、特許文献１に記載の技術では、垂直信号線を分割することで垂直信号線の寄生容量を低減できるが、信号処理回路が２系統必要となるため、信号処理回路に必要な回路面積が増加し、制御も複雑になる。また、特許文献２は、容量分割による信号振幅の低下を抑制するための技術に関するものであり、画素の増幅部から垂直信号線への読み出しに関しては述べられていない。

本発明の目的は、画素の増幅部から垂直信号線への信号の読み出しを高速化しうる固体撮像装置を提供することにある。

本発明の一観点によれば、光電変換素子と、前記光電変換素子が生成する電荷に基づく信号を増幅して出力する増幅部とをそれぞれ有する複数の画素と、前記複数の画素に接続された垂直信号線と、前記垂直信号線に近接して配置されたガード線と、前記垂直信号線に接続され、前記垂直信号線に読み出された前記信号をバッファし、前記信号と同位相の信号を前記ガード線に出力するバッファアンプ部とを有することを特徴とする固体撮像装置が提供される。

本発明によれば、垂直信号線の寄生容量を実質的に低減し、画素の増幅部から垂直信号線への信号の読み出しを高速化することができる。

本発明の第１実施形態による固体撮像装置の構成を示す概略図である。 本発明の第１実施形態による固体撮像装置におけるガード線の配置例を示す斜視図である。 本発明の第１実施形態による固体撮像装置の増幅処理部の回路構成を示す図である。 本発明の第１実施形態による固体撮像装置の動作を示すタイミング図である。 本発明の第２実施形態による固体撮像装置のバッファアンプ部の回路構成を示す図である。 本発明の第３実施形態による撮像システムの構成を示す概略図である。

以下に、図面を参照しつつ本発明の実施形態を説明する。各実施形態の図面において、同様の機能を有する要素には同一の符号を付し、説明を省略し或いは簡潔にする。

［第１実施形態］
本発明の第１実施形態による固体撮像装置について、図１乃至図４を用いて説明する。

図１は、本実施形態による固体撮像装置の構成を示す概略図である。図２は、本実施形態による固体撮像装置におけるガード線の配置例を示す斜視図である。図３は、本実施形態による固体撮像装置の増幅処理部の回路構成を示す図である。図４は、本実施形態による固体撮像装置の動作を示すタイミング図である。

はじめに、本実施形態による固体撮像装置の構造について、図１乃至図３を用いて説明する。図１（ａ）は、本実施形態による固体撮像装置の全体構成を示す図である。図１（ｂ）は、本実施形態による固体撮像装置の単位画素の回路構成を示す図である。

本実施形態による固体撮像装置１００は、図１（ａ）に示すように、撮像領域１０、増幅処理部４０、ＡＤ変換部６０、水平走査回路６２、垂直走査回路６４、出力回路６６及びタイミングジェネレータ（ＴＧ）６８を有している。増幅処理部４０は、撮像領域１０から出力される画素信号を増幅して出力する信号処理部である。ＡＤ変換部６０は、アナログ信号である画素信号をデジタル信号に変換する信号処理部である。水平走査回路６２は、ＡＤ変換部６０で変換されたデジタル信号を出力回路６６へ出力する際の転送処理を制御する制御回路である。垂直走査回路６４は、撮像領域１０内の画素を行単位で選択し駆動するための制御回路である。ＴＧ６８は、固体撮像装置１００の全体の駆動のタイミングを制御するためのものである。出力回路６６は、読み出された信号を固体撮像システムの信号処理部に出力するためのものである。

撮像領域１０には、撮像画素である複数の単位画素１２が行方向及び列方向に沿って行列状に配置されている。図１（ａ）には、図面の簡略化のため、同じ列に配置された２つの単位画素１２のみを示している。行方向及び列方向に配置される単位画素１２の数は、特に限定されるものではない。なお、本明細書において、行方向とは図面において横方向を示し、列方向とは図面において縦方向を示すものとする。

単位画素１２のそれぞれは、図１（ｂ）に示すように、フォトダイオード１４、転送ＭＯＳトランジスタ１６、リセットＭＯＳトランジスタ１８、増幅ＭＯＳトランジスタ２０及び選択ＭＯＳトランジスタ２２を有している。フォトダイオード１４のアノードは接地電圧線に接続され、カソードは転送ＭＯＳトランジスタ１６のソースに接続されている。転送ＭＯＳトランジスタ１６のドレインは、リセットＭＯＳトランジスタ１８のソース及び増幅ＭＯＳトランジスタ２０のゲートに接続されている。転送ＭＯＳトランジスタ１６のドレイン、リセットＭＯＳトランジスタ１８のソース及び増幅ＭＯＳトランジスタ２０のゲートの接続ノードは、フローティングディフュージョンノード（以下、「ＦＤノード」と表記する）を構成する。リセットＭＯＳトランジスタ１８のドレイン及び増幅ＭＯＳトランジスタ２０のドレインは、電源電圧線（電圧Ｖｄｄ）に接続されている。増幅ＭＯＳトランジスタ２０のソースは、選択ＭＯＳトランジスタ２２のドレインに接続されている。

撮像領域１０の画素アレイの各行には、行方向に延在して、駆動信号線３０がそれぞれ配置されている。駆動信号線３０は、行方向に並ぶ単位画素に共通の信号線をなしている。駆動信号線３０は、垂直走査回路６４に接続されている。駆動信号線３０には、垂直走査回路６４から所定のタイミングで、単位画素１２の画素読み出し回路を駆動するための所定の駆動信号が出力される。図１（ａ）には、各行に１本ずつの駆動信号線３０を示しているが、典型的には各行に複数の駆動信号線が含まれる。駆動信号線３０には、リセットＭＯＳトランジスタ１８のゲートに接続されたリセット信号線ＲＥＳ、転送ＭＯＳトランジスタ１６のゲートに接続された転送ゲート信号線ＴＸ、選択ＭＯＳトランジスタ２２のゲートに接続された選択信号線ＳＥＬが含まれる。なお、これら信号線は、必ずしも行方向に延在して配置する必要はなく、画素読み出し回路の回路構成等に応じて、一部の信号線を列方向に延在して配置するようにしてもよい。

撮像領域１０の画素アレイの各列には、列方向に延在して、垂直信号線２４及びガード線２６がそれぞれ配置されている。垂直信号線２４は、列方向に並ぶ単位画素１２の選択ＭＯＳトランジスタ２２のソースに接続されており、これら単位画素１２に共通の信号線をなしている。垂直信号線２４の一端部は、電流源２８を介して接地電圧線に接続されている。

ガード線２６は、図２に示すように、垂直信号線２４に近接して、駆動信号線３０と垂直信号線２４との間に配置されている。ここで、図２（ａ）は、駆動信号線３０を構成する配線層（例えば、ゲート層）と、垂直信号線２４を構成する配線層（例えば第２金属配線層）との間の配線層（例えば第１金属配線層）により、ガード線２６を構成した例である。また、図２（ｂ）は、垂直信号線２４と同じ配線層で構成されたガード線２６を、垂直信号線２４を挟むように更に設けた例である。なお、図２には垂直信号線２４の下層に駆動信号線３０を１本だけ示しているが、１本の垂直信号線２４の下層には、画素アレイの行数に対応して多数の駆動信号線が配置されている。

増幅処理部４０は、画素信号の読み出し時間を短縮するためのバッファアンプ部４２と、画素信号のＣＤＳ処理やアンプゲイン処理を行うアンプ部５８とを有している。バッファアンプ部４２及びアンプ部５８は、撮像領域１０の画素アレイの各列に、それぞれ設けられている。バッファアンプ部４２は、図３に示すように、演算増幅器４４を含む。垂直信号線２４の他端部は、演算増幅器４４の非反転入力端子（＋）及びアンプ部５８の入力端子に接続されている。演算増幅器４４の反転入力端子（−）は、演算増幅器４４の出力端子に接続されている。演算増幅器４４の出力端子には、ガード線２６が接続されている。なお、ガード線２６は、バッファアンプ部４２及び垂直信号線２４を介して単位画素１２に接続されているほかは、単位画素１２には接続されていない。バッファアンプ部４２は、ソースフォロワ回路により構成してもよい。

ＡＤ変換部６０は、アンプ部５８の出力端子に接続されている。ＡＤ変換部６０には、水平走査回路６２及び出力回路６６が接続されている。ＡＤ変換部６０には、水平走査回路６２から所定のタイミングで所定の制御信号が入力され、この制御信号に応じてＡＤ変換部６０から出力された画素信号が、出力回路６６へ送られる。

水平走査回路６２及び垂直走査回路６４は、ＴＧ６８から出力されるタイミング信号に同期して、所定の制御信号を出力する。

次に、本実施形態による固体撮像装置の動作の概略について、図１乃至図３を用いて説明する。

撮像領域１０に光が入射すると、光電変換素子であるフォトダイオード１４において、光電変換により信号電荷が生成される。この信号電荷が転送ＭＯＳトランジスタ１６を介してＦＤノードに転送されると、ＦＤノードの寄生容量（ＦＤ容量）によって電圧に変換され、転送された信号電荷量に応じた電圧が増幅ＭＯＳトランジスタ２０のゲートに印加される。この状態で選択ＭＯＳトランジスタ２２がオンすると、増幅ＭＯＳトランジスタ２０、選択ＭＯＳトランジスタ２２及び電流源２８によって画素ソースフォロワ回路が構成され、増幅された画素信号が垂直信号線２４に出力される。撮像領域１０の画素アレイの各行を垂直走査回路６４により順次選択して読み出し動作を行うことにより、単位画素１２の画素信号を、行単位で順次、垂直信号線２４へ出力することができる。

このとき、単位画素１２の増幅部から垂直信号線２４への画素信号の読み出し時間、すなわち垂直信号線２４への信号電圧の充電が収束するまでの時間は、垂直信号線２４に連なる寄生容量の影響を受ける。特に、駆動信号線３０は、１本の垂直信号線２４に交差して多数配置されるため、垂直信号線２４と駆動信号線３０との間の配線寄生容量が与える影響は大きい。

垂直信号線２４と駆動信号線３０との間にガード線２６を配置しない従来の構成では、垂直信号線２４と駆動信号線３０との間の配線寄生容量が非常に大きかった。この配線寄生容量は、選択ＭＯＳトランジスタ２２の寄生容量Ｃｓよりも大きい容量値を有するため、単位画素１２からの信号読み出しに時間を要していた。

このように、単位画素１２から垂直信号線２４への画素信号の高速読み出しを実現するためには、垂直信号線２４に連なる寄生容量を如何にして低減するかが重要である。

垂直信号線２４と駆動信号線３０との間にガード線２６を配置した本実施形態の固体撮像装置では、図１（ａ）に示すように、垂直信号線２４に対して寄生容量Ｃｓ及び寄生容量Ｃｇが存在し、ガード線に対して寄生容量Ｃｐが存在する。ここで、寄生容量Ｃｓは、単位画素１２の選択ＭＯＳトランジスタ２２の寄生容量が主成分である。寄生容量Ｃｇは、垂直信号線２４とガード線２６との間の配線寄生容量である。寄生容量Ｃｐは、単位画素１２と駆動信号線３０との間の寄生容量が主成分である。

本実施形態による固体撮像装置では、垂直信号線２４と駆動信号線３０との間にガード線２６を配置しているため、垂直信号線２４と駆動信号線３０との間の配線寄生容量を抑制することができる。その一方で、ガード線２６を設けることにより、垂直信号線２４とガード線２６との間には寄生容量Ｃｇが発生する。しかしながら、この寄生容量Ｃｇは、バッファアンプ部４２の信号をガード線２６にフィードバックすることによって、実質的に低減することができる。

すなわち、例えば図３に示すバッファアンプ部４２を介して垂直信号線２４とガード線２６とを接続することにより、垂直信号線２４の画素信号電圧Ｖｌｉｎｅがバッファアンプ部４２でバッファされ、ガード線２６に入力される。これにより、垂直信号線２４の電圧とガード線２６の電圧とがほぼ同様に、すなわち同位相で変化するため、寄生容量Ｃｇの容量値を実質的に大幅に減少させることができる。そしてこれにより、駆動信号線３０の電圧による影響は、ガード線２６によって遮蔽することができる。ガード線２６を配置したことにより、画素ソースフォロワ回路の負荷である垂直信号線２４の容量は、寄生容量Ｃｓが主成分となる。

したがって、画素信号の読み出し時に構成される画素ソースフォロワ回路の負荷容量は、容量値が小さい寄生容量Ｃｓが主成分となり、垂直信号線２４の充電収束時間が短縮される、すなわち高速に画素信号を読み出すことができる。

図２（ａ）は、垂直信号線２４の下層部にガード線２６を配置した例であり、図２（ｂ）は、垂直信号線２４の側面部にガード線２６を更に配置した例である。図２（ａ）の例に対して、図２（ｂ）の例では、寄生容量Ｃｓよりも大きい容量値である配線寄生容量を更に抑制することができる。

次に、本実施形態による固体撮像装置の具体的な動作について、図４を用いて説明する。なお、以下の説明において、各制御信号は、Ｈｉｇｈレベルのときに対応するＭＯＳトランジスタを導通状態（ＯＮ）、Ｌｏｗレベルのときに対応するＭＯＳトランジスタを非導通状態（ＯＦＦ）にするものとする。

図４中、信号ＰＲＥＳは、垂直走査回路６４からリセット信号線ＲＥＳに出力されるリセットＭＯＳトランジスタ１８用の制御信号である。信号ＰＴＸは、垂直走査回路６４から転送ゲート信号線ＴＸに出力される転送ＭＯＳトランジスタ１６用の制御信号である。信号ＰＳＥＬは、垂直走査回路６４から選択信号線ＳＥＬに出力される選択ＭＯＳトランジスタ２２用の制御信号である。電圧Ｖ−ＦＤは、ＦＤノードの電圧である。電圧Ｖｌｉｎｅは、垂直信号線２４の電圧である。

まず、画素信号の読み出し動作に伴うＦＤノードの電圧の遷移について述べる。図には、信号電荷に基づく信号（光信号）の波形を実線で示し、ダーク信号の波形を一点鎖線で示している。

時刻ｔ１において、垂直走査回路６４により信号ＰＳＥＬがＬｏｗレベルからＨｉｇｈレベルに遷移され、選択ＭＯＳトランジスタ２２がＯＮとなる。これにより、画素ソースフォロア回路が動作状態となる。

次いで、時刻ｔ２において、垂直走査回路６４により信号ＲＥＳがＬｏｗレベルからＨｉｇｈレベルに遷移され、リセットＭＯＳトランジスタ１８がＯＮとなる。これにより、ＦＤノードが初期状態にリセットされる。すなわち、ＦＤノードは、電源電圧Ｖｄｄに充電される。

次いで、時刻ｔ３において、垂直走査回路６４により信号ＰＲＥＳがＨｉｇｈレベルからＬｏｗレベルに遷移され、リセットＭＯＳトランジスタ１８がＯＦＦとなる。リセットＭＯＳトランジスタ１８がＯＦＦされることで、電圧Ｖ−ＦＤは信号ＰＲＥＳの変化によりΔＶｒ変化する。このときのＦＤノードの電圧Ｖ−ＦＤを、電圧ＶＮとする。この電圧ＶＮが、単位画素１２の基準電圧である。

次いで、時刻ｔ４において、垂直走査回路６４により信号ＰＴＸがＬｏｗレベルからＨｉｇｈレベルに遷移され、転送ＭＯＳトランジスタ１６がＯＮとなる。これにより、電圧Ｖ−ＦＤは、信号ＰＴＸの変化によりΔＶｒ上昇するとともに、フォトダイオード１４に蓄積されていた、受光光量に依存した電荷ＱがＦＤノードに転送されるのに伴い、電荷ＱをＦＤ容量で除算した電圧ＶＳ分、下降する。この電圧ＶＳが光電変換信号である。

次いで、時刻ｔ５において、垂直走査回路６４により信号ＰＴＸがＨｉｇｈレベルからＬｏｗレベルに遷移され、転送ＭＯＳトランジスタ１６がＯＦＦとなる。ここで、転送ＭＯＳトランジスタ１６がＯＦＦする前に、フォトダイオード１４からＦＤノードへの電荷転送は終了している。また、ＦＤ容量は非常に小さいので、電圧Ｖ−ＦＤの電圧変化は急峻である。また、時刻ｔ５において信号ＰＴＸがＯＦＦに変化することで、電圧Ｖ−ＦＤはΔＶｒ変化し、結果的に電圧Ｖ−ＦＤはＶＮ＋ＶＳとなる。

この後、後段の処理回路で、画素信号ＶＮ＋ＶＳから基準信号ＶＮの差分を算出し、光電変換信号ＶＳを取得する。

次に、ＦＤノードの電圧を垂直信号線２４に読み出したときの垂直信号線２４の電圧Ｖｌｉｎｅの遷移について述べる。図には、信号電荷に基づく信号（光信号）の波形を実線で示し、ダーク信号の波形を一点鎖線で示している。また、比較のため、シールド線を設けない従来構造における信号電荷に基づく信号（光信号）の波形を、点線で示している。なお、各電圧は、ソースフォロワ回路のオフセット電圧を考慮して、符号にクォーテーション（’）を付加して表記している。

実線で示す本実施形態の固体撮像装置における読み出し信号は、ガード線２６を設けたことにより垂直信号線２４の寄生容量Ｃｓが小さくなったことを受けて、ＦＤノードの電圧Ｖ−ＦＤの変化に急速に追従し、時刻ｔ６にＶＮ’＋ＶＳに到達している。これに対し、破線で示す従来構造の固体撮像装置における読み出し信号は、収束するまでに時間を要し、時刻ｔ７にＶＮ’＋ＶＳに到達している。

この時刻ｔ６と時刻ｔ７との間の時間差が、本実施形態による固体撮像装置と従来構造の固体撮像装置とにおける、１画素行の読み出しに要する時間の差である。この時間差に画素行数を乗算した値が、本実施形態による固体撮像装置と従来構造の固体撮像装置とにおける、画像１フレームの読み出しに要する時間の差である。本実施形態による固体撮像装置によれば、この時間差に相当する分、従来構造の固体撮像装置よりも高速撮影が可能となる。

このように、本実施形態によれば、垂直信号線と駆動信号線との間にガード線を配置し、このガード線に垂直信号線と同位相の電圧を出力するので、垂直信号線に連なる寄生容量を実質的に大幅に低減することができる。これにより、単位画素から垂直信号線へ画素信号を読み出す際、垂直信号線の充電収束時間を短縮することができ、高速に画素信号を読み出すことができる。

［第２実施形態］
本発明の第２実施形態による固体撮像装置について、図５を用いて説明する。図１乃至図４に示す第１実施形態による固体撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。

図５は、本実施形態による固体撮像装置のバッファアンプ部４２の回路構成を示す図である。図５（ａ）はバッファアンプ部４２の全体構成及び信号線との接続関係を示しており、図５（ｂ）はバッファアンプ部４２に接続されるハイパスフィルタ５６の構成例を示している。

本実施形態による固体撮像装置のバッファアンプ部４２は、図５（ａ）に示すように、バッファアンプ４６と、反転アンプ４８と、反転アンプ５２とを有している。反転アンプ４８は、演算増幅器５０と、演算増幅器５０の入力端子に接続された入力容量Ｃ１と、演算増幅器５０の入力端子と出力端子との間に接続された帰還容量Ｃｆ１とを有している。反転アンプ５２は、演算増幅器５４と、演算増幅器５４の入力端子に接続された入力容量Ｃ２と、演算増幅器５４の入力端子と出力端子との間に接続された帰還容量Ｃｆ２とを有している。

バッファアンプ４６は、入力端子が垂直信号線２４に接続され、出力端子が入力容量Ｃ１を介して演算増幅器５０の入力端子に接続されている。演算増幅器５０の出力端子は、入力容量Ｃ２を介して演算増幅器５４の入力端子に接続されている。演算増幅器５４の出力端子は、ガード線２６に接続されている。

垂直信号線２４とバッファアンプ４６との間或いは反転アンプ５２とガード線２６との間には、ハイパスフィルタ５６を設けるようにしてもよい。図５（ａ）には、垂直信号線２４とバッファアンプ４６との間にハイパスフィルタ５６を配置した例を示している。図５（ｂ）は、ハイパスフィルタ５６の構成例である。図５（ｂ）に示すハイパスフィルタ５６は、抵抗Ｒと容量Ｃ３とが並列に接続されたものである。

本実施形態による固体撮像装置のバッファアンプ部４２は、帰還（フィードバック）率の設定自由度を向上させるために、バッファアンプ４６と２段の反転アンプ４８，５２とで、非反転構成としている。バッファアンプ４６は、ソースフォロワ回路でもよい。

反転アンプ４８の増幅率（ゲイン）は、入力容量Ｃ１と帰還容量Ｃｆ１との比、Ｃ１／Ｃｆ１であるので、これら２つの容量をＣｆ１≧Ｃ１に設定すれば、ゲインを１以下にすることができる。同様に、反転アンプ５２のゲインは、入力容量Ｃ２と帰還容量Ｃｆ２との比、Ｃ２／Ｃｆ２であるので、これら２つの容量をＣｆ２≧Ｃ２に設定すれば、ゲインを１以下にすることができる。これらパラメータを適宜変更することにより、画素数や画素サイズ、画素ソースフォロアのサイズ等に応じてフィードバック率を自由に設定することができる。

第１実施形態において説明したように、垂直信号線２４に接続してバッファアンプ部４２及びガード線２６を設けることで、垂直信号線２４の寄生容量を小さくして高速読み出しを実現することができる。バイパスフィルタ５６は、この読み出し時間を更に短縮する効果がある。

垂直信号線２４とガード線２６との間の寄生容量Ｃｇは、画素ソースフォロワ回路から垂直信号線２４に読み出された電圧と、その電圧がバッファアンプ部４２でガード線２６にフィードバックされた電圧とが同じになったとき、最小となる。ところが、フィードバック経路であるバッファアンプ部４２やガード線２６の寄生容量（Ｃｇ＋Ｃｐ）によって遅延が発生し、高速化を阻害することがある。

そこで、垂直信号線２４とガード線２６との間にハイパスフィルタ５６を設け、垂直信号線２４の電圧変化（過渡特性）の高周波成分を強調する。このようにすることで、高速化の阻害要因である寄生容量の影響を抑制し、フィードバックを高速化することができる。

このように、本実施形態によれば、バッファアンプ部４２のフィードバック率を自由に設定できるので、画素数や画素サイズ、画素ソースフォロアのサイズ等が異なる固体撮像装置に広く応用することができる。また、ハイパスフィルタ５６を設けることで、更なる高速読み出しを実現することが可能となる。

［第３実施形態］
本発明の第３実施形態による撮像システムについて、図６を用いて説明する。

図６は、本実施形態による撮像システムの構成例を示す概略図である。図１乃至図５に示す第１及び第２実施形態による固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による撮像システム２００は、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星等に適用可能である。

撮像システム２００は、固体撮像装置１００、レンズ２０２、絞り２０３、バリア２０１、信号処理部２０７、タイミング発生部２０８、全体制御・演算部２０９、メモリ部２１０、記録媒体制御Ｉ／Ｆ部２１１、外部Ｉ／Ｆ部２１３を有している。

レンズ２０２は、被写体の光学像を撮像装置１００に結像させるためのものである。絞り２０３は、レンズ２０２を通った光量を可変するためのものである。バリア２０１は、レンズ２０２の保護のためのものである。固体撮像装置１００は、先の実施形態で説明した固体撮像装置であって、レンズ２０２により結像された光学像を画像データに変換するものである。

信号処理部２０７は、固体撮像装置１００より出力された撮像データに各種の補正やデータを圧縮する処理を行う信号処理部である。画像データをＡＤ変換するためのＡＤ変換部は、固体撮像装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。また、信号処理部２０７も、固体撮像装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。タイミング発生部２０８は、固体撮像装置１００及び信号処理部２０７に、各種タイミング信号を出力するためのものである。全体制御・演算部２０９は、撮像システムの全体を制御する全体制御部である。ここで、タイミング信号などは撮像システム２００の外部から入力されてもよく、撮像システムは少なくとも固体撮像装置１００と、固体撮像装置１００から出力された撮像信号を処理する信号処理部２０７とを有していればよい。

メモリ部２１０は、画像データを一時的に記憶するためのフレームメモリ部である。記録媒体制御Ｉ／Ｆ部２１１は、記録媒体２１２への記録或いは記録媒体２１２からの読み出しを行うためのインターフェース部である。記録媒体２１２は、撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部２１３は、外部コンピュータ等と通信するためのインターフェース部である。

このようにして、第１及び第２実施形態による固体撮像装置を適用した撮像システムを構成することにより、高速撮影が可能な撮像システムを実現することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、垂直信号線２４よりも駆動信号線３０が下層側に配置されている固体撮像装置を例に説明したが、駆動信号線３０は、必ずしも垂直信号線２４よりも下層側に位置している必要はない。駆動信号線３０は、垂直信号線２４よりも上層側に配置されていてもよいし、一部が垂直信号線２４の下層側に配置され他の一部が垂直信号線２４の上層側に配置されていてもよい。垂直信号線２４よりも上層側に駆動信号線３０が配置されている場合、垂直信号線２４と駆動信号線３０との間にガード線２６を配置することで、上記実施形態で説明した効果と同様の効果を奏することができる。

また、上記実施形態では、高速読み出しの妨げとなる寄生容量を垂直信号線２４との間に形成する配線層として画素読み出し回路の駆動信号線３０を例示したが、必ずしも駆動信号線３０である必要はない。この場合、垂直信号線２４と、高速読み出しの妨げとなる寄生容量を垂直信号線２４との間に形成する配線層との間にガード線２６を配置することで、上記実施形態で説明した効果と同様の効果を奏することができる。

また、図１（ｂ）に示した単位画素１２の構成は一例を示したものであり、本発明の固体撮像装置に適用可能な単位画素１２の構成はこれに限定されるものではない。

また、第３実施形態に示した撮像システムは、本発明の固体撮像装置を適用しうる撮像システムの一例を示したものであり、本発明の固体撮像装置を適用可能な撮像システムは図６に示した構成に限定されるものではない。

上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。

１０ 撮像領域
１２ 単位画素
２４ 垂直信号線
２６ ガード線
３０ 駆動信号線
４２ バッファアンプ部

Claims (8)

1. 光電変換素子と、前記光電変換素子が生成する電荷に基づく信号を増幅して出力する増幅部とをそれぞれ有する複数の画素と、
   前記複数の画素に接続された垂直信号線と、
   前記垂直信号線に近接して配置されたガード線と、
   前記垂直信号線に接続され、前記垂直信号線に読み出された前記信号をバッファし、前記信号と同位相の信号を前記ガード線に出力するバッファアンプ部と
   を有することを特徴とする固体撮像装置。
2. 前記ガード線は、前記垂直信号線と前記画素を駆動するための駆動信号線との間に配置されている
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記バッファアンプ部は、２段の反転アンプを含む
   ことを特徴とする請求項１又は２記載の固体撮像装置。
4. 前記バッファアンプ部は、ソースフォロワ回路又は演算増幅器を含む
   ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
5. 前記バッファアンプ部は、増幅率が１以下である
   ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
6. 前記バッファアンプ部は、入力又は出力にハイパスフィルタを有する
   ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
7. 前記垂直信号線及びガード線は、第１の方向に延在して配置されており、
   前記駆動信号線は、前記第１の方向と交差する第２の方向に延在して配置されている
   ことを特徴とする請求項２記載の固体撮像装置。
8. 請求項１乃至７のいずれか１項に記載の固体撮像装置と、
   前記固体撮像装置から出力された前記信号を処理する信号処理装置と
   を有することを特徴とする撮像システム。

Images