[go: up one dir, main page]

JP2016178560A - Power amplifier - Google Patents

Power amplifier Download PDF

Info

Publication number
JP2016178560A
JP2016178560A JP2015058733A JP2015058733A JP2016178560A JP 2016178560 A JP2016178560 A JP 2016178560A JP 2015058733 A JP2015058733 A JP 2015058733A JP 2015058733 A JP2015058733 A JP 2015058733A JP 2016178560 A JP2016178560 A JP 2016178560A
Authority
JP
Japan
Prior art keywords
speaker
class
signal
disconnection
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015058733A
Other languages
Japanese (ja)
Other versions
JP6528491B2 (en
Inventor
洋平 大谷
Yohei Otani
洋平 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2015058733A priority Critical patent/JP6528491B2/en
Publication of JP2016178560A publication Critical patent/JP2016178560A/en
Application granted granted Critical
Publication of JP6528491B2 publication Critical patent/JP6528491B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology of capable of detecting disconnections or the like of speakers immediately at timing that disconnections or the like in all the speakers occur without necessity of attaching signal generation means for inspection used to detect such disconnections.SOLUTION: A power amplifier 1 includes a class D amplifier part 100 that performs self-oscillation at a predetermined self-oscillation frequency through a feedback loop including a speaker SP, generates a pulse duration modulation signal subjected to pulse duration modulation according to an audio signal AIN and supplies the pulse duration modulation signal to the speaker SP. A disconnection detection circuit 300 determines the presence/absence of a disconnection in the speaker SP according to whether or not the self-oscillation frequency of the class D amplifier part 100 changes from a predetermined reference frequency.SELECTED DRAWING: Figure 1

Description

本発明は、スピーカ等の負荷を駆動する電力増幅器に関する。   The present invention relates to a power amplifier that drives a load such as a speaker.

パチンコやパチスロ等の各種遊戯機には複数のスピーカが搭載されており、遊戯の進行に応じてスピーカから音楽が放音される。また、遊戯機の中には、不正な方法で出玉を獲得する不正行為(所謂ゴト行為)に対する対策として、不正な行為が発生した場合に警報を鳴らすためのスピーカが搭載される場合もある。前者の場合、スピーカが断線すると音楽の再生が停止する。また、スピーカと当該スピーカに電力を供給するアンプとを接続する配線が劣化し断線に近い状態が発生すると、音楽の再生音量が低下或いは不安定となる。後者の場合、スピーカへの線路が切断されると、不正行為が行われても、スピーカから警報音を放音することができず、不正行為を発見、防止することができなくなる。また、スピーカは上記各種遊技機に搭載されるだけでなく、遊技機を扱う遊技場や、オフィスや公共施設等の各種施設内においても設置されている。このような施設では、複数のスピーカが天井等に設置され、警報を発するためのスピーカ或いは案内用のスピーカとして利用される場合がある。さらに、上記施設内の高所(例えば、遊技場のホールのステージ上)には、拡音用のスピーカが設置される場合がある。いずれのスピーカにおいても、各スピーカへの線路の切断(以下、スピーカの断線と表記)を検知するためには、各スピーカから放音される音を実際に人間が確認する必要がある。しかし、複数のスピーカの各々について、1個ずつ断線を確認する作業を行うことは困難である。また、スピーカが高所に設置されている場合には、上記作業はさらに困難となる。そこで、スピーカの断線を検知する手段が必要とされている。   Various game machines such as pachinko and pachislot machines are equipped with a plurality of speakers, and music is emitted from the speakers as the game progresses. In addition, some game machines may be equipped with a speaker for sounding an alarm when an illegal action occurs as a countermeasure against an illegal action (so-called goto action) that obtains a ball in an illegal manner. . In the former case, music playback stops when the speaker is disconnected. In addition, when the wiring connecting the speaker and the amplifier that supplies power to the speaker deteriorates and a state close to disconnection occurs, the music playback volume decreases or becomes unstable. In the latter case, if the line to the speaker is cut, even if an illegal act is performed, an alarm sound cannot be emitted from the speaker, and the illegal act cannot be detected and prevented. Speakers are not only installed in the above various gaming machines, but are also installed in game facilities that handle gaming machines, and in various facilities such as offices and public facilities. In such a facility, a plurality of speakers may be installed on a ceiling or the like, and may be used as a speaker for issuing an alarm or a speaker for guidance. Further, a speaker for sound expansion may be installed at a high place in the facility (for example, on the stage of the hall of the game hall). In any speaker, in order to detect disconnection of the line to each speaker (hereinafter referred to as speaker disconnection), it is necessary for a human to actually confirm the sound emitted from each speaker. However, it is difficult to check the disconnection of each of the plurality of speakers one by one. In addition, when the speaker is installed at a high place, the above operation becomes more difficult. Therefore, a means for detecting disconnection of the speaker is required.

特許文献1には、圧電スピーカ(容量性スピーカ)の断線を検知する断線検知手段を備えた音響装置が開示されている。この音響装置は、並列接続された複数のスピーカの断線数を検出する断線検出手段を有する。断線検出手段は、断線数の検出を行う場合に、複数のスピーカを駆動するD級アンプにPWM波形の波高電圧(PWM波形のHigh電圧)を一定期間印加し、当該波高電圧に応じた基準電圧ViをD級アンプから複数のスピーカに一定期間出力させる検出電圧発生手段を有している。断線検出手段は、検出電圧発生手段から基準電圧Viが出力されている間のスピーカの出力電圧Voの立ち上がり波形を取得し、当該波形を非断線時に予め取得した理想的な出力電圧Voの波形と比較することによりスピーカの断線数を検出する。   Patent Document 1 discloses an acoustic device including a disconnection detection unit that detects disconnection of a piezoelectric speaker (capacitive speaker). This acoustic apparatus has a disconnection detecting means for detecting the number of disconnections of a plurality of speakers connected in parallel. When detecting the number of disconnections, the disconnection detecting means applies a peak voltage of a PWM waveform (High voltage of the PWM waveform) to a class D amplifier that drives a plurality of speakers for a certain period, and a reference voltage corresponding to the peak voltage Detection voltage generating means for outputting Vi from a class D amplifier to a plurality of speakers for a certain period is provided. The disconnection detection means acquires a rising waveform of the output voltage Vo of the speaker while the reference voltage Vi is output from the detection voltage generation means, and obtains the waveform of the ideal output voltage Vo acquired in advance when the disconnection is not disconnected. The number of disconnections of the speaker is detected by comparison.

特開2013−192195号公報JP 2013-192195 A

ところで、上述した特許文献1に開示の技術は、スピーカの断線数の検出を行う際に、基準電圧Viをスピーカに与えるものであり、スピーカの断線またはそれに近い状態(以下、断線等という)が発生したときに、直ちにその断線等を検出することができなかった。上述した遊技場の例では、不正行為を防止するために、スピーカの断線が発生したタイミングにおいてその断線を検出する必要がある。しかし、特許文献1に開示の技術はそのような要求に応えるものではない。また、基準電圧Viを発生させるためには、検査用の信号発生手段(検出電圧発生手段)を設ける必要がある。このように断線検知のために専用の配線や電気回路を別途設けることになると、装置全体の回路規模が増大し、設置スペースに制限があるような場所(遊技場の天井等)では、当該装置を設置するのは困難となる。また、基準電圧Voの立ち上がり波形は、圧電スピーカの蓄積電圧の変化に基づいて得られるものであり、動電型(ダイナミック型)スピーカに対しては上記技術を適用することができない。このため、動電型スピーカを設置している施設では、上記装置を利用することはできない。   By the way, the technique disclosed in Patent Document 1 described above applies the reference voltage Vi to the speaker when detecting the number of disconnections of the speaker, and the disconnection of the speaker or a state close thereto (hereinafter referred to as disconnection or the like). When it occurred, the disconnection or the like could not be detected immediately. In the example of the above-described game hall, it is necessary to detect the disconnection at the timing when the disconnection of the speaker occurs in order to prevent fraud. However, the technique disclosed in Patent Document 1 does not meet such a requirement. In addition, in order to generate the reference voltage Vi, it is necessary to provide an inspection signal generation means (detection voltage generation means). In this way, when a dedicated wiring or electric circuit is separately provided for disconnection detection, the circuit scale of the entire device increases, and in places where installation space is limited (such as the ceiling of a game arcade), the device concerned It will be difficult to install. The rising waveform of the reference voltage Vo is obtained based on the change in the accumulated voltage of the piezoelectric speaker, and the above technique cannot be applied to an electrodynamic (dynamic) speaker. For this reason, the said apparatus cannot be utilized in the facility which has installed the electrodynamic type speaker.

この発明は、以上説明した事情に鑑みてなされたものであり、断線検知のための検査用の信号発生手段を設けることなく、あらゆるスピーカの断線等が発生したタイミングにおいて直ちにその断線等を検出することを可能とする技術を提供することを目的としている。   The present invention has been made in view of the circumstances described above, and immediately detects the disconnection or the like at the timing when any speaker disconnection or the like occurs without providing an inspection signal generation means for detecting disconnection. The purpose is to provide technology that enables this.

この発明は、自励発振をするD級増幅部を有する電力増幅器において、前記D級増幅部の前記自励発振の周波数と所定の基準周波数とを比較することにより、前記D級増幅部と前記D級増幅部の負荷との間の断線の有無を判定する断線検知手段を具備することを特徴とする電力増幅器を提供する。   The present invention provides a power amplifier having a class D amplifier that performs self-excited oscillation, by comparing the frequency of the self-excited oscillation of the class D amplifier with a predetermined reference frequency, and Provided is a power amplifier comprising disconnection detecting means for determining the presence or absence of disconnection with a load of a class D amplifier.

かかる発明によれば、D級増幅部の自励発振により、D級増幅部と負荷との間に断線が発生すると、自励発振周波数が所定の基準周波数から変化する。従って、この基準周波数からの変化を検出することにより、検査用の信号発生手段を別途設けることなく、D級増幅部と負荷との間の断線の有無を判定することができる。また、D級増幅部の自励発振周波数の変化に基づいて上記断線の有無を判定するため、あらゆるスピーカに対して上記断線の有無を判定することができる。   According to this invention, when a disconnection occurs between the class D amplifier and the load due to the self-excited oscillation of the class D amplifier, the self-excited oscillation frequency changes from the predetermined reference frequency. Therefore, by detecting the change from the reference frequency, it is possible to determine whether or not there is a disconnection between the class D amplifier and the load without separately providing a test signal generating means. Moreover, since the presence or absence of the said disconnection is determined based on the change of the self-excited oscillation frequency of a class D amplification part, the presence or absence of the said disconnection can be determined with respect to every speaker.

また、この発明は、自励発振をするD級増幅部を有する電力増幅器において、前記D級増幅部への入力信号と前記D級増幅部の出力信号とを比較し、その比較結果を出力する比較部と、前記比較部から取得した比較結果を所定の閾値と比較し、前記D級増幅部の負荷の状態を判定する判定部とを具備することを特徴とする電力増幅器を提供する。   Further, according to the present invention, in a power amplifier having a class D amplification unit that performs self-excited oscillation, an input signal to the class D amplification unit is compared with an output signal of the class D amplification unit, and the comparison result is output. There is provided a power amplifier comprising: a comparison unit; and a determination unit that compares a comparison result acquired from the comparison unit with a predetermined threshold value and determines a load state of the class D amplification unit.

かかる発明によれば、D級増幅部と当該D級増幅部に接続された負荷との間に断線が発生すると、D級増幅部の利得が変化する。従って、D級増幅部の入力信号と出力信号とを所定の閾値と比較し、当該利得の変化を検知することにより、D級増幅部と負荷との間の断線の有無を判定することができる。   According to this invention, when a disconnection occurs between the class D amplifier and the load connected to the class D amplifier, the gain of the class D amplifier changes. Therefore, by comparing the input signal and output signal of the class D amplifier with a predetermined threshold and detecting the change in the gain, it is possible to determine whether or not there is a disconnection between the class D amplifier and the load. .

本発明の第1実施形態である電力増幅器1の構成を示す回路図である。1 is a circuit diagram showing a configuration of a power amplifier 1 according to a first embodiment of the present invention. 同実施形態における周波数判定回路310の構成を示す回路図である。It is a circuit diagram which shows the structure of the frequency determination circuit 310 in the embodiment. 同実施形態における周波数判定回路320の構成を示す回路図である。It is a circuit diagram which shows the structure of the frequency determination circuit 320 in the embodiment. 同実施形態における周波数判定回路320の各部の信号波形を例示するタイムチャートである。3 is a time chart illustrating signal waveforms of respective units of a frequency determination circuit 320 in the same embodiment. 同実施形態における周波数判定回路330の構成を示す回路図である。It is a circuit diagram which shows the structure of the frequency determination circuit 330 in the embodiment. 同実施形態において、スピーカSPが断線していない場合における周波数判定回路330の各部の信号波形を例示するタイムチャートである。In the embodiment, it is a time chart illustrating the signal waveform of each part of the frequency determination circuit 330 when the speaker SP is not disconnected. 同実施形態において、スピーカSPが断線している場合における周波数判定回路330の各部の信号波形を例示するタイムチャートである。In the embodiment, it is a time chart illustrating the signal waveform of each part of the frequency determination circuit 330 when the speaker SP is disconnected. 本発明の第2実施形態である電力増幅器1Aの構成を示す回路図である。It is a circuit diagram which shows the structure of power amplifier 1A which is 2nd Embodiment of this invention. 同実施形態における断線検知回路400の構成を示す回路図である。It is a circuit diagram which shows the structure of the disconnection detection circuit 400 in the embodiment.

以下、図面を参照しつつ本発明の実施の形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<第1実施形態>
図1は、この発明の第1実施形態である電力増幅器1の構成を示す回路図である。なお、図1では電力増幅器1の構成の理解を容易にするため、同電力増幅器1の負荷であるスピーカSPが併せて図示されている。
<First Embodiment>
FIG. 1 is a circuit diagram showing a configuration of a power amplifier 1 according to the first embodiment of the present invention. In FIG. 1, a speaker SP that is a load of the power amplifier 1 is also illustrated in order to facilitate understanding of the configuration of the power amplifier 1.

図1に示すように、電力増幅器1はD級増幅部100と断線検知回路300を有する。このD級増幅部100は、オペアンプ(またはコンパレータ)110と、出力段120と、フィルタ130と、帰還抵抗140とを有する。   As shown in FIG. 1, the power amplifier 1 includes a class D amplifier 100 and a disconnection detection circuit 300. The class D amplifier 100 includes an operational amplifier (or comparator) 110, an output stage 120, a filter 130, and a feedback resistor 140.

オペアンプ110は、D級増幅部100の入力信号に対する入力部をなす回路である。このオペアンプ110の非反転入力端には、入力端子111を介してオーディオ信号AINが入力される。オペアンプ110の反転入力端は抵抗150を介して接地されている。   The operational amplifier 110 is a circuit that forms an input unit for the input signal of the class D amplification unit 100. The audio signal AIN is input to the non-inverting input terminal of the operational amplifier 110 through the input terminal 111. The inverting input terminal of the operational amplifier 110 is grounded via a resistor 150.

出力段120は、スイッチング素子として、正電源+Bと出力段120の出力端子123との間に介挿されたトランジスタ121と、負電源−Bと出力段120の出力端子123との間に介挿されたトランジスタ122を有する。好ましい態様において、このトランジスタ121および122は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor;金属―酸化膜−半導体構造の電界効果トランジスタ)である。出力段120は、オペアンプ110の出力信号に応じて、トランジスタ121をON、トランジスタ122をOFFとして正電源+Bを出力端子123に接続し、あるいはトランジスタ121をOFF、トランジスタ122をONとして負電源−Bを出力端子123に接続する。従って、出力段120の出力信号の波形は矩形波となる。   The output stage 120 has a transistor 121 interposed between the positive power source + B and the output terminal 123 of the output stage 120 as a switching element, and is interposed between the negative power source −B and the output terminal 123 of the output stage 120. The transistor 122 is provided. In a preferred embodiment, the transistors 121 and 122 are MOSFETs (Metal Oxide Semiconductor Field Effect Transistor). The output stage 120 turns on the transistor 121 and turns off the transistor 122 and connects the positive power source + B to the output terminal 123 according to the output signal of the operational amplifier 110, or connects the transistor 121 to OFF and turns on the transistor 122 and turns on the negative power source -B. Is connected to the output terminal 123. Therefore, the waveform of the output signal of the output stage 120 is a rectangular wave.

フィルタ130は、出力段120の出力信号から、オーディオ帯域以上の高域成分を除去し、残ったオーディオ帯域の周波数成分をスピーカSPに供給するローパスフィルタである。このフィルタ130は、インダクタ131およびキャパシタ132を有する。ここで、インダクタ131は、出力段120の出力端子123とスピーカSPの一端との間に介挿されている。また、キャパシタ132は、一端がインダクタ131およびスピーカSP間のノード133に接続され、他端は接地されている。すなわち、キャパシタ132は、負荷であるスピーカSPに並列接続されている。   The filter 130 is a low-pass filter that removes high-frequency components of an audio band or higher from the output signal of the output stage 120 and supplies the remaining frequency components of the audio band to the speaker SP. The filter 130 includes an inductor 131 and a capacitor 132. Here, the inductor 131 is interposed between the output terminal 123 of the output stage 120 and one end of the speaker SP. The capacitor 132 has one end connected to a node 133 between the inductor 131 and the speaker SP, and the other end grounded. That is, the capacitor 132 is connected in parallel to the speaker SP that is a load.

帰還抵抗140は、インダクタ131およびスピーカSPの間のノード133と、オペアンプ110の反転入力端との間に介挿されている。この帰還抵抗140は、スピーカSPに対する出力電圧をD級増幅部100の入力部たるオペアンプ110に帰還させ、D級増幅部100を自励発振させる自励発振用帰還ループを構成している。D級増幅部100は、所定の自励発振周波数で発振しつつ、入力オーディオ信号AINに基づいてパルス幅変調されたPWMパルス列信号を出力段120から出力する。フィルタ130は、このPWMパルス列信号から自励発振周波数以上の高域成分を除去してスピーカSPに供給する役割を果たす。以上がD級増幅部100の構成である。   The feedback resistor 140 is interposed between the node 133 between the inductor 131 and the speaker SP and the inverting input terminal of the operational amplifier 110. This feedback resistor 140 constitutes a self-excited oscillation feedback loop that feeds back the output voltage to the speaker SP to the operational amplifier 110 that is the input of the class D amplifier 100 and causes the class D amplifier 100 to self-oscillate. The class D amplifier 100 outputs from the output stage 120 a PWM pulse train signal that has been pulse-width modulated based on the input audio signal AIN while oscillating at a predetermined self-excited oscillation frequency. The filter 130 serves to remove a high frequency component higher than the self-excited oscillation frequency from the PWM pulse train signal and supply it to the speaker SP. The above is the configuration of the class D amplification unit 100.

本実施形態による電力増幅器1において、D級増幅部100には、負荷電流帰還回路200が接続されている。負荷電流帰還回路200は、D級増幅部100の負荷であるスピーカSPに流れる負荷電流を入力部たるオペアンプ110に負帰還させる回路である。この負荷電流帰還回路200は、電流検出抵抗210と、増幅部220と、結合部230とを有する。   In the power amplifier 1 according to the present embodiment, a load current feedback circuit 200 is connected to the class D amplification unit 100. The load current feedback circuit 200 is a circuit that negatively feeds back the load current flowing through the speaker SP that is the load of the class D amplifier 100 to the operational amplifier 110 that is the input unit. The load current feedback circuit 200 includes a current detection resistor 210, an amplification unit 220, and a coupling unit 230.

電流検出抵抗210は、スピーカSPにおけるノード133と反対側の端子と接地線との間に介挿されている。増幅部220は、オペアンプ221と、抵抗222および223とにより構成されている。オペアンプ221の反転入力端は、抵抗222を介して接地されるとともに、抵抗223を介してオペアンプ221の出力端に接続されている。そして、オペアンプ221の非反転入力端には電流検出抵抗210の両端間電圧が与えられる。従って、増幅部220は、抵抗222の抵抗値をRa、抵抗223の抵抗値をRbとした場合、電流検出抵抗210の両端間電圧を(Ra+Rb)/Raのゲインで増幅して出力する。本実施形態では、このように電流検出抵抗210の両端間電圧が増幅部220により十分な大きさの電圧に増幅されるので、電流検出抵抗210の抵抗値を小さくすることができる。結合部230は、増幅部220の出力端とオペアンプ110の反転入力端との間に直列に介挿された抵抗231およびキャパシタ232からなる。この結合部230は、負荷電流帰還回路200を介して行われる負帰還の帰還量の周波数特性を調整する役割を果たす。より具体的には、結合部230は高域周波数帯域における位相回りを制限して、自励発振周波数が低下するのを防止する。   The current detection resistor 210 is inserted between the terminal on the speaker SP opposite to the node 133 and the ground line. The amplification unit 220 includes an operational amplifier 221 and resistors 222 and 223. The inverting input terminal of the operational amplifier 221 is grounded via a resistor 222 and connected to the output terminal of the operational amplifier 221 via a resistor 223. The voltage across the current detection resistor 210 is applied to the non-inverting input terminal of the operational amplifier 221. Therefore, when the resistance value of the resistor 222 is Ra and the resistance value of the resistor 223 is Rb, the amplifier 220 amplifies the voltage across the current detection resistor 210 with a gain of (Ra + Rb) / Ra and outputs the amplified voltage. In the present embodiment, since the voltage across the current detection resistor 210 is amplified to a sufficiently large voltage by the amplifier 220 in this way, the resistance value of the current detection resistor 210 can be reduced. The coupling unit 230 includes a resistor 231 and a capacitor 232 that are inserted in series between the output terminal of the amplification unit 220 and the inverting input terminal of the operational amplifier 110. The coupling unit 230 serves to adjust the frequency characteristics of the feedback amount of the negative feedback performed through the load current feedback circuit 200. More specifically, the coupling unit 230 restricts the phase rotation in the high frequency band to prevent the self-oscillation frequency from being lowered.

ここで、D級増幅部100の自励発振周波数は、負荷電流帰還回路200および上記自励発振用帰還ループの2つの帰還回路を介して行われる負帰還の帰還量の周波数特性により決定される。このため、スピーカSPの断線により、負荷電流帰還回路200を介して行われる負帰還が遮断されると、D級増幅部100の自励発振周波数が変化する。本実施形態において、D級増幅部100の自励発振周波数は、スピーカSPが断線していない場合には、例えば384kHzと設定され、スピーカSPの断線により負荷電流帰還回路200を介した負帰還が遮断された場合には、例えば645kHz(スピーカSPが断線していない状況における自励発振周波数の1.5倍の周波数)となるように負荷電流帰還回路200の位相が設定される。そこで、本実施形態における断線検知回路300は、D級増幅部100の自励発振周波数が所定の基準周波数(すなわち、スピーカSPが断線していない場合における自励発振周波数)から変化したか否かを検出することにより、スピーカSPに断線が発生したか否かを検知する。そのため、断線検知回路300は、D級増幅部100の自励発振周波数が基準周波数から変化したか否かを検出する周波数判定回路を有する。なお、周波数判定回路の具体的は構成例については後述する。また、本実施形態では、スピーカSPの断線(D級増幅部100とスピーカSP(負荷)との間の断線)とは、D級増幅部100からスピーカSPまでの線路(ケーブル)の断線とスピーカSP内部(例えば、ボイスコイル)の断線の両方を意味するものとする。
以上が本実地形態による電力増幅器1の構成である。
Here, the self-excited oscillation frequency of the class D amplifier 100 is determined by the frequency characteristic of the feedback amount of the negative feedback performed through the load current feedback circuit 200 and the two feedback circuits of the self-excited oscillation feedback loop. . For this reason, when the negative feedback performed via the load current feedback circuit 200 is cut off due to the disconnection of the speaker SP, the self-excited oscillation frequency of the class D amplification unit 100 changes. In this embodiment, the self-excited oscillation frequency of the class D amplifier 100 is set to, for example, 384 kHz when the speaker SP is not disconnected, and negative feedback via the load current feedback circuit 200 is caused by the disconnection of the speaker SP. In the case of interruption, the phase of the load current feedback circuit 200 is set so as to be, for example, 645 kHz (a frequency that is 1.5 times the self-excited oscillation frequency when the speaker SP is not disconnected). Therefore, in the disconnection detection circuit 300 according to the present embodiment, whether or not the self-excited oscillation frequency of the class D amplifier 100 has changed from a predetermined reference frequency (that is, the self-excited oscillation frequency when the speaker SP is not disconnected). By detecting this, it is detected whether or not a disconnection has occurred in the speaker SP. Therefore, the disconnection detection circuit 300 includes a frequency determination circuit that detects whether the self-excited oscillation frequency of the class D amplification unit 100 has changed from the reference frequency. A specific configuration example of the frequency determination circuit will be described later. In the present embodiment, the disconnection of the speaker SP (disconnection between the class D amplification unit 100 and the speaker SP (load)) refers to the disconnection of the line (cable) from the class D amplification unit 100 to the speaker SP and the speaker. It means both the disconnection inside the SP (for example, voice coil).
The above is the configuration of the power amplifier 1 according to the present embodiment.

次に本実施形態の動作について説明する。D級増幅部100において、出力段120の出力信号は、フィルタ130および帰還抵抗140を介すことにより、位相回転が付与されて、入力部たるオペアンプ110に帰還される。これによりD級増幅部100は、自励発振する。このD級増幅部100の自励発振周波数は上述した通りであり、入力オーディオ信号AINの周波数帯域に比べて十分に高い周波数に設定される。   Next, the operation of this embodiment will be described. In the class D amplification unit 100, the output signal of the output stage 120 is fed back through the filter 130 and the feedback resistor 140 to the operational amplifier 110 serving as the input unit with phase rotation. As a result, the class D amplifier 100 oscillates by itself. The self-excited oscillation frequency of the class D amplifier 100 is as described above, and is set to a frequency sufficiently higher than the frequency band of the input audio signal AIN.

ここで、出力段120の出力信号は矩形波となるが、フィルタ130ではキャパシタ132によりこの矩形波の1階積分が行われるので、ノード133の信号波形は三角波となる。オペアンプ110では、帰還抵抗140を介して帰還されるノード133の三角波と、入力オーディオ信号AINとの比較が行われる。この結果、入力オーディオ信号AINによってパルス幅変調されたPWMパルス列信号がオペアンプ110から出力され、このPWMパルス列信号が出力段120を介してフィルタ130に出力される。このPWMパルス列信号は、フィルタ130を介すことにより高域成分が除去され、スピーカSPに供給される。   Here, the output signal of the output stage 120 is a rectangular wave, but since the filter 130 performs first-order integration of the rectangular wave by the capacitor 132, the signal waveform of the node 133 is a triangular wave. In the operational amplifier 110, the triangular wave of the node 133 fed back through the feedback resistor 140 is compared with the input audio signal AIN. As a result, a PWM pulse train signal pulse-width modulated by the input audio signal AIN is output from the operational amplifier 110, and this PWM pulse train signal is output to the filter 130 via the output stage 120. The PWM pulse train signal is removed from the high frequency component through the filter 130 and supplied to the speaker SP.

具体的には、入力オーディオ信号AINの電圧値が0Vである場合、出力段120からデューティ比が50%のPWMパルス列信号が出力され、スピーカSPに与えられる電圧は0Vとなる。また、入力オーディオ信号AINの電圧値が0Vから正方向に変化すると、出力段120から出力されるPWMパルス列信号のデューティ比は50%から最大100%まで変化し、スピーカSPに与えられる電圧は0Vから最大+Bまで変化する。一方、入力オーディオ信号AINの電圧値が0Vから負方向に変化すると、出力段120から出力されるPWMパルス列信号のデューティ比は50%から最小0%まで変化し、スピーカSPに与えられる電圧は0Vから最小−Bまで変化する。このようにして入力オーディオ信号AINに近似した波形の信号がスピーカSPに与えられる。   Specifically, when the voltage value of the input audio signal AIN is 0V, a PWM pulse train signal with a duty ratio of 50% is output from the output stage 120, and the voltage applied to the speaker SP is 0V. When the voltage value of the input audio signal AIN changes from 0V in the positive direction, the duty ratio of the PWM pulse train signal output from the output stage 120 changes from 50% to a maximum of 100%, and the voltage applied to the speaker SP is 0V. To max + B. On the other hand, when the voltage value of the input audio signal AIN changes in the negative direction from 0V, the duty ratio of the PWM pulse train signal output from the output stage 120 changes from 50% to the minimum 0%, and the voltage applied to the speaker SP is 0V. To minimum -B. In this way, a signal having a waveform approximate to the input audio signal AIN is given to the speaker SP.

以上説明したD級増幅部100による増幅動作が行われる間、負荷電流帰還回路200は、スピーカSPに流れる負荷電流をD級増幅部100の入力部たるオペアンプ110に負帰還させる。この結果、次のような効果が得られる。   While the amplification operation by the class D amplification unit 100 described above is performed, the load current feedback circuit 200 negatively feeds back the load current flowing through the speaker SP to the operational amplifier 110 that is the input unit of the class D amplification unit 100. As a result, the following effects can be obtained.

スピーカSPのインピーダンスはスピーカSPの駆動周波数に依存して変化する。ここで、スピーカSPの駆動周波数の変化によりスピーカSPのインピーダンスが増加し、スピーカSPに流れる負荷電流が減少すると、負荷電流帰還回路200を介したD級増幅部100の入力部への帰還信号が減少し、D級増幅部100の出力信号が増加する。この結果、D級増幅部100からスピーカSPに与えられる実効的な電圧が増加し、スピーカSPに流れる負荷電流を増加させる。一方、スピーカSPの駆動周波数の変化によりスピーカSPのインピーダンスが減少し、スピーカSPに流れる負荷電流が増加すると、負荷電流帰還回路200を介したD級増幅部100の入力部への帰還信号が増加し、D級増幅部100の出力信号が減少する。この結果、D級増幅部100からスピーカSPに与えられる実効的な電圧が減少し、スピーカSPに流れる負荷電流を減少させる。このような負帰還制御が行われる結果、スピーカSPに流れる負荷電流は、スピーカSPの駆動周波数によらず一定になる。   The impedance of the speaker SP changes depending on the driving frequency of the speaker SP. Here, when the impedance of the speaker SP increases due to a change in the driving frequency of the speaker SP and the load current flowing through the speaker SP decreases, a feedback signal to the input unit of the class D amplification unit 100 via the load current feedback circuit 200 is obtained. It decreases, and the output signal of the class D amplifier 100 increases. As a result, the effective voltage applied from the class D amplifier 100 to the speaker SP increases, and the load current flowing through the speaker SP increases. On the other hand, when the impedance of the speaker SP decreases due to a change in the driving frequency of the speaker SP and the load current flowing through the speaker SP increases, the feedback signal to the input unit of the class D amplification unit 100 via the load current feedback circuit 200 increases. As a result, the output signal of the class D amplifier 100 decreases. As a result, the effective voltage applied from the class D amplifier 100 to the speaker SP decreases, and the load current flowing through the speaker SP decreases. As a result of such negative feedback control, the load current flowing through the speaker SP becomes constant regardless of the driving frequency of the speaker SP.

このように本実施形態では、スピーカSPに流れる負荷電流をD級増幅部100の入力部に負帰還させることにより、D級増幅部100の出力インピーダンスを実効的に増加させ、D級増幅部100からスピーカSPに流す負荷電流を一定に保つことができる。従って、スピーカSPのインピーダンスが増加する周波数f0(例えば、80〜100Hz)の近傍の周波数帯域において、十分な負荷電流をスピーカSPに流し、大音量での放音を実現することができる。また、本実施形態では、スピーカSPの駆動周波数によらず、スピーカSPに流す負荷電流を一定に保つ制御が行われるので、周波数f0の近傍の周波数帯域以外の周波数帯域において、スピーカSPに過度な大電流が流れるのを防止し、スピーカSPの破損を防止することができる。   As described above, in the present embodiment, the load current flowing through the speaker SP is negatively fed back to the input unit of the class D amplification unit 100, thereby effectively increasing the output impedance of the class D amplification unit 100, and the class D amplification unit 100. The load current flowing from the speaker to the speaker SP can be kept constant. Therefore, in a frequency band near the frequency f0 (for example, 80 to 100 Hz) at which the impedance of the speaker SP increases, a sufficient load current can be supplied to the speaker SP to achieve sound emission at a large volume. Further, in the present embodiment, control is performed to keep the load current flowing through the speaker SP constant regardless of the driving frequency of the speaker SP. Therefore, in the frequency band other than the frequency band near the frequency f0, the speaker SP is excessive. A large current can be prevented from flowing, and the speaker SP can be prevented from being damaged.

以上が本実施形態による電力増幅器1の通常の動作である。
この電力増幅器1において、スピーカSPの断線が発生すると、D級増幅部100の自励発振周波数が基準周波数384kHzからその1.5倍の645kHzに変化する。断線検知回路300は、オペアンプ110の出力信号に基づいて、この自励発振周波数の基準周波数からの変化を検知し、スピーカSPの断線が発生した旨を示す警報信号を出力する。
The above is the normal operation of the power amplifier 1 according to the present embodiment.
In the power amplifier 1, when the disconnection of the speaker SP occurs, the self-excited oscillation frequency of the class D amplification unit 100 changes from the reference frequency 384 kHz to 645 kHz, which is 1.5 times the reference frequency. The disconnection detection circuit 300 detects a change from the reference frequency of the self-excited oscillation frequency based on the output signal of the operational amplifier 110, and outputs an alarm signal indicating that the disconnection of the speaker SP has occurred.

以上が本実施形態による電力増幅器1の断線検知時の基本的な動作である。
次に断線検知回路300に用いられる周波数判定回路の例である周波数判定回路310、320および330が断線検知時に行う動作の詳細について順に説明する。
The above is the basic operation when the disconnection of the power amplifier 1 according to the present embodiment is detected.
Next, details of operations performed by the frequency determination circuits 310, 320, and 330, which are examples of the frequency determination circuit used in the disconnection detection circuit 300, when disconnection is detected will be described in order.

<周波数判定回路310>
図2は周波数判定回路310の構成を示す回路図である。周波数判定回路310は、位相比較器311と、チャージポンプ312と、コンパレータ313と、誤動作防止用キャパシタ314とを有する。位相比較器311の一端には、オペアンプ110が出力するPWMパルス列信号が入力される。また、位相比較器311の他端には、図示しない基準クロック信号発生手段から基準クロック信号が入力される。この基準クロック信号は、その周波数が、前述したスピーカSPが断線していない場合と同一の自励発振周波数に設定され、所定の基準周波数として384kHzに設定されている。位相比較器311は、上記PWMパルス列信号と基準クロック信号との位相差を検出し、位相差に応じたパルス幅の位相差信号をチャージポンプ312に出力する。
<Frequency determination circuit 310>
FIG. 2 is a circuit diagram showing a configuration of the frequency determination circuit 310. The frequency determination circuit 310 includes a phase comparator 311, a charge pump 312, a comparator 313, and a malfunction prevention capacitor 314. The PWM pulse train signal output from the operational amplifier 110 is input to one end of the phase comparator 311. A reference clock signal is input to the other end of the phase comparator 311 from a reference clock signal generator (not shown). The frequency of the reference clock signal is set to the same self-oscillation frequency as that when the speaker SP is not disconnected, and is set to 384 kHz as a predetermined reference frequency. The phase comparator 311 detects a phase difference between the PWM pulse train signal and the reference clock signal, and outputs a phase difference signal having a pulse width corresponding to the phase difference to the charge pump 312.

チャージポンプ312は、上記位相差信号を積分し、積分値を示すアナログ信号をコンパレータ313に出力する。   The charge pump 312 integrates the phase difference signal and outputs an analog signal indicating the integrated value to the comparator 313.

コンパレータ313には、図示しない閾値信号発生手段から所定の電圧値の閾値信号が入力される。コンパレータ313は、チャージポンプ312の出力信号と閾値信号とを比較し、チャージポンプ312の出力信号が閾値信号よりも小さい場合はSP断線判定フラグをLowレベルとし、チャージポンプ312の出力信号が閾値信号よりも大きい場合はSP断線判定フラグをHighレベルとする。   A threshold signal having a predetermined voltage value is input to the comparator 313 from a threshold signal generator (not shown). The comparator 313 compares the output signal of the charge pump 312 with the threshold signal. If the output signal of the charge pump 312 is smaller than the threshold signal, the SP disconnection determination flag is set to the low level, and the output signal of the charge pump 312 is the threshold signal. If it is greater than the value, the SP disconnection determination flag is set to the high level.

誤動作防止用キャパシタ314は、コンパレータ313の誤動作を防止するために設けられたキャパシタである。誤動作防止用キャパシタ314の一端はコンパレータ313の出力端に接続され、他端は接地されている。   The malfunction prevention capacitor 314 is a capacitor provided to prevent malfunction of the comparator 313. One end of the malfunction prevention capacitor 314 is connected to the output terminal of the comparator 313, and the other end is grounded.

以上の構成において、スピーカSPが断線していない場合には、D級増幅部100のオペアンプ110から周波数判定回路310の位相比較器311に周波数が384kHzのPWMパルス列信号が出力される。ここで、スピーカSPが断線していない場合には、位相比較器311に出力されるPWMパルス列信号の周波数は基準クロック信号の周波数に等しく、両者の位相差は少ない。このため、位相比較器311から出力される位相差信号のパルス幅は狭くなる。この結果、チャージポンプ312の出力信号のレベルは、コンパレータ313に与えられる閾値信号の電圧値よりも小さくなる。このため、コンパレータ313は、SP断線判定フラグをLowレベルとして、スピーカSPに断線が発生していないことを報知する。   In the above configuration, when the speaker SP is not disconnected, a PWM pulse train signal having a frequency of 384 kHz is output from the operational amplifier 110 of the class D amplification unit 100 to the phase comparator 311 of the frequency determination circuit 310. Here, when the speaker SP is not disconnected, the frequency of the PWM pulse train signal output to the phase comparator 311 is equal to the frequency of the reference clock signal, and the phase difference between the two is small. For this reason, the pulse width of the phase difference signal output from the phase comparator 311 is narrowed. As a result, the level of the output signal of the charge pump 312 becomes smaller than the voltage value of the threshold signal given to the comparator 313. For this reason, the comparator 313 notifies the speaker SP that no disconnection has occurred by setting the SP disconnection determination flag to the Low level.

一方、スピーカSPが断線すると、D級増幅部100の自励発振周波数が384kHzから645kHzに変化する。このため、オペアンプ110から出力されるPWMパルス列信号の周波数は384kHzから645kHzへと変化し、位相比較器311には周波数が645kHzのPWMパルス列信号が入力される。この場合、位相比較器311に入力されるPWMパルス列信号と基準クロック信号との位相差が時間変化し、パルス幅の大きな位相差信号がチャージポンプ312に出力されるようになる。この結果、チャージポンプ312の出力信号のレベルがコンパレータ313に与えられる閾値信号の電圧値よりも大きくなり、コンパレータ313は、SP断線判定フラグをHighレベルとして、スピーカSPの断線が発生したことを報知する。以上が、周波数判定回路310の動作の詳細である。   On the other hand, when the speaker SP is disconnected, the self-excited oscillation frequency of the class D amplification unit 100 changes from 384 kHz to 645 kHz. For this reason, the frequency of the PWM pulse train signal output from the operational amplifier 110 changes from 384 kHz to 645 kHz, and the PWM pulse train signal having a frequency of 645 kHz is input to the phase comparator 311. In this case, the phase difference between the PWM pulse train signal input to the phase comparator 311 and the reference clock signal changes over time, and a phase difference signal having a large pulse width is output to the charge pump 312. As a result, the level of the output signal of the charge pump 312 becomes larger than the voltage value of the threshold signal given to the comparator 313, and the comparator 313 sets the SP disconnection determination flag to the high level to notify that the speaker SP is disconnected. To do. The details of the operation of the frequency determination circuit 310 have been described above.

<周波数判定回路320>
図3は周波数判定回路320の構成を示す回路図である。周波数判定回路320は、D−フリップフロップ322_1〜322_3からなるシフトレジスタ321により構成される。
<Frequency determination circuit 320>
FIG. 3 is a circuit diagram showing a configuration of the frequency determination circuit 320. The frequency determination circuit 320 includes a shift register 321 including D-flip flops 322_1 to 322_3.

D−フリップフロップ322_1のデータ入力端子Dは、高電位電源線に接続されている。また、D−フリップフロップ322_1〜322_3の各クロック端子Cにはオペアンプ110が出力するPWMパルス列信号が入力され、同D−フリップフロップ322_1〜322_3のリセット端子Rには周波数が96kHz(スピーカSPが断線していない場合のD級増幅部100の自励発振周波数(PWMパルス列信号)の1/4倍の周波数)のリセットパルスが与えられる。そして、シフトレジスタの最終段であるD−フリップフロップ322_3の出力端子QからスピーカSPの断線の有無を示すSP断線判定フラグが出力されるようになっている。   The data input terminal D of the D flip-flop 322_1 is connected to the high potential power supply line. The PWM pulse train signal output from the operational amplifier 110 is input to each clock terminal C of the D flip-flops 322_1 to 322_3, and the frequency is 96 kHz (the speaker SP is disconnected) to the reset terminal R of the D flip-flops 322_1 to 322_3. If not, a reset pulse having a self-excited oscillation frequency (a frequency that is 1/4 of the PWM pulse train signal) of the class D amplifier 100 is given. An SP disconnection determination flag indicating whether or not the speaker SP is disconnected is output from the output terminal Q of the D-flip flop 322_3 which is the final stage of the shift register.

図4(a)および(b)は周波数判定回路320の各部の信号波形を例示するタイムチャートである。より詳細には、図4(a)は、スピーカSPが断線していない場合の各部の信号波形を示しており、図4(b)はスピーカSPが断線している場合の各部の信号波形を示している。   4A and 4B are time charts illustrating the signal waveforms of the respective parts of the frequency determination circuit 320. FIG. More specifically, FIG. 4A shows a signal waveform of each part when the speaker SP is not disconnected, and FIG. 4B shows a signal waveform of each part when the speaker SP is disconnected. Show.

スピーカSPが断線していない場合には、図4(a)に示すように、D−フリップフロップ322_1〜322_3の各クロック端子Cにオペアンプ110から、スピーカSPが断線していない場合のD級増幅部100の自励発振周波数である周波数が384kHzのPWMパルス列信号が入力される。ここで、リセットパルスの信号レベルがHighレベルである間は、D−フリップフロップ322_1〜322_3はリセットされている。このため、リセットパルスの信号レベルがHighレベルの間は、PWMパルス列信号の立ち上がりに関係なくSP断線判定フラグの信号レベルはLowレベルとなる。また、リセットパルスの信号レベルがLowレベルの間は、PWMパルスが2回に亙って立ち上がる。従って、リセットパルスの信号レベルがHighレベルからLowレベルに切り換わった後、PWMパルスの2回の立ち上がりにより、D−フリップフロップ322_1のデータ入力端子Dに与えられたHighレベルの信号がD−フリップフロップ322_3のデータ入力端子Dまでシフトされる。しかし、リセットパルスの信号レベルがLowレベルである間に、3回目のPWMパルスの立ち上がりが発生することはないので、SP断線判定フラグの信号レベルはLowレベルを維持する。このようにスピーカSPが断線しておらず、基準周波数と同じ384kHzのPWMパルス列信号が発生する状況では、SP断線判定フラグはLowレベルを維持する。   When the speaker SP is not disconnected, as shown in FIG. 4A, the D-type amplification when the speaker SP is not disconnected from the operational amplifier 110 to each clock terminal C of the D flip-flops 322_1 to 322_3. A PWM pulse train signal having a frequency of 384 kHz, which is a self-excited oscillation frequency of the unit 100, is input. Here, while the signal level of the reset pulse is at the high level, the D-flip flops 322_1 to 322_3 are reset. For this reason, while the signal level of the reset pulse is high, the signal level of the SP disconnection determination flag is low regardless of the rise of the PWM pulse train signal. While the reset pulse signal level is low, the PWM pulse rises twice. Therefore, after the signal level of the reset pulse is switched from the high level to the low level, the high-level signal applied to the data input terminal D of the D-flip flop 322_1 is caused by the rising of the PWM pulse twice. Shift to the data input terminal D of 322_3. However, since the third PWM pulse rise does not occur while the signal level of the reset pulse is at the low level, the signal level of the SP disconnection determination flag is maintained at the low level. Thus, in a situation where the speaker SP is not disconnected and a PWM pulse train signal having the same frequency of 384 kHz as the reference frequency is generated, the SP disconnection determination flag maintains the low level.

一方、スピーカSPが断線すると、図4(b)に示すように周波数判定回路320には、スピーカSPが断線した場合のD級増幅部100の自励発振周波数である周波数が645kHzのPWMパルス列信号が入力される。この場合、図4(b)に例示するように、リセットパルスの信号レベルがLowレベルの間に、PWMパルスが4回に亙って立ち上がる。従って、リセットパルスの信号レベルがHighレベルからLowレベルに切り換わった後、PWMパルスの3回の立ち上がりがあると、D−フリップフロップ322_1のデータ入力端子Dに与えられたHighレベルの信号がD−フリップフロップ322_3の出力端子Qから出力され、SP断線判定フラグがLowレベルからHighレベルに変化する。そして、SP断線判定フラグは、リセットパルスがLowレベルである間、Highレベルを維持する。リセットパルスの信号レベルがLowレベルからHighレベルに切り換わると、SP断線判定フラグはHighレベルからLowレベルに変化する。このようにスピーカSPが断線し、基準周波数から変化した645kHzのPWMパルス列信号が発生する状況では、SP断線判定フラグがパルス状に変化する。従って、このSP断線判定フラグの挙動に基づいてスピーカSPの断線の有無を判断することができる。   On the other hand, when the speaker SP is disconnected, as shown in FIG. 4B, the frequency determination circuit 320 has a PWM pulse train signal whose frequency, which is the self-excited oscillation frequency of the class D amplifier 100 when the speaker SP is disconnected, is 645 kHz. Is entered. In this case, as illustrated in FIG. 4B, the PWM pulse rises four times while the signal level of the reset pulse is low. Therefore, when the PWM pulse has risen three times after the signal level of the reset pulse is switched from the high level to the low level, the signal at the high level applied to the data input terminal D of the D-flip flop 322_1 becomes D. -Output from the output terminal Q of the flip-flop 322_3, and the SP disconnection determination flag changes from Low level to High level. The SP disconnection determination flag maintains the high level while the reset pulse is at the low level. When the signal level of the reset pulse is switched from the low level to the high level, the SP disconnection determination flag changes from the high level to the low level. Thus, in the situation where the speaker SP is disconnected and a 645 kHz PWM pulse train signal changed from the reference frequency is generated, the SP disconnection determination flag changes in a pulse shape. Therefore, the presence or absence of disconnection of the speaker SP can be determined based on the behavior of the SP disconnection determination flag.

<周波数判定回路330>
図5は周波数判定回路330の構成を示す回路図である。周波数判定回路330は、カウンタ331と、反転回路334_1〜334_3と、排他的論理和回路335と、論理積回路336とを有する。カウンタ331は、D−フリップフロップ332_1および332_2と排他的論理和回路333とを有する。
<Frequency determination circuit 330>
FIG. 5 is a circuit diagram showing a configuration of the frequency determination circuit 330. The frequency determination circuit 330 includes a counter 331, inverting circuits 334_1 to 334_3, an exclusive OR circuit 335, and an AND circuit 336. The counter 331 includes D-flip flops 332_1 and 332_2 and an exclusive OR circuit 333.

D−フリップフロップ332_1および332_2の各クロック端子Cにはオペアンプ110が出力するPWMパルス列信号が反転回路334_2により反転されて与えられる。また、D−フリップフロップ332_1および332_2のリセット端子Rには周波数が96kHz(スピーカSPが断線していない場合のD級増幅部100の自励発振周波数(PWMパルス列信号)の1/4倍の周波数)のリセットパルスが反転回路334_1により反転されて与えられる。D−フリップフロップ332_1のデータ入力端子Dには、同D−フリップフロップ332_1の負論理出力信号(出力端子Qの出力信号を反転した信号)が与えられる。排他的論理和回路333は、D−フリップフロップ332_1の出力端子Qから出力される正論理出力信号Q1と、D−フリップフロップ332_2の出力端子Qから出力される正論理出力信号Q2の排他的論理和を演算し、演算結果である信号をD−フリップフロップ332_2のデータ入力端子Dに出力する。以上がカウンタ331の構成である。   The PWM pulse train signal output from the operational amplifier 110 is inverted and applied to the clock terminals C of the D flip-flops 332_1 and 332_2 by the inverter circuit 334_2. The reset terminals R of the D-flip flops 332_1 and 332_2 have a frequency of 96 kHz (a frequency that is 1/4 times the self-excited oscillation frequency (PWM pulse train signal) of the class D amplifier 100 when the speaker SP is not disconnected). ) Reset pulse is inverted by the inversion circuit 334_1. The data input terminal D of the D flip-flop 332_1 is given a negative logic output signal (a signal obtained by inverting the output signal of the output terminal Q) of the D flip-flop 332_1. The exclusive OR circuit 333 includes an exclusive logic of a positive logic output signal Q1 output from the output terminal Q of the D-flip flop 332_1 and a positive logic output signal Q2 output from the output terminal Q of the D-flip flop 332_2. The sum is calculated, and a signal as the calculation result is output to the data input terminal D of the D-flip flop 332_2. The above is the configuration of the counter 331.

排他的論理和回路335は、D−フリップフロップ332_1の出力信号Q1およびD−フリップフロップ332_2の出力信号Q2の排他的論理和を演算し、演算結果である出力信号aを出力する。反転回路334_3は、この出力信号aを反転させ、出力信号bとして論理積回路336に出力する。論理積回路336には、図示しない判定フラグ発生手段から判定フラグが入力される。ここで、判定フラグはPWMパルス列信号に同期した周波数192kHz(スピーカSPが断線していない場合のD級増幅部100の自励発振周波数(PWMパルス列信号)の1/2倍の周波数)のパルス信号である。論理積回路336は、出力信号bと判定フラグの論理積をSP断線判定フラグとして出力する。   The exclusive OR circuit 335 calculates the exclusive OR of the output signal Q1 of the D-flip flop 332_1 and the output signal Q2 of the D-flip flop 332_2, and outputs an output signal a that is the operation result. The inverting circuit 334_3 inverts the output signal a and outputs the inverted signal to the logical product circuit 336 as the output signal b. A determination flag is input to the logical product circuit 336 from a determination flag generation unit (not shown). Here, the determination flag is a pulse signal having a frequency of 192 kHz synchronized with the PWM pulse train signal (a frequency half the self-excited oscillation frequency (PWM pulse train signal) of the class D amplification unit 100 when the speaker SP is not disconnected). It is. The AND circuit 336 outputs the logical product of the output signal b and the determination flag as an SP disconnection determination flag.

図6は、スピーカSPが断線していない場合における周波数判定回路330の各部の信号波形を例示するタイムチャートである。図7はスピーカSPが断線している場合における周波数判定回路330の各部の信号波形を例示するタイムチャートである。   FIG. 6 is a time chart illustrating the signal waveform of each part of the frequency determination circuit 330 when the speaker SP is not disconnected. FIG. 7 is a time chart illustrating the signal waveform of each part of the frequency determination circuit 330 when the speaker SP is disconnected.

スピーカSPが断線していない場合には、図6に示すように、D−フリップフロップ332_1および332_2の各クロック端子Cにオペアンプ110から周波数が384kHzのPWMパルス列信号が入力される。ここで、リセットパルスの信号レベルがHighレベルである間は、D−フリップフロップ332_1および332_2はリセットされている。このため、リセットパルスがHighレベルの間は、PWMパルス列信号の立ち上がりに関係なく、D−フリップフロップ332_1および332_2から出力される出力信号Q1およびQ2の信号レベルはLowレベルとなる。この結果、出力信号Q1およびQ2の排他的論理和である出力信号aの信号レベルはLowレベルとなり、出力信号aを反転させた出力信号bの信号レベルはHighレベルとなる。ここで、リセットパルスの信号レベルがHighレベルの間、判定フラグは1回立ち上がる。従って、図6に示すようにリセットパルスの信号レベルがHighレベルの間、判定フラグが1回立ち上がると、これに同期してSP断線判定フラグが1回立ち上がる。   When the speaker SP is not disconnected, a PWM pulse train signal having a frequency of 384 kHz is input from the operational amplifier 110 to each clock terminal C of the D-flip flops 332_1 and 332_2, as shown in FIG. Here, while the signal level of the reset pulse is at the high level, the D-flip flops 332_1 and 332_2 are reset. For this reason, while the reset pulse is at the high level, the signal levels of the output signals Q1 and Q2 output from the D-flip flops 332_1 and 332_2 are at the low level regardless of the rise of the PWM pulse train signal. As a result, the signal level of the output signal a, which is the exclusive OR of the output signals Q1 and Q2, becomes Low level, and the signal level of the output signal b obtained by inverting the output signal a becomes High level. Here, the determination flag rises once while the signal level of the reset pulse is high. Therefore, as shown in FIG. 6, if the determination flag rises once while the signal level of the reset pulse is high, the SP disconnection determination flag rises once in synchronization with this.

リセットパルスの信号レベルがLowレベルの間は、PWMパルスの2回の立ち上がりにより、出力信号Q1およびQ2は、(Q1,Q2)=(1,0)→(0,1)と変化する。この結果、リセットパルスの信号レベルがLowレベルの間は、出力信号Q1およびQ2の排他的論理和である出力信号aの信号レベルはHighレベルとなり、出力信号aを反転させた出力信号bの信号レベルはLowレベルとなる。従って、図6に示すように、判定フラグの立ち上がりに関係なく、リセットパルスの信号レベルがLowレベルの間、SP断線判定フラグはLowレベルを維持する。このようにスピーカSPが断線しておらず、基準周波数と同じ384kHzのPWMパルス列信号が発生する状況では、SP断線判定フラグは、リセットパルスがHighレベルである間だけ、判定フラグに同期して立ち上がる。   While the signal level of the reset pulse is low, the output signals Q1 and Q2 change as (Q1, Q2) = (1, 0) → (0, 1) due to two rises of the PWM pulse. As a result, while the signal level of the reset pulse is low, the signal level of the output signal a, which is the exclusive OR of the output signals Q1 and Q2, becomes high level, and the signal of the output signal b obtained by inverting the output signal a The level becomes the Low level. Therefore, as shown in FIG. 6, the SP disconnection determination flag maintains the Low level while the signal level of the reset pulse is the Low level regardless of the rising edge of the determination flag. In such a situation where the speaker SP is not disconnected and a 384 kHz PWM pulse train signal having the same frequency as the reference frequency is generated, the SP disconnection determination flag rises in synchronization with the determination flag only while the reset pulse is at the high level. .

一方、スピーカSPが断線すると、図7に示すように、D−フリップフロップ332_1および332_2の各クロック端子Cにオペアンプ110から周波数が645kHzのPWMパルス列信号が入力される。リセットパルスの信号レベルがHighレベルである間は、上述したように、SP断線判定フラグは判定フラグに同期して立ち上がる。一方、リセットパルスの信号レベルがLowレベルの間は、図7に示すように、PWMパルスが3回に亙って立ち上がる。従って、リセットパルスの信号レベルがHighレベルからLowレベルに切り換わった後、PWMパルスの3回の立ち上がりにより、出力信号Q1及びQ2は、(Q1,Q2)=(1,0)→(0,1)→(1,1)と変化する。この結果、出力信号Q1およびQ2の排他的論理和である出力信号aは、a=1→1→0と変化し、出力信号aを反転させた出力信号bはb=0→0→1と変化する。ここで、出力信号bの信号レベルがHighレベルに切り換わった後、判定フラグが1回立ち上がる。従って、図7に示すように、リセットパルスの信号レベルがLowレベルの間、判定フラグの立ち上がりに同期してSP断線判定フラグが1回立ち上がる。従って、スピーカSPに断線が発生した場合、判定フラグが立ち上がる度にSP断線判定フラグが立ち上がる。このようにスピーカSPが断線し、基準周波数から変化した645kHzのPWMパルス列信号が発生する状況では、SP断線判定フラグは、判定フラグが立ち上がる度に立ち上がる。従って、このSP断線判定フラグの挙動に基づいてスピーカSPの断線の有無を判断することができる。   On the other hand, when the speaker SP is disconnected, a PWM pulse train signal having a frequency of 645 kHz is input from the operational amplifier 110 to each clock terminal C of the D-flip flops 332_1 and 332_2, as shown in FIG. While the signal level of the reset pulse is at the high level, the SP disconnection determination flag rises in synchronization with the determination flag as described above. On the other hand, while the signal level of the reset pulse is low, the PWM pulse rises three times as shown in FIG. Therefore, after the signal level of the reset pulse is switched from the high level to the low level, the output signals Q1 and Q2 are (Q1, Q2) = (1, 0) → (0, 1) → (1,1) As a result, the output signal a which is an exclusive OR of the output signals Q1 and Q2 changes from a = 1 to 1 → 0, and the output signal b obtained by inverting the output signal a is b = 0 → 0 → 1. Change. Here, after the signal level of the output signal b is switched to the high level, the determination flag rises once. Therefore, as shown in FIG. 7, the SP disconnection determination flag rises once in synchronization with the rise of the determination flag while the signal level of the reset pulse is low. Therefore, when a disconnection occurs in the speaker SP, the SP disconnection determination flag rises every time the determination flag rises. In such a situation where the speaker SP is disconnected and a 645 kHz PWM pulse train signal changed from the reference frequency is generated, the SP disconnection determination flag rises every time the determination flag rises. Therefore, the presence or absence of disconnection of the speaker SP can be determined based on the behavior of the SP disconnection determination flag.

<第2実施形態>
図8は、この発明の第2実施形態である電力増幅器1Aの構成を示す回路図である。なお、図8において、上記第1実施形態の各部と対応する部分には共通の符号を付し、その説明を省略する。本実施形態による電力増幅器1Aは、D級増幅部100と断線検知回路400とを有する。
Second Embodiment
FIG. 8 is a circuit diagram showing a configuration of a power amplifier 1A according to the second embodiment of the present invention. In FIG. 8, parts corresponding to those in the first embodiment are denoted by common reference numerals, and description thereof is omitted. The power amplifier 1 </ b> A according to the present embodiment includes a class D amplification unit 100 and a disconnection detection circuit 400.

電力増幅器1Aにおいて、D級増幅部100の構成及び動作は上記第1実施形態と同様であるため、その詳細な説明は省略する。この電力増幅器1Aにおいて、スピーカSPの劣化或いは断線に伴いスピーカSPのインピーダンスが変化すると、D級増幅部100の利得が変化する。そこで、本実施形態における断線検知回路400は、D級増幅部100の利得、すなわち、D級増幅部100に与えられる入力信号とD級増幅部の出力信号との比率を算出し、当該比率を所定の閾値と比較することにより、スピーカSPの断線が発生したか否かを検知する。   In the power amplifier 1A, the configuration and operation of the class D amplification unit 100 are the same as those in the first embodiment, and a detailed description thereof will be omitted. In the power amplifier 1A, when the impedance of the speaker SP changes due to deterioration or disconnection of the speaker SP, the gain of the class D amplification unit 100 changes. Therefore, the disconnection detection circuit 400 in the present embodiment calculates the gain of the class D amplification unit 100, that is, the ratio between the input signal supplied to the class D amplification unit 100 and the output signal of the class D amplification unit, and calculates the ratio. By comparing with a predetermined threshold value, it is detected whether or not the disconnection of the speaker SP has occurred.

断線検知回路400は、例えばオーディオ信号AINに対して音響処理を施すDSP(Digital Signal Processor)に設けられた機能である。なお、断線検知回路400を音響処理用のDSPに付加的に設けるのではなく、別途用意したIC等に設けてもよい。図8に示すように、オーディオ信号AINは、DSPで音響処理が施された後、D級増幅部100に出力される。断線検知回路400は、このD級増幅部100に与えられるオーディオ信号を取得する。以下、このD級増幅部100から断線検知回路400に与えられるオーディオ信号をオーディオ信号V1と表記する。また、断線検知回路400は、D級増幅部100からスピーカSPに出力されるオーディオ信号を取得する。図8に示すように、このD級増幅部100の出力信号は、抵抗510および抵抗520により分圧され、DSPで処理可能な電圧まで降圧された後、断線検知回路400に出力される。以下、このD級増幅部100から断線検知回路400に与えられる出力信号をオーディオ信号V2と表記する。   The disconnection detection circuit 400 is a function provided in a DSP (Digital Signal Processor) that performs acoustic processing on the audio signal AIN, for example. Note that the disconnection detection circuit 400 may be provided in a separately prepared IC or the like instead of additionally provided in the sound processing DSP. As shown in FIG. 8, the audio signal AIN is output to the class D amplifier 100 after being subjected to acoustic processing by the DSP. The disconnection detection circuit 400 acquires an audio signal given to the class D amplification unit 100. Hereinafter, an audio signal supplied from the class D amplification unit 100 to the disconnection detection circuit 400 is referred to as an audio signal V1. Further, the disconnection detection circuit 400 acquires an audio signal output from the class D amplification unit 100 to the speaker SP. As shown in FIG. 8, the output signal of the class D amplification unit 100 is divided by a resistor 510 and a resistor 520 and stepped down to a voltage that can be processed by the DSP, and then output to the disconnection detection circuit 400. Hereinafter, an output signal supplied from the class D amplifier 100 to the disconnection detection circuit 400 is referred to as an audio signal V2.

図9は、断線検知回路400の機能構成を示すブロック図である。図9に示すように、断線検知回路400は、A/D変換部410_1および410_2と、演算部411と、記憶部412と、判定部413とを有する。A/D変換部410_1は、オーディオ信号V1を取得すると、当該信号を一定のサンプリングレートでA/D変換し、当該信号のサンプルS1を演算部411に与える。A/D変換部410_2は、オーディオ信号V2を取得すると、当該信号を一定のサンプリングレートでA/D変換し、当該信号のサンプルS2を演算部411に与える。演算部411は、A/D変換部410_1および410_2からサンプルS1およびS2を取得すると、各々を記憶部412に時系列に格納する。この結果、記憶部412には、サンプルS1とサンプルS2とが時系列に格納される。演算部411は、記憶部412に格納されているサンプルS1およびS2を読み出すと、各サンプルについて、所定の時間単位における複数のサンプル値から平均値(或いは代表値)を算出する。そして、演算部411は、ある時刻におけるサンプルV1の平均値(或いは代表値)P1と、当該時刻の直近に現れるサンプルV2の平均値(或いは代表値)P2との比(すなわち、D級増幅部100の利得)であるP2/P1比を算出する。演算部411は、P2/P1比を算出すると、算出結果を判定部413に与える。判定部413は、演算部411から当該算出結果を受け取ると、P2/P1比が予め定められた所定範囲(すなわち、閾値)から外れているか否かを判定する。P2/P1比が所定範囲内にある場合、判定部413はSP断線判定フラグをLowレベルとする。一方、P2/P1比が所定範囲外にある場合、判定部413はSP断線判定フラグをHighレベルとして、スピーカSPに断線が発生したことを報知する。   FIG. 9 is a block diagram illustrating a functional configuration of the disconnection detection circuit 400. As illustrated in FIG. 9, the disconnection detection circuit 400 includes A / D conversion units 410_1 and 410_2, a calculation unit 411, a storage unit 412, and a determination unit 413. When the A / D conversion unit 410_1 acquires the audio signal V1, the A / D conversion unit 410_1 performs A / D conversion on the signal at a constant sampling rate, and provides a sample S1 of the signal to the calculation unit 411. When the A / D conversion unit 410_2 acquires the audio signal V2, the A / D conversion unit 410_2 performs A / D conversion on the signal at a constant sampling rate, and provides a sample S2 of the signal to the calculation unit 411. When the calculation unit 411 acquires the samples S1 and S2 from the A / D conversion units 410_1 and 410_2, the calculation unit 411 stores them in the storage unit 412 in time series. As a result, the storage unit 412 stores the sample S1 and the sample S2 in time series. When the calculation unit 411 reads the samples S1 and S2 stored in the storage unit 412, the calculation unit 411 calculates an average value (or representative value) from a plurality of sample values in a predetermined time unit for each sample. The calculation unit 411 then compares the average value (or representative value) P1 of the sample V1 at a certain time with the average value (or representative value) P2 of the sample V2 that appears most recently at that time (that is, the class D amplification unit). P2 / P1 ratio (100 gain) is calculated. When calculating the P2 / P1 ratio, the calculation unit 411 gives the calculation result to the determination unit 413. Upon receiving the calculation result from the calculation unit 411, the determination unit 413 determines whether or not the P2 / P1 ratio is out of a predetermined range (that is, a threshold value). When the P2 / P1 ratio is within the predetermined range, the determination unit 413 sets the SP disconnection determination flag to a low level. On the other hand, when the P2 / P1 ratio is outside the predetermined range, the determination unit 413 sets the SP disconnection determination flag to a high level and notifies the speaker SP that a disconnection has occurred.

次に、断線検知回路400の動作の詳細について説明する。
スピーカSPが断線していない場合には、オーディオ信号V1およびV2は、各々の振幅の比率を一定に維持しつつ断線検知回路400に出力される。オーディオ信号V1およびV2は、それぞれA/D変換部410_1および410_2でA/D変換され、演算部411に与えられた後、記憶部412に格納される。ここで、オーディオ信号V1の平均値(或いは代表値)P1とオーディオ信号V2の平均値(或いは代表値)P2は一定の比率を維持するため、演算部411が算出するP2/P1比は、スピーカSPが断線していない場合には、一定値を維持する。このP2/P1比は、スピーカSPが断線していない場合には、判定部413が実行する判定における所定範囲を超えることはないため、判定部413はSP断線判定フラグをLowレベルに維持し、スピーカSPに断線が発生していないことを報知する。
Next, details of the operation of the disconnection detection circuit 400 will be described.
When the speaker SP is not disconnected, the audio signals V1 and V2 are output to the disconnection detection circuit 400 while maintaining the ratio of the amplitudes constant. The audio signals V1 and V2 are A / D converted by the A / D converters 410_1 and 410_2, respectively, supplied to the arithmetic unit 411, and then stored in the storage unit 412. Here, since the average value (or representative value) P1 of the audio signal V1 and the average value (or representative value) P2 of the audio signal V2 maintain a constant ratio, the P2 / P1 ratio calculated by the calculation unit 411 is the speaker. When SP is not disconnected, a constant value is maintained. Since this P2 / P1 ratio does not exceed the predetermined range in the determination performed by the determination unit 413 when the speaker SP is not disconnected, the determination unit 413 maintains the SP disconnection determination flag at the low level, Notifies that the speaker SP is not disconnected.

一方、スピーカSPの劣化或いは断線によりスピーカSPのインピーダンスが増加すると、D級増幅部100は利得を増加させるため、スピーカSPへの負荷電流が増加する。このため、断線検知回路400に出力されるオーディオ信号V2の平均値(或いは代表値)P2はオーディオ信号V1の平均値(或いは代表値)P1に比較して増大する。この結果、演算部411が算出するP2/P1比は増大し、判定部413が実行する判定における所定範囲を超えることになる。このため、判定部413は、SP断線判定フラグをHighレベルとして、スピーカSPに断線が発生したことを報知する。   On the other hand, when the impedance of the speaker SP increases due to deterioration or disconnection of the speaker SP, the class D amplifier 100 increases the gain, and thus the load current to the speaker SP increases. For this reason, the average value (or representative value) P2 of the audio signal V2 output to the disconnection detection circuit 400 increases as compared to the average value (or representative value) P1 of the audio signal V1. As a result, the P2 / P1 ratio calculated by the calculation unit 411 increases and exceeds a predetermined range in the determination performed by the determination unit 413. For this reason, the determination unit 413 notifies the speaker SP that a disconnection has occurred by setting the SP disconnection determination flag to a high level.

本実施形態では、スピーカSPのインピーダンスの変動に伴い生じるD級増幅部100の利得の変化を断線検知回路400で検出することによりスピーカSPの断線の有無を検知する。ところで、スピーカのインピーダンスの変化は、スピーカの断線に先立って、スピーカの劣化により生じることが一般的である。従って、D級増幅部100の利得の変化を断線検知回路400で検出することにより、スピーカの断線を検知するだけではなく、スピーカの劣化も検出することができる。これにより、スピーカの劣化を事前に検出して、断線する可能性のあるスピーカを交換する等の措置をとることにより、スピーカの断線を未然に防ぐことができる。   In the present embodiment, the disconnection detection circuit 400 detects the change in the gain of the class D amplification unit 100 caused by the fluctuation of the impedance of the speaker SP, thereby detecting whether or not the speaker SP is disconnected. By the way, a change in impedance of a speaker is generally caused by deterioration of the speaker prior to disconnection of the speaker. Therefore, by detecting the change in the gain of the class D amplifier 100 by the disconnection detection circuit 400, not only the disconnection of the speaker but also the deterioration of the speaker can be detected. Thereby, disconnection of a speaker can be prevented in advance by detecting deterioration of the speaker in advance and taking measures such as replacing a speaker that may be disconnected.

また、本実施形態によると、デジタル音響処理を実行する音響機器であれば、断線検知回路400を設けるためのICを別途用意する必要はなく、音響処理用のDSPに断線検知回路400を付加的に設けることができる。このため、断線検知回路の設置に伴う回路規模の増大を防止することができるだけでなく、断線対策に要するコストも低減させることができる。   Further, according to the present embodiment, if it is an acoustic device that performs digital acoustic processing, it is not necessary to separately prepare an IC for providing the disconnection detection circuit 400, and the disconnection detection circuit 400 is added to the DSP for acoustic processing. Can be provided. For this reason, it is possible not only to prevent an increase in circuit scale associated with the installation of the disconnection detection circuit, but also to reduce the cost required for measures against disconnection.

また、抵抗510および520の定数を適宜変更し、オーディオ信号V2を増加させることにより、スピーカSPの劣化に伴い生じる僅かなインピーダンスの変化を検出することができる。なお、オーディオ信号V2を増加させると、スピーカSPから放音される音の音質が劣化する可能性がある。しかし、この場合、音質の劣化がさほど気にならないギターの演奏や遊技機等で用いるスピーカ等の断線対策として断線検知回路400を用いればよい。   Further, by changing the constants of the resistors 510 and 520 as appropriate to increase the audio signal V2, it is possible to detect a slight impedance change caused by the deterioration of the speaker SP. If the audio signal V2 is increased, the sound quality of the sound emitted from the speaker SP may be deteriorated. However, in this case, the disconnection detection circuit 400 may be used as a measure against disconnection of a speaker or the like used in a guitar performance or a gaming machine where deterioration in sound quality is not a concern.

<他の実施形態>
以上、この発明の各種の実施形態について説明したが、この発明には他にも実施形態が考えられる。
<Other embodiments>
While various embodiments of the present invention have been described above, other embodiments are possible for the present invention.

(1)上記第1実施形態では、D級増幅部100の帰還回路を負帰還で構成したが、正帰還で構成してもよい。このような構成であっても、スピーカSPが断線するとD級増幅部100の自励発振周波数が変化することに変わりはないため、自励発振周波数の基準周波数からの変化を検出することにより、スピーカSPの断線を検知することができる。 (1) In the first embodiment, the feedback circuit of the class D amplification unit 100 is configured by negative feedback, but may be configured by positive feedback. Even in such a configuration, when the speaker SP is disconnected, the self-excited oscillation frequency of the class D amplification unit 100 remains unchanged. By detecting the change of the self-excited oscillation frequency from the reference frequency, Disconnection of the speaker SP can be detected.

(2)上記第1実施形態では、周波数判定回路としてシフトレジスタ或いはカウンタを用いた。しかし、PWMパルス列信号の立ち上がりのエッジ数又は立下りのエッジ数に基づき、D級増幅部100の自励発振周波数の基準周波数の変化を検出することができれば、他の回路を用いて周波数判定回路を構成してもよい。 (2) In the first embodiment, a shift register or a counter is used as the frequency determination circuit. However, if a change in the reference frequency of the self-excited oscillation frequency of the class D amplifier 100 can be detected based on the number of rising edges or the number of falling edges of the PWM pulse train signal, the frequency determination circuit can be used using another circuit. May be configured.

(3)上記第1実施形態において、コンパレータ313に出力される閾値信号の電圧値を適宜調整してもよい。例えば、閾値をより厳しく設定することにより、自励発振周波数の僅かな変化を検出することができる。 (3) In the first embodiment, the voltage value of the threshold signal output to the comparator 313 may be adjusted as appropriate. For example, a slight change in the self-excited oscillation frequency can be detected by setting the threshold value more strictly.

(4)上記第1実施形態において、周波数判定回路として用いたシフトレジスタ或いはカウンタの処理能力を適宜変更してもよい。これにより、断線判定回路300による周波数判定の条件を種々変更することができる。 (4) In the first embodiment, the processing capability of the shift register or counter used as the frequency determination circuit may be changed as appropriate. Thereby, various conditions for frequency determination by the disconnection determination circuit 300 can be changed.

(5)上記第2実施形態では、D級増幅部100を自励型の発振回路で構成したが、他励型の発振回路で構成してもよい。この場合も、自励型で構成した場合と同様の効果が得られる。 (5) In the second embodiment, the class D amplifying unit 100 is configured by a self-excited oscillation circuit, but may be configured by a separately-excited oscillation circuit. In this case, the same effect as that of the self-excited type can be obtained.

(6)上記第2実施形態では、電力増幅器1に搭載されたDSPに断線検知回路400を設ける例について説明したが、断線検知回路400を搭載した断線検知装置を電力増幅器1に外付けしてもよい。すなわち、自励発振をするD級増幅部を有する電力増幅器の出力信号を取得する第1の信号取得部と、当該電力増幅器への入力信号を取得する第2の信号取得部と、当該第1の信号取得部が取得した出力信号と当該第2の信号取得部が取得した入力信号とを比較し、その比較結果を出力する比較部と、当該比較部から取得した比較結果を所定の閾値と比較し、当該D級増幅部の負荷の状態を判定する判定部とを具備する断線検知装置を電力増幅器に外付けするのである。この場合、DSPを搭載していない電力増幅器1であっても、当該断線検知装置により、スピーカSPの断線の有無を判定することが可能となる。 (6) In the second embodiment, the example in which the disconnection detection circuit 400 is provided in the DSP mounted in the power amplifier 1 has been described. However, the disconnection detection device in which the disconnection detection circuit 400 is mounted is externally attached to the power amplifier 1. Also good. That is, a first signal acquisition unit that acquires an output signal of a power amplifier having a class D amplification unit that performs self-excited oscillation, a second signal acquisition unit that acquires an input signal to the power amplifier, and the first The output signal acquired by the signal acquisition unit is compared with the input signal acquired by the second signal acquisition unit, the comparison result is output, and the comparison result acquired from the comparison unit is set as a predetermined threshold value. In comparison, a disconnection detection device including a determination unit that determines a load state of the class D amplification unit is externally attached to the power amplifier. In this case, even if the power amplifier 1 is not equipped with a DSP, the disconnection detection device can determine whether or not the speaker SP is disconnected.

1,1A…電力増幅器、100…D級増幅部、111…入力端、110…オペアンプ、120…出力段、130…フィルタ、SP…スピーカ、200…負荷電流帰還回路、210…電流検出抵抗、220…増幅部、230…結合部、300,400…断線検知回路、310,320,330…周波数判定回路、311…位相比較器、312…チャージポンプ、313…コンパレータ、314…誤作動防止用キャパシタ、321…シフトレジスタ、331…カウンタ、322_1〜322_3,332_1〜332_2…D−フリップフロップ、333,335…排他的論理和回路、334_1〜334_3…反転回路、336…論理積回路、410_1〜410_2…A/D変換部、411…演算部、412…記憶部、413…判定部。 DESCRIPTION OF SYMBOLS 1,1A ... Power amplifier, 100 ... Class D amplification part, 111 ... Input end, 110 ... Operational amplifier, 120 ... Output stage, 130 ... Filter, SP ... Speaker, 200 ... Load current feedback circuit, 210 ... Current detection resistor, 220 ... amplifier 230 ... coupler 300,400 ... disconnection detection circuit 310,320,330 ... frequency determination circuit 311 ... phase comparator 312 ... charge pump 313 ... comparator 314 ... capacitor for preventing malfunction, 321 ... Shift register, 331 ... Counter, 322_1-322_3, 332_1-332_2 ... D-flip-flop, 333,335 ... Exclusive OR circuit, 334_1-334_3 ... Inverting circuit, 336 ... AND circuit, 410_1-410_2 ... A / D conversion unit, 411 ... calculation unit, 412 ... storage unit, 413 ... determination unit.

Claims (4)

自励発振をするD級増幅部を有する電力増幅器において、
前記D級増幅部の前記自励発振の周波数と所定の基準周波数とを比較することにより、前記D級増幅部と前記D級増幅部の負荷との間の断線の有無を判定する断線検知手段を具備することを特徴とする電力増幅器。
In a power amplifier having a class D amplifier that performs self-oscillation,
Disconnection detecting means for determining the presence or absence of disconnection between the class D amplifier and the load of the class D amplifier by comparing the self-oscillation frequency of the class D amplifier with a predetermined reference frequency. A power amplifier comprising:
前記断線検知手段は、前記D級増幅部が生成するパルス幅変調信号と前記所定の基準周波数を有する信号との位相差に基づき、前記判定を行うことを特徴とする請求項1に記載の電力増幅器。   2. The power according to claim 1, wherein the disconnection detection unit performs the determination based on a phase difference between a pulse width modulation signal generated by the class D amplification unit and a signal having the predetermined reference frequency. amplifier. 前記断線検知手段は、前記D級増幅部から取得したパルス幅変調信号の立ち上がり又は立下りのエッジ数の所定期間における変化を検出することを特徴とする請求項1に記載の電力増幅器。   2. The power amplifier according to claim 1, wherein the disconnection detection unit detects a change in a predetermined period of the number of rising or falling edges of the pulse width modulation signal acquired from the class D amplification unit. 自励発振をするD級増幅部を有する電力増幅器において、
前記D級増幅部への入力信号と前記D級増幅部の出力信号とを比較し、その比較結果を出力する比較部と、
前記比較部から取得した比較結果を所定の閾値と比較し、前記D級増幅部の負荷の状態を判定する判定部と
を具備することを特徴とする電力増幅器。
In a power amplifier having a class D amplifier that performs self-oscillation,
A comparison unit that compares an input signal to the class D amplification unit and an output signal of the class D amplification unit, and outputs a comparison result;
A power amplifier comprising: a determination unit that compares a comparison result acquired from the comparison unit with a predetermined threshold value and determines a load state of the class D amplification unit.
JP2015058733A 2015-03-20 2015-03-20 Power amplifier Active JP6528491B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015058733A JP6528491B2 (en) 2015-03-20 2015-03-20 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015058733A JP6528491B2 (en) 2015-03-20 2015-03-20 Power amplifier

Publications (2)

Publication Number Publication Date
JP2016178560A true JP2016178560A (en) 2016-10-06
JP6528491B2 JP6528491B2 (en) 2019-06-12

Family

ID=57069371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015058733A Active JP6528491B2 (en) 2015-03-20 2015-03-20 Power amplifier

Country Status (1)

Country Link
JP (1) JP6528491B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116074723A (en) * 2022-12-20 2023-05-05 福建星网视易信息系统有限公司 A class D power amplifier audio output detection method, device and medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135512U (en) * 1979-03-20 1980-09-26
JP2013118628A (en) * 2011-11-04 2013-06-13 Yamaha Corp Self-oscillating class d amplifier, and method for controlling self-oscillation frequency of self-oscillating class d amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55135512U (en) * 1979-03-20 1980-09-26
JP2013118628A (en) * 2011-11-04 2013-06-13 Yamaha Corp Self-oscillating class d amplifier, and method for controlling self-oscillation frequency of self-oscillating class d amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116074723A (en) * 2022-12-20 2023-05-05 福建星网视易信息系统有限公司 A class D power amplifier audio output detection method, device and medium

Also Published As

Publication number Publication date
JP6528491B2 (en) 2019-06-12

Similar Documents

Publication Publication Date Title
KR100805437B1 (en) Class D amplifier
JP5157959B2 (en) Class D amplifier
US7884670B2 (en) Class D amplifier
JP4513832B2 (en) Class D amplifier circuit
KR101765861B1 (en) Method and apparatus for filter-less analog input class d audio amplifier clipping
US6806766B2 (en) BTL amplifying system
JP5266830B2 (en) Self-excited class D amplifier
US7940141B2 (en) PWM signal generation circuit, class-D amplifier and method for driving the same
TW200950316A (en) Audio amplifier
JP6528491B2 (en) Power amplifier
JP5343782B2 (en) Class D amplifier
US20150214906A1 (en) Audio amplifier with an enhanced current limiter using a proxy signal
JP4853176B2 (en) Class D amplifier
US20120013403A1 (en) Amplifier circuit
JP2012049893A (en) Audio reproduction circuit
JP4851149B2 (en) Electromagnetic flow meter
JP2009089289A (en) Class-d amplifier
JP2011211389A (en) Amplifier circuit and clip detection method of amplifier circuit
JP4859353B2 (en) Amplification circuit and test apparatus
JP5157960B2 (en) Class D amplifier
JP2009171068A (en) Method of detecting speaker connection state
JP2007288431A (en) Pulse modulation type power amplifier
JP2006093764A (en) Digital power amplifier
JP2010278697A (en) Class d amplifier
JP5733838B2 (en) Class D amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190429

R151 Written notification of patent or utility model registration

Ref document number: 6528491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350