JP2016162871A - 半導体発光素子及び照明デバイス - Google Patents

Abstract

【課題】より効率が高く且つ光出力の大きな半導体発光素子及び照明デバイスを提供する。
【解決手段】半導体発光素子１００は、一方の主面の一部又は全面に微細凹凸構造２０が形成された光学基材１０の上に少なくとも第１半導体層３０、発光半導体層４０及び第２半導体層５０を積層し、且つ、一方の主面とは反対側の他方の主面に反射層９０を設けた構造であって、微細凹凸構造２０の平均ピッチが２００ｎｍ以上１５００ｎｍ以下であり、且つ、光学基材１０の長手方向の幅Ｗ１及び短手方向の幅Ｗ２と厚みＴから定まる比率Ｍ＝Ｗ１・Ｗ２／｛２Ｔ（Ｗ１＋Ｗ２）｝が１以上であり、反射層９０の反射率が８０％以上である。
【選択図】図１

Description

本発明は、半導体発光素子及び照明デバイスに関する。

半導体発光素子、例えば発光ダイオード（ＬＥＤ）は、従来の蛍光灯や白熱球等の旧来の発光装置に比較して、多くの利点を有している。例えば、小型であること、電力効率が高いこと、オンオフ応答性が速いこと、振動に強いこと、及び、機器寿命が長いことが、利点として挙げられる。

このような利点を活かし、ＬＥＤを用いた照明が普及し始めている。しかしながら、従来の蛍光灯を代替するにはＬＥＤの更なる高効率化・高出力化・低コスト化が必要である。効率については、ＬＥＤの半導体層界面や光出射面等に凹凸構造を付与することで、より改善することが知られている。例えば、特許文献１では半導体層の表面に凹凸を設けて光の進行方向を変更することにより、光取り出し効率の向上を図っている。特許文献２では、基板上に凹凸構造を設け、半導体結晶層での光の導波方向を変えて、光取り出し効率ＬＥＥを上げる技術が提案されている。特許文献３では、単結晶基板に設ける凹凸構造の大きさをナノサイズとした技術が提案されている。この技術により、内部量子効率が改善することが多々報告されている。特許文献４では、ｐ型半導体層の上面に凹凸構造を設け、透明導電膜とのコンタクト抵抗を低減させることで、電子注入効率を改善する技術が提案されている。

ＬＥＤの効率は、内部量子効率、光取り出し効率、そして電子注入効率の三つの効率の積により決定される。そして、上記引用した特許文献に記載されるように、これらの効率は、マイクロオーダーからナノオーダーの凹凸構造の付与により改善できることが示されている。

特許第４８７４１５５号公報 特開２００３−３１８４４１号公報 特開２００７−２９４９７２号公報 特開２００５−２５９９７０号公報 特許第５１２６８００号公報

Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ９１． １８３５０７ （２００７）

ＬＥＤを照明に用いる場合、ＬＥＤの高出力化も重要となる。照明デバイスにはその用途によって求められる光出力或いは光束があり、通常複数個のＬＥＤを用いて所望の光出力を出している。故にＬＥＤの光出力が向上するとデバイスに要するＬＥＤの数を減らすことができる。これは実装部品点数の減少から低コスト化につながり、ＬＥＤ照明の更なる普及につながるものである。

ＬＥＤ１個当たりの光出力を上げるためには、単純には注入電流密度を上げればよい。しかしながら、注入電流密度と光出力の関係は線形ではなく、注入電流の増加に伴ってｄｒｏｏｐと呼ばれる内部量子効率の低下が発生することが知られている（例えば、非特許文献１参照）。ｄｒｏｏｐによる効率低下は、即ちＬＥＤに投入した電力の内、熱に変換される割合が増えることを意味しており、照明デバイス設計では放熱部が複雑になり、低コスト化を妨げ、デバイスの小型化を難しくする。

一方、ＬＥＤ１個当たりの光出力を上げるためには、注入電流密度を保ったまま、ＬＥＤの寸法を大きくすることも考えられる。しかしながら、従来のマイクロサイズのパターンでは、チップの寸法が大きい条件では光取出し効率の向上が十分ではなかった。従来用いられているマイクロサイズのパターンは、散乱によって光取出し効率を上げている。しかし、特に光学基材を有する半導体発光素子では、寸法が大きくなると、光学基材側から半導体層への戻り光が多くなる。このときにも散乱されて取出しに寄与する成分が減少してしまう。故に、従来の凹凸構造では特にチップの寸法が大きい条件での光取出し効率が極大化されていなかった。

また、光学基材にナノオーダーの凹凸を設け、且つ、高反射率の反射層を設ける半導体発光素子が特許文献５に開示されている。しかし、フリップチップ実装での発光出力比は記載されているが、フェイスアップ実装での挙動は明らかではなかった。一般に、フリップチップ実装ではフェイスアップ実装よりもコストが高く、歩留まりが悪いという欠点がある。故に、ＬＥＤ照明の更なる普及には、コストが安いフェイスアップ実装での更なる効率の向上、且つ、チップ寸法が大きい条件での高い光出力が望まれていた。

本発明は、かかる問題点に鑑みてなされたものであり、より効率が高く且つ光出力の大きな半導体発光素子及び照明デバイスを提供することを目的とする。

本発明の半導体発光素子は、一方の主面の一部又は全面に微細凹凸構造が形成された光学基材の上に少なくとも第１半導体層、発光半導体層及び第２半導体層を積層し、且つ、前記一方の主面とは反対側の他方の主面に反射層を設けた構造である半導体発光素子であって、前記微細凹凸構造の平均ピッチＰａｖが２００ｎｍ以上１５００ｎｍ以下であり、且つ、前記光学基材の長手方向の幅Ｗ１及び短手方向の幅Ｗ２と厚みＴから定まる下記式（１）に示す比率Ｍが１以上であり、前記反射層の反射率が８０％以上であることを特徴とする。

この構成により、内部量子効率ＩＱＥの向上と、大面積でも高い光取出し効率ＬＥＥが保たれるため、より効率が高く且つ光出力の大きな半導体発光素子となる。

本発明の照明デバイスは、上記記載の半導体発光素子を搭載したことを特徴とする。

本発明によれば、より効率が高く光出力の大きな半導体発光素子及びそれを用いた照明デバイスを提供することができる。

本実施の形態に係る半導体発光素子を示す断面概略図である。 本実施の形態に係る半導体発光素子における光学基材の幅Ｗ１と厚さＴとの比Ｗ１／Ｔと光の挙動を示す説明図である。 本実施の形態における半導体発光素子における幅Ｗ１、Ｗ２を示す説明図である。 本実施の形態に係る半導体発光素子の第１半導体層を微細凹凸構造が形成された表面側から見た上面図である。 本実施の形態に係る半導体発光素子の第１半導体層を微細凹凸構造が形成された表面側から見た上面図である。 本実施の形態に係る半導体発光素子の微細凹凸構造がドット構造の場合を示す上面図である。 図６に示したピッチＰに相当する線分位置における微細凹凸構造を示す断面模式図である。 本実施の形態に係る半導体発光素子の微細凹凸構造がホール構造の場合を示す上面図である。 図８に示したピッチＰに相当する線分位置における微細凹凸構造を示す断面模式図である。

以下、本発明の一実施の形態（以下、「実施の形態」と略記する。）について、詳細に説明する。なお、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。

本発明者は、上記課題を解決するために鋭意研究を重ねた結果、光学基材に設けるナノパターンの微細凹凸構造と、その光学基材の寸法比率が特定の条件を満たす場合、内部量子効率ＩＱＥの向上及び大面積の素子でも光取り出し効率ＬＥＥの向上が保たれることで、より効率が高く且つ光出力の大きな半導体発光素子となることを見出した。

（半導体発光素子）
まず、図面を参照して本実施の形態に係る半導体発光素子の構造について説明する。図１は、本実施の形態に係る半導体発光素子を示す断面概略図である。図１に示すように、半導体発光素子１００において、光学基材１０は、その一方の主面に微細凹凸構造２０を形成している。光学基材１０の微細凹凸構造２０を含む一方の主面上に、第１半導体層３０、発光半導体層４０及び第２半導体層５０が下から順次積層されている。なお、図１において、微細凹凸構造２０は、光学基材１０の主面の一部に設けることもできる。

また、図１に示すように、光学基材１０の、微細凹凸構造２０を含む一方の主面とは逆側の他方の主面上に、反射層９０を設ける。

ここで、発光半導体層４０にて発生した発光光は、上方の第２半導体層５０側又は下方の光学基材１０から取り出される。さらに、第１半導体層３０と第２半導体層５０と、は互いに異なる半導体層である。ここで、第１半導体層３０は、微細凹凸構造２０を平坦化すると好ましい。第１半導体層３０が微細凹凸構造２０を平坦化するように設けられることにより、第１半導体層３０の半導体としての性能を、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上する。

また、第１半導体層３０は、図１に示すように、非ドープ第１半導体層３１とドープ第１半導体層３２とから構成されてもよい。ここで、非ドープ第１半導体層３１が微細凹凸構造２０を平坦化するように設けられることにより、非ドープ第１半導体層３１の半導体としての性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上する。

さらに、非ドープ第１半導体層３１は、図１に示すように、バッファー層３３を含むと好ましい。半導体発光素子１００においては、微細凹凸構造２０上にバッファー層３３を設け、続いて、非ドープ第１半導体層３１及びドープ第１半導体層３２を順次積層することにより、第１半導体層３０の結晶成長の初期条件である核生成及び核成長が良好となり、第１半導体層３０の半導体としての性能が向上するため、内部量子効率ＩＱＥ改善程度が向上する。ここでバッファー層３３は、微細凹凸構造２０を平坦化するように配置されてもよいが、バッファー層３３の成長速度は遅いため、半導体発光素子１００の製造時間を短縮する観点から、バッファー層３３上に設けられる非ドープ第１半導体層３１により微細凹凸構造２０を平坦化することが好ましい。非ドープ第１半導体層３１が微細凹凸構造２０を平坦化するように設けられることにより、非ドープ第１半導体層３１の半導体としての性能を、ドープ第１半導体層３２、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上する。なお、図１において、バッファー層３３は微細凹凸構造２０の表面を覆うように配置されているが、微細凹凸構造２０の表面に部分的に設けることもできる。特に、微細凹凸構造２０の凹部底部に優先的にバッファー層３３を設けることができる。

さらに、第２半導体層５０上に透明導電膜６０を、透明導電膜６０上にアノード電極７０を、そして第１半導体層３０上にカソード電極８０を、それぞれ設けることができる。透明導電膜６０、アノード電極７０及びカソード電極８０の配置は、半導体発光素子により適宜最適化できるため限定されないが、一般的に、図１に例示するように設けられる。なお、図１において、透明導電膜６０が、第２半導体層５０の全てを覆っているが、一部の第２半導体層５０が覆われないように設けることもできる。

図１及び図２で示した半導体発光素子１００は、ダブルヘテロ構造の半導体発光素子に適用した例であるが、第１半導体層３０、発光半導体層４０及び第２半導体層５０の積層構造はこれに限定されるものではない。

本実施の形態に係る半導体発光素子１００は、光学基材１０の一方の主面の全面又は一部に形成された微細凹凸構造２０の平均ピッチＰａｖが、２００ｎｍ以上１５００ｎｍ以下（以下、所定の範囲という）であり、且つ、光学基材１０の幅Ｗ１と厚みＴの比率Ｍが１以上であることを特徴とする。

以下、本実施の形態に係る半導体発光素子１００が効果を発揮する原理について説明する。

一般に、半導体発光素子の発光効率は、内部量子効率ＩＱＥと光取り出し効率ＬＥＥによって決定される。ＩＱＥ向上のために、ナノオーダーの凹凸構造による結晶欠陥の低減及びｄｒｏｏｐを抑えること、ＬＥＥ向上のために、導波モードを崩して且つ効果的にチップ外部に取り出すこと、との両立が必要となる。

特に、導波モードを崩すために、従来は成長基材にマイクロオーダーの凹凸構造を設けることによって光を散乱させて光取り出し効率ＬＥＥの向上を行っていた。

しかし、発明者は、微細凹凸構造をナノオーダーとすることで、光の波動性を強調することができ、その結果生じる光回折、中でも回折のモード数と回折角度に注目した。微細凹凸構造のパラメータによって、このモードを制御することで、半導体発光素子内部の光を効果的にチップ外に取り出すことができ、大面積でも光取出し効率が高く維持できることを見出した。これによって、光学基材に設けられた微細凹凸構造による、半導体層を成膜する際の結晶欠陥の低減と、微細凹凸構造による回折によって導波モードを効果的に崩し、且つ大面積でもチップ外に効果的に取り出す作用が得られる。

更に、より大面積とすることで、ＬＥＤ１個の光出力を向上させることができる。よって、光学基材１０を特徴づけるパラメータの関係から、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥの向上の両立による高効率化に加えて、素子の大面積化による光出力の大きなＬＥＤの作成が可能となった。

（平均ピッチＰａｖ）
まず、微細凹凸構造２０の平均ピッチＰａｖが前記所定の範囲において好ましい理由について述べる。

一般に、半導体発光素子の発光層で生じた発光光と凹凸構造との相互作用は、半導体発光素子中での発光光の光学波長λと微細凹凸構造が有する大きさとの関係で決まる。

従来用いられていたマイクロオーダーの凹凸構造は、半導体発光素子中の発光光の光学波長λの１０倍程度の大きさであり、光と凹凸構造の相互作用は散乱的である。しかしながら、内部量子効率ＩＱＥの向上のために凹凸構造の大きさがナノオーダーとなると、半導体発光素子中の発光光の光学波長λの同程度から数倍程度の大きさとなり、光の波動性が強調され相互作用としては光回折が生じるようになる。

光回折を特徴づける要因としては、回折後の強め合う方向の数であるモード、各モードの出光角度及び各モードの強度である。光回折ではその波動性ゆえに、凹凸構造での反射及び透過によって強め合う方向が複数生成される。

光回折のモード数は、平均ピッチＰａｖと光学波長との比が小さいと少なく、平均ピッチＰａｖと光学波長との比が大きい程多くなる。つまり、平均ピッチＰａｖと光学波長の比が小さい条件下ではモード数が限定される。これは、回折光が指向性を有していると観察される。

一方、光回折のモード数は、平均ピッチＰａｖと光学波長との比が大きい程多くなる。この時、モード数の増加によって個々のモードが持つ強度は小さくなる。また、出光角度の分布は徐々に幅広くなる。その振る舞いは散乱的と観察される。

前記所定の範囲に微細凹凸構造２０の平均ピッチＰａｖがあることで、微細凹凸構造２０に入射する光の波動性が顕著となる。指向性を有するが故に、従来のマイクロオーダーの凹凸構造に比べて、微細凹凸構造２０を構成するパラメータを変えることで、半導体発光素子１００中での光の挙動の制御がより行いやすくなるという利点がある。

（光学基材）
次に、光学基材について説明する。
図２は、本実施の形態に係る半導体発光素子における光学基材の幅Ｗ１と厚さＴとの比Ｗ１／Ｔと光の挙動を示す説明図である。図２では便宜のために１次元で図示する。図２に示すように、光学基材１０の幅Ｗ１と厚みＴの比率Ｗ１／Ｔが大きくなるほど、半導体発光素子内部で生じた光は、光学基材１０の側面から抜けにくくなり、微細凹凸構造２０に光学基材１０側から入射し易くなる。

図２Ａは、Ｗ１／Ｔ＝３の場合を示し、図２Ｂは、Ｗ１／Ｔ＝５の場合を示す。

例えば、光学基材１０がサファイア基板の場合、ダイシング工程やその後のハンドリングの観点から、光学基材１０の厚みＴは一般に１００μｍ〜２００μｍ程度とされており、積層半導体層が数μｍであることと比較して十倍から二十倍程度厚くなっている。このため、光学基材１０の側面からの光取出しは無視できない。

図２Ａのように、Ｗ１／Ｔが小さい場合、積層半導体層から光学基材１０に入射した光は、光学基材１０側から微細凹凸構造２０に再度入射する前に、光学基材１０側面に到達し、半導体発光素子の外部に取り出される。

一方、図２ＢのようにＷ１／Ｔが大きくなるにつれ、積層半導体層から光学基材１０に入射した光は、光学基材１０側面に到達しにくくなり、光学基材１０側から再度微細凹凸構造２０に入射する割合が増加する。

このとき、従来のマイクロオーダーのパターンでは、光学基材１０側から入射した際にも散乱されることになり、新たな導波モードを生じる。この経路では少なくとも１回以上積層半導体層内で全反射して、微細凹凸構造２０に再度入射し、光の進行方向を取出しに寄与する角度に変える必要がある。積層半導体層や透明導電膜６０では吸収があることが知られており、ロスが生じて結果的に微細凹凸構造２０によるＬＥＥの向上が低減されてしまう。

高効率且つ光出力の大きなＬＥＤの作成には、ｄｒｏｏｐによる内部量子効率の低下を抑制するために、適切な電流密度領域となるような発光面積を確保しつつ、大面積条件でも光取出し効率の向上を保つ必要がある。しかしながら、上記のようにマイクロオーダーでは散乱性を有するがために最適ではなく、ナノオーダーとすることで生じる光の波動性によって、その挙動を制御することで可能となった。

図２では便宜のため１次元で図示されているが、実際のチップは奥行を有している。故に、比率Ｍは式（１）のように記述される。式（１）において、Ｗ１は光学基材１０の長手方向の幅を示し、Ｗ２は光学基材１０の短手方向の幅を示し、Ｔは光学基材１０の厚みを示す。比率Ｍが大きいほど光学基材１０から半導体層への入射頻度は増加するため、微細凹凸構造２０とすることの効果は顕著となる。微細凹凸構造２０が設けられる場合、Ｍは１以上が好ましく、１．１以上がより好ましく、１．２以上が更に好ましい。

なお、図２では微細凹凸構造２０の寸法は誇張されて描かれており、微細凹凸構造２０と実際の光学基材１０との寸法比を表すものではない。

反射層９０の反射率は、素子内部で生じる光の波長での反射率が８０％以上である。

なぜならば、図２にも示すように、特にフェイスアップ実装では光学基材１０の他方の主面での反射によって、光学基材１０側から微細凹凸構造２０に再入射することになる。故にこの成分の減衰を低減するためには反射層９０を設け、且つ、反射層９０の反射率が高いことが好ましい。具体的には、８０％以上が好ましく、８５％以上がより好ましく、９０％以上が最も好ましい。反射層９０としては、例えば、ＡｇやＡｌといった金属やその合金の単層膜や多層膜、或いは誘電体多層膜を設けることができる。成膜方法は特に限定されず、例えば真空蒸着法やスパッタなど公知の手法を用いることができる。

この経路の寄与は、光学基材１０の断面積と側面積の比率Ｍが大きくなるほど大きくなる。従って、反射率を高める効果はＭが大きい程大きい。Ｍは１以上が好ましく、１．１以上がより好ましく、１．２以上が更に好ましい。

素子の発光波長は、例えば、波長計又は分光放射輝度計によって求めることができる。反射率は、反射層９０だけを成膜した基板を用意し、例えば、分光反射率測定器で測定することができる。

図３は、本実施の形態における半導体発光素子における幅Ｗ１、Ｗ２を示す説明図である。図３Ａに示すように、半導体発光素子１００の断面が略正方形の場合、Ｗ１とＷ２はほぼ等しくなる。図３Ｂに示すように、長方形の場合、長手方向と短手方向をそれぞれＷ１、Ｗ２とする。つまり、Ｗ１とＷ２とは異なる。

光学基材１０の幅Ｗ１、Ｗ２は、例えば光学顕微鏡によって測定することができる。光学基材１０の厚みＴは、例えばＳＴＥＭ（走査透過電子顕微鏡）によって測定することができる。像のコントラストから数μｍ程度の積層半導体層との境界を明確化することができ、好ましい。

本実施の形態に係る照明デバイスは、半導体発光素子１００を搭載したことを特徴とする。半導体発光素子１００を照明デバイスに用いることで、より低コスト・長寿命の照明デバイスとすることができる。照明用途ではその用いられる用途、場所によって求められる光出力或いは光束が定まっており、この基準を達成するため、通常照明デバイスには複数個のＬＥＤが搭載されている。故に、ＬＥＤ１個当たりの光出力が向上すれば、照明デバイスに用いるＬＥＤの個数を減らすことができる。これは実装に要する部品点数の減少にもつながる。ＬＥＤの実装個数の増加は、例えば電極の剥離や接触不良、駆動回路の故障といった、故障率の増加につながる。これはＬＥＤが長寿命であるという特徴を照明デバイスとして発揮しているとは言い難い状況であり、実装点数減少による故障率の減少、低コスト化は照明デバイスとしてのＬＥＤの更なる普及に資するものである。

以下、微細凹凸構造２０のパラメータについて説明する。微細凹凸構造２０は、複数の凸部又は凹部から構成される。微細凹凸構造２０は、凸部又は凹部を有していれば、その形状や配列は限定されず、内部量子効率ＩＱＥ及び、光取り出し効率ＬＥＥを大きくすることができる。このため、例えば、複数の柵状体が配列したラインアンドスペース構造、複数のドット（凸部、突起）状構造が配列したドット構造、複数のホール（凹部）状構造が配列したホール構造等を採用できる。ドット構造やホール構造は、例えば、円錐、円柱、四角錐、四角柱、六角錐、六角柱、多角錐、多角柱、二重リング状、多重リング状等の構造が挙げられる。なお、これらの形状は底面の外径が歪んだ形状や、側面が湾曲した形状を含む。なお、ドット構造とは、複数の凸部が互いに独立して配置された構造である。即ち、各凸部は連続した凹部により隔てられる。なお、各凸部は連続した凹部により滑らかに接続されてもよい。一方、ホール構造とは、複数の凹部が互いに独立して配置された構造である。即ち、各凹部は連続した凸部により隔てられる。なお、各凹部は連続した凸部により滑らかに接続されてもよい。

微細凹凸構造２０の配列は、正六方配列、正四方配列、準六方配列、準四方配列等を採用できる。さらに、これらの配列を組み合わせた配列を採用することもできる。例えば、正六方配列と正四方配列が交互に並んだ配列や、正六方配列から正四方配列にむけて徐々に変化し、正四方配列から正六方配列へと徐々に戻る配列等が挙げられる。ここで準六方配列とは、正六方配列の隣接する凸部間距離（ピッチ）が±１５％以下のずれを生じている配列として定義する。このずれ量は、配列内に渡り均等なずれ量でもよく、ずれ量に分布が設けられていてもよい。また、微細凹凸構造２０の配列がそれぞれ異なっていてもよい。

次に、微細凹凸構造２０で用いられるパラメータの定義を行う。パラメータの測定方法については、パラメータの説明後に述べる。また、以下の説明では、微細凹凸構造２０がドット構造の場合について説明するが、ホール構造の場合について説明においても、特段区別して説明する他は、以下の用語を同様に用いて説明することができる。

＜ピッチＰ及び平均ピッチＰａｖ＞
図４は、本実施の形態に係る半導体発光素子の第１半導体層を微細凹凸構造が形成された表面側から見た上面図である。微細凹凸構造２０が、複数の凸部２０ａが凹部２０ｂの中に配置されたドット構造である場合、ある凸部Ａ１の中心とこの凸部Ａ１に隣接する凸部Ｂ１−１〜凸部Ｂ１−６の中心との間の距離Ｐ_{Ａ１Ｂ１−１}〜距離Ｐ_{Ａ１Ｂ１−６}を、ピッチＰと定義する。しかし、この図４に示すように、隣接する凸部によりピッチＰが異なる場合は次の手順に従い、平均ピッチＰａｖを決定する。（１）任意の複数の凸部Ａ１，Ａ２…ＡＮを選択する。（２）凸部ＡＭ（１≦Ｍ≦Ｎ）と凸部ＡＭに隣接する凸部（ＢＭ−１〜ＢＭ−ｋ）と、のピッチＰ_{ＡＭＢＭ−１}〜Ｐ_{ＡＭＢＭ−ｋ}を測定する。（３）凸部Ａ１〜凸部ＡＮについても、（２）と同様にピッチＰを測定する。（４）ピッチＰ_{Ａ１Ｂ１−１}〜Ｐ_{ＡＮＢＮ−ｋ}の相加平均値を平均ピッチＰａｖとして定義する。但し、Ｎは５以上１０以下、ｋは４以上６以下とする。なお、ホール構造の場合、上記ドット構造にて説明した凸部２０ａを凹部開口部と読み替えることで、平均ピッチＰａｖを定義することができる。

また、図５は、本実施の形態に係る半導体発光素子の第１半導体層を微細凹凸構造が形成された表面側から見た上面図である。図５に示すように、微細凹凸構造２０がラインアンドスペース構造の場合、ある凸ラインＡ１の中心線と、この凸ラインＡ１に隣接する凸ラインＢ１−１及び凸ラインＢ１−２の中心線との間の最短距離Ｐ_{Ａ１Ｂ１−１}及び最短距離Ｐ_{Ａ１Ｂ１−２}の相加平均を、ピッチＰと定義する。しかし、この図５に示すように、選択する凸ラインによりピッチＰが異なる場合には、次の手順に従い、平均ピッチＰａｖを決定する。（１）任意の複数の凸ラインＡ１，Ａ２…ＡＮを選択する。（２）凸ラインＡＭ（１≦Ｍ≦Ｎ）と凸ラインＡＭに隣接する凸ライン（ＢＭ−１、ＢＭ−２）と、のピッチＰ_{ＡＭＢＭ−１}、Ｐ_{ＡＭＢＭ−２}を測定する。（３）凸ラインＡ１〜凸ラインＡＮについても、（２）と同様にピッチＰを測定する。（４）ピッチＰ_{Ａ１Ｂ１−１}〜Ｐ_{ＡＮＢＮ−２}の相加平均値を平均ピッチＰａｖとして定義する。但し、Ｎは５以上１０以下とする。

＜凸部頂部幅ｌｃｖｔ、凹部開口幅ｌｃｃｔ、凸部底部幅ｌｃｖｂ、凹部底部幅ｌｃｃｂ＞
図６は、本実施の形態に係る半導体発光素子の微細凹凸構造がドット構造の場合を示す上面図である。図６中に示す破線で示す線分は、ある凸部２０ａの中心と該凸部２０ａに最近接する凸部２０ａの中心との距離であり、上記説明したピッチＰを意味する。図６中に示したピッチＰに相当する線分位置における微細凹凸構造２０の断面模式図を示したのが図７Ａ及び図７Ｂである。図７は、図６に示したピッチＰに相当する線分位置における微細凹凸構造を示す断面模式図である。

図７Ａに示すように、凸部頂部幅ｌｃｖｔは凸部２０ａの頂面の幅として定義され、凹部開口幅ｌｃｃｔは、ピッチＰと凸部頂部幅ｌｃｖｔと、の差分値（Ｐ−ｌｃｖｔ）として定義される。

図７Ｂに示すように、凸部底部幅ｌｃｖｂは凸部２０ａの底部の幅として定義され、凹部底部幅ｌｃｃｂは、ピッチＰと凸部底部幅ｌｃｖｂと、の差分値（Ｐ−ｌｃｖｂ）として定義される。

図８は、本実施の形態に係る半導体発光素子の微細凹凸構造がホール構造の場合を示す上面図である。図８は、微細凹凸構造２０がホール構造の場合の上面図を示している。図８中に破線で示す線分は、ある凹部２０ｂの中心と該凹部２０ｂに最近接する凹部２０ｂの中心との距離であり、上記説明したピッチＰを意味する。図８中に示したピッチＰに相当する線分位置における微細凹凸構造２０の断面模式図を示したのが図９Ａ及び図９Ｂである。図９は、図８に示したピッチＰに相当する線分位置における微細凹凸構造を示す断面模式図である。

図９Ａに示すように、凹部開口幅ｌｃｃｔは凹部２０ｂの開口幅として定義され、凸部頂部幅ｌｃｖｔは、ピッチＰと凹部開口幅ｌｃｃｔと、の差分値（Ｐ−ｌｃｃｔ）として定義される。

図９Ｂに示すように、凸部底部幅ｌｃｖｂは凸部２０ａの底部の幅として定義され、凹部底部幅ｌｃｃｂは、ピッチＰと凸部底部幅ｌｃｖｂと、の差分値（Ｐ−ｌｃｖｂ）として定義される。

＜デューティ＞
デューティは、ドット構造の場合、凸部底部幅ｌｃｖｂとピッチＰと、の比率（ｌｃｖｂ／Ｐ）で定義される。一方、ホール構造の場合、凹部底部幅ｌｃｃｂとピッチＰの比率（ｌｃｃｂ／Ｐ）で定義される。

まず、微細凹凸構造２０におけるデューティの影響について述べる。前記定義より、デューティが小さいことは、凹凸構造の平坦部、即ちドット構造の配列であれば凹部底部の平坦面が多いことを示している。これは、結晶成長の点では、核形成が生じやすく有利であるが、光取り出しの面からは、回折に寄与しない平坦部は少ない方が好ましい。

一方、デューティの上限は半導体層の結晶成長から定まる。光学基材の平坦部の面積が小さすぎると、結晶成長する際の核形成が阻害され、結果として結晶品質が低下してしまう。

また、回折は凸部２０ａの体積によって特徴づけられる。独立した凸部２０ａ、或いは凹部２０ｂの配列であるドット構造、ホール構造では、デューティは凸部２０ａの体積に対して２乗で効く。以上を考慮すると、微細凹凸構造２０において、ドット構造の凸部２０ａの配列に対しては、デューティは０．３以上が好ましく、０．５以上がより好ましい。上限は、０．９１以下が好ましく、０．８６以下がより好ましい。

さらに、ラインアンドスペース構造のような連続した凸部を持つ微細凹凸構造２０では、凸部の体積はデューティに対して線形である。従って、デューティは０．３以上がより好ましく、０．５以上が最も好ましい。上限は、０．８３以下が好ましく、０．７４以下がより好ましい。

＜高さＨ＞
微細凹凸構造２０の高さＨは、微細凹凸構造２０の凹部２０ｂ底部の平均位置と凹凸構造の凸部２０ａ頂点の平均位置と、の最短距離として定義する。平均位置を算出する際のサンプル点数は１０点以上であることが好ましい。

高さＨが大きい程、平均ピッチＰａｖによって定まる回折モードの群の中から、より多くのモードと入射光は相互作用する。つまり、高さＨが小さい場合には、平均ピッチＰａｖによって定まる回折モードの群の中から限られたモードの回折光とのみ微細凹凸構造２０を介して入射光が作用するが、高さＨが大きい場合には、平均ピッチＰａｖによって定まる回折モードの群の中の、より多くの回折モードと入射光は相互作用をする。つまり、高さＨが大きい程、入射光と微細凹凸構造２０の相互作用は、振る舞いとしてはより散乱的になる。高さＨが大きい程、多くのモードと相互作用するが、この中には、光取り出しに寄与しないモードも含まれている。ゆえに散乱的であればロスが生じる。よって、微細凹凸構造２０は、過剰に高い形状である必要はない。

また、特に微細凹凸構造２０の平均ピッチＰａｖが上記所定の範囲である場合について、凸部２０ａがナノメートルオーダーであることより、平坦化に要する第１半導体層３０の厚みを薄くできる。故に、光学基材１０と半導体層の格子定数の差、又は、熱膨張係数の差に由来する半導体発光素子１００の反りやクラックを抑制できる。上記の観点から、微細凹凸構造２０の高さＨは、平均ピッチＰａｖの１倍以下が好ましく、０．７倍以下がより好ましい。

次に、前記パラメータの測定方法について述べる。前記パラメータ、例えばデューティや側面傾斜角Θ、高さＨは、微細凹凸構造を観察、例えば走査型電子顕微鏡（ＳＥＭ）で撮像することによって、前記の定義から個々の凹凸構造に対して求めることができる。本明細書中では、以下に記した局所的範囲で相加平均を取り、得られた値を微細凹凸構造が有するパラメータの値とすることとする。

（相加平均）
ある要素（変量）の分布のＮ個の測定値をｘ１、ｘ２…、ｘｎとした場合に、相加平均値は、次式（２）にて定義される。

相加平均を算出する際のサンプル点数Ｎは、２０として定義する。２０としたのは、下記局所的範囲内で任意に個々の凹凸構造を選んだ際、十分な統計平均を取るためである。

ここで、観察に使用する局所的範囲とは、微細凹凸構造の平均ピッチＰａｖの５倍〜５０倍程度の範囲として定義する。例えば、平均ピッチＰａｖが７００ｎｍであれば、３５００ｎｍ〜３５０００ｎｍの観察範囲の中で観察を行う。そのため、例えば７５００ｎｍの視野像を微細凹凸構造を有する領域内の、例えば中央の位置で撮像し、該撮像を使用して相加平均を求める。前記視野像の撮像には、例えば走査型電子顕微鏡（ＳＥＭ）を用いることができる。

次に、半導体発光素子１００を構成する各層の材質等について説明する。本実施の形態に係る半導体発光素子１００は、光学基材１０の上面に設けられた微細凹凸構造２０が前記所定の範囲を満たし、且つ、光学基材１０の寸法比率Ｍが上記式（１）を満たすことで、内部量子効率ＩＱＥ及び光取り出し効率ＬＥＥの両者を向上させた半導体発光素子１００となるため、この効果を発揮する限り、各半導体層の材料、状態、層数又は厚み、電極の材料、層数、配置又は厚み、発光半導体層の材料、層数、又は厚み、成長基材の材料、面方位又は厚み等は適宜選択することができ、特に限定されない。

上面に微細凹凸構造２０を形成した光学基材１０の、微細凹凸構造２０上に第１半導体層３０、発光半導体層４０及び第２半導体層５０が下から順次積層され、半導体発光素子１００を構成する。ここで、本実施の形態に係る半導体発光素子１００は、発光半導体層４０にて発生した発光光を、光学基材１０から取り出すことを特徴とする。さらに、第１半導体層３０と第２半導体層５０と、は互いに異なる半導体層である。ここで、第１半導体層３０は、微細凹凸構造２０を平坦化すると好ましい。第１半導体層３０が微細凹凸構造２０を平坦化するように設けられることにより、第１半導体層３０の半導体としての性能を、発光半導体層４０及び第２半導体層５０へ、と反映させることができるため、内部量子効率ＩＱＥが向上する。また、第１半導体層３０は非ドープ第１半導体層３１とドープ第１半導体層３２とから構成されてもよい。

さらに、第１半導体層３０に続いて、発光半導体層４０及び第２半導体層５０を積層する。その後に、半導体発光素子１００の第２半導体層５０上に透明導電膜６０を、透明導電膜６０の上面にアノード電極７０を、第１半導体層３０上面にカソード電極８０を、そして光学基材１０の裏面に反射層９０を、それぞれ設けることができる。透明導電膜６０、アノード電極７０及びカソード電極８０の配置は、半導体発光素子により適宜最適化できるため限定されないが、図１に例示するように設けられるのが一般的である。

・第１半導体層３０
第１半導体層３０としては、半導体発光素子（ＬＥＤ）に適したｎ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体に適宜、種々の元素をドープしたものを適用できる。

第１半導体層３０と後述する微細凹凸構造２０が形成された光学基材１０とは、第１半導体層３０内部の転位低減の観点から適宜組み合わせることができる。微細凹凸構造２０の凹部２０ｂの底部の有す平坦面と、第１半導体層３０の安定成長面に対してほぼ平行な面と、が平行である場合、微細凹凸構造２０の凹部２０ｂの近傍における第１半導体層３０の成長モードの乱れが大きくなり、第１半導体層３０内の転位を効果的に微細凹凸構造２０に応じ分散化することができるため、内部量子効率ＩＱＥが向上する。安定成長面とは、成長させる材料において成長速度の最も遅い面のことをさす。

また、微細凹凸構造２０がナノオーダーであることより、第１半導体層３０で微細凹凸構造２０を平坦化するために必要な厚みが薄くなる。このため、発光半導体層４０からの光を吸収する半導体層が薄くなることで、光取り出し効率ＬＥＥのさらなる向上が見込まれると共に、第１半導体層３０並びにその上に順次積層される発光半導体層４０及び第２半導体層５０の反りを抑制することが可能となり、従来よりも大面積の半導体発光素子１００とすることができる。このため、第１半導体層３０の厚みは、５μｍ以下が好ましく、４μｍ以下がより好ましく、３．５μｍ以下がさらに好ましく、２．５μｍ以下がいっそう好ましく、１．５μｍ以下が最も好ましい。

・発光半導体層４０
発光半導体層４０としては、半導体発光素子（例えば、ＬＥＤ）として発光特性を有するものであれば、特に限定されない。例えば、発光半導体層４０として、ＡｓＰ、ＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＺｎＳｅ、ＡｌＨａＩｎＰ、ＺｎＯ等の半導体層を適用できる。また、発光半導体層４０には、適宜、特性に応じて種々の元素をドープしてもよい。

・第２半導体層５０
第２半導体層５０としては、半導体発光素子（例えば、ＬＥＤ）に適したｐ型半導体層として使用できるものであれば、特に制限はない。例えば、シリコン、ゲルマニウム等の元素半導体、及び、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＶＩ−ＶＩ族等の化合物半導体に適宜、種々の元素をドープしたものを適用できる。

・光学基材１０
光学基材１０の材質は、半導体発光素子用基板として使用できるものであれば特に制限はない。サファイア、ＳｉＣ、ＳｉＮ、ＧａＮ、Ｗ−Ｃｕ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン、ＧａＰ、ＧａＡｓ等の基板を用いることができる。中でも半導体層との格子マッチングの観点から、サファイア、ＧａＮ、ＧａＰ、ＧａＡｓ、ＳｉＣ基板、Ｓｉ基板、スピネル基板等を適用することが好ましい。さらに、単体で用いてもよく、これらを用いた基板本体上に別の基板を設けたヘテロ構造の基板としてもよい。特にフェイスアップ実装では、光学基材１０は発光波長に対して吸収が小さいことが好ましい。例えば、光学基材１０に、Ｃ面（０００１）を主面とするサファイア基板を用いることができる。

・透明導電膜６０
本実施の形態に係る半導体発光素子１００においては、透明導電膜６０の材質は、例えば、ＬＥＤに適した透明導電膜６０として使用できるものであれば、特に制限はない。例えば、Ｎｉ／Ａｕ電極等の金属薄膜や、ＩＴＯ、ＺｎＯ、Ｉｎ_２Ｏ_３、ＳｎＯ_２、ＩＺＯ、ＩＧＺＯ等の導電性酸化物膜等を適用できる。特に、透明性、導電性の観点からＩＴＯが好ましい。

・反射層９０
反射層９０の材質は発光波長での反射率が高ければ特に限定されない。例えば金属ではＡｇ、Ａｌ又はその合金などが、例えば反射率や光学基材１０との密着性などから選択される。或いは、より高い反射率とするために、誘電体多層膜を形成しても良い。反射率が所望の範囲で有れば膜厚及び層数は特に限定されず、例えば、高屈折率層としてチタン酸化物、ジルコニウム酸化物、ニオブ酸化物、タンタル酸化物、窒化アルミ、低屈折率層としてシリコン酸化物を用いることができる。また、誘電体多層膜を形成した後、金属を製膜しても良い。

また、光学基材１０との密着性を改善するために、光学基材１０と反射層９０の間に密着層を設けても良い。密着層は例えばシリコン酸化物を用いることができる。

次に、本実施の形態に係る半導体発光素子１００の製造方法の各工程について説明する。

・微細凹凸構造準備工程
上記説明した微細凹凸構造２０を形成することができれば、その作製方法は限定されず、転写法、フォトリソグラフィ法、熱リソグラフィ法、電子線描画法、干渉露光法、ナノ粒子をマスクとしたリソグラフィ法、自己組織化構造をマスクとしたリソグラフィ法等により作製することができる。特に、微細凹凸構造２０の加工精度や加工速度の観点から、転写法を採用すると好ましい。

本明細書における転写法とは、表面にテクスチャーを具備したモールドの、テクスチャーを被処理体（微細凹凸構造２０を作製する前の光学基材１０）に転写する工程を含む方法として定義する。即ち、モールドのテクスチャーと被処理体とを転写材を介し貼合する工程と、モールドを剥離する工程と、を少なくとも含む方法である。より具体的に、転写法は２つに分類することができる。

第１に、被処理体に転写付与された転写材を永久剤として使用する場合である。この場合、特に微細凹凸構造２０では光学基材１０本体と微細凹凸構造２０とを構成する材料は異なることとなる。また、微細凹凸構造２０は永久剤として残り、半導体発光素子１００として使用されることを特徴とする。半導体発光素子１００は、数万時間と長期に渡り使用することから、転写材を永久剤として使用する場合、転写材を構成する材料は、金属元素を含むと好ましい。特に、加水分解・重縮合反応を生じる金属アルコキシドや、金属アルコキシドの縮合体を原料に含むことにより、永久剤としての性能が向上するため好ましい。

第２に、ナノインプリントリソグラフィ法が挙げられる。ナノインプリントリソグラフィ法は、モールドのテクスチャーを被処理体上に転写する工程と、エッチングにより被処理体を加工するためのマスクを設ける工程と、被処理体をエッチングする工程と、を含む方法である。例えば、転写材を１種類用いる場合、まず被処理体とモールドとを、転写材を介し貼合する。続いて、熱や光（ＵＶ）により転写材を硬化させ、モールドを剥離する。転写材から構成される凹凸構造に対して酸素アッシングに代表されるエッチングを行い、被処理体を部分的に露出させる。その後、転写材をマスクとして、エッチングにより被処理体を加工する。この際の加工方法としては、ドライエッチングとウェットエッチングを採用できる。凹凸構造の高さを高くしたい場合はドライエッチングが有用である。また、例えば転写材を２種類用いる場合、まず被処理体上に第１転写材により第１転写材層を成膜する。続いて、第１転写材層とモールドとを、第２転写材を介して貼合する。その後、熱や光（ＵＶ）により転写材を硬化させ、モールドを剥離する。第２転写材層から構成される凹凸構造に対して酸素アッシングに代表されるエッチングを行い、第１転写材層を部分的に露出させる。続いて、第２転写材層をマスクとして、第１転写材層をドライエッチングによりエッチングする。その後、エッチング後、残された第１転写材層及び第２転写材層をマスクとして、エッチングにより被処理体を加工する。この際の加工方法としては、ドライエッチングとウェットエッチングを採用できる。微細凹凸構造の高さを高くしたい場合はドライエッチングが有用である。

以上説明したように、転写法を採用することで、モールドのテクスチャーを被処理体に反映させることができるため、良好な微細凹凸構造２０を具備する光学基材１０又は微細凹凸構造２０を具備する半導体発光素子１００を得ることができる。

ナノインプリントモールドの材質は特に限定されず、非フレキシブルなガラス、石英、サファイア、ニッケルや、フレキシブルな樹脂を使用することができる。中でも、フレキシブルなモールドを使用することで、モールドのテクスチャーの転写精度が向上し、且つ、形成される微細凹凸構造２０の精度が向上するため、好ましい。

・半導体層及び透明導電膜積層工程
光学基材１０の微細凹凸構造２０上に、第１半導体層３０、発光半導体層４０、第２半導体層５０及び透明導電膜６０を順次成膜する。各半導体層の形成方法は、特に限定されないが、周知の有機金属気相成長法（ＭＯＣＶＤ法）、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等によって形成することができる。

微細凹凸構造２０がナノオーダーの構造であるために、第１半導体層３０で平坦化するために有する膜厚を薄くすることができる。これは、従来手法よりも製造時間及びコストが低減されることを意味している。ＬＥＤ製造においては、半導体結晶層成膜工程である（ＭＯ）ＣＶＤ工程が律速であり、スループットを低下させ、且つ材料コストを押し上げている。半導体結晶量を低減できることは、（ＭＯ）ＣＶＤ工程のスループット性を向上させると共に、使用材料を低減させることを意味するため、製造上重要な要件となる。

・電極形成工程
上述の通り成膜したウェハに対して、アノード電極７０及びカソード電極８０を形成する。これらの電極の形成は、公知の方法によって行われる。例えば、フォトレジストを成膜し、フォトリソグラフィを行って半導体発光素子１００をパターニングする。レジストで覆われていない部分を、塩素系ドライエッチングで第１半導体層３０までエッチングした後、レジストを除去する。再度、フォトレジストを成膜し、フォトリソグラフィを行って電極パッド形成部位をパターニングする。次に、真空蒸着法やスパッタなどの公知の方法で電極パッド材料の金属（Ｃｒ、Ｔｉ、Ａｕ等）を全面に成膜する。その後、レジストとレジスト上に成膜された電極パッド材料をリフトオフ法により除去して、アノード電極７０とカソード電極８０が形成される。

アノード電極７０及びカソード電極８０の材料は、当該電極が接合する半導体層に対して低抵抗にコンタクトをとることができる材料であればよい。アノード電極７０及びカソード電極８０はパッド部のみからなる構造であってもよいが、パッド部に連続する格子状、放射状等の配線状パターンの配線電極を設け、素子面方向の電流拡散性を向上させるようにしてもよい。

・反射層形成工程
光学基材１０の微細凹凸構造２０を有する一方の主面と逆の他方の面に反射層９０を形成する。反射層９０の材質は、例えばＡｌ、Ａｇ又はその合金である。より高い反射率とするために、反射層９０として誘電体多層膜を形成しても良い。例えば、高屈折率層と してチタン酸化物、ジルコニウム酸化物、ニオブ酸化物、タンタル酸化物、窒化アルミ、低屈折率層としてシリコン酸化物を用いることができる。また、誘電体多層膜を形成した後、金属を製膜しても良い。

また、光学基材１０との密着性を改善するために、光学基材１０と反射層９０との間に密着層を設けても良い。密着層は例えばシリコン酸化物を用いることができる。

反射層９０の形成は、例えば、真空蒸着法やスパッタなどの公知の方法で行うことができる。

また、反射層９０の形成前に、例えば光学基材１０を研磨して厚みを薄くしても良い。

・裁断工程
レーザースクライプやレーザーダイサ等を用いて、発光素子単位に分断する個片化処理を行う。

まず、ＬＥＤ用基板を作製した。ＬＥＤ用基板のパターンは、ナノ加工シートを使用して作成した。ナノ加工シートについては後述する。２インチの片面鏡面のｃ面サファイアを準備し、洗浄した。続いて、サファイアを１２０℃のホットプレート上に配置した。次に、ナノ加工シートを、１２０℃に加温したラミネートロールを使用して、サファイアに貼り合わせた。貼り合わせは、０．５ＭＰａの圧力で、線速５０ｍｍ／秒にて行った。ナノ加工シートの貼り合わせされたサファイアに対して、サファイア越しに紫外線を照射した。紫外線は、波長３６５ｎｍのＵＶ−ＬＥＤ光源より照射されたもので、積算光量が１５００ｍＪ／ｃｍ^２になるように設定した。次に、１２０℃に加熱した２枚の並行平板で、ナノ加工シートとサファイアを挟み込んだ。挟み込みの圧力は０．３ＭＰａとし、時間は１０秒とした。続いて、空冷にて室温まで冷却し、ナノ加工シートをサファイアより、５０ｍｍ／秒の速度で剥離した。以上の操作により、サファイアの主面上に、２層レジスト層を転写付与した。レジスト層の表面には凹凸構造が設けられている。この凹凸構造の形状及び配列、２層レジストの層構成、そして以下に記載のドライエッチング条件によりＬＥＤ用基板のパターンを制御した。

ナノ加工シートは、貼合操作及び剥離操作で、被処理体上に加工マスクを転写付与できる成形体である。構成としては、樹脂製のモールド、第１レジスト層、及び第２レジスト層である。樹脂モールドは、表面に凹凸構造を有し、当該凹凸構造の凹部の内部に、第１レジスト層が充填される。そして、樹脂モールドの凹凸構造と第１レジスト層と、を平坦化するように第２レジスト層が配置される。

まず、樹脂製のモールドを、ロール・ツー・ロールの光ナノインプリント法を使用して、製造した。幅は５００ｍｍ、長さは１８０ｍである。層構成としては、厚み５０μｍのＰＥＴフィルムの易接着面上に厚み１．５μｍの転写層がある構成であり、転写層の表面に光ナノインプリント法にて転写された凹凸構造がある。また、樹脂モールドの凹凸構造面に対する水滴の接触角は１４０°〜１５３°の間であった。

次に、樹脂モールドの凹凸構造に対して、第１レジスト層を、ダイコート法にて成膜した。第１レジスト層は、チタン含有有機無機複合レジストである。チタン含有有機無機複合レジストは、表面張力が２４．０ｍＮ／ｍ以下の溶剤Ａと、表面張力が２７．０以上の溶剤Ｂと、を混合した混合溶剤にて希釈し、塗布液とした。ダイコート法にて塗布する際に、ダイリップの上流側を減圧した。塗布の速度は１０ｍ／分とし、吐出量を制御することで、第１レジスト層の充填量を制御した。塗布後、１２０℃のエアを吹き付け乾燥させ、その後、巻き取り回収した。ここで、第１レジスト層を成膜した樹脂モールドを解析し、第１レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層は、樹脂モールドの凹凸構造の凹部の内部に充填されていた。一方で、樹脂モールドの凹凸構造の凸部の上面には、数ナノメートルオーダーの第１レジスト層の残渣（凝集物）が観察されることはあったが、当該上面に、第１レジスト層が厚く成膜されることはなかった。また、ダイコート成膜に関し、塗液の吐出量を変化させることで、第１レジスト層の充填量が変化し、これに伴い、第１レジスト層の充填径が変化することを確認した。

次に、第１レジスト層の充填された樹脂モールドに対して、第２レジスト層を成膜した。成膜方法は、第１レジスト層の場合と同様に行った。第２レジスト層は、アクリロイル基を側鎖に具備するノボラック樹脂であり、表面張力が２５．０ｍＮ／ｍ以下の溶剤にて希釈し、塗液とした。乾燥は、１０５℃にて行った。乾燥後、ヘーズ（濁度）が１０％以下のＰＥ／ＥＶＡ保護フィルムを貼り合わせ、巻き取り、回収した。ここで、製造したナノ加工シートを解析し、第１レジスト層及び第２レジスト層の状態を把握した。解析は、走査型電子顕微鏡、透過型電子顕微鏡、及びエネルギー分散型Ｘ線分光法を併用した。第１レジスト層については、第２レジスト層の成膜前後で変化はなかった。第２レジスト層は、樹脂モールドの凹凸構造及び第１レジスト層を平坦化するように成膜できていた。また、成膜厚は、ダイコート成膜の吐出量を変化させることで、制御可能であることを確認した。即ち、ダイコート成膜の吐出量を制御して、第１レジスト層の充填径及び第２レジスト層の膜厚を変化させた。

製造したナノ加工シートを使用して、既に説明したように、サファイアの主面上に、第１レジスト層及び第２レジスト層からなる２層レジスト層を転写付与した。次に、レジスト層を加工するエッチングと、サファイアを加工するエッチングを同一チャンバー内で連続して行った。レジスト層のエッチングには、酸素ガスを使用した。ここでは、第１レジスト層が第２レジスト層のエッチングマスクとして機能し、第２レジスト層をサファイアの主面が部分的に露出するまでエッチングする。エッチング条件は、処理ガス圧１Ｐａ、処理電力３００Ｗの条件とした。続いて、ＢＣｌ_３ガスとＣｌ_２ガスと、の混合ガスを使用した反応性イオンエッチングを行い、サファイアをエッチングした。ここでは、第２レジスト層をエッチングマスクとして、サファイアをエッチングした。処理条件としては、ＩＣＰ：１５０Ｗ、ＢＩＡＳ：５０Ｗ、圧力０．２Ｐａとした。

エッチング加工したサファイアを取り出し、硫酸及び過酸化水素水を２：１の重量比にて混合した溶液にて洗浄した。この時、処理液の温度は、１００℃以上に制御した。

製造したサファイアの主面には、パターンが形成されていた。このパターンの形状（凸部底部の径φ、高さＨ）は、ナノ加工シートの第１レジスト層の充填径及び第２レジスト層の膜厚、及びドライエッチングの処理条件により、任意に調整できた。

得られたサファイア基材上に、バッファー層としてＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）の低温成長バッファー層を１００Å成膜した。次に、非ドープ第１半導体層として、アンドープのＧａＮを成膜し、ドープ第１半導体層として、ＳｉドープのＧａＮを成膜した。続いて歪吸収層を設け、その後発光半導体層として、多重量子井戸の活性層（井戸層、障壁層＝アンドープのＩｎＧａＮ、ＳｉドープのＧａＮ）をそれぞれの膜厚を（６０Å、２５０Å）として井戸層が６層、障壁層が７層となるように交互に積層した。発光半導体層上に、第２半導体層として、エレクトロブロッキング層を含むようにＭｇドープのＡｌＧａＮ、アンドープのＧａＮ、ＭｇドープのＧａＮを積層し、積層半導体層を得た。

その後、透明導電膜としてＩＴＯを成膜し、電極形成工程の後、サファイア基材を厚さ１２０μｍから１５０μｍまで研磨して裏面に反射層を設けた。反射層は、Ａｇ−Ｐｄ−Ｃｕ系の合金又はチタン酸化物／シリコン酸化物からなる誘電体多層膜のものを成膜した。その後裁断工程を経て得られた半導体発光素子について、フェイスアップで実装を行った。金メッキＴＯ缶にＡｇペーストで接合し、ワイヤボンディングすることでｐ電極パッドとｎ電極パッドの間に電流を流し発光出力を測定した。このとき、表１に示すように、チップの寸法を厚み１２０μｍ＊３６０μｍ四方（比較例１）、厚み１２０μｍ＊５００μｍ四方（実施例１）、厚み１３５μｍ＊６００μｍ四方（実施例２）、厚み１５０μｍ＊５５０μｍ×１１００μｍ（実施例３）の４種作成した。なお、電流は３６０μｍ四方のチップで２０ｍＡとし、他のサイズのチップでは、ＩＴＯが成膜されている面積で換算して同等の電流密度となる条件とした。発光出力比は、凹凸構造として市販のマイクロサイズのパターンを有する基材、具体的には周期３０００ｎｍ、高さ１５００ｎｍ、底部径２５００ｎｍの円錐形状の凹凸構造を具備する基材から作成した半導体発光素子の発光出力を、それぞれのチップサイズで１とした。発光波長は４５０ｎｍであった。

内部量子効率ＩＱＥはＰＬ強度より決定した。内部量子効率ＩＱＥは、（単位時間に発光半導体層より発せられるフォトンの数／単位時間に半導体発光素子に注入される電子の数）により定義される。本実施例においては、上記内部量子効率ＩＱＥを評価する指標として、（３００Ｋにて測定したＰＬ強度／１０Ｋにて測定したＰＬ強度）を採用した。表２〜表４より、ナノオーダーの微細凹凸構造とすることで、市販のＰＳＳよりもＩＱＥが高い、即ち結晶性が向上していることが分かる。

表２は、反射層としてＡｇ−Ｐｄ−Ｃｕの合金材料を用いた場合である。発光波長での反射率は８９％であった。

Ｍが１より大きい場合にＰＳＳよりも発光出力比が向上していることが分かる。発光出力比が１を超えている場合には、より高効率なＬＥＤであり、チップでの発光出力比以上に、発熱低減によるデバイス放熱部の簡素化など更なる効果があり、産業上有用であることは自明だが、発光出力比が１であっても、実施例で用いた基板では凸部高さが比較例のＰＳＳよりも小さいため、基板加工時のエッチング時間の短縮による基板の生産性向上、加えて、半導体層の成膜に要するＧａＮ層を薄くすることが可能となるので、ＬＥＤの生産性向上、コストダウンに資するものである。

表３は、反射層としてチタン酸化物とシリコン酸化物からなる多層膜を用いた場合である。密着層としてシリコン酸化物を５００ｎｍ成膜した後、チタン酸化物を５５ｎｍ、シリコン酸化物を７５ｎｍで１２層ずつ成膜した多層膜を用いた。発光波長での反射率は９９％であった。誘電体多層膜が表１の合金材料よりも反射率が高いために、表１の結果よりも向上の程度が大きいことが分かる。

表４は、反射層を設けない場合であり、接合に用いたＡｇペーストが実質的な反射層となる。反射率は７０％であった。この時、チップのサイズに依らず、微細凹凸構造による光取出し効率の向上が効果的に発揮されていないことが分かる。

なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、図面に図示されている大きさや形状等については、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。

本発明は、例えば、発光ダイオード（ＬＥＤ）等の半導体発光素子に好適に適用することが可能である。

１０ 光学基材
２０ 微細凹凸構造
３０ 第１半導体層
４０ 発光半導体層
５０ 第２半導体層
６０ 透明導電膜
７０ アノード電極
８０ カソード電極
９０ 反射層
１００ 半導体発光素子

Claims (2)

1. 一方の主面の一部又は全面に微細凹凸構造が形成された光学基材の上に少なくとも第１半導体層、発光半導体層及び第２半導体層を積層し、且つ、前記一方の主面とは反対側の他方の主面に反射層を設けた構造である半導体発光素子であって、
   前記微細凹凸構造の平均ピッチＰａｖが２００ｎｍ以上１５００ｎｍ以下であり、且つ、
   前記光学基材の長手方向の幅Ｗ１及び短手方向の幅Ｗ２と厚みＴから定まる下記式（１）に示す比率Ｍが１以上であり、
   前記反射層の反射率が８０％以上であることを特徴とする半導体発光素子。
   

   
2. 請求項１記載の半導体発光素子を搭載したことを特徴とする照明デバイス。
   

Images