[go: up one dir, main page]

JP2016162788A - 撮像素子、撮像装置、並びに、製造装置および方法 - Google Patents

撮像素子、撮像装置、並びに、製造装置および方法 Download PDF

Info

Publication number
JP2016162788A
JP2016162788A JP2015037564A JP2015037564A JP2016162788A JP 2016162788 A JP2016162788 A JP 2016162788A JP 2015037564 A JP2015037564 A JP 2015037564A JP 2015037564 A JP2015037564 A JP 2015037564A JP 2016162788 A JP2016162788 A JP 2016162788A
Authority
JP
Japan
Prior art keywords
insulating film
charge transfer
gate insulating
transfer channel
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015037564A
Other languages
English (en)
Inventor
慎平 福岡
Shimpei Fukuoka
慎平 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015037564A priority Critical patent/JP2016162788A/ja
Priority to PCT/JP2016/054068 priority patent/WO2016136487A1/ja
Priority to CN201680011140.6A priority patent/CN107251228B/zh
Priority to US15/549,315 priority patent/US10825850B2/en
Publication of JP2016162788A publication Critical patent/JP2016162788A/ja
Priority to US17/027,486 priority patent/US11211413B2/en
Priority to US17/538,230 priority patent/US11961857B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】電荷をより転送しやすくすることができるようにする。
【解決手段】本技術の撮像素子は、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを備える。また、本技術の撮像装置は、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを備える撮像素子と、その撮像素子により得られる撮像画像データを画像処理する画像処理部とを備える。さらに、本技術の製造装置は、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを製造する縦型トランジスタ製造部を備える本技術は、例えば、撮像素子、撮像装置、製造装置および方法に適用することができる。
【選択図】図２

Description

本技術は、撮像素子、撮像装置、並びに、製造装置および方法に関し、特に、電荷をより転送しやすくすることができるようにした撮像素子、撮像装置、並びに、製造装置および方法に関する。
従来、光電変換部で光電変換された信号を縦型トランジスタで読み出す撮像素子が考えられた（例えば、特許文献１参照）。
特開２０１０−１１４３２４号公報
しかしながら、特許文献１に記載の縦型トランジスタは、電荷転送チャネルのポテンシャルが均一であるため、縦型トランジスタのゲート部の長さが長くなる程、電荷を転送する距離が長くなり、電荷を読み出しにくくなるおそれがあった。
本技術は、このような状況に鑑みて提案されたものであり、電荷をより転送しやすくすることを目的とする。
本技術の一側面は、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを備える撮像素子である。
前記ポテンシャルは、前記電荷転送チャネルにおける電荷転送方向に、前記電荷の転送先に向かって深くなる勾配を有するようにすることができる。
前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が漸次薄くなるように形成されるようにすることができる。
前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が階段状に薄くなるように形成されるようにすることができる。
前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、前記電荷転送チャネルが、前記電荷の転送先に向かって不純物濃度が薄くなるように形成されるようにすることができる。
前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が漸次厚くなるように形成されるようにすることができる。
前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が階段状に厚くなるように形成されるようにすることができる。
前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、前記電荷転送チャネルが、前記電荷の転送先に向かって不純物濃度が濃くなるように形成されるようにすることができる。
前記ポテンシャルは、前記電荷転送チャネルにおけるゲート電極に沿った回転方向に勾配を有するようにすることができる。
前記電荷転送チャネルと前記ゲート電極との間に形成されるゲート絶縁膜の膜厚が、前記回転方向に変化するようにすることができる。
前記電荷転送チャネルの不純物濃度が、前記回転方向に変化するようにすることができる。
本技術の他の側面は、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを備える撮像素子と、前記撮像素子により得られる撮像画像データを画像処理する画像処理部とを備える撮像装置である。
本技術のさらに他の側面は、撮像素子を製造する製造装置であって、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを製造する縦型トランジスタ製造部を備える製造装置である。
前記縦型トランジスタ製造部は、半導体基板をエッチングして溝部を形成するエッチング部と、前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、前記溝部に階層に応じた膜厚でゲート絶縁膜を形成するゲート絶縁膜形成部と、前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜を前記階層に応じた深さまで除去するゲート絶縁膜除去部と、前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部とを備え、前記ゲート絶縁膜形成部による前記ゲート絶縁膜の形成と、前記ゲート絶縁膜除去部による前記ゲート絶縁膜の除去を繰り返すことにより、前記ゲート絶縁膜を、前記電荷の転送先に向かって膜厚を階段状に変化するように形成することができる。
前記縦型トランジスタ製造部は、半導体基板をエッチングして溝部を形成するエッチング部と、前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜にメサ型の溝を形成するゲート絶縁膜加工部と、前記ゲート絶縁膜加工部により形成された前記メサ型の溝にゲート電極を形成するゲート電極形成部とを備えることができる。
前記縦型トランジスタ製造部は、半導体基板をエッチングして溝部を形成するエッチング部と、前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、前記エッチング部により形成された前記溝部に非導電型の不純物を、深さに応じた濃度で注入する非導電型不純物注入部と、前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部とを備えることができる。
前記縦型トランジスタ製造部は、半導体基板をエッチングして溝部を形成するエッチング部と、前記エッチング部により形成された前記溝部に導電型の不純物を、深さに応じた濃度で注入する導電型不純物注入部と、前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部とを備えることができる。
前記縦型トランジスタ製造部は、半導体基板をエッチングして溝部を形成するエッチング部と、前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜に、ゲート電極に沿った回転方向に前記ゲート絶縁膜の膜厚が変化するように、溝部を形成するゲート絶縁膜加工部と、前記ゲート絶縁膜加工部により形成された前記溝部に前記ゲート電極を形成するゲート電極形成部とを備えることができる。
前記縦型トランジスタ製造部は、半導体基板をエッチングして溝部を形成するエッチング部と、前記エッチング部により形成された前記溝部に導電型の不純物を、ゲート電極に沿った回転方向の位置に応じた濃度で注入する導電型不純物注入部と、前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部とを備えることができる。
本技術のさらに他の側面は、また、撮像素子を製造する製造装置の製造方法であって、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを製造する製造方法である。
本技術の一側面においては、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタが備えられる。
本技術の他の側面においては、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを備える撮像素子と、その撮像素子により得られる撮像画像データを画像処理する画像処理部とが備えられる。
本技術のさらに他の側面においては、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタが製造される。
本技術によれば、被写体を撮像することが出来る。また本技術によれば、電荷をより転送しやすくすることができる。
撮像素子の一部の構成例を示す断面図である。 縦型トランジスタの一部の構成例を示す断面図である。 ポテンシャルの勾配を説明する図である。 縦型トランジスタの一部の構成例を示す断面図である。 縦型トランジスタの一部の構成例を示す断面図である。 縦型トランジスタの一部の構成例を示す断面図である。 縦型トランジスタの一部の構成例を示す断面図である。 縦型トランジスタの一部の構成例を示す断面図である。 縦型トランジスタの一部の構成例を示す断面図である。 ポテンシャルの勾配を説明する図である。 縦型トランジスタの一部の構成例を示す断面図である。 製造装置の主な構成例を示すブロック図である。 縦型トランジスタ製造部の主な構成例を示すブロック図である。 縦型トランジスタゲート部製造処理の流れの例を説明するフローチャートである。 縦型トランジスタゲート部製造処理の流れの例を説明するフローチャートである。 縦型トランジスタ製造部の主な構成例を示すブロック図である。 縦型トランジスタゲート部製造処理の流れの例を説明するフローチャートである。 縦型トランジスタ製造部の主な構成例を示すブロック図である。 縦型トランジスタゲート部製造処理の流れの例を説明するフローチャートである。 縦型トランジスタゲート部製造処理の流れの例を説明するフローチャートである。 縦型トランジスタゲート部製造処理の流れの例を説明するフローチャートである。 撮像装置の主な構成例を示すブロック図である。
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（撮像素子）
２．第２の実施の形態（製造装置）
３．第３の実施の形態（撮像装置）
４．応用例
＜１．第１の実施の形態＞
＜縦型トランジスタを有するイメージセンサ＞
従来、例えば、特許文献１に記載のイメージセンサのように、光電変換部で光電変換された信号を縦型トランジスタで読み出す撮像素子が考えられた。
しかしながら、特許文献１に記載のイメージセンサに用いられる縦型トランジスタは、電荷転送チャネルのポテンシャルが均一であるため、縦型トランジスタのゲート部の長さが長くなる程、電荷を転送する距離が長くなり、電荷を読み出しにくくなるおそれがあった。
＜電荷転送チャネルのポテンシャルの勾配＞
そこで、撮像素子において、光電変換部からの電荷の読み出しを制御する転送トランジスタとして縦型トランジスタを用い、その縦型トランジスタの、電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有するようにする。
このようにすることにより、電荷転送チャネルにおいて電荷をより転送しやすくすることができる。したがって、ノイズの増大を抑制することができ、その撮像素子において得られる撮像画像の画質の低減を抑制することができる。
＜イメージセンサの画素領域の構成＞
図１は、本技術を適用した撮像素子の一実施の形態であるイメージセンサの画素領域の主な構成例を示す断面図である。図１に示されるイメージセンサ１００は、被写体を撮像し、撮像画像を電気信号として得る裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサである。イメージセンサ１００は、例えばアレイ状等、面状に配置される複数の画素からなる画素領域を有する。画素領域の各画素において入射光が光電変換され、撮像画像の画素信号が得られる。図１においては、イメージセンサ１００のそのような画素領域の一部の積層構造の例が断面図として示されている。図１においては、説明の便宜上、積層構造が模式化して示されている。また、図１においては、本技術の説明に用いられない構成については簡略化若しくは省略されている。
図１に示されるように、イメージセンサ１００は、半導体基板層１１０を有する。この半導体基板層１１０は、例えば第１導電型（例えばｐ型）の半導体基板１１１と、その半導体基板１１１に形成される各種構成よりなる。図１に示されるイメージセンサ１００は、裏面照射型のイメージセンサであり、図中下側が半導体基板１１１の表面側であり、図中上側が半導体基板１１１の裏面側である。
半導体基板１１１の内部には、例えば、光電変換部（例えばフォトダイオード）１１２が形成されている。光電変換部１１２は、例えば第２導電型（例えばｎ型）で形成されており、半導体基板の裏面側（すなわち、図中上側）から入射される入射光を光電変換し、得られた電荷を蓄積する。
また、半導体基板１１１には、浮遊拡散層１１４や絶縁膜１１５等も形成されている。浮遊拡散層１１４は、半導体基板１１１の表側に形成されており、例えば第２導電型（例えばｎ＋型）で形成されている。この浮遊拡散層１１４は、後述する有機光電変換膜１４２から転送される電荷を蓄積する。絶縁膜１１５は、半導体基板１１１を深さ方向に貫通するように形成されている。
また、半導体基板１１１には、転送トランジスタ１２０も形成されている。転送トランジスタ１２０は、光電変換部１１２に蓄積された電荷の浮遊拡散層１２４への転送を制御するトランジスタであり、縦型トランジスタとして形成されている。転送トランジスタ１２０は、半導体基板１１１の表側から光電変換部１１２に達するようにそのゲート部が形成されている。光電変換部１１２は、このような転送トランジスタ１２０のソースとして形成されている。
転送トランジスタ１２０は、例えば、電荷転送チャネル１２１、ゲート絶縁膜１２２、ゲート電極１２３、および浮遊拡散層１２４を有する。もちろん、これら以外の構成が半導体基板１１１に形成されてもよい。
電荷転送チャネル１２１は、転送トランジスタ１２０のゲート部の構成であり、例えば第１導電型（例えばｐ＋型）に形成されている。電荷転送チャネル１２１は、光電変換部１１２と浮遊拡散層１２４の両方に接続されている。この電荷転送チャネル１２１に電界が印加されることにより（ゲート電極１２３の電位に応じて）、光電変換部１１２の電荷がこの電荷転送チャネル１２１を介して浮遊拡散層１２４に伝送される。
ゲート絶縁膜１２２は、電荷転送チャネル１２１の内側に形成されており、絶縁体により形成されており、電荷転送チャネル１２１とゲート電極１２３とを電気的に絶縁する層である。
ゲート電極１２３は、ゲート電位が印加される電極であり、ゲート絶縁膜１２２の内側に形成されている。ゲート電極１２３は、金属等の導体により形成されている。
浮遊拡散層１２４は、半導体基板１１１の表側に形成されている。浮遊拡散層１２４は、例えば第２導電型（例えばｎ＋型）で形成されている。浮遊拡散層１２４は、転送トランジスタ１２０のドレインとして形成されている。この浮遊拡散層１２４は、光電変換部１１２から転送される電荷を蓄積する。
半導体基板層１１０の表面側には、配線層１３０が形成されている。配線層１３０には、配線層間膜１３１と、配線１３２や配線１３３等の配線とが形成されている。配線層間膜１３１は、絶縁体により形成されており、金属等の導体よりなる配線同士を電気的に絶縁する層である。
なお、配線１３２および配線１３３は、配線層１３０に形成される配線の例を示したものであり、実際には、配線層１３０には、配線１３２および配線１３３以外の配線も形成される。例えば、ゲート電極１２３は、図示せぬコンタクト等を介して図示せぬ配線（制御線等）に接続されている。ゲート電極１２３は、その制御線を介して供給される信号に応じた電位を有する（信号に応じた電界を電荷転送チャネル１２１に印加する）。
また、浮遊拡散層１２４は、例えば、図示せぬコンタクト等を介して図示せぬ配線に接続されている。同様に、浮遊拡散層１１４は、例えば、図示せぬコンタクト等を介して図示せぬ配線に接続されている。浮遊拡散層１１４や浮遊拡散層１２４に蓄積された電荷は、その配線を介して、例えば図示せぬ増幅トランジスタのゲート等に供給される。
半導体基板層１１０の裏面側には、絶縁膜１４１と有機光電変換膜１４２が積層されている。有機光電変換膜１４２の光電変換部１１２近傍の表面側には、下部透明電極１４３が形成されている。また、有機光電変換膜１４２の裏面側には、上部透明電極１４４が形成されている。下部透明電極１４３は、絶縁膜１１５内部に形成される貫通電極１４５を介して配線１３３に接続されている。また、浮遊拡散層１１４は、コンタクト１４６を介して配線１３３に接続されている。つまり、有機光電変換膜１４２は、下部透明電極１４３、貫通電極１４５、配線１３３、およびコンタクト１４６を介して浮遊拡散層１１４に接続されている。有機光電変換膜１４２において入射光が光電変換されて得られた電荷は、下部透明電極１４３、貫通電極１４５、配線１３３、およびコンタクト１４６を介して浮遊拡散層１１４に供給される。
上部透明電極１４４の裏面側には、パッシベーション層１５１が形成されている。パッシベーション層１５１は、例えばSiN等により形成され、パッシベーション層１５１より表面側の各層（例えば、上部透明電極１４４等）を保護する。
パッシベーション層１５１の裏面側には、各画素に入射する入射光を光電変換部１１２等に集光するオンチップレンズ１５２が形成されている。
＜電荷転送方向のポテンシャル勾配＞
以上のような構成の画素を有するイメージセンサ１００において、例えば図２のように、電荷転送チャネル１２１における電荷転送方向（図２中の矢印１６１の方向の逆向き）に、電荷の転送先に向かって深くなるようなポテンシャルの勾配（電位勾配）が形成されるようにしてもよい。
なお、転送トランジスタ１２０が縦型トランジスタであるので、図２に示されるように、例えば、電荷転送チャネル１２１の、ゲート電極１２３の側壁部分に相当する部分においては、この電荷転送方向は、半導体基板１１１の深さ方向（図中下から上に向かう方向）となる。
図２の浮遊拡散層１２４から電荷転送チャネル１２１を介して光電変換部１１２に向かう矢印１６１が示す方向のポテンシャルの分布の様子の例を、図３に示す。図３に示されるグラフでは、横軸が矢印１６１の各位置を示し、縦軸がポテンシャルの深さを示している。図３のグラフに示されるように、電荷転送チャネル１２１のポテンシャルは、この矢印１６１にそって、浮遊拡散層１２４に近づくほど深くなっている。つまり、ポテンシャルが、電荷転送チャネル１２１の少なくとも一部において勾配を有している。
このように、電荷転送方向に、電荷の転送先に向かって深くなるような電位勾配をつけることにより、光電変換部１１２から浮遊拡散層１２４への電荷転送をより容易にすることができる。
＜ゲート絶縁膜の膜厚制御１＞
次に、以上のように電荷転送方向にポテンシャルの勾配を形成する具体例を説明する。ゲート絶縁膜の膜厚が、電荷の転送先に向かって漸次薄くなるように形成されるようにしてもよい。例えば、図４に示されるように、ゲート絶縁膜１２２の膜厚が、電荷の転送先（浮遊拡散層１２４）に向かって漸次薄くなるように形成されるようにしてもよい。
図４の例においては、ゲート電極１２３が、電荷の転送先に向かって漸次太くなるように形成されており（半導体基板１１１の深さ方向に、裏面側に向かって漸次細くなるように形成されており）、その分、ゲート絶縁膜１２２の膜厚が、電荷の転送先に向かって漸次薄くなっている。
このようにすることにより、電荷転送チャネル１２１に印加される電界を、浮遊拡散層１２４により近くなる程、強くすることができる。したがって、電荷転送チャネル１２１（特に、電荷転送チャネル１２１の、ゲート電極１２３の側壁部分に相当する部分）において、ポテンシャルが、図３の例のように、浮遊拡散層１２４に近づくほど深くなるようにすることができる。このようにすることにより、光電変換部１１２から浮遊拡散層１２４への電荷転送をより容易にすることができる。
＜ゲート絶縁膜の膜厚制御２＞
また、ゲート絶縁膜の膜厚が、電荷の転送先に向かって階段状に薄くなるように形成されるようにしてもよい。例えば、図５に示されるように、ゲート絶縁膜１２２の膜厚が、電荷の転送先（浮遊拡散層１２４）に向かって階段状に薄くなるように形成されるようにしてもよい。
図５の例においては、ゲート電極１２３が、電荷の転送先に向かって階段状に太くなるように形成されており（半導体基板１１１の深さ方向に、裏面側に向かって階段状に細くなるように形成されており）、その分、ゲート絶縁膜１２２の膜厚が、電荷の転送先に向かって階段状に薄くなっている。
このようにすることにより、電荷転送チャネル１２１に印加される電界を、浮遊拡散層１２４により近くなる程、強くすることができる。したがって、電荷転送チャネル１２１（特に、電荷転送チャネル１２１の、ゲート電極１２３の側壁部分に相当する部分）において、ポテンシャルが、図３の例のように、浮遊拡散層１２４に近づくほど深くなるようにすることができる。このようにすることにより、光電変換部１１２から浮遊拡散層１２４への電荷転送をより容易にすることができる。
＜ゲート絶縁膜の膜厚制御３＞
なお、転送トランジスタの電荷転送チャネルは、第２導電型（例えば、ｎ型）で形成されるようにしてもよい。例えば、図６に示されるように、転送トランジスタ１２０の電荷転送チャネル１７１が、第２導電型（例えば、ｎ型）で形成されるようにしてもよい。図６の例のイメージセンサ１００の場合、電荷転送チャネル１２１の代わりに電荷転送チャネル１７１が形成されている。電荷転送チャネル１７１は、転送トランジスタ１２０のゲート部の構成であり、例えば第２導電型（例えばｎ型）に形成されている。電荷転送チャネル１７１は、光電変換部１１２と浮遊拡散層１２４の両方に接続されている。この電荷転送チャネル１７１に電界が印加されることにより（ゲート電極１２３の電位に応じて）、光電変換部１１２の電荷がこの電荷転送チャネル１７１を介して浮遊拡散層１２４に伝送される。
このような第２導電型（例えばｎ型）の電荷転送チャネルを有する転送トランジスタにおいて、ゲート絶縁膜の膜厚が、電荷の転送先に向かって漸次厚くなるように形成されるようにしてもよい。例えば、図６に示されるように、転送トランジスタ１２０において、ゲート絶縁膜１２２の膜厚が、電荷の転送先（浮遊拡散層１２４）に向かって漸次厚くなるように形成されるようにしてもよい。
図６の例においては、ゲート電極１２３が、電荷の転送先に向かって漸次細くなるように形成されており（半導体基板１１１の深さ方向に、裏面側に向かって漸次太くなるように形成されており）、その分、ゲート絶縁膜１２２の膜厚が、電荷の転送先に向かって漸次厚くなっている。
このようにすることにより、電荷転送チャネル１７１に印加される電界を、浮遊拡散層１２４により近くなる程、強くすることができる。したがって、電荷転送チャネル１７１（特に、電荷転送チャネル１７１の、ゲート電極１２３の側壁部分に相当する部分）において、ポテンシャルが、図３の例のように、浮遊拡散層１２４に近づくほど深くなるようにすることができる。このようにすることにより、光電変換部１１２から浮遊拡散層１２４への電荷転送をより容易にすることができる。
＜ゲート絶縁膜の膜厚制御４＞
また、ゲート絶縁膜の膜厚が、電荷の転送先に向かって階段状に厚くなるように形成されるようにしてもよい。例えば、図７に示されるように、ゲート絶縁膜１２２の膜厚が、電荷の転送先（浮遊拡散層１２４）に向かって階段状に厚くなるように形成されるようにしてもよい。
図７の例においては、ゲート電極１２３が、電荷の転送先に向かって階段状に細くなるように形成されており（半導体基板１１１の深さ方向に、裏面側に向かって階段状に太くなるように形成されており）、その分、ゲート絶縁膜１２２の膜厚が、電荷の転送先に向かって階段状に厚くなっている。
このようにすることにより、電荷転送チャネル１７１に印加される電界を、浮遊拡散層１２４により近くなる程、強くすることができる。したがって、電荷転送チャネル１７１（特に、電荷転送チャネル１７１の、ゲート電極１２３の側壁部分に相当する部分）において、ポテンシャルが、図３の例のように、浮遊拡散層１２４に近づくほど深くなるようにすることができる。このようにすることにより、光電変換部１１２から浮遊拡散層１２４への電荷転送をより容易にすることができる。
＜電荷転送チャネルの不純物濃度制御＞
また、転送トランジスタの電荷転送チャネルが、第１導電型（例えば、ｐ型）で形成される場合、その電荷転送チャネルが、電荷の転送先に向かって不純物濃度が薄くなるように形成されるようにしてもよい。例えば、図８に示されるように、電荷転送チャネル１２１に注入された不純物の濃度が、電荷の転送先（浮遊拡散層１２４）に向かって薄くなるようにしてもよい。
図８の例においては、電荷転送チャネル１２１に注入された不純物の濃度が、電荷の転送先（浮遊拡散層１２４）に向かって階段状に薄くなっている。すなわち、不純物の濃度は、電荷転送チャネル１２１−１（p+）＞電荷転送チャネル１２１−２（p）＞電荷転送チャネル１２１−３（p-）である。
このようにすることにより、電荷転送チャネル１２１のポテンシャルが、図３の例のように、浮遊拡散層１２４に近づくほど深くなるようにすることができる。このようにすることにより、光電変換部１１２から浮遊拡散層１２４への電荷転送をより容易にすることができる。
なお、この電荷転送チャネル１２１に注入される不純物の濃度は、電荷の転送先（浮遊拡散層１２４）に向かって漸次薄くなるようにしてもよい。
また、電荷転送チャネルが、第２導電型（例えば、ｎ型）の場合も同様に不純物の濃度を制御するようにしてもよい。例えば、第２導電型（例えば、ｎ型）の電荷転送チャネル１７１に注入された不純物の濃度が、電荷の転送先（浮遊拡散層１２４）に向かって濃くなるようにしてもよい。その場合、不純物の濃度は、電荷の転送先（浮遊拡散層１２４）に向かって階段状に濃くなるようにしてもよいし、電荷の転送先（浮遊拡散層１２４）に向かって漸次濃くなるようにしてもよい。
＜回転方向のポテンシャル勾配＞
以上のような構成の画素を有するイメージセンサにおいて、電荷転送チャネルにおけるゲート電極に沿った回転方向にポテンシャルの勾配（電位勾配）が形成されるようにしてもよい。
例えば、図９Ａに示される転送トランジスタ１２０のゲート部の、点線１８１における水平方向の断面図を図９Ｂに示す。図９Ｂに示される矢印１８２は、ゲート部の電荷転送チャネル１２１における、ゲート電極１２３に沿った、ゲート電極１２３を周回する回転方向を示している。
この矢印１８２が示す方向のポテンシャルの分布の様子の例を、図１０に示す。図１０に示されるグラフでは、横軸が矢印１８２の各位置を示し、縦軸がポテンシャルの深さを示している。図１０のグラフに示されるように、電荷転送チャネル１２１のポテンシャルは、この矢印１８２にそって変化する。つまり、電荷転送チャネル１２１のポテンシャルは、この矢印１８２の方向の少なくとも一部において、その矢印１８２の方向に勾配を有する。
このように、電荷転送チャネル１２１において回転方向に電位勾配をつけることにより、電荷は、電荷転送チャネル１２１のポテンシャルの低い部分に集中して、光電変換部１１２から浮遊拡散層１２４に転送されるようになる。これにより、光電変換部１１２から浮遊拡散層１２４に電荷をより転送しやすくすることができる。
＜ゲート絶縁膜の膜厚制御＞
次に、以上のように電荷転送方向にポテンシャルの勾配を形成する具体例を説明する。ゲート絶縁膜の膜厚が、ゲート電極に沿った回転方向に変化するようにしてもよい。つまり、上述した矢印１８２で示される回転方向にゲート絶縁膜１２２の膜厚が変化する（偏りを有する）ようにしてもよい。例えば、上述した矢印１８２で示される回転方向の一部において、ゲート絶縁膜１２２の膜厚が、他の部分と異なる（他の部分よりも厚い、若しくは、薄い）ようにしてもよい。
例えば、図１１Ａに示されるように、ゲート電極１２３の中心の位置を、ゲート絶縁膜１２２の中心の位置からずらすことにより、矢印１８２で示される回転方向にゲート絶縁膜１２２の膜厚の偏りを生じさせるようにしてもよい。
また、例えば、図１１Ｂに示されるように、ゲート電極１２３の断面形状を、ゲート絶縁膜１２２の断面形状と異なる形状とすることにより、矢印１８２で示される回転方向にゲート絶縁膜１２２の膜厚の偏りを生じさせるようにしてもよい。
なお、この回転方向の膜厚の変化（偏り）は、漸次であってもよいし、階段状であってもよい。
＜電荷転送チャネルの不純物濃度制御＞
また、転送トランジスタの電荷転送チャネルが、電荷転送チャネルにおけるゲート電極に沿った回転方向に不純物濃度が変化するように形成されるようにしてもよい。例えば、図１１Ｃに示されるように、電荷転送チャネル１２１に注入された不純物の濃度が、ゲート電極に沿った回転方向（矢印１８２）に変化するようにしてもよい。
図１１Ｃの例においては、電荷転送チャネル１２１に注入された不純物の濃度が、電荷の転送先（浮遊拡散層１２４）に向かって階段状に薄くなっている。すなわち、不純物の濃度は、電荷転送チャネル１２１−１（p+）＞電荷転送チャネル１２１−２（p）＞電荷転送チャネル１２１−３（p-）である。
このようにすることにより、電荷は、電荷転送チャネル１２１のポテンシャルの低い部分に集中して、光電変換部１１２から浮遊拡散層１２４に転送されるようになる。これにより、光電変換部１１２から浮遊拡散層１２４に電荷をより転送しやすくすることができる。
なお、この電荷転送チャネル１２１に注入される不純物の濃度は、矢印１８２に沿って漸次薄くなるようにしてもよい。
また、電荷転送チャネルが、第２導電型（例えば、ｎ型）の場合も同様に、ゲート絶縁膜１２２の膜厚や不純物の濃度が、ゲート電極に沿った回転方向に変化するようにしてもよい。つまり、図６や図７の例のように、電荷転送チャネル１２１の代わりに電荷転送チャネル１７１を有するようにしてもよく、その場合も、上述したように、ゲート絶縁膜１２２の膜厚や不純物の濃度を、ゲート電極に沿った回転方向に変化させるようにしてもよい。
このようにすることにより、電荷転送チャネル１２１の場合と同様に、電荷が、電荷転送チャネル１２１のポテンシャルの低い部分に集中して、光電変換部１１２から浮遊拡散層１２４に転送されるようになる。これにより、光電変換部１１２から浮遊拡散層１２４に電荷をより転送しやすくすることができる。
＜２．第２の実施の形態＞
＜製造装置＞
次に、以上に説明したようなイメージセンサ１００の製造について説明する。
図１２は、本技術を適用した撮像素子の一実施の形態であるイメージセンサ１００を製造する製造装置（本技術を適用した製造装置の一実施の形態である製造装置）の主な構成例を示すブロック図である。図１２に示される製造装置２００は、制御部２０１およびイメージセンサ製造部２０２を有する。
制御部２０１は、例えば、CPU（Central Processing Unit）、ROM（Read Only Memory）、およびRAM（Random Access Memory）等を有し、イメージセンサ製造部２０２の各部を制御し、イメージセンサ１００の製造に関する制御処理を行う。例えば、制御部２０１のCPUは、ROMに記憶されているプログラムに従って各種の処理を実行する。また、そのCPUは、記憶部２１３からRAMにロードされたプログラムに従って各種の処理を実行する。RAMにはまた、CPUが各種の処理を実行するにあたって必要なデータなども適宜記憶される。
イメージセンサ製造部２０２は、制御部２０１に制御されて、イメージセンサ１００の製造に関する処理を行う。つまり、実際には、イメージセンサ製造部２０２は、イメージセンサ１００を製造する全ての工程に関する処理を行う。例えば、イメージセンサ製造部２０２は、半導体基板層１１０や配線層１３０の各構成を形成したり、半導体基板層１１０の裏面側の構成（絶縁膜１４１乃至オンチップレンズ１５２等）を形成したりする。ただし、以下においては、説明の便宜上、転送トランジスタ１２０のゲート部の製造に関する部分についてのみ説明する。
イメージセンサ製造部２０２は、例えば、縦型トランジスタ製造部２３１を有する。縦型トランジスタ製造部２３１は、縦型トランジスタである転送トランジスタ１２０の製造に関する処理を行う。
また、製造装置２００は、入力部２１１、出力部２１２、記憶部２１３、通信部２１４、およびドライブ２１５を有する。
入力部２１１は、キーボード、マウス、タッチパネル、および外部入力端子などよりなり、ユーザ指示や外部からの情報の入力を受け付け、制御部２０１に供給する。出力部２１２は、CRT（Cathode Ray Tube）ディスプレイやLCD（Liquid Crystal Display）等のディスプレイ、スピーカ、並びに外部出力端子などよりなり、制御部２０１から供給される各種情報を画像、音声、若しくは、アナログ信号やデジタルデータとして出力する。
記憶部２１３は、例えばフラッシュメモリ、SSD（Solid State Drive）、ハードディスク等の任意の記憶媒体を有し、制御部２０１から供給される情報を記憶したり、制御部２０１からの要求に従って、記憶している情報を読み出して供給したりする。
通信部２１４は、例えば、有線LAN（Local Area Network）や無線LANのインタフェースやモデムなどよりなり、インターネットを含むネットワークを介して、外部の装置との通信処理を行う。例えば、通信部２１４は、制御部２０１から供給される情報を通信相手に送信したり、通信相手から受信した情報を制御部２０１に供給したりする。
ドライブ２１５は、必要に応じて制御部２０１に接続される。そして、例えば磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア２２１がそのドライブ２１５に適宜装着される。そして、そのドライブ２１５を介してリムーバブルメディア２２１から読み出されたコンピュータプログラムが、必要に応じて記憶部２１３にインストールされる。
＜縦型トランジスタ製造部＞
次に、縦型トランジスタ製造部２３１の構成例について説明する。図１３は、縦型トランジスタ製造部２３１が有する転送トランジスタ１２０のゲート部の製造に関する処理を行う主な処理部の構成例を示すブロック図である。
図１３に示されるように、縦型トランジスタ製造部２３１は、マスク形成部２４１、エッチング部２４２、導電型不純物注入部２４３、マスク除去部２４４、ゲート絶縁膜被着部２４５、ゲート絶縁膜加工部２４６、およびゲート電極形成部２４７を有する。
マスク形成部２４１はマスク形成に関する処理を行う。エッチング部２４２は半導体基板１１１等のエッチングに関する処理を行う。導電型不純物注入部２４３は、導電型不純物の注入に関する処理を行う。マスク除去部２４４は、マスクの除去に関する処理を行う。ゲート絶縁膜被着部２４５は、ゲート絶縁膜１２２の成膜に関する処理を行う。ゲート絶縁膜加工部２４６は、ゲート絶縁膜１２２の加工に関する処理を行う。ゲート電極形成部２４７は、ゲート電極の形成に関する処理を行う。
このような構成とすることにより、縦型トランジスタ製造部２３１は、例えば、図４乃至図７を参照して説明した各例のゲート部を製造することができる。つまり、イメージセンサ製造部２０２は、図４乃至図７を参照して説明した各例のような転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜縦型トランジスタゲート部製造処理の流れ＞
次に、図１４のフローチャートを参照して、図１３の例の縦型トランジスタ製造部２３１により実行される縦型トランジスタゲート部製造処理の流れの例を説明する。
縦型トランジスタゲート部製造処理が開始されると、マスク形成部２４１は、ステップＳ１０１において、半導体基板１１１の表面側から、転送トランジスタ１２０のゲート部を形成する位置（例えば、光電変換部１１２の表面側）に、溝部を形成するためのマスクを形成する。
ステップＳ１０２において、エッチング部２４２は、ステップＳ１０１において形成されたそのマスクに従って、半導体基板１１１をエッチングして溝部を形成する。
ステップＳ１０３において、導電型不純物注入部２４３は、半導体基板１１１の、ステップＳ１０２において形成された溝部に導電型の不純物を注入する。
ステップＳ１０４において、マスク除去部２４４は、ステップＳ１０１において形成されたマスクを除去する。
ゲート絶縁膜被着部２４５とゲート絶縁膜加工部２４６は、ステップＳ１０２において形成された溝部をその深さ方向に複数階層化し、最も深い階層から最も浅い階層に向かう順で、階層毎に処理を行う。
つまり、ステップＳ１０５において、ゲート絶縁膜被着部２４５は、ステップＳ１０２において形成された溝部の処理対象の階層（つまり、溝部の処理対象の深さの範囲）に対して、ゲート絶縁膜１２２をその階層に応じた膜厚で被着する。例えば、１回目の処理であれば、ゲート絶縁膜被着部２４５は、最も深い階層（すなわち、溝部の底辺から所定の深さまでの範囲）に対して、ゲート絶縁膜１２２を、その階層に応じた所定の膜厚となるように被着する。また、２回目の処理であれば、ゲート絶縁膜被着部２４５は、その次の階層（その次の深さの範囲）に対して、ゲート絶縁膜１２２の被着を行う。
ステップＳ１０６において、ゲート絶縁膜被着部２４５は、全ての階層のゲート絶縁膜１２２を形成したか否かを判定する。ゲート絶縁膜１２２が形成されていない階層が存在すると判定された場合、処理はステップＳ１０７に進む。
ステップＳ１０７において、ゲート絶縁膜加工部２４６は、ステップＳ１０６において被着されたゲート絶縁膜１２２を、処理対象の階層に応じた所定の深さまで除去する。つまり、ゲート絶縁膜加工部２４６は、ステップＳ１０６において、溝部の、処理対象の階層の深さの下限（最浅部）よりも浅い部分に被着したゲート絶縁膜１２２を除去する。これにより、溝部の、最深部（底辺）から、処理対象の階層の最浅部までのゲート絶縁膜１２２の被着が終了する。
ステップＳ１０７の処理が終了すると、処理はステップＳ１０５に戻る。つまり、ステップＳ１０５乃至ステップＳ１０７の各処理が階層毎に繰り返し実行される。そして、全ての階層について処理が行われ、ステップＳ１０６において、全ての階層のゲート絶縁膜１２２が形成されたと判定された場合、処理はステップＳ１０８に進む。
このようにすることにより、図５や図７の例のように、溝部の深さ方向に、すなわち、電荷転送方向に、膜厚が階段状に変化するようにゲート絶縁膜１２２が形成される。
ステップＳ１０８において、ゲート電極形成部２４７は、以上のように形成されたゲート絶縁膜１２２の溝部にゲート電極１２３を形成する。
ステップＳ１０８の処理が終了すると、縦型トランジスタゲート部製造処理が終了する。
以上のように処理を行うことにより、縦型トランジスタ製造部２３１は、例えば、図５や図７を参照して説明した例のような転送トランジスタ１２０のゲート部を製造することができる。つまり、イメージセンサ製造部２０２は、図５や図７を参照して説明した例のような転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜縦型トランジスタゲート部製造処理の流れ＞
次に、図１５のフローチャートを参照して、図１３の例の縦型トランジスタ製造部２３１により実行される縦型トランジスタゲート部製造処理の流れの他の例を説明する。
この場合、縦型トランジスタゲート部製造処理が開始されると、マスク形成部２４１は、ステップＳ１２１において、図１４の場合と同様にマスクを形成する。
ステップＳ１２２において、エッチング部２４２は、図１４の場合と同様に半導体基板１１１をエッチングして溝部を形成する。
ステップＳ１２３において、導電型不純物注入部２４３は、図１４の場合と同様に導電型の不純物を溝部に注入する。
ステップＳ１２４において、マスク除去部２４４は、図１４の場合と同様にマスクを除去する。
ステップＳ１２５において、ゲート絶縁膜被着部２４５は、ステップＳ１２２において形成された溝部にゲート絶縁膜１２２を所定の膜厚で被着する。溝部を埋めるようにゲート絶縁膜１２２を被着してもよい。
ステップＳ１２６において、ゲート絶縁膜加工部２４６は、ステップＳ１２５において被着されたゲート絶縁膜１２２を加工して、メサ型の溝を形成する。
ステップＳ１２７において、ゲート電極形成部２４７は、以上のように形成されたゲート絶縁膜１２２のメサ型の溝部にゲート電極１２３を形成する。
ステップＳ１２７の処理が終了すると、縦型トランジスタゲート部製造処理が終了する。
以上のように処理を行うことにより、縦型トランジスタ製造部２３１は、例えば、図４や図６を参照して説明した例のように、ゲート絶縁膜１２２の膜厚が電荷転送方向に漸次変化するような転送トランジスタ１２０のゲート部を製造することができる。つまり、イメージセンサ製造部２０２は、図４や図６を参照して説明した例のような転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜縦型トランジスタ製造部＞
図１６は、縦型トランジスタ製造部２３１が有する転送トランジスタ１２０のゲート部の製造に関する処理を行う主な処理部の他の構成例を示すブロック図である。
図１６に示されるように、この場合、縦型トランジスタ製造部２３１は、マスク形成部２４１、エッチング部２４２、導電型不純物注入部２４３、非導電型不純物注入部２５１、マスク除去部２４４、ゲート絶縁膜被着部２４５、およびゲート電極形成部２４７を有する。
非導電型不純物注入部２５１は、非導電型不純物の注入に関する処理を行う。溝部に、非導電型不純物を注入することにより、増速酸化による酸化膜（つまり、ゲート絶縁膜１２２）の膜厚制御を行うことができる。つまり、非導電型不純物注入部２５１は、溝部に注入する非導電型不純物の注入量（濃度）を制御することによって、ゲート絶縁膜１２２の膜厚を制御することができる。すなわち、非導電型不純物注入部２５１は、溝部の深さ方向に応じて、非導電型不純物の注入量（濃度）を制御することによって、ゲート絶縁膜１２２の膜厚（つまり、電荷転送チャネルのポテンシャルの深さ）を溝部の深さ方向に（つまり、電荷転送方向に）制御することができる。
したがって、このような構成とすることにより、縦型トランジスタ製造部２３１は、例えば、図４乃至図７を参照して説明した各例のゲート部を製造することができる。つまり、イメージセンサ製造部２０２は、図４乃至図７を参照して説明した各例のような転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜縦型トランジスタゲート部製造処理の流れ＞
次に、図１７のフローチャートを参照して、図１６の例の縦型トランジスタ製造部２３１により実行される縦型トランジスタゲート部製造処理の流れの他の例を説明する。
この場合、縦型トランジスタゲート部製造処理が開始されると、マスク形成部２４１乃至導電型不純物注入部２４３は、ステップＳ１４１乃至ステップＳ１４３の各処理を、図１４のステップＳ１０１乃至ステップＳ１０３の各処理と同様に実行する。
ステップＳ１４４において、非導電型不純物注入部２５１は、ステップＳ１４２において形成された溝部の底面や側面に非導電型の不純物を、その深さに応じた濃度で注入する。
ステップＳ１４５において、マスク除去部２４４は、図１４の場合と同様にマスクを除去する。
ステップＳ１４６において、ゲート絶縁膜被着部２４５は、ステップＳ１４２において形成された溝部にゲート絶縁膜１２２を所定の膜厚で被着する。ステップＳ１４４の処理により、溝部には、非導電型不純物が適宜注入されるので、増速酸化によりゲート絶縁膜１２２が、その非導電型不純物の濃度に応じた膜厚となる。つまり、ゲート絶縁膜１２２は、溝部の深さに応じた膜厚となる。
ステップＳ１４７において、ゲート電極形成部２４７は、以上のように形成されたゲート絶縁膜１２２の溝部にゲート電極１２３を形成する。
ステップＳ１４７の処理が終了すると、縦型トランジスタゲート部製造処理が終了する。
以上のように処理を行うことにより、縦型トランジスタ製造部２３１は、例えば、図４乃至図７を参照して説明した各例の転送トランジスタ１２０のゲート部を製造することができる。
例えば、ステップＳ１４４において、非導電型不純物注入部２５１が、非導電型の不純物を、その濃度を溝部の深さ方向に階段状に変化させて注入することにより、ステップＳ１４６の処理により形成されるゲート絶縁膜１２２の膜厚が深さ方向に階段状に変化するようになるので、縦型トランジスタ製造部２３１は、例えば、図５や図７を参照して説明した各例の転送トランジスタ１２０のゲート部を製造することができる。
また、例えば、ステップＳ１４４において、非導電型不純物注入部２５１が、非導電型の不純物を、その濃度を溝部の深さ方向に漸次変化させて注入することにより、ステップＳ１４６の処理により形成されるゲート絶縁膜１２２の膜厚が深さ方向に漸次変化するようになるので、縦型トランジスタ製造部２３１は、例えば、図４や図６を参照して説明した各例の転送トランジスタ１２０のゲート部を製造することができる。
つまり、イメージセンサ製造部２０２は、図４乃至図７を参照して説明した例のような転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜縦型トランジスタ製造部＞
図１８は、縦型トランジスタ製造部２３１が有する転送トランジスタ１２０のゲート部の製造に関する処理を行う主な処理部のさらに他の構成例を示すブロック図である。
図１８に示されるように、この場合、縦型トランジスタ製造部２３１は、マスク形成部２４１、エッチング部２４２、導電型不純物注入部２４３、マスク除去部２４４、ゲート絶縁膜被着部２４５、およびゲート電極形成部２４７を有する。
導電型不純物注入部２４３は、導電型不純物を、溝部の注入する位置の深さに応じた濃度で注入する。導電型不純物の濃度を、注入する深さに応じて制御することにより、導電型不純物注入部２４３は、電荷転送チャネル１２１のポテンシャルの深さを溝部の深さ方向に（つまり、電荷転送方向に）制御することができる。つまり、導電型不純物注入部２４３は、電荷転送チャネル１２１において、電荷転送方向にポテンシャルの勾配を形成することができる。
したがって、このような構成とすることにより、縦型トランジスタ製造部２３１は、例えば、図８を参照して説明した例等のような、電荷転送チャネル１２１に注入された導電型不純物の濃度が電荷転送方向に変化するゲート部を製造することができる。つまり、イメージセンサ製造部２０２は、図８を参照して説明した例等のような、電荷転送チャネル１２１に注入された導電型不純物の濃度が電荷転送方向に変化する転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜縦型トランジスタゲート部製造処理の流れ＞
次に、図１９のフローチャートを参照して、図１８の例の縦型トランジスタ製造部２３１により実行される縦型トランジスタゲート部製造処理の流れの他の例を説明する。
この場合、縦型トランジスタゲート部製造処理が開始されると、マスク形成部２４１およびエッチング部２４２は、ステップＳ１６１およびステップＳ１６２の各処理を、図１４のステップＳ１０１およびステップＳ１０２の各処理と同様に実行する。
ステップＳ１６３において、導電型不純物注入部２４３は、導電型不純物をステップＳ１６２において形成された溝部に、その注入する位置の深さに応じた濃度で注入する。
ステップＳ１６４において、マスク除去部２４４は、図１４の場合と同様にマスクを除去する。
ステップＳ１６５において、ゲート絶縁膜被着部２４５は、ステップＳ１６２において形成された溝部にゲート絶縁膜１２２を所定の膜厚で被着する。
ステップＳ１６６において、ゲート電極形成部２４７は、以上のように形成されたゲート絶縁膜１２２の溝部にゲート電極１２３を形成する。
ステップＳ１６６の処理が終了すると、縦型トランジスタゲート部製造処理が終了する。
以上のように処理を行うことにより、縦型トランジスタ製造部２３１は、例えば図８を参照して説明した例等のような、電荷転送チャネル１２１に注入された導電型不純物の濃度が電荷転送方向に変化する転送トランジスタ１２０のゲート部を製造することができる。つまり、イメージセンサ製造部２０２は、図８を参照して説明した例等のような、電荷転送チャネル１２１に注入された導電型不純物の濃度が電荷転送方向に変化する転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜縦型トランジスタ製造部＞
次に、電荷転送チャネル１２１に、ゲート電極１２３に沿った回転方向にポテンシャルの勾配を形成させる場合の、縦型トランジスタ製造部２３１の構成例について説明する。この場合、縦型トランジスタ製造部２３１は、例えば、図１３を参照して説明した例と同様の構成を有するようにしてもよい。つまり、縦型トランジスタ製造部２３１が、マスク形成部２４１乃至ゲート電極形成部２４７を有するようにしてもよい。
＜縦型トランジスタゲート部製造処理の流れ＞
次に、図２０のフローチャートを参照して、この場合の縦型トランジスタ製造部２３１により実行される縦型トランジスタゲート部製造処理の流れの例を説明する。
この場合、縦型トランジスタゲート部製造処理が開始されると、マスク形成部２４１乃至ゲート絶縁膜被着部２４５は、ステップＳ２０１乃至ステップＳ２０５の各処理を、図１５のステップＳ１２１乃至ステップＳ１２５の各処理と同様に実行する。
ステップＳ２０６において、ゲート絶縁膜加工部２４６は、ステップＳ２０５において被着されたゲート絶縁膜１２２を加工して、ゲート絶縁膜１２２が回転方向の位置に応じた膜厚になるように、ゲート絶縁膜１２２に溝部を形成する。例えばゲート絶縁膜加工部２４６は、図１１Ａや図１１Ｂの例のようにして、ゲート絶縁膜１２２に溝部を形成することにより、ゲート絶縁膜１２２の膜厚を回転方向の位置に応じて変化させることができる。
ステップＳ２０７において、ゲート電極形成部２４７は、ステップＳ２０６において形成されたゲート絶縁膜１２２の溝部にゲート電極１２３を形成する。
ステップＳ２０７の処理が終了すると、縦型トランジスタゲート部製造処理が終了する。
以上のように処理を行うことにより、縦型トランジスタ製造部２３１は、例えば、図１０や図１１を参照して説明した例のように、ゲート絶縁膜１２２の膜厚が回転方向に漸次若しくは階段状に変化するような転送トランジスタ１２０のゲート部を製造することができる。つまり、イメージセンサ製造部２０２は、図１０や図１１を参照して説明した例のような転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜縦型トランジスタ製造部＞
次に、電荷転送チャネル１２１に、ゲート電極１２３に沿った回転方向にポテンシャルの勾配を形成させる場合の、縦型トランジスタ製造部２３１の他の構成例について説明する。この場合、縦型トランジスタ製造部２３１は、例えば、図１８を参照して説明した例と同様の構成を有するようにしてもよい。つまり、縦型トランジスタ製造部２３１が、マスク形成部２４１乃至ゲート絶縁膜被着部２４５、並びに、ゲート電極形成部２４７を有するようにしてもよい。
＜縦型トランジスタゲート部製造処理の流れ＞
次に、図２１のフローチャートを参照して、この場合の縦型トランジスタ製造部２３１により実行される縦型トランジスタゲート部製造処理の流れの例を説明する。
この場合、縦型トランジスタゲート部製造処理が開始されると、マスク形成部２４１およびエッチング部２４２は、ステップＳ２２１およびステップＳ２２２の各処理を、図１９のステップＳ１６１およびステップＳ１６２の各処理と同様に実行する。
ステップＳ２２３において、導電型不純物注入部２４３は、導電型不純物を、ステップＳ２２２において形成された溝部に、その注入する回転方向の位置に応じた濃度で注入する。
マスク除去部２４４、ゲート絶縁膜被着部２４５、およびゲート電極形成部２４７は、ステップＳ２２４乃至ステップＳ２２６の各処理を、図１９のステップＳ１６４乃至ステップＳ１６６の各処理と同様に実行する。
ステップＳ２２６の処理が終了すると、縦型トランジスタゲート部製造処理が終了する。
以上のように処理を行うことにより、縦型トランジスタ製造部２３１は、例えば図１０や図１１Ｃを参照して説明した例等のような、電荷転送チャネル１２１に注入された導電型不純物の濃度が回転方向に変化する転送トランジスタ１２０のゲート部を製造することができる。つまり、イメージセンサ製造部２０２は、図１０や図１１Ｃを参照して説明した例等のような、電荷転送チャネル１２１に注入された導電型不純物の濃度が回転方向に変化する転送トランジスタ１２０を有するイメージセンサ１００を製造することができる。
＜３．第３の実施の形態＞
＜撮像装置＞
以上に説明した、本技術を適用して製造したイメージセンサ１００（撮像素子）は、例えば撮像装置等のデバイスに適用することができる。すなわち、本技術は、撮像素子としてだけでなく、その撮像素子を用いたデバイス（例えば、撮像装置等）として実施することもできる。
図２２は、本技術を適用した電子機器の一例としての撮像装置の主な構成例を示すブロック図である。図２２に示される撮像装置６００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
図２２に示されるように撮像装置６００は、光学部６１１、CMOSセンサ６１２、A/D変換器６１３、操作部６１４、制御部６１５、画像処理部６１６、表示部６１７、コーデック処理部６１８、および記録部６１９を有する。
光学部６１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部６１１は、被写体からの光（入射光）を透過し、CMOSセンサ６１２に供給する。
CMOSセンサ６１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換器６１３に供給する。
A/D変換器６１３は、CMOSセンサ６１２から、所定のタイミングで供給された画素信号を、デジタルデータ（画像データ）に変換し、所定のタイミングで順次、画像処理部６１６に供給する。
操作部６１４は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等の任意の入力デバイスにより構成され、例えばユーザによる操作入力を受け、その操作入力に対応する信号を制御部６１５に供給する。
制御部６１５は、操作部６１４により入力されたユーザの操作入力に対応する信号に基づいて、光学部６１１、CMOSセンサ６１２、A/D変換器６１３、画像処理部６１６、表示部６１７、コーデック処理部６１８、および記録部６１９の駆動を制御し、各部に撮像に関する処理を行わせる。
画像処理部６１６は、A/D変換器６１３から供給された画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部６１６は、画像処理を施した画像データを表示部６１７およびコーデック処理部６１８に供給する。
表示部６１７は、例えば、液晶ディスプレイ等として構成され、画像処理部６１６から供給された画像データに基づいて、被写体の画像を表示する。
コーデック処理部６１８は、画像処理部６１６から供給された画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記録部６１９に供給する。
記録部６１９は、コーデック処理部６１８からの符号化データを記録する。記録部６１９に記録された符号化データは、必要に応じて画像処理部６１６に読み出されて復号される。復号処理により得られた画像データは、表示部６１７に供給され、対応する画像が表示される。
以上のような撮像装置６００のCMOSセンサ６１２に上述した本技術を適用する。すなわち、CMOSセンサ６１２には、本技術を適用したイメージセンサ１００が用いられる。したがって、CMOSセンサ６１２は、光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを備える。したがって、CMOSセンサ６１２は、電荷をより転送しやすくすることができる。したがって撮像装置６００は、被写体を撮像することにより、より高画質な画像を得ることができる（撮像画像の画質の低減を抑制することができる）。
なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールであってもよい。
＜４．応用例＞
＜ソフトウェア＞
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
この記録媒体は、例えば、図１２に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディア２２１により構成される。このリムーバブルメディア２２１には、磁気ディスク（フレキシブルディスクを含む）や光ディスク（CD-ROMやDVDを含む）が含まれる。さらに、光磁気ディスク（MD（Mini Disc）を含む）や半導体メモリ等も含まれる。その場合、例えば、リムーバブルメディア２２１をドライブ２１５に装着することにより、そのリムーバブルメディア２２１に記憶されているこのプログラムを読み出させ、記憶部２１３にインストールさせることができる。
また、このプログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することもできる。その場合、例えば、プログラムは、通信部２１４で受信し、記憶部２１３にインストールすることができる。
その他、このプログラムは、記憶部やROM等に、あらかじめインストールしておくこともできる。例えば、プログラムは、記憶部２１３や制御部２０１に内蔵されるROM等に、あらかじめインストールしておくこともできる。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、上述した各ステップの処理は、上述した各装置、若しくは、上述した各装置以外の任意の装置において、実行することができる。その場合、その処理を実行する装置が、上述した、その処理を実行するのに必要な機能（機能ブロック等）を有するようにすればよい。また、処理に必要な情報を、適宜、その装置に伝送するようにすればよい。
＜その他＞
また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
また、本技術は、これに限らず、このような装置またはシステムを構成する装置に搭載するあらゆる構成、例えば、システムLSI（Large Scale Integration）等としてのプロセッサ、複数のプロセッサ等を用いるモジュール、複数のモジュール等を用いるユニット、ユニットにさらにその他の機能を付加したセット等（すなわち、装置の一部の構成）として実施することもできる。
なお、本技術は以下のような構成も取ることができる。
（１） 光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタ
を備える撮像素子。
（２） 前記ポテンシャルは、前記電荷転送チャネルにおける電荷転送方向に、前記電荷の転送先に向かって深くなる勾配を有する
（１）に記載の撮像素子。
（３） 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、
前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が漸次薄くなるように形成される
（２）に記載の撮像素子。
（４） 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、
前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が階段状に薄くなるように形成される
（２）に記載の撮像素子。
（５） 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、
前記電荷転送チャネルが、前記電荷の転送先に向かって不純物濃度が薄くなるように形成される
（２）乃至（４）のいずれかに記載の撮像素子。
（６） 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、
前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が漸次厚くなるように形成される
（２）に記載の撮像素子。
（７） 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、
前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が階段状に厚くなるように形成される
（２）に記載の撮像素子。
（８） 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、
前記電荷転送チャネルが、前記電荷の転送先に向かって不純物濃度が濃くなるように形成される
（２）、（６）、（７）のいずれかに記載の撮像素子。
（９） 前記ポテンシャルは、前記電荷転送チャネルにおけるゲート電極に沿った回転方向に勾配を有する
（１）乃至（８）のいずれかに記載の撮像素子。
（１０） 前記電荷転送チャネルと前記ゲート電極との間に形成されるゲート絶縁膜の膜厚が、前記回転方向に変化する
（９）に記載の撮像素子。
（１１） 前記電荷転送チャネルの不純物濃度が、前記回転方向に変化する
（９）または（１０）に記載の撮像素子。
（１２） 光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを備える撮像素子と、
前記撮像素子により得られる撮像画像データを画像処理する画像処理部と
を備える撮像装置。
（１３） 撮像素子を製造する製造装置であって、
光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを製造する縦型トランジスタ製造部
を備える製造装置。
（１４） 前記縦型トランジスタ製造部は、
半導体基板をエッチングして溝部を形成するエッチング部と、
前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、
前記溝部に階層に応じた膜厚でゲート絶縁膜を形成するゲート絶縁膜形成部と、
前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜を前記階層に応じた深さまで除去するゲート絶縁膜除去部と、
前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部と
を備え、
前記ゲート絶縁膜形成部による前記ゲート絶縁膜の形成と、前記ゲート絶縁膜除去部による前記ゲート絶縁膜の除去を繰り返すことにより、前記ゲート絶縁膜を、前記電荷の転送先に向かって膜厚を階段状に変化するように形成する
（１３）に記載の製造装置。
（１５） 前記縦型トランジスタ製造部は、
半導体基板をエッチングして溝部を形成するエッチング部と、
前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、
前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜にメサ型の溝を形成するゲート絶縁膜加工部と、
前記ゲート絶縁膜加工部により形成された前記メサ型の溝にゲート電極を形成するゲート電極形成部と
を備える（１３）に記載の製造装置。
（１６） 前記縦型トランジスタ製造部は、
半導体基板をエッチングして溝部を形成するエッチング部と、
前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、
前記エッチング部により形成された前記溝部に非導電型の不純物を、深さに応じた濃度で注入する非導電型不純物注入部と、
前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部と
を備える（１３）に記載の製造装置。
（１７） 前記縦型トランジスタ製造部は、
半導体基板をエッチングして溝部を形成するエッチング部と、
前記エッチング部により形成された前記溝部に導電型の不純物を、深さに応じた濃度で注入する導電型不純物注入部と、
前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部と
を備える（１３）乃至（１６）のいずれかに記載の製造装置。
（１８） 前記縦型トランジスタ製造部は、
半導体基板をエッチングして溝部を形成するエッチング部と、
前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、
前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜に、ゲート電極に沿った回転方向に前記ゲート絶縁膜の膜厚が変化するように、溝部を形成するゲート絶縁膜加工部と、
前記ゲート絶縁膜加工部により形成された前記溝部に前記ゲート電極を形成するゲート電極形成部と
を備える（１３）乃至（１７）のいずれかに記載の製造装置。
（１９） 前記縦型トランジスタ製造部は、
半導体基板をエッチングして溝部を形成するエッチング部と、
前記エッチング部により形成された前記溝部に導電型の不純物を、ゲート電極に沿った回転方向の位置に応じた濃度で注入する導電型不純物注入部と、
前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部と
を備える（１３）乃至（１８）のいずれかに記載の製造装置。
（２０） 撮像素子を製造する製造装置の製造方法であって、
光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを製造する
製造方法。
１００ イメージセンサ， １１０ 半導体基板層， １１１ 半導体基板， １１２ 光電変換部， １１４ 浮遊拡散層， １１５ 絶縁膜， １２０ 転送トランジスタ， １２１ 電荷転送チャネル， １２２ ゲート絶縁膜， １２３ ゲート電極， １２４ 浮遊拡散層， １３０ 配線層， １３１ 配線層間膜， １３２および１３３ 配線， １４１ 絶縁膜， １４２ 有機光電変換膜， １４３ 下部透明電極， １４４ 上部透明電極， １４５ 貫通電極， １４６ コンタクト， １５１ パッシベーション層， １５２ オンチップレンズ， １７１ 電荷転送チャネル， ２００ 製造装置， ２０１ 制御部， ２０２ イメージセンサ製造部， ２１１ 入力部， ２１２ 出力部， ２１３ 記憶部， ２１４ 通信部， ２１５ ドライブ， ２２１ リムーバブルメディア， ２３１ 縦型トランジスタ製造部， ２４１ マスク形成部， ２４２ エッチング部， ２４３ 導電型不純物注入部， ２４４ マスク除去部， ２４５ ゲート絶縁膜被着部， ２４６ ゲート絶縁膜加工部， ２４７ ゲート電極形成部， ２５１ 非導電型不純物注入部， ６００ 撮像装置， ６１２ CMOSセンサ

Claims (20)

  1. 光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタ
    を備える撮像素子。
  2. 前記ポテンシャルは、前記電荷転送チャネルにおける電荷転送方向に、前記電荷の転送先に向かって深くなる勾配を有する
    請求項１に記載の撮像素子。
  3. 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、
    前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が漸次薄くなるように形成される
    請求項２に記載の撮像素子。
  4. 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、
    前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が階段状に薄くなるように形成される
    請求項２に記載の撮像素子。
  5. 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第１導電型の電荷転送チャネルであり、
    前記電荷転送チャネルが、前記電荷の転送先に向かって不純物濃度が薄くなるように形成される
    請求項２に記載の撮像素子。
  6. 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、
    前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が漸次厚くなるように形成される
    請求項２に記載の撮像素子。
  7. 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、
    前記電荷転送チャネルとゲート電極との間に形成されるゲート絶縁膜が、前記電荷の転送先に向かって膜厚が階段状に厚くなるように形成される
    請求項２に記載の撮像素子。
  8. 前記電荷転送チャネルは、第１導電型の半導体に形成される第２導電型の前記光電変換部の電荷を転送する第２導電型の電荷転送チャネルであり、
    前記電荷転送チャネルが、前記電荷の転送先に向かって不純物濃度が濃くなるように形成される
    請求項２に記載の撮像素子。
  9. 前記ポテンシャルは、前記電荷転送チャネルにおけるゲート電極に沿った回転方向に勾配を有する
    請求項１に記載の撮像素子。
  10. 前記電荷転送チャネルと前記ゲート電極との間に形成されるゲート絶縁膜の膜厚が、前記回転方向に変化する
    請求項９に記載の撮像素子。
  11. 前記電荷転送チャネルの不純物濃度が、前記回転方向に変化する
    請求項９に記載の撮像素子。
  12. 光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを備える撮像素子と、
    前記撮像素子により得られる撮像画像データを画像処理する画像処理部と
    を備える撮像装置。
  13. 撮像素子を製造する製造装置であって、
    光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを製造する縦型トランジスタ製造部
    を備える製造装置。
  14. 前記縦型トランジスタ製造部は、
    半導体基板をエッチングして溝部を形成するエッチング部と、
    前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、
    前記溝部に階層に応じた膜厚でゲート絶縁膜を形成するゲート絶縁膜形成部と、
    前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜を前記階層に応じた深さまで除去するゲート絶縁膜除去部と、
    前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部と
    を備え、
    前記ゲート絶縁膜形成部による前記ゲート絶縁膜の形成と、前記ゲート絶縁膜除去部による前記ゲート絶縁膜の除去を繰り返すことにより、前記ゲート絶縁膜を、前記電荷の転送先に向かって膜厚を階段状に変化するように形成する
    請求項１３に記載の製造装置。
  15. 前記縦型トランジスタ製造部は、
    半導体基板をエッチングして溝部を形成するエッチング部と、
    前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、
    前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
    前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜にメサ型の溝を形成するゲート絶縁膜加工部と、
    前記ゲート絶縁膜加工部により形成された前記メサ型の溝にゲート電極を形成するゲート電極形成部と
    を備える請求項１３に記載の製造装置。
  16. 前記縦型トランジスタ製造部は、
    半導体基板をエッチングして溝部を形成するエッチング部と、
    前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、
    前記エッチング部により形成された前記溝部に非導電型の不純物を、深さに応じた濃度で注入する非導電型不純物注入部と、
    前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
    前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部と
    を備える請求項１３に記載の製造装置。
  17. 前記縦型トランジスタ製造部は、
    半導体基板をエッチングして溝部を形成するエッチング部と、
    前記エッチング部により形成された前記溝部に導電型の不純物を、深さに応じた濃度で注入する導電型不純物注入部と、
    前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
    前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部と
    を備える請求項１３に記載の製造装置。
  18. 前記縦型トランジスタ製造部は、
    半導体基板をエッチングして溝部を形成するエッチング部と、
    前記エッチング部により形成された前記溝部に導電型の不純物を注入する導電型不純物注入部と、
    前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
    前記ゲート絶縁膜形成部により形成された前記ゲート絶縁膜に、ゲート電極に沿った回転方向に前記ゲート絶縁膜の膜厚が変化するように、溝部を形成するゲート絶縁膜加工部と、
    前記ゲート絶縁膜加工部により形成された前記溝部に前記ゲート電極を形成するゲート電極形成部と
    を備える請求項１３に記載の製造装置。
  19. 前記縦型トランジスタ製造部は、
    半導体基板をエッチングして溝部を形成するエッチング部と、
    前記エッチング部により形成された前記溝部に導電型の不純物を、ゲート電極に沿った回転方向の位置に応じた濃度で注入する導電型不純物注入部と、
    前記溝部にゲート絶縁膜を形成するゲート絶縁膜形成部と、
    前記ゲート絶縁膜に形成される溝部にゲート電極を形成するゲート電極形成部と
    を備える請求項１３に記載の製造装置。
  20. 撮像素子を製造する製造装置の製造方法であって、
    光電変換部の電荷を転送する電荷転送チャネルの少なくとも一部においてポテンシャルが勾配を有する縦型トランジスタを製造する
    製造方法。
JP2015037564A 2015-02-27 2015-02-27 撮像素子、撮像装置、並びに、製造装置および方法 Pending JP2016162788A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015037564A JP2016162788A (ja) 2015-02-27 2015-02-27 撮像素子、撮像装置、並びに、製造装置および方法
PCT/JP2016/054068 WO2016136487A1 (ja) 2015-02-27 2016-02-12 撮像素子、撮像装置、並びに、製造装置および方法
CN201680011140.6A CN107251228B (zh) 2015-02-27 2016-02-12 图像捕获元件、图像捕获装置以及制造设备和方法
US15/549,315 US10825850B2 (en) 2015-02-27 2016-02-12 Imaging element, imaging device, and manufacturing apparatus and method
US17/027,486 US11211413B2 (en) 2015-02-27 2020-09-21 Imaging element, imaging device, and manufacturing apparatus and method
US17/538,230 US11961857B2 (en) 2015-02-27 2021-11-30 Imaging element, imaging device, and manufacturing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015037564A JP2016162788A (ja) 2015-02-27 2015-02-27 撮像素子、撮像装置、並びに、製造装置および方法

Publications (1)

Publication Number Publication Date
JP2016162788A true JP2016162788A (ja) 2016-09-05

Family

ID=56788440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015037564A Pending JP2016162788A (ja) 2015-02-27 2015-02-27 撮像素子、撮像装置、並びに、製造装置および方法

Country Status (4)

Country Link
US (3) US10825850B2 (ja)
JP (1) JP2016162788A (ja)
CN (1) CN107251228B (ja)
WO (1) WO2016136487A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018198486A1 (ja) * 2017-04-28 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2021015011A1 (ja) * 2019-07-19 2021-01-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022137864A1 (ja) * 2020-12-21 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
KR20240019093A (ko) 2021-06-11 2024-02-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치 및 그 제조 방법, 그리고 전자 기기
WO2024154600A1 (ja) * 2023-01-17 2024-07-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2025121221A1 (ja) * 2023-12-08 2025-06-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162788A (ja) * 2015-02-27 2016-09-05 ソニー株式会社 撮像素子、撮像装置、並びに、製造装置および方法
US11843020B2 (en) * 2017-10-30 2023-12-12 Samsung Electronics Co., Ltd. Image sensor
KR102542614B1 (ko) * 2017-10-30 2023-06-15 삼성전자주식회사 이미지 센서
JP2021019171A (ja) * 2019-07-24 2021-02-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US11302727B2 (en) * 2019-11-20 2022-04-12 Omnivision Technologies, Inc. Pixel, associated image sensor, and method
WO2021124975A1 (ja) * 2019-12-16 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
CN111146224A (zh) * 2019-12-23 2020-05-12 上海华力微电子有限公司 图像传感器及电荷转移方法
DE112021006412T5 (de) * 2020-12-11 2023-10-05 Sony Semiconductor Solutions Corporation Lichtempfangselement, lichtempfangsvorrichtung und elektronische vorrichtung
JP2023157511A (ja) * 2022-04-15 2023-10-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JPWO2024096095A1 (ja) * 2022-11-02 2024-05-10

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065203A (en) 1988-07-07 1991-11-12 Tektronix, Inc. Trench structured charge-coupled device
US4992842A (en) 1988-07-07 1991-02-12 Tektronix, Inc. Charge-coupled device channel with countinously graded built-in potential
JPH02181863A (ja) 1989-01-06 1990-07-16 Matsushita Electric Ind Co Ltd 学習機械
US7382019B2 (en) * 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
JP2009088186A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
US8076720B2 (en) 2007-09-28 2011-12-13 Semiconductor Components Industries, Llc Trench gate type transistor
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5407282B2 (ja) 2008-11-07 2014-02-05 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2010287743A (ja) * 2009-06-11 2010-12-24 Sony Corp 半導体装置及びその製造方法、固体撮像素子
JP2011096829A (ja) 2009-10-29 2011-05-12 Elpida Memory Inc 半導体装置の製造方法
JP5768395B2 (ja) * 2010-07-27 2015-08-26 株式会社デンソー 半導体装置およびその制御方法
DE102011079747A1 (de) 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
CN104157648B (zh) 2010-07-27 2017-05-17 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
WO2013023094A2 (en) * 2011-08-11 2013-02-14 Volterra Semiconductor Corporation Vertical gate ldmos device
US9634134B2 (en) * 2011-10-13 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
JP6131689B2 (ja) * 2013-04-16 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015012241A (ja) 2013-07-01 2015-01-19 ソニー株式会社 撮像素子およびその製造方法、ならびに電子機器
US9306058B2 (en) * 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
JP2016162788A (ja) 2015-02-27 2016-09-05 ソニー株式会社 撮像素子、撮像装置、並びに、製造装置および方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546764B (zh) * 2017-04-28 2024-07-19 索尼半导体解决方案公司 固态摄像元件和电子装置
CN110546764A (zh) * 2017-04-28 2019-12-06 索尼半导体解决方案公司 固态摄像元件和电子装置
KR20200002815A (ko) * 2017-04-28 2020-01-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
US12376398B2 (en) 2017-04-28 2025-07-29 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic apparatus
WO2018198486A1 (ja) * 2017-04-28 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
KR102749084B1 (ko) * 2017-04-28 2025-01-03 소니 세미컨덕터 솔루션즈 가부시키가이샤 광검출 장치 및 전자 기기
US11587963B2 (en) 2017-04-28 2023-02-21 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic apparatus
KR102514138B1 (ko) * 2017-04-28 2023-03-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 전자 기기
KR20230043243A (ko) * 2017-04-28 2023-03-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 광검출 장치 및 전자 기기
KR20230170989A (ko) * 2017-04-28 2023-12-19 소니 세미컨덕터 솔루션즈 가부시키가이샤 광검출 장치 및 전자 기기
KR102625901B1 (ko) * 2017-04-28 2024-01-18 소니 세미컨덕터 솔루션즈 가부시키가이샤 광검출 장치 및 전자 기기
JPWO2021015011A1 (ja) * 2019-07-19 2021-01-28
JP7615028B2 (ja) 2019-07-19 2025-01-16 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2021015011A1 (ja) * 2019-07-19 2021-01-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022137864A1 (ja) * 2020-12-21 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
DE112022003027T5 (de) 2021-06-11 2024-03-28 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und elektronische ausrüstung
KR20240019093A (ko) 2021-06-11 2024-02-14 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치 및 그 제조 방법, 그리고 전자 기기
WO2024154600A1 (ja) * 2023-01-17 2024-07-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置
WO2025121221A1 (ja) * 2023-12-08 2025-06-12 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Also Published As

Publication number Publication date
US20210005654A1 (en) 2021-01-07
US10825850B2 (en) 2020-11-03
CN107251228B (zh) 2021-03-16
CN107251228A (zh) 2017-10-13
US20180033816A1 (en) 2018-02-01
US20220093663A1 (en) 2022-03-24
WO2016136487A1 (ja) 2016-09-01
US11211413B2 (en) 2021-12-28
US11961857B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US11961857B2 (en) Imaging element, imaging device, and manufacturing apparatus and method
CN107615487B (zh) 成像元件、电子器件、制造设备以及制造方法
TWI479648B (zh) 固態成像裝置及其製造方法及電子設備
RU2499325C2 (ru) Твердотельный датчик изображения, способ его изготовления и аппарат для съемки
JP4539176B2 (ja) 固体撮像素子及びその製造方法
US20160218138A1 (en) Solid-state image pickup device and method for manufacturing a solid-state image pickup device
US7964426B2 (en) Solid-state image pickup device and manufacturing method thereof
TW201322436A (zh) 固態攝像裝置及照相機
JP2013069958A (ja) 撮像素子、撮像装置、並びに、製造装置および方法
CN205582940U (zh) 图像传感器
WO2022201861A1 (ja) 撮像素子及び撮像装置
CN1638134B (zh) 固态图像拾取装置
CN109411490B (zh) 用于减少暗电流的凸起电极
KR101543098B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제조 방법
CN1523879A (zh) 固体摄像装置及其制造方法
JP2016219792A (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
WO2022044797A1 (ja) 半導体装置、撮像装置及び電子機器
US20210193711A1 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP2007095791A (ja) 撮像装置の製造方法
CN1819152A (zh) 制造cmos图像传感器的方法
JP2024163563A (ja) 光検出装置及び電子機器
JP2012147000A (ja) 撮像装置の製造方法
JP2011009466A (ja) 固体撮像装置及び電子機器
JP2013084834A (ja) 固体撮像素子及び固体撮像素子の製造方法
KR20070058835A (ko) 반도체 집적 회로 장치의 제조 방법