[go: up one dir, main page]

JP2016152310A - Electronic component built-in wiring board and method for manufacturing the same - Google Patents

Electronic component built-in wiring board and method for manufacturing the same Download PDF

Info

Publication number
JP2016152310A
JP2016152310A JP2015028684A JP2015028684A JP2016152310A JP 2016152310 A JP2016152310 A JP 2016152310A JP 2015028684 A JP2015028684 A JP 2015028684A JP 2015028684 A JP2015028684 A JP 2015028684A JP 2016152310 A JP2016152310 A JP 2016152310A
Authority
JP
Japan
Prior art keywords
plating layer
external electrode
electronic component
insulating
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015028684A
Other languages
Japanese (ja)
Inventor
泰弘 清田
Yasuhiro Kiyota
泰弘 清田
乃莉子 永野
Noriko Nagano
乃莉子 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2015028684A priority Critical patent/JP2016152310A/en
Publication of JP2016152310A publication Critical patent/JP2016152310A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 内蔵した電子部品の信頼性が向上した電子部品内蔵型配線基板を提供する。【解決手段】 電子部品内蔵型配線基板であって、熱硬化性樹脂を含む、少なくとも一方の表面に形成された配線回路パターンと配線回路パターンと電気的に接続されためっき層からなるビアホール導体３とを有する絶縁基材と、絶縁基材内に埋設された、セラミック本体５とセラミック本体５の一部に設けられた外部電極６とを有しており、外部電極６がビアホール導体３と接続された電子部品４とを備えており、外部電極６は、下地電極６ａと下地電極６ａを覆っているニッケルめっき層６ｂ１およびニッケルめっき層６ｂ１を覆っている銅めっき層６ｂ２とを含んでおり、銅めっき層６ｂ２が表面の一部にエッチング処理された領域７を有しており、エッチング処理された領域７でビアホール３と接続されている。【選択図】 図３PROBLEM TO BE SOLVED: To provide a wiring board with a built-in electronic component in which the reliability of the built-in electronic component is improved. A wiring board with a built-in electronic component, comprising a wiring circuit pattern formed on at least one surface containing a thermosetting resin, and a via hole conductor 3 electrically connected to the wiring circuit pattern. And an external electrode 6 provided in a part of the ceramic body 5 embedded in the insulating base material, and the external electrode 6 is connected to the via-hole conductor 3. The external electrode 6 includes a base electrode 6a, a nickel plating layer 6b1 covering the base electrode 6a, and a copper plating layer 6b2 covering the nickel plating layer 6b1. The copper plating layer 6b2 has a region 7 etched in a part of the surface, and is connected to the via hole 3 in the region 7 etched. [Selection] Figure 3

Description

本発明は、配線基板の内部に積層型コンデンサ等の電子部品を内蔵した電子部品内蔵型配線基板とその製造方法に関するものである。   The present invention relates to an electronic component built-in wiring board in which an electronic component such as a multilayer capacitor is built in a wiring board, and a method for manufacturing the same.

近年、電子機器の小型化が進み、電子部品の高密度化、高集積化に対応した配線基板が要求されており、配線基板の内部に電子部品を内蔵する、特に、積層型コンデンサを配線基板の内部に内蔵する電子部品内蔵型配線基板が用いられている。   In recent years, electronic devices have been miniaturized, and there has been a demand for wiring boards that are compatible with higher density and higher integration of electronic components. In particular, multilayer capacitors are built into wiring boards. A wiring board with a built-in electronic component is used.

このような電子部品内蔵型配線基板は、例えば、絶縁基材から構成されており、絶縁基材の内部に積層型コンデンサを埋設した後、絶縁基材の表面の配線回路パターンと絶縁基材の内部に埋設された積層型コンデンサの外部電極とを電気的に接続するために、絶縁基材の内部にビアホール導体が設けられている。このような電子部品内蔵型配線基板は、例えば、特許文献１に開示されたものがある。   Such an electronic component built-in wiring board is composed of, for example, an insulating base material, and after embedding a multilayer capacitor in the insulating base material, the wiring circuit pattern on the surface of the insulating base material and the insulating base material In order to electrically connect the external electrode of the multilayer capacitor embedded therein, a via-hole conductor is provided inside the insulating base material. Such a wiring board with a built-in electronic component is disclosed in, for example, Patent Document 1.

特開２０１４−１３０９８７号公報JP 2014-130987 A

電子部品内蔵型配線基板は、レーザ加工法を用いて絶縁基材にビアホールを形成して、例えば、ビアホールにめっき処理を行ない、ビアホールの内部にめっき層からなるビアホール導体を形成している。しかしながら、内蔵される積層型コンデンサは、外部電極が下地電極と該下地電極を覆っている単一のめっき層とからなり、絶縁基材との密着性を高めるために表面のめっき層が凹凸部を有しており、表面粗さ（Ｒａ）が大きくなるように凹凸部が形成されている。無電解めっき法を用いてビアホールにめっき処理を行なってビアホール導体を形成する場合には、めっき処理の前にめっき層の凹凸部にエッチング処理を行ない、凹凸部を平坦にした後にめっき処理をしてめっき層を形成している。   In the electronic component built-in wiring board, a via hole is formed in an insulating base material using a laser processing method. For example, the via hole is plated and a via hole conductor made of a plating layer is formed inside the via hole. However, the built-in multilayer capacitor consists of a base electrode and a single plating layer covering the base electrode, and the plating layer on the surface is uneven to improve adhesion to the insulating substrate. The concavo-convex portion is formed so that the surface roughness (Ra) is increased. When forming via-hole conductors by plating the via holes using the electroless plating method, etch the uneven portions of the plating layer before the plating treatment, and perform the plating treatment after flattening the uneven portions. The plating layer is formed.

しかしながら、凹凸部の表面粗さ（Ｒａ）が大きい場合には、エッチング処理をして凹凸部を平坦にするには、大きなエッチング量でエッチング処理を行なわなければならず、エッチング量を大きくすることによってエッチング液が下地電極に浸み込みやすくなり、電子部品の信頼性が低下しやすくなるという問題点があった。   However, when the surface roughness (Ra) of the concavo-convex portion is large, in order to flatten the concavo-convex portion by etching, the etching process must be performed with a large etching amount, and the etching amount must be increased. Therefore, there is a problem that the etching solution is likely to soak into the base electrode and the reliability of the electronic component is likely to be lowered.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電子部品の信頼性を向上させることができる電子部品内蔵型配線基板およびその製造方法を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a wiring board with a built-in electronic component that can improve the reliability of the electronic component and a method for manufacturing the same.

本発明の一態様に係る電子部品内蔵型配線基板は、熱硬化性樹脂を含む、少なくとも一方の表面に形成された配線回路パターンと該配線回路パターンと電気的に接続されためっき層からなるビアホール導体とを有する絶縁基材と、該絶縁基材内に埋設された、セラミック本体と該セラミック本体の一部に設けられた外部電極とを有しており、該外部電極が前記ビアホール導体と接続された電子部品とを備えており、前記外部電極は、下地電極と該下地電極を覆っているニッケルめっき層および該ニッケルめっき層を覆っている銅めっき層と含んでおり、該銅めっき層が表面の一部にエッチング処理された領域を有しており
、前記エッチング処理された領域で前記ビアホールと接続されていることを特徴とするものである。 A wiring board with a built-in electronic component according to an aspect of the present invention includes a wiring circuit pattern formed on at least one surface containing a thermosetting resin and a plating layer electrically connected to the wiring circuit pattern. An insulating base material having a conductor; a ceramic body embedded in the insulating base material; and an external electrode provided on a part of the ceramic body, the external electrode being connected to the via-hole conductor. The external electrode includes a base electrode, a nickel plating layer covering the base electrode, and a copper plating layer covering the nickel plating layer, the copper plating layer being A part of the surface has an etched region, and the etched region is connected to the via hole.

また、本発明の一態様に係る電子部品内蔵型配線基板の製造方法は、未硬化の熱硬化性樹脂を含む第１乃至第３の絶縁シートを準備し、該第１の絶縁シートに空隙を形成する工程と、セラミック本体と該セラミック本体の一部に設けられた、表面に凹凸部を有するとともに、下地電極と該下地電極を覆っているニッケルめっき層および該ニッケルめっき層を覆っている銅めっき層とを含んでいる外部電極とを備えた電子部品を前記第１の絶縁シートの空隙に配置し、前記第１の絶縁シートの上下に前記第２および第３の絶縁シートを積層することにより、仮積層体を形成する工程と、前記仮積層体を前記熱硬化性樹脂が硬化する温度で加熱しつつ圧力を印加し、前記熱硬化性樹脂を硬化させて前記電子部品が埋設された絶縁基材を形成する工程と、前記絶縁基材の少なくとも一方の表面に配線回路パターンを形成する工程と、前記絶縁基材の前記配線回路パターンが形成されている表面側に前記外部電極が露出するようにビアホールを形成する工程と、前記ビアホール内に露出している前記外部電極の前記凹凸部をエッチングする工程と、エッチングされた前記外部電極を覆い、前記外部電極と前記配線回路パターンとが電気的に接続するように前記ビアホールをめっき処理することにより、前記絶縁基材にビアホール導体を形成する工程とを備えていることを特徴とするものである。   According to another aspect of the invention, there is provided a method for manufacturing a wiring board with a built-in electronic component, comprising preparing first to third insulating sheets containing an uncured thermosetting resin, and providing a gap in the first insulating sheet. A step of forming, a ceramic body, a nickel plating layer covering the foundation electrode, and a copper plating covering the nickel plating layer, having a concavo-convex portion on the surface, provided on a part of the ceramic body An electronic component including an external electrode including a plating layer is disposed in the gap of the first insulating sheet, and the second and third insulating sheets are stacked above and below the first insulating sheet. The step of forming a temporary laminate, and applying pressure while heating the temporary laminate at a temperature at which the thermosetting resin is cured, the thermosetting resin is cured and the electronic component is embedded. Work to form insulating substrate And forming a wiring circuit pattern on at least one surface of the insulating substrate, and forming a via hole so that the external electrode is exposed on the surface side of the insulating substrate on which the wiring circuit pattern is formed. A step of etching the concavo-convex portion of the external electrode exposed in the via hole, and covering the etched external electrode so that the external electrode and the wiring circuit pattern are electrically connected. Forming a via hole conductor on the insulating base material by plating the via hole.

本発明の電子部品内蔵型配線基板およびその製造方法によれば、下地電極を覆うようにニッケルめっき層および銅めっき層を設けることによって、配線基板に内蔵される電子部品の信頼性を向上させることができる。   According to the electronic component built-in wiring board and the manufacturing method thereof of the present invention, the reliability of the electronic component built in the wiring board is improved by providing the nickel plating layer and the copper plating layer so as to cover the base electrode. Can do.

（ａ）は、実施の形態に係る電子部品内蔵型配線基板を示す概略の断面図であり、（ｂ）は、（ａ）に示す電子部品内蔵型配線基板に内蔵された積層型コンデンサを示す概略の斜視図である。(A) is schematic sectional drawing which shows the electronic component built-in type wiring board which concerns on embodiment, (b) shows the multilayer capacitor incorporated in the electronic component built-in type wiring board shown to (a). It is a schematic perspective view. （ａ）は、図１（ｂ）に示す積層型コンデンサの上面図であり、（ｂ）は、図１（ｂ）に示す積層型コンデンサのＡ−Ａ線で切断した断面図であり、（ｃ）は、図１（ｂ）に示す積層型コンデンサのＢ−Ｂ線で切断した断面図である。(A) is a top view of the multilayer capacitor shown in FIG. 1 (b), (b) is a cross-sectional view of the multilayer capacitor shown in FIG. c) is a cross-sectional view of the multilayer capacitor shown in FIG. （ａ）〜（ｂ）は、図１（ｂ）に示す積層型コンデンサの外部電極を説明するための模式図である。(A)-(b) is a schematic diagram for demonstrating the external electrode of the multilayer capacitor | condenser shown in FIG.1 (b). （ａ）は、図１に示す電子部品内蔵型配線基板に用いられるビアホール導体を説明するための模式図であり、（ｂ）および（ｃ）は、図１に示す電子部品内蔵型配線基板に用いられるビアホール導体の他の例を説明するための模式図である。(A) is a schematic diagram for demonstrating the via-hole conductor used for the electronic component built-in type wiring board shown in FIG. 1, (b) and (c) are the electronic component built-in type wiring boards shown in FIG. It is a schematic diagram for demonstrating the other example of the via-hole conductor used. （ａ）〜（ｃ）は、実施の形態に係る電子部品内蔵型配線基板の製造方法を説明するための工程図である。(A)-(c) is process drawing for demonstrating the manufacturing method of the electronic component built-in type wiring board which concerns on embodiment. （ａ）〜（ｃ）は、実施の形態に係る電子部品内蔵型配線基板の製造方法を説明するための工程図である。(A)-(c) is process drawing for demonstrating the manufacturing method of the electronic component built-in type wiring board which concerns on embodiment.

＜実施の形態＞
以下、本発明の実施の形態に係る電子部品内蔵型配線基板１０について図面を参照しながら説明する。また、電子部品内蔵型配線基板１０は、便宜的に、直交座標系ＸＹＺを定義するとともに、Ｚ方向の正側を上方として、上面もしくは下面の用語を適宜用いるものとする。 <Embodiment>
Hereinafter, an electronic component built-in wiring board 10 according to an embodiment of the present invention will be described with reference to the drawings. In addition, for convenience, the electronic component built-in wiring board 10 defines an orthogonal coordinate system XYZ, and appropriately uses terms of the upper surface or the lower surface with the positive side in the Z direction as the upper side.

図１は、本発明の実施の形態に係る電子部品内蔵型配線基板１０を示す概略の断面図であり、電子部品内蔵型配線基板１０は、絶縁基材１と絶縁基材１に埋設された電子部品４
とを備えており、絶縁基材１内に空隙が形成され、電子部品４が空隙の内部に収容され埋設されている。このように、電子部品内蔵型配線基板１０は、絶縁基材１内に電子部品４が内蔵されており、絶縁基材１が表面に配線回路パターン２と内部にビアホール導体３とを有している。 FIG. 1 is a schematic cross-sectional view showing an electronic component built-in wiring board 10 according to an embodiment of the present invention. The electronic component built-in wiring board 10 is embedded in the insulating base 1 and the insulating base 1. Electronic component 4
A gap is formed in the insulating substrate 1, and the electronic component 4 is accommodated and embedded in the gap. Thus, the electronic component built-in wiring board 10 has the electronic component 4 built in the insulating base material 1, and the insulating base material 1 has the wiring circuit pattern 2 on the surface and the via-hole conductor 3 inside. Yes.

絶縁基材１は、少なくとも一方の表面に配線回路パターン２が形成されており、配線回路パターン２がビアホール導体３と電気的に接続されている。また、電子部品４は、セラミック本体５と外部電極６とを有しており、外部電極６がセラミック本体５の一部に設けられ、ビアホール導体３と接続されている。電子部品４は、外部電極６がセラミック本体５の端面にそれぞれ設けられている。   The insulating substrate 1 has a wiring circuit pattern 2 formed on at least one surface, and the wiring circuit pattern 2 is electrically connected to the via-hole conductor 3. The electronic component 4 includes a ceramic body 5 and an external electrode 6, and the external electrode 6 is provided on a part of the ceramic body 5 and connected to the via-hole conductor 3. As for the electronic component 4, the external electrode 6 is provided in the end surface of the ceramic main body 5, respectively.

絶縁基材１は、熱硬化性樹脂を含んでおり、熱膨張係数または弾性率を容易に調整する上で、無機質の粒状フィラーと有機樹脂とからなる絶縁材料を用いることができる。また、絶縁基材１は、機械的強度を高める上で、例えば、ガラス繊維またはアラミド繊維等の繊維状フィラーと有機樹脂とからなる絶縁材料を用いることができる。   The insulating base material 1 includes a thermosetting resin, and an insulating material made of an inorganic granular filler and an organic resin can be used for easily adjusting the thermal expansion coefficient or the elastic modulus. Moreover, the insulating base material 1 can use the insulating material which consists of fibrous fillers, such as glass fiber or an aramid fiber, and organic resin, for raising mechanical strength, for example.

また、無機フィラーは、例えば、ＳｉＯ2、Ａｌ2Ｏ3およびＢａＴｉＯ3の群から選ばれる少なくとも１種を好適に用いることができる。無機フィラーとして、ＳｉＯ2を用いた
場合には絶縁層の比誘電率を小さくすることができる。また、無機フィラーとして、Ａｌ2Ｏ3を用いた場合には配線基板の熱伝導率を高めることができる。無機フィラーとして、ＢａＴｉＯ3を用いた場合には絶縁層の比誘電率を高めることができる。特に、電子機器
の小型化または高性能化を目的として、高速伝送を行うためには、無機フィラーとして低誘電率のＳｉＯ2を用いることが望ましい。 The inorganic filler is, for example, can be used at least one suitably selected from the group of SiO 2, Al 2 O 3 and BaTiO 3. When SiO 2 is used as the inorganic filler, the dielectric constant of the insulating layer can be reduced. Further, when Al 2 O 3 is used as the inorganic filler, the thermal conductivity of the wiring board can be increased. When BaTiO 3 is used as the inorganic filler, the dielectric constant of the insulating layer can be increased. In particular, it is desirable to use SiO 2 having a low dielectric constant as an inorganic filler in order to perform high-speed transmission for the purpose of miniaturization or high performance of electronic equipment.

絶縁基材１は熱硬化性樹脂を含んでおり、熱硬化性樹脂としては、ポリフェニレンエーテル（ＡＰＰＥ）系樹脂、エポキシ系樹脂およびシアネート系樹脂の群から選ばれる少なくとも１種が好ましい。ＡＰＰＥ系樹脂は比誘電率が低く、誘電損失が低く、吸水率が低く、さらに、ガラス転移点が高いために、高耐熱性であることから、特に好ましい。さらに、絶縁基材１の混合物はフィラーとのぬれ性を改善するために、分散剤またはカップリング剤等を含んでもよい。   The insulating substrate 1 contains a thermosetting resin, and the thermosetting resin is preferably at least one selected from the group of polyphenylene ether (APPE) resins, epoxy resins, and cyanate resins. An APPE resin is particularly preferable because it has a low relative dielectric constant, a low dielectric loss, a low water absorption, and a high glass transition point, and thus has high heat resistance. Furthermore, the mixture of the insulating base material 1 may contain a dispersing agent or a coupling agent in order to improve the wettability with the filler.

ビアホール導体３は、めっき層からなり、図１に示すように、絶縁基材１の表面の配線回路パターン２と絶縁基材１内の電子部品４とを電気的に接続している。また、ビアホール導体３は、図４（ａ）に示すように、絶縁基材１の厚み方向に直交する方向の断面形状が略円形状となるように設けられており、絶縁基材１の表面方向に向かって漸次拡径する略逆円錐台形状で形成されている。また、ビアホール導体３は、例えば、銅（Ｃｕ）めっき層である。   The via-hole conductor 3 is made of a plating layer, and electrically connects the wiring circuit pattern 2 on the surface of the insulating base 1 and the electronic component 4 in the insulating base 1 as shown in FIG. Further, as shown in FIG. 4A, the via-hole conductor 3 is provided so that the cross-sectional shape in the direction orthogonal to the thickness direction of the insulating base material 1 is substantially circular, and the surface of the insulating base material 1 It is formed in a substantially inverted truncated cone shape that gradually expands in the direction. The via-hole conductor 3 is, for example, a copper (Cu) plating layer.

また、ビアホール導体３は、絶縁基材１にビアホールを形成してビアホール内の外部電極６を覆うようにめっき処理を行なうことによって形成される。具体的には、ビアホール導体３は、外部電極６が露出するように絶縁基材１内ビアホールを形成して、外部電極６を覆うとともに、外部電極６と配線回路パターン２とが電気的に接続するようにビアホール内に形成される。   The via-hole conductor 3 is formed by forming a via hole in the insulating base material 1 and performing a plating process so as to cover the external electrode 6 in the via hole. Specifically, the via-hole conductor 3 forms a via hole in the insulating base 1 so that the external electrode 6 is exposed, covers the external electrode 6, and electrically connects the external electrode 6 and the wiring circuit pattern 2. It is formed in the via hole.

電子部品内蔵型配線基板１０は、図１（ａ）に示すように、電子部品４が絶縁基材１の熱硬化性樹脂内に内蔵されている。図１（ｂ）および図２は、電子部品内蔵型配線１０に内蔵されている電子部品４を取り出して電子部品４の単体を示したものである。電子部品４は、例えば、積層型コンデンサであり、積層型コンデンサが絶縁基材１に埋設され、積層型コンデンサの外部電極６がビアホール導体３と接続されている。   As shown in FIG. 1A, the electronic component built-in wiring board 10 has the electronic component 4 embedded in the thermosetting resin of the insulating base 1. FIG. 1B and FIG. 2 show the single electronic component 4 by taking out the electronic component 4 built in the electronic component built-in wiring 10. The electronic component 4 is, for example, a multilayer capacitor. The multilayer capacitor is embedded in the insulating substrate 1, and the external electrode 6 of the multilayer capacitor is connected to the via-hole conductor 3.

電子部品内蔵型配線基板１０は、電子部品４として積層型コンデンサが内蔵されているが、内蔵する電子部品４は、積層型コンデンサに限らない。電子部品４は、例えば、低抗部品またはインダクタ部品等の外部電極を有するものであってもよい。以下では、電子部品４として積層型コンデンサが電子部品内蔵型配線基板１０に用いられる場合について説明する。   Although the electronic component built-in wiring board 10 includes a multilayer capacitor as the electronic component 4, the embedded electronic component 4 is not limited to the multilayer capacitor. The electronic component 4 may have an external electrode such as a low resistance component or an inductor component. Hereinafter, a case where a multilayer capacitor is used as the electronic component 4 in the electronic component built-in wiring board 10 will be described.

積層型コンデンサは、図１および図２に示すように、セラミック本体５とセラミック本体５のそれぞれの端面に設けられた外部電極６とを有しており、セラミック材料の誘電体層と内部電極（第１の内部電極５ａと第２の内部電極５ｂ）とが交互に積層されている。一対の外部電極６は、セラミック単体５のそれぞれの端面に引き出された内部電極（第１の内部電極５ａと第２の内部電極５ｂ）に電気的に接続されている。   As shown in FIGS. 1 and 2, the multilayer capacitor has a ceramic body 5 and external electrodes 6 provided on the respective end faces of the ceramic body 5, and a dielectric layer of ceramic material and internal electrodes ( First internal electrodes 5a and second internal electrodes 5b) are alternately stacked. The pair of external electrodes 6 are electrically connected to internal electrodes (first internal electrode 5 a and second internal electrode 5 b) drawn out from the respective end faces of the ceramic single body 5.

積層型コンデンサは、セラミック本体５が複数の誘電体層が積層されて略直方体状に形成されており、互いに対向する主面と互いに対向する端面と互いに対向する側面とを有し、互いに対向する端面に外部電極６が形成されている。なお、略直方体状とは、立方体形状または直方体形状のみならず、例えば、直方体の稜線部分に面取りが施されて稜線部分がＲ形状となっているものを含んでいる。誘電体層となるセラミックグリーンシートを複数枚積層して焼成することで得られる焼結体である。   In the multilayer capacitor, the ceramic body 5 is formed in a substantially rectangular parallelepiped shape by laminating a plurality of dielectric layers, and has a main surface facing each other, end surfaces facing each other, and side surfaces facing each other, facing each other. An external electrode 6 is formed on the end face. Note that the substantially rectangular parallelepiped shape includes not only a cubic shape or a rectangular parallelepiped shape, but also includes, for example, a shape in which the ridge line portion of the rectangular parallelepiped is chamfered and the ridge line portion has an R shape. It is a sintered body obtained by laminating and firing a plurality of ceramic green sheets to be a dielectric layer.

積層型コンデンサは、長手方向（Ｙ方向）の長さが、例えば、０．６（ｍｍ）〜２．２（ｍｍ）、短手方向（Ｘ方向）の長さが、例えば、０．３（ｍｍ）〜１．５（ｍｍ）、高さ方向（Ｚ方向）の長さが、例えば、０．３（ｍｍ）〜１．２（ｍｍ）である。   The multilayer capacitor has a length in the longitudinal direction (Y direction) of, for example, 0.6 (mm) to 2.2 (mm), and a length in the short direction (X direction) of, for example, 0.3 ( mm) to 1.5 (mm) and the length in the height direction (Z direction) is, for example, 0.3 (mm) to 1.2 (mm).

誘電体層は、積層方向からの平面視において長方形状であり、１層当たりの厚みが、例えば、０．５（μｍ）〜３（μｍ）である。セラミック本体５は、例えば、１０（層）〜１０００（層）からなる複数の誘電体層がＺ方向に積層されている。また、セラミック本体５内の内部電極（第１の内部電極５ａおよび第２の内部電極５ｂ）の積層数は、積層型コンデンサの特性等に応じて適宜に設計される。   The dielectric layer has a rectangular shape in a plan view from the stacking direction, and the thickness per layer is, for example, 0.5 (μm) to 3 (μm). In the ceramic body 5, for example, a plurality of dielectric layers made of 10 (layers) to 1000 (layers) are laminated in the Z direction. The number of laminated internal electrodes (first internal electrode 5a and second internal electrode 5b) in the ceramic body 5 is appropriately designed according to the characteristics of the multilayer capacitor.

誘電体層は、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）またはジルコン酸カルシウム（ＣａＺｒＯ３）等が用いられる。また、誘電体層は、高い誘電率の点から、特に、誘電率の高い強誘電体材料としてチタン酸バリウムを用いることが好ましい。 For example, barium titanate (BaTiO 3 ), calcium titanate (CaTiO 3 ), strontium titanate (SrTiO 3 ), or calcium zirconate (CaZrO 3 ) is used for the dielectric layer. The dielectric layer preferably uses barium titanate as a ferroelectric material having a high dielectric constant from the viewpoint of a high dielectric constant.

内部電極は、図２に示すように、第１の内部電極５ａが誘電体層間に配置されて、一方の端部が一方の端面に引き出されており、また、第２の内部電極５ｂが誘電体層間に配置されて、一方の端部が一方の端面に対向する他方の端面に引き出されている。   As shown in FIG. 2, the internal electrodes are arranged such that the first internal electrode 5a is disposed between the dielectric layers, one end is drawn out to one end face, and the second internal electrode 5b is dielectric. Arranged between the body layers, one end is drawn out to the other end face opposite to the one end face.

第１の内部電極５ａおよび第２の内部電極５ｂの導電材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Ａｇ−Ｐｄ合金等の合金材料である。また、第１の内部電極５ａおよび第２の内部電極５ｂは、電極の厚みが、例えば、０．５（μｍ）〜２（μｍ）であり、用途に応じて厚みを適宜に設定すればよい。また、第１の内部電極５ａおよび第２の内部電極５ｂは、同一の金属材料または合金材料によって形成することが好ましい。   The conductive material of the first internal electrode 5a and the second internal electrode 5b is, for example, a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au), or An alloy material such as an Ag—Pd alloy including one or more of these metal materials. The first internal electrode 5a and the second internal electrode 5b have an electrode thickness of, for example, 0.5 (μm) to 2 (μm), and the thickness may be set appropriately according to the application. . The first internal electrode 5a and the second internal electrode 5b are preferably formed of the same metal material or alloy material.

一対の外部電極６は、図１および図２に示すように、セラミック本体５の表面（端面、主面および側面）に形成されており、下地電極６ａと下地電極６ａを覆っているめっき層６ｂとを有しており、めっき層６ｂは、ニッケル（Ｎｉ）めっき層６ｂ１とニッケル（Ｎｉ）めっき層６ｂ１を覆っている銅（Ｃｕ）めっき層６ｂ２とで構成されている。   As shown in FIGS. 1 and 2, the pair of external electrodes 6 is formed on the surface (end surface, main surface, and side surface) of the ceramic body 5 and covers the base electrode 6a and the plating layer 6b covering the base electrode 6a. The plating layer 6b includes a nickel (Ni) plating layer 6b1 and a copper (Cu) plating layer 6b2 covering the nickel (Ni) plating layer 6b1.

積層型コンデンサは、図１に示すように、セラミック本体５の表面の外部電極６の一部がビアホール導体３と接続されている。具体的には、電子部品内蔵型配線基板１０は、ビアホール導体３が、図１乃至図３に示すように、セラミック本体５の表面の外部電極６のエッチング処理された領域７で外部電極６と直接的に接続されている。   In the multilayer capacitor, as shown in FIG. 1, a part of the external electrode 6 on the surface of the ceramic body 5 is connected to the via-hole conductor 3. Specifically, the wiring board 10 with a built-in electronic component has the via-hole conductor 3 connected to the external electrode 6 in the region 7 where the external electrode 6 is etched on the surface of the ceramic body 5 as shown in FIGS. Connected directly.

したがって、積層型コンデンサは、絶縁基材１内で外部電極６とビアホール導体３とが直接的に接続されており、図１に示すように、外部電極６が絶縁基材１内でビアホール導体３と接する領域と熱硬化性樹脂と接する領域とを有することになる。積層型コンデンサは、エッチング処理された領域７がビアホール導体３と接する領域であり、ビアホール導体３と接する領域（エッチング処理された領域７）の表面粗さ（Ｒａ）が熱硬化性樹脂と接する領域の表面粗さ（Ｒａ）よりも小さい。なお、絶縁基材１内でのビアホール導体３と外部電極６との接続については後述する。   Therefore, in the multilayer capacitor, the external electrode 6 and the via-hole conductor 3 are directly connected in the insulating base material 1, and the external electrode 6 is connected to the via-hole conductor 3 in the insulating base material 1 as shown in FIG. And a region in contact with the thermosetting resin. The multilayer capacitor is a region in which the etched region 7 is in contact with the via-hole conductor 3, and a region in which the surface roughness (Ra) of the region in contact with the via-hole conductor 3 (etched region 7) is in contact with the thermosetting resin. Is less than the surface roughness (Ra). The connection between the via-hole conductor 3 and the external electrode 6 in the insulating base material 1 will be described later.

外部電極６の下地電極６ａは、端面に引き出された第１の内部電極５ａまたは第２の内部電極５ｂに電気的に接続されている。また、下地電極６ａの導電材料は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料、あるいは、これらの金属材料の一種以上を含む、例えば、Ｃｕ−Ｎｉ合金等の合金材料である。また、下地電極６ａは、例えば、上述の金属材料または合金材料にガラス成分を混合して調製した導電性ペーストが用いられる。一対の下地電極６ａは、セラミック本体５の表面に同一の金属材料または同一の合金材料によって形成することが好ましい。   The base electrode 6a of the external electrode 6 is electrically connected to the first internal electrode 5a or the second internal electrode 5b drawn to the end face. The conductive material of the base electrode 6a is, for example, a metal material such as copper (Cu), nickel (Ni), silver (Ag), palladium (Pd), or gold (Au), or one or more of these metal materials. For example, an alloy material such as a Cu-Ni alloy. For the base electrode 6a, for example, a conductive paste prepared by mixing a glass component with the above metal material or alloy material is used. The pair of base electrodes 6a is preferably formed on the surface of the ceramic body 5 from the same metal material or the same alloy material.

下地電極６ａは、主面における厚みが、例えば、４（μｍ）〜１０（μｍ）であり、端面における厚みが、例えば、１０（μｍ）〜２５（μｍ）であり、側面における厚みが、例えば、４（μｍ）〜１０（μｍ）である。   The base electrode 6a has a thickness on the main surface of, for example, 4 (μm) to 10 (μm), a thickness on the end surface of, for example, 10 (μm) to 25 (μm), and a thickness on the side surface of, for example, 4 (μm) to 10 (μm).

下地電極６ａは、セラミック本体５の表面に形成されており、めっき層６ｂは、下地電極６ａの全体を覆うように下地電極６ａに形成されている。また、めっき層６ｂは、図２に示すように、ニッケル（Ｎｉ）めっき層６ｂ１と銅（Ｃｕ）めっき層６ｂ２とを含んでおり、ニッケル（Ｎｉ）めっき層６ｂ１は下地電極６ａを覆うように形成されており、また、銅（Ｃｕ）めっき層６ｂ２はニッケル（Ｎｉ）めっき層６ｂ１を覆うように形成されている。銅（Ｃｕ）めっき層６ｂ２は、表面に凹凸部６ｃを有しており、凹凸部６ｃは絶縁基材１の熱硬化性樹脂との密着性を向上させる。   The base electrode 6a is formed on the surface of the ceramic body 5, and the plating layer 6b is formed on the base electrode 6a so as to cover the entire base electrode 6a. Further, as shown in FIG. 2, the plating layer 6b includes a nickel (Ni) plating layer 6b1 and a copper (Cu) plating layer 6b2, and the nickel (Ni) plating layer 6b1 covers the base electrode 6a. The copper (Cu) plating layer 6b2 is formed so as to cover the nickel (Ni) plating layer 6b1. The copper (Cu) plating layer 6 b 2 has a concavo-convex portion 6 c on the surface, and the concavo-convex portion 6 c improves the adhesion of the insulating substrate 1 with the thermosetting resin.

このように、ニッケル（Ｎｉ）めっき層６ｂ１は、下地電極６ａと銅（Ｃｕ）めっき層６ｂ２との間に形成されており、内側の下地電極６ａを保護することができる。具体的には、ビアホール導体３はめっき層で形成されており、絶縁基材１内にめっき処理を行なってビアホール導体３を形成する場合には、このめっき処理の前にビアホールの内部に対してエッチング処理が行なわれる。このエッチング処理は、ビアホール内の銅（Ｃｕ）めっき層６ｂ２の酸化膜を除去するとともに銅（Ｃｕ）めっき層６ｂ２の表面を平坦にするために行なうものである。また、このエッチング処理は、ビアホール形成時のレーザ加工でビアホールの側面が凹凸となっており、この凹凸を平坦にするために行なうものである。   Thus, the nickel (Ni) plating layer 6b1 is formed between the base electrode 6a and the copper (Cu) plating layer 6b2, and can protect the inner base electrode 6a. Specifically, the via hole conductor 3 is formed of a plating layer, and when the via hole conductor 3 is formed in the insulating base material 1 by plating, the via hole conductor 3 is formed on the inside of the via hole before the plating process. Etching is performed. This etching process is performed to remove the oxide film of the copper (Cu) plating layer 6b2 in the via hole and to flatten the surface of the copper (Cu) plating layer 6b2. Further, this etching process is performed in order to flatten the irregularities on the side surfaces of the via holes due to laser processing at the time of forming the via holes.

このエッチング処理では、特に、めっき層６ｂの表面の銅（Ｃｕ）めっき層６ｂ２がエッチング処理される。かりに、エッチング液が銅（Ｃｕ）めっき層６ｂ２から下地電極６ａに侵入しようとしても、ニッケル（Ｎｉ）めっき層６ｂ１が下地電極６ａと銅（Ｃｕ）めっき層６ｂ２との間に形成されており、緻密なめっき層であり、また、酸化しやすく酸化被膜を有しているのでエッチングされにくく、エッチング処理の際にエッチング液の下地電極６ａへの侵入を抑制するので、下地電極６ａを保護することができる。   In this etching process, in particular, the copper (Cu) plating layer 6b2 on the surface of the plating layer 6b is etched. However, even if the etching solution tries to enter the base electrode 6a from the copper (Cu) plating layer 6b2, the nickel (Ni) plating layer 6b1 is formed between the base electrode 6a and the copper (Cu) plating layer 6b2. It is a dense plating layer, and it is easy to oxidize and has an oxide film, so that it is difficult to be etched, and the etching solution is prevented from entering the base electrode 6a during the etching process, so that the base electrode 6a is protected. Can do.

具体的には、例えば、銅（Ｃｕ）めっき層６ｂ２をエッチング処理する場合には、一般的に酸系のエッチング液が用いられており、一方、ガラス成分を含有する下地電極６ａは間隙を有しているので、下地電極６ａの間隙をエッチング液が通過してセラミック本体５に到達すると、酸系のエッチング液で誘電体層または内部電極（第１の内部電極５ａおよび第２の内部電極５ｂ）が腐食して絶縁性の低下が生じやすくなる。しかしながら、電子部品内蔵型配線基板１０は、ニッケル（Ｎｉ）めっき層６ｂ１が形成されているので、エッチング液が下地電極６ａに侵入するのを抑制することができる。   Specifically, for example, when the copper (Cu) plating layer 6b2 is etched, an acid-based etching solution is generally used, while the base electrode 6a containing the glass component has a gap. Therefore, when the etching solution passes through the gap between the base electrodes 6a and reaches the ceramic body 5, the dielectric layer or the internal electrodes (the first internal electrode 5a and the second internal electrode 5b are used with an acid-based etching solution). ) Will be corroded and the insulation will be deteriorated. However, since the electronic component built-in wiring board 10 is formed with the nickel (Ni) plating layer 6b1, the etching solution can be prevented from entering the base electrode 6a.

また、かりに、銅（Ｃｕ）めっき層６ｂ２がオーバーエッチングされたとしても、ニッケル（Ｎｉ）めっき層６ｂ１が下地電極６ａと銅（Ｃｕ）めっき層６ｂ２との間に形成されているので、下地電極６ａを保護することができる。すなわち、エッチング処理においてエッチング量が大きくなったとしても、下地電極６ａへのエッチング液の侵入が銅（Ｃｕ）めっき層６ｂ２によって抑制されるので、積層型コンデンサは、外部電極６に対するエッチング処理の自由度を高めることができる。   Even if the copper (Cu) plating layer 6b2 is over-etched, the nickel (Ni) plating layer 6b1 is formed between the base electrode 6a and the copper (Cu) plating layer 6b2, so that the base electrode 6a can be protected. That is, even if the etching amount becomes large in the etching process, the intrusion of the etching solution into the base electrode 6a is suppressed by the copper (Cu) plating layer 6b2, so that the multilayer capacitor can freely perform the etching process on the external electrode 6. The degree can be increased.

ニッケル（Ｎｉ）めっき層６ｂ１は、図２に示すように、下地電極６ａを覆うように下地電極６ａの表面上に形成されている。ニッケル（Ｎｉ）めっき層６ｂ１は、ニッケル（Ｎｉ）を含むものであり、厚みが、例えば、２（μｍ）〜１０（μｍ）である。   As shown in FIG. 2, the nickel (Ni) plating layer 6b1 is formed on the surface of the base electrode 6a so as to cover the base electrode 6a. The nickel (Ni) plating layer 6b1 contains nickel (Ni) and has a thickness of, for example, 2 (μm) to 10 (μm).

銅（ｃｕ）めっき層６ｂ２は、図２に示すように、ニッケル（Ｎｉ）めっき層６ｂ１の外側に形成されている。銅（ｃｕ）めっき層６ｂ２は、銅（Ｃｕ）を含むものであり、厚みが、例えば、５（μｍ）〜１２（μｍ）である。めっき層６ｂは、例えば、電解めっき法等を用いてニッケル（Ｎｉ）めっき層６ｂ１と銅（Ｃｕ）めっき層６ｂ２とが連続して形成される。   As shown in FIG. 2, the copper (cu) plating layer 6b2 is formed outside the nickel (Ni) plating layer 6b1. The copper (cu) plating layer 6b2 contains copper (Cu) and has a thickness of, for example, 5 (μm) to 12 (μm). In the plating layer 6b, for example, a nickel (Ni) plating layer 6b1 and a copper (Cu) plating layer 6b2 are continuously formed by using an electrolytic plating method or the like.

また、銅（Ｃｕ）めっき層６ｂ２は、ビアホール導体３が銅（Ｃｕ）めっき層を含んで形成されており、ビアホール導体３と外部電極６との接続信頼性を向上させることができる。このように、銅（Ｃｕ）めっき層６ｂ２は、ビアホール導体３との電気的な接続を良好にするために、ビアホール導体３の材質である銅（Ｃｕ）を含むことが好ましい。   Further, the copper (Cu) plating layer 6b2 is formed so that the via-hole conductor 3 includes a copper (Cu) plating layer, and the connection reliability between the via-hole conductor 3 and the external electrode 6 can be improved. As described above, the copper (Cu) plating layer 6b2 preferably contains copper (Cu) which is a material of the via-hole conductor 3 in order to improve electrical connection with the via-hole conductor 3.

積層型コンデンサは、図２に示すように、外部電極６の表面（領域７以外の表面）に凹凸部６ｃが形成されており、表面の凹凸部６ｃは表面粗さ（Ｒａ）が２（μｍ）以下となるように設けられている。また、エッチング処理された領域７は、銅（Ｃｕ）めっき層６ｂ２の凹凸部６ｃをエッチング処理することによって形成されており、他の領域（領域７以外の領域）と比べて表面がより平坦となっている。   As shown in FIG. 2, the multilayer capacitor has an uneven portion 6c formed on the surface of the external electrode 6 (surface other than the region 7), and the uneven surface portion 6c has a surface roughness (Ra) of 2 (μm). ) It is provided as follows. Further, the etched region 7 is formed by etching the uneven portion 6c of the copper (Cu) plating layer 6b2, and the surface is flatter than other regions (regions other than the region 7). It has become.

外部電極６の表面の凹凸部６ｃに対してエッチング処理を行なう場合には、均一なエッチング処理が行われてエッチング処理された領域７が平坦となるように、表面の凹凸部６ｃは表面粗さ（Ｒａ）が２（μｍ）以下となるように設けられている。一方、表面粗さ（Ｒａ）が２（μｍ）より大きくなると、均一なエッチング処理が行われにくくなり、エッチング処理された領域が平坦になりにくく、後述するように、ビアホール導体３が均一なめっき層として形成されにくくなる。   When the etching process is performed on the uneven part 6c on the surface of the external electrode 6, the uneven part 6c on the surface has a surface roughness so that the uniform etching process is performed and the etched region 7 becomes flat. (Ra) is provided to be 2 (μm) or less. On the other hand, when the surface roughness (Ra) is greater than 2 (μm), uniform etching processing is difficult to be performed, and the etched region is difficult to flatten. As described later, the via-hole conductor 3 is uniformly plated. It becomes difficult to form as a layer.

また、凹凸部６ｃは、銅（Ｃｕ）めっき層６ｂ２の形成において添加剤として金属光沢剤を添加しためっき液を用いることによって、表面粗さ（Ｒａ）が２（μｍ）以下となるように表面形状が調整される。なお、表面粗さ（Ｒａ）は、中心線平均粗さ（Ｒａ）であり、例えば、表面粗さ測定器を用いて測定することができる。   The uneven portion 6c has a surface roughness (Ra) of 2 (μm) or less by using a plating solution to which a metallic brightener is added as an additive in the formation of the copper (Cu) plating layer 6b2. The shape is adjusted. The surface roughness (Ra) is the centerline average roughness (Ra), and can be measured using, for example, a surface roughness measuring instrument.

また、銅（Ｃｕ）めっき層６ｂ２は、凹凸部６ｃの表面粗さ（Ｒａ）を小さくすると、少ないエッチング量で表面が平坦になりやすくなり、表面を平坦にするためにオーバーエ
ッチングしなくてもよいので、めっき層の厚みを薄くすることができる。このように、積層型コンデンサは、凹凸部６ｃの表面粗さ（Ｒａ）を小さくして、好ましくは、外部電極６の表面粗さ（Ｒａ）を１（μｍ）以下にして、銅（Ｃｕ）めっき層６ｂ２の全体の厚みを薄くすることによって、厚み方向（Ｚ方向）の寸法を小さくすることができる。 Further, when the surface roughness (Ra) of the concavo-convex portion 6c is reduced, the surface of the copper (Cu) plating layer 6b2 is likely to be flat with a small amount of etching, and it is not necessary to over-etch to make the surface flat. Since it is good, the thickness of a plating layer can be made thin. Thus, in the multilayer capacitor, the surface roughness (Ra) of the concavo-convex portion 6c is reduced, and preferably, the surface roughness (Ra) of the external electrode 6 is set to 1 (μm) or less, and the copper (Cu) By reducing the overall thickness of the plating layer 6b2, the dimension in the thickness direction (Z direction) can be reduced.

ここで、絶縁基材１内でのビアホール導体３と外部電極６との接続について以下に説明する。   Here, the connection between the via-hole conductor 3 and the external electrode 6 in the insulating base material 1 will be described below.

図３（ａ）は、図１に示す電子部品内蔵型配線基板１０においてビアホール導体３と外部電極６との接続部を示すＡ領域の拡大図である。また、図３（ｂ）は、図３（ａ）の拡大図からビアホール導体３を除いた外部電極６の表面のエッチングされた領域７の状態を示す拡大図である。また、図３（ｃ）は、外部電極６の表面にエッチング処理された領域７が形成される前の外部電極６の状態を示す拡大図であり、破線で示すようにエッチング処理された領域７に対応する領域には凹凸部６ｃが形成されている。   FIG. 3A is an enlarged view of a region A showing a connection portion between the via-hole conductor 3 and the external electrode 6 in the electronic component built-in wiring board 10 shown in FIG. FIG. 3B is an enlarged view showing a state of the etched region 7 on the surface of the external electrode 6 excluding the via hole conductor 3 from the enlarged view of FIG. FIG. 3C is an enlarged view showing the state of the external electrode 6 before the etched region 7 is formed on the surface of the external electrode 6, and the etched region 7 as shown by a broken line. An uneven portion 6c is formed in a region corresponding to.

電子部品内蔵型配線基板１０は、図１および図３に示すように、ビアホール導体３が外部電極６の表面のエッチング処理された領域７で外部電極６と直接的に接続されており、外部電極６のエッチング処理された領域７がビアホール導体３との接続部となっている。   As shown in FIGS. 1 and 3, the electronic component built-in wiring board 10 has the via-hole conductor 3 directly connected to the external electrode 6 in the etched region 7 on the surface of the external electrode 6. A region 7 subjected to the etching process 6 is a connection portion with the via-hole conductor 3.

外部電極６は、図３（ｂ）に示すように、エッチング処理された領域７が他の領域（領域７以外の領域）と比べて表面粗さ（Ｒａ）が小さく表面がより平坦となっており、表面粗さ（Ｒａ）がエッチング処理された領域７と他の領域（領域７以外の領域）とでは異なっている。外部電極６は、図３（ｃ）に示すように、エッチング処理された領域７となる領域においてエッチング処理前には凹凸部６ｃを有しており、この凹凸部６ｃにエッチング処理を行なってエッチング処理された領域７を平坦にしている。   As shown in FIG. 3B, the external electrode 6 has a surface roughness (Ra) smaller in the etched region 7 than in other regions (regions other than the region 7), and the surface becomes flatter. Therefore, the surface roughness (Ra) is different between the etched region 7 and other regions (regions other than the region 7). As shown in FIG. 3C, the external electrode 6 has a concavo-convex portion 6c before the etching process in a region that becomes the etched region 7, and the concavo-convex portion 6c is etched to perform etching. The processed region 7 is flattened.

したがって、外部電極６は、エッチング処理を行なうことによってエッチング処理された領域７と他の領域（領域７以外の領域）とで表面粗さ（Ｒａ）が異なっており、エッチング処理された領域７の表面粗さ（Ｒａ）が熱硬化性樹脂と接する領域の表面粗さ（Ｒａ）よりも小さくなっている。このように、電子部品内蔵型配線基板１０は、積層型コンデンサが絶縁基材１内に埋設されており、積層型コンデンサは、エッチング処理された領域７と絶縁基材１の熱硬化性樹脂に接する領域とにおいて外部電極６の表面粗さ（Ｒａ）が異なっている。   Therefore, the surface roughness (Ra) of the external electrode 6 is different between the region 7 etched by the etching process and other regions (regions other than the region 7). The surface roughness (Ra) is smaller than the surface roughness (Ra) of the region in contact with the thermosetting resin. As described above, in the electronic component built-in wiring board 10, the multilayer capacitor is embedded in the insulating base material 1, and the multilayer capacitor is formed on the etched region 7 and the thermosetting resin of the insulating base material 1. The surface roughness (Ra) of the external electrode 6 is different from the contact area.

具体的には、ビアホールは絶縁基材１内に外部電極６の表面が露出するように形成される。そして、エッチング処理された領域７は、ビアホール内に露出する外部電極６の凹凸部６ｃに対して凹凸部６ｃの高低差が小さくなるようにエッチング処理を行なうことによって形成される。ビアホール内をめっき処理することによって、ビアホール導体３は、エッチング処理された外部電極６の表面を覆うとともに、外部電極６と配線回路パターン２とを電気的に接続するように絶縁基材１のビアホール内にめっき層として形成される。   Specifically, the via hole is formed in the insulating base 1 so that the surface of the external electrode 6 is exposed. The etched region 7 is formed by performing an etching process so that the height difference of the concavo-convex portion 6c is reduced with respect to the concavo-convex portion 6c of the external electrode 6 exposed in the via hole. By plating the inside of the via hole, the via hole conductor 3 covers the surface of the etched external electrode 6, and the via hole of the insulating base 1 is electrically connected to the external circuit 6 and the wiring circuit pattern 2. It is formed as a plating layer inside.

エッチング処理された領域７は、図２（ｂ）および図３（ｂ）では、平坦な状態として示されているが、表面粗さ（Ｒａ）が１（μｍ）以下となるような凹凸部を有していてもよい。すなわち、エッチング処理された領域７は、他の領域よりも凹凸部の高低差が小さくなるように形成されており、平坦とは、エッチング処理された領域７が平坦な場合だけを含むものでなく、表面粗さ（Ｒａ）が１（μｍ）以下となるような凹凸部を有している場合も含んでいる。   The etched region 7 is shown as a flat state in FIGS. 2 (b) and 3 (b), but an uneven portion having a surface roughness (Ra) of 1 (μm) or less is provided. You may have. In other words, the etched region 7 is formed so that the height difference of the concavo-convex portion is smaller than the other regions, and the term “flat” does not include only the case where the etched region 7 is flat. In addition, the case where the surface roughness (Ra) has an uneven portion that is 1 (μm) or less is included.

このように、外部電極６は、図２および図３に示すように、表面に凹凸部６ｃを有しており、外部電極６のうちビアホール導体３との接続部のエッチング処理された領域７の表
面のみが平坦となっている。したがって、積層型コンデンサは、外部電極６のエッチング処理された領域７の表面が平坦となり、外部電極６のエッチング処理された領域７以外の領域の表面に凹凸部６ｃを有することになり、エッチング処理された領域７で外部電極６とビアホール導体３とが直接的に接続される。すなわち、外部電極６は、エッチング処理された領域７の表面が平坦な領域となり、めっき層からなるビアホール導体３は、エッチング処理された領域７で外部電極６と直接的に接続されることになる。 Thus, as shown in FIGS. 2 and 3, the external electrode 6 has a concavo-convex portion 6 c on the surface, and in the external electrode 6, the etched region 7 of the connection portion with the via-hole conductor 3 is formed. Only the surface is flat. Therefore, in the multilayer capacitor, the surface of the region 7 where the external electrode 6 is etched is flattened, and the surface of the region other than the region 7 where the external electrode 6 is etched has a concavo-convex portion 6c. The external electrode 6 and the via-hole conductor 3 are directly connected in the region 7 formed. That is, the external electrode 6 is a region where the surface of the etched region 7 is flat, and the via-hole conductor 3 made of the plating layer is directly connected to the external electrode 6 in the etched region 7. .

ビアホール導体３は、めっき層で形成されており、銅（Ｃｕ）めっき層６ｂ２の表面のエッチング処理された領域７にめっき処理を行なうことによって、外部電極６の銅（Ｃｕ）めっき層６ｂ２上に形成される。したがって、エッチング処理された領域７において銅（Ｃｕ）めっき層６ｂ２上にめっき処理を行なうことによって、ビアホール導体３は、銅（Ｃｕ）めっき層６ｂ２上に均一なめっき層として形成されるので、外部電極６との接続信頼性を向上させることができる。   The via-hole conductor 3 is formed of a plating layer. By plating the etched region 7 on the surface of the copper (Cu) plating layer 6b2, the via-hole conductor 3 is formed on the copper (Cu) plating layer 6b2 of the external electrode 6. It is formed. Therefore, by performing plating on the copper (Cu) plating layer 6b2 in the etched region 7, the via-hole conductor 3 is formed as a uniform plating layer on the copper (Cu) plating layer 6b2. Connection reliability with the electrode 6 can be improved.

また、ビアホール導体３は、ビアホール内の平坦な銅（Ｃｕ）めっき層６ｂ２上およびビアホール内の側面において均一なめっき層として成長するので、絶縁基材１の表面の回路配線パターン２との電気的な接続信頼性も良好なものとなる。したがって、ビアホール導体３は、外部電極６との接続信頼性を向上させるとともに配線回路パターン２との接続信頼性も良好なものとすることができる。   Further, since the via-hole conductor 3 grows as a uniform plating layer on the flat copper (Cu) plating layer 6b2 in the via hole and on the side surface in the via hole, the via-hole conductor 3 is electrically connected to the circuit wiring pattern 2 on the surface of the insulating substrate 1. Connection reliability is also good. Therefore, the via-hole conductor 3 can improve the connection reliability with the external electrode 6 and also have good connection reliability with the wiring circuit pattern 2.

また、積層型コンデンサは、絶縁基材１の熱硬化性樹脂に接する領域においては外部電極６が凹凸部６ｃを有しており、熱硬化性樹脂が凹凸部６ｃに侵入することによってアンカー効果が高まるので、外部電極６と絶縁基材１との密着性を向上させることができる。   In the multilayer capacitor, the external electrode 6 has the uneven portion 6c in the region of the insulating base 1 that is in contact with the thermosetting resin, and the anchor effect is obtained when the thermosetting resin enters the uneven portion 6c. Since it increases, the adhesiveness of the external electrode 6 and the insulating base material 1 can be improved.

ここで、図１に示す電子部品内蔵型配線基板１０に用いられるビアホール導体３の他の例のビアホール導体３Ａについて以下に説明する。図４（ｂ）は、エッチング処理された領域７Ａを示しており、エッチング処理された領域７Ａがビアホール導体３Ａに対して用いられる。   Here, a via hole conductor 3A as another example of the via hole conductor 3 used in the electronic component built-in wiring substrate 10 shown in FIG. 1 will be described below. FIG. 4B shows the etched region 7A, and the etched region 7A is used for the via-hole conductor 3A.

また、図４（ｃ）は、ビアホール導体３ＡをＸ方向およびＹ方向から視た模式的な断面図であり、ビアホール導体３Ａの形状を説明するためのものである。ビアホール導体３Ａは、図４（ｂ）および図４（ｃ）に示すように、絶縁基材１の厚み方向に直交する方向の断面形状が略楕円形状となるように設けられており、絶縁基材１の表面方向に向かって漸次拡径する略逆楕円錐台形状で形成されている。すなわち、ビアホール導体３Ａは、絶縁基材１の厚み方向に直交する方向の断面形状が楕円形状であり、楕円形状の長径が外部電極６の長手方向（Ｘ方向）と略平行となるような略逆楕円錐台形状で形成されている。   FIG. 4C is a schematic cross-sectional view of the via-hole conductor 3A viewed from the X direction and the Y-direction, and is for explaining the shape of the via-hole conductor 3A. As shown in FIGS. 4B and 4C, the via-hole conductor 3A is provided so that the cross-sectional shape in the direction orthogonal to the thickness direction of the insulating base 1 is substantially elliptical. It is formed in a substantially inverted elliptic frustum shape that gradually increases in diameter toward the surface of the material 1. That is, the via-hole conductor 3 </ b> A has an elliptical cross-sectional shape in a direction perpendicular to the thickness direction of the insulating base 1, and the elliptical major axis is substantially parallel to the longitudinal direction (X direction) of the external electrode 6. It is formed in an inverted elliptic frustum shape.

このように、ビアホール導体３Ａは、略逆楕円錐台形状で形成することによって、略逆円錐台形状と比べて外部電極６との接続面積が大きくなり、外部電極６との接続を確実に確保することができるので、外部電極６との接続信頼性をさらに向上させることができる。   Thus, by forming the via-hole conductor 3 </ b> A in a substantially inverted elliptical truncated cone shape, the connection area with the external electrode 6 is increased as compared with the substantially inverted truncated truncated cone shape, and the connection with the external electrode 6 is reliably ensured. Therefore, the connection reliability with the external electrode 6 can be further improved.

また、ビアホール導体３Ａは、かりに、ビアホール導体３Ａの形成位置がＸ方向（外部電極６の長手方向）にずれたとしても、略逆楕円錐台形状で形成されているので、外部電極６との接続信頼性を確保することができる。   Further, the via-hole conductor 3A is formed in a substantially inverted elliptic frustum shape even if the formation position of the via-hole conductor 3A is shifted in the X direction (longitudinal direction of the external electrode 6). Connection reliability can be ensured.

ここで、電子部品内蔵型配線基板１０の製造方法についての一例を以下に説明する。   Here, an example of a method for manufacturing the electronic component built-in wiring board 10 will be described below.

まず、図５（ａ）に示すように、未硬化の熱硬化性樹脂を含む第１乃至第３の絶縁シート１ａ、１ｂ、１ｃをそれぞれ準備する。第１乃至第３の絶縁シートは、ポリフェニレン
エーテル系樹脂またはエポキシ系樹脂等の熱硬化性樹脂と、ＳｉＯ2またはＡｌ2Ｏ3等の
不定形の無機室フィラーとの混合材料からなる。未硬化状態の第１乃至第３の絶縁シート１ａ、１ｂ、１ｃは、８０（μｍ）〜１５０（μｍ）の厚みでドクターブレードを用いて作製される。 First, as shown to Fig.5 (a), the 1st thru | or 3rd insulating sheets 1a, 1b, 1c containing uncured thermosetting resin are each prepared. The first to third insulating sheets are made of a mixed material of a thermosetting resin such as polyphenylene ether resin or epoxy resin, and an amorphous inorganic chamber filler such as SiO 2 or Al 2 O 3 . The uncured first to third insulating sheets 1a, 1b, and 1c are produced using a doctor blade with a thickness of 80 (μm) to 150 (μm).

また、図５（ａ）に示すように、第２および第３の絶縁シート１ｂ、１ｃは、回路配線パターン２を形成するための金属層が表面に設けられており、金属層は、例えば、銅箔またはアルミニウム箔等の金属箔である。   Further, as shown in FIG. 5A, the second and third insulating sheets 1b and 1c are provided with a metal layer on the surface for forming the circuit wiring pattern 2, and the metal layer is, for example, Metal foil such as copper foil or aluminum foil.

次に、第１の絶縁シート１ａに電子部品４を収容して埋設するための空隙１ａａを形成する。また、電子部品４は、上述したように、例えば、積層型コンデンサであり、セラミック本体５とセラミック本体５の端面に設けられた外部電極６を有しており、外部電極６が、表面に凹凸部６ｃを有するとともに、下地電極６ａとニッケルめっき層および銅めっき層とを含んでいる。なお、以下では、内蔵する電子部品４として積層型コンデンサを用いる場合について説明する。   Next, a gap 1aa for accommodating and embedding the electronic component 4 in the first insulating sheet 1a is formed. In addition, as described above, the electronic component 4 is, for example, a multilayer capacitor, and includes the ceramic body 5 and the external electrode 6 provided on the end surface of the ceramic body 5, and the external electrode 6 is uneven on the surface. While having the part 6c, the base electrode 6a, the nickel plating layer, and the copper plating layer are included. In the following, a case where a multilayer capacitor is used as the built-in electronic component 4 will be described.

図５（ｂ）に示すように、積層型コンデンサを第１の絶縁シート１ａの空隙１ａａに配置し、積層型コンデンサを配置した第１の絶縁シート１ａの上下に第２および第３の絶縁シート１ｂ、１ｃを積層して仮積層体１Ａを形成する。   As shown in FIG. 5 (b), the multilayer capacitor is disposed in the gap 1aa of the first insulating sheet 1a, and the second and third insulating sheets above and below the first insulating sheet 1a on which the multilayer capacitor is disposed. 1b and 1c are laminated to form a temporary laminate 1A.

この仮積層体１Ａを絶縁シート中の熱硬化性樹脂が溶融する温度範囲よりも低い、例えば、１００（℃）〜１２０（℃）の温度において、例えば、１（ＭＰａ）〜４（ＭＰａ）の圧力でもって一旦加熱加圧を行ない、積層型コンデンサの外部電極６の表面に形成された凹凸部６ｃに熱硬化性樹脂を十分に含浸させる。   The temporary laminate 1A is lower than a temperature range in which the thermosetting resin in the insulating sheet melts, for example, at a temperature of 100 (° C.) to 120 (° C.), for example, 1 (MPa) to 4 (MPa). Heating and pressing are performed once with pressure, and the uneven portion 6c formed on the surface of the external electrode 6 of the multilayer capacitor is sufficiently impregnated with the thermosetting resin.

その後、熱硬化性樹脂が硬化する温度であり、熱硬化性樹脂の溶融温度よりも高い、例えば、１４０（℃）〜１６０（℃）の温度において、例えば、４（ＭＰａ）〜８（ＭＰａ）の圧力でもって加熱加圧を行ない、熱硬化性樹脂を硬化させて、埋設した積層型コンデンサと第１乃至第３の絶縁シート１ａ、１ｂ、１ｃの界面を強固に接着するとともに、第１乃至第３の絶縁シート１ａ、１ｂ、１ｃ同士を積層密着して、内部に積層型コンデンサが埋設された絶縁基材１となる積層体１ＡＡを作製する。   Then, it is a temperature at which the thermosetting resin is cured and is higher than the melting temperature of the thermosetting resin, for example, at a temperature of 140 (° C.) to 160 (° C.), for example, 4 (MPa) to 8 (MPa) The thermosetting resin is cured with the pressure of 1 to harden the thermosetting resin to firmly bond the interface between the embedded multilayer capacitor and the first to third insulating sheets 1a, 1b, and 1c. The third insulating sheets 1a, 1b, and 1c are laminated and adhered to each other to produce a laminated body 1AA that becomes the insulating base material 1 in which a multilayer capacitor is embedded.

図５（ｃ）に示すように、積層体１ＡＡの少なくとも一方の表面に配線回路パターン２を形成する。配線回路パターン２は、例えば、周知のフォトリソグラフィー法を用いて、レジスト塗布、露光、現像、エッチング、レジスト除去等の工程を経ることによって形成される。   As shown in FIG. 5C, the wiring circuit pattern 2 is formed on at least one surface of the laminate 1AA. The wiring circuit pattern 2 is formed, for example, through a process such as resist coating, exposure, development, etching, and resist removal using a known photolithography method.

図６（ａ）に示すように、積層体１ＡＡの配線回路パターン２が形成されている表面側にレーザ加工法を用いて外部電極６が露出するようにビアホールを形成する。そして、ビアホール内に露出している外部電極６の凹凸部６ｃに対してエッチング処理を行なう。このエッチング処理の際には、ビアホール内の外部電極６の凹凸部６ｃがエッチング処理されるとともにビアホール内の側面の凹凸もエッチング処理される。   As shown in FIG. 6A, a via hole is formed on the surface side of the multilayer body 1AA where the wiring circuit pattern 2 is formed so that the external electrode 6 is exposed using a laser processing method. Then, an etching process is performed on the uneven portion 6c of the external electrode 6 exposed in the via hole. In this etching process, the uneven portion 6c of the external electrode 6 in the via hole is etched and the unevenness on the side surface in the via hole is also etched.

図６（ｂ）に示すように、エッチング処理された外部電極６を覆うように、また、外部電極６と配線回路パターン２とが電気的に接続するようにビアホール内をめっき処理して、積層体１ＡＡにめっき層からなるビアホール導体３を形成して、絶縁基材１を作製する。このようにして、積層型コンデンサが内蔵された電子部品内蔵型配線基板１０を製造することができる。   As shown in FIG. 6B, the via hole is plated so as to cover the etched external electrode 6 and the external electrode 6 and the wiring circuit pattern 2 are electrically connected to each other. A via-hole conductor 3 made of a plating layer is formed on the body 1AA to produce an insulating substrate 1. In this way, the electronic component built-in wiring board 10 in which the multilayer capacitor is built can be manufactured.

また、電子部品内蔵型配線基板１０は、図６（ｃ）に示すように、絶縁基材１の両面に
、少なくとも１層の周知のプリプレグシートを用いてさらに絶縁層を設けて、絶縁層上に配線回路パターンを形成することができる。この場合にも、上述の製造方法と同様な製造方法を用いて作製することができる。 Further, as shown in FIG. 6C, the electronic component built-in wiring board 10 is further provided with an insulating layer on both surfaces of the insulating base material 1 using at least one known prepreg sheet. A wiring circuit pattern can be formed. Also in this case, it is producible using the manufacturing method similar to the above-mentioned manufacturing method.

本発明は、上述した実施の形態に特に限定されるものではなく、本発明の範囲内で種々の変更および改良が可能である。   The present invention is not particularly limited to the above-described embodiments, and various changes and improvements can be made within the scope of the present invention.

１ 絶縁基材
１ａ 第１の絶縁シート
１ｂ 第２の絶縁シート
１ｃ 第３の絶縁シート
２ 配線回路パターン
３、３Ａ ビアホール導体
４ 電子部品
５ セラミック本体
５ａ 第１の内部電極
５ｂ 第２の内部電極
６ 外部電極
６ａ 下地電極
６ｂ めっき層
６ｂ１ ニッケル（Ｎｉ）めっき層
６ｂ２ 銅（Ｃｕ）めっき層
６ｃ 凹凸部
７、７Ａ エッチングされた領域
１０ 電子部品内蔵型配線基板
DESCRIPTION OF SYMBOLS 1 Insulation base material 1a 1st insulating sheet 1b 2nd insulating sheet 1c 3rd insulating sheet 2 Wiring circuit pattern 3, 3A Via-hole conductor 4 Electronic component 5 Ceramic main body 5a 1st internal electrode 5b 2nd internal electrode 6 External electrode 6a Base electrode 6b Plating layer 6b1 Nickel (Ni) plating layer 6b2 Copper (Cu) plating layer 6c Concavity and convexity 7, 7A Etched region 10 Electronic component built-in wiring board

Claims (4)

熱硬化性樹脂を含む、少なくとも一方の表面に形成された配線回路パターンと該配線回路パターンと電気的に接続されためっき層からなるビアホール導体とを有する絶縁基材と、
該絶縁基材内に埋設された、セラミック本体と該セラミック本体の一部に設けられた外部電極とを有しており、該外部電極が前記ビアホール導体と接続された電子部品とを備えており、
前記外部電極は、下地電極と該下地電極を覆っているニッケルめっき層および該ニッケルめっき層を覆っている銅めっき層と含んでおり、該銅めっき層の表面の一部にエッチング処理された領域を有しており、前記エッチング処理された領域で前記ビアホールと接続されていることを特徴とする電子部品内蔵型配線基板。 An insulating base material having a wiring circuit pattern formed on at least one surface, including a thermosetting resin, and a via-hole conductor made of a plating layer electrically connected to the wiring circuit pattern;
Embedded in the insulating substrate, having a ceramic body and an external electrode provided on a part of the ceramic body, the external electrode comprising an electronic component connected to the via-hole conductor ,
The external electrode includes a base electrode, a nickel plating layer covering the base electrode, and a copper plating layer covering the nickel plating layer, and a region etched into a part of the surface of the copper plating layer A wiring board with a built-in electronic component, wherein the wiring board is connected to the via hole in the etched region. 前記外部電極は、前記エッチング処理された領域の表面粗さが前記熱硬化性樹脂と接する領域の表面粗さよりも小さいことを特徴とする請求項１に記載の電子部品内蔵型配線基板。   2. The electronic component built-in wiring board according to claim 1, wherein the external electrode has a surface roughness of the etched region smaller than a surface roughness of a region in contact with the thermosetting resin. 前記ビアホール導体は、前記絶縁基材の厚み方向に直交する方向の断面形状が楕円形状であり、該楕円形状の長径が前記外部電極の長手方向に略平行であることを特徴とする請求項１または請求項２に記載の電子部品内蔵型配線基板。   2. The via-hole conductor according to claim 1, wherein a cross-sectional shape in a direction perpendicular to the thickness direction of the insulating base material is an elliptical shape, and a major axis of the elliptical shape is substantially parallel to a longitudinal direction of the external electrode. Or the electronic component built-in type wiring board of Claim 2. 未硬化の熱硬化性樹脂を含む第１乃至第３の絶縁シートを準備し、該第１の絶縁シートに空隙を形成する工程と、
セラミック本体と該セラミック本体の一部に設けられた、表面に凹凸部を有するとともに、下地電極と該下地電極を覆っているニッケルめっき層および該ニッケルめっき層を覆っている銅めっき層とを含んでいる外部電極とを備えた電子部品を前記第１の絶縁シートの空隙に配置し、前記第１の絶縁シートの上下に前記第２および第３の絶縁シートを積層することにより、仮積層体を形成する工程と、
前記仮積層体を前記熱硬化性樹脂が硬化する温度で加熱しつつ圧力を印加し、前記熱硬化性樹脂を硬化させて前記電子部品が埋設された絶縁基材を形成する工程と、
前記絶縁基材の少なくとも一方の表面に配線回路パターンを形成する工程と、
前記絶縁基材の前記配線回路パターンが形成されている表面側に前記外部電極が露出するようにビアホールを形成する工程と、
前記ビアホール内に露出している前記外部電極の前記凹凸部をエッチングする工程と、
エッチングされた前記外部電極を覆い、前記外部電極と前記配線回路パターンとが電気的に接続するように前記ビアホールをめっき処理することにより、前記絶縁基材にビアホール導体を形成する工程と
を備えていることを特徴とする電子部品内蔵型配線基板の製造方法。
Preparing first to third insulating sheets containing an uncured thermosetting resin, and forming a void in the first insulating sheet;
A ceramic main body, and a surface of the ceramic main body having a concavo-convex portion, a base electrode, a nickel plating layer covering the base electrode, and a copper plating layer covering the nickel plating layer An electronic component including an external electrode is disposed in the gap of the first insulating sheet, and the second and third insulating sheets are stacked above and below the first insulating sheet, thereby temporarily stacking Forming a step;
Applying a pressure while heating the temporary laminate at a temperature at which the thermosetting resin is cured, curing the thermosetting resin, and forming an insulating base material in which the electronic component is embedded;
Forming a wiring circuit pattern on at least one surface of the insulating substrate;
Forming a via hole so that the external electrode is exposed on the surface side of the insulating substrate on which the wiring circuit pattern is formed;
Etching the concavo-convex portion of the external electrode exposed in the via hole;
Covering the etched external electrode, and plating the via hole so that the external electrode and the wiring circuit pattern are electrically connected, thereby forming a via hole conductor on the insulating base. A method of manufacturing a wiring board with a built-in electronic component, comprising:
JP2015028684A 2015-02-17 2015-02-17 Electronic component built-in wiring board and method for manufacturing the same Pending JP2016152310A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015028684A JP2016152310A (en) 2015-02-17 2015-02-17 Electronic component built-in wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015028684A JP2016152310A (en) 2015-02-17 2015-02-17 Electronic component built-in wiring board and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2016152310A true JP2016152310A (en) 2016-08-22

Family

ID=56696685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015028684A Pending JP2016152310A (en) 2015-02-17 2015-02-17 Electronic component built-in wiring board and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2016152310A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199535A (en) * 2009-02-20 2010-09-09 Ibiden Co Ltd Wiring board and method for manufacturing the same
JP2011108966A (en) * 2009-11-20 2011-06-02 Murata Mfg Co Ltd Laminated electronic component
JP2013051336A (en) * 2011-08-31 2013-03-14 Ngk Spark Plug Co Ltd Wiring board with built-in component, and manufacturing method therefor
JP2014082353A (en) * 2012-10-17 2014-05-08 Tdk Corp Electronic component built-in substrate and method of manufacturing the same
JP2014131006A (en) * 2012-12-27 2014-07-10 Samsung Electro-Mechanics Co Ltd Electronic component built-in printed circuit board and manufacturing method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199535A (en) * 2009-02-20 2010-09-09 Ibiden Co Ltd Wiring board and method for manufacturing the same
JP2011108966A (en) * 2009-11-20 2011-06-02 Murata Mfg Co Ltd Laminated electronic component
JP2013051336A (en) * 2011-08-31 2013-03-14 Ngk Spark Plug Co Ltd Wiring board with built-in component, and manufacturing method therefor
JP2014082353A (en) * 2012-10-17 2014-05-08 Tdk Corp Electronic component built-in substrate and method of manufacturing the same
JP2014131006A (en) * 2012-12-27 2014-07-10 Samsung Electro-Mechanics Co Ltd Electronic component built-in printed circuit board and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US9370102B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having embedded multilayer ceramic electronic component
US10306765B2 (en) Multilayer ceramic electronic component to be embedded in board and printed circuit board having multilayer ceramic electronic component embedded therein
US9786434B2 (en) Multilayer ceramic electronic component and printed circuit board having the same
KR101659146B1 (en) Embedded multilayer capacitor and print circuit board having embedded multilayer capacitor
JP5755690B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
JP2019004080A (en) Electronic component, electronic device, and manufacturing method of electronic component
WO2019111966A1 (en) Wiring board, semiconductor device, and wiring board production method
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2014123707A (en) Substrate-embedded multilayer ceramic electronic component, method of manufacturing the same, and printed board including substrate-embedded multilayer ceramic electronic component
WO2018128095A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
US20150041053A1 (en) Method of Manufacturing Wiring Substrate
JP4610067B2 (en) Manufacturing method of wiring board with built-in electric element
CN106341945B (en) A flexible circuit board and method of making the same
JP2017005232A (en) Electronic component built-in wiring board
JP4965237B2 (en) Wiring board built-in capacitor and wiring board
JP2004172305A (en) Multilayer wiring board
JP4746422B2 (en) Capacitor manufacturing method and capacitor
JP2016152310A (en) Electronic component built-in wiring board and method for manufacturing the same
US10354800B2 (en) Multilayer ceramic electronic component, method of manufacturing the same, and print circuit board having the same embedded therein
JP4746423B2 (en) Wiring board built-in capacitor manufacturing method and wiring board built-in capacitor
JP2004172412A (en) Capacitor element and multilayer wiring board with built-in capacitor element
US20230207213A1 (en) Multilayered electronic component
JP4825012B2 (en) Wiring board manufacturing method
JP3688844B2 (en) Multilayer wiring board
JP2010171348A (en) Wiring board and stacked ceramic capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180918