JP2016152271A - Method for manufacturing vertical hall element - Google Patents
Method for manufacturing vertical hall element Download PDFInfo
- Publication number
- JP2016152271A JP2016152271A JP2015027887A JP2015027887A JP2016152271A JP 2016152271 A JP2016152271 A JP 2016152271A JP 2015027887 A JP2015027887 A JP 2015027887A JP 2015027887 A JP2015027887 A JP 2015027887A JP 2016152271 A JP2016152271 A JP 2016152271A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- hall element
- vertical hall
- manufacturing
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
本発明は、ホール効果を利用して半導体チップ面に水平な磁界成分を検出する縦型ホール素子の製造方法に関する。 The present invention relates to a method for manufacturing a vertical Hall element that uses a Hall effect to detect a magnetic field component horizontal to a semiconductor chip surface.
ホール素子の磁気検出原理について説明する。物質中に流れる電流に対して垂直な磁界が印加されるとその電流と磁界の双方に対して垂直な方向に電界(ホール電圧)が生じる。このホール電圧の大きさから磁界の強度を求めるのがホール素子による磁気検出の原理である。 The magnetic detection principle of the Hall element will be described. When a magnetic field perpendicular to the current flowing in the material is applied, an electric field (Hall voltage) is generated in a direction perpendicular to both the current and the magnetic field. Obtaining the strength of the magnetic field from the magnitude of the Hall voltage is the principle of magnetic detection by the Hall element.
半導体チップ面に水平な磁界成分を検出する縦型ホール素子の場合、チップ面に対して垂直に電流が流れる必要がある。そのために、磁気検出部の拡散層に深さが必要となるので、エピタキシャル基板が縦型ホール素子の作成に用いられることが多い。
シリコン基板上の縦型ホール素子として、磁気検出部の拡散層に濃度変化を持つ縦型ホール素子がある。(例えば、特許文献1参照)
In the case of a vertical Hall element that detects a magnetic field component that is horizontal to the semiconductor chip surface, a current needs to flow perpendicularly to the chip surface. Therefore, since a depth is required for the diffusion layer of the magnetic detection unit, an epitaxial substrate is often used for forming a vertical Hall element.
As a vertical Hall element on a silicon substrate, there is a vertical Hall element having a concentration change in a diffusion layer of a magnetic detection unit. (For example, see Patent Document 1)
磁気検出部の拡散層が不純物の濃度勾配を持つ場合、その濃度勾配は製造による誤差によりばらつきが変化し、ホール素子感度もそれに伴い変化するため高感度ホール素子の作成は難しい。製造における感度安定化のためにはエピタキシャル基板を用いる方法もあるが、ホール素子を利用したICの製造工程が増えてしまい、その結果、製造コストが増加してしまう。
そこで、本発明は縦型ホール素子において、製造コストを抑えつつ、安定した感度を持つ高感度なホール素子を提供することを課題とする。
When the diffusion layer of the magnetic detection unit has an impurity concentration gradient, the concentration gradient varies depending on an error due to manufacturing, and the Hall element sensitivity also changes accordingly. Therefore, it is difficult to create a highly sensitive Hall element. Although there is a method using an epitaxial substrate for stabilization of sensitivity in manufacturing, an IC manufacturing process using a Hall element increases, resulting in an increase in manufacturing cost.
Therefore, an object of the present invention is to provide a high-sensitivity Hall element having a stable sensitivity while suppressing manufacturing cost in a vertical Hall element.
上記の課題を解決するため、本発明は以下のような手段を用いた。
すなわち、半導体基板内に所定の導電型からなる半導体領域が形成されてなり、前記半導体領域の表面に電流供給対及び電圧出力対を有し、同基板の表面に垂直な成分を含む電流が前記半導体領域内の磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されるとき、その磁界成分に対応するホール電圧信号を出力する縦型ホール素子の製造方法において、前記半導体領域は、深さの異なる複数の不純物注入する工程と熱拡散工程とからなり、前記複数の不純物注入する工程が第1の注入深さと第1のドーズである第1の不純物注入工程と、前記第1の注入深さより深い第2の注入深さで前記第1のドーズ量より少ない第2のドーズ量で不純物注入する第2の不純物注入工程と、からなることを特徴とする縦型ホール素子の製造方法を用いた。
In order to solve the above problems, the present invention uses the following means.
That is, a semiconductor region having a predetermined conductivity type is formed in a semiconductor substrate, and a current supply pair and a voltage output pair are provided on the surface of the semiconductor region, and a current including a component perpendicular to the surface of the substrate is A vertical Hall element that outputs a Hall voltage signal corresponding to the magnetic field component when a magnetic field component parallel to the surface of the substrate is applied to the magnetic detection unit while being supplied to the magnetic detection unit in the semiconductor region In the manufacturing method, the semiconductor region includes a step of implanting a plurality of impurities having different depths and a thermal diffusion step, and the step of implanting the plurality of impurities has a first implantation depth and a first dose. And a second impurity implantation step in which impurities are implanted at a second implantation depth that is deeper than the first implantation depth and at a second dose amount that is less than the first dose amount. Characterize Using the manufacturing method of the type Hall element.
上記手段を用いることにより、拡散層の深さ方向の濃度変化が抑制されるため、安定したホール素子の感度を得ることができる。また、エピタキシャル基板を用いる場合に比べて、製造工程を削減することができるので、製造コストを削減することができる。 By using the above means, a change in the concentration of the diffusion layer in the depth direction is suppressed, so that stable Hall element sensitivity can be obtained. In addition, since the manufacturing process can be reduced as compared with the case of using an epitaxial substrate, the manufacturing cost can be reduced.
この発明に関わる縦型ホール素子についてその実施例を示す。
図1に縦型ホール素子の概略構造について説明する。図1(a)はこのホール素子の平面構造を模式的に示した平面図、図1(b)は図1(a)の切断面A−Aに沿った縦方向の断面図、図1(c)は図1(a)の切断面B−Bに沿った横方向の断面図を示している。
Examples of the vertical Hall element according to the present invention will be described.
FIG. 1 illustrates a schematic structure of a vertical Hall element. FIG. 1A is a plan view schematically showing the planar structure of the Hall element, FIG. 1B is a longitudinal sectional view taken along the cutting plane AA of FIG. c) shows a cross-sectional view in the transverse direction along the cut plane BB in FIG.
このホール素子は、例えばP型のシリコンからなる半導体層1と、基板表面に、例えばN型の導電型不純物が導入されて拡散層として形成されたN型の半導体領域3とを有して構成されている。さらに上記半導体層3に他の素子と素子分離するための、例えばP型からなる拡散層2が形成されている。そして、半導体領域3の表面の拡散層2によって囲まれる領域には、不純物濃度(N型)が選択的に高められたコンタクト領域4a〜4eが形成されている。N型の半導体領域3はNウェル(N−well)と呼ばれることもある。 The Hall element includes a semiconductor layer 1 made of, for example, P-type silicon, and an N-type semiconductor region 3 formed as a diffusion layer by introducing, for example, an N-type conductive impurity on the substrate surface. Has been. Further, a diffusion layer 2 made of, for example, P type is formed in the semiconductor layer 3 so as to isolate the element from other elements. In the region surrounded by the diffusion layer 2 on the surface of the semiconductor region 3, contact regions 4a to 4e in which the impurity concentration (N-type) is selectively increased are formed. The N-type semiconductor region 3 is sometimes called an N-well.
そして、これらのコンタクト領域4a〜4eはそこに配設される各電極(配線)を介して、それぞれ端子S及びG1及びG2及びD1及びD2と電気的に接続される。なお、このホール素子において上記コンタクト領域4aおよび4cはそれぞれコンタクト領域4bと対をなして電流供給対を形成するものであり、一方、上記コンタクト領域4dおよび4eは、電圧出力対の各端部に相当するものである。 These contact regions 4a to 4e are electrically connected to terminals S, G1, G2, D1, and D2, respectively, through electrodes (wirings) disposed there. In this Hall element, the contact regions 4a and 4c are paired with the contact region 4b to form a current supply pair. On the other hand, the contact regions 4d and 4e are formed at each end of the voltage output pair. It is equivalent.
上記端子Sから端子G1へ、また端子Sから端子G2へそれぞれ一定の駆動電流を流すと、その電流は、基板表面に形成されたコンタクト領域4aから拡散層3そして拡散層2aおよび2bの下方を通じて、コンタクト領域4bおよび4cへとそれぞれ流れる。この場合拡散層3には基板表面に垂直な成分を含む電流が流れることになる。このため、基板表面に平行な成分を含む磁界が拡散層3に印加されると前述したホール効果によって電流と垂直な方向に配置された端子D1およびD2との間にその磁界に対応するホール電圧Vhが発生し磁界を検出することができる。 When a constant drive current is passed from the terminal S to the terminal G1 and from the terminal S to the terminal G2, the current flows from the contact region 4a formed on the substrate surface through the diffusion layer 3 and below the diffusion layers 2a and 2b. , Flow into contact regions 4b and 4c, respectively. In this case, a current containing a component perpendicular to the substrate surface flows through the diffusion layer 3. For this reason, when a magnetic field including a component parallel to the substrate surface is applied to the diffusion layer 3, the Hall voltage corresponding to the magnetic field between the terminals D1 and D2 arranged in the direction perpendicular to the current by the Hall effect described above. Vh is generated and a magnetic field can be detected.
この実施例の縦型ホール素子では基板表面に垂直な成分を含む電流が流れるために、拡散層3は基板に対して深さが必要となる。この場合、拡散層3の濃度分布は一定であることが望ましいが、イオン注入方による一度の不純物導入では表面からの距離により濃度が異なり一定にはならない。そこで図2のように、拡散層3の形成に際し不純物導入を2回以上行い、その後熱拡散を行うことで拡散層3の不純物濃度が広い範囲において一定になるようにする。例えば、リンを60keVのエネルギーでドーズ量4.0×1013/cm2で注入後、更にリンを150keVのエネルギーでドーズ量1.1×1014/cm2で注入し、熱拡散(900℃、30分)することで、深さ方向の濃度勾配を低減する。 In the vertical Hall element of this embodiment, since a current containing a component perpendicular to the substrate surface flows, the diffusion layer 3 needs to be deep with respect to the substrate. In this case, it is desirable that the concentration distribution of the diffusion layer 3 is constant, but once the impurity is introduced by the ion implantation method, the concentration varies depending on the distance from the surface and does not become constant. Therefore, as shown in FIG. 2, when the diffusion layer 3 is formed, impurities are introduced twice or more, and then thermal diffusion is performed so that the impurity concentration of the diffusion layer 3 is constant over a wide range. For example, phosphorus is implanted at a dose of 4.0 × 10 13 / cm 2 at an energy of 60 keV, and further phosphorus is implanted at an energy of 150 keV at a dose of 1.1 × 10 14 / cm 2 , and thermal diffusion (900 ° C. , 30 minutes), the concentration gradient in the depth direction is reduced.
図2はN型の不純物によるNウェルの深さ方向の濃度プロファイルを示している。曲線6はリンを60keVのエネルギーでドーズ量4.0×1013/cm2/cm2で注入したものの熱拡散後の濃度プロファイル、曲線5はリンを150keVのエネルギーでドーズ量1.1×1014/cm2で注入したものの熱拡散後の濃度プロファイルである。そして、熱拡散することにより、両者を合わせたNwellの濃度プロファイルは曲線7のように所定の深さまでほぼ一定のプロファイルとすることができる。特に、リンを1回目に注入したときのピークの位置とリンを2回目に注入したときのピークの位置の間、あるいはもう少し広く、リンを1回目に注入したときのピークの位置とリンを2回目に注入したときのピークを超えた位置の間においては濃度をほぼ一定とできる。これにより、基板表面に垂直な方向へ流れる電流成分を安定化させることができ、ホール素子としての感度を安定化することができる。比較のために従来のホール素子の磁気検出部の不純物濃度分布図を図3に示す。不純物注入が一回であるため不純物の濃度プロファイルは一定とならず、最大値を有する上に凸のプロファイルとなっている。 FIG. 2 shows a concentration profile in the depth direction of the N-well due to N-type impurities. Curve 6 is a concentration profile after thermal diffusion of phosphorus implanted at an energy of 60 keV and a dose of 4.0 × 10 13 / cm 2 / cm 2 , and curve 5 is a dose of 1.1 × 10 5 at an energy of 150 keV and phosphorus. It is the density | concentration profile after thermal diffusion of what was inject | poured by 14 / cm < 2 >. Then, by thermal diffusion, the concentration profile of Nwell combined with each other can be made to be a substantially constant profile up to a predetermined depth as shown by a curve 7. In particular, between the peak position when phosphorus is injected for the first time and the peak position when phosphorus is injected for the second time, or a little wider, the peak position and phosphorus when phosphorus is injected for the first time is 2 The concentration can be made almost constant between the positions exceeding the peak at the time of the second injection. Thereby, the current component flowing in the direction perpendicular to the substrate surface can be stabilized, and the sensitivity as the Hall element can be stabilized. For comparison, FIG. 3 shows an impurity concentration distribution diagram of a magnetic detection part of a conventional Hall element. Since the impurity implantation is performed once, the impurity concentration profile is not constant, and has an upwardly convex profile having a maximum value.
上記では、第1の不純物注入を基板1の所定の深さに所定のドーズ量で行い、次いで第2の不純物注入を第1の不純物注入に比べ注入深さを深くし、少ないドーズ量にするという条件からなる2回の不純物注入の例を示したが、3回以上の不純物注入としても良い。なお、イオン注入種が同じなら、加速電圧を大きくした場合、ドーズ量を少なくすることで、より濃度バラツキの少ない濃度プロファイルを得ることが可能となる。 In the above, the first impurity implantation is carried out at a prescribed depth of the substrate 1 with a prescribed dose, and then the second impurity implantation is made deeper than the first impurity implantation so as to reduce the dose. Although the example of the two impurity implantations having the above conditions is shown, the impurity implantation may be performed three or more times. If the ion implantation species are the same, when the acceleration voltage is increased, it is possible to obtain a concentration profile with less concentration variation by reducing the dose.
1 基板(P−sub)
2 素子分離(P型)
3 拡散層(N型)
4a〜4e コンタクト領域(N+)
5 第2の不純物注入による濃度プロファイル
6 第1の不純物注入による濃度プロファイル
7 第1および第2の不純物注入による濃度プロファイル
8 従来技術における不純物注入によるN濃度プロファイル
G1、G2、S、D1、D2 電極端子
1 Substrate (P-sub)
2 Element isolation (P type)
3 Diffusion layer (N type)
4a to 4e Contact region (N +)
5 Concentration profile by second impurity implantation 6 Concentration profile by first impurity implantation 7 Concentration profile by first and second impurity implantation 8 N concentration profiles G1, G2, S, D1, D2 by impurity implantation in the prior art Terminal
Claims (3)
前記半導体領域を形成しようとする領域に不純物を複数回に渡って注入する工程と、
前記複数回の注入をされた前記不純物を拡散する熱拡散工程と、
からなる前記半導体領域を形成する工程を有し、
前記複数回に渡って不純物を注入する工程は、
第1の注入深さと第1のドーズにより第1の不純物を注入する第1の不純物注入工程と、
前記第1の注入深さより深い第2の注入深さと前記第1のドーズ量より少ない第2のドーズ量により第2の不純物を注入する第2の不純物注入工程と、
を含むことを特徴とする縦型ホール素子の製造方法。 A current flows vertically in a depth direction viewed from the surface of the semiconductor substrate in a semiconductor region in which an N-type impurity is diffused provided in the semiconductor substrate, and between the terminals provided in a direction perpendicular to the current A vertical Hall element manufacturing method for detecting a component of a magnetic field parallel to the surface of the semiconductor substrate by a voltage generated in
Implanting impurities into the region where the semiconductor region is to be formed a plurality of times;
A thermal diffusion step of diffusing the impurities implanted multiple times;
Forming the semiconductor region comprising:
The step of injecting impurities over a plurality of times,
A first impurity implantation step of implanting a first impurity with a first implantation depth and a first dose;
A second impurity implantation step of implanting a second impurity with a second implantation depth deeper than the first implantation depth and a second dose amount smaller than the first dose amount;
The manufacturing method of the vertical Hall element characterized by including.
前記第1の不純物注入工程における前記第1の不純物のピークの位置と、前記第2の不純物注入工程における前記第2の不純物のピークの位置との間で、前記深さ方向の不純物濃度が一定である請求項1記載の縦型ホール素子の製造方法。 After the thermal diffusion step,
The impurity concentration in the depth direction is constant between the position of the first impurity peak in the first impurity implantation step and the position of the second impurity peak in the second impurity implantation step. The method for producing a vertical Hall element according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015027887A JP2016152271A (en) | 2015-02-16 | 2015-02-16 | Method for manufacturing vertical hall element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015027887A JP2016152271A (en) | 2015-02-16 | 2015-02-16 | Method for manufacturing vertical hall element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016152271A true JP2016152271A (en) | 2016-08-22 |
Family
ID=56696649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015027887A Pending JP2016152271A (en) | 2015-02-16 | 2015-02-16 | Method for manufacturing vertical hall element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016152271A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180315919A1 (en) * | 2017-04-28 | 2018-11-01 | Ablic Inc. | Semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117182A (en) * | 1982-12-23 | 1984-07-06 | Toshiba Corp | Manufacture of hall element |
| US20050230770A1 (en) * | 2004-03-30 | 2005-10-20 | Denso Corporation | Magnetic sensor having vertical hall device and method for manufacturing the same |
| EP2503612A2 (en) * | 2011-03-24 | 2012-09-26 | Melexis Technologies NV | Vertical hall sensor and method of making a vertical hall sensor |
-
2015
- 2015-02-16 JP JP2015027887A patent/JP2016152271A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117182A (en) * | 1982-12-23 | 1984-07-06 | Toshiba Corp | Manufacture of hall element |
| US20050230770A1 (en) * | 2004-03-30 | 2005-10-20 | Denso Corporation | Magnetic sensor having vertical hall device and method for manufacturing the same |
| JP2005333103A (en) * | 2004-03-30 | 2005-12-02 | Denso Corp | Vertical hall device and manufacturing method of the same |
| EP2503612A2 (en) * | 2011-03-24 | 2012-09-26 | Melexis Technologies NV | Vertical hall sensor and method of making a vertical hall sensor |
| JP2012204836A (en) * | 2011-03-24 | 2012-10-22 | Melexis Technologies Nv | Vertical hall sensor and method for producing vertical hall sensor |
| US8564083B2 (en) * | 2011-03-24 | 2013-10-22 | Melexis Technologies Nv | Vertical hall sensor and method for producing a vertical hall sensor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180315919A1 (en) * | 2017-04-28 | 2018-11-01 | Ablic Inc. | Semiconductor device |
| JP2018190793A (en) * | 2017-04-28 | 2018-11-29 | エイブリック株式会社 | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111095569B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8426936B2 (en) | Vertical Hall sensor and method of producing a vertical Hall sensor | |
| US10247788B2 (en) | Resistive element | |
| TWI602300B (en) | Super junction semiconductor device and method of manufacturing the same | |
| US9741925B2 (en) | Method for doping an active Hall effect region of a Hall effect device and Hall effect device having a doped active Hall effect region | |
| US9299919B1 (en) | Hall sensor with improved doping profile | |
| KR20160009819A (en) | Vertical Hall Sensor, Hall Sensor module and Method for Manufacturing the same | |
| CN104471710A (en) | Semiconductor device and method for manufacturing same | |
| US20160146906A1 (en) | Vertical hall element | |
| US8629526B2 (en) | Semiconductor device | |
| KR101943067B1 (en) | Semiconductor substrate evaluating method, semiconductor substrate for evaluation, and semiconductor device | |
| JP2018093083A (en) | Semiconductor device | |
| US10002974B2 (en) | Zener diode | |
| JP2016152271A (en) | Method for manufacturing vertical hall element | |
| JP6365790B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20180315919A1 (en) | Semiconductor device | |
| CN102509767A (en) | Complementary metal oxide semiconductor (CMOS) sensor with octagonal Hall disk structure and manufacturing method for CMOS sensor | |
| KR101403061B1 (en) | Power semiconductor device | |
| WO2020217683A1 (en) | Semiconductor device and production method | |
| US12156480B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9006839B2 (en) | Semiconductor device | |
| US20140332931A1 (en) | Compensation Devices | |
| JP2018074106A (en) | Semiconductor device manufacturing method and chip having semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190624 |