JP2016039341A - 電子部品の製造方法及び電子部品 - Google Patents

Abstract

【課題】電子部品に対し密着性の高い電磁シールド層を形成することができるとともに、電子部品自体の劣化を十分に抑制することができ、なおかつ煩雑な工程が不要である電子部品の製造方法を提供すること。
【解決手段】基材、基材の一方の面上に配置された半導体素子、及び半導体素子を封止する封止材を備える半導体素子搭載基板を準備する工程と、基材の他方の面に保護フィルムを貼付する工程と、封止材表面をプラズマ処理する工程と、プラズマ処理された封止材表面に無電解めっき膜を形成する工程と、を備える、電子部品の製造方法。
【選択図】図１

Description

本発明は、電子部品の製造方法及び電子部品に関する。

電子機器が発する電磁波は時に人体にとって有害となる場合がある。このような電磁波を遮断する方法（電磁シールド）は多岐に亘るが、一般的には金属キャップを用いて電子機器内部を覆う金属キャップ方式が主流である。しかしながら、この金属キャップ方式を採用する場合、電子機器の組み立て工程が極めて複雑になるだけでなく、金属キャップの搭載エリアにも設計上の制約があるため、電子機器の小型、薄型化が困難である。また、組み立てコストや材料コストを含めると、電子機器自体の製造コストが高くなることが知られている。このようなことから、金属キャップに代えて、半導体素子の封止材表面に直接めっき被膜を形成することで、電磁シールド特性を得る方法も試みられている。

ところで、樹脂等の表面に密着性の高いめっき膜を形成する方法は古くから色々な方法で行われている。例えば、自動車分野ではクロム酸−硫酸を用いて、また、配線板等のプリント基板の分野では過マンガン酸を用いて樹脂表面を溶かしてアンカー効果を高め、樹脂とめっき膜との密着性を確保する処理方法が主流である。しかしながら、このような方法を半導体実装した封止材を含むパッケージ基板に適用した例は殆どなく、まだ量産実用化されていない。これは、上記方法の工程上、電子部品全体をこれらの液体で処理することになるため、表面に封止材、裏面や側面にパッケージ基板が露出した状態の電子部品自体のダメージが懸念されるためである。

なお、このようなダメージを回避するため、保護フィルムを用いて適宜露出面を保護する方法も検討されている。しかしながら、クロム酸−硫酸、過マンガン酸等の高酸化力液体を用いた場合は、基板と保護フィルムとの間に浸み込みが発生してしまうリスクがある。それだけでなく、フィルムの種類によっては、これらの液体で溶解するリスクもある。このように、アンカー効果を高めるために酸化力の高い液体で対象表面を処理する方法は多くのリスクが存在し、半導体分野での実用化を困難にしている。

このようなことから、最近の例では、超臨界状態の高圧ＣＯ_２を用いて、封止材表面に密着性の高い無電解めっき被膜（電磁シールド膜）を形成する方法の開発が試みられている（特許文献１）。

特開２０１０−１１４２９１号公報

しかしながら、実際に超臨界状態の高圧ＣＯ_２を用いて処理を行なう場合、電子部品は高圧の環境下に曝されることになる。このときに、ガラスクロスが露出するパッケージ基板側面、封止材と基板との接着面等から超臨界状態の高圧ＣＯ_２が浸漬し、パッケージ基板中に含まれる樹脂等が溶解してしまう場合がある。そのため、構成パーツ自体がバラバラに分解してしまう可能性がある。また、そもそも、製造工程中に超臨界状態の高圧ＣＯ_２を用いる工程が導入されることになるため、製造工程を簡素化することには限界がある。

さらに、パッケージ基板の裏面（はんだボール実装面）を保護するために設けられる保護フィルムに対しても、超臨界状態の高圧ＣＯ_２は強力な溶解性を示す。特許文献１では、このことに対応するべく基板の裏面同士を向かい合わせたうえで、基板端部をエポキシ系接着剤等で封止し、最終的には硬化したエポキシ樹脂を除去するという複雑な工程を行っている。

また、特許文献１に記載されているように、パッケージ基板に封止材を形成した表面に対して、超臨界状態の高圧ＣＯ_２を用いたパラジウム（Ｐｄ）触媒付着処理をすると、浸漬金属イオンのマイグレーションが発生することが考えられる。

このように、従来技術を実用化して電子部品の製造工程を改良することは極めて難しく、仮に実用化できたとしても電子部品加工上の自由度が低く、設計範囲が極めて限られると考えられる。

本発明は、上記問題点を解決するためになされたものであり、電子部品に対し密着性の高い電磁シールド層を形成することができるとともに、電子部品自体の劣化を十分に抑制することができ、なおかつ煩雑な工程が不要である電子部品の製造方法を提供することを目的とする。また、本発明は、この製造方法により製造される電子部品を提供することを目的とする。

発明者らは鋭意調査及び検討を行った結果、以下のような本発明の製造方法であれば、上記課題をいずれも解決できることを見出し、本発明を完成するに至った。

すなわち、本発明は、基材、基材の一方の面上に配置された半導体素子、及び半導体素子を封止する封止材を備える半導体素子搭載基板を準備する工程と、基材の他方の面に保護フィルムを貼付する工程と、封止材表面をプラズマ処理する工程と、プラズマ処理された封止材表面に無電解めっき膜を形成する工程と、を備える、電子部品の製造方法を提供する。

本発明によれば、例えば、電子部品の封止材表面及び露出したパッケージ基板表面へ、電磁シールド性を有する密着性の高い無電解めっき膜を形成することができるとともに、電子部品自体の劣化を十分に抑制することができ、なおかつ煩雑な工程が不要である電子部品の製造方法が提供される。

本発明において、プラズマ処理は、マイクロ波プラズマ、高周波プラズマ、大気圧プラズマ、ＩＣＰ（誘導結合式プラズマ）、ＨＣＰ（中空陰極プラズマ）、又はＩＣＰとＨＣＰとを組み合わせた特殊プラズマを用いて実施されることが好ましい。いずれのプラズマを用いても一定の効果があり、プラズマ処理を行わない場合と比較して、無電解めっきの剥れや膨れを効果的に抑制することができる。

本発明はまた、上記製造方法により製造される、電子部品を提供する。このようにして製造される電子部品は、密着性の高い電磁シールドを備えているだけでなく、製造環境に起因する劣化が十分に抑制されている。

本発明によれば、電子部品に対し密着性の高い電磁シールド層を形成することができるとともに、電子部品自体の劣化を十分に抑制することができ、なおかつ煩雑な工程が不要である電子部品の製造方法を提供することができる。

また、本発明は、この製造方法により製造される電子部品を提供することができる。すなわち、本発明によれば、パッケージ基板上に少なくとも１つの半導体素子と、該半導体素子全表面を覆う封止材とを備える電子部品に対し、封止材表面及びパッケージ基板露出表面にプラズマ処理を行った後、無電解めっきを行うことにより、超臨界流体やクロム酸−硫酸、過マンガン酸等の酸化性物質を製造工程中で使用することなく、密着性の高い電磁シールド層が形成された電子部品を容易に作製することが可能である。

本実施形態の電子部品の製造方法により得られる電子部品の断面図である。

以下、場合により図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。

本実施形態の電子部品の製造方法は、基材、基材の一方の面上に配置された半導体素子、及び半導体素子を封止する封止材を備える半導体素子搭載基板を準備する工程と、基材の他方の面に保護フィルムを貼付する工程と、封止材表面をプラズマ処理する工程と、プラズマ処理された封止材表面に無電解めっき膜を形成する工程と、を備える。より具体的には、本実施形態の電子部品の製造方法は、例えばパッケージ基板の一方の面上にパッケージ基板と接続される半導体素子を実装配置する工程（準備工程）と、実装配置された半導体素子を封止材で封止する工程（封止工程）と、パッケージ基板の他方の面に保護フィルムを貼付する工程（保護フィルム貼付工程）と、これらの工程を経て構成された、パッケージ基板、半導体素子、封止材及びはんだボール実装面を保護するフィルムが一体となった電子部品全体にプラズマ処理する工程（プラズマ処理工程）と、プラズマ処理された電子部品全体の表面に無電解めっき膜を形成する工程（めっき工程）と、を備えるものである。

これにより、図１に示すような、めっき膜が形成された保護フィルム付き電子部品を得ることができる。図１は、本実施形態の電子部品の製造方法により得られる電子部品の断面図である。図１（ａ）は、基材１０と、基材の一方の面上に半導体素子２０と、半導体素子２０を封止するとともに基材１０の一方の面の一部（半導体素子２０が載置されていない部分の一部）の表面を被覆する封止材３０と、基材１０の他方の面（はんだボール実装面）上に保護フィルム４０と、これら全ての表面、すなわち、封止材３０の表面、保護フィルム４０の表面、基材１０の一方の面の一部（封止材３０で被覆されていない部分）の表面及び端面を被覆する無電解めっき膜５０と、を備える、めっき工程後の電子部品の断面図である。

一方、図１（ｂ）に示すように、封止材３０は基材１０の一方の面全面を被覆していてもよい。すなわち、図１（ｂ）は、基材１０と、基材の一方の面上に半導体素子２０と、半導体素子２０を封止するとともに基材１０の一方の面（半導体素子２０が載置されていない部分）を被覆する封止材３０と、基材１０の他方の面（はんだボール実装面）上に保護フィルム４０と、これら全ての表面、すなわち、封止材３０の表面、保護フィルム４０の表面、基材１０の端面を被覆する無電解めっき膜５０と、を備える、めっき工程後の電子部品の断面図である。

以下、各工程について詳述するが、本実施形態はここで説明する内容に特に限定されるものではない。

［準備工程］
本工程では、パッケージ基板（基材）の一方の面上に複数の半導体素子をワイヤーボンディング実装又はフリップチップ実装により実装配置し、半導体素子搭載基板を準備する。パッケージ基板としてはガラスエポキシ基板、ポリイミド基板、セラミックス基板、リードフレーム等からなる配線形成した半導体実装用の基材を使用する。また、半導体素子としては汎用ＬＳＩ、フラッシュメモリー、ＣＰＵ、ＡＳＩＣ、システムＬＳＩ、ＤＲＡＭ、ＳＲＡＭ等の一般的なものを挙げることができる。

［封止工程］
次に、本工程においてそれぞれの半導体素子を封止材で封止し、封止済み半導体素子搭載基板を得る。封止方法は特に限定されないが、タブレット状、液状等の封止材を用いて、部分的にパッケージ基板上の半導体素子を封止する方法等が使用可能である。なお、封止材表面には無電解めっき膜が形成されることになるので、パッケージ基板は、無電解めっき膜（銅めっき膜、ニッケルめっき膜等）がグランドパターンに接続されるように予め設計されている。なお、後述するように、無電解めっき膜の上に更に電解めっき膜（銅めっき膜、ニッケルめっき膜等）が設けられていてもよい。これにより、更に電磁シールド効果を上げることも可能である。

封止材は、通常半導体用封止材として用いられるものであれば特に制限はされず、例えば、シリカフィラーを含むエポキシ樹脂系封止材、シリコーン系封止材等が使用できる。一般的にはエポキシ樹脂系封止材が好適に用いることができる。

なお、このようにして封止された複数の半導体素子を備えるパッケージ基板は、最終的に切断されて個々のチップに分割されることになる。そのため、一般的にパッケージ基板には切断用のダイシング加工が施される。

［保護フィルム貼付工程］
本工程では、パッケージ基板の他方の面である裏面（はんだボール実装面）に保護フィルムを貼り付ける。保護フィルムは、後のめっき工程におけるめっき液から基板裏面を保護すること、すなわち基板裏面がめっきされないようにすることを主な目的として使用される。

保護フィルムとしては、めっき保護用の一般的なフィルムを使用することができ、耐めっき液性、基板裏面に対する十分な粘着力、めっき工程後の容易な剥離性を備えていれば特に制限されない。このような保護フィルムとしては、例えば粘着剤層にはアクリル、合成ゴム、変性ゴム等を使用し、支持基材にはＰＥＴフィルム、ＰＰフィルム、高強度ＰＥフィルム等を使用した保護フィルムを好適に使用することができる。なお、保護フィルム貼付工程はプラズマ処理工程以前に行うことが好ましい。保護フィルムを貼り付ける方法としては特に限定されないが、貼り付け温度６０〜８０℃にてロールラミネートで貼り付ける方法が挙げられる。

［プラズマ処理工程］
上記工程にて得られた、封止済み半導体素子搭載基板に対し、本工程においてプラズマ処理を行う。本実施形態においては、このプラズマ処理を無電解めっき膜密着性の向上のための前処理として実施することが重要である。

プラズマは気体を構成する分子が部分的に、または完全に電離し、陽イオンと電子に別れて自由に運動している状態である。プラズマ状態の気体を用いて上記電子部品を処理すると、電子部品表面の化学反応が進行し、酸化やアッシングが起こる。この反応を利用して、封止材表面を含む電子部品全体の表面に対し、めっき膜の密着性の良い被膜を形成することが可能となる。

ここで使用するプラズマは特に限定されるものではないが、幾つか挙げることができる。代表的な例としてはマイクロ波プラズマ、高周波プラズマ、大気圧プラズマ、ＩＣＰ（誘導結合式プラズマ）、ＨＣＰ（中空陰極プラズマ）、ＩＣＰとＨＣＰとを組み合わせた特殊プラズマを挙げることができる。これらのプラズマを用いてプラズマ処理を行うことにより、封止材、パッケージ基板、保護フィルム等の表面に対し粗化形状の形成や活性官能基の付与が行われるため、未処理の場合と比較してこれらの表面のめっき膜に対する密着性が大幅に向上する。特に、これらのプラズマの中でも、樹脂材料のエッチング性能と汎用性の観点から、マイクロ波プラズマ又はＩＣＰ及びＨＣＰを組み合わせた特殊プラズマが好適である。

プラズマ処理には、キャリアーガスと呼ばれるガスを使用する。使用するキャリアーガスとしては酸素、フッ素、水素、アルゴン、窒素等が挙げられる。これらのガスは混合して使用してもよい。なお、特に限定されるものではないが、プラズマ状態の保持性とキャリアーガスコストの観点から、酸素ガスを中心に窒素、フッ素を組合せたキャリアーガスが好適である。

プラズマ処理は真空プラズマ処理装置等を用いて真空中で行われる。特に著しく限定されるものではないが処理圧力は２００〜４００ｍＴｏｒｒの範囲が好ましく、３００〜４００ｍＴｏｒｒの範囲がより好ましく、３２５〜３７５ｍＴｏｒｒがさらに好ましい。処理圧力が２００ｍＴｏｒｒ以上であることにより、プラズマが保持し易くなり、また４００ｍＴｏｒｒ以下であることにより、均一にエッチングし易くなる傾向にある。

プラズマ処理時間は１〜６０分間が好ましく、５〜４０分間がより好ましく、１０〜４０分間がさらに好ましい。処理時間が１分間未満であると十分な効果を得にくく、また、６０分間超であると、基材がエッチングされすぎたり部品を痛めたりする傾向がある。

［めっき工程］
プラズマ処理が施された、封止済み半導体素子搭載基板の表面に対し、本工程では無電解めっき膜を形成する。無電解めっき膜は、図１（ａ）及び（ｂ）に示すように、保護フィルムが貼付された、封止済み半導体素子搭載基板の表面全体に形成されることが好ましい。本実施形態においては、特にプラズマ処理が施された表面と無電解めっき膜との密着力は高く、外観上も良好な無電解めっき膜が形成される。

本実施形態におけるめっき方法は特に限定されないが、一般的にプリント配線板の製造工程にて使用される無電解めっきを使用することができる。

無電解めっきは、特に限定されるものではないが、一般的に行われる以下の工程を用いることができる。

まず、前処理としてめっき対象表面の脱脂処理を行う。脱脂液はアルカリ脱脂液又は酸性脱脂液を使用することができる。好適には、対象表面に付着した油脂分を除去するためにアルカリ脱脂液が有効である。具体的には、４０〜６０℃に調整したアルカリ脱脂液を用いて対象表面を５〜１０分間程度処理すればよい。なお、界面活性剤を含むアルカリ脱脂液を用いた場合はその後水洗を２〜３分間行い、対象表面に付着した界面活性剤を除去することが好ましい。

次に、対象表面の水分を除去するためにプリディップ処理を行う。これは、例えば、２０〜３０℃に調整したプリディップ処理液で対象表面を１〜３分間処理すればよい。その後、水洗は行わないで触媒付着処理を行う。

触媒付着処理では、無電解めっき膜が形成される際の触媒核となる触媒を対象表面に付着させる。触媒は特に限定されるものではなく、銅、銅−ニッケル合金、白金、銀、パラジウム等の貴金属が挙げられ、これらの中でも一般的に使用されているパラジウムが好ましい。対象表面を、パラジウム等の貴金属コロイドを含む触媒液で５〜１０分間前処理することにより、対象表面に触媒を付着させることができる。なお、パラジウム触媒によるめっき析出性を高めるために、さらに密着促進処理を行ってもよい。密着促進処理としては、例えば触媒表面に吸着した、触媒に含まれている錫を除去するための処理が挙げられる。このような処理は主に酸性の液を用いて、処理時間は５〜１０分間、２５〜３０℃で行われる。なお、その後、室温で水洗を１〜３分間行う。

次に、触媒を付着させた対象表面に無電解めっきを施し、無電解めっき膜を形成する。無電解めっきとしては特に限定されるものではないが、無電解銅めっき、無電解ニッケルめっき、無電解パラジウムめっき、無電解銀めっき、無電解金めっき、無電解白金めっき等を使用することができる。また、これら貴金属の合金めっきも使用することができる。なお、経済面や作業性という観点から、これらのめっきの中でも無電解ニッケルめっきや無電解銅めっきが好適である。

無電解めっき膜は一層のみでもよく、異なる二層以上が形成されていてもよい。すなわち、必要とされる電磁シールドの特性、コスト等を考慮し、無電解めっき膜の膜厚や層構成を適宜調整することが好ましい。無電解めっき膜の膜厚は、十分な電磁シールド性を発揮するという観点から、２〜５μｍであることが好ましい。めっきの種類によっても異なるが、所望の無電解めっき膜は、通常４０〜９０℃に調整しためっき液を用いて対象となる電子部品を２０〜６０分間処理することで得ることができる。なお、めっき液のｐＨは特に限定されないが、例えば無電解ニッケルめっき液を用いた場合は室温（２５℃）で４．０〜６．０が好ましく、また、無電解銅めっき液を用いた場合は室温で１２．０〜１３．０が好ましい。

また、無電解めっき膜上に、電磁シールド効果をより高めるために電解めっき膜をさらに形成してもよい。電解めっきとしては特に限定されないが、電解銅めっき、電解ニッケルめっき、電解ニッケル合金めっき、電解スズめっき、電解はんだ合金めっき、電解亜鉛めっき、電解亜鉛合金めっき、電解パラジウムめっき、電解パラジウム合金めっき、電解銀めっき、電解金めっき等を使用することができる。なお、コストや経済面という観点から、これらのめっきの中でも電解ニッケルめっきや電解銅めっきが好適である。

電解めっき膜は一層のみでもよく、異なる二層以上が形成されていてもよい。無電解めっき膜と同様に、必要とされる電磁シールドの特性、コスト等を考慮し、電解めっき膜の膜厚や層構成を適宜調整することが好ましい。なお、電解めっき膜を設ける場合は、その膜厚は５〜１０μｍであることが好ましい。めっきの種類によっても異なるが、所望のめっき膜は、通常２５〜４０℃に調整しためっき液を用いて対象となる電子部品を１５〜３０分間処理することで得ることができる。

なお、めっき工程後、保護フィルムを除去することにより、保護フィルムが貼付されていた部分を除く表面を被覆する無電解めっき膜及び場合によりさらに電解めっき膜を備える、電磁シールド層が形成された電子部品を得ることができる。

以上により、パッケージ基板上に少なくとも１つの半導体素子と該半導体素子全表面を覆う封止材とを備える電子部品に対し、封止材表面及びパッケージ基板露出表面に密着性の高い電磁シールド層を容易に形成することができる。このような製造方法により製造される電子部品は、携帯電話、ＰＣ、携帯音楽プレーヤー、テレビ、白物家電、プリンター、スキャナー等の電子機器や、自動車に搭載される電子機器に好適に実装することが可能である。

以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。

［実施例１］
［準備工程〜保護フィルム貼付工程］
パッケージ基板上に半導体素子をワイヤーボンディングにより実装した後、この半導体素子搭載パッケージ基板を封止材で封止した２種類の電子部品を準備した。そして、パッケージ基板のはんだボール実装面に対して保護フィルムを貼り付けた。これらの電子部品は、図１（ａ）及び（ｂ）に示すような２種類の構造（ただし、この段階ではいずれもめっき膜は形成されていない状態）であった。なお、具体的に使用した材料は以下の通りであった。
パッケージ基板：片面ＢＧＡ基板（無電解Ｎｉ／Ａｕめっき仕上げ）
半導体素子：テスト用半導体
保護フィルム：日立化成株式会社製、めっき用保護フィルムＫ−３９４０Ｂ
封止材：日立化成株式会社製、ＣＥＬ−９７００ＨＦ１０

［プラズマ処理工程］
上記２種類の電子部品を所定の固定具により固定して、電子部品の表面全体に対してプラズマ処理を行った。プラズマ条件は以下のとおりとした。
プラズマ処理装置：ＮＥＭＳ（Ｎａｎｏ Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｍｉｃｒｏ Ｓｙｓｔｅｍ Ｔｅｃｈｎｏｌｏｇｉｅｓ．Ｉｎｃ．）社製 真空プラズマ装置 ＮＥＭＳＴ ＤＳ２００８ＪＰ
プラズマ方式：ＩＣＰ（誘導結合式プラズマ）及びＨＣＰ（中空陰極プラズマ）を組み合わせた特殊プラズマ
キャリアーガス：酸素、窒素及びフッ素の混合ガス
処理圧力：３５０ｍＴｏｒｒ
電力：８ｋＷ
処理時間：４０分間

［めっき工程］
次に、プラズマ処理をした電子部品に対して無電解銅めっきを行った。これはプリント配線板で使用されている一般的なめっき方法である。

まず、プラズマ処理をした電子部品表面の汚れを落とすためアルカリ脱脂を行った。アルカリ脱脂は、６０℃に調整したクリーナーコンディショナーＣＬＣ−６０１（日立化成株式会社製）を用いて、対象表面を５分間処理することで行った。アルカリ脱脂後、電子部品表面に付着した界面活性剤を除去するために、更に６０℃の温純水で１分間湯洗を行った。その後、さらに室温の純水で３分間水洗した。

次に、電子部品表面の水分を触媒液に持ち込まないためにプリディップ処理を行った。プリディップ処理は、２５℃に調整したプリディップ剤ＰＤ−３０１（日立化成株式会社製）を用いて、対象表面を１分間処理することで行った。

次に、無電解めっきの触媒核となるパラジウム触媒を電子部品表面に付着させた。触媒の付着は、２５℃に調整した増感剤ＨＳ−２０２Ｂ（日立化成株式会社製）を用いて、対象表面を５分間処理することで行った。その後、電子部品全体を室温の純水で１分間水洗した。なお、本実施例では、パラジウム触媒によるめっき析出性を高めるために、さらに密着促進処理を行った。密着促進処理は、２５℃に調整した密着促進処理剤ＡＤＰ−６０１（日立化成株式会社製）を用いて、対象表面を５分間処理することで行った。密着促進処理後、電子部品全体を室温の純水で１分間水洗した。

次に、電子部品に対し無電解銅めっきを行った。めっき条件は以下のとおりとした。なお、めっき膜厚は、電磁波シールド性を確保するために２．５μｍとした。
無電解銅めっき液：ＣＵＳＴ−３０００（日立化成株式会社製）
めっき液温度：７０℃
めっき時間：１時間
めっき膜厚：２．５μｍ
ｐＨ：１２．５（室温）

めっき処理後、無電解めっき膜が形成された電子部品を室温の純水で５分間水洗した後、８０℃で乾燥した。

以上のようにして、図１（ａ）及び（ｂ）に示すような、２種類の構造体（めっき膜が形成された保護フィルム付き電子部品）を得た。

［実施例２］
無電解銅めっきに代えて、無電解ニッケルめっきを行ったこと以外は、実施例１と同様にして、図１（ａ）及び（ｂ）に示すような、２種類の構造体を得た。なお、無電解ニッケルめっきのめっき条件は以下のとおりとした。
無電解ニッケルめっき液：ＮＩＰＳ−１００（日立化成株式会社製）
めっき液温度：８５℃
めっき時間：２０分間
めっき膜厚：３μｍ
ｐＨ：４．５（室温）

［比較例１］
プラズマ処理を行わなかったこと以外は、実施例１と同様にして２種類の電子部品に対して無電解銅めっきを行った。しかし、めっきを始めて１０分程度で封止材表面にめっき膨れが発生し、３０分程度でめっき剥れが発生した。封止材上に密着性の高い無電解めっき膜を形成できなかったため、この時点で電子部品をめっき液から取り出しめっきを中止した。

［比較例２］
プラズマ処理に代えて、超臨界状態の高圧ＣＯ_２を用いて電子部品の処理を行ったこと以外は、実施例２と同様にして２種類の電子部品に対して無電解ニッケルめっきを行った。超臨界状態の高圧ＣＯ_２を用いた処理は、以下のとおり行った。

パラジウム金属錯体を溶解させた超臨界状態の高圧ＣＯ_２を用いて、電子部品表面への加工及びパラジウム触媒の付着を行った。処理条件は以下のとおりとした。
装置：株式会社 協真エンジニアリング製 ＳＣＣ−１０９型
パラジウム金属錯体：塩化パラジウム
処理時間：３０分間
媒体：ＣＯ_２
温度：８０℃
圧力：２０ＭＰａ

その結果、封止材とパッケージ基板との間に超臨界状態の高圧ＣＯ_２による浸み込みが発生した。また、貼り付けた保護フィルムを通しても浸み込みや剥れが発生し、保護フィルムの一部は溶解していた。

この状態の保護フィルム付き電子部品を、室温の純水で１分間水洗した後、無電解ニッケルめっきを実施例２と同じ条件で行った。但し、上記のとおり本例においては超臨界状態の高圧ＣＯ_２を用いて処理した為、前処理（アルカリ脱脂、プリディップ）は行わなかった。これにより、図１（ａ）及び（ｂ）に示すような、２種類の構造体を一応得ることができた。

［めっき膜に関する各種評価］
各実施例及び比較例で得られた２種類の構造体について、無電解めっき膜に関する以下の各種評価を行った。評価結果を表１に示す。

［外観評価］
めっき剥がれや膨れが発生しておらず無電解めっき膜外観が良好である場合をＡ評価、めっき剥がれや膨れが発生しており無電解めっき膜外観が良好でない場合をＢ評価とした。

［浸み込み評価］
はんだボール実装面の保護フィルムを手で剥離する際、パッケージ基板と封止材との界面へのめっき液の浸み込み、あるいは保護フィルムを通じたはんだボール実装面へのめっき液の浸み込みがないか確認をした。浸み込みが発生していない場合をＡ評価、発生している場合をＢ評価とした。

［密着性評価］
封止材と無電解めっき膜との密着性を評価するべく、クロスカット試験方法（ＪＩＳ Ｋ−５４００−８．５）に従って試験を行った。無電解めっき膜の剥離なく良好な密着性を示した場合をＡ評価、無電解めっき膜が剥離した場合をＢ評価とした。

実施例１及び２に示すように、本発明によれば、密着力が高く外観の極めて良好な無電解めっき膜による磁気シールド層を封止材表面に形成することができた。

一方、プラズマ処理を行わなかった比較例１では、実施例のような良好な磁気シールド層を形成することができなかった。

また、プラズマ処理に代えて超臨界状態の高圧ＣＯ_２を用いた比較例２では、密着性の良い電磁シールド層を形成することは一応可能であったものの、パッケージ基板と封止材との界面に隙間が発生してしまい、そこへめっき液の浸み込みが見られた。また、パッケージ基板裏面の保護フィルムにも一部に溶解や剥れが発生し、その部分にめっきが析出してショートしていたため、電子部品としての性能が出せない状況にあった。

プラズマ処理及びめっき処理を用いる本発明の製造方法は、半導体電子部品の組み立て工程を大きく変更することなく、封止材表面に密着性のよい金属の電磁シールド層を容易に形成できる。このため、従来の金属キャップ方式に比べても組み立て工程が煩雑にならず、なおかつ金属キャップを使用する必要がないため電子部品の小型・薄型化に幅広く貢献することが可能となる。また、本発明の方法においては、クロム酸、過マンガン酸等の廃棄物を出すことがないため、環境に考慮した製造方法としても有用である。このように、本発明の製造方法は産業上非常に有益である。

１０…基材（パッケージ基板）、２０…半導体素子、３０…封止材、４０…保護フィルム、５０…無電解めっき膜。

Claims (3)

1. 基材、前記基材の一方の面上に配置された半導体素子、及び前記半導体素子を封止する封止材を備える半導体素子搭載基板を準備する工程と、
   前記基材の他方の面に保護フィルムを貼付する工程と、
   前記封止材表面をプラズマ処理する工程と、
   プラズマ処理された前記封止材表面に無電解めっき膜を形成する工程と、
   を備える、電子部品の製造方法。
2. 前記プラズマ処理が、マイクロ波プラズマ、高周波プラズマ、大気圧プラズマ、誘導結合式プラズマ、中空陰極プラズマ、又は前記誘導結合式プラズマと前記中空陰極プラズマとを組み合わせた特殊プラズマを用いて実施される、請求項１に記載の製造方法。
3. 請求項１又は２に記載の製造方法により製造される、電子部品。

Images