JP2016039265A - 光検出素子 - Google Patents

Abstract

【課題】光検出素子の電流増幅率を大きくする。【解決手段】光検出素子１は、電極５と、絶縁膜７と、第１半導体領域９、第２半導体領域１１及び第３半導体領域１３を含む半導体層３ｂと、を備えている。電極５は半導体層３ｂの表面から内部にかけて第１の方向に沿って半導体層３ｂに埋め込まれている。絶縁膜７は電極５と半導体層３ｂの間に配置されている。Ｎ型の第１半導体領域９は半導体層３ｂの表面に配置されている。Ｐ型の第２半導体領域１１は絶縁膜７及び第１半導体領域９に隣接している。Ｎ型の第３半導体領域１３は第２半導体領域１１に隣接している。第２半導体領域１１のＰ型不純物濃度は、上記第１の方向に直交する第２の方向で絶縁膜７から離れている領域１１の第１の領域と、上記第１の領域よりも絶縁膜７に近い領域１１の第２の領域について、上記第２の領域のＰ型不純物濃度の方が上記第１の領域のＰ型不純物濃度よりも低くなっている。【選択図】図１

Description

本発明は、光検出素子に関するものである。

光検出素子として、フォトダイオードは製造方法が簡単でかつ安定した光電流を検出できる。そこで、フォトダイオードは光検出素子としてよく利用されている。しかし、フォトダイオードは光照射時に得られる光電流が微弱である。したがって、低照度での受光感度をよくするには受光面積の大きなフォトダイオードが必要である。

バイポーラ構造を有するフォトトランジスタは、コレクタ−ベース間で構成するフォトダイオードで得られる光電流をエミッタから出力する時に、バイポーラ構造が有する物性によって電流を増幅できる特徴を有する。この特徴を生かし、電流増幅率を可変にすることで光強度に対する光電流を可変にした縦型バイポーラ構造のフォトトランジスタが知られている（例えば特許文献１を参照。）。

従来の光検出素子は、例えば光電流を増加させるための電流増幅率が十分でないという問題があった。

本発明は、光検出素子の電流増幅率を大きくすることを目的とする。

本発明にかかる光検出素子は、電極と、絶縁膜と、第１半導体領域、第２半導体領域及び第３半導体領域を含む半導体層と、を備え、上記電極は、上記半導体層の表面から内部にかけて第１の方向に沿って上記半導体層に埋め込まれて配置されており、上記絶縁膜は、上記電極と上記半導体層の間に配置されており、上記第１半導体領域は、第１導電型であり、上記半導体層の表面に配置されており、上記第２半導体領域は、第２導電型であり、上記絶縁膜及び上記第１半導体領域に隣接して配置されており、上記第３半導体領域は、第１導電型であり、上記第２半導体領域に隣接して配置されており、上記第２半導体領域の第２導電型不純物の不純物濃度は、上記第１の方向に直交する第２の方向で上記絶縁膜から離れている上記第２半導体領域の第１の領域と、上記第１の領域よりも上記絶縁膜に近い上記第２半導体領域の第２の領域について、上記第２の領域の上記不純物濃度の方が上記第１の領域の上記不純物濃度よりも低くなっていることを特徴とするものである。

本発明の光検出素子は、光検出素子の電流増幅率を大きくすることができる。

一実施例を説明するための概略的な断面図である。 同実施例を説明するための概略的な平面図である。 同実施例の光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。 同実施例の光検出素子における深さ方向の不純物濃度プロファイルを示すグラフである。 同実施例を作製するための製造工程の一例を説明するための概略的な断面図である。 図３の続きの工程を説明するための概略的な断面図である。 図４の続きの工程を説明するための概略的な断面図である。 従来の光検出素子の一例を説明するための概略的な断面図である。 従来の光検出素子の他の例を説明するための概略的な断面図である。 図９に示された光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。 他の実施例を説明するための概略的な断面図である。 同実施例を作製するための製造工程の一例を説明するための概略的な断面図である。 図１２の続きの工程を説明するための概略的な断面図である。 さらに他の実施例を説明するための概略的な断面図である。 同実施例の光検出素子におけるベース領域の水平方向の不純物濃度プロファイルを示すグラフである。

本発明の光検出素子において、第１導電型とはＰ型又はＮ型を意味し、第２導電型とは第１導電型とは反対導電型のＮ型又はＰ型を意味する。

本発明の光検出素子において、例えば、上記第１半導体領域（例えばエミッタ領域）は、上記絶縁膜（ゲート絶縁膜）から離間して配置されているようにしてもよい。この態様によれば、本発明の光検出素子において、第１半導体領域、第２半導体領域（例えばベース領域）、第３半導体領域（例えばコレクタ領域）、電極（例えばゲート電極）、絶縁膜で形成される寄生ＭＯＳトランジスタ構造は存在しない。この態様では、本発明の光検出素子における暗電流の主成分は光検出素子で発生するリーク電流になる。したがって、本発明の光検出素子において第１半導体領域が上記絶縁膜から離間して配置されている態様は、上記寄生ＭＯＳトランジスタ構造が存在する場合に比べて暗電流を抑制することができる。なお、本発明の光検出素子において、上記第１半導体領域は、上記絶縁膜と接して配置されているようにしてもよい。

第１半導体領域が上記絶縁膜から離間して配置されている態様の本発明の光検出素子において、例えば、上記第２半導体領域において、上記第２の領域は上記絶縁膜に隣接し、上記第１の領域は上記第１半導体領域に隣接し、上記第２導電型不純物の上記不純物濃度は、上記第１の領域から上記第２の領域に向かって低くなっているようにしてもよい。

さらに、例えば、上記第１の方向における上記第１半導体領域の底部の位置は、上記第２半導体領域の上記第１の方向の深さの半分の位置よりも深いようにしてもよい。ただし、本発明において、上記第１の方向における上記第１半導体領域の底部の位置は、上記第２半導体領域の上記第１の方向の深さの半分の位置よりも浅くてもよい。

第１半導体領域が上記絶縁膜から離間して配置されている構成は、例えば、上記第１半導体領域が、上記半導体層の表面から内部にかけて上記半導体層に埋め込まれた半導体材料によって形成されていることによって実現される。ただし、本発明において、上記第１半導体領域は埋め込まれた半導体材料によって形成されたものに限定されない。本発明において、上記第１半導体領域は、上記半導体層の一部分の領域であって、第１導電型不純物が導入された領域であってもよい。

第１半導体領域が上記絶縁膜から離間して配置されていると、バイポーラトランジスタ構造のエミッタ領域（第１半導体領域）とベース領域（第２半導体領域）の境界の面積が大きくなる。また、エミッタ領域とベース領域の境界と、絶縁膜を介して埋め込まれた電極が対向する面積が増加する。同様に、電極への電圧印加によって第２半導体領域に広がる空乏層と電極が対向する面積が大きくなる。したがって、バイポーラ動作時の電流経路が拡大し、電流増幅率が大きくなる。この効果は、第１半導体領域の底部が深い位置、例えば第２半導体領域の底部の深さ位置の半分の位置に配置されている構成において特に顕著に得られる。

本発明の光検出素子において、例えば、上記第２半導体領域の上記第２導電型不純物の不純物濃度は上記第１の方向において上記第１半導体領域側から上記第３半導体領域側へ向かって低くなっているようにしてもよい。ただし、上記第１の方向における上記第２半導体領域の上記第２導電型不純物の不純物濃度の分布はこれに限定されない。該不純物濃度の分布は例えば均一であってもよいし、他の濃度分布であってもよい。

次に、図面を参照して本発明の実施例を説明する。
図１は、一実施例を説明するための概略的な断面図である。図２は、同実施例を説明するための概略的な平面図である。図１の断面は図２のＡ−Ａ位置に対応している。

複数の光検出素子１が半導体基板３に形成されている。半導体基板３は例えばＮ型不純物が導入されたＮ型のシリコン基板３ａ（Ｎ＋基板）と、その表面にエピタキシャル成長によって形成されたＮ型のエピタキシャル層３ｂ（半導体層）で構成されている。なお、本発明において、半導体層は、エピタキシャル層に限定されない。本発明において、半導体層は、例えば、バルクシリコン層であってもよいし、他の半導体材料からなる半導体層であってもよいし、積層された複数の半導体層で形成されていてもよい。

複数の光検出素子１は例えばマトリクス状の配列されている。光検出素子１は、ゲート電極５（電極）、ゲート絶縁膜７（絶縁膜）、エミッタ領域９（第１半導体領域）、ベース領域１１（第２半導体領域）及びコレクタ領域１３（第３半導体領域）を備えている。

ゲート電極５は、エピタキシャル層３ｂの表面から内部にかけて深さ方向（第１の方向）に沿ってエピタキシャル層３ｂに埋め込まれて配置されている。例えば、ゲート電極５は、幅寸法が１μｍ（マイクロメートル）程度、深さ方向の寸法が５μｍ程度である。例えば、ゲート電極５は不純物が導入されたポリシリコンで形成されている。ただし、ゲート電極５の材料は、ポリシリコンに限定されず、他の半導体材料又は導電材料であってもよい。

ゲート電極５は例えば平面視して網目状に配置されている。ゲート電極５で囲まれた領域ごとに光検出素子１が形成されている。

ゲート絶縁膜７はゲート電極５とエピタキシャル層３ｂの間に配置されている。ゲート絶縁膜７はゲート電極５とエピタキシャル層３ｂを絶縁している。ゲート絶縁膜７は例えば厚みが２０ｎｍ（ナノメートル）程度の酸化シリコン膜で形成されている。ただし、ゲート絶縁膜７の材料は、酸化シリコン膜に限定されず、ゲート電極５とエピタキシャル層３ｂを絶縁できる材料であればよい。

エミッタ領域９（Ｎ＋）はエピタキシャル層３ｂの表面に形成されている。光検出素子１ごとに設けられている。エミッタ領域９はエピタキシャル層３ｂにＮ型不純物（第１導電型）が導入されて形成されている。エミッタ領域９はゲート絶縁膜から離間して配置されている。エミッタ領域９の底部の位置はゲート電極５の底部よりも浅い位置に配置されている。

ベース領域１１（Ｐ）は、エミッタ領域９とゲート絶縁膜７との間のエピタキシャル層３ｂ及びエミッタ領域９の下部のエピタキシャル層３ｂに形成されている。ベース領域１１は光検出素子１ごとに設けられている。ベース領域１１はエピタキシャル層３ｂにＰ型不純物（第２導電型）が導入されて形成されている。ベース領域１１はゲート絶縁膜７及びエミッタ領域９に隣接している。ベース領域１１の底部の位置はゲート電極５の底部よりも浅い位置に配置されている。

コレクタ領域１３（Ｎ−）は、ベース領域１１の下部のエピタキシャル層３ｂによって構成されている。コレクタ領域１３はゲート絶縁膜７及びベース領域１１に隣接している。コレクタ領域１３の底部の位置はゲート電極５の底部よりも深い位置に配置されている。隣り合う光検出素子１間で、コレクタ領域１３はゲート電極５の下方で連続している。コレクタ領域１３の底部よりも深い位置はエピタキシャル層３ｂで形成されている。

エピタキシャル層３ｂの上に層間絶縁膜１５が形成されている。層間絶縁膜１５にコンタクトホール１７が設けられている。コンタクトホール１７はエミッタ領域９に対応する位置に配置されている。コンタクトホール１７内に導電材料、例えばタングステンやアルミニウムなどが充填されている。

層間絶縁膜１５上に例えばアルミニウムからなる金属配線パターン１９が形成されている。金属配線パターン１９はコンタクトホール１７内に充填された導電材料を介してエミッタ領域９と電気的に接続されている。なお、ゲート電極５の電位は図１及び図２では図示されていない領域でとられている。図示は省略されているが、層間絶縁膜１５上に最終保護膜等が形成されている。

光検出素子１において、エミッタ領域９、ベース領域１１及びコレクタ領域１３によって縦型バイポーラトランジスタが形成されている。バイポーラトランジスタは準中性ベース領域幅が変化すると電流増幅率が変化する。光検出素子１では、ゲート電極５への電圧印加により、準中性ベース領域のゲート電極５付近の空乏層幅が変化して電流増幅率が変化する。

光検出素子１では、ゲート電極５がエピタキシャル層３ｂの表面から内部にかけて第１の方向に沿ってエピタキシャル層３ｂに埋め込まれて配置されている。さらに、ベース領域１１のＰ型不純物の不純物濃度は、第１の方向に直交する第２の方向でゲート絶縁膜７から離れているベース領域１１の第１の領域と、上記第１の領域よりもゲート絶縁膜７に近いベース領域１１の第２の領域について、上記第２の領域の不純物濃度の方が上記第１の領域の不純物濃度よりも低くなっている。これにより、光検出素子１は、ベース領域１１のＰ型不純物の不純物濃度の分布が均一である場合に比べて、ゲート電極５への電圧印加によってベース領域１１が空乏化しやすい構造をもっている。したがって、光検出素子１は、広範囲でベース幅を狭くして電流増幅率を大きくすることができる。

図３は、同実施例の光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。図４は、同実施例の光検出素子における深さ方向の不純物濃度プロファイルを示すグラフである。図３において、縦軸は不純物濃度を示し、横軸はエミッタ領域の中央からの位置を示す。図４において、縦軸は不純物濃度を示し、横軸は半導体基板表面からの位置を示す。

ベース領域１１の不純物濃度プロファイルに示されるように、ベース領域１１は、Ｐ型不純物の不純物濃度がエミッタ領域９側からゲート電極５側及びコレクタ領域１３側に向かって低くなるように傾斜している。ベース領域１１のＰ型不純物の不純物濃度は、例えば半導体基板３の表面と平行な水平方向（第１の方向に直交する第２の方向）において、ベース領域１１の中央側（第１の領域）の不純物濃度よりもベース領域１１の端部側（第２の領域）の不純物濃度の方が低くなっている。つまり、ゲート電極５の近傍では、ベース領域１１のＰ型不純物濃度が低くなっている。ゲート電極５への電圧印加によってゲート電極５付近の不純物濃度の低いベース領域１１が空乏化しやすく、電流増幅率が大きくなる。

さらに、エミッタ領域９がゲート絶縁膜７から離間して配置されているので、寄生ＭＯＳ構造のソースがオフセットした構造となっている。したがって、ＭＯＳトランジスタとして電流が流れることはない。例えば光検出素子１をフォトトランジスタとして動作させる際、暗電流はバイポーラ構造がもつリーク電流が主になる。

このように、この実施例の光検出素子１は、ゲート電極５への電圧印加によって電流増幅率を大きくできるので、暗電流を大きくすることなく、電流増幅率を大きくして光照射時の感度を高くすることができる。光検出素子１は低照度での光電流も検出可能である。

図５から図７は、図１及び図２を参照して説明した光検出素子の実施例を作製するための製造工程の一例を説明するための概略的な断面図である。図５から図７の中のかっこ数字は以下に説明する各工程のかっこ数字に対応している。図１及び図５から図７を参照してこの製造方法例を説明する。

（１）例えば低抵抗のＮ型のシリコン基板３ａの上に、コレクタ領域１３となるＮ型のエピタキシャル層３ｂをもつ半導体基板３を準備する。シリコン基板３ａの抵抗率は例えば６ｍΩｃｍ（ミリオームセンチメートル）程度である。エピタキシャル層３ｂの抵抗率は例えば１Ωｃｍ程度である。エピタキシャル層３ｂの厚みは例えば２０μｍ程度である。

（２）既知の方法により、エピタキシャル層３ｂの表面にゲート電極５を埋め込むためのトレンチを形成し、そのトレンチ部分にゲート絶縁膜７を介してドープドポリシリコンを埋め込み、エッチバック処理を行ってゲート電極５を形成する。例えば、トレンチの幅は１μｍ程度、深さは５μｍ程度である。ゲート絶縁膜７の厚みは例えば２０ｎｍ程度である。エピタキシャル層３ｂの上にマスク用膜２１を形成する。マスク用膜２１は例えば厚みが４００ｎｍの酸化シリコン膜である。

（３）写真製版技術及びエッチング技術によって、マスク用膜２１に対して光検出素子１（図１を参照）の形成領域の中央部に対応する位置に開口を形成する。

（４）イオン注入技術により、マスク用膜２１の開口を介してエピタキシャル層３ｂにＰ型不純物（＋印参照。）、例えばボロンイオンを注入する。ボロン注入条件は、例えば、加速エネルギーが３０ｋｅＶ、ドーズ量が３.５×１０¹³ｃｍ^-2である。

（５）マスク用膜２１を残した状態で、上記工程（４）で注入されたＰ型不純物の熱拡散処理を行って、ベース領域１１を形成する。熱拡散処理の条件は、例えば温度が１１５０℃、時間が５０分である。このとき、ベース領域１１を構成するＰ型不純物はマスク用膜２１の開口部分を中心に均等に深さ方向や横方向に例えば１.５μｍ程度拡散する。

（６）イオン注入技術により、マスク用膜２１の開口を介してエピタキシャル層３ｂ（ベース領域１１）にＮ型不純物（−印参照。）、例えばリンイオンを注入する。リン注入条件は、例えば、加速エネルギーが５０ｋｅＶ、ドーズ量が６.０×１０¹⁵ｃｍ^-2である。

（７）マスク用膜２１を残した状態で、上記工程（６）で注入されたＮ型不純物の熱拡散処理を行って、エミッタ領域９を形成する。熱拡散処理の条件は、例えば温度が９００℃、時間が３０分である。このとき、エミッタ領域９を構成するＮ型不純物はマスク用膜２１の開口部を中心にベース領域１１内部に均等に深さ方向や横方向に例えば０.３μｍ程度拡散する。

（８）マスク用膜２１を除去する。これにより、エミッタ領域９とベース領域１１の拡散を同じ位置から拡散させたセルフアラインの２重拡散構造が完成する。

（９）既知の方法により、エピタキシャル層３ｂ上に層間絶縁膜１５、コンタクトホール１７、金属配線パターン１９、最終保護膜などを形成する（図１を参照。）。

この製造方法例は、エミッタ領域９用のイオン導入とベース領域１１のイオン導入を同一のマスク用膜２１を用いて行っているので、別々のマスク用膜を用いる場合に比べて、製造コストの低減を図ることができる。ただし、本発明の光検出素子を作製するに際して、第１半導体領域（エミッタ領域９）と第２半導体領域（ベース領域１１）を別々のマスク用膜を用いて形成してもよい。

なお、本発明の光検出素子、例えば図１に示された光検出素子１を作製するための製造方法は、図１及び図５から図７を参照して説明した製造方法例に限定されない。

図８は、従来の光検出素子の一例を説明するための概略的な断面図である。図８において、図１と同じ部分には同じ符号が付されている。

図８に示された光検出素子１０１は、図１に示された光検出素子１と比較して、エミッタ領域１０３とベース領域１０５の構造がエミッタ領域９とベース領域１１の構造と異なっている。

エミッタ領域１０３は、エピタキシャル層３ｂの表面に、ゲート電極５で囲まれた領域の全体に形成されている。エミッタ領域１０３はゲート絶縁膜７に隣接して配置されている。エミッタ領域１０３は水平方向に均一な不純物濃度プロファイルを有している。

ベース領域１０５は、ゲート電極５を埋め込むためのトレンチが形成される前にエピタキシャル層３ｂの表面側に形成されたものである。ベース領域１０５は水平方向に均一な不純物濃度プロファイルを有している。

光検出素子１０１のエミッタ領域１０３、ベース領域１０５、コレクタ領域１３の深さ方向の不純物濃度プロファイルは、例えば、光検出素子１のエミッタ領域９、ベース領域１１、コレクタ領域１３の深さ方向の不純物濃度プロファイル（図４を参照。）と同様である。

光検出素子１０１の縦型バイポーラ構造において、エミッタ領域１０３がゲート絶縁膜７を介してゲート電極５に接しているので、ゲート電極５への電圧印加によって電流増幅率が大きく変化する。

しかし、図８に示されるように、光検出素子１０１には、寄生ＭＯＳトランジスタ１０７が存在している。光検出素子１０１において、ゲート電極５に電圧を印加すると、バイポーラ動作と同時にＭＯＳトランジスタが動作する。このため、光検出素子１０１をフォトトランジスタとして動作させたときに、光照射時に発生する光電流以外に寄生ＭＯＳトランジスタが流す電流が付加される。このため、光検出素子１０１は、暗電流が大きく、図１に示された光検出素子１と比較して、低照度での感度が低下する。

図９は、従来の光検出素子の他の例を説明するための概略的な断面図である。図９において、図１又は図８と同じ部分には同じ符号が付されている。

図９に示された光検出素子１０９は、図１に示された光検出素子１と比較して、ベース領域１０５の構造がベース領域１１の構造と異なっている。ベース領域１０５の構造は図８に示された光検出素子１０１のベース領域１０５の構造と同じである。光検出素子１０９は、図８に示された光検出素子１０１と比較して、エミッタ領域９がゲート絶縁膜７から離間して配置されている点で異なっている。

図１０は、図９に示された光検出素子における半導体基板表面近傍の水平方向の不純物濃度プロファイルを示すグラフである。図１０において、縦軸は不純物濃度を示し、横軸はエミッタ領域の中央からの位置を示す。

光検出素子１０９において、ベース領域１０５の水平方向の不純物濃度プロファイルは均一になっている。光検出素子１０９のエミッタ領域９、ベース領域１０５、コレクタ領域１３の深さ方向の不純物濃度プロファイルは、例えば、光検出素子１のエミッタ領域９、ベース領域１１、コレクタ領域１３の深さ方向の不純物濃度プロファイル（図４を参照。）と同様である。

光検出素子１０９は、エミッタ領域９がゲート絶縁膜７から離間して配置されているので、図８に示された光検出素子１０１が有する寄生ＭＯＳトランジスタ１０７は形成されていない。しかし、エミッタ領域９がゲート絶縁膜７から離間して配置されていることに起因して、光検出素子１０９は、図８に示された光検出素子１０１よりも電流増幅率が小さい。

さらに、光検出素子１０９は、ゲート電極５への電圧印加によってベース領域１０５内の空乏層が広がる領域は、不純物濃度が低い部分、すなわちエピタキシャル層３ｂ内部のコレクタ領域１３付近に限定される。つまり、ゲート電極５への電圧印加が実施されても、電流増幅率の変化への寄与は小さい。

図８に示された従来の光検出素子１０１及び図９に示された従来の光検出素子１０９と比較して、図１に示された実施例の光検出素子１は、上述のように、縦型バイポーラ構造の暗電流を抑制し、かつ電流増幅率を大きくすることができる。

図１１は、他の実施例を説明するための概略的な断面図である。図１１において、図１と同じ部分には同じ符号が付されている。

この実施例において、光検出素子２３のエミッタ領域２５は、図１に示された光検出素子１のエミッタ領域９と比較して、底部が深い位置に配置されている。エミッタ領域２５の底部の位置は、例えばベース領域１１の深さの半分の位置よりも深い位置であることが好ましい。

エミッタ領域２５は、例えば、エピタキシャル層３ｂの表面から内部にかけてエピタキシャル層３ｂに埋め込まれた半導体材料によって形成されている。埋め込まれている半導体層は例えばＮ型ポリシリコンである。

エミッタ領域２５が深い位置まで形成されていることにより、エミッタ領域２５に対向するゲート電極５の領域が大きくなる。これにより、ベース領域１１の空乏化する部分とエミッタ領域２５が接する面積が増えるので、光検出素子２３は、図１に示された光検出素子１と比較して、電流増幅率の変化をさらに大きくすることができる。

なお、この実施例の光検出素子２３では、エピタキシャル層３ｂに半導体材料を埋め込むことによってエミッタ領域２５の底部の位置を深くしているが、本発明はこれに限定されない。エミッタ領域２５は、イオン注入技術によって形成されたものであってもよい。例えば、図６（６）を参照して説明した上記工程（６）において、リンの注入条件を変えることによってエミッタ領域２５を形成することができる。また、エミッタ領域２５を形成するための不純物注入は、複数回に分けて行われてもよい。

図１２及び図１３は、図１１を参照して説明した光検出素子の実施例を作製するための製造工程の一例を説明するための概略的な断面図である。図１２及び図１３の中のかっこ数字は以下に説明する各工程のかっこ数字に対応している。図１１から図１３を参照してこの製造方法例を説明する。なお、この製造方法例の工程（１）から工程（５）は、図１及び図５から図７を参照して説明した製造方法例の上記工程（１）から工程（５）と同じなので、説明は省略される。

（５）上記工程（１）から工程（５）と同じ工程により、コレクタ領域１３を構成するエピタキシャル層３ｂに、ゲート絶縁膜７、ゲート電極５、マスク用膜２１、ベース領域１１を形成する。

（６）エッチング技術により、マスク用膜２１をマスクとして、エピタキシャル層３ｂの表面に凹部２７を形成する。凹部２７は、その底部がベース領域１１の底部に到達しない深さに形成される。凹部２７の深さは、ベース領域１１の深さの半分の深さよりも深いことが好ましい。

また、凹部２７を形成するためのエッチング条件は、エピタキシャル層３ｂとマスク用膜２１とのエッチング選択比が低い、エピタキシャル層３ｂのエッチングと同時にマスク用膜２１もエッチングされる条件であることが好ましい。なお、当該エッチングは、ドライエッチングであってもよいし、ウェットエッチングであってもよい。

この実施例では、エピタキシャル層３ｂのエッチングと同時にマスク用膜２１もエッチングされて、マスク用膜２１の厚みが薄くなっている。マスク用膜２１の厚みを薄くすることにより、凹部２７にマスク用膜２１の厚みを含めた凹部のアスペクト比を小さくすることができ、後工程で凹部２７に半導体材料を埋め込む際に、半導体材料の埋め込み状態を向上させることができるからである。

ただし、当該エッチング条件は、エッチング前のマスク用膜２１の厚みも考慮して、凹部２７の形成の完了時にマスク用膜２１が残存する条件であることが好ましい。エッチング処理の途中でマスク用膜２１が完全に除去されると、ゲート電極５が露出し、ゲート電極５の一部分がエッチングされて除去される可能性があるからである。

（７）凹部２７内及びマスク用膜２１上に、不純物が導入された半導体材料２５ａを形成する。例えばリンが導入されたポリシリコンを堆積することによって半導体材料２５ａを形成する。

（８）半導体材料２５ａに対してエッチバック処理を施し、マスク用膜２１上の半導体材料２５ａを除去して、凹部２７内に半導体材料２５ａからなるエミッタ領域２５を形成する。マスク用膜２１はエッチングストップ層として機能する。この結果、エミッタ領域２５とベース領域１１はセルフアラインの２重拡散となっている。マスク用膜２１を除去する。

（９）既知の方法により、エピタキシャル層３ｂ上に層間絶縁膜１５、コンタクトホール１７、金属配線パターン１９、最終保護膜などを形成する（図１１を参照。）。

なお、本発明の光検出素子、例えば図１１に示された光検出素子２３を作製するための製造方法は、図１１から図１３を参照して説明した製造方法例に限定されない。

図１４は、他の実施例を説明するための概略的な断面図である。図１４において、図１と同じ部分には同じ符号が付されている。

この実施例において、光検出素子２９のエミッタ領域３１は、図１に示された光検出素子１のエミッタ領域９と比較して、半導体基板３の表面に平行な水平方向での端部がゲート絶縁膜７に接している。

図１５は、同実施例の光検出素子におけるベース領域の水平方向の不純物濃度プロファイルを示すグラフである。

水平方向におけるベース領域１１のＰ型不純物の不純物濃度プロファイルは、ベース領域１１の中央部からゲート電極５側に向かって低くなるように傾斜している。つまり、ベース領域１１の中央側のＰ型不純物濃度よりもベース領域１１の端部側のＰ型不純物濃度の方が低くなっている。これにより、ゲート電極５の近傍では、ベース領域１１のＰ型不純物濃度が低くなっている。光検出素子２９では、ゲート電極５への電圧印加によってゲート電極５付近の不純物濃度の低いベース領域１１が空乏化しやすく、電流増幅率が大きくなる。なお、光検出素子２９の深さ方向の不純物濃度プロファイルは図４と同様である。

光検出素子２９は、例えば、図１及び図５から図７を参照して説明した光検出素子１を作製するための製造方法例に対してエミッタ領域９を形成するためのイオン注入処理（図６（６）を参照。）の際にマスク用膜２１を変更することによって作製され得る。

以上、本発明の実施例を説明したが、上記実施例での数値、材料、配置、個数等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

例えば、上記実施例では、光検出素子はＮＰＮバイポーラトランジスタであるが、本発明の光検出素子はＰＮＰバイポーラトランジスタであってもよい。ＰＮＰバイポーラトランジスタは、例えば実施例のＮＰＮバイポーラトランジスタを反対導電型にすることにより実現できる。

また、上記実施例では、ゲート電極５は平面視して枠状又は格子状であるが、本発明の光検出素子はこれに限定されない。本発明の光検出素子は、電極が平面視して枠状又は格子状でない構成であってもよい。

また、上記実施例では、光検出素子はマトリクス状に配列されているが、本発明はこれに限定されない。本発明の光検出素子において複数の光検出素子の配列は任意である。また、複数の光検出素子が配列されている領域内に他の素子、例えば読出しスイッチ用のトランジスタなどが配置されていてもよい。

１，２３，２９ 光検出素子
３ｂ エピタキシャル層（半導体層）
５ ゲート電極（電極）
７ ゲート絶縁膜（絶縁膜）
９，２５ エミッタ領域（第１半導体領域）
１１ ベース領域（第２半導体領域）
１３ コレクタ領域（第３半導体領域）

特開２０１３−１８７５２７公報

Claims (6)

1. 電極と、絶縁膜と、第１半導体領域、第２半導体領域及び第３半導体領域を含む半導体層と、を備え、
   前記電極は、前記半導体層の表面から内部にかけて第１の方向に沿って前記半導体層に埋め込まれて配置されており、
   前記絶縁膜は、前記電極と前記半導体層の間に配置されており、
   前記第１半導体領域は、第１導電型であり、前記半導体層の表面に配置されており、
   前記第２半導体領域は、第２導電型であり、前記絶縁膜及び前記第１半導体領域に隣接して配置されており、
   前記第３半導体領域は、第１導電型であり、前記第２半導体領域に隣接して配置されており、
   前記第２半導体領域の第２導電型不純物の不純物濃度は、前記第１の方向に直交する第２の方向で前記絶縁膜から離れている前記第２半導体領域の第１の領域と、前記第１の領域よりも前記絶縁膜に近い前記第２半導体領域の第２の領域について、前記第２の領域の前記不純物濃度の方が前記第１の領域の前記不純物濃度よりも低くなっていることを特徴とする光検出素子。
2. 前記第１半導体領域は、前記絶縁膜から離間して配置されている、請求項１に記載の光検出素子。
3. 前記第２半導体領域において、前記第２の領域は前記絶縁膜に隣接し、前記第１の領域は前記第１半導体領域に隣接し、前記第２導電型不純物の前記不純物濃度は、前記第１の領域から前記第２の領域に向かって低くなっている、請求項２に記載の光検出素子。
4. 前記第１の方向における前記第１半導体領域の底部の位置は、前記第２半導体領域の前記第１の方向の深さの半分の位置よりも深い、請求項２又は３に記載の光検出素子。
5. 前記第１半導体領域は、前記半導体層の表面から内部にかけて前記半導体層に埋め込まれた半導体材料によって形成されている、請求項２から４のいずれか一項に記載の光検出素子。
6. 前記第１の方向において、前記第２半導体領域の前記第２導電型不純物の不純物濃度は前記第１半導体領域側から前記第３半導体領域側へ向かって低くなっている、請求項１から５のいずれか一項に記載の光検出素子。

Images