JP2016033980A - 撮像デバイス、撮像装置および撮像システム - Google Patents

Abstract

【課題】外部から共通電極部への電位の供給経路を簡略化する。
【解決手段】複数の画素電極１０５と、複数の画素電極１０５に対向する共通電極部１０７と、各々が複数の画素電極１０５の各々と共通電極部１０７の間に配された複数の光電変換部と、外部から共通電極部１０７へ電位を供給するためのパッド部２１〜２４と、を備える撮像デバイス１００であって、パッド部２１〜２４は、共通電極部１０７を構成する導電膜で構成されている。
【選択図】図１

Description

本発明は、撮像デバイスのパッドに関する。

画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された薄膜型の撮像装置が知られている。光電変換膜として、アモルファスシリコンや有機材料等の光吸収係数が大きい材料を用いることが可能となり、従来のＣＣＤ型やＣＭＯＳ型の撮像装置に比べて高感度化することができる。

光電変換膜からの信号の読み出しには光電変換膜の上下に電極が必要である。特に撮像領域では光電変換膜の上に形成された上部電極は共通電極部として全画素共通の電位を与えられる場合が多い。

特許文献１には、周辺領域（１３０）に延在した上部電極（４４）が、開口（４０ａ）を通じて露出した配線（３７ａ）に接触することで上部電極（４４）と配線（３７ａ）とが電気的に接続することが記載されている。上部電極（４４）と配線（３７ａ）との接触は、上部電極（４４）の下部電極（４１）側の面で行われている。さらに、上部電極（４４ａ）の電圧供給部（１６０）が、パッド領域１４０のボンディングパッド３９と電気的に接続されることで、画素領域（１１５）における上部電極（４４ａ）に電圧が印加される。

特開２０１２−１１４１９７号公報

特許文献１のように、上部電極（４４ａ）への電圧の印加を、ボンディングパッド（３９）と上部電極（４４）の下部電極（４１）側の面に接触する配線（３７ａ）を介して行うと、外部から共通電極部への電位の供給経路が複雑になる。そして、複雑な供給経路が高抵抗化あるいは断線したりすることで、撮像装置としての信頼性が低下する可能性がある。

本発明は外部から共通電極部への電位の供給経路を簡略化することを目的とする。

上記課題を解決するための手段は、複数の画素電極と、前記複数の画素電極に対向する共通電極部と、各々が前記複数の画素電極の各々と前記共通電極部の間に配された複数の光電変換部と、外部から前記共通電極部へ電位を供給するためのパッド部と、を備える撮像デバイスに関する。

この撮像デバイスにおいて、第１の観点では、前記パッド部は、前記共通電極部を構成する導電膜で構成されていることを特徴とする。

この撮像デバイスにおいて、第２の観点では、前記パッド部は、前記共通電極部を構成する導電膜の前記画素電極の側とは反対側の面に接触する、前記共通電極部を構成する前記導電膜とは別の導電膜で構成されていることを特徴とする。

本発明によれば、外部から共通電極部への電位の供給経路を簡略化することができる。

撮像デバイスの一例を示す模式図。 撮像デバイスの一例を示す模式図。 撮像デバイスの一例を示す模式図。 撮像デバイスの一例を示す模式図。 撮像装置の一例を示す模式図。

以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。共通する構成を複数の図面を相互に参照して説明し、共通の符号を付した構成については適宜説明を省略する。

＜第１実施形態＞
第１実施形態に係る撮像デバイスを説明する。図１（ａ）は撮像デバイス１００の平面模式図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’線における撮像デバイス１００の断面模式図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ’線における撮像デバイス１００の断面模式図である。

撮像デバイス１００は撮像領域１と撮像領域１の外側に位置する周辺領域２を備える。撮像領域１は、複数の画素電極１０５と、複数の画素電極１０５に対向する共通電極部１０７を有する。共通電極部１０７を構成する導電膜１０７０は、画素電極１０５側の面である下面１０７１と、画素電極１０５側とは反対側の面である上面１０７２を有する。撮像領域１は、さらに、各々が複数の画素電極１０５の各々と共通電極部１０７の間に配された複数の光電変換部を有する。複数の光電変換部の各々は、複数の画素電極１０５を連続的に覆う光電変換膜１０６の内の、少なくとも、共通電極部１０７と画素電極１０５との間に位置する部分である。複数の画素電極１０５は２次元あるいは１次元状に配列されている。複数の画素電極１０５、光電変換膜１０６および共通電極部１０７は、絶縁膜１０３を介して、半導体基板１０１の上に設けられている。また、撮像領域１は、光電変換部で生じた電荷を読み出すための複数の画素回路部１０を有する。半導体基板１０１の主面には画素回路部１０を構成する複数のトランジスタ（不図示）が配されている。絶縁膜１０３の内部には配線１０４が形成されている。絶縁膜１０３は複数の絶縁膜からなる多層膜であり、配線１０４は配線層やビアを介して積層された多層配線で有りうる。半導体基板１０１に設けられた複数のトランジスタは配線１０４を介して画素電極１０５と電気的に接続されている。

撮像領域１において、共通電極部１０７の画素電極１０５側とは反対側には保護膜（パッシベーション膜）として機能する絶縁膜１０８が設けられている。絶縁膜１０８は例えば窒化シリコン層、酸窒化シリコン層および酸化シリコン層の何れかを含む単層膜あるいは多層膜でありうる。絶縁膜１０８の上にはカラーフィルタ１０９とマイクロレンズ１１０が配されている。カラーフィルタ１０９とマイクロレンズ１１０との間に平坦化膜を設けることもできる。

周辺領域２は、周辺回路部２０と、パッド部２１、２２、２３、２４を有する。周辺回路部２０は画素回路部１０を駆動する駆動回路、画素回路部１０で得られた信号を処理する信号処理回路、および、駆動回路や信号処理回路を制御する制御回路の少なくともいずれかを含むことができる。パッド部２１は外部から共通電極部１０７へ電位を供給するために設けられている。パッド部２１の表面は導電膜で構成されており、このパッド部２１の表面には撮像デバイス１００を外部回路と接続するための導電部材が接触する。パッド部２２は撮像デバイス１００から外部へ信号を出力するために設けられている。撮像デバイス１００から外部へ出力される信号は例えば周辺回路部２０の信号処理回路で生成される。パッド部２３は外部から撮像デバイス１００へ信号を入力するために設けられている。外部から撮像デバイス１００へ入力される信号は、制御信号や参照信号である。パッド部２４は外部から撮像デバイス１００へ電源電圧を供給するために設けられている。パッド部２１〜２４の表面は、撮像デバイス１００を外部回路と接続するための導電部材が接触する前の状態では、外部雰囲気に対する露出面である。また、パッド部２１〜２４の表面は、撮像デバイス１００を外部回路と接続するための導電部材が接触する接触面である。

図１（ｂ）、（ｃ）においては、パッド部２１、２２の範囲を矢印で示している。パッド部２３、２４についてはパッド部２２と同様である。パッド部２１、２２には、パッド部２１、２２を構成する導電膜の少なくとも一部が含まれる。パッド部２１、２２において、導電部材が接触する接触面を有する導電膜は、パッド部２１、２２を構成する導電膜である。

パッド部２１、２２を構成する導電膜は、撮像デバイス１００を外部回路と接続するための導電部材が接触する接触領域をその表面に有し得る。そして、パッド部２１、２２には、パッド部２１、２２を構成する導電膜の少なくとも一部であって、接触領域の正射影に位置する部分が含まれる。接触領域の正射影に位置する部分とは、パッド部２１、２２を構成する導電膜の内、当該導電膜の主面（表面あるいは裏面）に垂直な方向において、接触領域に重なる部分である。

パッド部２１、２２を構成する導電膜は、撮像デバイス１００を外部回路と接続するために外部雰囲気に対して露出した露出領域をその表面に有し得る。そして、パッド部２１、２２には、パッド部２１、２２を構成する導電膜の少なくとも一部であって、露出領域の正射影に位置する部分が含まれる。露出領域の正射影に位置する部分とは、パッド部２１、２２を構成する導電膜の内、当該導電膜の主面（表面と裏面）に垂直な方向において、露出領域に重なる部分である。

パッド部２１、２２を構成する導電膜は、外部雰囲気から保護するために、絶縁膜で覆われた被覆領域を有し得る。上述した上述した露出領域と被覆領域の境界は、被覆領域を覆う絶縁膜で画定される。パッド部２１、２２には、パッド部２１、２２を構成する導電膜の一部であって、被覆領域の正射影に位置する部分が含まれない。被覆領域の正射影に位置する部分とは、パッド部２１、２２を構成する導電膜の内、当該導電膜の主面（表面と裏面）に垂直な方向において、被覆領域に重なる部分である。

上述した、露出領域および／または接触領域を有する導電膜に接触し、かつ、露出領域および／または接触領域の正射影に位置する部分を有する導電膜もまた、パッド部２１、２２を構成する導電膜で有り得る。露出領域および／または接触領域を有する導電膜に接触する、露出領域および／または接触領域を有する導電膜とは別の導電膜の、露出領域および／または接触領域の正射影に位置する部分は、パッド部２１、２２に含まれる。露出領域および／または接触領域の正射影に位置する部分を有していても、露出領域および／または接触領域を有する導電膜に接触しない導電膜は、パッド部２１、２２を構成する導電膜ではない。例えば、絶縁膜を介して露出領域や接触領域と重なり合い、露出領域および／または接触領域を有する導電膜に接触しないような導電膜は、パッド部２１、２２を構成する導電膜ではない。

パッド部２１、２２を構成する導電膜は、多層膜であってもよいし単層膜であってもよい。多層膜である導電膜は、実質的に同一の平面形状（パターン）を有する複数の導電層を含む。具体的には、多層膜としての導電膜は、単一のマスクを用いてパターニングされることで、側面が互いに連続し、上面および／または下面が互いに接触している導電層群を含む。互いに異なる平面形状を有する導電層は、単一の導電膜ではなく、別々の導電膜に属する。

本実施形態において、共通電極部１０７を構成する導電膜１０７０は撮像領域１から周辺領域２へ延在しており、パッド部２１は共通電極部１０７を構成する導電膜１０７０で構成されている。より詳細には、パッド部２１の表面は、共通電極部１０７の画素電極１０５の側とは反対側の上面１０７２内に設けられている。共通電極部１０７の材料が透明導電材料であれば、パッド部２１は、透明導電材料で構成されていることになる。特に、パッド部２１の表面を透明導電材料として知られるＩＴＯなどの金属酸化物で構成することで、パッド部２１の表面の自然酸化による劣化を抑制することができる。絶縁膜１０８は撮像領域１から周辺領域２に延在し、パッド部２１を画定する開口２１０を有している。上述した導電部材は、この開口２１０を介して共通電極部１０７に接触する。開口２１０の側面２１１は共通電極部１０７を構成する導電膜１０７０の上に位置する。

このような構成のパッド部２１を用いた撮像デバイスでは、パッド部から共通電極部１０７へ電位を供給するための電気経路を配線１０４に形成する必要がない。したがって、外部から共通電極部１０７への電位の供給経路を簡略化することができ、外部から共通電極部１０７への電位の供給経路で生じ得る信頼性に関わる問題を低減することができる。また、余計な配線を引きまわす必要がないため、配線レイアウトの自由度が高まり、例えば他の配線を太くすることが可能になる。また、外部との接続のための導電部材が共通電極部１０７を構成する導電膜１０７０と直接接触することができるため、コンタクト抵抗の増大やコンタクト不良の発生を抑制することができる。

パッド部２２の表面は配線１０４の一部である導電膜１１４で構成されている。導電膜１１４の材料は例えばＡｌ、Ｔｉ、ＴｉＮ、Ｃｕ、Ｔａ、ＴａＮ、Ｃｒ、Ｗなどの金属あるいは金属窒化物でありうる。例えば、導電膜１１４は、Ａｌ層と、ＴｉＮ層および／またはＴｉ層との積層膜で有り、パッド部２２の表面はＴｉＮ層で構成される。本例ではパッド部２２を構成する導電膜１１４の材料は、共通電極部１０７を構成する材料とは異なっている。絶縁膜１０８は撮像領域１から周辺領域２に延在し、パッド部２２を画定する開口２２０を有している。上述した導電部材は、この開口２２０を介して導電膜１１４に接触する。開口２１０の側面２１１は導電膜１１４の上に位置する。

パッド部２１の表面の半導体基板１０１の主面からの距離Ｄ１は、パッド部２２の表面の半導体基板１０１の主面からの距離Ｄ２よりも大きい。これはパッド部２１の表面が光電変換膜１０６よりも上（半導体基板１０１側とは反対側）に位置する共通電極部１０７を構成する導電膜１０７０で構成され、パッド部２２の表面が光電変換膜１０６よりも下（半導体基板１０１側）に位置することに起因する。

パッド部２３、２４はパッド部２２と同様に、その表面が配線１０４に含まれる導電膜で構成される。また、パッド部２３、２４はその表面の半導体基板１０１からの距離がＤ１よりも小さくなるように配置される。

図４は撮像領域１における画素の断面構造の一例を示している。画素毎に配された画素回路はデバイス分離部１１で分離されている。半導体基板１０１に配されたｎ型不純物領域１２は配線１０４を介して画素電極１０５に接続されている。ｎ型不純物領域１２の電荷は、転送ゲート１７を介して、ｎ型不純物領域１３に転送される。ｎ型不純物領域１３と半導体基板１０１の表面との間にはｐ型不純物領域１４が配されており、これにより埋め込み型の電荷蓄積部ＣＳが構成される。埋め込み型の電荷蓄積部ＣＳを用いることで、半導体基板１０１の表面で発生する暗電流の電荷蓄積部ＣＳへの混入を抑制することができ、Ｓ／Ｎが向上する。ｎ型不純物領域１３の電荷は転送ゲート１８を介してｎ型不純物領域１５に転送される。また、電荷蓄積部ＣＳは不純物濃度が調整されていることで完全空乏化することができ、電荷蓄積部ＣＳのｎ型不純物領域１３からｎ型不純物領域１５への完全転送が可能となっている。ｎ型不純物領域１５はフローティングノードＦＮを構成し、不図示の信号出力部に接続されている。信号出力部は例えばソースフォロワ回路でありうる。ｎ型不純物領域１５はリセットゲート１９をＯＮにすることでｎ型不純物領域１６の電位に応じた電位にリセットされる。

連続膜である光電変換膜１０６は複数の光電変換部１０６０の間に境界部１０６１を有し得る。境界部１０６１とは画素電極１０５に重ならない部分である。斜め入射光の一部が境界部１０６１で光電変換される場合もある。境界部１０６１の少なくとも一部を無くすることもでき、光電変換部１０６０を連続膜の一部ではなく複数の孤立パターンとして設けてもよい。また、光電変換部１０６０と画素電極１０５との間に例えば厚み１００ｎｍ未満の薄い絶縁膜を設けた、ＭＩＳ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を採用することもできる。

光電変換膜１０６は、Ｐ−Ｉ−Ｎ構成であったり、量子ドットを含む膜（量子ドット膜）であったりする。アモルファスシリコンや、化合物半導体や有機半導体を用いることができる。化合物半導体は、例えばＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＶＩ化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ化合物半導体である。有機半導体は、例えばフラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系、ナフタロシアニン系などである。特に、１μｍ未満の薄膜として形成が容易なアモルファスシリコン膜、有機半導体膜、量子ドット膜は好適である。さらに界面欠陥の十分補償された量子ドット膜は、完全空乏化が容易なので更に好適である。光電変換膜は、空乏層幅を十分に広げるために、キャリア密度の少ないイントリンシックな半導体（Ｉ型の半導体）が好ましいが、低不純物濃度のＮ型やＰ型などの半導体を用いることもできる。

共通電極部１０７を構成する導電膜１０７０は、光電変換膜１０６で検出する光に対して、十分に高い光透過率を有する。例えば、光電変換膜１０６で可視光を受光する場合には、可視光に対して透明なＩＴＯ等の透明導電性材料で構成される。光電変換膜１０６や導電膜１０７０は多層膜であってもよいし、単層膜であってもよい。

図５（ａ）、（ｂ）は撮像デバイス１００を備える撮像装置２００の第１例における、パッド部２１、２２の近傍の拡大断面図である。撮像装置２００はパッケージ１５０と、パッケージ１５０に設けられた端子１５１、１５２と撮像デバイス１００とを接続するためにパッド部２１、２２の表面に接触する導電部材１３１、１３２を備える。本例における導電部材１３１、１３２は、ワイヤボンディング法によってパッド部２１、２２に接触するボンディングワイヤである。パッド部２１とパッド部２２とでは半導体基板からの高さが異なるため、ワイヤボンディングを実施する際に、パッド部２１とパッド部２２とでボンディング条件を異ならせることが好ましい。

図５（ｃ）、（ｄ）は撮像デバイス１００を備える撮像装置２００の第２例における、パッド部２１、２２の近傍の拡大断面図である。撮像装置２００はフレキシブル配線基板やリジッド配線基板などの配線部材１４４と、配線部材１４４に設けられた端子１４３と撮像デバイス１００とを接続するためにパッド部２１、２２の表面に接触する導電部材を備える。本例における導電部材は、導電性粒子１４２を含有する異方性導電フィルム１４１（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）である。導電部材としての異方性導電フィルム１４１の代わりに、異方性導電ペーストを硬化させたものを用いてもよい。

パッド部２１とパッド部２２とでは半導体基板からの表面の高さが異なるが、高さの違いが１０μｍ未満であれば、異方性導電フィルムを用いてもパッド部２１とパッド部２２は簡単に接続が可能となる。

撮像デバイス１００を用いて、撮像システム３００を構築することができる。撮像システムは、カメラや撮影機能を有する情報端末である。撮像システム３００は撮像デバイス１００から得られた信号を処理する信号処理部や、撮像デバイスで撮影された画像を表示する表示部などを含む外部装置１６０を備えることができる。撮像システムにおいては撮像デバイスがパッケージによって半田等で回路基板に実装されて、外部装置１６０と電気的に接続される。

＜第２実施形態＞
第２実施形態に係る撮像デバイスを説明する。図２（ａ）は撮像デバイス１００の平面模式図であり、図２（ｂ）は図２（ａ）のＡ−Ａ’線における撮像デバイス１００の断面模式図であり、図２（ｃ）は図２（ａ）のＢ−Ｂ’線における撮像デバイス１００の断面模式図である。第２実施形態において第１実施形態と同様である事項については説明を省略する。

本実施形態において、パッド部２１の表面は、共通電極部１０７を構成する導電膜１０７０の画素電極１０５の側のとは反対側の面である上面１０７２に接触する、導電膜１０７０とは別の導電膜１１７で構成されている。導電膜１１７が上面１０７２に接触することで、導電膜１１７と導電膜１０７０の接続抵抗を小さくでき、共通電極部１０７への電位の供給経路として良好な構造を得ることができる。特に、共通電極部１０７を構成する導電膜１０７０がＩＴＯ等の金属酸化物であれば、導電膜１０７０の更なる酸化が抑制される。そのため、導電膜１１７の形成時の下地としての導電膜１０７０の上面１０７２のシート抵抗を低く維持できる。これとは異なり、導電膜１１７が上面１０７２ではなく下面１０７１に接触するように形成することも考えられる。しかしこのようにすると、共通電極部１０７の形成前に導電膜１１７の表面が酸化されたり汚染されたりする場合がある。その結果、接続抵抗が高くなってしまう可能性がある。

導電膜１１７の材料は例えばＡｌ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｃｒ、Ｗなどの金属あるいは金属化合物でありうる。導電膜１１７は単層膜であってもよいし、多層膜であってもよい。導電膜１１７の材料はパッド部２２、２３、２４の表面を構成する材料と同じであってもよい。パッド部２１とパッド部２２とで表面の材料を同じにすることにより、ワイヤボンディング等の接続が容易になる。特に、パッド部２１とパッド部２２の表面をＴｉＮなどの金属窒化物で構成することで、パッド部２１の表面の自然酸化による劣化を抑制することができる。

導電膜１１７の材料は、パッド部２１の表面に接触する導電部材との接続が良好になるように選択されうる。絶縁膜１０８は撮像領域１から周辺領域２に延在し、パッド部２１を画定する開口２１０を有している。上述した導電部材は、この開口２１０を介して導電膜１１７に接触する。開口２１０の側面２１１は導電膜１１７の上に位置する。本例では、共通電極部１０７を構成する導電膜１０７０は撮像領域１から周辺領域２へ延在しており、パッド部２１には導電膜１１７の露出領域の正射影に共通電極部１０７を構成する導電膜１０７０も存在している。そのため、開口２１０の側面２１１は導電膜１０７０の上にも位置する。したがって、パッド部２１は導電膜１１７だけでなく、共通電極部１０７を構成する導電膜１０７０でも構成されている。

導電膜１１７は導電膜１０７０よりも可視光に対する透過率が低い材料で構成されることで、遮光膜として機能し得る。本例では、遮光膜としての導電膜１１７は、周辺回路部２０を覆う様に設けられている。これによって光が周辺回路部２０に入射して、周辺回路部２０が誤作動することを抑制することができる。

＜第３実施形態＞
第３実施形態に係る撮像デバイスを説明する。図３（ａ）は撮像デバイス１００の平面模式図であり、図３（ｂ）は図３（ａ）のＡ−Ａ’線における撮像デバイス１００の断面模式図であり、図３（ｃ）は図３（ａ）のＢ−Ｂ’線における撮像デバイス１００の断面模式図である。第２実施形態において第１実施形態、第２実施形態と同様である事項については説明を省略する。

本実施形態において、パッド部２１の表面は、共通電極部１０７を構成する導電膜１０７０の画素電極１０５の側のとは反対側の面である上面１０７２に接触する導電膜１１８で構成されている。パッド部２１には共通電極部１０７を構成する導電膜１０７０が存在していない。本例の共通電極部１０７を構成する導電膜１０７０は撮像領域１から周辺領域２へ延在していて周辺回路部２０を覆っている。そして、周辺領域２の周辺回路部２０に対応する部分とパッド部２１に対応する部分の間で導電膜１１８と接触している。しかし、共通電極部１０７を構成する導電膜１０７０が周辺回路部２０を覆わないようにすることもできる。そして、周辺領域２の周辺回路部２０に対応する部分と撮像領域１の画素回路部１０に対応する部分との間で導電膜１１８と共通電極部１０７を構成する導電膜１０７０とが接触するようにすることもできる。

導電膜１１８の材料は第２実施形態における導電膜１１７と同様であり、導電膜１１８の材料はパッド部２２、２３、２４の表面を構成する材料と同じであってもよい。パッド部２１を画定する開口２１０の側面２１１は導電膜１１８の上に位置するが、共通電極部１０７の上には位置しない。

導電膜１１８と同じ材料からなる遮光膜１１６が撮像領域１に配置されている。遮光膜１１６は、境界部１０６１の上に位置し、光電変換部１０６０の上に開口を有するような格子パターンを成している。このようにすることで、撮像領域１における混色を抑制することができる。遮光膜１１６は導電膜１１８が周辺領域２から撮像領域１へ延在したものを用いることもできる。その場合、遮光膜としての導電膜１１８が周辺回路部２０を覆うこともできる。

本例では遮光膜１１９が周辺回路部２０を覆っており、遮光膜１１９と周辺回路部２０との間に共通電極部１０７が撮像領域１から延在している。遮光膜１１９は、例えば樹脂からなる。遮光膜１１９は、撮像領域１においてカラーフィルタ１０９と同じ材料を用いて形成することができる。遮光膜１１９を複数色のカラーフィルタ材料を複数層に重ねて用いてもよいし、青色のカラーフィルタ材料など、単色のカラーフィルタ材料のみを用いてもよい。カラーフィルタ材料を用いずに、黒色の顔料や染料を含有する樹脂を遮光膜１１９に用いることもできる。

以上、説明した実施形態は、本発明の思想を逸脱しない範囲において適宜変更が可能である。また、各実施形態に記載した事項は適宜組み合わせることが可能である。また、上述した形態では、パッド部２１〜２４を周辺領域２に配置した例を示したが、パッド部２１〜２４を撮像領域１へ配置することも可能である。

１００ 撮像デバイス
１ 撮像領域
２ 周辺領域
２１ パッド部
１０５ 画素電極
１０６ 光電変換膜
１０６０ 光電変換部
１０７ 共通電極部
１０７０ 導電膜
１１７ 導電膜

Claims (11)

1. 複数の画素電極と、前記複数の画素電極に対向する共通電極部と、各々が前記複数の画素電極の各々と前記共通電極部の間に配された複数の光電変換部と、外部から前記共通電極部へ電位を供給するためのパッド部と、を備える撮像デバイスであって、
   前記パッド部は、前記共通電極部を構成する導電膜で構成されていることを特徴とする撮像デバイス。
2. 複数の画素電極と、前記複数の画素電極に対向する共通電極部と、各々が前記複数の画素電極の各々と前記共通電極部の間に配された複数の光電変換部と、外部から前記共通電極部へ電位を供給するためのパッド部と、を備える撮像デバイスであって、
   前記パッド部は、前記共通電極部を構成する導電膜の前記画素電極の側とは反対側の面に接触する、前記共通電極部を構成する前記導電膜とは別の導電膜で構成されていることを特徴とする撮像デバイス。
3. 前記パッド部は、前記共通電極部を構成する前記導電膜でも構成されている、請求項２に記載の撮像デバイス。
4. 前記別の導電膜は前記共通電極部を構成する前記導電膜よりも可視光に対する透過率が低い、請求項２または３に記載の撮像デバイス。
5. 前記共通電極部の前記画素電極の側とは反対側には絶縁膜が設けられており、前記絶縁膜は前記パッド部を画定する開口を有し、前記開口の側面は前記共通電極部を構成する前記導電膜の上に位置する、請求項１乃至４のいずれか１項に記載の撮像デバイス。
6. 前記複数の画素電極、前記共通電極部および前記複数の光電変換部を含む撮像領域と、前記撮像領域の外側に位置し、前記パッド部を有する周辺領域と、を備える請求項１乃至５のいずれか１項に記載の撮像デバイス。
7. 前記複数の画素電極、前記共通電極部および前記複数の光電変換部は、前記撮像領域において画素回路部を有し、前記周辺領域において周辺回路部を有する半導体基板の上に設けられており、
   前記周辺領域には周辺回路部と、前記周辺回路部を覆う遮光膜が設けられており、前記遮光膜と前記回路部との間に前記共通電極部を構成する前記導電膜が延在している、請求項６に記載の撮像デバイス。
8. 前記複数の画素電極、前記共通電極部および前記複数の光電変換部は、複数のトランジスタが配された主面を有する半導体基板の上に設けられており、
   前記外部から前記共通電極部へ電位を供給するためのパッド部を第１パッド部として、前記撮像デバイスから外部へ信号を出力するための第２パッド部が設けられており、
   前記半導体基板の前記主面と前記第１パッド部の前記半導体基板の側とは反対側の面との距離が、前記半導体基板の前記主面と前記第２パッド部の前記半導体基板の側とは反対側の面との距離よりも大きい、請求項１乃至７のいずれか１項に記載の撮像デバイス。
9. 前記複数の光電変換部は、前記複数の画素電極を連続的に覆う量子ドット膜に含まれる、請求項１乃至８のいずれか１項に記載の撮像デバイス。
10. 請求項１乃至９のいずれか１項に記載の撮像デバイスと、
    前記パッド部に接触する導電部材と、を備える撮像装置。
11. 請求項１乃至９のいずれか１項に記載の撮像デバイスと、
    前記撮像デバイスから出力された信号を処理する信号処理部と、
    を備える撮像システム。

Images