[go: up one dir, main page]

JP2016021484A - Compound semiconductor device and surface emitting laser - Google Patents

Compound semiconductor device and surface emitting laser Download PDF

Info

Publication number
JP2016021484A
JP2016021484A JP2014144435A JP2014144435A JP2016021484A JP 2016021484 A JP2016021484 A JP 2016021484A JP 2014144435 A JP2014144435 A JP 2014144435A JP 2014144435 A JP2014144435 A JP 2014144435A JP 2016021484 A JP2016021484 A JP 2016021484A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
compound semiconductor
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014144435A
Other languages
Japanese (ja)
Inventor
佑介 大倉
Yusuke Okura
佑介 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2014144435A priority Critical patent/JP2016021484A/en
Publication of JP2016021484A publication Critical patent/JP2016021484A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a compound semiconductor device capable of achieving improvement in an output of a surface emitting laser.SOLUTION: Provided is a compound semiconductor device which has: a first electrode which is formed on one surface of a substrate and has an opening; an active layer laminated on the other surface of the substrate; an upper mirror laminated on the active layer; and a second electrode formed on the upper mirror. Thermal conductivity in a peripheral part of the second electrode is lower than thermal conductivity at a center part of the second electrode.SELECTED DRAWING: Figure 1

Description

本発明は、化合物半導体装置及び面発光レーザに関する。   The present invention relates to a compound semiconductor device and a surface emitting laser.

面発光レーザは、基板面に対し垂直方向に光を出射する半導体レーザであり、端面発光型の半導体レーザと比較して、低価格、低消費電力、小型であって高性能であるといった特徴を有している。   A surface-emitting laser is a semiconductor laser that emits light in a direction perpendicular to the substrate surface. Compared with an edge-emitting semiconductor laser, the surface-emitting laser is characterized by low cost, low power consumption, small size, and high performance. Have.

従来、面発光レーザにおいて、電極と活性層との間に作製された電流狭窄構造により活性層への電流注入面積を制限することで、面発光レーザの更なる低消費電力化を実現している(例えば、非特許文献1参照)。   Conventionally, in a surface emitting laser, the current injection area into the active layer is limited by the current confinement structure formed between the electrode and the active layer, thereby further reducing the power consumption of the surface emitting laser. (For example, refer nonpatent literature 1).

しかしながら、上述した従来の技術では、電流注入面積が制限されているため、注入できる電流が小さく、面発光レーザの出力を高くすることが困難であった。   However, in the conventional technique described above, since the current injection area is limited, the current that can be injected is small, and it is difficult to increase the output of the surface emitting laser.

そこで、本発明の一つの案では、面発光レーザの出力向上を図ることが可能な化合物半導体装置を提供することを目的とする。   Accordingly, an object of the present invention is to provide a compound semiconductor device capable of improving the output of a surface emitting laser.

一つの案では、基板の一方の面に形成され、開口部を有する第1電極と、前記基板の他方の面に積層された活性層と、前記活性層に積層された上部反射鏡と、前記上部反射鏡に形成された第2電極とを有し、前記第2電極の周辺部における熱伝導率は、前記第2電極の中心部における熱伝導率よりも小さい、化合物半導体装置が提供される。   In one plan, a first electrode formed on one surface of the substrate and having an opening, an active layer stacked on the other surface of the substrate, an upper reflecting mirror stacked on the active layer, and There is provided a compound semiconductor device having a second electrode formed on the upper reflecting mirror, wherein the thermal conductivity in the peripheral portion of the second electrode is smaller than the thermal conductivity in the central portion of the second electrode. .

一態様によれば、面発光レーザの出力向上を図ることが可能な化合物半導体装置を提供することができる。   According to one embodiment, a compound semiconductor device capable of improving the output of a surface emitting laser can be provided.

第1実施形態に係る化合物半導体装置の概略構成を例示する断面図。1 is a cross-sectional view illustrating a schematic configuration of a compound semiconductor device according to a first embodiment. 第1実施形態に係る化合物半導体装置の概略構成を例示する平面図。1 is a plan view illustrating a schematic configuration of a compound semiconductor device according to a first embodiment. 第1実施形態に係る化合物半導体装置の作用・効果を説明するための図。The figure for demonstrating the effect | action and effect of the compound semiconductor device which concerns on 1st Embodiment. 第1実施形態に係る面発光レーザの概略構成を例示する図。The figure which illustrates schematic structure of the surface emitting laser which concerns on 1st Embodiment. 第2実施形態に係る化合物半導体装置の概略構成を例示する断面図。Sectional drawing which illustrates schematic structure of the compound semiconductor device which concerns on 2nd Embodiment. 第3実施形態に係る化合物半導体装置の概略構成を例示する断面図。Sectional drawing which illustrates schematic structure of the compound semiconductor device which concerns on 3rd Embodiment. 第4実施形態に係る化合物半導体装置の概略構成を例示する断面図。Sectional drawing which illustrates schematic structure of the compound semiconductor device which concerns on 4th Embodiment. 第5実施形態に係る化合物半導体装置の概略構成を例示する断面図。Sectional drawing which illustrates schematic structure of the compound semiconductor device which concerns on 5th Embodiment.

以下、本発明の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省く。   Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In addition, in this specification and drawing, about the component which has the substantially same function structure, the duplicate description is abbreviate | omitted by attaching | subjecting the same code | symbol.

[第1実施形態]
(化合物半導体装置の構成)
まず、本発明の第1実施形態に係る化合物半導体装置の概略構成の一例について、図1及び図2を参照しながら説明する。図1は、第1実施形態に係る化合物半導体装置の概略構成を例示する断面図である。図2は、第1実施形態に係る化合物半導体装置の概略構成を例示する平面図である。
[First Embodiment]
(Configuration of compound semiconductor device)
First, an example of a schematic configuration of the compound semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view illustrating a schematic configuration of the compound semiconductor device according to the first embodiment. FIG. 2 is a plan view illustrating a schematic configuration of the compound semiconductor device according to the first embodiment.

化合物半導体装置100aは、基板101、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105、コンタクト層106、絶縁層107、第1電極108、第2電極109a等を有する。   The compound semiconductor device 100a includes a substrate 101, a lower spacer layer 102, an active layer 103, an upper spacer layer 104, an upper reflecting mirror 105, a contact layer 106, an insulating layer 107, a first electrode 108, a second electrode 109a, and the like.

基板101は、Si(ケイ素)が1×10/cmの濃度でドーピングされ、n型の導電性を有するGaAs基板である。また、基板101は、結晶方位(100)面が結晶方位(111)方向に対して15°傾斜している。 The substrate 101 is a GaAs substrate doped with Si (silicon) at a concentration of 1 × 10 8 / cm 3 and having n-type conductivity. Further, the substrate 101 has a crystal orientation (100) plane inclined by 15 ° with respect to the crystal orientation (111) direction.

下部スペーサ層102は、基板101の−Z方向の面に積層され、GaInPからなる層である。   The lower spacer layer 102 is laminated on the surface in the −Z direction of the substrate 101 and is a layer made of GaInP.

活性層103は、下部スペーサ層102の−Z方向の面に積層され、GaInPAs/GaInPからなる3重量子井戸構造の活性層である。量子井戸層の一例であるGaInPAs層は、発光波長が700nm、格子歪みが+1.0%、膜厚が5nmとなるように調整されている。また、障壁層の一例であるGaInP層は、格子歪み−0.3%、膜厚8nmとなるように調整されている。   The active layer 103 is stacked on the surface of the lower spacer layer 102 in the −Z direction, and is an active layer having a triple quantum well structure made of GaInPAs / GaInP. The GaInPAs layer, which is an example of the quantum well layer, is adjusted so that the emission wavelength is 700 nm, the lattice distortion is + 1.0%, and the film thickness is 5 nm. A GaInP layer, which is an example of a barrier layer, is adjusted to have a lattice strain of −0.3% and a film thickness of 8 nm.

上部スペーサ層104は、活性層103の−Z方向の面に積層され、GaInPからなる層である。下部スペーサ層102と活性層103と上部スペーサ層104とからなる部分は、共振器とも呼ばれており、その光学的厚さが710nmとなるように、各スペーサ層によって調整されている。また、各スペーサ層は、活性層103と格子整合している。   The upper spacer layer 104 is laminated on the surface in the −Z direction of the active layer 103 and is a layer made of GaInP. A portion composed of the lower spacer layer 102, the active layer 103, and the upper spacer layer 104 is also called a resonator, and is adjusted by each spacer layer so that its optical thickness is 710 nm. Each spacer layer is lattice-matched with the active layer 103.

上部反射鏡105は、上部スペーサ層104の−Z方向の面に積層され、AlAsからなる低屈折率層とAl0.3Ga0.7Asからなる高屈折率層のペアを25ペア有している。また、各屈折率層には、C(炭素)が5×1016/cmの濃度でドーピングされている。 The upper reflecting mirror 105 is laminated on the surface of the upper spacer layer 104 in the −Z direction, and has 25 pairs of a low refractive index layer made of AlAs and a high refractive index layer made of Al 0.3 Ga 0.7 As. ing. Each refractive index layer is doped with C (carbon) at a concentration of 5 × 10 16 / cm 3 .

コンタクト層106は、上部反射鏡105の−Z方向の面に積層され、Zn(亜鉛)が1×1019/cmの濃度でドーピングされ、p型の導電性を有するGaAsからなる層である。 The contact layer 106 is laminated on the surface of the upper reflecting mirror 105 in the −Z direction, is a layer made of GaAs having p-type conductivity, doped with Zn (zinc) at a concentration of 1 × 10 19 / cm 3. .

絶縁層107は、コンタクト層106の−Z方向の面に積層され、SiN、SiON又はSiO等からなる層である。 The insulating layer 107 is laminated on the surface of the contact layer 106 in the −Z direction, and is a layer made of SiN, SiON, SiO 2 or the like.

第1電極108は、基板101の+Z方向の面に形成され、AuGe、Ni(ニッケル)、Au(金)を順次積層した多層膜(金属膜)からなる電極である。また、第1電極108は、レーザ光の射出口となる開口部Aを有している。第1電極108の形状としては、開口部Aを有する環状であれば特に限定されず、例えば矩形、円形等が挙げられる。   The first electrode 108 is formed on a surface in the + Z direction of the substrate 101 and is an electrode made of a multilayer film (metal film) in which AuGe, Ni (nickel), and Au (gold) are sequentially stacked. In addition, the first electrode 108 has an opening A that serves as a laser beam exit. The shape of the first electrode 108 is not particularly limited as long as it is an annular shape having the opening A, and examples thereof include a rectangle and a circle.

第2電極109aは、コンタクト層106の−Z方向の面に形成され、例えば図2に示すように、円形の形状を有する。また、第2電極109aの周辺部S2における熱伝導率は、第2電極109aの中心部S1における熱伝導率よりも小さい。すなわち、第2電極109aの周辺部S2における電極材料は、第2電極109aの中心部S1における電極材料よりも熱伝導率の小さい材料で構成されている。具体的には、第2電極109aの中心部S1における電極材料としては、例えばCr(クロム)、AuZn、Auを順次積層したものを用いることが好ましい。また、第2電極109aの周辺部S2における電極材料としては、例えばTi(チタン)、Pt(白金)、Auを順次積層したものを用いることが好ましい。なお、第2電極109aの形状は、前述の円形に限定されるものではなく、例えば矩形等であってもよい。   The second electrode 109a is formed on the surface in the −Z direction of the contact layer 106, and has, for example, a circular shape as shown in FIG. Further, the thermal conductivity in the peripheral portion S2 of the second electrode 109a is smaller than the thermal conductivity in the central portion S1 of the second electrode 109a. That is, the electrode material in the peripheral portion S2 of the second electrode 109a is made of a material having a lower thermal conductivity than the electrode material in the central portion S1 of the second electrode 109a. Specifically, as the electrode material in the central portion S1 of the second electrode 109a, for example, a material in which Cr (chrome), AuZn, and Au are sequentially stacked is preferably used. Moreover, as an electrode material in the peripheral portion S2 of the second electrode 109a, for example, a material in which Ti (titanium), Pt (platinum), and Au are sequentially stacked is preferably used. The shape of the second electrode 109a is not limited to the circular shape described above, and may be, for example, a rectangular shape.

(化合物半導体装置の製造方法)
次に、第1実施形態に係る化合物半導体装置の製造方法の一例について説明する。
(Method of manufacturing compound semiconductor device)
Next, an example of a method for manufacturing the compound semiconductor device according to the first embodiment will be described.

まず、基板101の−Z方向の面に、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105及びコンタクト層106を有機金属気相成長法(MOCVD法)又は分子線エピタキシャル成長法(MBE法)による結晶成長によって形成する。   First, the lower spacer layer 102, the active layer 103, the upper spacer layer 104, the upper reflecting mirror 105, and the contact layer 106 are formed on the surface of the substrate 101 in the −Z direction by metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxial growth. It is formed by crystal growth by (MBE method).

続いて、気相化学堆積法(CVD法)を用いて、コンタクト層106の−Z方向の面にSiN、SiON又はSiOからなる絶縁層107を形成する。 Subsequently, an insulating layer 107 made of SiN, SiON, or SiO 2 is formed on the surface in the −Z direction of the contact layer 106 by using a chemical vapor deposition method (CVD method).

続いて、絶縁層107に第2電極コンタクト用の窓開けを行う。具体的には、例えばフォトレジストによるマスクを施した後、絶縁層107における第2電極を形成する部分を露光してフォトレジストを除去し、例えばBHF(バッファードフッ酸)にて絶縁層107をエッチングして開口する。   Subsequently, a second electrode contact window is opened in the insulating layer 107. Specifically, for example, after masking with a photoresist, the portion of the insulating layer 107 where the second electrode is to be formed is exposed to remove the photoresist, and the insulating layer 107 is formed with, for example, BHF (buffered hydrofluoric acid). Open by etching.

続いて、基板101の+Z方向の面に第1電極108を形成する。具体的には、第1電極108となる領域以外にレジストパターンを形成した後、電極材料の蒸着を行う。そして、アセトン等の有機溶媒中において超音波処理することにより、レジストパターン及び電極材料をリフトオフする。これにより、基板101の所望の位置に第1電極108が形成される。   Subsequently, the first electrode 108 is formed on the surface of the substrate 101 in the + Z direction. Specifically, after forming a resist pattern in a region other than the region to be the first electrode 108, the electrode material is deposited. Then, the resist pattern and the electrode material are lifted off by ultrasonic treatment in an organic solvent such as acetone. Thereby, the first electrode 108 is formed at a desired position on the substrate 101.

続いて、コンタクト層106の−Z方向の面の中心部S1に第2電極109aを形成する。具体的には、中心部S1以外にレジストパターンを形成した後、電極材料の蒸着を行う。そして、アセトン等の有機溶媒中において超音波処理することによりレジストパターン及び電極材料をリフトオフする。これにより、中心部S1に第2電極109aが形成される。   Subsequently, the second electrode 109a is formed in the central portion S1 of the surface of the contact layer 106 in the −Z direction. Specifically, after forming a resist pattern other than the central portion S1, the electrode material is deposited. Then, the resist pattern and the electrode material are lifted off by ultrasonic treatment in an organic solvent such as acetone. Thereby, the second electrode 109a is formed in the central portion S1.

続いて、コンタクト層106の−Z方向の面の周辺部S2に第2電極109aを形成する。具体的には、周辺部S2以外にレジストパターンを形成した後、電極材料の蒸着を行う。そして、アセトン等の有機溶媒中において超音波処理することによりレジストパターン及び電極材料をリフトオフする。これにより、周辺部S2に第2電極109aが形成される。   Subsequently, the second electrode 109a is formed in the peripheral portion S2 of the surface of the contact layer 106 in the −Z direction. Specifically, after forming a resist pattern other than the peripheral portion S2, the electrode material is deposited. Then, the resist pattern and the electrode material are lifted off by ultrasonic treatment in an organic solvent such as acetone. Thereby, the second electrode 109a is formed in the peripheral portion S2.

なお、一例として、第1電極108、中心部S1の第2電極109a及び周辺部S2の第2電極109aをこの順に形成する形態について説明したが、本発明はこの点において限定されるものではない。例えば、第2電極109bを形成した後に第1電極108を形成する等、第1電極108と第2電極109aとを形成する順序は変更することが可能である。   As an example, the first electrode 108, the second electrode 109a in the central portion S1, and the second electrode 109a in the peripheral portion S2 have been described in this order. However, the present invention is not limited in this respect. . For example, the order of forming the first electrode 108 and the second electrode 109a can be changed, such as forming the first electrode 108 after forming the second electrode 109b.

続いて、熱処理によって、基板101と第1電極108との間及びコンタクト層106と第2電極109aとの間でオーミック導通をとる。   Subsequently, ohmic conduction is established between the substrate 101 and the first electrode 108 and between the contact layer 106 and the second electrode 109a by heat treatment.

以上の方法により、図1及び図2に示す化合物半導体装置100aを製造することができる。   The compound semiconductor device 100a shown in FIGS. 1 and 2 can be manufactured by the above method.

(作用・効果)
次に、第1実施形態に係る化合物半導体装置の作用・効果について、図3を参照しながら説明する。図3は、第1実施形態に係る化合物半導体装置の作用・効果を説明するための図である。
(Action / Effect)
Next, functions and effects of the compound semiconductor device according to the first embodiment will be described with reference to FIG. FIG. 3 is a diagram for explaining the operation and effect of the compound semiconductor device according to the first embodiment.

第1実施形態に係る化合物半導体装置100aにおいては、上部反射鏡105がp型の導電性を有し、基板101がn型の導電性を有している。また、p型キャリア(以下「正孔」という。)はn型キャリア(以下「電子」という。)よりも移動度が小さいため、第2電極109aから注入された正孔(図3の白矢印を参照)は、第1電極108から注入された電子(図3の黒矢印を参照)ほど拡散することなく活性層103に注入される。このため、活性層103には、正孔及び電子が注入される領域(以下「電流注入領域I」という。)が形成される。これにより、電流注入領域Iに均一に電流を注入することができるため、高出力な発光が得られる。   In the compound semiconductor device 100a according to the first embodiment, the upper reflecting mirror 105 has p-type conductivity, and the substrate 101 has n-type conductivity. Further, since p-type carriers (hereinafter referred to as “holes”) have lower mobility than n-type carriers (hereinafter referred to as “electrons”), holes injected from the second electrode 109a (white arrows in FIG. 3). ) Is injected into the active layer 103 without diffusing as much as electrons injected from the first electrode 108 (see the black arrow in FIG. 3). Therefore, a region where holes and electrons are injected (hereinafter referred to as “current injection region I”) is formed in the active layer 103. As a result, since a current can be uniformly injected into the current injection region I, high-output light emission can be obtained.

なお、電流注入領域Iの大きさは、第2電極109aの形状、上部反射鏡105内部の不純物濃度によって調整することができる。   The size of the current injection region I can be adjusted by the shape of the second electrode 109a and the impurity concentration inside the upper reflecting mirror 105.

ここで、図示しない外部電源により第1電極108及び第2電極109aに電圧を印加することにより活性層103に電流を注入した場合、第2電極109aの周辺部S2における熱伝導率が第2電極109aの中心部S1における熱伝導率よりも小さいため、周辺部S2が中心部S1よりも高温となる。このため、周辺部S2における発光波長が中心部S1における発光波長よりも長くなる。すなわち、周辺部S2の屈折率が中心部S1の屈折率よりも小さくなる。結果として、電流注入領域Iの内部で不均一な屈折率分布が形成され、電流注入領域Iの中心部S1に光閉じ込め効果の高い領域を形成することができる。   Here, when a current is injected into the active layer 103 by applying a voltage to the first electrode 108 and the second electrode 109a from an external power source (not shown), the thermal conductivity in the peripheral portion S2 of the second electrode 109a is the second electrode. Since it is smaller than the thermal conductivity in the central portion S1 of 109a, the peripheral portion S2 has a higher temperature than the central portion S1. For this reason, the emission wavelength in the peripheral portion S2 is longer than the emission wavelength in the central portion S1. That is, the refractive index of the peripheral portion S2 is smaller than the refractive index of the central portion S1. As a result, a non-uniform refractive index distribution is formed inside the current injection region I, and a region having a high light confinement effect can be formed in the central portion S1 of the current injection region I.

また、第1電極108から注入された電子及び第2電極109aから注入された正孔は、活性層103において結合し、所望の波長で発光する。活性層103で発光した光は、第1電極108の開口部Aより射出される。ここで、前述したように、化合物半導体装置100aは、電流注入領域Iの中心部S1に光閉じ込め効果の高い領域を有するため、高出力な光を発光する。   Further, the electrons injected from the first electrode 108 and the holes injected from the second electrode 109a are combined in the active layer 103 and emit light at a desired wavelength. The light emitted from the active layer 103 is emitted from the opening A of the first electrode 108. Here, as described above, since the compound semiconductor device 100a has a region having a high light confinement effect in the central portion S1 of the current injection region I, the compound semiconductor device 100a emits high-power light.

(面発光レーザ)
次に、第1実施形態に係る化合物半導体装置100aを用いた面発光レーザについて、図4を参照しながら説明する。図4は、第1実施形態に係る面発光レーザの概略構成を例示する図である。
(Surface emitting laser)
Next, a surface emitting laser using the compound semiconductor device 100a according to the first embodiment will be described with reference to FIG. FIG. 4 is a diagram illustrating a schematic configuration of the surface emitting laser according to the first embodiment.

面発光レーザ200aは、図4に示すように、化合物半導体装置100aと、外部反射鏡201と、非線形光学結晶202とを有する。すなわち、面発光レーザ200aは、所謂、外部共振器型垂直面発光レーザ(VECSEL: Vertical External Cavity Surface Emitting Laser)として構成されている。   As shown in FIG. 4, the surface emitting laser 200a includes a compound semiconductor device 100a, an external reflecting mirror 201, and a nonlinear optical crystal 202. That is, the surface emitting laser 200a is configured as a so-called external cavity type vertical surface emitting laser (VECSEL).

外部反射鏡201は、化合物半導体装置100aから射出される光の光路上に配置され、化合物半導体装置100aとの間で共振器(以下「外部共振器」という。)を形成する。すなわち、化合物半導体装置100aの活性層103で発光した光は、外部共振器内で反射を繰り返し、レーザ発振する。なお、第1実施形態の面発光レーザ200aでは、約710nmの波長を有するレーザ光を発振させることができる。   The external reflecting mirror 201 is disposed on the optical path of the light emitted from the compound semiconductor device 100a, and forms a resonator (hereinafter referred to as “external resonator”) with the compound semiconductor device 100a. That is, the light emitted from the active layer 103 of the compound semiconductor device 100a is repeatedly reflected in the external resonator and laser oscillation occurs. The surface emitting laser 200a of the first embodiment can oscillate laser light having a wavelength of about 710 nm.

非線形光学結晶202は、化合物半導体装置100aと外部反射鏡201との間に配置され、共振する基本波の波長を1/2(周波数を2倍)とする二次高調波(SHG:Second Harmonic Generation)を生成する。そして、基本波に対して高反射率、二次高調波に対して低反射率となるように外部反射鏡の反射率を調整することによって、発振光として二次高調波のみを外部に射出することができる。なお、第1実施形態の面発光レーザ200aでは、基本波の1/2の波長である約355nmの波長を有するレーザ光、すなわち紫外レーザ光を発振させることができる。   The nonlinear optical crystal 202 is disposed between the compound semiconductor device 100a and the external reflecting mirror 201, and a second harmonic (SHG: Second Harmonic Generation) that makes the wavelength of the resonating fundamental wave 1/2 (frequency doubled). ) Is generated. Then, by adjusting the reflectance of the external reflector so that the reflectance is high for the fundamental wave and low for the second harmonic, only the second harmonic is emitted to the outside as the oscillation light. be able to. The surface emitting laser 200a of the first embodiment can oscillate laser light having a wavelength of about 355 nm, which is a half wavelength of the fundamental wave, that is, ultraviolet laser light.

また、面発光レーザ200aは、前述した高出力な発光が得られる化合物半導体装置100aを有するため、レーザ光を高出力で射出することができる。すなわち、面発光レーザ200aは、活性層103での発振波長の1/2の波長を有するレーザ光を高出力で射出することができる。   Further, since the surface emitting laser 200a includes the compound semiconductor device 100a capable of obtaining the above-described high-output light emission, the laser light can be emitted at a high output. That is, the surface emitting laser 200a can emit a laser beam having a wavelength half that of the oscillation wavelength of the active layer 103 at a high output.

以上に説明したように、第1実施形態に係る化合物半導体装置によれば、基板の一方の面に形成され、開口部を有する第1電極と、基板の他方の面に積層された活性層と、活性層に積層された反射鏡と、反射鏡に形成された第2電極とを有する。また、第2電極の周辺部における熱伝導率は、第2電極の中心部における熱伝導率よりも小さい。このため、面発光レーザの出力向上を図ることが可能な化合物半導体装置を提供することができる。   As described above, according to the compound semiconductor device according to the first embodiment, the first electrode formed on one surface of the substrate and having an opening, and the active layer stacked on the other surface of the substrate, And a reflecting mirror laminated on the active layer and a second electrode formed on the reflecting mirror. Further, the thermal conductivity in the peripheral part of the second electrode is smaller than the thermal conductivity in the central part of the second electrode. Therefore, a compound semiconductor device capable of improving the output of the surface emitting laser can be provided.

[第2実施形態]
(化合物半導体装置の構成)
次に、本発明の第2実施形態に係る化合物半導体装置について、図5を参照しながら説明する。図5は、第2実施形態に係る化合物半導体装置の概略構成を例示する断面図である。
[Second Embodiment]
(Configuration of compound semiconductor device)
Next, a compound semiconductor device according to a second embodiment of the present invention will be described with reference to FIG. FIG. 5 is a cross-sectional view illustrating a schematic configuration of the compound semiconductor device according to the second embodiment.

第2実施形態に係る化合物半導体装置100bは、図5に示すように、第2電極109bが、周辺部S2の一部に第2電極109bの電極材料よりも熱伝導率の小さい低熱伝導率層121を含む点で、第1実施形態に係る化合物半導体装置100aと相違する。   In the compound semiconductor device 100b according to the second embodiment, as shown in FIG. 5, the second electrode 109b has a low thermal conductivity layer having a smaller thermal conductivity than the electrode material of the second electrode 109b in a part of the peripheral portion S2. 121 is different from the compound semiconductor device 100a according to the first embodiment.

なお、第2実施形態に係る化合物半導体装置100bは、上記相違点以外は第1実施形態に係る化合物半導体装置100aと同様の構成を有する。このため、以下の説明では、第1実施形態と相違する点を中心に説明する。   The compound semiconductor device 100b according to the second embodiment has the same configuration as that of the compound semiconductor device 100a according to the first embodiment except for the above differences. For this reason, in the following description, it demonstrates focusing on the point which is different from 1st Embodiment.

化合物半導体装置100bは、図5に示すように、基板101、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105、コンタクト層106、絶縁層107、第1電極108、第2電極109b等を有する。   As shown in FIG. 5, the compound semiconductor device 100b includes a substrate 101, a lower spacer layer 102, an active layer 103, an upper spacer layer 104, an upper reflecting mirror 105, a contact layer 106, an insulating layer 107, a first electrode 108, a second electrode. The electrode 109b and the like are included.

基板101、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105、コンタクト層106、絶縁層107及び第1電極108については、第1実施形態と同様であるため、説明を省略する。   Since the substrate 101, the lower spacer layer 102, the active layer 103, the upper spacer layer 104, the upper reflecting mirror 105, the contact layer 106, the insulating layer 107, and the first electrode 108 are the same as those in the first embodiment, description thereof is omitted. To do.

第2電極109bは、コンタクト層106の一部の−Z方向の面に形成されている。また、第2電極109bは、周辺部S2の一部に第2電極109bの電極材料よりも熱伝導率の小さい低熱伝導率層121を含む。すなわち、第2電極109bの周辺部S2における熱伝導率は、第2電極109bの中心部S1における熱伝導率よりも小さい。   The second electrode 109b is formed on a part of the contact layer 106 in the −Z direction. The second electrode 109b includes a low thermal conductivity layer 121 having a lower thermal conductivity than the electrode material of the second electrode 109b in a part of the peripheral portion S2. That is, the thermal conductivity in the peripheral portion S2 of the second electrode 109b is smaller than the thermal conductivity in the central portion S1 of the second electrode 109b.

第2電極109bの電極材料としては、Cr、AuZn、Auを順次積層した金属膜等を用いることができる。   As an electrode material of the second electrode 109b, a metal film or the like in which Cr, AuZn, and Au are sequentially stacked can be used.

第2電極109bの低熱伝導率層121の材料としては、第2電極109bの電極材料よりも熱伝導率が小さければ特に限定さないが、SiN等の絶縁体を用いることが好ましい。なお、第2電極109bの低熱伝導率層121の材料として絶縁体を用いる場合には、低熱伝導率層121は、第2電極109bの電極材料で挟み込まれていることが好ましい。これにより、コンタクト層106と第2電極109bとの間及び第2電極109bと図示しない外部端子との間のコンタクト性を維持することができる。   The material of the low thermal conductivity layer 121 of the second electrode 109b is not particularly limited as long as it has a lower thermal conductivity than the electrode material of the second electrode 109b, but it is preferable to use an insulator such as SiN. In the case where an insulator is used as the material of the low thermal conductivity layer 121 of the second electrode 109b, the low thermal conductivity layer 121 is preferably sandwiched between the electrode materials of the second electrode 109b. Thereby, the contact property between the contact layer 106 and the second electrode 109b and between the second electrode 109b and an external terminal (not shown) can be maintained.

また、低熱伝導率層121は、後述するように、絶縁層107と同時に形成することができる。   Further, the low thermal conductivity layer 121 can be formed at the same time as the insulating layer 107 as described later.

なお、第2電極109bの電極材料の一例であるAuの熱伝導率は約300W/m・Kである。また、第2電極109bの低熱伝導率層121の材料の一例であるSiNの熱伝導率は約30W/m・Kである。   Note that the thermal conductivity of Au, which is an example of the electrode material of the second electrode 109b, is about 300 W / m · K. Further, the thermal conductivity of SiN, which is an example of the material of the low thermal conductivity layer 121 of the second electrode 109b, is about 30 W / m · K.

(化合物半導体装置の製造方法)
次に、第2実施形態に係る化合物半導体装置の製造方法について説明する。
(Method of manufacturing compound semiconductor device)
Next, a method for manufacturing a compound semiconductor device according to the second embodiment will be described.

まず、第1実施形態と同様の方法により、基板101の−Z方向の面に、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105及びコンタクト層106を形成する。また、基板101の+Z方向の面に、第1電極108を形成する。   First, the lower spacer layer 102, the active layer 103, the upper spacer layer 104, the upper reflecting mirror 105, and the contact layer 106 are formed on the surface in the −Z direction of the substrate 101 by the same method as in the first embodiment. In addition, the first electrode 108 is formed on the surface in the + Z direction of the substrate 101.

続いて、コンタクト層106の−Z方向の面に第2電極109bを形成する。   Subsequently, the second electrode 109b is formed on the surface of the contact layer 106 in the −Z direction.

具体的には、まず、中心部S1及び周辺部S2以外にレジストパターンを形成した後、電極材料の蒸着を行う。そして、アセトン等の有機溶媒中において超音波処理することによりレジストパターン及び電極材料をリフトオフする。これにより、中心部S1及び周辺部S2に電極材料からなる層が形成される。   Specifically, first, after forming a resist pattern other than the central portion S1 and the peripheral portion S2, the electrode material is deposited. Then, the resist pattern and the electrode material are lifted off by ultrasonic treatment in an organic solvent such as acetone. Thereby, the layer which consists of electrode materials is formed in center part S1 and peripheral part S2.

次に、中心部S1にレジストパターンを形成した後、絶縁層を成膜する。そして、アセトン等の有機溶媒中において超音波処理することによりレジストパターン及び絶縁層をリフトオフする。これにより、中心部S1及び周辺部S2を除くコンタクト層106の−Z方向の面に絶縁層107が形成され、周辺部S2の電極材料からなる層の−Z方向の面に絶縁層からなる低熱伝導率層121が形成される。   Next, after forming a resist pattern in the central portion S1, an insulating layer is formed. Then, the resist pattern and the insulating layer are lifted off by ultrasonic treatment in an organic solvent such as acetone. Thereby, the insulating layer 107 is formed on the surface in the −Z direction of the contact layer 106 excluding the central portion S1 and the peripheral portion S2, and the low heat composed of the insulating layer on the surface in the −Z direction of the layer made of the electrode material of the peripheral portion S2. A conductivity layer 121 is formed.

次に、中心部S1及び周辺部S2以外にレジストパターンを形成した後、電極材料の蒸着を行う。そして、アセトン等の有機溶媒中において超音波処理することによりレジストパターン及び電極材料をリフトオフする。これにより、中心部S1の電極材料からなる層及び周辺部S2の低熱伝導率層121の−Z方向の面に電極材料からなる層が形成される。   Next, after forming a resist pattern other than the central portion S1 and the peripheral portion S2, the electrode material is evaporated. Then, the resist pattern and the electrode material are lifted off by ultrasonic treatment in an organic solvent such as acetone. Thereby, a layer made of the electrode material is formed on the surface in the −Z direction of the layer made of the electrode material in the central portion S1 and the low thermal conductivity layer 121 in the peripheral portion S2.

これらの工程により、コンタクト層106の−Z方向の面に、周辺部S2の一部に第2電極109bの電極材料よりも熱伝導率の小さい低熱伝導率層121を含む第2電極109bを形成する。   By these steps, the second electrode 109b including the low thermal conductivity layer 121 having a lower thermal conductivity than the electrode material of the second electrode 109b is formed on a part of the peripheral portion S2 on the surface in the −Z direction of the contact layer 106. To do.

続いて、第1実施形態と同様の方法により、熱処理によって、基板101と第1電極108との間及びコンタクト層106と第2電極109bとの間でオーミック導通をとる。   Subsequently, ohmic conduction is established between the substrate 101 and the first electrode 108 and between the contact layer 106 and the second electrode 109b by heat treatment by the same method as in the first embodiment.

以上の方法により、周辺部S2の一部に第2電極109bの電極材料よりも熱伝導率の小さい低熱伝導率層121を含む第2電極109bを有する化合物半導体装置100bを製造することができる。   By the above method, the compound semiconductor device 100b having the second electrode 109b including the low thermal conductivity layer 121 having a lower thermal conductivity than the electrode material of the second electrode 109b in a part of the peripheral portion S2 can be manufactured.

(作用・効果)
次に、第2実施形態に係る化合物半導体装置の作用・効果について説明する。
(Action / Effect)
Next, functions and effects of the compound semiconductor device according to the second embodiment will be described.

第2実施形態に係る化合物半導体装置100bは、第1実施形態に係る化合物半導体装置100aと同様の構成を含むため、第1実施形態に係る化合物半導体装置100aと同様の作用・効果を奏することができる。   Since the compound semiconductor device 100b according to the second embodiment includes the same configuration as that of the compound semiconductor device 100a according to the first embodiment, the same operations and effects as the compound semiconductor device 100a according to the first embodiment may be achieved. it can.

また、第2実施形態に係る化合物半導体装置100bによれば、第2電極109bが、周辺部S2の一部に第2電極109bの電極材料よりも熱伝導率の小さい低熱伝導率層121を含む。このため、第2電極109bの周辺部S2における熱伝導率が第2電極109bの中心部S1における熱伝導率よりも小さくなっている。結果として、更に高出力な発光が可能である。   In the compound semiconductor device 100b according to the second embodiment, the second electrode 109b includes the low thermal conductivity layer 121 having a lower thermal conductivity than the electrode material of the second electrode 109b in a part of the peripheral portion S2. . For this reason, the thermal conductivity in the peripheral portion S2 of the second electrode 109b is smaller than the thermal conductivity in the central portion S1 of the second electrode 109b. As a result, higher power emission is possible.

また、第2実施形態に係る化合物半導体装置100bは、構造的に中心部S1と周辺部S2との間に熱伝導率の差が設けられた第2電極109bを有する。このため、中心部S1に用いる電極材料と周辺部S2に用いる電極材料とを同じものとした場合であっても、第2電極109bの周辺部S2における熱伝導率を、第2電極109bの中心部S1における熱伝導率よりも小さくすることができる。結果として、第2電極109bとして用いることができる電極材料の選択肢が広がる。   In addition, the compound semiconductor device 100b according to the second embodiment has the second electrode 109b in which a difference in thermal conductivity is structurally provided between the central portion S1 and the peripheral portion S2. For this reason, even when the electrode material used for the central portion S1 and the electrode material used for the peripheral portion S2 are the same, the thermal conductivity in the peripheral portion S2 of the second electrode 109b is the center of the second electrode 109b. It can be made smaller than the thermal conductivity in the part S1. As a result, options of electrode materials that can be used as the second electrode 109b are expanded.

(面発光レーザ)
第2実施形態に係る面発光レーザは、第1実施形態と同様の構成を有することから説明を省略する。
(Surface emitting laser)
Since the surface emitting laser according to the second embodiment has the same configuration as that of the first embodiment, the description thereof is omitted.

以上に説明したように、第2実施形態に係る化合物半導体装置によれば、面発光レーザの出力向上を図ることが可能な化合物半導体装置を提供することができる。また、第2実施形態に係る面発光レーザによれば、高出力な発光が可能な化合物半導体装置を用いているため、レーザ光を高出力で射出することができる。   As described above, according to the compound semiconductor device according to the second embodiment, it is possible to provide a compound semiconductor device capable of improving the output of the surface emitting laser. Moreover, according to the surface emitting laser according to the second embodiment, since the compound semiconductor device capable of emitting high output is used, the laser light can be emitted with high output.

特に、第2実施形態では、第2電極が、周辺部の一部に第2電極の電極材料よりも熱伝導率の小さい低熱伝導率層を含むため、更に高出力な発光が可能となる。   In particular, in the second embodiment, since the second electrode includes a low thermal conductivity layer having a lower thermal conductivity than the electrode material of the second electrode in a part of the peripheral portion, it is possible to emit light with higher output.

[第3実施形態]
(化合物半導体装置の構成)
次に、本発明の第3実施形態に係る化合物半導体装置について、図6を参照しながら説明する。図6は、第3実施形態に係る化合物半導体装置の概略構成を例示する断面図である。
[Third Embodiment]
(Configuration of compound semiconductor device)
Next, a compound semiconductor device according to a third embodiment of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view illustrating a schematic configuration of the compound semiconductor device according to the third embodiment.

第3実施形態に係る化合物半導体装置100cは、図6に示すように、基板101における第1電極108の開口部Aの直下の少なくとも一部が除去され、射出孔Bが形成されている点で、第2実施形態に係る化合物半導体装置100bと相違する。   In the compound semiconductor device 100c according to the third embodiment, as shown in FIG. 6, at least a part of the substrate 101 immediately below the opening A of the first electrode 108 is removed, and an injection hole B is formed. This is different from the compound semiconductor device 100b according to the second embodiment.

なお、第3実施形態に係る化合物半導体装置100cは、上記相違点以外は第2実施形態に係る化合物半導体装置100bと同様の構成を有する。このため、以下の説明では、第2実施形態と相違する点を中心に説明する。   The compound semiconductor device 100c according to the third embodiment has the same configuration as that of the compound semiconductor device 100b according to the second embodiment except for the above differences. For this reason, in the following description, it demonstrates focusing on the point which is different from 2nd Embodiment.

化合物半導体装置100cは、図6に示すように、基板101、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105、コンタクト層106、絶縁層107、第1電極108、第2電極109b等を有する。また、化合物半導体装置100cには、基板101における第1電極108の開口部Aの直下の少なくとも一部が除去され、射出孔Bが形成されている。   As shown in FIG. 6, the compound semiconductor device 100c includes a substrate 101, a lower spacer layer 102, an active layer 103, an upper spacer layer 104, an upper reflecting mirror 105, a contact layer 106, an insulating layer 107, a first electrode 108, a second electrode. The electrode 109b and the like are included. Further, in the compound semiconductor device 100c, at least a part of the substrate 101 immediately below the opening A of the first electrode 108 is removed, and an injection hole B is formed.

下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105、コンタクト層106、絶縁層107、第1電極108及び第2電極109bについては、第2実施形態と同様であるため、説明を省略する。   Since the lower spacer layer 102, the active layer 103, the upper spacer layer 104, the upper reflecting mirror 105, the contact layer 106, the insulating layer 107, the first electrode 108, and the second electrode 109b are the same as those in the second embodiment, description is made. Is omitted.

(化合物半導体装置の製造方法)
次に、第3実施形態に係る化合物半導体装置の製造方法について説明する。
(Method of manufacturing compound semiconductor device)
Next, a method for manufacturing a compound semiconductor device according to the third embodiment will be described.

まず、第2実施形態と同様の方法により、基板101の−Z方向の面に、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105及びコンタクト層106を形成する。   First, the lower spacer layer 102, the active layer 103, the upper spacer layer 104, the upper reflecting mirror 105, and the contact layer 106 are formed on the surface in the −Z direction of the substrate 101 by the same method as in the second embodiment.

続いて、基板101の一部をエッチング等により除去することで、射出孔Bを形成する。   Subsequently, the injection hole B is formed by removing a part of the substrate 101 by etching or the like.

このとき、基板101の厚さは数十μm以上であるため、厳密な膜厚制御が行われなければ基板101の−Z方向の面に形成された下部スペーサ層102、活性層103、上部スペーサ層104等をエッチングしてしまう恐れがある。   At this time, since the thickness of the substrate 101 is several tens of μm or more, the lower spacer layer 102, the active layer 103, and the upper spacer formed on the surface in the −Z direction of the substrate 101 unless strict film thickness control is performed. There is a risk of etching the layer 104 or the like.

そこで、基板101がGaAs、共振器がAlGa1−xAs(x≠0)である場合、アンモニアと過酸化水素水との混合溶液を用いたウェットエッチング等により、基板101のみを選択的に除去し、容易に射出孔Bを形成することができる。 Therefore, when the substrate 101 is GaAs and the resonator is Al x Ga 1-x As (x ≠ 0), only the substrate 101 is selectively selected by wet etching using a mixed solution of ammonia and hydrogen peroxide. The injection hole B can be easily formed.

また、基板101がGaAs、共振器がAlGaInPAs1−y(y≠0)である場合、ICP(Inductively Coupled Plasma)エッチング等のドライエッチング、硫酸と過酸化水素水との混合溶液を用いたウェットエッチング等により、基板101のみを選択的に除去し、容易に射出孔Bを形成することができる。 In addition, when the substrate 101 is GaAs and the resonator is AlGaInP y As 1-y (y ≠ 0), dry etching such as ICP (Inductively Coupled Plasma) etching, or a mixed solution of sulfuric acid and hydrogen peroxide water is used. The injection hole B can be easily formed by selectively removing only the substrate 101 by wet etching or the like.

続いて、第2実施形態と同様の方法により、絶縁層107、第1電極108及び第2電極109bを形成する。   Subsequently, the insulating layer 107, the first electrode 108, and the second electrode 109b are formed by the same method as in the second embodiment.

続いて、第2実施形態と同様の方法により、熱処理によって、基板101と第1電極108との間及びコンタクト層106と第2電極109bとの間でオーミック導通をとる。   Subsequently, ohmic conduction is established between the substrate 101 and the first electrode 108 and between the contact layer 106 and the second electrode 109b by heat treatment in the same manner as in the second embodiment.

以上の方法により、第1電極108の開口部Aの直下の少なくとも一部が除去されて形成された射出孔Bを含む基板101を有する、化合物半導体装置100cを製造することができる。   By the above method, the compound semiconductor device 100c having the substrate 101 including the injection hole B formed by removing at least part of the first electrode 108 immediately below the opening A can be manufactured.

(作用・効果)
次に、第3実施形態に係る化合物半導体装置の作用・効果について説明する。
(Action / Effect)
Next, functions and effects of the compound semiconductor device according to the third embodiment will be described.

第3実施形態に係る化合物半導体装置100cは、第2実施形態に係る化合物半導体装置100bと同様の構成を含むため、第2実施形態に係る化合物半導体装置100bと同様の作用・効果を奏することができる。   Since the compound semiconductor device 100c according to the third embodiment includes the same configuration as that of the compound semiconductor device 100b according to the second embodiment, the same operation and effect as the compound semiconductor device 100b according to the second embodiment can be obtained. it can.

ここで、第2実施形態に係る化合物半導体装置100bにおいては、活性層103で発光した光が基板101を介して外部へ取り出されるため、活性層103での発振波長のエネルギーが基板101のバンドギャップ以上である場合、基板101によって吸収される。このため、第2実施形態に係る化合物半導体装置100bにおいては、活性層103での発光波長のエネルギーを基板101のバンドギャップ未満とする必要があった。   Here, in the compound semiconductor device 100b according to the second embodiment, since the light emitted from the active layer 103 is extracted to the outside through the substrate 101, the energy of the oscillation wavelength in the active layer 103 is the band gap of the substrate 101. If this is the case, it is absorbed by the substrate 101. For this reason, in the compound semiconductor device 100b according to the second embodiment, the energy of the emission wavelength in the active layer 103 needs to be less than the band gap of the substrate 101.

これに対して、第3実施形態に係る化合物半導体装置100cにおいては、基板101における第1電極108の開口部Aの直下の少なくとも一部が除去され、射出孔Bが形成されている。このため、第3実施形態に係る化合物半導体装置100cにおいては、活性層103での発光波長のエネルギーが基板101のバンドギャップ以上であっても、活性層103で発生した光が基板101によって吸収されることはない。結果として、基板101のバンドギャップ以上のエネルギーの光を高出力で発光させることができる。   In contrast, in the compound semiconductor device 100c according to the third embodiment, at least a part of the substrate 101 immediately below the opening A of the first electrode 108 is removed, and the injection hole B is formed. For this reason, in the compound semiconductor device 100c according to the third embodiment, even if the energy of the emission wavelength in the active layer 103 is equal to or greater than the band gap of the substrate 101, the light generated in the active layer 103 is absorbed by the substrate 101. Never happen. As a result, light having energy higher than the band gap of the substrate 101 can be emitted with high output.

(面発光レーザ)
第3実施形態に係る面発光レーザは、第1実施形態及び第2実施形態と同様の構成を有することから説明を省略する。
(Surface emitting laser)
Since the surface emitting laser according to the third embodiment has the same configuration as the first embodiment and the second embodiment, the description thereof is omitted.

以上に説明したように、第3実施形態に係る化合物半導体装置によれば、化合物半導体装置の出力向上を図ることができる。また、第3実施形態に係る面発光レーザによれば、面発光レーザの出力向上を図ることが可能な化合物半導体装置を提供することができる。   As described above, the compound semiconductor device according to the third embodiment can improve the output of the compound semiconductor device. Moreover, according to the surface emitting laser according to the third embodiment, a compound semiconductor device capable of improving the output of the surface emitting laser can be provided.

特に、第3実施形態では、基板における第1電極の開口部の直下の少なくとも一部が除去され、射出孔が形成されているため、基板のバンドギャップ以上のエネルギーの光を高出力で発光させることができる。   In particular, in the third embodiment, since at least a part of the substrate immediately below the opening of the first electrode is removed and an emission hole is formed, light having energy higher than the band gap of the substrate is emitted with high output. be able to.

[第4実施形態]
(化合物半導体装置の構成)
次に、本発明の第4実施形態に係る化合物半導体装置について、図7を参照しながら説明する。図7は、第4実施形態に係る化合物半導体装置の概略構成を例示する断面図である。
[Fourth Embodiment]
(Configuration of compound semiconductor device)
Next, a compound semiconductor device according to a fourth embodiment of the invention will be described with reference to FIG. FIG. 7 is a cross-sectional view illustrating a schematic configuration of the compound semiconductor device according to the fourth embodiment.

第4実施形態に係る化合物半導体装置100dは、図7に示すように、基板101と活性層103との間、より詳細には基板101と下部スペーサ層102との間に電流拡散層141を有する点で、第3実施形態に係る化合物半導体装置100cと相違する。   As shown in FIG. 7, the compound semiconductor device 100 d according to the fourth embodiment includes a current diffusion layer 141 between the substrate 101 and the active layer 103, more specifically, between the substrate 101 and the lower spacer layer 102. This is different from the compound semiconductor device 100c according to the third embodiment.

なお、第4実施形態に係る化合物半導体装置100dは、上記相違点以外は第3実施形態に係る化合物半導体装置100cと同様の構成を有する。このため、以下の説明では、第3実施形態と相違する点を中心に説明する。   The compound semiconductor device 100d according to the fourth embodiment has the same configuration as that of the compound semiconductor device 100c according to the third embodiment except for the above differences. For this reason, in the following description, it demonstrates focusing on the point which is different from 3rd Embodiment.

化合物半導体装置100dは、図7に示すように、基板101、電流拡散層141、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105、コンタクト層106、絶縁層107、第1電極108、第2電極109b等を有する。また、化合物半導体装置100dには、基板101における第1電極108の開口部Aの直下の少なくとも一部が除去され、射出孔Bが形成されている。   As shown in FIG. 7, the compound semiconductor device 100 d includes a substrate 101, a current diffusion layer 141, a lower spacer layer 102, an active layer 103, an upper spacer layer 104, an upper reflecting mirror 105, a contact layer 106, an insulating layer 107, a first layer. The electrode 108, the second electrode 109b, and the like are included. In the compound semiconductor device 100d, at least a part of the substrate 101 immediately below the opening A of the first electrode 108 is removed, and an injection hole B is formed.

電流拡散層141は、第1電極108から注入された電子を拡散させる層である。電流拡散層141としては、層中を電子が効率よく拡散可能とするため、電子の移動度の大きい材料が好ましい。また、電流拡散層141としては、活性層103で発光した光の吸収を抑制することができることから、基板101のバンドギャップ以上のバンドギャップを有する材料であることが好ましい。具体的には、電流拡散層141としては、AlGaAs等を好適に用いることができる。   The current diffusion layer 141 is a layer that diffuses electrons injected from the first electrode 108. The current spreading layer 141 is preferably made of a material having a high electron mobility so that electrons can diffuse efficiently in the layer. The current spreading layer 141 is preferably a material having a band gap equal to or larger than the band gap of the substrate 101 because absorption of light emitted from the active layer 103 can be suppressed. Specifically, as the current diffusion layer 141, AlGaAs or the like can be suitably used.

その他の構成については、第3実施形態でと同様であるため、説明を省略する。   Since other configurations are the same as those in the third embodiment, description thereof will be omitted.

(化合物半導体装置の製造方法)
次に、第4実施形態に係る化合物半導体装置の製造方法について説明する。
(Method of manufacturing compound semiconductor device)
Next, a method for manufacturing a compound semiconductor device according to the fourth embodiment will be described.

まず、基板101の−Z方向の面に電流拡散層141を形成する。   First, the current diffusion layer 141 is formed on the surface in the −Z direction of the substrate 101.

続いて、第3実施形態と同様の方法により、電流拡散層141の−Z方向の面に、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105及びコンタクト層106を形成する。   Subsequently, the lower spacer layer 102, the active layer 103, the upper spacer layer 104, the upper reflecting mirror 105, and the contact layer 106 are formed on the surface in the −Z direction of the current diffusion layer 141 by the same method as in the third embodiment. .

続いて、第3実施形態と同様の方法により、基板101に射出孔Bを形成する。   Subsequently, the injection hole B is formed in the substrate 101 by the same method as in the third embodiment.

続いて、第3実施形態と同様の方法により、絶縁層107、第1電極108及び第2電極109bを形成する。   Subsequently, the insulating layer 107, the first electrode 108, and the second electrode 109b are formed by the same method as in the third embodiment.

続いて、第3実施形態と同様の方法により、熱処理によって、基板101と第1電極108との間及びコンタクト層106と第2電極109bとの間でオーミック導通をとる。   Subsequently, ohmic conduction is established between the substrate 101 and the first electrode 108 and between the contact layer 106 and the second electrode 109b by heat treatment in the same manner as in the third embodiment.

以上の方法により、基板101と活性層103との間に電流拡散層141を有する化合物半導体装置100dを製造することができる。   With the above method, the compound semiconductor device 100d having the current diffusion layer 141 between the substrate 101 and the active layer 103 can be manufactured.

(作用・効果)
次に、第4実施形態に係る化合物半導体装置の作用・効果について説明する。
(Action / Effect)
Next, functions and effects of the compound semiconductor device according to the fourth embodiment will be described.

第4実施形態に係る化合物半導体装置100dは、第3実施形態に係る化合物半導体装置100cと同様の構成を含むため、第3実施形態に係る化合物半導体装置100cと同様の作用・効果を奏することができる。   Since the compound semiconductor device 100d according to the fourth embodiment includes the same configuration as that of the compound semiconductor device 100c according to the third embodiment, the same operations and effects as the compound semiconductor device 100c according to the third embodiment may be achieved. it can.

また、第4実施形態に係る化合物半導体装置100dによれば、基板101と活性層103との間に電流拡散層141が挿入されているため、均一な電流注入を実現するための経路を確保することができ、電気抵抗の上昇を抑制することができる。   In addition, according to the compound semiconductor device 100d according to the fourth embodiment, since the current diffusion layer 141 is inserted between the substrate 101 and the active layer 103, a path for realizing uniform current injection is ensured. And an increase in electrical resistance can be suppressed.

(面発光レーザ)
第4実施形態に係る面発光レーザは、第1実施形態から第3実施形態と同様の構成を有することから説明を省略する。
(Surface emitting laser)
Since the surface emitting laser according to the fourth embodiment has the same configuration as that of the first to third embodiments, the description thereof is omitted.

以上に説明したように、第4実施形態に係る化合物半導体装置によれば、面発光レーザの出力向上を図ることが可能な化合物半導体装置を提供することができる。また、第4実施形態に係る面発光レーザによれば、高出力な発光が可能な化合物半導体装置を用いているため、レーザ光を高出力で射出することができる。   As described above, the compound semiconductor device according to the fourth embodiment can provide a compound semiconductor device capable of improving the output of the surface emitting laser. Moreover, according to the surface emitting laser according to the fourth embodiment, since the compound semiconductor device capable of emitting high output is used, the laser beam can be emitted with high output.

特に、第4実施形態では、基板と活性層との間に電流拡散層を有するため、化合物半導体装置の電気抵抗の上昇を抑制することができる。   In particular, in the fourth embodiment, since the current diffusion layer is provided between the substrate and the active layer, an increase in electrical resistance of the compound semiconductor device can be suppressed.

[第5実施形態]
(化合物半導体装置の構成)
次に、本発明の第5実施形態に係る化合物半導体装置について、図8を参照しながら説明する。図8は、第5実施形態に係る化合物半導体装置の概略構成を例示する断面図である。
[Fifth Embodiment]
(Configuration of compound semiconductor device)
Next, a compound semiconductor device according to a fifth embodiment of the invention will be described with reference to FIG. FIG. 8 is a cross-sectional view illustrating a schematic configuration of the compound semiconductor device according to the fifth embodiment.

第5実施形態に係る化合物半導体装置100eは、図8に示すように、基板101と活性層103との間、より詳細には電流拡散層141と下部スペーサ層102との間に下部反射鏡151を有する点で、第4実施形態に係る化合物半導体装置100dと相違する。   As shown in FIG. 8, the compound semiconductor device 100e according to the fifth embodiment includes a lower reflecting mirror 151 between the substrate 101 and the active layer 103, more specifically, between the current diffusion layer 141 and the lower spacer layer 102. This is different from the compound semiconductor device 100d according to the fourth embodiment.

なお、第5実施形態に係る化合物半導体装置100eは、上記相違点以外は第4実施形態に係る化合物半導体装置100dと同様の構成を有する。このため、以下の説明では、第4実施形態と相違する点を中心に説明する。   The compound semiconductor device 100e according to the fifth embodiment has the same configuration as the compound semiconductor device 100d according to the fourth embodiment except for the above differences. For this reason, in the following description, it demonstrates focusing on the point which is different from 4th Embodiment.

化合物半導体装置100eは、図8に示すように、基板101、電流拡散層141、下部反射鏡151、下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105、コンタクト層106、絶縁層107、第1電極108、第2電極109b等を有する。また、化合物半導体装置100eには、基板101における第1電極108の開口部Aの直下の少なくとも一部が除去され、射出孔Bが形成されている。   As shown in FIG. 8, the compound semiconductor device 100e includes a substrate 101, a current diffusion layer 141, a lower reflecting mirror 151, a lower spacer layer 102, an active layer 103, an upper spacer layer 104, an upper reflecting mirror 105, a contact layer 106, an insulating layer. The layer 107, the first electrode 108, the second electrode 109b, and the like are included. Further, in the compound semiconductor device 100e, at least a part of the substrate 101 immediately below the opening A of the first electrode 108 is removed, and an injection hole B is formed.

下部反射鏡151は、電流拡散層141の−Z方向の面に積層され、例えばAlAsからなる低屈折率層とAl0.3GaAsからなる高屈折率層のペアを20ペア有している。 The lower reflecting mirror 151 is laminated on the surface in the −Z direction of the current diffusion layer 141 and has, for example, 20 pairs of a low refractive index layer made of AlAs and a high refractive index layer made of Al 0.3 GaAs.

下部反射鏡151が設けられることにより、面発光レーザとしてキャビティモードが定義され、レーザ発振したときの共振波長が固定される。また、下部反射鏡151の反射率を適切に設定することにより、化合物半導体装置100eは、所謂、垂直共振器型面発光レーザ(VCSEL: Vertical Cavity Surface Emitting Laser)として動作する。   By providing the lower reflecting mirror 151, a cavity mode is defined as a surface emitting laser, and a resonance wavelength when laser oscillation is performed is fixed. In addition, by appropriately setting the reflectance of the lower reflecting mirror 151, the compound semiconductor device 100e operates as a so-called vertical cavity surface emitting laser (VCSEL).

下部反射鏡151及び上部反射鏡105の反射率は、いずれも99%以上であることが好ましい。また、第1電極108の開口部A及び基板101の射出孔Bが形成された方向に発振光を取り出すため、下部反射鏡151の反射率は、上部反射鏡105の反射率よりも小さくなるように調整される。   The reflectances of the lower reflecting mirror 151 and the upper reflecting mirror 105 are preferably 99% or more. Further, since the oscillation light is extracted in the direction in which the opening A of the first electrode 108 and the emission hole B of the substrate 101 are formed, the reflectance of the lower reflecting mirror 151 is made smaller than the reflectance of the upper reflecting mirror 105. Adjusted to

その他の構成については、第4実施形態でと同様であるため、説明を省略する。   Since other configurations are the same as those in the fourth embodiment, description thereof is omitted.

(化合物半導体装置の製造方法)
次に、第5実施形態に係る化合物半導体装置の製造方法について説明する。
(Method of manufacturing compound semiconductor device)
Next, a method for manufacturing a compound semiconductor device according to the fifth embodiment will be described.

まず、第4実施形態と同様の方法により、基板101の−Z方向の面に電流拡散層141を形成する。   First, the current diffusion layer 141 is formed on the surface in the −Z direction of the substrate 101 by the same method as in the fourth embodiment.

続いて、電流拡散層141の−Z方向の面に下部反射鏡151を形成する。   Subsequently, the lower reflecting mirror 151 is formed on the surface in the −Z direction of the current diffusion layer 141.

続いて、第4実施形態と同様の方法により、下部反射鏡151の−Z方向の面に下部スペーサ層102、活性層103、上部スペーサ層104、上部反射鏡105及びコンタクト層106を形成する。   Subsequently, the lower spacer layer 102, the active layer 103, the upper spacer layer 104, the upper reflecting mirror 105, and the contact layer 106 are formed on the surface in the −Z direction of the lower reflecting mirror 151 by the same method as in the fourth embodiment.

続いて、第4実施形態と同様の方法により、基板101に射出孔Bを形成する。   Subsequently, the injection hole B is formed in the substrate 101 by the same method as in the fourth embodiment.

続いて、第4実施形態と同様の方法により、絶縁層107、第1電極108及び第2電極109bを形成する。   Subsequently, the insulating layer 107, the first electrode 108, and the second electrode 109b are formed by the same method as in the fourth embodiment.

続いて、第4実施形態と同様の方法により、熱処理によって、基板101と第1電極108との間及びコンタクト層106と第2電極109bとの間でオーミック導通をとる。   Subsequently, ohmic conduction is established between the substrate 101 and the first electrode 108 and between the contact layer 106 and the second electrode 109b by heat treatment in the same manner as in the fourth embodiment.

以上の方法により、基板101と活性層103との間に下部反射鏡151を有する化合物半導体装置100eを製造することができる。   By the above method, the compound semiconductor device 100e having the lower reflecting mirror 151 between the substrate 101 and the active layer 103 can be manufactured.

(作用・効果)
次に、第5実施形態に係る化合物半導体装置の作用・効果について説明する。
(Action / Effect)
Next, functions and effects of the compound semiconductor device according to the fifth embodiment will be described.

第5実施形態に係る化合物半導体装置100eは、第4実施形態に係る化合物半導体装置100dと同様の構成を含むため、第4実施形態に係る化合物半導体装置100dと同様の作用・効果を奏することができる。   Since the compound semiconductor device 100e according to the fifth embodiment includes the same configuration as that of the compound semiconductor device 100d according to the fourth embodiment, the same operations and effects as the compound semiconductor device 100d according to the fourth embodiment can be achieved. it can.

また、第5実施形態に係る化合物半導体装置100eによれば、基板101と活性層103との間に下部反射鏡151を有するため、レーザ発振時の波長制御性を向上させることができる。   In addition, according to the compound semiconductor device 100e according to the fifth embodiment, since the lower reflecting mirror 151 is provided between the substrate 101 and the active layer 103, the wavelength controllability during laser oscillation can be improved.

(面発光レーザ)
次に、第5実施形態に係る面発光レーザについて説明する。
(Surface emitting laser)
Next, a surface emitting laser according to the fifth embodiment will be described.

第5実施形態に係る面発光レーザは、第1実施形態から第4実施形態と同様に、化合物半導体装置100eと、外部反射鏡201と、非線形光学結晶202とを有する。   The surface emitting laser according to the fifth embodiment includes a compound semiconductor device 100e, an external reflecting mirror 201, and a nonlinear optical crystal 202, as in the first to fourth embodiments.

第5実施形態に係る面発光レーザは、前述したように、化合物半導体装置100eが下部反射鏡151を有する。そこで、下部反射鏡151と外部反射鏡201の合計の反射率を99%以上かつ上部反射鏡105の反射率より小さくなるように、下部反射鏡151及び外部反射鏡201の反射率が調整される。これにより、外部反射鏡側から波長制御性の優れたレーザ光を射出することができる。   In the surface emitting laser according to the fifth embodiment, as described above, the compound semiconductor device 100e includes the lower reflecting mirror 151. Therefore, the reflectance of the lower reflecting mirror 151 and the outer reflecting mirror 201 is adjusted so that the total reflectance of the lower reflecting mirror 151 and the outer reflecting mirror 201 is 99% or more and smaller than the reflectance of the upper reflecting mirror 105. . As a result, laser light with excellent wavelength controllability can be emitted from the external reflecting mirror side.

以上に説明したように、第5実施形態に係る化合物半導体装置によれば、面発光レーザの出力向上を図ることが可能な化合物半導体装置を提供することができる。また、第5実施形態に係る面発光レーザによれば、高出力な発光が可能な化合物半導体装置を用いているため、レーザ光を高出力で射出することができる。   As described above, according to the compound semiconductor device according to the fifth embodiment, a compound semiconductor device capable of improving the output of the surface emitting laser can be provided. Further, according to the surface emitting laser according to the fifth embodiment, since the compound semiconductor device capable of emitting high output is used, the laser beam can be emitted with high output.

特に、第5実施形態では、基板と活性層との間に下部反射鏡を有するため、レーザ発振時の波長制御性を向上させることができる。   In particular, in the fifth embodiment, since the lower reflecting mirror is provided between the substrate and the active layer, the wavelength controllability during laser oscillation can be improved.

以上、化合物半導体装置及び面発光レーザを実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。   The compound semiconductor device and the surface emitting laser have been described above by way of the embodiment. However, the present invention is not limited to the above embodiment, and various modifications and improvements can be made within the scope of the present invention.

100a、100b、100c、100d、100e 化合物半導体装置
101 基板
103 活性層
105 上部反射鏡
108 第1電極
109 第2電極
121 低熱伝導率層
141 電流拡散層
151 下部反射鏡
200a 面発光レーザ
201 外部反射鏡
A 開口部
B 射出孔
S1 中心部
S2 周辺部
100a, 100b, 100c, 100d, 100e Compound semiconductor device 101 Substrate 103 Active layer 105 Upper reflection mirror 108 First electrode 109 Second electrode 121 Low thermal conductivity layer 141 Current diffusion layer 151 Lower reflection mirror 200a Surface emitting laser 201 External reflection mirror A opening B injection hole S1 center part S2 peripheral part

IEEE、Photonic Technology Letters、Vol.11、No.12(1999)、p.1539−1541IEEE, Photonic Technology Letters, Vol. 11, no. 12 (1999), p. 1539-1541

Claims (6)

基板の一方の面に形成され、開口部を有する第1電極と、
前記基板の他方の面に積層された活性層と、
前記活性層に積層された上部反射鏡と、
前記上部反射鏡に形成された第2電極と
を有し、
前記第2電極の周辺部における熱伝導率は、前記第2電極の中心部における熱伝導率よりも小さい、
化合物半導体装置。
A first electrode formed on one surface of the substrate and having an opening;
An active layer laminated on the other surface of the substrate;
An upper reflector laminated on the active layer;
A second electrode formed on the upper reflecting mirror;
The thermal conductivity at the periphery of the second electrode is smaller than the thermal conductivity at the center of the second electrode,
Compound semiconductor device.
前記第2電極は、周辺部の一部に前記第2電極の材料よりも熱伝導率の小さい低熱伝導率層を含む、
請求項1に記載の化合物半導体装置。
The second electrode includes a low thermal conductivity layer having a thermal conductivity smaller than that of the material of the second electrode in a part of the peripheral portion.
The compound semiconductor device according to claim 1.
前記基板における前記第1電極の開口部の直下の少なくとも一部が除去され、射出孔が形成されている、
請求項1又は2に記載の化合物半導体装置。
At least a part of the substrate immediately below the opening of the first electrode is removed, and an injection hole is formed.
The compound semiconductor device according to claim 1 or 2.
前記基板と前記活性層との間に電流拡散層を有する、
請求項1乃至3のいずれか一項に記載の化合物半導体装置。
Having a current spreading layer between the substrate and the active layer;
The compound semiconductor device according to any one of claims 1 to 3.
前記基板と前記活性層との間に下部反射鏡を有する、
請求項1乃至4のいずれか一項に記載の化合物半導体装置。
Having a lower reflector between the substrate and the active layer;
The compound semiconductor device according to any one of claims 1 to 4.
請求項1乃至5のいずれか一項に記載の化合物半導体装置と、
前記化合物半導体装置から射出される光の光路上に配置された外部反射鏡と
を備える、
面発光レーザ。
A compound semiconductor device according to any one of claims 1 to 5,
An external reflecting mirror disposed on an optical path of light emitted from the compound semiconductor device,
Surface emitting laser.
JP2014144435A 2014-07-14 2014-07-14 Compound semiconductor device and surface emitting laser Pending JP2016021484A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014144435A JP2016021484A (en) 2014-07-14 2014-07-14 Compound semiconductor device and surface emitting laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014144435A JP2016021484A (en) 2014-07-14 2014-07-14 Compound semiconductor device and surface emitting laser

Publications (1)

Publication Number Publication Date
JP2016021484A true JP2016021484A (en) 2016-02-04

Family

ID=55266155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014144435A Pending JP2016021484A (en) 2014-07-14 2014-07-14 Compound semiconductor device and surface emitting laser

Country Status (1)

Country Link
JP (1) JP2016021484A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152467A (en) * 2017-03-13 2018-09-27 株式会社リコー Surface-emitting laser element, surface-emitting laser array element, light source unit, laser device, and ignition device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256656A (en) * 1997-02-10 1998-09-25 Motorola Inc Long wavelength light emitting vertical cavity surface emitting laser and method of fabrication
JP2001223433A (en) * 1999-11-30 2001-08-17 Ricoh Co Ltd Vertical cavity semiconductor surface emitting laser device and optical system using the laser device
JP2002100829A (en) * 2000-09-26 2002-04-05 Canon Inc Semiconductor light emitting and receiving device and method for manufacturing the same
US20020176459A1 (en) * 2001-05-25 2002-11-28 Martinsen Robert Jens Method and apparatus for controlling thermal variations in an optical device
JP2004529501A (en) * 2001-05-29 2004-09-24 ニコラエビチ レデンチョフ,ニコライ Tunable vertical cavity surface emitting laser and method of manufacturing the same
JP2012253271A (en) * 2011-06-06 2012-12-20 Denso Corp Surface-emitting laser element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256656A (en) * 1997-02-10 1998-09-25 Motorola Inc Long wavelength light emitting vertical cavity surface emitting laser and method of fabrication
JP2001223433A (en) * 1999-11-30 2001-08-17 Ricoh Co Ltd Vertical cavity semiconductor surface emitting laser device and optical system using the laser device
JP2002100829A (en) * 2000-09-26 2002-04-05 Canon Inc Semiconductor light emitting and receiving device and method for manufacturing the same
US20020176459A1 (en) * 2001-05-25 2002-11-28 Martinsen Robert Jens Method and apparatus for controlling thermal variations in an optical device
JP2004529501A (en) * 2001-05-29 2004-09-24 ニコラエビチ レデンチョフ,ニコライ Tunable vertical cavity surface emitting laser and method of manufacturing the same
JP2012253271A (en) * 2011-06-06 2012-12-20 Denso Corp Surface-emitting laser element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LAURAIN,A. ET AL.: "Single mode TEM00 large diameter electrically pumped external-cavity VCSEL devices on electroplated", 23RD INTERNATIONAL CONFERENCE ON INDIUM PHOSPHIDE AND RELATED MATERIALS, JPN6018023666, 22 May 2011 (2011-05-22), ISSN: 0003942108 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152467A (en) * 2017-03-13 2018-09-27 株式会社リコー Surface-emitting laser element, surface-emitting laser array element, light source unit, laser device, and ignition device

Similar Documents

Publication Publication Date Title
US10340659B1 (en) Electronically pumped surface-emitting photonic crystal laser
WO2020113558A1 (en) Vertical-cavity surface-emitting laser
CN103872580B (en) Dielectric film current-limiting type vertical cavity surface emitting laser and preparation method thereof
US7881358B2 (en) Surface emitting laser
CN103107482A (en) Single-mode photonic crystal vertical cavity surface emitting laser and preparation method thereof
JP5029254B2 (en) Surface emitting laser
JP5158878B2 (en) Surface emitting laser and manufacturing method thereof
US9197034B2 (en) Vertical cavity surface emitting laser and atomic oscillator
CN116683288A (en) Fundamental mode low divergence angle vertical cavity surface emitting laser and its preparation method
JPWO2007135772A1 (en) Light emitting element
JP2015119145A (en) Surface emitting laser and atomic oscillator
CN110676689A (en) A kind of vertical cavity surface emitting semiconductor laser and preparation method thereof
JP4855038B2 (en) VECSEL with funnel structure
CN115548879A (en) A kind of integrated laser and its preparation method
CN102832537B (en) Surface emission semiconductor laser device with two-inner-cavity contact type n-side light emergency framework supporting structure
US20230096932A1 (en) Surface emitting laser
JP5212113B2 (en) Surface emitting laser
JP2015119149A (en) Surface emitting laser and atomic oscillator
JP2016021484A (en) Compound semiconductor device and surface emitting laser
JP2005136371A (en) Single-mode laser diode using strain-compensated multiple quantum well and manufacturing method thereof
US20070127533A1 (en) Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same
JP2004128524A (en) Manufacturing method for surface emitting semiconductor laser device
EP4084242B1 (en) Light-emitting device
WO2005074080A1 (en) Surface-emitting laser and its manufacturing method
JP2008283137A (en) Surface emitting semiconductor laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181218