JP2016012796A - フィルタ、デュプレクサおよびモジュール。 - Google Patents

Abstract

【課題】通過帯域外の減衰特性を向上させること。
【解決手段】入力端子Ｉｎと出力端子Ｏｕｔとの間に直列に接続された１または複数の直列共振器Ｓと、前記入力端子と前記出力端子との間に並列に接続された１または複数の並列共振器Ｐと、前記入力端子または前記出力端子の少なくとも一方に一端が接続された第１インダクタＬ１と、前記１または複数の並列共振器の少なくとも１つの並列共振器のグランド側の端子に一端が接続された第２インダクタＬ２と、前記第１インダクタの他端と前記第２インダクタの他端とを接続する第１ノードＮ１と、グランドと、の間に接続された第３インダクタＬ３と、を具備するフィルタ。
【選択図】図１

Description

本発明は、フィルタ、デュプレクサおよびモジュールに関し、例えばラダー型フィルタ、ラダー型フィルタを含むデュプレクサおよびモジュールに関する。

近年、携帯電話機等の移動通信端末の小型化および軽量化の要求にともない、移動通信端末に搭載される部品の小型化および軽量化が要求されている。さらに、複数の機能を備えた部品も要求されている。このような状況において、通過帯域外の減衰量が大きいフィルタやデュプレクサが開発されている。移動通信端末に用いられるフィルタとしてラダー型フィルタがある。

特許文献１および２には、ラダー型フィルタの複数の並列共振器のグランド側に接続された複数のインダクタを共通なノードに接続し、このノードとグランドとの間に、インダクタを接続することが記載されている。

特開２０１０−１７７７７０号公報 特開２０１２−２３１４３７号公報

並列共振器とグランドとの間にインダクタを設けることにより、通過帯域外の減衰量を大きくできる。しかしながら、減衰量の向上は十分ではない。

本発明は、上記課題に鑑みなされたものであり、通過帯域外の減衰量を向上させることを目的とする。

本発明は、入力端子と出力端子との間に直列に接続された１または複数の直列共振器と、前記入力端子と前記出力端子との間に並列に接続された１または複数の並列共振器と、前記入力端子または前記出力端子の少なくとも一方に一端が接続された第１インダクタと、前記１または複数の並列共振器の少なくとも１つの並列共振器のグランド側の端子に一端が接続された第２インダクタと、前記第１インダクタの他端と前記第２インダクタの他端とを接続する第１ノードと、グランドと、の間に接続された第３インダクタと、を具備することを特徴とするフィルタである。

上記構成において、前記少なくとも１つの並列共振器のうち少なくとも２つに前記第２インダクタの一端が接続されており、前記第２インダクタを共通に接続する第２ノードと前記第１ノードとの間に接続された第４インダクタを具備する構成とすることができる。

上記構成において、前記第１インダクタは、前記入力端子と前記第１ノードとの間と、前記出力端子と前記第１ノードとの間と、のいずれか一方に接続されている構成とすることができる。

上記構成において、前記１または複数の直列共振器と前記１または複数の並列共振器とが形成された第１基板と、前記第１基板を搭載し、前記第１インダクタ、前記第２インダクタおよび前記第３インダクタが形成された第２基板と、を具備する構成とすることができる。

本発明は、共通端子と送信端子との間の接続された送信フィルタと、前記共通端子と受信端子との間に接続された受信フィルタと、を具備し、前記送信フィルタおよび前記受信フィルタの少なくとも一方は、上記フィルタであることを特徴とするデュプレクサである。

上記構成において、前記第１インダクタは、前記共通端子と前記第１ノードとに接続されている構成とすることができる。

本発明は、上記フィルタを含むことを特徴とするモジュールである。

本発明によれば、通過帯域外の減衰量を向上させることができる。

図１（ａ）および図１（ｂ）は、実施例１に係るフィルタの回路図である。 図２は、実施例１の変形例１に係るデュプレクサの回路図である。 図３（ａ）は、実施例１の変形例１および比較例１における送信フィルタの減衰特性を示す図であり、図３（ｂ）は、送信端子から受信端子へのアイソレーション特性を示す図である。 図４は、実施例１の変形例２に係るデュプレクサの回路図である。 図５（ａ）は、実施例１の変形例２および比較例２における送信フィルタの減衰特性を示す図であり、図５（ｂ）は、送信端子から受信端子へのアイソレーション特性を示す図である。 図６（ａ）および図６（ｂ）は、実施例２に係るフィルタの回路図である。 図７は、実施例２の変形例１に係るデュプレクサの回路図である。 図８（ａ）は、実施例２の変形例１および比較例３における送信フィルタの減衰特性を示す図であり、図８（ｂ）は、送信端子から受信端子へのアイソレーション特性を示す図である。 図９（ａ）は、実施例３に係るデュプレクサのブロック図であり、図９（ｂ）は、断面図である。 図１０（ａ）から図１０（ｅ）は、パッケージ基板の各層の平面図（その１）である。 図１１（ａ）から図１１（ｄ）は、パッケージ基板の各層の平面図（その２）である。 図１２は、積層基板に搭載されたチップの表面を上から透過した平面図である。 図１３は、積層基板に搭載された別のチップの表面を上から透過した平面図である。 図１４は、実施例４に係るモジュールを含むシステムのブロック図である。

以下、図面を参照し、本発明の実施例について説明する。

図１（ａ）および図１（ｂ）は、実施例１に係るフィルタの回路図である。図１（ａ）に示すように、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に１または複数の直列共振器Ｓが接続されている。入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に１または複数の並列共振器Ｐが接続されている。直列共振器Ｓおよび並列共振器Ｐの個数および／または接続方法は任意に設定できる。出力端子ＴｏｕｔとノードＮ１との間に共振器ＳおよびＰを介さずインダクタＬ１が接続されている。並列共振器Ｐの少なくとも１つの共振器とノードＮ１との間にインダクタＬ２が接続されている。ノードＮ１とグランドとの間にインダクタＬ３が接続されている。インダクタＬ１は、例えば出力端子Ｔｏｕｔのインピーダンスを整合させるためのものである。

図１（ｂ）に示すように、入力端子ＴｉｎとノードＮ１との間にインダクタＬ１が共振器ＳおよびＰを介さず接続されている。インダクタＬ１は、例えば入力端子Ｔｉｎのインピーダンスを整合させるためのものである。その他の構成は図１（ａ）と同じであり説明を省略する。

実施例１において、インダクタＬ１は、入力端子Ｔｉｎと出力端子Ｔｏｕｔの両方に接続されていてもよい。インダクタＬ２は、並列共振器Ｐの全てに接続されていてもよいが、一部に接続されていてもよい。ノードＮ１には、全ての並列共振器Ｐが接続されていてもよいが、一部が接続されていてもよい。インダクタＬ２は複数の並列共振器Ｐごとに設けられていてもよい。インダクタＬ２は、複数の並列共振器Ｐに対し１つ設けられていてもよい。

実施例１の変形例１として、バンド４のデュプレクサの送信フィルタに実施例１に係るフィルタを用い、減衰特性およびアイソレーション特性をシミュレーションした。バンド４の送信帯域は１７１０ＭＨｚから１７５５ＭＨｚ、受信帯域は２１１０ＭＨｚから２１５５ＭＨｚである。

図２は、実施例１の変形例１に係るデュプレクサの回路図である。図２に示すように、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ１２が接続されている。共通端子Ａｎｔは送信フィルタ１２の出力端子に相当し、送信端子Ｔｘは送信フィルタ１２の入力端子に相当する。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ１４が接続されている。送信フィルタ１２において、共通端子Ａｎｔと送信端子Ｔｘとの間に直列共振器Ｓ１からＳ４が直列に接続されている。共通端子Ａｎｔと送信端子Ｔｘとの間に並列共振器Ｐ１からＰ３が並列に接続されている。共通端子ＡｎｔとノードＮ１との間にインダクタＬ１が接続されている。並列共振器Ｐ１とノードＮ１との間にインダクタＬ２１が接続されている。並列共振器Ｐ２およびＰ３とグランドとの間に、それぞれインダクタＬ２２およびＬ２３が接続されている。ノードＮ１とグランドとの間にインダクタＬ３が接続されている。

インダクタＬ１、Ｌ２１およびＬ３のインダクタンスは、それぞれ２．５ｎＨ、２．２ｎＨおよび０．０１ｎＨである。インダクタＬ２２およびＬ２３のインダクタンスは、受信帯域において減衰量が大きくなるよう最適化している。

比較例１として、図２においてインダクタＬ３を設けず、インダクタＬ１およびＬ２１を直接接地した。各インダクタのインダクタンスは、受信帯域において減衰量が大きくなるよう最適化している。

図３（ａ）は、実施例１の変形例１および比較例１における送信フィルタの減衰特性を示す図であり、図３（ｂ）は、送信端子から受信端子へのアイソレーション特性を示す図である。図３（ａ）に示すように、実施例１の変形例１は、比較例１に比べ、送信フィルタ１２の通過帯域外の周波数において減衰量が大きくなる。受信帯域においても減衰量が大きい。図３（ｂ）に示すように、受信帯域において、実施例１の変形例１は、比較例１に比べ、アイソレーション特性が向上している。

実施例１の変形例２として、バンド８のデュプレクサの送信フィルタに実施例１に係るフィルタを用い、減衰特性およびアイソレーション特性をシミュレーションした。バンド８の送信帯域は８８０ＭＨｚから９１５ＭＨｚ、受信帯域は９２５ＭＨｚから９６０ＭＨｚである。

図４は、実施例１の変形例２に係るデュプレクサの回路図である。図４に示すように、送信フィルタ１２において、共通端子Ａｎｔと送信端子Ｔｘとの間に直列共振器Ｓ１からＳ５が直列に接続されている。共通端子Ａｎｔと送信端子Ｔｘとの間に並列共振器Ｐ１からＰ４が並列に接続されている。送信端子ＴｘとノードＮ１との間にインダクタＬ１が接続されている。並列共振器Ｐ２とノードＮ１との間にインダクタＬ２２が接続されている。並列共振器Ｐ１、Ｐ３およびＰ４とグランドとの間に、それぞれインダクタＬ２１、Ｌ２３およびＬ２４が接続されている。ノードＮ１とグランドとの間にインダクタＬ３が接続されている。その他の構成は実施例１の変形例１と同じであり説明を省略する。

インダクタＬ１、Ｌ２２およびＬ３のインダクタンスは、それぞれ３３ｎＨ、１．９ｎＨおよび０．４ｎＨである。インダクタＬ２１、Ｌ２３およびＬ２４のインダクタンスは、受信帯域において減衰量が大きくなるよう最適化している。

比較例２として、図４においてインダクタＬ３を設けず、インダクタＬ１およびＬ２２を直接接地した。各インダクタのインダクタンスは、受信帯域において減衰量が大きくなるよう最適化している。

図５（ａ）は、実施例１の変形例２および比較例２における送信フィルタの減衰特性を示す図であり、図５（ｂ）は、送信端子から受信端子へのアイソレーション特性を示す図である。図５（ａ）に示すように、実施例１の変形例２は、比較例２に比べ、送信フィルタ１２の通過帯域外の周波数において減衰量が大きくなる。受信帯域においても減衰量が大きい。図５（ｂ）に示すように、受信帯域において、実施例１の変形例２は、比較例２に比べ、アイソレーション特性が向上している。

実施例１によれば、インダクタＬ１（第１インダクタ）の一端は入力端子Ｔｉｎと出力端子Ｔｏｕｔとの少なくとも一方に接続され、他端はノードＮ１（第１ノード）に接続されている。インダクタＬ２（第２インダクタ）の一端は並列共振器Ｐの少なくとも１つの並列共振器のグランド側の端子に接続され、他端はノードＮ１に接続されている。インダクタＬ３（第３インダクタ）は、ノードＮ１とグランドとの間に接続されている。このように、インダクタＬ１からＬ３を用いることにより、フィルタの通過帯域外の減衰量を大きくできる。

このように、実施例１において、減衰特性を向上できる理由は明確ではないが、インダクタＬ１およびＬ２を介し信号をフィードバックできるためと考えられる。

図６（ａ）および図６（ｂ）は、実施例２に係るフィルタの回路図である。図６（ａ）に示すように、並列共振器Ｐに接続されたインダクタＬ２は、共通にノードＮ２に接続されている。ノードＮ２とＮ１との間にインダクタＬ４が接続されている。その他の構成は、図１（ａ）と同じであり、説明を省略する。

図６（ｂ）に示すように、並列共振器Ｐに接続されたインダクタＬ２は、共通にノードＮ２に接続されている。ノードＮ２とＮ１との間にインダクタＬ４が接続されている。その他の構成は、図１（ｂ）と同じであり、説明を省略する。

実施例２において、並列共振器Ｐのうち少なくとも２つにインダクタＬ２が接続されていればよい。インダクタＬ２のうち少なくとも２つがノードＮ２に接続されていればよい。ノードＮ２は複数設けられ、インダクタＬ４が複数設けられていてもよい。

実施例２の変形例１として、バンド１のデュプレクサの送信フィルタに実施例２に係るフィルタを用い、減衰特性およびアイソレーション特性をシミュレーションした。バンド１の送信帯域は１９２０ＭＨｚから１９８０ＭＨｚ、受信帯域は２１１０ＭＨｚから２１７０ＭＨｚである。

図７は、実施例２の変形例１に係るデュプレクサの回路図である。図７に示すように、送信フィルタ１２において、共通端子Ａｎｔと送信端子Ｔｘとの間に直列共振器Ｓ１からＳ５が直列に接続されている。共通端子Ａｎｔと送信端子Ｔｘとの間に並列共振器Ｐ１からＰ４が並列に接続されている。共通端子ＡｎｔとノードＮ１との間にインダクタＬ１が接続されている。並列共振器Ｐ１およびＰ２とノードＮ２との間に、それぞれインダクタＬ２１およびＬ２２が接続されている。並列共振器Ｐ３およびＰ４とグランドとの間に、それぞれインダクタＬ２３およびＬ２４が接続されている。ノードＮ２とＮ１との間にインダクタＬ４が接続されている。ノードＮ１とグランドとの間にインダクタＬ３が接続されている。その他の構成は実施例１の変形例１と同じであり説明を省略する。

インダクタＬ１、Ｌ３およびＬ４のインダクタンスは、それぞれ２．７ｎＨ、０．０１ｎＨおよび０．７ｎＨである。インダクタＬ２１からＬ２４のインダクタンスは、受信帯域において減衰量が大きくなるよう最適化している。

比較例３として、図７においてインダクタＬ３を設けず、インダクタＬ１およびＬ４を直接接地した。各インダクタのインダクタンスは、受信帯域において減衰量が大きくなるよう最適化している。

図８（ａ）は、実施例２の変形例１および比較例３における送信フィルタの減衰特性を示す図であり、図８（ｂ）は、送信端子から受信端子へのアイソレーション特性を示す図である。図８（ａ）に示すように、実施例２の変形例１は、比較例３に比べ、送信フィルタ１２の通過帯域外の周波数において減衰量が大きくなる。受信帯域においても減衰量が大きい。図８（ｂ）に示すように、受信帯域において、実施例２の変形例１は、比較例３に比べ、アイソレーション特性が向上している。

実施例２によれば、並列共振器Ｐのうち少なくとも２つにインダクタＬ２の接続されている。インダクタＬ２は共通にノードＮ２（第２ノード）に接続されている。インダクタＬ４は、ノードＮ１とノードＮ２との間に接続されている。このように、インダクタＬ４を設けた場合も通過帯域外の減衰量を大きくできる。

実施例３は、積層基板内にインダクタを形成する例である。図９（ａ）は、実施例３に係るデュプレクサのブロック図である。図９（ａ）に示すように、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ１２が接続されている。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ１４が接続されている。送信フィルタ１２と受信フィルタ１４とが共通に接続するノードＮ３と共通端子Ａｎｔとの間のノードとノードＮ１との間にインダクタＬ１が接続されている。送信フィルタ１２のグランドの少なくとも一部とノードＮ１との間にインダクタＬ２が接続されている。ノードＮ１とグランドＧｎｄとの間にインダクタＬ３が接続されている。

図９（ｂ）は、実施例３に係るデュプレクサの断面図である。積層基板２０は、積層された複数の層２１から２８を備えている。層２１から２８は、セラミックス層または樹脂層等の絶縁層である。積層基板２０の上面にはパッド４４が形成され、積層基板２０の下面にはフットパッド４６が形成されている。パッド４４およびフットパッド４６は、金、銅またはアルミニウム等の金属膜である。積層基板２０の上面のパッド４４にチップ３２および３４がバンプ３６を介しフリップチップ実装されている。チップ３２および３４には、それぞれ送信フィルタ１２および受信フィルタ１４が形成されている。チップ３２および３４は、１つのチップでもよい。すなわち、送信フィルタ１２および受信フィルタ１４は同じチップに形成されていてもよい。バンプ３６は、例えば金バンプまたは半田バンプである。

図１０（ａ）から図１１（ｄ）は、パッケージ基板の各層の平面図である。図１０（ａ）から図１１（ｃ）は、それぞれ層２１から２８の上面の平面図であり、図１１（ｄ）は、層２８の下面を上から透視した平面図である。図１０（ａ）に示すように、層２１上にはパッド４４が形成されている。層２１を貫通するビア金属４２が形成されている。パッド４４は、送信パッドＰｔｘ、アンテナパッドＰａｎｔ、受信パッドＰｒｘおよびグランドパッドＰｇｎｄを含む。

図１０（ｂ）から図１１（ｃ）に示すように、層２２から層２８上に金属膜４０が形成されている。金属膜４０は、配線を形成する。層２２から２８を貫通するようにビア金属４２が形成されている。金属膜４０およびビア金属４２は、金、銅またはアルミニウム等の金属膜である。

図１１（ｄ）に示すように、層２８下にはフットパッド４６が形成されている。フットパッド４６は、送信フットパッドＦｔｘ、アンテナフットパッドＦａｎｔ、受信フットパッドＦｒｘおよびグランドフットパッドＦｇｎｄを含む。送信フットパッドＦｔｘ、アンテナフットパッドＦａｎｔ、受信フットパッドＦｒｘ、グランドフットパッドＦｇｎｄは、それぞれ図９（ａ）の送信端子Ｔｘ、共通端子Ａｎｔ、受信端子ＲｘおよびグランドＧｎｄに相当する。

図１０（ｂ）から図１１（ｂ）に示した配線またはビア金属Ｌ１ａからＬ１ｆがインダクタＬ１に相当する。配線またはビア金属Ｌ２ａからＬ２ｆがインダクタＬ２に相当する。図１１（ｂ）のように、層２７において、配線Ｌ１ｆとＬ２ｆとはノードＮ１において接続する。ノードＮ１に配線Ｌ３ａが接続される。図１１（ｂ）および図１１（ｃ）のように、配線Ｌ３ａのノードＮ１と反対側の端は、ビア金属４２を介し層２８のグランド配線Ｌｇｎｄに接続される。配線Ｌ３ａがインダクタＬ３に相当する。

グランド配線Ｌｇｎｄは、層２８を貫通するビア金属４２を介しグランドフットパッドＦｇｎｄに電気的に接続される。パッドＰｔｘ、ＰｒｘおよびＰａｎｔは、それぞれフットパッドＦｔｘ、ＦｒｘおよびＦａｎｔに電気的に接続される。

図１２は、積層基板に搭載されたチップの表面を上から透過した平面図である。チップ３２の表面（図９（ｂ）に示したチップ３２の下面）には金属膜４８が形成されている。直列共振器Ｓ１からＳ３および並列共振器Ｐ１からＰ２は、弾性表面波共振器であり、金属膜４８により形成された櫛型電極を有する。パッドＰＰａｎｔ、ＰＰｔｘ、ＰＰｇｎｄ１およびＰＰｇｎｄ２は、金属膜４８により形成されている。直列共振器Ｓ１からＳ３はパッドＰＰａｎｔとＰＰｔｘとの間に形成されている。並列共振器Ｐ１およびＰ２はパッドＰＰｇｎｄ１およびＰＰｇｎｄ２に接続されている。パッドＰＰａｎｔ、ＰＰｔｘ、ＰＰｇｎｄ１およびＰＰｇｎｄ２は、バンプ３６を介しそれぞれ層２１上のパッドＰａｎｔ、Ｐｔｘ、ＰｇｎｄおよびＰｇｎｄ´に接続されている。

図１３は、積層基板に搭載された別のチップの表面を上から透過した平面図である。チップ３２の表面には共振領域４５および金属膜４８が形成されている。共振領域４５は、圧電膜を挟み下部電極と上部電極とが対向した領域である。直列共振器Ｓ１からＳ３および並列共振器Ｐ１からＰ２は、共振領域４５を有する圧電薄膜共振器である。その他の構成は図１２と同じであり説明を省略する。

実施例３のように、チップ３２および３４（第１基板）の少なくとも一方が搭載された積層基板２０（第２基板）にインダクタＬ１からＬ３の少なくとも１つを形成することができる。実施例２に係るフィルタの場合、インダクタＬ４を積層基板３０に形成してもよい。

送信フィルタ１２および受信フィルタ１４を備えるデュプレクサにおいて、送信フィルタ１２および受信フィルタ１４の少なくとも一方を、実施例１または２のフィルタとすることができる。これにより、実施例１または２のフィルタの相手方の通過帯域における減衰量を向上できる。また、アイソレーション特性を向上できる。

また、実施例３のように、インダクタＬ１は、デュプレクサの共通端子ＡｎｔとノードＮ１との間に接続されている整合回路用のインダクタとすることができる。

直列共振器および並列共振器としては、図１２のように弾性表面波共振器、または図１３のように圧電薄膜共振器を用いることができる。また、直列共振器および並列共振器として、弾性境界波共振器またはラブ波共振器を用いることもできる。

実施例４は、実施例１および２のフィルタ、または実施例３のデュプレクサを有するモジュールの例である。図１４は、実施例４に係るモジュールを含むシステムのブロック図である。図１４に示すように、システムは、モジュール５０、集積回路５２およびアンテナ５４を備えている。モジュール５０は、ダイプレクサ７０、スイッチ７６、デュプレクサ６０およびパワーアンプ６６を備えている。ダイプレクサ７０は、ローパスフィルタ（ＬＰＦ）７２およびハイパスフィルタ（ＨＰＦ）７４を備えている。ＬＰＦ７２は、端子７１と７３との間に接続されている。ＨＰＦ７４は、端子７１と７５との間に接続されている。端子７１はアンテナ５４に接続されている。ＬＰＦ７２は、アンテナ５４から送受信される信号のうち低周波信号を通過させ、高周波数信号を抑圧する。ＨＰＦ７４は、アンテナ５４から送受信される信号のうち高周波信号を通過させ、低周波数信号を抑圧する。

スイッチ７６は端子７３を複数の端子６１のうち１つの端子に接続する。デュプレクサ６０は、送信フィルタ６２および受信フィルタ６４を備えている。送信フィルタ６２は、端子６１と６３との間に接続されている。受信フィルタ６４は、端子６１と６５との間に接続されている。送信フィルタ６２は送信帯域の信号を通過させ、他の信号を抑圧する。受信フィルタ６４は、受信帯域の信号を通過させ、他の信号を抑圧する。パワーアンプ６６は、送信信号を増幅し、端子６３に出力する。ローノイズアンプ６８は端子６５に出力された受信信号を増幅する。

デュプレクサ６０の送信フィルタ６２および受信フィルタ６４の少なくとも一方に実施例１または２のフィルタを用いることができる。実施例３のフィルタまたはデュプレクサを用いる場合、モジュール５０が有する基板を実施例３の積層基板２０とすることができる。

実施例４では、モジュールの例として、移動通信端末用のフロントエンドモジュールを例に説明したが、他の種類のモジュールでもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１２ 送信フィルタ
１４ 受信フィルタ
２０ 積層基板
２１−２８ 層
３２、３４ チップ
３６ バンプ

Claims (7)

1. 入力端子と出力端子との間に直列に接続された１または複数の直列共振器と、
   前記入力端子と前記出力端子との間に並列に接続された１または複数の並列共振器と、
   前記入力端子または前記出力端子の少なくとも一方に一端が接続された第１インダクタと、
   前記１または複数の並列共振器の少なくとも１つの並列共振器のグランド側の端子に一端が接続された第２インダクタと、
   前記第１インダクタの他端と前記第２インダクタの他端とを接続する第１ノードと、グランドと、の間に接続された第３インダクタと、
   を具備することを特徴とするフィルタ。
2. 前記少なくとも１つの並列共振器のうち少なくとも２つに前記第２インダクタが接続されており、
   前記第２インダクタの他端を共通に接続する第２ノードと前記第１ノードとの間に接続された第４インダクタを具備することを特徴とする請求項１記載のフィルタ。
3. 前記第１インダクタは、前記入力端子と前記第１ノードとの間と、前記出力端子と前記第１ノードとの間と、のいずれか一方に接続されていることを特徴とする請求項１または２記載のフィルタ。
4. 前記１または複数の直列共振器と前記１または複数の並列共振器とが形成された第１基板と、
   前記第１基板を搭載し、前記第１インダクタ、前記第２インダクタおよび前記第３インダクタが形成された第２基板と、
   を具備することを特徴とする請求項１または２記載のフィルタ。
5. 共通端子と送信端子との間の接続された送信フィルタと、
   前記共通端子と受信端子との間に接続された受信フィルタと、
   を具備し、
   前記送信フィルタおよび前記受信フィルタの少なくとも一方は、請求項１から４のいずれか一項記載のフィルタであることを特徴とするデュプレクサ。
6. 前記第１インダクタは、前記共通端子と前記第１ノードとに接続されていることを特徴とする請求項５記載のデュプレクサ。
7. 請求項１から４のいずれか一項記載のフィルタを含むことを特徴とするモジュール。

Images