JP2016004830A - Manufacturing method of semiconductor chip - Google Patents
Manufacturing method of semiconductor chip Download PDFInfo
- Publication number
- JP2016004830A JP2016004830A JP2014122693A JP2014122693A JP2016004830A JP 2016004830 A JP2016004830 A JP 2016004830A JP 2014122693 A JP2014122693 A JP 2014122693A JP 2014122693 A JP2014122693 A JP 2014122693A JP 2016004830 A JP2016004830 A JP 2016004830A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- cutting groove
- plasma etching
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Description
本発明は、半導体ウエーハを分割して半導体チップを製造する半導体チップの製造方法に関する。 The present invention relates to a semiconductor chip manufacturing method for manufacturing a semiconductor chip by dividing a semiconductor wafer.
半導体チップの薄化及び小型化と共に、半導体チップの抗折強度の向上を目的として、所謂先ダイシングで半導体ウエーハを半導体チップに分割後、切削歪み層及び研削歪み層をプラズマエッチングにより除去して、半導体チップの抗折強度を向上するプロセスが提案されている(特許文献1参照)。 Along with thinning and miniaturization of the semiconductor chip, for the purpose of improving the bending strength of the semiconductor chip, the semiconductor wafer is divided into semiconductor chips by so-called tip dicing, and then the cutting strain layer and the grinding strain layer are removed by plasma etching, A process for improving the bending strength of a semiconductor chip has been proposed (see Patent Document 1).
特許文献1に示されたプロセスは、プラズマエッチングにより半導体チップの抗折強度の向上が図れるが、下記の新たな問題が発生している。即ち、先ダイシングにおいては狭ストリート(ストリート)の要望により切削溝幅も狭小化(数十μm)しており、研削工程時に使用する研削水が切削溝内に浸入し、研削後の洗浄乾燥工程でスピンナー乾燥を行ってもほぼ残留してしまっている。 Although the process disclosed in Patent Document 1 can improve the bending strength of the semiconductor chip by plasma etching, the following new problem has occurred. In other words, the cutting groove width is narrowed (several tens of μm) due to the demand of narrow streets in the pre-dicing, and the grinding water used in the grinding process enters the cutting groove, and the cleaning and drying process after grinding. Even after spinner drying, it remains almost.
特許文献1に示されたプロセスは、切削溝内に研削水が残留した状態の半導体ウエーハにそのままプラズマエッチング工程を遂行する。残留している研削水は、エッチングガス(例えば、SF6)と反応し腐食性の強い例えばHFガスなどの腐食性ガスを大量に発生し、プラズマエッチング装置の配管が腐食しポンプが頻繁に故障してしまう、という新たな問題が発生している。 In the process disclosed in Patent Document 1, a plasma etching process is directly performed on a semiconductor wafer in which grinding water remains in the cutting groove. The remaining grinding water reacts with the etching gas (for example, SF 6 ) to generate a large amount of corrosive gas such as HF gas, which is highly corrosive, and the piping of the plasma etching apparatus corrodes and the pump frequently breaks down. A new problem has occurred.
本発明は、上記問題にかんがみなされたもので、その目的は、プラズマエッチング工程において腐食性ガスの発生を抑制することができる半導体チップの製造方法を提供することである。 The present invention has been considered in view of the above problems, and an object thereof is to provide a method of manufacturing a semiconductor chip that can suppress the generation of corrosive gas in the plasma etching process.
上述した課題を解決し、目的を達成するために、本発明の半導体チップの製造方法は、ストリートによって区画されて複数の半導体チップが表面に形成された半導体ウエーハを個々の半導体チップに分離する半導体チップの製造方法であって、半導体ウエーハの表面に少なくとも半導体チップの厚さに相当する深さの切削溝を形成する切削溝形成工程と、該切削溝が形成された半導体ウエーハの表面に保護部材を貼着し、該保護部材を下にして研削装置のチャックテーブルに載置し、研削水を供給しつつ該半導体ウエーハの裏面を研削して該切削溝を表出させる裏面研削工程と、該切削溝の表出により個々の半導体チップに分離された状態で、該半導体チップの裏面側を洗浄水で洗浄する洗浄工程と、該洗浄工程を実施した後に、該保護部材に貼着された複数の該半導体チップを乾燥装置内に挿入し、加熱、真空、又は加熱真空により個々のチップ間に残留している水分を乾燥除去する乾燥工程と、該乾燥工程を実施した後に、該半導体チップの裏面をプラズマエッチングするプラズマエッチング工程とから構成されることを特徴とする。 In order to solve the above-described problems and achieve the object, a semiconductor chip manufacturing method of the present invention is a semiconductor in which a semiconductor wafer partitioned by streets and having a plurality of semiconductor chips formed on the surface is separated into individual semiconductor chips. A chip manufacturing method, wherein a cutting groove forming step of forming a cutting groove having a depth corresponding to at least the thickness of the semiconductor chip on the surface of the semiconductor wafer, and a protective member on the surface of the semiconductor wafer on which the cutting groove is formed A back surface grinding step in which the protective member is placed on a chuck table of a grinding apparatus, and the back surface of the semiconductor wafer is ground while supplying grinding water to expose the cutting grooves, A cleaning step of cleaning the back surface side of the semiconductor chip with cleaning water in a state where the semiconductor chip is separated by the expression of the cutting groove, and the protective member after performing the cleaning step After a plurality of pasted semiconductor chips are inserted into a drying apparatus, and a drying process for drying and removing moisture remaining between individual chips by heating, vacuum, or heating vacuum, and after performing the drying process And a plasma etching step of plasma etching the back surface of the semiconductor chip.
本発明は、洗浄工程とプラズマエッチング工程の間に、加熱真空乾燥により半導体チップを乾燥させる乾燥工程を挿入しているので、裏面研削工程後の洗浄工程において複数のチップ間に残留する洗浄水を完全に除去することが可能であり、その後のプラズマエッチング工程において腐食性ガスの発生を抑制することができる。 In the present invention, since the drying step of drying the semiconductor chip by heating vacuum drying is inserted between the cleaning step and the plasma etching step, the cleaning water remaining between the plurality of chips is removed in the cleaning step after the back surface grinding step. It can be completely removed, and the generation of corrosive gas can be suppressed in the subsequent plasma etching process.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 DESCRIPTION OF EMBODIMENTS Embodiments (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the structures described below can be combined as appropriate. Various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.
〔実施形態〕
実施形態に係る半導体チップの製造方法を、図1から図8に基づいて説明する。図1は、実施形態に係る半導体チップの製造方法が施される半導体ウエーハを示す斜視図、図2は、実施形態に係る半導体チップの製造方法の切削溝形成工程の概要を示す図、図3は、実施形態に係る半導体チップの製造方法の裏面研削工程の概要を示す図、図4は、実施形態に係る半導体チップの製造方法の洗浄工程の概要を示す図、図5は、実施形態に係る半導体チップの製造方法の洗浄工程後の半導体ウエーハなどの要部を示す断面図、図6は、実施形態に係る半導体チップの製造方法の乾燥工程の概要を示す図、図7は、実施形態に係る半導体チップの製造方法のプラズマエッチング工程の概要を示す平面図、図8は、実施形態に係る半導体チップの製造方法のプラズマエッチング工程の概要を示す図である。
Embodiment
A method of manufacturing a semiconductor chip according to the embodiment will be described with reference to FIGS. FIG. 1 is a perspective view showing a semiconductor wafer subjected to a semiconductor chip manufacturing method according to the embodiment, FIG. 2 is a diagram showing an outline of a cutting groove forming process of the semiconductor chip manufacturing method according to the embodiment, and FIG. FIG. 4 is a diagram illustrating an outline of a back surface grinding process of the semiconductor chip manufacturing method according to the embodiment, FIG. 4 is a diagram illustrating an overview of a cleaning process of the semiconductor chip manufacturing method according to the embodiment, and FIG. Sectional drawing which shows principal parts, such as a semiconductor wafer after the washing | cleaning process of the manufacturing method of the semiconductor chip which concerns, FIG. 6 is a figure which shows the outline | summary of the drying process of the manufacturing method of the semiconductor chip which concerns on embodiment, FIG. FIG. 8 is a diagram showing an outline of the plasma etching process of the semiconductor chip manufacturing method according to the embodiment.
実施形態に係る半導体チップの製造方法(以下、単に製造方法と呼ぶ)は、図1に示す半導体ウエーハWに所謂DBG加工を施し、半導体ウエーハWを個々の半導体チップDT(図4等に示す)に分離する製造方法である。 The semiconductor chip manufacturing method according to the embodiment (hereinafter simply referred to as a manufacturing method) performs so-called DBG processing on the semiconductor wafer W shown in FIG. 1, and each semiconductor chip DT (shown in FIG. 4 and the like) is subjected to the semiconductor wafer W. It is the manufacturing method isolate | separated into.
なお、実施形態に係る製造方法により個々の半導体チップDTに分割される加工対象としての半導体ウエーハWは、本実施形態ではシリコンなどを母材とする円板状の半導体ウエーハである。半導体ウエーハWは、図1に示すように、ストリートLによって区画されて複数の半導体チップDTが表面WSに形成されている。半導体ウエーハWは、ストリートLに切削溝CS(図2等に示す)が形成された後、表面WSの裏側の裏面WR側が研削されて薄化されて、半導体チップDTに分離される。また、例えば、実施形態では、半導体チップDTの仕上がり厚さT(図3に示す)を40μm、半導体チップDTの大きさを0.2mm×0.2mmとし、切削溝CSの幅を15μmとしている。なお、図1〜図8では、解りやすくするために、半導体チップDTの大きさを実際よりも大きく示している。 Note that the semiconductor wafer W as a processing target divided into individual semiconductor chips DT by the manufacturing method according to the embodiment is a disk-shaped semiconductor wafer using silicon or the like as a base material in the present embodiment. As shown in FIG. 1, the semiconductor wafer W is partitioned by streets L, and a plurality of semiconductor chips DT are formed on the surface WS. In the semiconductor wafer W, after a cutting groove CS (shown in FIG. 2 and the like) is formed in the street L, the back surface WR side of the back surface of the front surface WS is ground and thinned, and separated into semiconductor chips DT. For example, in the embodiment, the finished thickness T (shown in FIG. 3) of the semiconductor chip DT is 40 μm, the size of the semiconductor chip DT is 0.2 mm × 0.2 mm, and the width of the cutting groove CS is 15 μm. . 1 to 8, the size of the semiconductor chip DT is shown larger than the actual size for easy understanding.
実施形態に係る製造方法は、切削溝形成工程と、裏面研削工程と、洗浄工程と、乾燥工程と、プラズマエッチング工程とから構成される。 The manufacturing method according to the embodiment includes a cutting groove forming process, a back grinding process, a cleaning process, a drying process, and a plasma etching process.
切削溝形成工程においては、図2に示すように、半導体ウエーハWの裏面WRにダイシングテープTDを貼着し、ダイシングテープTDを介して半導体ウエーハWの裏面WRを切削装置10のチャックテーブル11に吸引保持させる。そして、チャックテーブル11と切削装置10の切削ブレード12とをストリートLに沿って相対的に移動させながら、半導体ウエーハWのストリートLを切削ブレード12で切削する。そして、半導体ウエーハWのストリートLに半導体チップDTの仕上がり厚さTよりも深い切削溝CSを形成する。なお、本発明では、切削溝CSの深さを半導体チップDTの仕上がり厚さTと等しくしてもよく、切削溝CSの深さを半導体チップDTの仕上がり厚さTよりも深くしてもよい。このように、本発明の切削溝形成工程は、半導体ウエーハWの表面WSに少なくとも半導体チップDTの厚さTに相当する深さの切削溝CSを形成する。そして、裏面研削工程に進む。
In the cutting groove forming step, as shown in FIG. 2, a dicing tape TD is attached to the back surface WR of the semiconductor wafer W, and the back surface WR of the semiconductor wafer W is attached to the chuck table 11 of the
裏面研削工程では、切削溝CSが形成された半導体ウエーハWの表面WSに保護部材TGを貼着するとともに、ダイシングテープTDを裏面WRから剥離する。そして、図3に示すように、保護部材TGを下にして、半導体ウエーハWの表面WSを研削装置20のチャックテーブル21に載置し、チャックテーブル21に吸引保持させる。その後、研削装置20の軸心回りに回転する研削ホイール22(研削手段に相当)を、軸心回りに回転するチャックテーブル21上に位置付ける。そして、研削ホイール22内のノズル23を通して研削水を半導体ウエーハWの裏面WRに供給しつつ、研削ホイール22を徐々に下降していき、半導体ウエーハWの裏面WRに研削送りする。
In the back surface grinding step, the protective member TG is attached to the front surface WS of the semiconductor wafer W in which the cutting grooves CS are formed, and the dicing tape TD is peeled from the back surface WR. Then, as shown in FIG. 3, the surface WS of the semiconductor wafer W is placed on the chuck table 21 of the
半導体ウエーハWの裏面WRを研削ホイール22で研削して薄化するとともに、切削溝CSを裏面WR側に表出させて、半導体ウエーハWを個々の半導体チップDTに分離する。半導体チップDTの厚さが仕上がり厚さTになると、研削ホイール22をチャックテーブル21から離間させて、チャックテーブル21の半導体ウエーハW即ち半導体チップDTの吸引保持を解除する。そして、洗浄工程に進む。なお、半導体ウエーハWを個々の半導体チップDTに分離すると、半導体ウエーハWの表面WSが半導体チップDTの表面DTSとなり、裏面WRが半導体チップDTの裏面DTRとなる。
The back surface WR of the semiconductor wafer W is ground and thinned by the
洗浄工程では、切削溝CSの表出により個々の半導体チップDTに分離された状態で、図4に示すように、半導体チップDTの表面DTSを保護部材TGを介して洗浄装置30のチャックテーブル31に載置し、チャックテーブル31に吸引保持させる。そして、チャックテーブル31を軸心回りに回転させ、かつ、洗浄装置30の洗浄水供給部32から洗浄水CWを半導体チップDTの裏面DTR側に供給して、半導体チップDTの裏面DTR側を洗浄水CWで洗浄する。
In the cleaning process, the surface DTS of the semiconductor chip DT is removed from the surface DTS of the semiconductor chip DT via the protective member TG as shown in FIG. And sucked and held on the chuck table 31. Then, the chuck table 31 is rotated around the axis, and the cleaning water CW is supplied from the cleaning
半導体チップDTの裏面DTRの洗浄が完了すると、乾燥工程に進む。なお、切削溝CSの幅、即ち、半導体チップDT間の間隔は、例えば、15μmなどの非常に小さな値であるので、洗浄工程後では、図5に示すように、切削溝CS内、即ち、半導体チップDT間に洗浄水CWが残留している。 When the cleaning of the back surface DTR of the semiconductor chip DT is completed, the process proceeds to a drying process. Since the width of the cutting groove CS, that is, the interval between the semiconductor chips DT is a very small value such as 15 μm, for example, after the cleaning process, as shown in FIG. Cleaning water CW remains between the semiconductor chips DT.
乾燥工程では、洗浄工程を実施した後に、保護部材TGに貼着された複数の半導体チップDTを乾燥装置40の乾燥チャンバー41内に挿入する。そして、図6に示すように、半導体チップDTの表面DTSを保護部材TGを介して乾燥装置40の保持テーブル42に載置し、保持テーブル42に保持させる。そして、乾燥チャンバー41内の気体をバキュームポンプ43により乾燥チャンバー41外に排出して、乾燥チャンバー41内の圧力を大気圧よりも低くするとともに、ガスヒータ44により半導体ウエーハW即ち半導体チップDTを加熱する。すると、個々の半導体チップDT間に残留している水分(洗浄水CWなど)が蒸発して、半導体チップDTが乾燥する。
In the drying process, after the cleaning process is performed, the plurality of semiconductor chips DT adhered to the protective member TG are inserted into the
なお、ガスヒータ44によるガスの温度は、保護部材TGの耐熱温度などから定められ、例えば、保護部材TGの耐熱温度が70℃である場合には、40℃から60℃の間に設定される。また、本発明では、乾燥チャンバー41内の圧力は、ガスヒータ44によるガスの温度における水の飽和水蒸気圧付近の圧力であるのが望ましい。この場合、半導体チップDTを確実に乾燥させることができる。このように、乾燥工程では、加熱真空により個々の半導体チップDT間に残留している水分を乾燥除去する。乾燥が完了すると、プラズマエッチング工程に進む。また、本発明では、乾燥工程では、保持テーブル42にヒータを内蔵して、半導体チップDTを加熱してもよく、ハロゲンヒータで半導体チップDTを加熱してもよい。
The temperature of the gas by the
プラズマエッチング工程は、乾燥工程を実施した後に、図7に示すように、保護部材TGに貼着された複数の半導体チップDTをプラズマエッチング装置50のチャンバー51内に挿入する。そして、図8に示すように、半導体チップDTの表面DTSを保護部材TGを介してプラズマエッチング装置50の保持部52に載置し、保持部52に連結された吸引ポンプ53を駆動して保持部52に半導体チップDTを吸引保持させる。チャンバー51内の気体を吸引ポンプ54により吸引してフィルター55を介してプラズマエッチング装置50外に排出して、チャンバー51内を真空にする。
In the plasma etching process, after performing the drying process, as shown in FIG. 7, the plurality of semiconductor chips DT adhered to the protective member TG are inserted into the
その後、ポンプ56によってエッチングガス収容部57から例えば希薄なフッ素系ガス(SF6+He)などのエッチングガスをチャンバー51内に供給するとともに、高周波電源及び同調器58から保持部52を設けた高周波電極59aと、半導体チップDTの裏面DTRが対向する高周波電極59bに高周波電圧を供給する。このとき、保持部52は、冷却水循環器60によって循環される冷却水により冷却される。そして、半導体チップDTの裏面DTRをプラズマを用いてプラズマエッチングして、半導体チップDTの裏面DTRに生じていた研削歪み層と、半導体チップDTの側面に生じていた切削歪み層とが除去される。プラズマエッチング完了後に、半導体チップDTを次工程に搬送する。
Thereafter, an etching gas such as a rare fluorine-based gas (SF 6 + He) is supplied into the
実施形態に係る製造方法によれば、洗浄工程とプラズマエッチング工程の間に、加熱真空乾燥により半導体チップDTを乾燥させる乾燥工程を挿入しているので、裏面研削工程後の洗浄工程において複数の半導体チップDT間に残留する洗浄水CWを完全に除去することが可能である。したがって、プラズマエッチング工程において腐食性ガスの発生を抑制することができる。 According to the manufacturing method according to the embodiment, since the drying process of drying the semiconductor chip DT by heating vacuum drying is inserted between the cleaning process and the plasma etching process, a plurality of semiconductors are used in the cleaning process after the back surface grinding process. It is possible to completely remove the cleaning water CW remaining between the chips DT. Therefore, generation of corrosive gas can be suppressed in the plasma etching process.
前述した実施形態では、乾燥工程において、乾燥チャンバー41内を加熱しかつ真空にして、加熱真空により半導体チップDTを乾燥させているが、本発明では、乾燥チャンバー41内を大気圧に保ったまま加熱したり、乾燥チャンバー41内を加熱することなく真空(大気圧よりも圧力を下げること)にしてもよい。要するに、本発明では、乾燥工程では、加熱、真空、又は加熱真空により個々の半導体チップDT間に残留している洗浄水CWを乾燥除去すればよい。
In the above-described embodiment, in the drying process, the inside of the drying
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the scope of the present invention.
20 研削装置
21 チャックテーブル
40 乾燥装置
CW 洗浄水
DT 半導体チップ
DTR 裏面
L ストリート
T 厚さ
TG 保護部材
W 半導体ウエーハ
WS 表面
WR 裏面
CS 切削溝
20
Claims (1)
半導体ウエーハの表面に少なくとも半導体チップの厚さに相当する深さの切削溝を形成する切削溝形成工程と、
該切削溝が形成された半導体ウエーハの表面に保護部材を貼着し、該保護部材を下にして研削装置のチャックテーブルに載置し、研削水を供給しつつ該半導体ウエーハの裏面を研削して該切削溝を表出させる裏面研削工程と、
該切削溝の表出により個々の半導体チップに分離された状態で、該半導体チップの裏面側を洗浄水で洗浄する洗浄工程と、
該洗浄工程を実施した後に、該保護部材に貼着された複数の該半導体チップを乾燥装置内に挿入し、加熱、真空、又は加熱真空により個々のチップ間に残留している水分を乾燥除去する乾燥工程と、
該乾燥工程を実施した後に、該半導体チップの裏面をプラズマエッチングするプラズマエッチング工程と、
から構成される半導体チップの製造方法。 A semiconductor chip manufacturing method for separating a semiconductor wafer partitioned by streets and having a plurality of semiconductor chips formed on a surface into individual semiconductor chips,
A cutting groove forming step of forming a cutting groove having a depth corresponding to at least the thickness of the semiconductor chip on the surface of the semiconductor wafer;
A protective member is attached to the surface of the semiconductor wafer on which the cutting grooves are formed, and the protective member is placed on a chuck table of a grinding apparatus with the protective member down, and the back surface of the semiconductor wafer is ground while supplying grinding water. A back grinding process for exposing the cutting groove;
A cleaning step of cleaning the back side of the semiconductor chip with cleaning water in a state where the semiconductor chip is separated into individual semiconductor chips by the exposure of the cutting grooves,
After carrying out the cleaning step, a plurality of the semiconductor chips attached to the protective member are inserted into a drying apparatus, and moisture remaining between the individual chips is removed by heating, vacuum, or heating vacuum. A drying process,
A plasma etching step of performing plasma etching on the back surface of the semiconductor chip after the drying step;
A method for manufacturing a semiconductor chip comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014122693A JP2016004830A (en) | 2014-06-13 | 2014-06-13 | Manufacturing method of semiconductor chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014122693A JP2016004830A (en) | 2014-06-13 | 2014-06-13 | Manufacturing method of semiconductor chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016004830A true JP2016004830A (en) | 2016-01-12 |
Family
ID=55223937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014122693A Pending JP2016004830A (en) | 2014-06-13 | 2014-06-13 | Manufacturing method of semiconductor chip |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016004830A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133505A (en) * | 2017-02-17 | 2018-08-23 | 株式会社ディスコ | Plasma etching method |
| CN108630602A (en) * | 2017-03-15 | 2018-10-09 | 株式会社迪思科 | Wafer processing method |
| CN112490190A (en) * | 2019-09-12 | 2021-03-12 | 株式会社迪思科 | Method for processing wafer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265233A (en) * | 1988-08-31 | 1990-03-05 | Nec Yamagata Ltd | Device for removing moisture of semiconductor wafer |
| JPH04212422A (en) * | 1990-10-16 | 1992-08-04 | Sony Corp | Semiconductor processing equipment |
| JP2013258203A (en) * | 2012-06-11 | 2013-12-26 | Disco Abrasive Syst Ltd | Processing method of wafer |
-
2014
- 2014-06-13 JP JP2014122693A patent/JP2016004830A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265233A (en) * | 1988-08-31 | 1990-03-05 | Nec Yamagata Ltd | Device for removing moisture of semiconductor wafer |
| JPH04212422A (en) * | 1990-10-16 | 1992-08-04 | Sony Corp | Semiconductor processing equipment |
| JP2013258203A (en) * | 2012-06-11 | 2013-12-26 | Disco Abrasive Syst Ltd | Processing method of wafer |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133505A (en) * | 2017-02-17 | 2018-08-23 | 株式会社ディスコ | Plasma etching method |
| CN108461397A (en) * | 2017-02-17 | 2018-08-28 | 株式会社迪思科 | Plasma etching method |
| CN108461397B (en) * | 2017-02-17 | 2023-09-19 | 株式会社迪思科 | Plasma etching method |
| CN108630602A (en) * | 2017-03-15 | 2018-10-09 | 株式会社迪思科 | Wafer processing method |
| CN112490190A (en) * | 2019-09-12 | 2021-03-12 | 株式会社迪思科 | Method for processing wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5981154B2 (en) | Manufacturing method of semiconductor device | |
| JP6156509B2 (en) | Manufacturing method of semiconductor device | |
| JP7233019B2 (en) | Element chip manufacturing method | |
| TWI698954B (en) | Dicing wafers having solder bumps on wafer backside | |
| JP2016039186A (en) | Wafer processing method | |
| JP6822802B2 (en) | Wafer processing method | |
| JP6314047B2 (en) | Wafer processing method | |
| WO2012157287A1 (en) | Method of manufacturing semiconductor chips | |
| JP2016539497A5 (en) | ||
| JP6510393B2 (en) | Semiconductor device manufacturing method | |
| JP2014068011A5 (en) | ||
| JP2019079884A (en) | Wafer processing method | |
| JP2014053510A (en) | End face processing method and end face processing device | |
| JP7154697B2 (en) | Workpiece processing method | |
| JP6377449B2 (en) | Wafer division method | |
| JP6903375B2 (en) | Device chip manufacturing method | |
| JP2016004830A (en) | Manufacturing method of semiconductor chip | |
| JP2009283802A (en) | Method of manufacturing semiconductor device | |
| TWI744515B (en) | Processing method of processed objects | |
| JP2023006794A (en) | Manufacturing method | |
| TW201810402A (en) | Etching device and semiconductor wafer dividing method | |
| JP2016025267A (en) | Processing method of wafer | |
| JP2019212769A (en) | Wafer processing method | |
| JP6740091B2 (en) | Wafer processing method | |
| JP7782970B2 (en) | Device manufacturing methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180626 |