[go: up one dir, main page]

JP2016001717A - 回路基板、蓄電装置、電池パックおよび電子機器 - Google Patents

回路基板、蓄電装置、電池パックおよび電子機器 Download PDF

Info

Publication number
JP2016001717A
JP2016001717A JP2015002590A JP2015002590A JP2016001717A JP 2016001717 A JP2016001717 A JP 2016001717A JP 2015002590 A JP2015002590 A JP 2015002590A JP 2015002590 A JP2015002590 A JP 2015002590A JP 2016001717 A JP2016001717 A JP 2016001717A
Authority
JP
Japan
Prior art keywords
land
electrode
circuit board
solder
normal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015002590A
Other languages
English (en)
Other versions
JP6476871B2 (ja
Inventor
崇 長井
Takashi Nagai
崇 長井
博幸 熊谷
Hiroyuki Kumagai
博幸 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015002590A priority Critical patent/JP6476871B2/ja
Priority to CA2947519A priority patent/CA2947519C/en
Priority to PCT/JP2015/002423 priority patent/WO2015177988A1/en
Priority to US15/116,042 priority patent/US10231339B2/en
Priority to CN201580023310.8A priority patent/CN106465539B/zh
Publication of JP2016001717A publication Critical patent/JP2016001717A/ja
Application granted granted Critical
Publication of JP6476871B2 publication Critical patent/JP6476871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/05Accumulators with non-aqueous electrolyte
    • H01M10/052Li-accumulators
    • H01M10/0525Rocking-chair batteries, i.e. batteries with lithium insertion or intercalation in both electrodes; Lithium-ion batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Battery Mounting, Suspending (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】はんだ接合の長期信頼性を向上できる回路基板、これを備えた蓄電装置、電池パックおよび電子機器を提供する。
【解決手段】
回路基板は、基板と、電極を含む電子部品と、電極とはんだを介して接合されるランドとを備える。ランドとランドより低い位置にある基板の表面が露出された基板露出部との第1の段差並びに、ランドとランドより高い位置にあるランド面に対して法線方向に突設された絶縁突出部との第2の段差のうちの少なくとも何れか一の段差が、ランド面の法線方向において電極と重なる領域内に形成される。ランド面の法線方向において電極と重なる領域内にあるはんだの最大厚さは、ランド面の法線方向において電極と重なる領域内に形成された少なくとも何れか一の段差の高さの合計より大きくなっている。
【選択図】図1

Description

本技術は、回路基板、蓄電装置、電池パックおよび電子機器に関する。
電子機器等には、絶縁性のベース材上に、IC(Integrated Circuit)や抵抗等の部品と薄く細い銅等の導体等の配線とをはんだ接合等によって接合して密着させた回路基板が、内蔵されている。特許文献1〜特許文献2には、回路基板に関連する技術が記載されている。
特開2003−318332号公報 特開2013−175590号公報
回路基板では、はんだ接合の長期信頼性を向上することが求められている。
したがって、本技術の目的は、はんだ接合の長期信頼性を向上できる回路基板、これを備えた蓄電装置、電池パックおよび電子機器を提供することにある。
上述した課題を解決するために、本技術は、基板と、基板に実装され、両端部に設けられた一対の電極を含む電子部品と、基板上に形成され、互いに対向して設けられ、一対の電極のそれぞれとはんだを介して接合される一対のランドとを備え、ランドとランドより低い位置にある基板の表面が露出された基板露出部との第1の段差並びにランドとランドより高い位置にあるランド面に対して法線方向に突設された絶縁突出部との第2の段差のうちの少なくとも何れか一の段差が、ランド面の法線方向において電極と重なる領域内に形成され、ランド面の法線方向において電極と重なる領域内にあるはんだの最大厚さは、ランド面の法線方向において電極と重なる領域内に形成された少なくとも何れか一の段差の高さの合計より大きい回路基板である。
本技術は、両端部に設けられた一対の電極を含む電子部品と、互いに対向して設けられ、一対の電極のそれぞれとはんだを介して接合される一対のランドと、一対の電極のそれぞれとはんだを介して接合され、ランド面に対して法線方向に突設された2組の一対の絶縁突出部とを備え、一対のランドのそれぞれは、互いに対向する2辺のそれぞれに、他方のランド側に向かって突出され、且つ、少なくとも一部がランド面の法線方向において電極と重なる領域内にある先端部を有し、一対の絶縁突出部は、ランドの先端部の少なくとも一部を挟むように離間され、且つ、ランド面の法線方向において電極と重なる領域内にある回路基板である。
本技術は、基板と、基板に実装され、両端部に設けられた一対の電極を含む電子部品と、基板上に形成され、互いに対向して設けられ、一対の電極のそれぞれとはんだを介して接合される一対のランドとを備え、ランドの一部および基板の表面が露出された基板露出部の少なくとも一部が、ランド面の法線方向において電極と重なる領域内にある回路基板である。
本技術の蓄電装置、電池パックおよび電子機器は、上述の回路基板を備えるものである。
本技術によれば、はんだ接合の長期信頼性を向上できる。
図1Aは本技術の第1の実施の形態による回路基板の構成例を示す概略平面図である。図1Bは図1Aの線I−I’に沿った概略断面図である。 図2A〜図2Bはランドの先端部の形状の変形例を示す概略平面図である。 図3A〜図3Cはランドの先端部と電極との位置関係を示す概略平面図である。 図4Aは本技術の第1の実施の形態による回路基板の第1の例の構成例を示す概略平面図を示す。図4Bは図4Aの線II−II'に沿った概略断面図である。図4Cは図4Aの線III−III'に沿った概略断面図である。 図5はシルク層の配置の変形例を示す概略断面図である。 図6Aは本技術の第1の実施の形態による回路基板の第2の例の構成例を示す概略平面図を示す。図6Bは図6Aの線IV−IV'に沿った概略断面図である。図6Cは図6Aの線V−V’に沿った概略断面図である。 図7は典型的な電子部品のサイズの一覧、各電子部品の電極の寸法値の一覧を示す概略図である。 図8Aは回路基板の一部を示す概略断面図である。図8Bは回路基板の一部を示す概略平面図である。 図9Aは、本技術の第2の実施の形態による回路基板の構成例を示す概略平面図である。図9Bは、図9Aの線VI−VI'に沿った概略断面図である。 図10Aは、本技術の第2の実施の形態による回路基板の構成例を示す概略平面図である。図10Bは、図10Aの線VII−VII'に沿った概略断面図である。 図11Aは、本技術の第3の実施の形態による回路基板の構成例を示す概略平面図である。図11Bは、図11Aの線VIII−VIII'に沿った概略断面図である。図11Cは、図11Aの線IX−IX’に沿った概略断面図である。 図12Aは、本技術の第3の実施の形態による回路基板の構成例を示す概略平面図である。図12Bは、図12Aの線X−X’に沿った概略断面図である。 図13は蓄電装置の外観を示す斜視図である。 図14は簡易型の電池パックの構成例を示す分解斜視図である。 図15Aは簡易型の電池パックの外観を示す概略斜視図である。図15Bは簡易型の電池パックの外観を示す概略斜視図である。
(本技術の概要)
まず本技術の理解を容易にするため、本技術の概要について説明する。上述した特許文献1(特開2003−318332号公報)には、電子部品を実装する際のはんだ接合時の課題等が記載されている。例えば、電子部品を基板に実装する際のはんだ接合時の課題としては、以下に説明するものがある。
はんだを実装回路基板のランド上に印刷した後、電子部品を実装する際には、例えば、はんだペーストを印刷等で塗布した後、電子部品をマウントしてリフロー炉等で加熱することにより、電子部品がはんだ接合される。
加熱溶融によるはんだの接合は、印刷されたはんだペーストが加熱により溶融し、ランドおよび電子部品の電極に対して、濡れおよび毛細管現象で拡散して行き、次いで冷却と共にはんだが固化する挙動で行われる。はんだの接合では、はんだペーストの塗布厚みが例えば100μmの場合、電子部品の自重およびはんだの溶融により厚みが減少して、加熱溶融後の電子部品の電極下のはんだ接合部の厚みが30μm前後となる。
電子回路基板では、実使用条件環境において基板の熱膨張率と部品の熱膨張率との差によりはんだ接合部に応力が生じて、歪が発生する。歪が蓄積されると、はんだ接合部界面やはんだ接合部の中央部等にクラックが生じ、やがてクラックが進行しはんだ接合部の破断に至り、その結果、電気的な導通を無くし接合機能を失う。
これに対して、はんだ接合部のクラック、破断を回避する手法として、膨張および収縮に伴う応力および歪を少なくする目的で電子部品の電極下のはんだ接合部の厚みを増やすために、はんだペーストの塗布厚みを厚くすることが提案されている。
しかしながら、はんだペーストの塗布厚みを厚くした場合には、はんだが電子部品実装時の圧力で押しつぶされ、はんだの一部が電子部品の電極と電極下方のランドとの間からはみだしてはんだボールが生じてしまったり、はんだがランドの周囲の基板上まで広がってしまったりする。また、はんだが多すぎると、回路パターンがさし渡って短絡が生じるおそれがある。さらに、リフロー炉等での加熱時に電子部品が沈み込み電子部品の電極下のはんだ接合部の厚みを保持することができなくなってしまう。
以上の理由から、従来では膨張および収縮による応力および歪に伴うはんだのクラックや破断を抑制するために、ランドと電子部品電極下により多くのはんだを留まらせることができなかった。その結果、経年変化および熱冷条件使用等によるクラックや破断を抑制できなかった。
以下、本技術の実施の形態について図面を参照して説明する。説明は、以下の順序で行う。実施の形態の全図において、同一または対応する部分には同一の符号を付す。
1.第1の実施の形態(回路基板の例)
2.第2の実施の形態(回路基板の例)
3.第3の実施の形態(回路基板の例)
4.他の実施の形態(変形例)
5.応用例
なお、以下に説明する実施の形態等は本技術の好適な具体例であり、本技術の内容がこれらの実施の形態等に限定されるものではない。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また例示した効果と異なる効果が存在することを否定するものではない。
1.第1の実施の形態
(回路基板の構成例)
本技術の第1の実施の形態による回路基板の構成例について説明する。回路基板は、プリント配線板等からなる基板に、IC等の電子部品が実装されたものである。なお、本明細書において、回路基板とは、各部品が実装済みの基板、すなわち、実装済みの各部品も含む基板全体のことをいう。
図1Aは、本技術の第1の実施の形態による回路基板の構成例を示す概略平面図である。図1Bは、図1Aの線I−I’に沿った概略断面図である。なお、図1Aおよび図1Bでは、基板等の部材の図示を省略している。図1Aでは、はんだの図示を省略している。
図1Aおよび図1Bに示すように、回路基板1には、銅箔等の導体の島状パターン等の導体パターンよりなる一対のランド11が設けられている。一対のランド11は、互いに離間して設けられ、各ランド11と電子部品21の両端部に設けられた一対の電極22のそれぞれとがはんだ13によって接合されている。
各ランド11は、対向する2辺のそれぞれに先端部11aを有する。先端部11aは、対向する他方のランド11側に向かって突出した部分である。先端部11aは、例えば矩形の平面形状を有する。なお、先端部11aの形状はこれに限定されるものではない。例えば、図2Aに示すように、先端部11aの平面形状は、三角形状であってもよく、三角形状、矩形状以外の多角形状であってもよい。また、図2Bに示すように、先端部11aの平面形状は、半円形状等の曲線を含む形状であってもよい。
また、回路基板1には、2組の一対の絶縁突出部12がランド11面に対して法線方向に突設されている。一対の絶縁突出部12は、ランド11面の法線方向において、電極22と重なる領域内に設けられていると共に、ランド11の先端部11aの少なくとも一部を挟むように離間して設けられている。
絶縁突出部12は、一対の電極22下の4隅に配置されている。すなわち、一方の一対の絶縁突出部12のうちの一方の絶縁突出部12は、一の電極22の一端部の下方に設けられ、他方の絶縁突出部12は、一の電極22の他端部の下方に設けられている。同様に、他方の一対の絶縁突出部12のうちの一方の絶縁突出部12は、他の電極22の一端部の下方に設けられ、他方の絶縁突出部12は、他の電極22の他端部の下方に設けられている。一対の電極22下の4隅に配置された絶縁突出部12によってはんだ13を介して電極22を支持することにより、基板に対して電子部品21を安定して装着できる。
絶縁突出部12と電極22との間には、はんだ13が介在され、絶縁突出部12と電極22とが、はんだ13によって接合されている。一対の絶縁突出部12により、絶縁突出部12とランド11面との高さの違いによる一対の段差が、先端部11aを挟んで形成される。これにより、はんだ溶融後も電極22下面とランド11との間のはんだ13の厚さを確保して、電極22下面とランド11との間により多くのはんだ13を留まらせることができる。例えば、電極22の下面とランド11面との間に介在されるはんだ13の厚さを、例えば、70μm以上、好ましくは80μm以上にすることができる。その結果、はんだ付けの長期信頼性を向上することができる。また、絶縁突出部12を設けることによって、電子部品21の自重等によってつぶされるはんだ量を減少することで、はんだボールの発生を抑制することができる。
ランド11の先端部11aの少なくとも一部は、ランド11面の法線方向において、電極22と重なる領域内にあることが好ましい。この場合、例えば、図3Aおよび図3Cに示すように、先端部11aの全部分が、ランド11面の法線方向において、電極22と重なる領域内にあるようにしてもよいし、図3Bに示すように、ランド11の先端部11aの一部分が、ランド11面の法線方向において、電極22と重なる領域内にあるようにしてもよい。
(絶縁突出部)
絶縁突出部12は、絶縁材料で構成されている。絶縁突出部12は、1層の絶縁層で構成されていてもよく、絶縁材料からなる2層以上の絶縁層で構成されていてもよい。2層以上の絶縁層で構成される場合、少なくとも2層以上が同材料種の絶縁層であってもよいし、少なくとも2層以上が互いに異なる材料種の絶縁層であってもよい。
(絶縁突出部の厚さ)
絶縁突出部12の厚さdは、下限については40μm以上であることが好ましく、50μm以上であることがより好ましい。上限を規定する場合には、100μm以下であることが好ましく、80μm以下であることがより好ましい。絶縁突出部12の厚さdを上記範囲で規定することによって、ランド11と電極22下面との間により多くのはんだを留まらせることができ、その結果、はんだのクラックおよび破断を抑制できる。なお、絶縁突出部12の厚さdは、ランド11面を基準面とした絶縁突出部12の最大の厚さのことをいう。
(回路基板の具体的な構成例)
回路基板1のより具体的な構成例について説明する。以下では、絶縁突出部12が、互いに異なる材料種からなる2層の絶縁層で構成されている回路基板1の第1の例、および、絶縁突出部12が1層の絶縁層で構成されている回路基板1の第2の例について説明する。なお、回路基板1の構成は、以下に説明するものに限定されるものではない。
(第1の例)
図4Aは、本技術の第1の実施の形態による回路基板の第1の例の構成例を示す概略平面図を示す。図4Bは、図4Aの線II−II’に沿った概略断面図である。図4Cは、図4Aの線III−III’に沿った概略断面図である。なお、図4Aでは、はんだの図示を省略している。
回路基板1は、プリント配線板等からなる基板10と、基板10上に実装された電子部品21とを有している。基板10には、回路を形成する導体パターンが形成され、電子部品21が接合される導体パターンとして、一対のランド11が形成される。また、基板10上または導体パターンの一部上にレジスト層14が設けられている。レジスト層14上に、シルクスクリーン印刷によって形成されたシルク層15が設けられている。図4A〜図4Cの点線で囲む部分が絶縁突出部12を示し、第1の例では、絶縁突出部12はレジスト層14およびシルク層15で構成されている。絶縁突出部12は、ランド11面の法線方向において、電極22と重なる領域内にある。
基板10としては、紙にフェノール樹脂を含浸させた紙フェノール基板、紙エポキシ基板、ガラスエポキシ基板、ガラスコンポジット基板等の絶縁性基板等を用いることができる。
(レジスト層)
レジスト層14は、基板10に形成される導体パターンを覆って設けられる絶縁材料からなる層である。
(シルク層)
シルク層15は、絶縁性インク材料等の絶縁材料からなる層である。回路基板1の製造工程では、典型的には、シルクスクリーン印刷によって、例えば、部品の名称、部品番号、極性等を示すシルクと呼ばれる文字や数字等が印刷される。例えば、このシルクと同様の絶縁材料で、絶縁突出部12を構成するシルク層15が形成されていてもよい。シルク層15は、シルクを形成するシルクスクリーン印刷工程において、シルクと共に絶縁突出部12を構成するシルク層15を形成してもよい。シルク層15は、シルクの少なくとも一部として形成してもよい。
(絶縁突出部、シルク層、レジスト層の厚さ)
レジスト層14およびシルク層15で構成される絶縁突出部12の厚さdは、上述したように、下限については40μm以上であることが好ましく、50μm以上であることがより好ましい。上限を規定する場合には、100μm以下であることが好ましく、80μm以下であることがより好ましい。レジスト層14の厚さは、下限については、典型的には、40μm以上であることが好ましく、上限を規定する場合には、典型的には、例えば、50μm以下であることが好ましい。シルク層15の厚さは、下限については、例えば、典型的には、10μm以上であることが好ましい。上限を規定する場合には、典型的には、例えば、30μm以下であることが好ましい。
(シルク層とランドとの間隙)
絶縁突出部12を構成するシルク層15は、ランド11との間隙が0.1mm以上0.3mm以下となるように形成されていることが好ましい。なお、図4Aに示す例では、シルク層15とランド11との間隙として、先端部11aの突出方向に対して略垂直方向に沿った幅である間隙sと、先端部11aの突出方向に沿った幅である間隙tとを有している。図4Aに示す例では、間隙sおよび間隙tのそれぞれが、0.1mm以上0.3mm以下であることが好ましい。上記範囲の下限値については、プリント配線板の製造仕様の観点から、0.1mm以上であることが好ましい。上記範囲の上限値については、0.3mmより大きい場合には、プリント配線板の製造仕様上のずれ公差により、電極22の下方にシルク層15を安定して形成することが難しくなるため、0.3mm以下であることが好ましい。
(矩形の平面形状を有するシルク層の配置)
図4A〜図4Cに示す例のシルク層15は、矩形の平面形状を有するシルク層15の長手方向が、ランド11の先端部11aの突出方向と略直交するような縦方向の配置で形成されたものであるが、シルク層15の配置はこれに限定されるものではない。例えば、シルク層15は、図5に示すように、矩形の平面形状を有するシルク層15の長手方向が、先端部11aの突出方向と略平行になるような横方向の配置としてもよい。なお、横方向の配置では、プリント配線板製造仕様上のずれ公差、および電子部品の実装公差の影響が懸念される。ランド11面の法線方向において、電極22と重なる領域内に安定してシルク層15を配置できる観点から、シルク層15の配置は、図4A〜図4Cに示したような縦方向の配置が好ましい。
(第2の例)
図6Aは、本技術の第1の実施の形態による回路基板の第2の例の構成例を示す概略平面図を示す。図6Bは、図6Aの線IV−IV’に沿った概略断面図である。図6Cは、図6Aの線V−V’に沿った概略断面図である。なお、図6Aでは、はんだの図示を省略している。
第1の例と同様、回路基板1は、基板10と、基板10上に実装された電子部品21とを有している。基板10には、回路を形成する導体パターンが形成され、電子部品21が接合される導体パターンとして、一対のランド11が形成される。また、基板10上または導体パターンの一部上にレジスト層14が設けられている。レジスト層14が設けられている。図6A〜図6Cの点線で囲む部分が絶縁突出部12を構成しており、第2の例では、絶縁突出部12は、1層のレジスト層14で構成されている。絶縁突出部12は、ランド11面の法線方向において、電極22と重なる領域内にある。なお、図示は省略するが、絶縁突出部12は2層以上のレジスト層14で構成されていてもよい。
(絶縁突出部の厚さ)
レジスト層14で構成される絶縁突出部12の厚さdは、上述したように、下限については例えば40μm以上であることが好ましく、50μm以上であることがより好ましい。上限を規定する場合には、例えば100μm以下であることが好ましく、80μm以下であることがより好ましい。
(電子部品の例)
図7に典型的な電子部品のサイズの一覧、各電子部品の電極の寸法値の一覧を示す。図7に示す例の1608サイズの電子部品21の電極寸法値(短辺amm×長辺bmm)は0.4mm×0.8mmである。2012サイズの電子部品21の電極寸法値(短辺amm×長辺bmm)は0.5mm×1.25mmである。3216サイズの電子部品21の電極寸法値(短辺amm×長辺bmm)は0.6mm×1.6mmである。3225サイズの電子部品21の電極寸法値(短辺amm×長辺bmm)は0.6mm×2.5mmである。
以下に説明するように第1の実施の形態による回路基板1は、3216サイズ、3225サイズ等の電極22の短辺の幅aが0.6mm以上の電子部品21に適用されることが好ましい。
ランド11および絶縁突出部12を形成する際、図8Aに示すレジスト層14の導体パターンに対するレジスト被せ量の幅pは、接合強度をより向上する観点から0.3mm以上であることが好ましい。レジスト被せ量の幅pが0.3mmより小さい場合、レジストが流れ導体パターン上に適切な厚さを確保することが難しくなる傾向にあるからである。一方で、1608サイズ、2012サイズの電子部品21等の電極22の短辺の幅aが0.6mm未満の電子部品21に対して被せ量の幅pを0.3mm以上確保すると、ランド面の法線方向において電極22下面と重なる領域内にあるランド11の幅qが、電極22の短辺の幅aの半分より小さくなってしまい、はんだ接合の強度が低減する傾向にある。したがって、第1の実施の形態による回路基板は、3216サイズ、3225サイズ等の電極22の短辺の幅aが0.6mm以上の電子部品21に適用されることが好ましい。
第1の実施の形態では、3216サイズ、3225サイズ等の電極22の短辺の幅aが0.6mm以上の電子部品21を用いた場合に、電極22の下面とランド11面との間に介在されるはんだ13の厚さを、絶縁突出部12とランド11面との高さの違いによる段差の高さより大きくすることができる。この段差の高さは、絶縁突出部12の厚さに相当し、例えば、電極22の下面とランド11面との間に介在されるはんだ13の厚さを、70μm以上確保できる。なお、電極22の下面とランド11面との間に介在されるはんだ13の厚さは、ランド11面の法線方向において電極22と重なる領域内にあるはんだ13の最大厚さに相当する。
2.第2の実施の形態
(回路基板の構成例)
本技術の第2の実施の形態による回路基板の構成例について説明する。図9Aは、本技術の第2の実施の形態による回路基板の構成例を示す概略平面図である。図9Bは、図9Aの線VI−VI’に沿った概略断面図である。なお、図9Aでは、はんだの図示を省略している。
第1の実施の形態と同様、回路基板1は、基板10と、基板10上に実装された電子部品21とを有している。基板10には、回路を形成する導体パターンが形成され、電子部品21が接合される導体パターンとして、一対のランド11が形成されている。一対のランド11は、互いに離間して設けられ、各ランド11と電子部品21の両端部に設けられた一対の電極22のそれぞれとがはんだ13によって接合されている。また、基板10上にレジスト層14が設けられている。
第2の実施の形態では、各ランド11の平面形状は、矩形の一部を矩形で中抜きした形状等の中抜き形状を有し、中抜き部分において、基板10の表面が露出されている。この基板10の表面が露出された基板露出部の少なくとも一部は、ランド面の法線方向において電子部品21の電極22と重なる領域内に含まれる。また、基板露出部を囲むランド11の一部も、ランド面の法線方向において電子部品21の電極22と重なる領域内に含まれる。これにより、ランド面の法線方向において電子部品21の電極22と重なる領域内には、基盤露出部を囲むランド11面とランド11面より低い位置にある基板露出部との高さの違いによる段差が、形成される。
基板露出部およびランド11と電極22との間には、はんだ13が介在され、基板露出部およびランド11と電極22とが、はんだ13によって接合されている。基板露出部と電極22下面との間には、ランド11面と電極22下面との間のはんだ厚さより厚いはんだ13が介在され、ランド11面と電極22下面との間のはんだ厚さより厚い、基板露出部と電極22下面との間のはんだ厚さが確保される。これにより、電子部品21のはんだ接合の接合強度をより向上できる。また、段差を形成するランド11の側面に対しても、はんだ13が接合され、はんだ13の接合面積が増大することによって、電子部品21のはんだ接合の接合強度をより向上できる。
第2の実施の形態では、電極22下のはんだ厚さとして、電極22下面と基板露出部との間の厚さを、基盤露出部を囲むランド11面とランド11面より低い位置にある基板露出部との高さの違いによる段差の高さより大きくすることができる。例えば、1608サイズの電子部品21を用いた場合には、電極22下のはんだ厚さとして、電極22下面と基板露出部との間の厚さを、約38μm(ランド11厚さ(段差の高さ)に相当する約18μm+ランド面と電極22間のはんだ厚さ約20μm)、約55μm(ランド11厚さ(段差の高さ)に相当する約35μm+ランド面と電極22間のはんだ厚さ約20μm)等確保できる。すなわち、第2の実施の形態では、1608サイズの電子部品21等の電極22の短辺の幅aが0.6mm未満の電子部品21を用いた場合に、ランド11面の法線方向において電極22と重なる領域内にあるはんだ13の最大厚さとして、38μm以上確保できる。
なお、ランド11の平面形状は、図10Aおよび図10Bに示すように、対向する2辺のそれぞれに凹部を有する形状等であってもよい。図10Aおよび図10Bに示す例では、ランド11の凹部において、基板10の表面が露出されている。基板露出部の少なくとも一部、および、基板露出部に挟まれるランド11の一部は、ランド面の法線方向において電子部品21の電極22と重なる領域内に含まれる。これにより、ランド面の法線方向において電子部品21の電極22と重なる領域内には、基盤露出部に挟まれるランド11面とランド11面より低い位置にある基板露出部との高さの違いによる段差が、形成される。基板露出部およびランド11と電極22との間には、はんだ13が介在され、基板露出部およびランド11と電極22とが、はんだ13によって接合されている。基板露出部と電極22下面との間には、ランド11面と電極22下面との間のはんだ厚さより厚いはんだ13が介在され、ランド11面と電極22下面との間のはんだ厚さより厚い、基板露出部と電極22下面との間のはんだ厚さが確保される。また、段差を形成するランド11の側面に対しても、はんだ13が接合され、はんだ13の接合面積が増大することによって、電子部品21のはんだ接合の接合強度をより向上できる。
3.第3の実施の形態
本技術の第3の実施の形態による回路基板の構成例について説明する。図11Aは、本技術の第3の実施の形態による回路基板の構成例を示す概略平面図である。図11Bは、図11Aの線VII−VII’に沿った概略断面図である。図11Cは、図11Aの線VIII−VIII’に沿った概略断面図である。なお、図11Aでは、はんだの図示を省略している。
第1の実施の形態と同様、回路基板1は、基板10と、基板10上に実装された電子部品21とを有している。基板10には、回路を形成する導体パターンが形成され、電子部品21が接合される導体パターンとして、一対のランド11が形成されている。一対のランド11は、互いに離間して設けられ、各ランド11と電子部品21の両端部に設けられた一対の電極22のそれぞれとがはんだ13によって接合されている。また、基板10上または導体パターンの一部上にレジスト層14が設けられている。レジスト層14上に、シルクスクリーン印刷によって形成されたシルク層15が設けられている。
第3の実施の形態では、各ランド11の平面形状は、矩形の一部を矩形で中抜きした形状等の中抜き形状を有すると供に、矩形の2つの角部を切り欠いた形状等の対向する他方のランド11側に向かうほど幅が狭くなる形状を有する。ランド11の中抜き部分においては、基板10の表面が露出されている。この基板10の表面が露出されている基板露出部の少なくとも一部は、ランド面の法線方向において電子部品21の電極22と重なる領域内に含まれる。また、基板露出部を囲むランド11の一部も、ランド面の法線方向において電子部品21の電極22と重なる領域内に含まれる。これにより、ランド面の法線方向において電子部品21の電極22と重なる領域内には、基盤露出部を囲むランド11面とランド11面より低い位置にある基板露出部との高さの違いによる段差が、形成される。
また、第3の実施の形態では、2組の一対の絶縁突出部12がランド11面に対して法線方向に突設されている。一対の絶縁突出部12は、少なくとも一部がランド11面の法線方向において、電極22と重なる領域内に設けられていると共に、ランド11の幅が狭くなっている部分の少なくとも一部を挟むように互いに離間して設けられている。なお、図11A〜図11Cの点線で囲む部分が絶縁突出部12を示す。図11A〜図11Cに示す例では、絶縁突出部12はレジスト層14およびシルク層15で構成されている。
絶縁突出部12は、一対の電極22下の4隅に配置されている。すなわち、一方の一対の絶縁突出部12のうちの一方の絶縁突出部12は、一の電極22の一端部の下方に設けられ、他方の絶縁突出部12は、一の電極22の他端部の下方に設けられている。同様に、他方の一対の絶縁突出部12のうちの一方の絶縁突出部12は、他の電極22の一端部の下方に設けられ、他方の絶縁突出部12は、他の電極22の他端部の下方に設けられている。一対の電極22下の4隅に配置された絶縁突出部12によってはんだ13を介して電極22を支持することにより、基板に対して電子部品21を安定して装着できる。
基板露出部およびランド11と電極22との間には、はんだ13が介在され、基板露出部およびランド11と電極22とが、はんだ13によって接合されている。基板露出部と電極22下面との間には、ランド11面と電極22下面との間のはんだ厚さより厚いはんだ13が介在され、ランド11面と電極22下面との間のはんだ厚さより厚い、基板露出部と電極22下面との間のはんだ厚さが確保される。これにより、電子部品21のはんだ接合の接合強度をより向上できる。また、段差を形成するランド11の側面に対しても、はんだ13が接合され、はんだ13の接合面積が増大することによって、電子部品21のはんだ接合の接合強度をより向上できる。
絶縁突出部12と電極22との間にも、はんだ13が介在され、絶縁突出部12と電極22とが、はんだ13によって接合されている。一対の絶縁突出部12により、絶縁突出部12とランド11面との高さの違いによる一対の段差が、ランド11の幅が狭くなっている部分の少なくとも一部を挟んで形成される。これにより、はんだ溶融後も電極22下面とランド11との間のはんだ13の厚さを確保して、電極22下面とランド11との間により多くのはんだ13を留まらせることができる。
第3の実施の形態では、電極22下のはんだ厚さとして、電極22下面と基板露出部との間の厚さを、ランド11面とランド11面より低い位置にある基板露出部との高さの違いによる第1の段差および絶縁突出部12とランド11面との高さの違いによる第2の段差の高さの合計より大きくすることができる。例えば、2012サイズや3216サイズ等の電極22の短辺の幅が0.5mm以上の電子部品21を用いた場合に、電極22下のはんだ厚さとして、電極22下面と基板露出部との間の厚さを、約88μm(ランド11厚さ(第1の段差の高さ)に相当する約18μm+絶縁突出部12厚さ(第2の段差の高さ)に相当する約50μm+絶縁突出部12と電極22間のはんだ厚さ約20μm)、約105μm(ランド11厚さ(第1の段差の高さ)に相当する約35μm+絶縁突出部12厚さ(第2の段差の高さ)に相当する約50μm+絶縁突出部12と電極22間のはんだ厚さ約20μm)等確保できる。すなわち、第3の実施の形態では、電極22の短辺の幅が0.5mm以上の電子部品21を用いた場合において、ランド11面の法線方向において電極22と重なる領域内にあるはんだ13の最大厚さとして、例えば、88μm以上確保できる。
なお、各ランド11の平面形状は、図12Aおよび図12Bに示すように、対向する2辺のそれぞれに凹部を有すると共に、矩形の2つの角部を切り欠いた形状等の対向する他方のランド11側に向かうほど幅が狭くなる形状を有するもの等であってもよい。
図12Aおよび図12Bに示す例では、ランド11の凹部において、基板10の表面が露出されている。基板露出部の少なくとも一部、および、基板露出部に挟まれるランド11の一部は、ランド面の法線方向において電子部品21の電極22と重なる領域内に含まれる。これにより、ランド面の法線方向において電子部品21の電極22と重なる領域内には、基盤露出部に挟まれるランド11面とランド11面より低い位置にある基板露出部との高さの違いによる段差が、形成される。基板露出部およびランド11と電極22との間には、はんだ13が介在され、基板露出部およびランド11と電極22とが、はんだ13によって接合されている。基板露出部と電極22下面との間には、ランド11面と電極22下面との間のはんだ厚さより厚いはんだ13が介在され、ランド11面と電極22下面との間のはんだ厚さより厚い、基板露出部と電極22下面との間のはんだ厚さが確保される。また、段差を形成するランド11の側面に対しても、はんだ13が接合され、はんだ13の接合面積が増大することによって、電子部品21のはんだ接合の接合強度をより向上できる。また、絶縁突出部12と電極22との間にも、はんだ13が介在され、絶縁突出部12と電極22とが、はんだ13によって接合されている。一対の絶縁突出部12により、絶縁突出部12とランド11面との高さの違いによる一対の段差が、ランド11の幅が狭くなっている部分の少なくとも一部を挟んで形成される。これにより、はんだ溶融後も電極22下面とランド11との間のはんだ13の厚さを確保して、電極22下面とランド11との間により多くのはんだ13を留まらせることができる。
以下、実施例により本技術を詳細に説明する。なお、本技術は、下記の実施例の構成に限定されるものではない。
<実施例1>
図4A〜図4Cに示す構成で電子部品(3216サイズ)を実装したテスト用の回路基板を作製した。はんだ接合後にランド面を基準にした絶縁突出部(シルク層+レジスト層)の最大厚さを測定したところ、80μmであった。なお、ランド面を基準にしたレジスト層の厚さは50μm、シルク層の厚さは30μmであった。
<比較例1>
図4A〜図4Cに示す構成から絶縁突出部(絶縁突出部を構成するシルク層+レジスト層)を除去した構成で電子部品(3216サイズ)を実装したテスト用の回路基板を作製した。
(温度サイクル試験)
作製した回路基板について、125℃30分→23℃5分→−40℃30分→23℃5分を1サイクルとする温度サイクル試験を行った。750サイクル時、1000サイクル時、1250サイクル時のはんだ接合部の断面観察を行い、クラックおよび破断が生じているかを確認した。はんだ接合部の断面にクラックおよび破断を確認できない場合をOKと評価し、クラックまたは破断を確認できた場合をNGと評価した。
評価結果を表1に示す。なお、比較例1では750サイクルの評価がNGであるので、1000サイクル、1250サイクルの評価は、評価するまでもなくNGとなる。このため、比較例1については、1000サイクル、1250サイクルについての評価を省略した。
Figure 2016001717
表1に示すように、実施例1では、比較例1に比べてはんだ接合の長期信頼性を向上できることが確認できた。
4.他の実施の形態
本技術は、上述した本技術の実施の形態に限定されるものでは無く、本技術の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
例えば、上述の実施の形態および実施例において挙げた数値、構造、形状、材料、原料、製造プロセス等はあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構造、形状、材料、原料、製造プロセス等を用いてもよい。
また、上述の実施の形態および実施例の構成、方法、工程、形状、材料および数値等は、本技術の主旨を逸脱しない限り、互いに組み合わせることが可能である。
例えば、絶縁突出部12を構成する層は、シルク層やレジスト層以外ものであってもよい。
なお、本技術は、以下の構成をとることもできる。
[1]
基板と、
前記基板に実装され、両端部に設けられた一対の電極を含む電子部品と、
前記基板上に形成され、互いに対向して設けられ、前記一対の電極のそれぞれとはんだを介して接合される一対のランドと
を備え、
前記ランドと前記ランドより低い位置にある前記基板の表面が露出された基板露出部との第1の段差
並びに、
前記ランドと前記ランドより高い位置にあるランド面に対して法線方向に突設された絶縁突出部との第2の段差
のうちの少なくとも何れか一の段差が、ランド面の法線方向において前記電極と重なる領域内に形成され、
前記ランド面の法線方向において前記電極と重なる領域内にあるはんだの最大厚さは、ランド面の法線方向において前記電極と重なる領域内に形成された前記少なくとも何れか一の段差の高さの合計より大きい回路基板。
[2]
前記電子部品は、前記電極の短辺の幅が0.5mm未満であり、
ランド面の法線方向において前記電極と重なる領域内に、前記第1の段差のみが形成され、
前記ランド面の法線方向において前記電極と重なる領域内にあるはんだの最大厚さは、38μm以上である[1]に記載の回路基板。
[3]
前記電子部品は、前記電極の短辺の幅が0.6mm以上であり、
ランド面の法線方向において前記電極と重なる領域内に、前記第2の段差のみが形成され、前記ランド面の法線方向において前記電極と重なる領域内にあるはんだの最大厚さは、70μm以上である[1]に記載の回路基板。
[4]
前記電子部品は、前記電極の短辺の幅が0.5mm以上であり、
ランド面の法線方向において前記電極と重なる領域内に、前記第1の段差および前記第2の段差の両方が形成され、
前記ランド面の法線方向において前記電極と重なる領域内にあるはんだの最大厚さは、88μm以上である[1]に記載の回路基板。
[5]
両端部に設けられた一対の電極を含む電子部品と、
互いに対向して設けられ、前記一対の電極のそれぞれとはんだを介して接合される一対のランドと、
前記一対の電極のそれぞれとはんだを介して接合され、ランド面に対して法線方向に突設された2組の一対の絶縁突出部と
を備え、
前記一対のランドのそれぞれは、互いに対向する2辺のそれぞれに、他方のランド側に向かって突出され、且つ、少なくとも一部がランド面の法線方向において前記電極と重なる領域内にある先端部を有し、
前記一対の絶縁突出部は、前記ランドの前記先端部の少なくとも一部を挟むように離間され、且つ、ランド面の法線方向において前記電極と重なる領域内にある回路基板。
[6]
前記絶縁突出部のランド面に対する厚さは、40μm以上である[5]に記載の回路基板。
[7]
前記絶縁突出部は、1層または2層以上の絶縁層で構成された[5]〜[6]の何れかに記載の回路基板。
[8]
前記絶縁層は、レジスト層およびシルク層の少なくとも何れかである[7]に記載の回路基板。
[9]
前記絶縁層は、前記レジスト層と前記レジスト層上に形成された前記シルク層であり、
前記シルク層は、シルク層の平面形状の長手方向が、前記先端部の突出方向と略直交する縦方向の配置とされた[8]に記載の回路基板。
[10]
前記シルク層と前記ランドとの間隙は、0.1mm以上0.3mm以下である[8]〜[9]の何れかに記載の回路基板。
[11]
前記電極の下面と前記ランドとの間に介在された前記はんだの厚さは、70μm以上である[5]〜[10]の何れかに記載の回路基板。
[12]
前記ランドの先端部の形状は、多角形状または曲線を含む形状である[5]〜[11]の何れかに記載の回路基板。
[13]
基板と、
前記基板に実装され、両端部に設けられた一対の電極を含む電子部品と、
前記基板上に形成され、互いに対向して設けられ、前記一対の電極のそれぞれとはんだを介して接合される一対のランドと
を備え、
前記ランドの一部および前記基板の表面が露出された基板露出部の少なくとも一部が、ランド面の法線方向において前記電極と重なる領域内にある回路基板。
[14]
前記一対の電極のそれぞれとはんだを介して接合され、ランド面に対して法線方向に突設された2組の一対の絶縁突出部をさらに備え、
前記ランドは、対向する他方のランド側に向かうほど幅が狭くなる形状を有し、
前記一対の絶縁突出部は、前記ランドの幅が狭くなっている部分の少なくとも一部を挟むように離間され、且つ、ランド面の法線方向において前記電極と重なる領域内にある[13]に記載の回路基板。
[15]
[1]〜[14]の何れかに記載の回路基板を備えた蓄電装置。
[16]
[1]〜[14]の何れかに記載の回路基板を備えた電池パック。
[17]
[1]〜[14]の何れかに記載の回路基板を備えた電子機器。
5.応用例
上述した第1〜第3の実施の形態および他の実施の形態による回路基板は、例えば電子機器、蓄電装置、電池パック等に内蔵される。
(蓄電装置)
回路基板を備えた蓄電装置の一例としては、例えば、図13に示す構成の蓄電装置等が挙げられる。図示は省略するが、蓄電装置の外装ケース90内には、電池ユニットと、制御回路ブロック等が搭載された回路基板等が収容されている。この回路基板に対して、本技術の第1の実施の形態または他の実施の形態による回路基板が適用される。図示は省略するが、電池ユニットは、電池ブロック群および複数の電池セルを電気的に接続するタブ等の部材が、電池ケースに収容されたものである。電池ブロック群は、例えば、直列に接続された複数の電池ブロックで構成され、1つの電池ブロックは、並列に接続された複数の電池セルで構成される。電池セルは、例えば、円筒型リチウムイオン二次電池等の二次電池である。なお、電池セルは、リチウムイオン二次電池に限定されるものではない。また、電池セルはラミネート型でもよい。
(電池パック)
回路基板を備えた電池パックの一例としては、例えば、図14に示す構成の電池パック等が挙げられる。
この電池パックは、簡易型の電池パック(ソフトパックとも称する)である。簡易型の電池パックは、電子機器に内蔵されるものであり、電池セルや保護回路等が絶縁テープ等で固定され、電池セルの一部が露出され、電子機機本体に接続されるコネクタ等の出力が設けられたものである。
簡易型の電池パックの構成の一例について説明する。図14は、簡易型の電池パックの構成例を示す分解斜視図である。図15Aは、簡易型の電池パックの外観を示す概略斜視図であり、図15Bは、簡易型の電池パックの外観を示す概略斜視図である。
図14および図15A〜図15Bに示すように、簡易型の電池パックは、電池セル101と、電池セル101から導出されたリード102aおよび102bと、絶縁テープ103a〜103cと、絶縁プレート104と、保護回路(PCM(Protection Circuit Module))が形成された回路基板105と、コネクタ106とを備える。回路基板105に対して、第1の実施の形態または他の実施の形態による回路基板が適用される。
電池セル101の前端のテラス部101aに、絶縁プレート104および回路基板105が配置され、電池セル101から導出されたリード102aおよびリード102bが、回路基板105に接続される。
回路基板105には、出力のためのコネクタ106が接続されている。電池セル101、絶縁プレート104および回路基板105等の部材は、絶縁テープ103a〜103cを所定箇所に貼ることによって固定されている。
(電子機器)
回路基板を備えた電子機器として、例えばノート型パソコン、PDA(携帯情報端末)、携帯電話、スマートフォン、コードレスフォン子機、プロジェクター、ビデオムービー、デジタルスチルカメラ、電子書籍、電子辞書、音楽プレイヤー、ラジオ、ヘッドホン、ゲーム機、ナビゲーションシステム、メモリーカード、ペースメーカー、補聴器、電動工具、電気シェーバー、冷蔵庫、エアコン、テレビ、ステレオ、温水器、電子レンジ、食器洗い器、洗濯機、乾燥器、照明機器、玩具、医療機器、ロボット、サーバー、ロードコンディショナー、信号機等が挙げられる。
1・・・回路基板、10・・・基板、11・・・ランド、11a・・・先端部、12・・・絶縁突出部、13・・・はんだ、14・・・レジスト層、15・・・シルク層、21・・・電子部品、22・・・電極、90・・・外装ケース、101・・・電池セル、101a・・・テラス部、102a、102b・・・リード、103a〜103c・・・絶縁テープ、104・・・絶縁プレート、105・・・回路基板、106・・・コネクタ

Claims (17)

  1. 基板と、
    前記基板に実装され、両端部に設けられた一対の電極を含む電子部品と、
    前記基板上に形成され、互いに対向して設けられ、前記一対の電極のそれぞれとはんだを介して接合される一対のランドと
    を備え、
    前記ランドと前記ランドより低い位置にある前記基板の表面が露出された基板露出部との第1の段差
    並びに、
    前記ランドと前記ランドより高い位置にあるランド面に対して法線方向に突設された絶縁突出部との第2の段差
    のうちの少なくとも何れか一の段差が、ランド面の法線方向において前記電極と重なる領域内に形成され、
    前記ランド面の法線方向において前記電極と重なる領域内にあるはんだの最大厚さは、ランド面の法線方向において前記電極と重なる領域内に形成された前記少なくとも何れか一の段差の高さの合計より大きい回路基板。
  2. 前記電子部品は、前記電極の短辺の幅が0.5mm未満であり、
    ランド面の法線方向において前記電極と重なる領域内に、前記第1の段差のみが形成され、
    前記ランド面の法線方向において前記電極と重なる領域内にあるはんだの最大厚さは、38μm以上である請求項1に記載の回路基板。
  3. 前記電子部品は、前記電極の短辺の幅が0.6mm以上であり、
    ランド面の法線方向において前記電極と重なる領域内に、前記第2の段差のみが形成され、前記ランド面の法線方向において前記電極と重なる領域内にあるはんだの最大厚さは、70μm以上である請求項1に記載の回路基板。
  4. 前記電子部品は、前記電極の短辺の幅が0.5mm以上であり、
    ランド面の法線方向において前記電極と重なる領域内に、前記第1の段差および前記第2の段差の両方が形成され、
    前記ランド面の法線方向において前記電極と重なる領域内にあるはんだの最大厚さは、88μm以上である請求項1に記載の回路基板。
  5. 両端部に設けられた一対の電極を含む電子部品と、
    互いに対向して設けられ、前記一対の電極のそれぞれとはんだを介して接合される一対のランドと、
    前記一対の電極のそれぞれとはんだを介して接合され、ランド面に対して法線方向に突設された2組の一対の絶縁突出部と
    を備え、
    前記一対のランドのそれぞれは、互いに対向する2辺のそれぞれに、他方のランド側に向かって突出され、且つ、少なくとも一部がランド面の法線方向において前記電極と重なる領域内にある先端部を有し、
    前記一対の絶縁突出部は、前記ランドの前記先端部の少なくとも一部を挟むように離間され、且つ、ランド面の法線方向において前記電極と重なる領域内にある回路基板。
  6. 前記絶縁突出部のランド面に対する厚さは、40μm以上である請求項5に記載の回路基板。
  7. 前記絶縁突出部は、1層または2層以上の絶縁層で構成された請求項5に記載の回路基板。
  8. 前記絶縁層は、レジスト層およびシルク層の少なくとも何れかである請求項7に記載の回路基板。
  9. 前記絶縁層は、前記レジスト層と前記レジスト層上に形成された前記シルク層であり、
    前記シルク層は、シルク層の平面形状の長手方向が、前記先端部の突出方向と略直交する縦方向の配置とされた請求項8に記載の回路基板。
  10. 前記シルク層と前記ランドとの間隙は、0.1mm以上0.3mm以下である請求項8に記載の回路基板。
  11. 前記電極の下面と前記ランドとの間に介在された前記はんだの厚さは、70μm以上である請求項5に記載の回路基板。
  12. 前記ランドの先端部の形状は、多角形状または曲線を含む形状である請求項5に記載の回路基板。
  13. 基板と、
    前記基板に実装され、両端部に設けられた一対の電極を含む電子部品と、
    前記基板上に形成され、互いに対向して設けられ、前記一対の電極のそれぞれとはんだを介して接合される一対のランドと
    を備え、
    前記ランドの一部および前記基板の表面が露出された基板露出部の少なくとも一部が、ランド面の法線方向において前記電極と重なる領域内にある回路基板。
  14. 前記一対の電極のそれぞれとはんだを介して接合され、ランド面に対して法線方向に突設された2組の一対の絶縁突出部をさらに備え、
    前記ランドは、対向する他方のランド側に向かうほど幅が狭くなる形状を有し、
    前記一対の絶縁突出部は、前記ランドの幅が狭くなっている部分の少なくとも一部を挟むように離間され、且つ、ランド面の法線方向において前記電極と重なる領域内にある請求項13に記載の回路基板。
  15. 請求項1に記載の回路基板を備えた蓄電装置。
  16. 請求項1に記載の回路基板を備えた電池パック。
  17. 請求項1に記載の回路基板を備えた電子機器。
JP2015002590A 2014-05-22 2015-01-08 回路基板、蓄電装置、電池パックおよび電子機器 Active JP6476871B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015002590A JP6476871B2 (ja) 2014-05-22 2015-01-08 回路基板、蓄電装置、電池パックおよび電子機器
CA2947519A CA2947519C (en) 2014-05-22 2015-05-13 Circuit board, power storage device, battery pack, and electronic device
PCT/JP2015/002423 WO2015177988A1 (en) 2014-05-22 2015-05-13 Circuit board, power storage device, battery pack, and electronic device
US15/116,042 US10231339B2 (en) 2014-05-22 2015-05-13 Circuit board, power storage device, battery pack, and electronic device
CN201580023310.8A CN106465539B (zh) 2014-05-22 2015-05-13 电路板、电力存储设备、电池组以及电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014105963 2014-05-22
JP2014105963 2014-05-22
JP2015002590A JP6476871B2 (ja) 2014-05-22 2015-01-08 回路基板、蓄電装置、電池パックおよび電子機器

Publications (2)

Publication Number Publication Date
JP2016001717A true JP2016001717A (ja) 2016-01-07
JP6476871B2 JP6476871B2 (ja) 2019-03-06

Family

ID=53274779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015002590A Active JP6476871B2 (ja) 2014-05-22 2015-01-08 回路基板、蓄電装置、電池パックおよび電子機器

Country Status (5)

Country Link
US (1) US10231339B2 (ja)
JP (1) JP6476871B2 (ja)
CN (1) CN106465539B (ja)
CA (1) CA2947519C (ja)
WO (1) WO2015177988A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019160406A (ja) * 2018-03-07 2019-09-19 マクセルホールディングス株式会社 ラミネート型電池
JP2019160622A (ja) * 2018-03-14 2019-09-19 マクセルホールディングス株式会社 ラミネート型電池
JP2019220562A (ja) * 2018-06-19 2019-12-26 キオクシア株式会社 半導体記憶装置
JP2020115537A (ja) * 2019-01-18 2020-07-30 三菱電機株式会社 プリント配線板及び電子機器
JP2020120090A (ja) * 2019-01-28 2020-08-06 株式会社村田製作所 電子部品の実装構造体
JPWO2019156117A1 (ja) * 2018-02-09 2021-01-07 株式会社村田製作所 電子部品実装基板、電池パックおよび電子機器
JP2022086653A (ja) * 2020-11-30 2022-06-09 株式会社タムラ製作所 プリント回路基板の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2704185A4 (en) * 2011-04-27 2014-10-29 Murata Manufacturing Co METHOD FOR PRODUCING AN ELECTRONIC COMPONENT MODULE AND ELECTRONIC COMPONENT MODULE
FR3075558B1 (fr) * 2017-12-19 2019-11-15 Safran Electronics & Defense Suppression des zones de forte contrainte dans les assemblages electroniques
WO2019159521A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 多層基板および電気素子
JP7544326B2 (ja) * 2020-02-20 2024-09-03 ニデックアドバンスドモータ株式会社 回路基板及びモータ
CN113410203A (zh) * 2020-03-17 2021-09-17 群创光电股份有限公司 电子装置
DE102020107224A1 (de) * 2020-03-17 2021-09-23 Schott Ag Elektrische Einrichtung
JP7233613B2 (ja) * 2020-05-21 2023-03-06 三菱電機株式会社 半導体装置、電力変換装置、移動体、及び、半導体装置の製造方法
CN114938581B (zh) * 2022-05-12 2025-02-18 京东方科技集团股份有限公司 一种背板、掩膜板及电子装置、其制作方法
JP2024101134A (ja) * 2023-01-17 2024-07-29 Tdk株式会社 コイル部品及びこれを備える回路基板

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5889891A (ja) * 1981-11-24 1983-05-28 ソニー株式会社 電子部品の混成形実装基板
JPS629755Y2 (ja) * 1981-04-09 1987-03-06
JPH02140911A (ja) * 1988-11-22 1990-05-30 Nec Corp 表面実装用電子部品
JPH0482880U (ja) * 1990-11-29 1992-07-20
JPH08181419A (ja) * 1994-12-22 1996-07-12 Nissan Motor Co Ltd プリント配線板の構造
JPH11233915A (ja) * 1998-02-10 1999-08-27 Sharp Corp 実装プリント配線板
JP2000022315A (ja) * 1998-06-29 2000-01-21 Unisia Jecs Corp 回路部品実装基板
JP2003298220A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 回路基板および電子機器、およびそれらの製造方法
JP2004207287A (ja) * 2002-12-24 2004-07-22 Hitachi Ltd はんだ付け用ランド、プリント配線基板
US20070145561A1 (en) * 2005-12-22 2007-06-28 Siliconware Precision Industries Co., Ltd. Electronic carrier board and package structure thereof
JP2007329407A (ja) * 2006-06-09 2007-12-20 Fujifilm Corp 回路基板及びその製造方法
JP2009272424A (ja) * 2008-05-07 2009-11-19 Fujikura Ltd プリント回路基板及びその製造方法
JP2010212318A (ja) * 2009-03-09 2010-09-24 Sharp Corp プリント配線基板および部品実装構造体
JP2011060875A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2011243853A (ja) * 2010-05-20 2011-12-01 Panasonic Corp 実装構造体
JP2013175590A (ja) * 2012-02-24 2013-09-05 Denso Corp プリント基板
WO2013171967A1 (ja) * 2012-05-18 2013-11-21 富士電機機器制御株式会社 表面実装基板への電子部品実装方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US7557452B1 (en) * 2000-06-08 2009-07-07 Micron Technology, Inc. Reinforced, self-aligning conductive structures for semiconductor device components and methods for fabricating same
JP2003318332A (ja) 2002-04-19 2003-11-07 Matsushita Electric Ind Co Ltd 面実装用モジュール部品及びそれを用いた電子部品装置
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
JP4356581B2 (ja) * 2004-10-12 2009-11-04 パナソニック株式会社 電子部品実装方法
JP4734995B2 (ja) * 2005-03-29 2011-07-27 ミツミ電機株式会社 ランド構造及びプリント配線板並びに電子装置
US8680932B2 (en) * 2011-02-07 2014-03-25 Nihon Dempa Kogyo Co., Ltd Oscillator
KR101900531B1 (ko) 2011-06-09 2018-09-19 도쿄 스테인리스 겐마코교 가부시키가이샤 강재의 제조 방법
JP5980634B2 (ja) * 2012-09-14 2016-08-31 富士通コンポーネント株式会社 プリント基板

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629755Y2 (ja) * 1981-04-09 1987-03-06
JPS5889891A (ja) * 1981-11-24 1983-05-28 ソニー株式会社 電子部品の混成形実装基板
JPH02140911A (ja) * 1988-11-22 1990-05-30 Nec Corp 表面実装用電子部品
JPH0482880U (ja) * 1990-11-29 1992-07-20
JPH08181419A (ja) * 1994-12-22 1996-07-12 Nissan Motor Co Ltd プリント配線板の構造
JPH11233915A (ja) * 1998-02-10 1999-08-27 Sharp Corp 実装プリント配線板
JP2000022315A (ja) * 1998-06-29 2000-01-21 Unisia Jecs Corp 回路部品実装基板
JP2003298220A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 回路基板および電子機器、およびそれらの製造方法
JP2004207287A (ja) * 2002-12-24 2004-07-22 Hitachi Ltd はんだ付け用ランド、プリント配線基板
US20070145561A1 (en) * 2005-12-22 2007-06-28 Siliconware Precision Industries Co., Ltd. Electronic carrier board and package structure thereof
JP2007329407A (ja) * 2006-06-09 2007-12-20 Fujifilm Corp 回路基板及びその製造方法
JP2009272424A (ja) * 2008-05-07 2009-11-19 Fujikura Ltd プリント回路基板及びその製造方法
JP2010212318A (ja) * 2009-03-09 2010-09-24 Sharp Corp プリント配線基板および部品実装構造体
JP2011060875A (ja) * 2009-09-08 2011-03-24 Panasonic Corp 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP2011243853A (ja) * 2010-05-20 2011-12-01 Panasonic Corp 実装構造体
JP2013175590A (ja) * 2012-02-24 2013-09-05 Denso Corp プリント基板
WO2013171967A1 (ja) * 2012-05-18 2013-11-21 富士電機機器制御株式会社 表面実装基板への電子部品実装方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019156117A1 (ja) * 2018-02-09 2021-01-07 株式会社村田製作所 電子部品実装基板、電池パックおよび電子機器
JP2019160406A (ja) * 2018-03-07 2019-09-19 マクセルホールディングス株式会社 ラミネート型電池
JP7145624B2 (ja) 2018-03-07 2022-10-03 マクセル株式会社 ラミネート型電池
JP2019160622A (ja) * 2018-03-14 2019-09-19 マクセルホールディングス株式会社 ラミネート型電池
JP7063661B2 (ja) 2018-03-14 2022-05-09 マクセル株式会社 ラミネート型電池
JP2019220562A (ja) * 2018-06-19 2019-12-26 キオクシア株式会社 半導体記憶装置
JP7271094B2 (ja) 2018-06-19 2023-05-11 キオクシア株式会社 半導体記憶装置
JP2020115537A (ja) * 2019-01-18 2020-07-30 三菱電機株式会社 プリント配線板及び電子機器
JP2020120090A (ja) * 2019-01-28 2020-08-06 株式会社村田製作所 電子部品の実装構造体
JP7085144B2 (ja) 2019-01-28 2022-06-16 株式会社村田製作所 電子部品の実装構造体
JP2022086653A (ja) * 2020-11-30 2022-06-09 株式会社タムラ製作所 プリント回路基板の製造方法
JP7286608B2 (ja) 2020-11-30 2023-06-05 株式会社タムラ製作所 プリント回路基板の製造方法

Also Published As

Publication number Publication date
CN106465539B (zh) 2019-11-05
CN106465539A (zh) 2017-02-22
CA2947519C (en) 2021-05-25
WO2015177988A1 (en) 2015-11-26
US10231339B2 (en) 2019-03-12
US20170150605A1 (en) 2017-05-25
JP6476871B2 (ja) 2019-03-06
CA2947519A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
JP6476871B2 (ja) 回路基板、蓄電装置、電池パックおよび電子機器
JP6966046B2 (ja) バッテリーモジュール用fpcb組立体、その製造方法及びそれを含むバッテリーモジュール
KR100904710B1 (ko) 연성인쇄회로기판, 이의 접합방법 및 이를 구비하는 배터리팩
CN104937744B (zh) 电池保护装置的制造方法及电池保护装置
CN105702904A (zh) 电池组
JP2012114062A (ja) 保護回路モジュール
CN108432073A (zh) 电路结构体及电气接线盒
US9697933B2 (en) PTC device
CN114206000A (zh) 电路板组件和电子设备
US9585256B2 (en) Component-embedded substrate and manufacturing method thereof
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP2019096754A (ja) 部品内蔵基板
CN104658726B (zh) 过电流保护元件及其保护电路板
JP2017134961A (ja) ラミネート型蓄電素子およびラミネート型蓄電素子の実装方法
JP2017134960A (ja) ラミネート型蓄電素子およびラミネート型蓄電素子の製造方法
US20230076491A1 (en) Battery pack and electronic device
US20140327994A1 (en) PTC Device
WO2023085439A1 (ja) バスバー積層体を備える電子部品実装モジュール及びその製造方法
KR102733883B1 (ko) 연성 인쇄 회로 기판 및 그 제조 방법
CN213586442U (zh) 电子线路总成
CN111902889B (zh) 汇流条叠层板、该汇流条叠层板的电子元件安装模块及汇流条叠层板的制造方法
CN117693113A (zh) 电路板组件、电池及用电设备
KR20180050880A (ko) 고정 부재를 사용한 이차전지용 보호회로모듈의 제조방법
JP2017130441A (ja) ラミネート型蓄電素子およびラミネート型蓄電素子の実装方法
KR20230025255A (ko) 연성기판조립체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170829

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171011

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190121

R150 Certificate of patent or registration of utility model

Ref document number: 6476871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150