JP2016054291A - マルチ荷電粒子ビームのブランキング装置、マルチ荷電粒子ビーム描画装置、及びマルチ荷電粒子ビームの不良ビーム遮蔽方法 - Google Patents

Abstract

【課題】マルチビームのうちブランキング制御不能なビームＯＮ固定の不良ビームを形成しないブランキング装置を提供する。
【解決手段】ブランキングプレートは、制御電極２４と、制御電極２４に、マルチビームのうちの対応ビームをビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する制御回路４１と、制御電極２４と組みとなって対応ビームのブランキング偏向を行う、グランド接続された対向電極２６と、制御電極２４の電位がグランド電位に固定された場合に、グランド接続された対向電極２６の電位をグランド電位から変更する制御回路４３と、を備える。
【選択図】図２４

Description

本発明は、マルチ荷電粒子ビームのブランキング装置、マルチ荷電粒子ビーム描画装置、及びマルチ荷電粒子ビームの不良ビーム遮蔽方法に係り、例えば、マルチビーム描画におけるブランキング装置およびかかる装置を用いた不良ビーム遮蔽方法に関する。

半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。ここで、電子ビーム描画技術は本質的に優れた解像性を有しており、マスクブランクスへ電子ビームを使ってマスクパターンを描画することが行われている。

例えば、マルチビームを使った描画装置がある。１本の電子ビームで描画する場合に比べて、マルチビームを用いることで一度に多くのビームを照射できるのでスループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを複数の穴を持ったマスクに通してマルチビームを形成し、各々、ブランキング制御され、遮蔽されなかった各ビームが光学系で縮小され、マスク像が縮小されて、偏向器で偏向され試料上の所望の位置へと照射される。

ここで、マルチビーム描画では、個々のビームの照射量を照射時間により個別に制御する。かかる各ビームの照射量を高精度に制御するためには、ビームのＯＮ／ＯＦＦを行うブランキング制御を高速で行う必要がある。マルチビーム方式の描画装置では、マルチビームの各ブランカーを配置したブランキングプレートに各ビーム用のブランキング制御回路を搭載する。

ここで、マルチビームの各ブランカーは、対向する２つの電極によって構成され、一方の制御用電極にブランキング制御用の電圧が印加され、他方の対向電極はグランド接続されている。ブランキング制御は、グランド接続された対向電極に対して、制御用電極に正電位が印加されることによりビームを制御用電極側に偏向してブランキングアパーチャ部材の制限開口を通過させないようにすることでビームＯＦＦ状態を形成する。例えば、ｎ×ｎ個のビームによってマルチビームが構成される場合、ｎ×ｎ個の電極の組とその制御回路がブランキング装置にアレイ配置されることになる。例えば、５１２×５１２個の電極の組とその制御回路がアレイ配置されたブランキング装置において、電極の組とその制御回路による構成の不良率が０．０４％程度存在するとの報告がなされている。不良の１つとして、何らかの異常により制御用電極の電位がグランド電位に固定されてしまう場合がある。かかる場合、対向電極の電位はグランド電位なので両電極間に電界が生じないためビームが偏向されずビームＯＦＦ制御ができず、ビームＯＮに固定されたまま制御不能に制限開口を通過してしまう。かかる不要なビームが試料上に照射されることで描画不良が生じてしまうといった問題があった。かかる電極の組とその制御回路による構成の不良は、製造段階で生じる場合の他、描画装置への搭載後の使用中の故障によって生じる可能性も高い。従来、実際に描画装置に搭載して、マルチビームの各ビームを照射してみないとビームの制御状態を確認することが困難であった。製造段階で不良が生じた場合には製造後の検査で検出可能であるが、描画処理に使用中の段階でビームＯＮに固定される不良が生じた場合には、それ以降かかるブランキング装置は使用できなくなってしまう。

従来、かかる不良によってビームＯＮに固定された不良ビームを含むビーム群が試料に照射される前にかかるビーム群の直下に可動式の遮蔽部材を移動させて強制的に遮蔽してしまうといった手法も検討されている（例えば、特許文献１参照）。

特開２０１３−１２８０３１号公報

しかしながら、従来、ブランキング装置内でかかる問題を解決する有効な手法は確立されていなかった。

そこで、本発明は、マルチビームのうちブランキング制御不能なビームＯＮ固定の不良ビームを形成しないように制御可能なブランキング装置、遮蔽方法、及びかかるブランキング装置を用いた描画装置を提供する。

本発明の一態様のマルチ荷電粒子ビームのブランキング装置は、
第１の電極と、
第１の電極に、マルチ荷電粒子ビームのうちの対応ビームをビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する第１の電位印加部と、
第１の電極と組みとなって対応ビームのブランキング偏向を行う、グランド接続された第２の電極と、
をそれぞれ有し、アレイ配置され、マルチ荷電粒子ビームの対応ビームのブランキング制御を行う複数の個別ブランキング機構と、
複数の個別ブランキング機構の第２の電極の電位をグランド電位から変更する少なくとも１つの電位変更部と、
を備え、
電位変更部は、複数の個別ブランキング機構の少なくとも１つの第１の電極の電位がグランド電位に固定された場合に、グランド電位に固定された第１の電極に対応する第２の電極の電位をグランド電位から変更することを特徴とする。

本発明の一態様のマルチ荷電粒子ビーム描画装置は、
試料を載置する、連続移動可能なステージと、
荷電粒子ビームを放出する放出部と、
複数の開口部が形成され、複数の開口部全体が含まれる領域に荷電粒子ビームの照射を受け、複数の開口部を荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成するアパーチャ部材と、
アパーチャ部材の複数の開口部を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う、上述したマルチ荷電粒子ビームのブランキング装置と、
ブランキング装置によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽するブランキングアパーチャ部材と、
を備えたことを特徴とする。

本発明の一態様のマルチ荷電粒子ビームの不良ビーム遮蔽方法は、
第１の電極に、マルチ荷電粒子ビームのうちの対応ビームをビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する工程と、
第１の電極の電位がグランド電位に固定された場合に、第１の電極と組みとなって対応ビームのブランキング偏向を行うグランド接続された第２の電極の電位をグランド電位から変更する工程と、
第２の電極によって偏向された対応ビームをブランキングアパーチャ部材で遮蔽する工程と、
を備えたことを特徴とする。

本発明の一態様によれば、ブランキング制御不能なビームＯＮ固定の不良ビームを無くすことができる。よって、ブランキング装置を交換せずに高精度な描画を行うことができる。

実施の形態１における描画装置の構成を示す概念図である。 実施の形態１におけるアパーチャ部材の構成を示す概念図である。 実施の形態１におけるブランキングプレートの構成を示す断面図である。 実施の形態１におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面概念図である。 実施の形態１における描画動作の一例を説明するための概念図である。 実施の形態１の比較例となる個別ブランキング機構の一例を示す図である。 実施の形態１における個別ブランキング機構の一例を示す図である。 実施の形態１における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。 実施の形態１におけるグループ化の仕方の一例を示す図である。 実施の形態１におけるグループ化の仕方の他の一例を示す図である。 実施の形態１におけるグループ化の仕方の他の一例を示す図である。 実施の形態１における多重露光の一例を説明するための図である。 実施の形態１における多重露光の他の一例を説明するための図である。 実施の形態１における多重露光の他の一例を説明するための図である。 実施の形態１における多重露光の他の一例を説明するための図である。 実施の形態２における個別ブランキング機構の一例を示す図である。 実施の形態２における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。 実施の形態２における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の使用状態の一例を示す図である。 実施の形態３における個別ブランキング機構の一例を示す図である。 実施の形態４における個別ブランキング機構の一例を示す図である。 実施の形態４における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。 実施の形態５における個別ブランキング機構の一例を示す図である。 実施の形態５における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。 実施の形態６における個別ブランキング機構の一例を示す図である。 実施の形態６における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。 実施の形態７における個別ブランキング機構の一例を示す図である。 実施の形態７における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。 実施の形態８における個別ブランキング機構の一例を示す図である。

以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。

実施の形態１．
図１は、実施の形態１における描画装置の構成を示す概念図である。図１において、描画装置１００は、描画部１５０と制御部１６０を備えている。描画装置１００は、マルチ荷電粒子ビーム描画装置の一例である。描画部１５０は、電子鏡筒１０２と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、アパーチャ部材２０３、ブランキングプレート２０４、縮小レンズ２０５、制限アパーチャ部材２０６、対物レンズ２０７、及び偏向器２０８が配置されている。描画室１０３内には、ＸＹステージ１０５が配置される。ＸＹステージ１０５上には、ファラディーカップ１０６が配置される。また、ＸＹステージ１０５上には、描画時には描画対象基板となるマスクブランクス等の試料１０１が配置される。試料１０１には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板（シリコンウェハ）等が含まれる。ＸＹステージ１０５上には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置される。

制御部１６０は、制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び磁気ディスク装置等の記憶装置１４０，１４２を有している。制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び記憶装置１４０，１４２は、図示しないバスを介して互いに接続されている。記憶装置１４０（記憶部）には、描画データが外部から入力され、格納されている。

制御計算機１１０内には、測定部５０、判定部５２、キャンセル回路制御部５４、調整部５５、データ処理部５６、及び、描画制御部５８が配置されている。測定部５０、判定部５２、キャンセル回路制御部５４、調整部５５、データ処理部５６、及び、描画制御部５８といった各機能は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。測定部５０、判定部５２、キャンセル回路制御部５４、調整部５５、データ処理部５６、及び、描画制御部５８に入出力される情報および演算中の情報はメモリ１１２にその都度格納される。

ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。描画装置１００にとって、通常、必要なその他の構成を備えていても構わない。

図２は、実施の形態１におけるアパーチャ部材の構成を示す概念図である。図２（ａ）において、アパーチャ部材２０３には、縦（ｙ方向）ｍ列×横（ｘ方向）ｎ列（ｍ，ｎ≧２）の穴（開口部）２２が所定の配列ピッチでマトリクス状に形成されている。図２（ａ）では、例えば、５１２×８列の穴２２が形成される。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。ここでは、ｙ方向の各列について、ｘ方向にＡからＨまでの８つの穴２２がそれぞれ形成される例が示されている。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、縦横（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、縦横（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２（ａ）のように、縦横が格子状に配置される場合に限るものではない。図２（ｂ）に示すように、例えば、縦方向（ｙ方向）１段目の列と、２段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）２段目の列と、３段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。

図３は、実施の形態１におけるブランキングプレートの構成を示す断面図である。
図４は、実施の形態１におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面概念図である。なお、図３と図４において、制御電極２４と対向電極２６と制御回路４１，４３の位置関係は一致させて記載していない。ブランキングプレート２０４は、図３に示すように、支持台３３上にシリコン等からなる半導体基板３１が配置される。基板３１の中央部は、例えば裏面側から薄く削られ、薄い膜厚ｈのメンブレン領域３０（第１の領域）に加工されている。メンブレン領域３０を取り囲む周囲は、厚い膜厚Ｈの外周領域３２（第２の領域）となる。メンブレン領域３０の上面と外周領域３２の上面とは、同じ高さ位置、或いは、実質的に高さ位置になるように形成される。基板３１は、外周領域３２の裏面で支持台３３上に保持される。支持台３３の中央部は開口しており、メンブレン領域３０の位置は、支持台３３の開口した領域に位置している。

メンブレン領域３０には、図２（ａ）と図２（ｂ）に示したアパーチャ部材２０３の各穴２２に対応する位置にマルチビームのそれぞれビームの通過用の通過孔２５（開口部）が開口される。そして、メンブレン領域３０上には、図３及び図４に示すように、各通過孔２５の近傍位置に該当する通過孔２５を挟んでブランキング偏向用の制御電極２４（２４ａ、２４ｂ、２４ｃ）と対向電極２６（２６ａ、２６ｂ、２６ｃ）の組（ブランカー：ブランキング偏向器）がそれぞれ配置される。また、メンブレン領域３０上の各通過孔２５の近傍には、各通過孔２５用の制御電極２４に偏向電圧を印加する制御回路４１（ロジック回路）が配置される。各ビーム用の対向電極２６は、プルダウン抵抗６０を介してグランド接続される。また、各ビーム用の対向電極２６は、制御回路４３（ロジック回路：キャンセル回路）に接続される。
また、ブランキングプレート上の各ビーム用の対向電極２６は、複数の対向電極２６毎にグループ化し、グループ毎に１つの制御回路４３に接続されると好適である。但し、これに限るものではない。対向電極２６毎に１つの制御回路４３に接続されるように構成してもよい。

また、図４に示すように、各制御回路４１は、制御信号用の例えば１０ビットのパラレル配線が接続される。各制御回路４１は、制御用の例えば１０ビットのパラレル配線の他、クロック信号線および電源用の配線が接続される。クロック信号線および電源用の配線はパラレル配線の一部の配線を流用しても構わない。マルチビームを構成するそれぞれのビーム毎に、制御電極２４と対向電極２６と制御回路４１とによる個別ブランキング機構４７が構成される。また、図３の例では、制御電極２４と対向電極２６と制御回路４１とが基板３１の膜厚が薄いメンブレン領域３０に配置され、制御回路４３（キャンセル回路）が基板３１の膜厚が厚い外周領域３２に配置される。但し、これに限るものではない。制御回路４３も基板３１の膜厚が薄いメンブレン領域３０に配置されても構わない。

各通過孔２５を通過する電子ビーム２０は、それぞれ独立にかかる対となる２つの電極２４，２６に印加される電圧によって偏向される。かかる偏向によってブランキング制御される。言い換えれば、制御電極２４と対向電極２６の組は、アパーチャ部材２０３の複数の穴２２（開口部）を通過したマルチビームのうちの対応ビームをそれぞれブランキング偏向する。

図５は、実施の形態１における描画動作の一例を説明するための概念図である。図５に示すように、試料１０１の描画領域３０は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２に仮想分割される。かかる各ストライプ領域３２は、描画単位領域となる。まず、ＸＹステージ１０５を移動させて、第１番目のストライプ領域３２の左端、或いはさらに左側の位置に一回のマルチビーム２０の照射で照射可能な照射領域３４が位置するように調整し、描画が開始される。第１番目のストライプ領域３２を描画する際には、ＸＹステージ１０５を例えば−ｘ方向に移動させることにより、相対的にｘ方向へと描画を進めていく。ＸＹステージ１０５は所定の速度で例えば連続移動させる。第１番目のストライプ領域３２の描画終了後、ステージ位置を−ｙ方向に移動させて、第２番目のストライプ領域３２の右端、或いはさらに右側の位置に照射領域３４が相対的にｙ方向に位置するように調整し、今度は、ＸＹステージ１０５を例えばｘ方向に移動させることにより、−ｘ方向にむかって同様に描画を行う。第３番目のストライプ領域３２では、ｘ方向に向かって描画し、第４番目のストライプ領域３２では、−ｘ方向に向かって描画するといったように、交互に向きを変えながら描画することで描画時間を短縮できる。但し、かかる交互に向きを変えながら描画する場合に限らず、各ストライプ領域３２を描画する際、同じ方向に向かって描画を進めるようにしても構わない。１回のショットでは、アパーチャ部材２０３の各穴２２を通過することによって形成されたマルチビームによって、各穴２２と同数の複数のショットパターンが一度に形成される。

図６は、実施の形態１の比較例となる個別ブランキング機構の一例を示す図である。図６において、制御回路４１内には、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）インバータ回路が配置される。そして、ＣＭＯＳインバータ回路は正の電位（Ｖｄｄ：第１の電位）（例えば、３．３Ｖ）とグランド電位（第２の電位）に接続される。ＣＭＯＳインバータ回路の出力線（ＯＵＴ）は制御電極２４に接続される。一方、対向電極２６は、直接グランド電位に接続される。ＣＭＯＳインバータ回路の入力（ＩＮ）には、閾値電圧よりも低くなるＬ（ｌｏｗ）電位（例えばグランド電位）と、閾値電圧以上となるＨ（ｈｉｇｈ）電位とのいずれかが制御信号として印加される。比較例では、ＣＭＯＳインバータ回路の入力（ＩＮ）にＬ電位が印加される状態では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）は正電位（Ｖｄｄ）となり、対向電極２６の電位（グランド電位）との電位差による電界により対応ビーム２０を偏向し、制限アパーチャ部材２０６で遮蔽することでビームＯＦＦになるように制御する。一方、ＣＭＯＳインバータ回路の入力（ＩＮ）にＨ電位が印加される状態では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）はグランド電位となり、対向電極２６の電位（グランド電位）との電位差が無くなり対応ビーム２０を偏向しないので制限アパーチャ部材２０６を通過することでビームＯＮになるように制御する。このように、制御回路４１（第１の電位印加部）は、制御電極２４（第１の電極）に、マルチビームのうちの対応ビームをビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位（Ｖｄｄ，グランド電位）を選択的に印加する。

ここで、ＣＭＯＳインバータ回路の故障等により出力（ＯＵＴ）がグランド電位に固定され、制御不能になった場合、制御電極２４の電位が常時グランド電位に固定される。そのため、かかる個別ブランキング機構を通過するビームは、常時ビームＯＮ（ビームＯＮ固定）となってしまう。その結果、不要なビーム（不良ビーム）が試料１０１に照射されて描画不良となる。そこで、実施の形態１では、制御電極２４の電位が常時グランド電位に固定された場合には、対向電極２６の電位を制御電極２４の電位とは異なる電位に制御して、対応ビーム２０を偏向し、制限アパーチャ部材２０６で遮蔽することでビームＯＦＦになるように制御する。

図７は、実施の形態１における個別ブランキング機構の一例を示す図である。図７において、個別ブランキング機構４７の制御電極２４側の構成は、図６の比較例と同様である。なお、図７では、制御回路４１内に、ＣＭＯＳインバータ回路しか示していないが、データ転送およびＣＭＯＳインバータ回路への信号入力用の図示しない回路等が配置されることは言うまでもない。例えば、データ転送用として、シフトレジスタ、及びレジスタが配置される。例えば、１０ビットデータ用のシフトレジスタ、及びレジスタが配置される。また、かかるレジスタに格納された信号によりＣＭＯＳインバータ回路への入力信号を切り替えるカウンタ回路が配置される。一方、対向電極２６は、プルダウン抵抗６０を介してグランド接続される。また、対向電極２６は、制御回路４３に接続される。制御回路４３内には、スイッチ６２（キャンセルスイッチ）が配置され、スイッチ６２の両端子の一方は対向電極２６に接続され、他方に正電位（Ｖｄｄ）が印加される。正電位（Ｖｄｄ）の電源は、制御回路４１のＣＭＯＳインバータ回路に印加する電位の電源を流用すればよい。但し、これに限るものではなく、別の正電位の電源を用意してもよい。なお、プルダウン抵抗６０の抵抗値は十分高い値に設定する。例えば、数十ｋΩ以上、好ましくは１００ｋΩ以上にすると好適である。これにより、スイッチ６２をオン（閉）にした際にプルダウン抵抗６０で消費される電力を小さく、或いは実質的に無視することができる。

かかる構成において、制御電極２４の電位を制御回路４１により正電位（Ｖｄｄ）とグランド電位との一方に選択的に切り替え可能に制御できる通常の状態（制御電極２４に接続される配線および制御回路４１に故障がない状態）では、スイッチ６２をオフ（開）にしておく。これにより、対向電極２６の電位はプルダウン抵抗６０があっても電流が流れないためにグランド電位になるので、通常の個別ブランキング制御ができる。一方、制御電極２４の電位が常時グランド電位に固定された場合には、スイッチ６２をオン（閉）にする。これにより、対向電極２６の電位は実質的に正電位（Ｖｄｄ）になるので、対応ビームを、通常のブランキング偏向とは逆方向となる対向電極２６側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。言い換えれば、制御回路４３（電位変更部）は、制御電極２４（第１の電極）の電位がグランド電位に固定された場合に、グランド接続された対向電極２６（第２の電極）の電位をグランド電位から変更する。なお、スイッチ６２に印加される電位は、制御回路４１のＣＭＯＳインバータ回路の出力用の正電位と同じ電位に限るものではない。制御電極２４の電位がグランド電位である場合に、ビームをビームＯＦＦにするように偏向可能な正電位であればよい。

図７には、マルチビームのうちの１つのビーム用の個別ブランキング機構について示しているが、残りのビーム用の個別ブランキング機構についても同様に構成されている。言い換えれば、実施の形態１のブランキングプレート２０４（ブランキング装置）は、複数の制御電極２４（第１の電極）と、複数の制御回路４１（第１の電位印加部）と、複数の対向電極２６（第２の電極）と、複数の制御回路４３（電位変更部）とを備えている。また、ブランキングプレート２０４は、さらに、複数のプルダウン抵抗６０を備えている。そして、複数の制御回路４１は、複数の制御電極２４のうちのそれぞれ対応する制御電極２４に、マルチビーム２０（マルチ荷電粒子ビーム）のうちの対応ビーム２０をビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する。また、複数の対向電極２６は、複数の制御電極２４の１つとそれぞれ組みとなって対応ビーム２０のブランキング偏向を行うと共に、グランド接続されている。また、複数のプルダウン抵抗６０は、それぞれ複数の対向電極２６の対応する対向電極２６とグランドとの間に配置される。複数の制御回路４３は、複数の制御電極２４のうちそれぞれ対応する制御電極２４の電位がグランド電位に固定された場合に、グランド接続された複数の対向電極２６のうちそれぞれ対応する対向電極２６の電位をグランド電位から変更する。また、図７の例では、複数の制御回路４３は、それぞれ対応する対向電極２６に一方が接続される。

ここで、制御回路４３（キャンセル回路）は、個別ブランキング機構毎に配置しても良いが、これに限るものではない。図４に示したように、ブランキングプレート２０４上の複数の対向電極２６を複数の組にグループ化して、組（グループ）毎に１つの制御回路４３を配置しても良い。

図８は、実施の形態１における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。図８の例では、２つの個別ブランキング機構４７ａ，４７ｂに１つの制御回路４３（キャンセル回路）が配置された場合を一例として示している。個別ブランキング機構４７ａでは、制御電極２４ａに制御回路４１ａが接続される。そして、対向電極２６ａは、プルダウン抵抗６０ａを介して接地される。同様に、個別ブランキング機構４７ｂでは、制御電極２４ｂに制御回路４１ｂが接続される。そして、対向電極２６ｂは、プルダウン抵抗６０ｂを介して接地される。また、対向電極２６ａには、制御回路４３が接続される。同様に、対向電極２６ｂには、制御回路４３が接続される。制御回路４３内にはスイッチ６２が配置され、スイッチ６２には正電位（Ｖｄｄ）が印加されていることは上述した通りである。スイッチ６２をオン（閉）にすることで、対向電極２６ａ，２６ｂの電位を同時に正電位（Ｖｄｄ）にできる。よって、制御電極２４ａ，２４ｂの両方が共に、常時グランド電位に固定された場合に、一緒にビームＯＮ状態をビームＯＦＦ状態に変更できる。なお、制御電極２４ａ，２４ｂの一方（例えば制御電極２４ａ）が常時グランド電位に固定された場合、他方（例えば制御電極２４ｂ）で通常のブランキング制御はせずに、他方もビームＯＦＦにする。よって、かかる場合、他方（例えば制御電極２４ｂ）への制御回路４１の出力はあえてグランド電位になるように制御する。

図９は、実施の形態１におけるグループ化の仕方の一例を示す図である。図９（ａ）の例では、マルチビーム２０をブランキング制御する、ブランキングプレート２０４上の例えば、９×９の個別ブランキング機構４７のうち、上から３段目かつ左から５列目の個別ブランキング機構２１が常時ビームＯＮとなる不良ビームを形成する場合を示している。図９（ｂ）の例では、ｙ方向に同じ段でｘ方向に並ぶすべての個別ブランキング機構４７で１つの組（グループ）を構成する。そして、グループ毎に１つの制御回路４３（キャンセル回路）を配置する。図９（ｂ）の例では、上から１段目の個別ブランキング機構４７群に対して制御回路４３ａが配置される。上から２段目の個別ブランキング機構４７群に対して制御回路４３ｂが配置される。上から３段目の個別ブランキング機構４７群に対して制御回路４３ｃが配置される。上から４段目の個別ブランキング機構４７群に対して制御回路４３ｄが配置される。上から５段目の個別ブランキング機構４７群に対して制御回路４３ｅが配置される。同様に、各段の個別ブランキング機構４７群に対して順に、制御回路４３ｆ〜４３ｉが配置される。図９（ｂ）に示すように横（ｘ方向）１列を１つのグループとして構成する。そして、グループ内の個別ブランキング機構４７群のいずれか１つでも常時ビームＯＮとなる不良ビームを形成する場合、同じ列の個別ブランキング機構４７群は描画処理に使用しないように制御する。図９（ｂ）の例では、上から３段目のグループについて制御回路４３（キャンセル回路）内のスイッチ６２をオン（閉）にする。そして、かかるグループ内の実際に常時ビームＯＮとなる不良ビームを形成する個別ブランキング機構２１以外の個別ブランキング機構４７については、制御回路４１からグランド電位を制御電極２４に印加するように制御する。その他のグループについて制御回路４３（キャンセル回路）内のスイッチ６２をオフ（開）にする。

図１０は、実施の形態１におけるグループ化の仕方の他の一例を示す図である。図１０の例では、ｘ方向に同じ列でｙ方向に並ぶすべての個別ブランキング機構４７で１つの組（グループ）を構成する。そして、グループ毎に１つの制御回路４３（キャンセル回路）を配置する。図１０の例では、左から１列目の個別ブランキング機構４７群に対して制御回路４３Ａが配置される。左から２列目の個別ブランキング機構４７群に対して制御回路４３Ｂが配置される。左から３列目の個別ブランキング機構４７群に対して制御回路４３Ｃが配置される。左から４列目の個別ブランキング機構４７群に対して制御回路４３Ｄが配置される。左から５段目の個別ブランキング機構４７群に対して制御回路４３Ｅが配置される。同様に、各列の個別ブランキング機構４７群に対して順に、制御回路４３Ｆ〜４３Ｉが配置される。図１０に示すように縦（ｙ方向）１列を１つのグループとして構成する。そして、グループ内の個別ブランキング機構４７群のいずれか１つでも常時ビームＯＮとなる不良ビームを形成する場合、同じ列の個別ブランキング機構４７群は描画処理に使用しないように制御する。

図１０の例では、左から５列目のグループについて制御回路４３（キャンセル回路）内のスイッチ６２をオン（閉）にする。そして、かかるグループ内の実際に常時ビームＯＮとなる不良ビームを形成する個別ブランキング機構２１以外の個別ブランキング機構４７については、制御回路４１からグランド電位を制御電極２４に印加するように制御する。その他のグループについて制御回路４３（キャンセル回路）内のスイッチ６２をオフ（開）にする。

図１１は、実施の形態１におけるグループ化の仕方の他の一例を示す図である。図１１では、ｎ×ｎの個別ブランキング機構４７のうち、ｍ×ｍの個別ブランキング機構４７群毎に１つの組（グループ）を構成する。図１１の例では、例えば、９×９の個別ブランキング機構４７のうち、３×３の個別ブランキング機構４７群毎に１つの組（グループ）を構成する。そして、グループ毎に１つの制御回路４３（キャンセル回路）を配置する。図１１の例では、左上からｘ方向および−ｙ方向に最初の３×３の個別ブランキング機構４７群に対して制御回路４３ｊが配置される。左上からｘ方向に１番目かつ−ｙ方向に２番目の３×３の個別ブランキング機構４７群に対して制御回路４３ｋが配置される。左上からｘ方向に１番目かつ−ｙ方向に３番目の３×３の個別ブランキング機構４７群に対して制御回路４３ｌが配置される。左上からｘ方向に２番目かつ−ｙ方向に１番目の３×３の個別ブランキング機構４７群に対して制御回路４３ｍが配置される。左上からｘ方向に２番目かつ−ｙ方向に２番目の３×３の個別ブランキング機構４７群に対して制御回路４３ｎが配置される。左上からｘ方向に２番目かつ−ｙ方向に３番目の３×３の個別ブランキング機構４７群に対して制御回路４３ｐが配置される。左上からｘ方向に３番目かつ−ｙ方向に１番目の３×３の個別ブランキング機構４７群に対して制御回路４３ｑが配置される。左上からｘ方向に３番目かつ−ｙ方向に２番目の３×３の個別ブランキング機構４７群に対して制御回路４３ｒが配置される。左上からｘ方向に３番目かつ−ｙ方向に３番目の３×３の個別ブランキング機構４７群に対して制御回路４３ｓが配置される。

図１１に示すように縦（ｙ方向）横（ｘ方向）に１塊の個別ブランキング機構４７群を１つのグループとして構成する。なお、縦（ｙ方向）横（ｘ方向）に同数の個別ブランキング機構４７アレイで無くてもよい。そして、グループ内の個別ブランキング機構４７群のいずれか１つでも常時ビームＯＮとなる不良ビームを形成する場合、同じグループの個別ブランキング機構４７群は描画処理に使用しないように制御する。図１１の例では、左上からｘ方向に２番目かつ−ｙ方向に１番目の３×３の個別ブランキング機構４７群について制御回路４３（キャンセル回路）内のスイッチ６２をオン（閉）にする。そして、かかるグループ内の実際に常時ビームＯＮとなる不良ビームを形成する個別ブランキング機構２１以外の個別ブランキング機構４７については、制御回路４１からグランド電位を制御電極２４に印加するように制御する。その他のグループについて制御回路４３（キャンセル回路）内のスイッチ６２をオフ（開）にする。

上述したブランキングプレート２０４が搭載された描画装置１００の動作について、次に説明する。

まず、検査工程として、ブランキングプレート２０４に常時ビームＯＮとなる不良ビームを形成する個別ブランキング機構２１が存在するかどうかを検査する。例えば、検査対象となる個別ブランキング機構４７でブランキング制御されるビームが照射される位置にファラディーカップ１０６が位置するようにＸＹステージ１０５を移動させる。かかる状態ですべてのビームをビームＯＦＦになるようにブランキング制御しながらマルチビームを照射する。そして、測定部５０は、ファラディーカップ１０６が検出した電流量を測定する。

次に、判定工程として、判定部５２は、検査対象となる個別ブランキング機構４７が不良ビームを形成する不良個別ブランキング機構かどうかを判定する。ビームＯＦＦに制御したにも関わらず電流を検出すれば、かかるビームを制御する個別ブランキング機構４７は、不良であると判定できる。

かかる工程をすべてのビームに対して実施すれば、どの個別ブランキング機構４７が不良個別ブランキング機構なのかが判定できる。

なお、ファラディーカップ１０６が１つのビームだけを検出できず、複数のビーム照射位置に跨ってしまう場合には、検査対象となる個別ブランキング機構４７以外の個別ブランキング機構４７を通過したビームをファラディーカップ１０６が検出してしまう可能性もあり得る。かかる場合には、検査対象となる個別ブランキング機構４７が所属するグループのスイッチ６２をオフ（開）とし、検査対象を含むグループ内の各制御回路４１はすべてのビームをビームＯＦＦになるようにブランキング制御する。一方、ファラディーカップ１０６が検出してしまう可能性がある周辺ビームを形成するグループが異なる個別ブランキング機構４７が所属するグループについては、それぞれスイッチ６２をオン（開）にし、制御回路４１はグランド電位を制御電極２４に印加するように制御する。かかる状態で、マルチビームを照射する。そして、測定部５０は、ファラディーカップ１０６が検出した電流量を測定する。

次に、判定工程として、判定部５２は、検査対象となるグループに不良個別ブランキング機構２１が含まれるかどうかを判定する。ビームＯＦＦに制御したにも関わらず電流を検出すれば、かかるグループ内に不良個別ブランキング機構２１が含まれると判定できる。

一方、電流が検出されなければ、当初検出した電流は、検査対象となる個別ブランキング機構４７が所属するグループとは異なるグループの個別ブランキング機構４７によって形成されたビームに起因することがわかる。かかる場合には、グループ毎に順に検査してもよい。検査工程として、対象グループについては、スイッチ６２をＯＦＦにした状態で、すべてのビームをビームＯＦＦになるように制御しながらマルチビームを照射する。一方、対象グループ以外のグループについては、スイッチ６２をＯＮにし、制御回路４１はグランド電位を制御電極２４に印加するように制御する。そして、測定部５０は、ファラディーカップ１０６が検出した電流量を測定する。

次に、判定工程として、判定部５２は、検査対象となるグループに不良個別ブランキング機構２１が含まれるかどうかを判定する。ビームＯＦＦに制御したにも関わらず電流を検出すれば、かかるグループ内に不良個別ブランキング機構２１が含まれると判定できる。不良個別ブランキング機構２１を含むグループが特定できれば、さらに不良個別ブランキング機構２１を特定する必要はない。当該グループ自体を描画処理に用いらないようにすればよい。

そして、キャンセル回路制御部５４は、不良個別ブランキング機構２１を含むグループの制御回路４３について、ビームＯＮ固定を解消するように制御する。実施の形態１では、対象となる制御回路４３のスイッチ６２をオン（開）にする。そして、調整部５５は、当該グループ内の各個別ブランキング機構４７の制御回路４１についてグランド電位を制御電極２４に印加するように制御信号を調整する。
判定にはファラディーカップ１０６の代わりにシンチレータ（図示せず）を用いてビームの状態を確認してもよい。

そして、描画処理を開始する。具体的には、データ処理部５６が、記憶装置１４０から描画データを読み出し、試料１０１の描画領域、或いは描画されるチップ領域がメッシュ状に仮想分割された複数のメッシュ領域のメッシュ領域毎にその内部に配置されるパターンの面積密度を算出する。例えば、まず、試料１０１の描画領域、或いは描画されるチップ領域を所定の幅で短冊上のストライプ領域に分割する。そして、各ストライプ領域を上述した複数のメッシュ領域に仮想分割する。メッシュ領域のサイズは、例えば、ビームサイズ、或いは、それ以下のサイズであると好適である。例えば、１０ｎｍ程度のサイズにすると好適である。データ処理部５６は、例えば、ストライプ領域毎に記憶装置１４０から対応する描画データを読み出し、描画データ内に定義された複数の図形パターンをメッシュ領域に割り当てる。そして、メッシュ領域毎に配置される図形パターンの面積密度を算出すればよい。

また、データ処理部５６は、所定のサイズのメッシュ領域毎に、１ショットあたりの電子ビームの照射時間Ｔ（ショット時間、或いは露光時間ともいう。以下、同じ）を算出する。多重描画を行う場合には、各階層における１ショットあたりの電子ビームの照射時間Ｔを算出すればよい。基準となる照射時間Ｔは、算出されたパターンの面積密度に比例して求めると好適である。また、最終的に算出される照射時間Ｔは、図示しない近接効果、かぶり効果、ローディング効果等の寸法変動を引き起こす現象に対する寸法変動分を照射量によって補正した補正後の照射量に相当する時間にすると好適である。照射時間Ｔを定義する複数のメッシュ領域とパターンの面積密度を定義した複数のメッシュ領域とは同一サイズであってもよいし、異なるサイズで構成されても構わない。異なるサイズで構成されている場合には、線形補間等によって面積密度を補間した後、各照射時間Ｔを求めればよい。メッシュ領域毎の照射時間Ｔは、照射時間マップに定義され、照射時間マップが例えば記憶装置１４２に格納される。

また、データ処理部５６は、対応するビームの照射時間のデータを１０ビットのデータに変換し、照射時間配列データを作成する。作成された照射時間配列データは、偏向制御回路１３０に出力する。

偏向制御回路１３０は、ショット毎に、各制御回路４１に照射時間配列データを出力する。

そして、描画工程として、描画制御部５８の制御のもとで、描画部１５０は、各ビームのショット毎に、該当する照射時間の描画を実施する。具体的には以下のように動作する。

電子銃２０１（放出部）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直にアパーチャ部材２０３全体を照明する。アパーチャ部材２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかるアパーチャ部材２０３の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングプレート２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。

ブランキングプレート２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ部材２０６に形成された中心の穴に向かって進む。ここで、ブランキングプレート２０４のブランカーによって偏向された電子ビーム２０は、制限アパーチャ部材２０６（ブランキングアパーチャ部材）の中心の穴から位置がはずれ、制限アパーチャ部材２０６によって遮蔽される。一方、ブランキングプレート２０４のブランカーによって偏向されなかった電子ビーム２０は、図１に示すように制限アパーチャ部材２０６の中心の穴を通過する。かかる個別ブランキング機構のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ部材２０６は、個別ブランキング機構によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ部材２０６を通過したビームにより、１回分のショットのビームが形成される。制限アパーチャ部材２０６を通過したマルチビーム２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、偏向器２０８によって、制限アパーチャ部材２０６を通過した各ビーム（マルチビーム２０全体）が同方向にまとめて偏向され、各ビームの試料１０１上のそれぞれの照射位置に照射される。また、例えばＸＹステージ１０５が連続移動している時、ビームの照射位置がＸＹステージ１０５の移動に追従するように偏向器２０８によって制御される。ＸＹステージ１０５の位置は、ステージ位置検出器１３９からレーザをＸＹステージ１０５上のミラー２１０に向けて照射し、その反射光を用いて測定される。一度に照射されるマルチビーム２０は、理想的にはアパーチャ部材２０３の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。描画装置１００は、ショットビームを連続して順に照射していくラスタースキャン方式で描画動作を行い、所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームＯＮに制御される。

なお、実施の形態１では、不良個別ブランキング機構２１を含むグループを描画処理から外しているので、かかるグループの個別ブランキング機構４７を通過するビームで描画されるはずであった照射位置は描画されていないことになる。そこで、実施の形態１では、かかる照射位置を描画するように追加露光を実施する。

図１２は、実施の形態１における多重露光の一例を説明するための図である。図１２（ａ）では、ｙ方向に同じ段でｘ方向に並ぶすべての個別ブランキング機構４７で１つの組（グループ）を構成する場合の露光ステップの一例を示している。図１２（ａ）では、ブランキングプレート２０４において上から順にグループａ〜ｉに構成されている。また、上から３段目のグループｃに不良個別ブランキング機構２１が含まれている場合を示している。また、ここでは、多重度Ｎ＝２の場合を一例として示している。

多重露光の１回目のマルチビーム照射では、図１２（ａ）に示す、上から３段目のグループｃによるビーム群が照射されないので、試料上のかかるビーム群の照射位置は露光されていない。そこで、多重露光の２回目のマルチビーム照射では、ＸＹステージ１０５の位置を移動させることにより、図１２（ｂ）に示すようにｙ方向に相対的にブランキングプレート２０４の位置をずらして露光する。その際、１回目のマルチビーム照射でビーム群が照射されなかったグループｃによるビーム群の照射位置は不良ビームではないグループによって露光されるように位置を調整する。図１２（ｂ）の例では、グループｆによって１回目のマルチビーム照射で照射されなかった位置が露光される。一方、図１２（ｂ）に示すグループｃによるビーム群の照射位置は２回目のマルチビーム照射で照射されない。よって、２回目のマルチビーム照射が終了した時点で、図１２（ｂ）に示すグループｃによるビーム群の照射位置とグループｆによるビーム群の照射位置は、共に１回ずつしか照射されていないことになる。他のグループによるビーム群の照射位置は、２回ずつの多重露光（描画）が済んでいる。そこで、実施の形態１では、多重露光の３回目のマルチビーム照射を追加露光として実施する。３回目のマルチビーム照射では、ＸＹステージ１０５の位置を移動させることにより、図１２（ｃ）に示すようにｙ方向に相対的にブランキングプレート２０４の位置をずらして露光する。その際、１回目と２回目のマルチビーム照射でビーム群が照射されなかったグループｃによるビーム群の照射位置は不良ビームではないグループによって露光されるように位置を調整する。図１２（ｃ）の例では、グループｉによって１回目のマルチビーム照射で照射されなかった位置が露光される。そして、グループｆによって２回目のマルチビーム照射で照射されなかった位置が露光される。その他のグループでは、ビームＯＦＦになるようにブランキング制御される。これにより、すべての位置で２回ずつマルチビーム照射を行うことができ、多重度Ｎ＝２の多重描画が完了できる。

なお、ここでは、追加露光によってビーム照射されなかった位置への露光をおこなったが、これに限るものではない。図１２（ｂ）に示す、グループｆによって１回目のマルチビーム照射で照射されなかった位置を露光する際に、照射量（ドーズ量）を２回分の照射量で照射することで調整してもよい。

図１３は、実施の形態１における多重露光の他の一例を説明するための図である。図１３（ａ）では、ｘ方向に同じ列でｙ方向に並ぶすべての個別ブランキング機構４７で１つの組（グループ）を構成する場合の露光ステップの一例を示している。図１３（ａ）では、ブランキングプレート２０４において左から順にグループＡ〜Ｉに構成されている。また、左から５列目のグループＥに不良個別ブランキング機構２１が含まれている場合を示している。また、ここでは、多重度Ｎ＝２の場合を一例として示している。

多重露光の１回目のマルチビーム照射では、図１３（ａ）に示す、左から５列目のグループＥによるビーム群が照射されないので、試料上のかかるビーム群の照射位置は露光されていない。そこで、図１３（ｂ）に示す多重露光の２回目のマルチビーム照射では、ＸＹステージ１０５の位置を移動させることにより、ｘ方向に相対的にブランキングプレート２０４の位置をずらして露光する。その際、１回目のマルチビーム照射でビーム群が照射されなかったグループＥによるビーム群の照射位置は不良ビームではないグループによって露光されるように位置を調整する。図１３（ｂ）の例では、グループＤによって１回目のマルチビーム照射で照射されなかった位置が露光される。一方、図１３（ｂ）に示すグループＥによるビーム群の照射位置は２回目のマルチビーム照射で照射されない。よって、２回目のマルチビーム照射が終了した時点で、図１３（ｂ）に示すグループＥによるビーム群の照射位置とグループＤによるビーム群の照射位置は、共に１回ずつしか照射されていないことになる。他のグループによるビーム群の照射位置は、２回ずつの多重露光（描画）が済んでいる。そこで、実施の形態１では、多重露光の３回目のマルチビーム照射を追加露光として実施する。図１３（ｃ）に示す３回目のマルチビーム照射では、ＸＹステージ１０５の位置を移動させることにより、ｘ方向に相対的にブランキングプレート２０４の位置をずらして露光する。その際、１回目と２回目のマルチビーム照射でビーム群が照射されなかったグループＥによるビーム群の照射位置は不良ビームではないグループによって露光されるように位置を調整する。図１３（ｃ）の例では、グループＣによって１回目のマルチビーム照射で照射されなかった位置が露光される。そして、グループＤによって２回目のマルチビーム照射で照射されなかった位置が露光される。その他のグループでは、ビームＯＦＦになるようにブランキング制御される。これにより、すべての位置で２回ずつマルチビーム照射を行うことができ、多重度Ｎ＝２の多重描画が完了できる。

なお、ここでは、追加露光によってビーム照射されなかった位置への露光をおこなったが、これに限るものではない。図１３（ｂ）に示す、グループＤによって１回目のマルチビーム照射で照射されなかった位置を露光する際に、照射量（ドーズ量）を２回分の照射量で照射することで調整してもよい。

図１４は、実施の形態１における多重露光の他の一例を説明するための図である。図１４（ａ）では、ｍ×ｍの個別ブランキング機構４７群毎に１つの組（グループ）を構成する。図１４（ａ）の例では、例えば、９×９の個別ブランキング機構４７のうち、３×３の個別ブランキング機構４７群毎に１つの組（グループ）を構成する場合の露光ステップの一例を示している。図１４（ａ）では、ブランキングプレート２０４において左から１列目の上から−ｙ方方向に向かって順にグループｊ，ｋ，ｌと続き、左から２列目の上から−ｙ方方向に向かって順にグループｍ，ｎ，ｐと続き、左から３列目の上から−ｙ方方向に向かって順にグループｑ，ｒ，ｓと続くように構成されている。また、左から２列目の最上段のグループｍに不良個別ブランキング機構２１が含まれている場合を示している。また、ここでは、多重度Ｎ＝２の場合を一例として示している。

多重露光の１回目のマルチビーム照射では、図１４（ａ）に示す、左から２列目の最上段のグループｍによるビーム群が照射されないので、試料上のかかるビーム群の照射位置は露光されていない。そこで、図１４（ｂ）に示す多重露光の２回目のマルチビーム照射では、ＸＹステージ１０５の位置を移動させることにより、ｙ方向に相対的にブランキングプレート２０４の位置をずらして露光する。その際、１回目のマルチビーム照射でビーム群が照射されなかったグループｍによるビーム群の照射位置は不良ビームではないグループによって露光されるように位置を調整する。図１４（ｂ）の例では、グループｎによって１回目のマルチビーム照射で照射されなかった位置が露光される。一方、図１４（ｂ）に示すグループｍによるビーム群の照射位置は２回目のマルチビーム照射で照射されない。よって、２回目のマルチビーム照射が終了した時点で、図１４（ｂ）に示すグループｎによるビーム群の照射位置とグループｍによるビーム群の照射位置は、共に１回ずつしか照射されていないことになる。他のグループによるビーム群の照射位置は、２回ずつの多重露光（描画）が済んでいる。そこで、実施の形態１では、多重露光の３回目のマルチビーム照射を追加露光として実施する。図１４（ｃ）に示す３回目のマルチビーム照射では、ＸＹステージ１０５の位置を移動させることにより、ｙ方向に相対的にブランキングプレート２０４の位置をずらして露光する。その際、１回目と２回目のマルチビーム照射でビーム群が照射されなかったグループｍによるビーム群の照射位置は不良ビームではないグループによって露光されるように位置を調整する。図１４（ｃ）の例では、グループｐによって１回目のマルチビーム照射で照射されなかった位置が露光される。そして、グループｎによって２回目のマルチビーム照射で照射されなかった位置が露光される。その他のグループでは、ビームＯＦＦになるようにブランキング制御される。これにより、すべての位置で２回ずつマルチビーム照射を行うことができ、多重度Ｎ＝２の多重描画が完了できる。

なお、ここでは、追加露光によってビーム照射されなかった位置への露光をおこなったが、これに限るものではない。図１４（ｂ）に示す、グループｎによって１回目のマルチビーム照射で照射されなかった位置を露光する際に、照射量（ドーズ量）を２回分の照射量で照射することで調整してもよい。

図１５は、実施の形態１における多重露光の他の一例を説明するための図である。図１５（ａ）では、ｍ×ｍの個別ブランキング機構４７群毎に１つの組（グループ）を構成する。図１５（ａ）の例では、例えば、９×９の個別ブランキング機構４７のうち、３×３の個別ブランキング機構４７群毎に１つの組（グループ）を構成する場合の露光ステップの一例を示している。図１５（ａ）では、図１４（ａ）と同様、グループｊ〜ｓに構成されている。また、右の最上段（左上からｘ方向に３列目）のグループｑに不良個別ブランキング機構２１が含まれている場合を示している。また、ここでは、多重度Ｎ＝２の場合を一例として示している。

多重露光の１回目のマルチビーム照射では、図１５（ａ）に示す、左から３列目の最上段のグループｑによるビーム群が照射されないので、試料上のかかるビーム群の照射位置は露光されていない。そこで、図１５（ｂ）に示す多重露光の２回目のマルチビーム照射では、ＸＹステージ１０５の位置を移動させることにより、ｘ方向に相対的にブランキングプレート２０４の位置をずらして露光する。その際、１回目のマルチビーム照射でビーム群が照射されなかったグループｑによるビーム群の照射位置は不良ビームではないグループによって露光されるように位置を調整する。図１５（ｂ）の例では、グループｍによって１回目のマルチビーム照射で照射されなかった位置が露光される。一方、図１５（ｂ）に示すグループｑによるビーム群の照射位置は２回目のマルチビーム照射で照射されない。よって、２回目のマルチビーム照射が終了した時点で、図１５（ｂ）に示すグループｍによるビーム群の照射位置とグループｑによるビーム群の照射位置は、共に１回ずつしか照射されていないことになる。他のグループによるビーム群の照射位置は、２回ずつの多重露光（描画）が済んでいる。そこで、実施の形態１では、多重露光の３回目のマルチビーム照射を追加露光として実施する。図１５（ｃ）に示す３回目のマルチビーム照射では、ＸＹステージ１０５の位置を移動させることにより、ｘ方向に相対的にブランキングプレート２０４の位置をずらして露光する。その際、１回目と２回目のマルチビーム照射でビーム群が照射されなかったグループｑによるビーム群の照射位置は不良ビームではないグループによって露光されるように位置を調整する。図１５（ｃ）の例では、グループｊによって１回目のマルチビーム照射で照射されなかった位置が露光される。そして、グループｍによって２回目のマルチビーム照射で照射されなかった位置が露光される。その他のグループでは、ビームＯＦＦになるようにブランキング制御される。これにより、すべての位置で２回ずつマルチビーム照射を行うことができ、多重度Ｎ＝２の多重描画が完了できる。

なお、ここでは、追加露光によってビーム照射されなかった位置への露光をおこなったが、これに限るものではない。図１５（ｂ）に示す、グループｍによって１回目のマルチビーム照射で照射されなかった位置を露光する際に、照射量（ドーズ量）を２回分の照射量で照射することで調整してもよい。

以上のように、実施の形態１では、常時ビームＯＮ固定になってしまう不良個別ブランキング機構２１が存在する場合でも、かかる不良個別ブランキング機構２１にキャンセル回路（制御回路４３）で対向電極２６に電圧を印加することによって常時ビームＯＮ固定の状態から常時ビームＯＦＦ固定に変換できる。

よって、実施の形態１によれば、ブランキング制御不能なビームＯＮ固定の不良ビームを無くすことができる。その結果、不良個別ブランキング機構２１を含むブランキングプレート２０４（ブランキング装置）を交換せずにそのまま使用することができる。さらに、かかる不良個別ブランキング機構２１を含むブランキングプレート２０４を使用する場合でも、高精度な描画を行うことができる。

実施の形態２．
実施の形態１では、対向電極２６に正電位を印加する場合を示したが、これに限るものではない。実施の形態２では、負電位を印加する構成について説明する。また、描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１と同様で構わない。

図１６は、実施の形態２における個別ブランキング機構の一例を示す図である。図１６において、個別ブランキング機構４７の制御電極２４側の構成は、図７，８と同様である。なお、図８の説明と同様、制御回路４１内に、ＣＭＯＳインバータ回路しか示していないが、データ転送およびＣＭＯＳインバータ回路への信号入力用の図示しない回路等が配置されることは言うまでもない。一方、対向電極２６は、プルダウン抵抗６０を介して接グランド接続される。また、対向電極２６は、制御回路４３に接続される。制御回路４３内には、スイッチ６２（キャンセルスイッチ）が配置され、スイッチ６２の両端子の一方は対向電極２６に接続され、他方は直流電源６４の負極に接続される。そして、直流電源６４の正極はグランド接続される。よって、スイッチ６２には、負電位（−｜Ｖｄｄ｜）（例えば、−３．３Ｖ）が印加される。なお、プルダウン抵抗６０の抵抗値は十分高い値に設定する。例えば、数十ｋΩ以上、好ましくは１００ｋΩ以上にすると好適である。これにより、スイッチ６２をオン（閉）にした際のプルダウン抵抗６０の消費電力を小さく、或いは実質的に無視することができる。

かかる構成において、制御電極２４の電位を制御回路４１により正電位（Ｖｄｄ）とグランド電位との一方に選択的に切り替え可能に制御できる通常の状態（制御電極２４に接続される配線および制御回路４１に故障がない状態）では、スイッチ６２をオフ（開）にしておく。これにより、対向電極２６の電位はプルダウン抵抗６０があっても電流が流れないためにグランド電位になるので、通常の個別ブランキング制御ができる。一方、制御電極２４の電位が常時グランド電位に固定された場合には、スイッチ６２をオン（閉）にする。これにより、対向電極２６の電位は実質的に負電位（−｜Ｖｄｄ｜）になるので、対応ビームを、通常のブランキング偏向と同方向となる制御電極２４側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。言い換えれば、制御回路４３（電位変更部）は、制御電極２４（第１の電極）の電位がグランド電位に固定された場合に、グランド接続された対向電極２６（第２の電極）の電位をグランド電位から負電位に変更する。なお、スイッチ６２に印加される電位は、制御回路４１のＣＭＯＳインバータ回路の出力用の正電位（Ｖｄｄ）と同じ電位と符号を反転させた電位に限るものではない。制御電極２４の電位がグランド電位である場合に、ビームをビームＯＦＦにするように偏向可能な負電位であればよい。
対向電極２６を負電位にする場合は、正常な制御電極２４の電位を調整する必要はない。つまり、ビームＯＮ、すなわち制御電極の電位がグランド電位になる場合であっても、対向電極が負電位であるため、ビームＯＦＦとなるためである。

図１６には、マルチビームのうちの１つのビーム用の個別ブランキング機構について示しているが、残りのビーム用の個別ブランキング機構についても同様に構成されている。言い換えれば、実施の形態２のブランキングプレート２０４（ブランキング装置）は、複数の制御電極２４（第１の電極）と、複数の制御回路４１（第１の電位印加部）と、複数の対向電極２６（第２の電極）と、複数の制御回路４３（電位変更部）とを備えている。また、ブランキングプレート２０４は、さらに、複数のプルダウン抵抗６０を備えている。そして、複数の制御回路４１は、複数の制御電極２４のうちのそれぞれ対応する制御電極２４に、マルチビーム２０（マルチ荷電粒子ビーム）のうちの対応ビーム２０をビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する。また、複数の対向電極２６は、複数の制御電極２４の１つとそれぞれ組みとなって対応ビーム２０のブランキング偏向を行うと共に、グランド接続されている。また、複数のプルダウン抵抗６０は、それぞれ複数の対向電極２６の対応する対向電極２６とグランドとの間に配置される。複数の制御回路４３は、複数の制御電極２４のうちそれぞれ対応する制御電極２４の電位がグランド電位に固定された場合に、グランド接続された複数の対向電極２６のうちそれぞれ対応する対向電極２６の電位をグランド電位から負電位に変更する。また、図１６の例では、複数の制御回路４３は、それぞれ対応する対向電極２６に一方が接続され、他方に負電位（−｜Ｖｄｄ｜）が印加される。

ここで、制御回路４３（キャンセル回路）は、個別ブランキング機構毎に配置しても良いが、これに限るものではない。図４に示したように、ブランキングプレート２０４上の複数の対向電極２６を複数の組にグループ化して、組（グループ）毎に１つの制御回路４３を配置しても良い。

図１７は、実施の形態２における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。図１７の例では、２つの個別ブランキング機構４７ａ，４７ｂに１つの制御回路４３（キャンセル回路）が配置された場合を一例として示している。個別ブランキング機構４７ａにおいて、対向電極２６ａには、プルダウン抵抗６０ａと制御回路４３が接続される。同様に、対向電極２６ｂには、プルダウン抵抗６０ｂと制御回路４３が接続される。制御回路４３内にはスイッチ６２が配置され、スイッチ６２には負電位（−｜Ｖｄｄ｜）が印加されていることは上述した通りである。スイッチ６２をオン（閉）にすることで、対向電極２６ａ，２６ｂの電位を同時に負電位（−｜Ｖｄｄ｜）にできる。よって、制御電極２４ａ，２４ｂの両方が共に、常時グランド電位に固定された場合に、一緒にビームＯＮ状態をビームＯＦＦ状態に変更できる。なお、制御電極２４ａ，２４ｂの一方（例えば制御電極２４ａ）が常時グランド電位に固定された場合でも、他方（例えば制御電極２４ｂ）の通常のブランキング制御に関わらず、他方もビームＯＦＦにできる。

図１８は、実施の形態２における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の使用状態の一例を示す図である。制御電極２４ａ，２４ｂの一方、或いは両方が何らかの異常により常時正電位（Ｖｄｄ）に固定された場合、実施の形態１の構成では、対向電極２６が同じ正電位（Ｖｄｄ）になってしまうので電位差が生じず、ビームＯＮの状態に変化させてしまうことなる。しかし、実施の形態２の構成では、対向電極２６が、制御電極２４とは符号が逆の負電位（−｜Ｖｄｄ｜）にできるので、常時ビームＯＦＦのまま維持できる。

以上のように、実施の形態２では、常時ビームＯＮ固定になってしまう不良個別ブランキング機構２１が存在する場合でも、かかる不良個別ブランキング機構２１にキャンセル回路（制御回路４３）で対向電極２６に電圧を印加することによって常時ビームＯＮ固定の状態から常時ビームＯＦＦ固定に変換できる。さらに、実施の形態２では、制御電極２４が常時正電位（Ｖｄｄ）に固定された場合でもビームＯＦＦにできる。

実施の形態３．
実施の形態１及び２では、制御電極２４の電位が浮遊状態になった場合に制御することが困難となる。そこで、実施の形態３では、簡易な方法で制御電極２４の電位が浮遊状態になった場合に対応する構成について説明する。また、描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１と同様で構わない。

図１９は、実施の形態３における個別ブランキング機構の一例を示す図である。図１９において、個別ブランキング機構４７の制御回路４１の構成は、図７，８と同様である。なお、図８の説明と同様、制御回路４１内に、ＣＭＯＳインバータ回路しか示していないが、データ転送およびＣＭＯＳインバータ回路への信号入力用の図示しない回路等が配置されることは言うまでもない。また、対向電極２６は、直接グランド接続される点で図７と同様である。制御回路４３は配置しない。ここで、制御電極２４は、制御回路４１とプルアップ抵抗６６の両端子の一方に接続され、プルアップ抵抗６６の両端子の他方には正電位（Ｖｄｄ）が印加される。正電位（Ｖｄｄ）の電源は、制御回路４１のＣＭＯＳインバータ回路に印加する電位の電源を流用すればよい。但し、これに限るものではなく、別の正電位の電源を用意してもよい。プルアップ抵抗６６の抵抗値は十分高い値に設定する。例えば、数十ｋΩ以上、好ましくは１００ｋΩ以上にすると好適である。これにより、制御回路４１の出力電位がグランド電位であってもプルアップ抵抗６６の消費電力を小さく、或いは実質的に無視することができる。

かかる構成において、制御電極２４の電位を制御回路４１により正電位（Ｖｄｄ）とグランド電位との一方に選択的に切り替え可能に制御できる通常の状態（制御電極２４に接続される配線および制御回路４１に故障がない状態）では、プルアップ抵抗６６に正電位（Ｖｄｄ）が印加されても制御電極２４の電位は、実質的に制御回路４１からの出力電位にできる。一方、制御回路４１と制御電極２４との間が断線等した場合であっても、制御電極２４は浮遊状態とはならず，電位をプルアップ抵抗６６を介して正電位（Ｖｄｄ）にできる。これにより、制御回路４１によって制御不能となった不良個別ブランキング機構２１でも、通常のブランキング偏向と同方向となる制御電極２４側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。

実施の形態４．
実施の形態１では、制御電極２４の電位が浮遊状態になった場合に制御することが困難となる。一方、実施の形態３では、制御電極２４と制御回路４１との間の断線等による浮遊状態には適用可能であるが、常時ビームＯＮ固定になってしまう制御電極２４の電位がグランド電位固定の場合の対策にはならない。実施の形態４では、実施の形態１と実施の形態３とを組み合わせた構成について説明する。また、描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１，３と同様で構わない。

図２０は、実施の形態４における個別ブランキング機構の一例を示す図である。図２０において、個別ブランキング機構４７の制御回路４１の構成は、図７，８と同様である。なお、図８の説明と同様、制御回路４１内に、ＣＭＯＳインバータ回路しか示していないが、データ転送およびＣＭＯＳインバータ回路への信号入力用の図示しない回路等が配置されることは言うまでもない。また、制御電極２４は、制御回路４１とプルアップ抵抗６６の両端子の一方に接続され、プルアップ抵抗６６の両端子の他方には正電位（Ｖｄｄ）が印加される。正電位（Ｖｄｄ）の電源は、制御回路４１のＣＭＯＳインバータ回路に印加する電位の電源を流用すればよい。但し、これに限るものではなく、別の正電位の電源を用意してもよい。プルアップ抵抗６６の抵抗値は十分高い値に設定する。例えば、数十ｋΩ以上、好ましくは１００ｋΩ以上にすると好適である。これにより、プルアップ抵抗６６の消費電力を小さく、或いは実質的に無視することができる。

図２０において、対向電極２６は、プルダウン抵抗６０を介してグランド接続される。また、対向電極２６は、制御回路４３に接続される。制御回路４３内には、スイッチ６２（キャンセルスイッチ）が配置され、スイッチ６２の両端子の一方は対向電極２６に接続され、他方には正電位（Ｖｄｄ）が印加される。正電位（Ｖｄｄ）の電源は、制御回路４１のＣＭＯＳインバータ回路に印加する電位の電源を流用すればよい。但し、これに限るものではなく、別の正電位の電源を用意してもよい。なお、プルダウン抵抗６０の抵抗値は十分高い値に設定する。例えば、数十ｋΩ以上、好ましくは１００ｋΩ以上にすると好適である。これにより、スイッチ６２をオン（閉）にプルダウン抵抗６０の消費電力を小さく、或いは実質的に無視することができる。

かかる構成において、制御電極２４の電位を制御回路４１により正電位（Ｖｄｄ）とグランド電位との一方に選択的に切り替え可能に制御できる通常の状態（制御電極２４に接続される配線および制御回路４１に故障がない状態）では、スイッチ６２をオフ（開）にしておく。これにより、対向電極２６の電位はプルダウン抵抗６０があっても電流が流れないためグランド電位になるので、通常の個別ブランキング制御ができる。また、制御電極２４の電位はプルアップ抵抗６６があっても制御回路４１の出力電位に制御できる。

一方、制御電極２４の電位が常時グランド電位に固定された場合には、スイッチ６２をオン（閉）にする。これにより、対向電極２６の電位は実質的に正電位（Ｖｄｄ）になるので、対応ビームを、通常のブランキング偏向と逆方向となる対向電極２６側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。言い換えれば、制御回路４３（電位変更部）は、制御電極２４（第１の電極）の電位がグランド電位に固定された場合に、グランド接続された対向電極２６（第２の電極）の電位をグランド電位から正電位に変更する。

さらに、制御回路４１と制御電極２４との間が断線等により浮遊状態になった場合には、スイッチ６２をオフ（開）にする。これにより、制御電極２４の電位を、プルアップ抵抗６６を介して正電位（Ｖｄｄ）にできる。一方、対向電極２６の電位はグランド電位に維持できる。これにより、制御回路４１によって制御不能となった不良個別ブランキング機構２１でも、通常のブランキング偏向と同方向となる制御電極２４側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。

図２０には、マルチビームのうちの１つのビーム用の個別ブランキング機構について示しているが、残りのビーム用の個別ブランキング機構についても同様に構成されている。また、制御回路４３（キャンセル回路）は、個別ブランキング機構毎に配置しても良いが、これに限るものではない。図４に示したように、ブランキングプレート２０４上の複数の対向電極２６を複数の組にグループ化して、組（グループ）毎に１つの制御回路４３を配置しても良い。

図２１は、実施の形態４における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。図２１の例では、２つの個別ブランキング機構４７ａ，４７ｂに１つの制御回路４３（キャンセル回路）が配置された場合を一例として示している。個別ブランキング機構４７ａにおいて、制御電極２４ａには、制御回路４１ａとプルアップ抵抗６６ａとが接続され、プルアップ抵抗６６ａには正電位（Ｖｄｄ）が印加される。また対向電極２６ａには、プルダウン抵抗６０ａと制御回路４３とが接続される。同様に、個別ブランキング機構４７ｂにおいて、制御電極２４ｂには、制御回路４１ｂとプルアップ抵抗６６ｂが接続され、プルアップ抵抗６６ｂには正電位（Ｖｄｄ）が印加される。また対向電極２６ｂには、プルダウン抵抗６０ｂと制御回路４３とが接続される。言い換えれば、制御回路４３は、対向電極２６ａ，２６ｂに接続される。制御回路４３内にはスイッチ６２が配置され、スイッチ６２には正電位（Ｖｄｄ）が印加されていることは上述した通りである。スイッチ６２をオン（閉）にすることで、対向電極２６ａ，２６ｂの電位を同時に正電位（Ｖｄｄ）にできる。よって、制御電極２４ａ，２４ｂの両方が共に、常時グランド電位に固定された場合に、一緒にビームＯＮ状態をビームＯＦＦ状態に変更できる。なお、制御電極２４ａ，２４ｂの一方（例えば制御電極２４ａ）が常時グランド電位に固定された場合でも、他方（例えば制御電極２４ｂ）をビームＯＮになるようにブランキング制御することで、他方もビームＯＦＦにできる。さらに、上述したように、制御電極２４ａ，２４ｂの一方、或いは両方の入力配線が断線した場合であってもプルアップ抵抗６６ａ及び６６ｂによって浮遊状態とはならずＶｄｄ電位になるため、スイッチ６２をオフ（開）にすることで、制御電極２４のビームについてビームＯＦＦにできる。

以上のように、実施の形態４では、常時ビームＯＮ固定になってしまう不良個別ブランキング機構２１が存在する場合でも、かかる不良個別ブランキング機構２１にキャンセル回路（制御回路４３）で対向電極２６に電圧を印加することによって常時ビームＯＮ固定の状態から常時ビームＯＦＦ固定に変換できる。さらに、制御回路４１と制御電極２４の間が断線状態になった場合でもキャンセル回路（制御回路４３）をオフ（スイッチ６２をオフ）にすることでビームＯＦＦにできる。

実施の形態５．
実施の形態１，２，４では、対向電極２６に１種類の電位を印加する、或いは印加しないという電位印加の有無の切り替えを行う構成について説明したが、これに限るものではない。実施の形態５では、対向電極２６に２種類の異なる電位を切り替え可能に印加する構成について説明する。また、描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１と同様で構わない。

図２２は、実施の形態５における個別ブランキング機構の一例を示す図である。図２２において、個別ブランキング機構４７の制御回路４１の構成は、図７，８と同様である。なお、図８の説明と同様、制御回路４１内に、ＣＭＯＳインバータ回路しか示していないが、データ転送およびＣＭＯＳインバータ回路への信号入力用の図示しない回路等が配置されることは言うまでもない。また、制御電極２４は、制御回路４１と、プルアップ抵抗６６の両端子の一方とが接続され、プルアップ抵抗６６の両端子の他方には正電位（Ｖｄｄ）が印加される。正電位（Ｖｄｄ）の電源は、制御回路４１のＣＭＯＳインバータ回路に印加する電位の電源を流用すればよい。但し、これに限るものではなく、別の正電位の電源を用意してもよい。プルアップ抵抗６６の抵抗値は十分高い値に設定する。例えば、数十ｋΩ以上、好ましくは１００ｋΩ以上にすると好適である。これにより、プルアップ抵抗６６による消費電力を小さく、或いは実質的に無視することができる。

図２２において、対向電極２６は、プルダウン抵抗６０と保護抵抗６９の両端子の一方とが接続され、保護抵抗６９の両端子の他方には制御回路４３の出力端子が接続される。保護抵抗６９の抵抗値は十分小さい値に設定する。保護抵抗６９によって、制御電極２４と対向電極２６がショートした際に、制御回路４１のインバータ回路及び制御回路４３の後述するインバータ回路を保護できる。さらに、ブランキングプレート２０４上のアパーチャ部材２０３で散乱された電子が対向電極２６から侵入して、制御回路４３の後述するインバータ回路を破壊することを防ぐことができる。保護抵抗６９は、通常は抵抗のない回路に挿入しているので（回路の浮遊容量Ｃによる時定数τ＝ＣＲを小さくするために）、抵抗値はできるだけ低い方が望ましい。プルダウン抵抗６０との分圧比を考慮して、保護抵抗６９の抵抗値は、例えば、数１００Ω以下、好ましくは数十Ω以下にすると好適である。

制御回路４３内には、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）インバータ回路６８が配置される。ＣＭＯＳインバータ回路６８は正電位Ｖｄｄとグランド電位に接続される。正電位（Ｖｄｄ）の電源は、制御回路４１のＣＭＯＳインバータ回路に印加する電位の電源を流用すればよい。但し、これに限るものではなく、別の正電位の電源を用意してもよい。

制御回路４３内において、ＣＭＯＳインバータ回路６８の出力線（ＯＵＴ）は保護抵抗６９を介して対向電極２６に接続される。ＣＭＯＳインバータ回路６８の入力（ＩＮ）には、閾値電圧よりも低くなるＬ（ｌｏｗ）電位（例えばグランド電位）と、閾値電圧以上となるＨ（ｈｉｇｈ）電位とのいずれかが制御信号として印加される。実施の形態５では、ＣＭＯＳインバータ回路の入力（ＩＮ）にＨ電位が印加される状態では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）はグランド電位となり、対向電極２６の電位はプルダウン抵抗６０及び保護抵抗６９があっても電流が流れないためにグランド電位となる。よって、制御電極２４の電位が正電位（Ｖｄｄ）の場合には電位差により対応ビーム２０を偏向し、制限アパーチャ部材２０６で遮蔽することでビームＯＦＦになるように制御する。また、制御電極２４の電位がグランド電位の場合には電位差が無くなり対応ビーム２０を偏向しないので制限アパーチャ部材２０６を通過することでビームＯＮになるように制御される。よって、故障していない通常使用時は、ＣＭＯＳインバータ回路の入力（ＩＮ）にＨ電位が印加されることになる。

一方、制御電極２４の電位が常時グランド電位に固定された場合には、ＣＭＯＳインバータ回路６８の入力（ＩＮ）にＬ電位（アクティブ電位）を印加する。これにより、対向電極２６の電位は実質的に正電位（Ｖｄｄ）になるので、対応ビームを、通常のブランキング偏向と逆方向となる対向電極２６側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。言い換えれば、制御回路４３（電位変更部）は、制御電極２４（第１の電極）の電位がグランド電位に固定された場合に、グランド接続された対向電極２６（第２の電極）の電位をグランド電位から正電位に変更する。このように、制御回路４３（電位変更部）内のＣＭＯＳインバータ回路６８（第２の電位印加部の一例）は、対向電極２６（第２の電極）に、正電位を含む異なる２つの電位（Ｖｄｄ，グランド電位）を選択的に印加する。

さらに、制御回路４１と制御電極２４との間が断線した場合には、制御電極２４の電位を、プルアップ抵抗６６を介して正電位（Ｖｄｄ）にできる。そして、ＣＭＯＳインバータ回路６８の入力（ＩＮ）には、Ｈ電位が印加される。これにより、対向電極２６の電位を、グランド電位にできる。これにより、制御回路４１によって制御不能となった不良個別ブランキング機構２１でも、通常のブランキング偏向と同方向となる制御電極２４側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。一方、制御回路４３と対向電極２６との間が断線状態になった場合には、対向電極２６の電位はプルダウン抵抗６０を介してグランド電位にできる。よって、制御回路４１と制御電極２４との間に故障等が生じない限り、ブランキングプレート２０４をそのまま使用することもできる。

図２２には、マルチビームのうちの１つのビーム用の個別ブランキング機構について示しているが、残りのビーム用の個別ブランキング機構についても同様に構成されている。また、制御回路４３（キャンセル回路）は、個別ブランキング機構毎に配置しても良いが、これに限るものではない。図４に示したように、ブランキングプレート２０４上の複数の対向電極２６を複数の組にグループ化して、組（グループ）毎に１つの制御回路４３を配置しても良い。

図２３は、実施の形態５における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。図２３の例では、２つの個別ブランキング機構４７ａ，４７ｂに１つの制御回路４３（キャンセル回路）が配置された場合を一例として示している。個別ブランキング機構４７ａにおいて、制御電極２４ａには、制御回路４１ａとプルアップ抵抗６６ａとが接続され、プルアップ抵抗６６ａには正電位（Ｖｄｄ）が印加される。また対向電極２６ａには、接地されたプルダウン抵抗６０ａと保護抵抗６９ａとが接続される。同様に、個別ブランキング機構４７ｂにおいて、制御電極２４ｂには、制御回路４１ｂとプルアップ抵抗６６ｂとが接続され、プルアップ抵抗６６ｂには正電位（Ｖｄｄ）が印加される。また対向電極２６ｂには、接地されたプルダウン抵抗６０ｂと保護抵抗６９ｂとが接続される。そして、制御回路４３には、保護抵抗６９ａ，６９ｂが接続される。言い換えれば、制御回路４３は、それぞれ保護抵抗６９ａ，６９ｂを介して対向電極２６ａ，２６ｂに接続される。制御回路４３内のＣＭＯＳインバータ回路６８の入力（ＩＮ）にＬ電位（アクティブ電位）を印加することで、対向電極２６ａ，２６ｂの電位を同時に正電位（Ｖｄｄ）にできる。よって、制御電極２４ａ，２４ｂの両方が共に、常時グランド電位に固定された場合に、一緒にビームＯＮ状態をビームＯＦＦ状態に変更できる。

なお、制御電極２４ａ，２４ｂの一方（例えば制御電極２４ａ）が常時グランド電位に固定された場合でも、他方（例えば制御電極２４ｂ）をビームＯＮになるようにブランキング制御することで、他方もビームＯＦＦにできる。さらに、上述したように、制御電極２４ａ，２４ｂの一方、或いは両方の信号線が開放状態になった場合、ＣＭＯＳインバータ回路６８の入力（ＩＮ）にＨ電位を印加することで、制御電極２４のビームについてビームＯＦＦにできる。

以上のように、実施の形態５のブランキングプレート２０４（ブランキング装置）は、複数の制御電極２４（第１の電極）と、複数の制御回路４１（第１の電位印加部）と、複数の対向電極２６（第２の電極）と、複数の制御回路４３（電位変更部）とを備えている。また、ブランキングプレート２０４は、さらに、複数のプルダウン抵抗６０と複数のプルアップ抵抗６６と複数の保護抵抗６９とを備えている。そして、複数の制御回路４１は、複数の制御電極２４のうちのそれぞれ対応する制御電極２４に、マルチビーム２０（マルチ荷電粒子ビーム）のうちの対応ビーム２０をビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する。また、複数の対向電極２６は、複数の制御電極２４の１つとそれぞれ組みとなって対応ビーム２０のブランキング偏向を行うと共に、グランド接続されている。また、複数のプルダウン抵抗６０は、それぞれ複数の対向電極２６の対応する対向電極２６とグランドとの間に配置される。複数のプルアップ抵抗６６は、複数の制御電極２４のうちのそれぞれ対応する制御電極２４に両端子の一方が接続され、他方に正電位が印加される。複数の保護抵抗６９（第１の抵抗の一例）は、複数の制御回路４３と、複数の制御回路４３に対応する対向電極２６との間にそれぞれ配置される。複数の制御回路４３は、複数の対向電極２６のそれぞれ対応する対向電極２６に、正電位を含む異なる２つの電位を選択的に印加するＣＭＯＳインバータ回路６８（第２の電位印加部の一例）を有する。そして、複数の制御回路４３は、複数の制御電極２４のうちそれぞれ対応する制御電極２４の電位がグランド電位に固定された場合に、グランド接続された複数の対向電極２６のうちそれぞれ対応する対向電極２６の電位を異なる２つの電位の一方（グランド電位）から他方（Ｖｄｄ）に変更する。

以上のように、実施の形態５では、常時ビームＯＮ固定になってしまう不良個別ブランキング機構２１が存在する場合でも、かかる不良個別ブランキング機構２１にキャンセル回路（制御回路４３）で対向電極２６に切り替え可能な２種類の異なる電位の一方を印加することによって常時ビームＯＮ固定の状態から常時ビームＯＦＦ固定に変換できる。さらに、制御回路４１と制御電極２４の間が開放状態になった場合でもキャンセル回路（制御回路４３）で２種類の異なる電位の他方を対向電極２６に印加することでビームＯＦＦにできる。また、制御電極２４と対向電極２６との間でショート（短絡）が生じても保護抵抗６９により制御回路４１，４３内のＣＭＯＳインバータ回路の故障を回避できる。

実施の形態６．
実施の形態５では、対向電極２６に正電位を含む２種類の異なる電位を切り替え可能に印加する構成の一例について説明したが、これに限るものではない。実施の形態６では、他の一例について説明する。また、描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１，５と同様で構わない。

図２４は、実施の形態６における個別ブランキング機構の一例を示す図である。図２４において、保護抵抗６９の配置位置が、対向電極２６側から制御電極２４側に変わった点以外は、図２２と同様である。すなわち、図２４において、制御電極２４は、プルアップ抵抗６６と保護抵抗６９の両端子の一方とが接続され、保護抵抗６９の両端子の他方には制御回路４１の出力端子が接続される。保護抵抗６９の抵抗値は十分小さい値に設定する。保護抵抗６９によって、制御電極２４と対向電極２６がショートした際に、制御回路４１のインバータ回路及び制御回路４３のインバータ回路６８を保護できる。さらに、ブランキングプレート２０４上のアパーチャ部材２０３で散乱された電子が制御電極２４から侵入して、制御回路４１のインバータ回路を破壊することを防ぐことができる。保護抵抗６９は、通常は抵抗のない回路に挿入しているので（回路の浮遊容量Ｃによる時定数τ＝ＣＲを小さくするために）、抵抗値はできるだけ低い方が望ましい。プルアップ抵抗６６との分圧比を考慮して、保護抵抗６９の抵抗値は、例えば、数１００Ω以下、好ましくは数十Ω以下にすると好適である。一方、対向電極２６には、プルダウン抵抗６０と制御回路４３の出力端子が接続される。

制御回路４３内には、ＣＭＯＳインバータ回路６８が配置される点で図２２と同様である。実施の形態６では、ＣＭＯＳインバータ回路の入力（ＩＮ）にＨ電位が印加される状態では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）はグランド電位となり、対向電極２６の電位はプルダウン抵抗６０があってもグランド電位となる。また、制御電極４１のＣＭＯＳインバータ回路の出力が正電位（Ｖｄｄ）の場合には、制御電極２４の電位はプルアップ抵抗６６および保護抵抗６９があっても電流が流れないために正電位（Ｖｄｄ）となる。かかる状態では、制御電極２４と対向電極２６との間の電位差により対応ビーム２０を偏向し、制限アパーチャ部材２０６で遮蔽することでビームＯＦＦになるように制御する。また、制御電極２４の電位がグランド電位の場合には電位差が無くなり対応ビーム２０を偏向しないので制限アパーチャ部材２０６を通過することでビームＯＮになるように制御される。よって、故障していない通常使用時は、ＣＭＯＳインバータ回路６８の入力（ＩＮ）にＨ電位が印加されることになる。

一方、制御電極２４の電位が常時グランド電位に固定された場合には、ＣＭＯＳインバータ回路６８の入力（ＩＮ）にＬ電位（アクティブ電位）を印加する。これにより、対向電極２６の電位は実質的に正電位（Ｖｄｄ）になるので、対応ビームを、通常のブランキング偏向と逆方向となる対向電極２６側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。言い換えれば、制御回路４３（電位変更部）は、制御電極２４（第１の電極）の電位がグランド電位に固定された場合に、グランド接続された対向電極２６（第２の電極）の電位をグランド電位から正電位に変更する。このように、制御回路４３（電位変更部）内のＣＭＯＳインバータ回路６８（第２の電位印加部の一例）は、対向電極２６（第２の電極）に、正電位を含む異なる２つの電位（Ｖｄｄ，グランド電位）を選択的に印加する。

さらに、制御回路４１と制御電極２４との間が断線した場合には、制御電極２４の電位を、プルアップ抵抗６６を介して正電位（Ｖｄｄ）にでき浮遊状態になることを防ぐことができる。そして、ＣＭＯＳインバータ回路６８の入力（ＩＮ）には、Ｈ電位が印加される。これにより、対向電極２６の電位を、グランド電位にできる。これにより、制御回路４１によって制御不能となった不良個別ブランキング機構２１でも、通常のブランキング偏向と同方向となる制御電極２４側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。一方、制御回路４３と対向電極２６との間が断線した場合には、対向電極２６の電位はプルダウン抵抗６０を介してグランド電位にでき浮遊状態になることを防ぐことができる。よって、制御回路４１と制御電極２４との間に故障等が生じない限り、ブランキングプレート２０４をそのまま使用することもできる。

図２４には、マルチビームのうちの１つのビーム用の個別ブランキング機構について示しているが、残りのビーム用の個別ブランキング機構についても同様に構成されている。また、制御回路４３（キャンセル回路）は、個別ブランキング機構毎に配置しても良いが、これに限るものではない。図４に示したように、ブランキングプレート２０４上の複数の対向電極２６を複数の組にグループ化して、組（グループ）毎に１つの制御回路４３を配置しても良い。

図２５は、実施の形態６における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。図２５の例では、２つの個別ブランキング機構４７ａ，４７ｂに１つの制御回路４３（キャンセル回路）が配置された場合を一例として示している。個別ブランキング機構４７ａにおいて、制御電極２４ａには、保護抵抗６９ａを介した制御回路４１ａとプルアップ抵抗６６ａとが接続され、プルアップ抵抗６６ａには正電位（Ｖｄｄ）が印加される。また対向電極２６ａには、接地されたプルダウン抵抗６０ａと制御回路４３とが接続される。同様に、個別ブランキング機構４７ｂにおいて、制御電極２４ｂには、保護抵抗６９ｂを介した制御回路４１ｂとプルアップ抵抗６６ｂとが接続され、プルアップ抵抗６６ｂには正電位（Ｖｄｄ）が印加される。また対向電極２６ｂには、接地されたプルダウン抵抗６０ｂと制御回路４３とが接続される。言い換えれば、制御回路４３は、対向電極２６ａ，２６ｂに接続される。制御回路４３内のＣＭＯＳインバータ回路６８の入力（ＩＮ）にＬ電位（アクティブ電位）を印加することで、対向電極２６ａ，２６ｂの電位を同時に正電位（Ｖｄｄ）にできる。よって、制御電極２４ａ，２４ｂの両方が共に、常時グランド電位に固定された場合に、一緒にビームＯＮ状態をビームＯＦＦ状態に変更できる。

なお、制御電極２４ａ，２４ｂの一方（例えば制御電極２４ａ）が常時グランド電位に固定された場合でも、他方（例えば制御電極２４ｂ）をビームＯＮになるようにブランキング制御することで、他方もビームＯＦＦにできる。さらに、上述したように、制御電極２４ａ，２４ｂの一方、或いは両方が断線状態になった場合、ＣＭＯＳインバータ回路６８の入力（ＩＮ）にＨ電位を印加することで、制御電極２４のビームについてビームＯＦＦにできる。

以上のように、実施の形態６のブランキングプレート２０４（ブランキング装置）は、実施の形態５と同様、複数の制御電極２４（第１の電極）と、複数の制御回路４１（第１の電位印加部）と、複数の対向電極２６（第２の電極）と、複数の制御回路４３（電位変更部）とを備えている。また、ブランキングプレート２０４は、さらに、複数のプルダウン抵抗６０と複数のプルアップ抵抗６６と複数の保護抵抗６９とを備えている。そして、複数の制御回路４１は、複数の制御電極２４のうちのそれぞれ対応する制御電極２４に、マルチビーム２０（マルチ荷電粒子ビーム）のうちの対応ビーム２０をビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する。また、複数の対向電極２６は、複数の制御電極２４の１つとそれぞれ組みとなって対応ビーム２０のブランキング偏向を行うと共に、グランド接続されている。また、複数のプルダウン抵抗６０は、それぞれ複数の対向電極２６の対応する対向電極２６とグランドとの間に配置される。複数のプルアップ抵抗６６は、複数の制御電極２４のうちのそれぞれ対応する制御電極２４に両端子の一方が接続され、他方に正電位が印加される。複数の保護抵抗６９（第１の抵抗の他の一例）は、複数の制御回路４１と、複数の制御回路４１に対応する制御電極２４との間にそれぞれ配置される。複数の制御回路４３は、複数の対向電極２６のそれぞれ対応する対向電極２６に、正電位を含む異なる２つの電位を選択的に印加するＣＭＯＳインバータ回路６８（第２の電位印加部の一例）を有する。そして、複数の制御回路４３は、複数の制御電極２４のうちそれぞれ対応する制御電極２４の電位がグランド電位に固定された場合に、グランド接続された複数の対向電極２６のうちそれぞれ対応する対向電極２６の電位を異なる２つの電位の一方（グランド電位）から他方（Ｖｄｄ）に変更する。

以上のように、実施の形態６では、実施の形態５と同様、常時ビームＯＮ固定になってしまう不良個別ブランキング機構２１が存在する場合でも、かかる不良個別ブランキング機構２１にキャンセル回路（制御回路４３）で対向電極２６に切り替え可能な２種類の異なる電位の一方を印加することによって常時ビームＯＮ固定の状態から常時ビームＯＦＦ固定に変換できる。さらに、制御回路４１と制御電極２４の間が開放状態になった場合でもキャンセル回路（制御回路４３）で２種類の異なる電位の他方を対向電極２６に印加することでビームＯＦＦにできる。また、制御電極２４と対向電極２６との間でショート（短絡）が生じても保護抵抗６９により制御回路４１，４３内のＣＭＯＳインバータ回路の故障を回避できる。

実施の形態７．
実施の形態５，６では、対向電極２６に正電位（Ｖｄｄ）とグランド電位の２種類の異なる電位を切り替え可能に印加する構成について説明したが、これに限るものではない。実施の形態７では、対向電極２６に負電位（Ｖｓｓ）とグランド電位の２種類の異なる電位を切り替え可能に印加する構成について説明する。また、描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１，６と同様で構わない。

図２６は、実施の形態７における個別ブランキング機構の一例を示す図である。図２６において、個別ブランキング機構４７の制御回路４１の構成は、図７，８と同様である。なお、図８の説明と同様、制御回路４１内に、ＣＭＯＳインバータ回路しか示していないが、データ転送およびＣＭＯＳインバータ回路への信号入力用の図示しない回路等が配置されることは言うまでもない。制御回路４１の出力端子は、保護抵抗６９の両端子の一方に接続され、保護抵抗６９の両端子の他方は制御電極２４に接続される。また、制御電極２４は、保護抵抗６９を介した制御回路４１とプルアップ抵抗６６の両端子の一方とが接続され、プルアップ抵抗６６の両端子の他方には正電位（Ｖｄｄ）（例えば、３．３Ｖ）が印加される。正電位（Ｖｄｄ）の電源は、制御回路４１のＣＭＯＳインバータ回路に印加する電位の電源を流用すればよい。但し、これに限るものではなく、別の正電位の電源を用意してもよい。プルアップ抵抗６６の抵抗値は十分高い値に設定する。例えば、数十ｋΩ以上、好ましくは１００ｋΩ以上にすると好適である。これにより、プルアップ抵抗６６の消費電力を小さく、或いは実質的に無視することができる。

図２６において、対向電極２６は、プルダウン抵抗６０と制御回路４３の出力端子とに接続される。保護抵抗６９の抵抗値は十分小さい値に設定する。保護抵抗６９によって、制御電極２４と対向電極２６がショートした際に、制御回路４１のインバータ回路及び制御回路４３の後述するインバータ回路を保護できる。さらに、ブランキングプレート２０４上のアパーチャ部材２０３で散乱された電子が制御電極２４から侵入して、制御回路４１のインバータ回路を破壊することを防ぐことができる。保護抵抗６９は、通常は抵抗のない回路に挿入しているので（回路の浮遊容量Ｃによる時定数τ＝ＣＲを小さくするために）、抵抗値はできるだけ低い方が望ましい。プルアップ抵抗６６との分圧比を考慮して、保護抵抗６９の抵抗値は、例えば、数１００Ω以下、好ましくは数十Ω以下にすると好適である。

制御回路４３内には、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）インバータ回路７２が配置される。ＣＭＯＳインバータ回路７２はグランド電位と負電位（Ｖｓｓ）（例えば、−３．３Ｖ）に接続される。制御電極２４へ印加する正電位の電源とは別に、負電位を発生させる図示しない電源或いは回路を配置すればよい。負電位（Ｖｓｓ）の値は、正電位（Ｖｄｄ）の符号を反転させたものに限るものではない。ビームをビームＯＦＦに偏向できる程度の値であれば、その他の値であってもよい。

制御回路４３内において、ＣＭＯＳインバータ回路７２の出力線（ＯＵＴ）は対向電極２６に接続される。ＣＭＯＳインバータ回路７２の入力（ＩＮ）には、閾値電圧よりも低くなるＬ（ｌｏｗ）電位と、閾値電圧以上となるＨ（ｈｉｇｈ）電位とのいずれかが制御信号として印加される。実施の形態７では、ＣＭＯＳインバータ回路の入力（ＩＮ）にＬ電位（例えば、−３．３Ｖ＝Ｖｓｓ）が印加される状態では、ＣＭＯＳインバータ回路の出力（ＯＵＴ）はグランド電位となり、対向電極２６の電位はプルダウン抵抗６０があっても電流が流れないためにグランドと同電位となる。よって、制御電極２４の電位が正電位（Ｖｄｄ）の場合には電位差により対応ビーム２０を偏向し、制限アパーチャ部材２０６で遮蔽することでビームＯＦＦになるように制御する。また、制御電極２４の電位がグランド電位の場合には電位差が無くなり対応ビーム２０を偏向しないので制限アパーチャ部材２０６を通過することでビームＯＮになるように制御される。よって、故障していない通常使用時は、ＣＭＯＳインバータ回路７２の入力（ＩＮ）にＬ電位が印加されることになる。

一方、制御電極２４の電位が常時グランド電位に固定された場合には、ＣＭＯＳインバータ回路７２の入力（ＩＮ）にＨ電位（アクティブ電位＝グランド電位）を印加する。これにより、対向電極２６の電位は実質的に負電位（Ｖｓｓ）になるので、対応ビームを、通常のブランキング偏向と同方向となる制御電極２４側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。言い換えれば、制御回路４３（電位変更部）は、制御電極２４（第１の電極）の電位がグランド電位に固定された場合に、グランド接続された対向電極２６（第２の電極）の電位をグランド電位から負電位に変更する。このように、制御回路４３（電位変更部）内のＣＭＯＳインバータ回路７２（第２の電位印加部の他の一例）は、対向電極２６（第２の電極）に、負電位を含む異なる２つの電位（Ｖｓｓ，グランド電位）を選択的に印加する。

さらに、制御回路４１と制御電極２４との間が断線等した場合には、制御電極２４の電位を、プルアップ抵抗６６を介して正電位（Ｖｄｄ）にできる。ここで、実施の形態７では、ＣＭＯＳインバータ回路７２の入力（ＩＮ）の電位に関わらず、通常のブランキング偏向と同方向となる制御電極２４側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。ＣＭＯＳインバータ回路７２の入力（ＩＮ）にＬ電位が印加される場合、対向電極２６の電位を、グランド電位にできる。これにより、制御回路４１によって制御不能となった不良個別ブランキング機構２１でも、通常のブランキング偏向と同方向となる制御電極２４側に偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。一方、ＣＭＯＳインバータ回路７２の入力（ＩＮ）にＨ電位が印加される場合、対向電極２６の電位を、負電位にできる。これにより、制御回路４１によって制御不能となった不良個別ブランキング機構２１でも、通常のブランキング偏向と同方向となる制御電極２４側に例えば２倍の偏向量で偏向して、制限アパーチャ部材２０６に照射させてビームＯＦＦにできる。

一方、制御回路４３と対向電極２６との間が断線した場合には、対向電極２６の電位はプルダウン抵抗６０を介してグランド電位にできる。よって、制御回路４１と制御電極２４との間に故障等が生じない限り、ブランキングプレート２０４をそのまま使用することもできる。

図２６には、マルチビームのうちの１つのビーム用の個別ブランキング機構について示しているが、残りのビーム用の個別ブランキング機構についても同様に構成されている。また、制御回路４３（キャンセル回路）は、個別ブランキング機構毎に配置しても良いが、これに限るものではない。図４に示したように、ブランキングプレート２０４上の複数の対向電極２６を複数の組にグループ化して、組（グループ）毎に１つの制御回路４３を配置しても良い。

図２７は、実施の形態７における複数の個別ブランキング機構に１つのキャンセル回路が配置された構成の一例を示す図である。図２７の例では、２つの個別ブランキング機構４７ａ，４７ｂに１つの制御回路４３（キャンセル回路）が配置された場合を一例として示している。個別ブランキング機構４７ａにおいて、制御電極２４ａには、保護抵抗６９ａを介した制御回路４１ａとプルアップ抵抗６６ａとが接続され、プルアップ抵抗６６ａには正電位（Ｖｄｄ）が印加される。また対向電極２６ａには、接地されたプルダウン抵抗６０ａと制御回路４３とが接続される。同様に、個別ブランキング機構４７ｂにおいて、制御電極２４ｂには、保護抵抗６９ｂを介した制御回路４１ｂとプルアップ抵抗６６ｂとが接続され、プルアップ抵抗６６ｂには正電位（Ｖｄｄ）が印加される。また対向電極２６ｂには、接地されたプルダウン抵抗６０ｂと制御回路４３とが接続される。言い換えれば、制御回路４３は、対向電極２６ａ，２６ｂに接続される。制御回路４３内のＣＭＯＳインバータ回路７２の入力（ＩＮ）にＨ電位（アクティブ電位）を印加することで、対向電極２６ａ，２６ｂの電位を同時に負電位（Ｖｓｓ）にできる。よって、制御電極２４ａ，２４ｂの両方が共に、常時グランド電位に固定された場合に、一緒にビームＯＮ状態をビームＯＦＦ状態に変更できる。

なお、制御電極２４ａ，２４ｂの一方（例えば制御電極２４ａ）が常時グランド電位に固定された場合でも、他方（例えば制御電極２４ｂ）をビームＯＮになるようにブランキング制御することで、他方もビームＯＦＦにできる。また、制御回路４３の入力がＨなら正常な制御電極２４ｂの電位がグランドでも正電位でもビームをＯＦＦにできる。さらに、上述したように、制御電極２４ａ，２４ｂの一方、或いは両方が断線状態になった場合でも、ＣＭＯＳインバータ回路７２の入力（ＩＮ）にかかわらず、断線状態になった制御電極２４のビームについてビームＯＦＦにできる。

以上のように、実施の形態７のブランキングプレート２０４（ブランキング装置）は、実施の形態５と同様、複数の制御電極２４（第１の電極）と、複数の制御回路４１（第１の電位印加部）と、複数の対向電極２６（第２の電極）と、複数の制御回路４３（電位変更部）とを備えている。また、ブランキングプレート２０４は、さらに、複数のプルダウン抵抗６０と複数のプルアップ抵抗６６と複数の保護抵抗６９とを備えている。そして、複数の制御回路４１は、複数の制御電極２４のうちのそれぞれ対応する制御電極２４に、マルチビーム２０（マルチ荷電粒子ビーム）のうちの対応ビーム２０をビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する。また、複数の対向電極２６は、複数の制御電極２４の１つとそれぞれ組みとなって対応ビーム２０のブランキング偏向を行うと共に、グランド接続されている。また、複数のプルダウン抵抗６０は、それぞれ複数の対向電極２６の対応する対向電極２６とグランドとの間に配置される。複数のプルアップ抵抗６６は、複数の制御電極２４のうちのそれぞれ対応する制御電極２４に両端子の一方が接続され、他方に正電位が印加される。複数の保護抵抗６９（第１の抵抗の他の一例）は、複数の制御回路４１と、複数の制御回路４１に対応する制御電極２４との間にそれぞれ配置される。複数の制御回路４３は、複数の対向電極２６のそれぞれ対応する対向電極２６に、負電位を含む異なる２つの電位を選択的に印加するＣＭＯＳインバータ回路７２（第２の電位印加部の他の一例、或いは第３の電位印加部の一例）を有する。そして、複数の制御回路４３は、複数の制御電極２４のうちそれぞれ対応する制御電極２４の電位がグランド電位に固定された場合に、グランド接続された複数の対向電極２６のうちそれぞれ対応する対向電極２６の電位を異なる２つの電位の一方（グランド電位）から他方（Ｖｓｓ）に変更する。

以上のように、実施の形態７では、常時ビームＯＮ固定になってしまう不良個別ブランキング機構２１が存在する場合でも、かかる不良個別ブランキング機構２１にキャンセル回路（制御回路４３）で対向電極２６に切り替え可能な２種類の異なる電位の一方を印加することによって常時ビームＯＮ固定の状態から常時ビームＯＦＦ固定に変換できる。さらに、制御回路４１と制御電極２４の間が断線状態になった場合に、キャンセル回路（制御回路４３）で２種類の異なる電位のどちらの電位を対向電極２６に印加してもビームＯＦＦにできる。また、制御電極２４と対向電極２６との間でショート（短絡）が生じても保護抵抗６９により制御回路４１，４３内のＣＭＯＳインバータ回路の故障を回避できる。

実施の形態８．
実施の形態７では、対向電極２６に負電位を含む２種類の異なる電位を切り替え可能に印加する構成の一例について説明したが、これに限るものではない。実施の形態８では、他の一例について説明する。また、描画装置１００の構成は図１と同様である。また、以下、特に説明する点以外の内容は実施の形態１，７と同様で構わない。

図２８は、実施の形態８における個別ブランキング機構の一例を示す図である。図２８において、保護抵抗６９の配置位置が、制御電極２４側から対向電極２６側に変わった点以外は、図２６と同様である。すなわち、図２８において、対向電極２６は、プルダウン抵抗６０と保護抵抗６９の両端子の一方に接続され、保護抵抗６９の両端子の他方には制御回路４３の出力端子が接続される。保護抵抗６９の抵抗値は十分小さい値に設定する。保護抵抗６９によって、制御電極２４と対向電極２６がショートした際に、制御回路４１のインバータ回路及び制御回路４３のインバータ回路７２を保護できる。さらに、ブランキングプレート２０４上のアパーチャ部材２０３で散乱された電子が対向電極２６から侵入して、制御回路４３のインバータ回路７２を破壊することを防ぐことができる。保護抵抗６９は、通常は抵抗のない回路に挿入しているので（回路の浮遊容量Ｃによる時定数τ＝ＣＲを小さくするために）、抵抗値はできるだけ低い方が望ましい。プルダウン抵抗６０との分圧比を考慮して、保護抵抗６９の抵抗値は、例えば、数１００Ω以下、好ましくは数十Ω以下にすると好適である。一方、制御電極２４は、プルアップ抵抗６６と制御回路４１の出力端子に接続される。

図２８には、マルチビームのうちの１つのビーム用の個別ブランキング機構について示しているが、残りのビーム用の個別ブランキング機構についても同様に構成されている。また、制御回路４３（キャンセル回路）は、個別ブランキング機構毎に配置しても良いが、これに限るものではない。図４に示したように、ブランキングプレート２０４上の複数の対向電極２６を複数の組にグループ化して、組（グループ）毎に１つの制御回路４３を配置しても良い。

以上のように、実施の形態８では、実施の形態７と同様、常時ビームＯＮ固定になってしまう不良個別ブランキング機構２１が存在する場合でも、かかる不良個別ブランキング機構２１にキャンセル回路（制御回路４３）で対向電極２６に切り替え可能な２種類の異なる電位の一方を印加することによって常時ビームＯＮ固定の状態から常時ビームＯＦＦ固定に変換できる。さらに、制御回路４１と制御電極２４の間が断線状態になった場合に、キャンセル回路（制御回路４３）で２種類の異なる電位のどちらの電位を対向電極２６に印加してもビームＯＦＦにできる。また、制御電極２４と対向電極２６との間でショート（短絡）が生じても保護抵抗６９により制御回路４１，４３内のＣＭＯＳインバータ回路の故障を回避できる。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した例では、各制御回路４１の制御用に１０ビットの制御信号が入力される場合を示したが、ビット数は、適宜設定すればよい。例えば、２ビット、或いは３ビット〜９ビットの制御信号を用いてもよい。なお、１１ビット以上の制御信号を用いてもよい。

また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのマルチ荷電粒子ビームのブランキング装置、マルチ荷電粒子ビーム描画装置、及びマルチ荷電粒子ビームの不良ビーム遮蔽方法は、本発明の範囲に包含される。

２０ マルチビーム
２２ 穴
２４ 制御電極
２６ 対向電極
３０ 描画領域
３２ ストライプ領域
４１，４３ 制御回路
４７ 個別ブランキング機構
５０ 測定部
５２ 判定部
５４ キャンセル回路制御部
５５ 調整部
５６ データ処理部
５８ 描画制御部
６０ プルダウン抵抗
６２ スイッチ
６４ 直流電源
６６ プルアップ抵抗
６８，７２ ＣＭＯＳインバータ回路
６９ 保護抵抗
１００ 描画装置
１０１，３４０ 試料
１０２ 電子鏡筒
１０３ 描画室
１０５ ＸＹステージ
１０６ ファラディーカップ
１１０ 制御計算機
１１２ メモリ
１３０ 偏向制御回路
１３９ ステージ位置検出器
１４０，１４２ 記憶装置
１５０ 描画部
１６０ 制御部
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３ アパーチャ部材
２０４ ブランキングプレート
２０５ 縮小レンズ
２０６ 制限アパーチャ部材
２０７ 対物レンズ
２０８ 偏向器
２１０ ミラー

Claims (10)

1. 第１の電極と、
   前記第１の電極に、マルチ荷電粒子ビームのうちの対応ビームをビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する第１の電位印加部と、
   前記第１の電極と組みとなって対応ビームのブランキング偏向を行う、グランド接続された第２の電極と、
   をそれぞれ有し、アレイ配置され、マルチ荷電粒子ビームの対応ビームのブランキング制御を行う複数の個別ブランキング機構と、
   前記複数の個別ブランキング機構の第２の電極の電位をグランド電位から変更する少なくとも１つの電位変更部と、
   を備え、
   前記電位変更部は、前記複数の個別ブランキング機構の少なくとも１つの第１の電極の電位がグランド電位に固定された場合に、グランド電位に固定された第１の電極に対応する第２の電極の電位をグランド電位から変更することを特徴とするマルチ荷電粒子ビームのブランキング装置。
2. 前記複数の個別ブランキング機構の第２の電極は、複数の組にグループ化され、
   前記電位変更部は、前記複数の組の組毎に配置されることを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
3. 前記複数の個別ブランキング機構は、前記第１の電極に一方が接続され、他方に正電位が印加されるプルアップ抵抗をさらに有することを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
4. 前記複数の個別ブランキング機構は、前記第１の電位印加部と、前記第１の電位印加部に対応する第１の電極との間に配置された第１の抵抗をさらに有し、
   前記電位変更部は、電位を変更する前記第２の電極に、正電位を含む異なる２つの電位を選択的に印加する第２の電位印加部を有することを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
5. 前記複数の個別ブランキング機構は、前記電位変更部と、前記電位変更部に対応する第２の電極との間に配置された第１の抵抗をさらに有し、
   前記電位変更部は、電位を変更する前記第２の電極に、異なる２つの電位を選択的に印加する第２の電位印加部を有することを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
6. 前記複数の個別ブランキング機構は、前記第２の電極とグランドとの間に配置されたプルダウン抵抗をさらに有し、
   前記電位変更部は、電位を変更する前記第２の電極に一方が接続され、他方に正電位が印加されるスイッチを有することを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
7. 前記複数の個別ブランキング機構は、前記第２の電極とグランドとの間に配置されたプルダウン抵抗をさらに有し、
   前記電位変更部は、電位を変更する前記第２の電極に一方が接続され、他方に負電位が印加されるスイッチを有することを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
8. 前記電位変更部は、電位を変更する前記第２の電極に、負電位を含む異なる２つの電位を選択的に印加する第２の電位印加部を有することを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
9. 試料を載置する、連続移動可能なステージと、
   荷電粒子ビームを放出する放出部と、
   複数の開口部が形成され、前記複数の開口部全体が含まれる領域に前記荷電粒子ビームの照射を受け、前記複数の開口部を前記荷電粒子ビームの一部がそれぞれ通過することにより、マルチビームを形成するアパーチャ部材と、
   前記アパーチャ部材の複数の開口部を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う、請求項１記載のマルチ荷電粒子ビームのブランキング装置と、
   前記ブランキング装置によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽するブランキングアパーチャ部材と、
   を備えたことを特徴とするマルチ荷電粒子ビーム描画装置。
10. 第１の電極に、マルチ荷電粒子ビームのうちの対応ビームをビームＯＮとビームＯＦＦの状態に切り替えるためのブランキング制御用の異なる２つの電位を選択的に印加する工程と、
    前記第１の電極の電位がグランド電位に固定された場合に、前記第１の電極と組みとなって対応ビームのブランキング偏向を行うグランド接続された第２の電極の電位をグランド電位から変更する工程と、
    前記第２の電極によって偏向された対応ビームをブランキングアパーチャ部材で遮蔽する工程と、
    を備えたことを特徴とするマルチ荷電粒子ビームの不良ビーム遮蔽方法。

Images