JP2016040085A - 液体吐出装置およびヘッドユニット - Google Patents

Abstract

【課題】駆動信号の周波数が高い場合に、構成素子が基板の両面に実装されるＤ級増幅回路に発生するノイズを低減できる液体吐出装置の提供。【解決手段】駆動回路５０−ａの構成素子のうち、回路基板に裏面には、破線で示されるように、トランジスターＭ３−ａ、Ｍ４−ａ、インダクターＬ２−ａ、コンデンサーＣ１０−ａおよび帰還回路Ｆｂｃ−ａが実装され、表面には、ＬＳＩ５００−ａおよび抵抗Ｒ８−ａ、Ｒ９−ａが実装される。なお、コンデンサーＣ１０−ａの接地側および帰還回路Ｆｂｃ−ａの接地側は、一体のグラウンドパターンである。【選択図】図１２

Description

本発明は、液体吐出装置およびヘッドユニットに関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることによって、ノズルから所定のタイミングで所定量のインク（液体）が吐出されて、ドットが形成される。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。

このため、増幅回路で増幅した駆動信号をヘッドユニットに供給して、圧電素子を駆動する構成となっている。増幅回路としては、増幅前の源信号をＡＢ級などで電流増幅する方式（リニア増幅、特許文献１参照）が挙げられる。ただし、リニア増幅では消費電力が大きく、エネルギー効率が悪いので、近年では、Ｄ級増幅についても提案されている（特許文献２参照）。

一方、近年、インクジェットプリンターにおいては高速印刷や多階調化に対する要求が強い。高速印刷を実現するためには、単位時間当たりで形成することが可能なドット数を増やせば良い。ただし、ある１つの増幅回路で駆動することができる圧電素子（ノズル）の数は限られているので、多くの増幅回路を必要とする。
また、多階調化を実現するためには、ノズルから吐出されるインク量のバリエーションを増やせば良いが、そのためには、予め用意された複数種類の駆動信号のなかから、吐出するインク量に応じて、いずれかの駆動信号を選択する構成となる。この構成においても、やはり多くの増幅回路が必要となる。
インクジェットプリンター全体を小型化するためには、多くの増幅回路を収める空間を縮小する必要がある。そこで、増幅回路の実装密度を高めるために、回路基板の両面に、増幅回路の構成素子を実装する構成（両面基板実装）を採用することが考えられた。
なお、両面基板実装において、Ｄ級増幅回路の構成素子を、どのように配置させるかについては、例えば特許文献３に記載されている。

特開２００９−１９０２８７号公報 特開２０１０−１１４７１１号公報 特開２００６−５０４３１号公報

ところで、上述したように、高速印刷を実現するためには、単位時間当たりで形成することが可能なドット数を増やせば良いが、そのためには、インクの吐出周波数を高める必要がある。このためには、Ｄ級増幅のスイッチング周波数を高めて、圧電素子に供給する駆動信号の周波数を高める必要がある。
しかしながら、駆動信号の周波数が高い場合に、Ｄ級増幅回路の構成素子を回路基板の両面にそれぞれ実装する構成では、ノイズ発生などの各種の問題が生じる点が指摘されている。
そこで、本発明のいくつかの態様の目的の一つは、Ｄ級増幅回路の構成素子を基板の両面に実装する場合の問題を解決することにある。

上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、源信号をパルス変調した変調信号を生成する変調回路と、前記変調信号を増幅して増幅変調信号を生成するトランジスターと、インダクターおよびコンデンサーを含み、前記増幅変調信号を平滑化して駆動信号を生成するローパスフィルターと、前記駆動信号を前記変調回路に帰還する帰還回路と、前記変調回路、前記トランジスター、前記ローパスフィルターおよび前記帰還回路が実装された回路基板と、前記駆動信号が印加されることで変位する圧電素子と、内部に液滴が充填されて、前記圧電素子の変位により内部容積が変化するキャビティと、前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、を備え、前記回路基板は、第１実装面と第２実装面とを含み、前記第１実装面に、前記コンデンサーと、前記帰還回路とが実装されるとともに、当該コンデンサーに接続された第１グラウンド配線と、当該帰還回路に接続された第２グラウンド配線とが設けられ、前記第２実装面に、前記変調回路、前記トランジスター、前記インダクターのうち、少なくとも１つが実装されたことを特徴とする。

上記一態様に係る液体吐出装置によれば、駆動信号が変調回路に帰還されることによって、源信号を忠実に再現した駆動信号を出力することができる。ここで、回路基板には、第１実装面および第２実装面の双方に、回路の構成素子が実装されるので、実装密度を向上させることができる。
また、ローパスフィルターを構成するコンデンサーと、帰還回路とが回路基板において同じ第１実装面に実装されるとともに、当該コンデンサーに接続された第１グラウンド配線と、当該帰還回路に接続された第２グラウンド配線とが設けられるので、グラウンド電位が安定し、変調回路に帰還される信号に重畳されるノイズが低減する。これにより、駆動信号の波形精度が向上し、液滴の吐出を安定化することがきる。
なお、源信号とは、圧電素子の変位を規定する駆動信号の源となる信号、すなわち、変調前の信号であって、駆動信号の波形の基準となる信号（規定する信号を含み、アナログ、デジタルを問わない）。変調信号とは、源信号をパルス変調（例えばパルス幅変調、パルス密度変調等）して得られるデジタル信号である。

ところで、上記一態様に係る液体吐出装置では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号が印加されることによって圧電素子が変位して、ノズルから液体を吐出させる。ここで、液体吐出装置が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、５０ｋＨｚ以上の周波数成分が含まれていることが判っている。このような５０ｋＨｚ以上の周波数成分を含む駆動信号を生成するためには、変調信号（増幅変調信号）の周波数を１ＭＨｚ以上とする必要がある。
もし、変調信号の周波数を１ＭＨｚよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子の変位が緩慢になり、吐出時の尾引きや、吐出不良などを発生させて、印刷の品質を低下させてしまう。
一方、変調信号の周波数を８ＭＨｚよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、ＡＢ級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。
このため、上記一態様に係る液体吐出装置において、前記変調信号の周波数は、１ＭＨｚ以上８ＭＨｚ以下であることが好ましい。

上記一態様に係る液体吐出装置において、前記第１グラウンド配線および第２グラウンド配線は、一体のパターンとする構成としても良い。すなわち、前記第１グラウンド配線および第２グラウンド配線との間には、他の配線パターンが存在しない構成や、前記第１グラウンド配線および第２グラウンド配線とが、スルーホールで分断されない構成としても良い。この構成により、他の配線パターンが存在するときと比較して、グラウンド配線の電位が安定するので、誤動作を低減させることができる。

ところで、トランジスターおよびインダクターは、電流が流れることによって発熱する。そこで、上記一態様に係る液体吐出装置において、前記トランジスターと前記インダクターとは同じ実装面に実装される構成としても良い。この構成によれば、同じ実装面に、発熱するトランジスターとインダクターとが実装されているので、当該実装面に放熱部材を設けた構成で済む。

上記一態様に係る液体吐出装置において、回路基板に実装される駆動回路は、複数組でも良い。このように複数組の駆動回路が実装されると、圧電素子に印加する駆動信号のバリエーションを増やすことができ、液体の吐出による多階調化が容易となる。また、本発明は、種々の態様で実現することが可能であり、例えばヘッドユニットの単体など、様々な態様で実現することができる。

印刷装置の概略構成を示す図である。 印刷装置の構成を示すブロック図である。 ヘッドユニットにおける吐出部の構成を示す図である。 ヘッドユニットにおけるノズル配列を示す図である。 ヘッドユニットにおける選択制御部の動作を説明するための図である。 ヘッドユニットにおける選択制御部の構成を示す図である。 ヘッドユニットにおけるデコーダーのデコード内容を示す図である。 ヘッドユニットにおける選択部の構成を示す図である。 選択部により選択される駆動信号を示す図である。 印刷装置における駆動回路の構成を示す図である。 駆動回路の動作を説明するための図である。 回路基板の表面に実装された素子の配置を示す図である。 回路基板の裏面に実装された素子の配置を示す図である。 回路基板の裏面における配線パターンを示す図である。 回路基板の裏面におけるパターンと素子との関係を示す図である。

以下、図面を参照して本発明を実施するための形態について説明する。

この実施形態に係る印刷装置は、外部のホストコンピューターから供給された画像データに応じてインクを吐出させることによって、紙などの印刷媒体にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンター、すなわち液体吐出装置である。

図１は、印刷装置の内部の概略構成を示す斜視図である。
この図に示されるように、印刷装置１は、移動体２を、主走査方向に移動（往復動）させる移動機構３を備える。
移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在し、キャリッジモーター３１により駆動されるタイミングベルト３３と、を有している。
移動体２のキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されるとともに、タイミングベルト３３の一部に固定されている。そのため、キャリッジモーター３１によりタイミングベルト３３を正逆走行させると、移動体２がキャリッジガイド軸３２に案内されて往復動する。
また、移動体２のうち、印刷媒体Ｐと対向する部分にはヘッドユニット２０が設けられる。このヘッドユニット２０は、後述するように、多数のノズルからインク滴（液滴）を吐出させるためのものであり、フレキシブルケーブル１９０を介して各種の制御信号等が供給される構成となっている。

印刷装置１は、印刷媒体Ｐを、副走査方向にプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して、印刷媒体Ｐを副走査方向に搬送する搬送ローラー４２と、を備える。
印刷媒体Ｐが搬送機構４によって搬送されたタイミングで、ヘッドユニット２０が当該印刷媒体Ｐにインク滴を吐出することによって、印刷媒体Ｐの表面に画像が形成される。

図２は、印刷装置の電気的な構成を示すブロック図である。
この図に示されるように、印刷装置１では、制御ユニット１０とヘッドユニット２０とがフレキシブルケーブル１９０を介して接続される。
制御ユニット１０は、制御部１００と、キャリッジモーター３１と、キャリッジモータードライバー３５と、搬送モーター４１と、搬送モータードライバー４５と、２つの駆動回路５０−ａ、５０−ｂと、を有する。このうち、制御部１００は、ホストコンピューターから画像データが供給されたときに、各部を制御するための各種の制御信号等を出力する。
詳細には、第１に、制御部１００は、キャリッジモータードライバー３５に対して制御信号Ｃtr1を供給し、キャリッジモータードライバー３５は、当該制御信号Ｃtr1にしたがってキャリッジモーター３１を駆動する。これにより、キャリッジ２４における主走査方向の移動が制御される。
第２に、制御部１００は、搬送モータードライバー４５に対して制御信号Ｃtr2を供給し、搬送モータードライバー４５は、当該制御信号Ｃtr2にしたがって搬送モーター４１を駆動する。これにより、搬送機構４による副走査方向の移動が制御される。
第３に、制御部１００は、２つの駆動回路５０−ａ、５０−ｂのうち、一方の駆動回路５０−ａにデジタルのデータｄＡを供給し、他方の駆動回路５０−ｂにデジタルのデータｄＢを供給する。ここで、データｄＡは、ヘッドユニット２０に供給する駆動信号のうち、駆動信号ＣＯＭ−Ａの波形を規定し、データｄＢは、駆動信号ＣＯＭ−Ｂの波形を規定する。
なお、詳細については後述するが、駆動回路５０−ａは、データｄＡをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ａをヘッドユニット２０に供給する。同様に、駆動回路５０−ｂは、データｄＢをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ｂをヘッドユニット２０に供給する。また、駆動回路５０−ａ、５０−ｂについては、入力するデータおよび出力する駆動信号が異なるのみであり、後述するように回路的な構成は同一である。このため、駆動回路５０−ａ、５０−ｂについて特に区別する必要がない場合（例えば後述する図１０を説明する場合）には、「−（ハイフン）」以下を省略し、単に符号を「５０」として説明する。
第４に、制御部１００は、ヘッドユニット２０に、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨを供給する。

ヘッドユニット２０には、選択制御部２１０と、選択部２３０および圧電素子（ピエゾ素子）６０の複数組とが設けられる。
選択制御部２１０は、選択部２３０のそれぞれに対して駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれかを選択すべきか（または、いずれも非選択とすべきか）を、制御部１００から供給される制御信号等によって指示し、選択部２３０は、選択制御部２１０の指示にしたがって、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し、圧電素子６０の一端にそれぞれに駆動信号として供給する。なお、図では、この駆動信号の電圧をＶoutと表記している。
圧電素子６０のそれぞれにおける他端は、この例では、電圧Ｖ_ＢＳが共通に印加されている。

圧電素子６０は、ヘッドユニット２０における複数のノズルのそれぞれに対応して設けられる。そして、圧電素子６０は、選択部２３０により選択された駆動信号の電圧Ｖoutと電圧Ｖ_ＢＳとの差に応じて変位してインクを吐出させる。そこで次に、圧電素子６０への駆動によってインクを吐出させるための構成について簡単に説明する。

図３は、ヘッドユニット２０において、ノズル１個分に対応した概略構成を示す図である。
図に示されるように、ヘッドユニット２０は、圧電素子６０と振動板６２１とキャビティ（圧力室）６３１とリザーバー６４１とノズル６５１とを含む。このうち、振動板６２１は、図において上面に設けられた圧電素子６０によって変位（屈曲振動）し、インクが充填されるキャビティ６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティ６３１に連通する開孔部である。

この図で示される圧電素子６０は、圧電体６０１を一対の電極６１１、６１２で挟んだ構造である。この構造の圧電体６０１にあっては、電極６１１、６１２により印加された電圧に応じて、電極６１１、６１２、振動板６２１とともに図において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子６０は、駆動信号の電圧Ｖoutが高くなると、上方向に撓む一方、電圧Ｖoutが低くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティ６３１の内部容積が拡大するので、インクがリザーバー６４１から引き込まれる一方、下方向に撓めば、キャビティ６３１の内部容積が縮小するので、縮小の程度によっては、インクがノズル６５１から吐出される。

なお、圧電素子６０は、図示した構造に限られず、圧電素子６０を変形させてインクのような液体を吐出させることができる型であれば良い。また、圧電素子６０は、屈曲振動に限られず、いわゆる縦振動を用いる構成でも良い。
また、圧電素子６０は、ヘッドユニット２０においてキャビティ６３１とノズル６５１とに対応して設けられ、当該圧電素子６０は、図１において、選択部２３０にも対応して設けられる。このため、圧電素子６０、キャビティ６３１、ノズル６５１および選択部２３０のセットは、ノズル６５１毎に設けられることになる。

図４の（ａ）は、ノズル６５１の配列の一例を示す図である。
この図に示されるように、ノズル６５１は、例えば２列で次のように配列している。詳細には、１列分でみたとき、複数個のノズル６５１が副走査方向に沿ってピッチＰｖで配置する一方、２列同士では、主走査方向にピッチＰｈだけ離間して、かつ、副走査方向にピッチＰｖの半分だけシフトした関係となっている。
なお、ノズル６５１は、カラー印刷する場合には、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）などの各色に対応したパターンが例えば主走査方向に沿って設けられるが、以下の説明では、簡略化するために、単色で階調を表現する場合について説明する。

図４の（ｂ）は、同図の（ａ）に示したノズル配列による画像形成の基本解像度を説明するための図である。なお、この図は、説明を簡易化するために、ノズル６５１からインク滴を１回吐出させて、１つのドットを形成する方法（第１方法）の例であり、黒塗りの丸印がインク滴の着弾により形成されるドットを示している。

ヘッドユニット２０が、主走査方向に速度ｖで移動するとき、同図に示されるように、インク滴の着弾によって形成されるドットの（主走査方向の）間隔Ｄと、当該速度ｖとは、次のような関係にある。
すなわち、１回のインク滴の吐出で１ドットが形成される場合、ドット間隔Ｄは、速度ｖを、インクの吐出周波数ｆで除した値（＝ｖ／ｆ）、換言すれば、インク滴が繰り返し吐出される周期（１／ｆ）においてヘッドユニット２０が移動する距離で示される。
なお、図４の例では、ピッチＰｈがドット間隔Ｄに対して係数ｎで比例する関係にして、２列のノズル６５１から吐出されるインク滴が、印刷媒体Ｐにおいて同一列で揃うように着弾させている。このため、（ｂ）に示されるように、副走査方向のドット間隔が、主走査方向のドット間隔の半分となっている。ドットの配列は、図示の例に限られないことは言うまでもない。

ところで、高速印刷を実現するためには、単純には、ヘッドユニット２０が主走査方向に移動する速度ｖを高めれば良い。ただし、単に速度ｖを高めるだけでは、ドットの間隔Ｄが長くなってしまう。このため、ある程度の解像度を確保した上で、高速印刷を実現するためには、インクの吐出周波数ｆを高めて、単位時間当たりに形成されるドット数を増やす必要がある。
また、印刷速度とは別に、解像度を高めるためには、単位面積当たりで形成されるドット数を増やせば良い。ただし、ドット数を増やす場合に、インクを少量にしないと、隣り合うドット同士が結合してしまうだけでなく、インクの吐出周波数ｆを高めないと、印刷速度が低下する。
このように、高速印刷および高解像度印刷を実現するためには、インクの吐出周波数ｆを高める必要があるのは、上述した通りである。

一方、印刷媒体Ｐにドットを形成する方法としては、インク滴を１回吐出させて、１つのドットを形成する方法のほかに、単位期間にインク滴を２回以上吐出可能として、単位期間において吐出された１以上のインク滴を着弾させ、当該着弾した１以上のインク滴を結合させることで、１つのドットを形成する方法（第２方法）や、これら２以上のインク滴を結合させることなく、２以上のドットを形成する方法（第３方法）がある。以降の説明では、ドットを上記第２方法によって形成する場合について説明する。

本実施形態では、第２方法について、次のような例を想定して説明する。すなわち、本実施形態において、１つのドットについては、インクを最多で２回吐出させることで、大ドット、中ドット、小ドットおよび非記録の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを用意して、それぞれにおいて、１周期に前半パターンと後半パターンとを持たせている。１周期のうち、前半・後半において駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、表現すべき階調に応じた選択して（または選択しないで）、圧電素子６０に供給する構成となっている。
そこで、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについて説明し、この後、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成について説明する。なお、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについては、それぞれ駆動回路５０によって生成されるが、駆動回路５０については、便宜的に、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための構成の後に説明する。

図５は、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形等を示す図である。
図に示されるように、駆動信号ＣＯＭ−Ａは、印刷周期Ｔａのうち、制御信号ＬＡＴが出力されて（立ち上がって）から制御信号ＣＨが出力されるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、印刷周期Ｔａのうち、制御信号ＣＨが出力されてから次の制御信号ＬＡＴが出力されるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを連続させた波形となっている。

本実施形態において台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

駆動信号ＣＯＭ−Ｂは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを連続させた波形となっている。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズル６５１の開孔部付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Ｂｄｐ１が圧電素子６０の一端に供給されたとしても、当該圧電素子６０に対応するノズル６５１からインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から上記所定量よりも少ない量のインクを吐出させる波形である。

なお、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖcで共通である。すなわち、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖcで開始し、電圧Ｖcで終了する波形となっている。

図６は、図２における選択制御部２１０の構成を示す図である。
この図に示されるように、選択制御部２１０には、クロック信号Ｓck、データ信号Ｄata、制御信号ＬＡＴ、ＣＨが制御ユニット１０から供給される。選択制御部２１０では、シフトレジスタ（Ｓ／Ｒ）２１２とラッチ回路２１４とデコーダー２１６との組が、圧電素子６０（ノズル６５１）のそれぞれに対応して設けられている。

データ信号Ｄataは、画像の１ドットを形成するにあたって、当該ドットのサイズを規定する。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するために、データ信号Ｄataは、上位ビット（ＭＳＢ）および下位ビット（ＬＳＢ）の２ビットで構成される。
データ信号Ｄataは、クロック信号Ｓckに同期してノズルごとに、ヘッドユニット２０の主走査に合わせて制御部１００からシリアルで供給される。シリアルで供給されたデータ信号Ｄataを、ノズルに対応して２ビット分、一旦保持するための構成がシフトレジスタ２１２である。
詳細には、圧電素子６０（ノズル）に対応した段数のシフトレジスタ２１２が互いに縦続接続されるとともに、シリアルで供給されたデータ信号Ｄataが、クロック信号Ｓckにしたがって順次後段に転送される構成となっている。
なお、圧電素子６０の個数をｍ（ｍは複数）としたときに、シフトレジスタ２１２を区別するために、データ信号Ｄataが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ラッチ回路２１４は、シフトレジスタ２１２で保持されたデータ信号Ｄataを制御信号ＬＡＴの立ち上がりでラッチする。
デコーダー２１６は、ラッチ回路２１４によってラッチされた２ビットのデータ信号Ｄataをデコードして、制御信号ＬＡＴと制御信号ＣＨとで規定される期間Ｔ１、Ｔ２ごとに、選択信号Ｓａ、Ｓｂを出力して、選択部２３０での選択を規定する。

図７は、デコーダー２１６におけるデコード内容を示す図である。
この図において、ラッチされた２ビットの印刷データＤataについては（ＭＳＢ、ＬＳＢ）と表記している。デコーダー２１６は、例えばラッチされた印刷データＤataが（０、１）であれば、選択信号Ｓａ、Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ、Ｌレベルとし、期間Ｔ２ではそれぞれＬ、Ｈレベルとして、出力するということを意味している。
なお、選択信号Ｓａ、Ｓｂの論理レベルについては、クロック信号Ｓck、印刷データＤata、制御信号ＬＡＴ、ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

図８は、図２における圧電素子６０（ノズル６５１）の１個分に対応する選択部２３０の構成を示す図である。
この図に示されるように、選択部２３０は、インバーター（ＮＯＴ回路）２３２ａ、２３２ｂと、トランスファーゲート２３４ａ、２３４ｂとを有する。
デコーダー２１６からの選択信号Ｓａは、トランスファーゲート２３４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター２３２ａによって論理反転されて、トランスファーゲート２３４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート２３４ｂの正制御端に供給される一方で、インバーター２３２ｂによって論理反転されて、トランスファーゲート２３４ｂの負制御端に供給される。
トランスファーゲート２３４ａの入力端には、駆動信号ＣＯＭ−Ａが供給され、トランスファーゲート２３４ｂの入力端には、駆動信号ＣＯＭ−Ｂが供給される。トランスファーゲート２３４ａ、２３４ｂの出力端同士は、共通接続されるとともに、対応する圧電素子６０の一端に接続される。
トランスファーゲート２３４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート２３４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

次に、選択制御部２１０と選択部２３０との動作について図５を参照して説明する。

データ信号Ｄataが、制御部１００からノズル毎に、クロック信号Ｓckに同期してシリアルで供給されて、ノズルに対応するシフトレジスタ２１２において順次転送される。そして、制御部１００がクロック信号Ｓckの供給を停止させると、シフトレジスタ２１２のそれぞれには、ノズルに対応したデータ信号Ｄataが保持された状態になる。なお、データ信号Ｄataは、シフトレジスタ２２２における最終ｍ段、…、２段、１段のノズルに対応した順番で供給される。
ここで、制御信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、シフトレジスタ２１２に保持されたデータ信号Ｄataを一斉にラッチする。図５において、Ｌ１、Ｌ２、…、Ｌｍは、データ信号Ｄataが、１段、２段、…、ｍ段のシフトレジスタ２１２に対応するラッチ回路２１４によってラッチされたデータ信号Ｄataを示している。

デコーダー２１６は、ラッチされたデータ信号Ｄataで規定されるドットのサイズに応じて、期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓａ、Ｓａの論理レベルを図７に示されるような内容で出力する。
すなわち、第１に、デコーダー２１６は、当該データ信号Ｄataが（１、１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてもＨ、Ｌレベルとする。第２に、デコーダー２１６は、当該データ信号Ｄataが（０、１）であって、中ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第３に、デコーダー２１６は、当該データ信号Ｄataが（１、０）であって、小ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第４に、デコーダー２１６は、当該データ信号Ｄataが（０、０）であって、非記録を規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｈレベルとし、期間Ｔ２においてＬ、Ｌレベルとする。

図９は、データ信号Ｄataに応じて選択されて、圧電素子６０の一端に供給される駆動信号の電圧波形を示す図である。
データ信号Ｄataが（１、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂがオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。選択信号Ｓａ、Ｓｂは期間Ｔ２においてもＨ、Ｌレベルとなるので、選択部２３０は、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ２を選択する。
このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、駆動信号として圧電素子６０の一端に供給されると、当該圧電素子６０に対応したノズル６５１から、中程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐにはそれぞれのインクが着弾し合体して、結果的に、データ信号Ｄataで規定される通りの大ドットが形成されることになる。

データ信号Ｄataが（０、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂはオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。
したがって、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐには、それぞれのインクが着弾して合体して、結果的に、データ信号Ｄataで規定された通りの中ドットが形成されることになる。

データ信号Ｄataが（１、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてともにＬレベルとなるので、トランスファーゲート２３４ａ、２３４ｂがオフする。このため、期間Ｔ１において台形波形Ａｄｐ１、Ｂｄｐ１のいずれも選択されない。トランスファーゲート２３４ａ、２３４ｂがともにオフする場合、当該トランスファーゲート２３４ａ、２３４ｂの出力端同士の接続点から圧電素子６０の一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子６０は、自己が有する容量性によって、トランスファーゲートがオフする直前の電圧（Ｖc−Ｖ_ＢＳ）を保持する。

次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。このため、ノズル６５１から、期間Ｔ２においてのみ小程度の量のインクが吐出されるので、印刷媒体Ｐには、データ信号Ｄataで規定された通りの小ドットが形成されることになる。

データ信号Ｄataが（０、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＬ、Ｈレベルとなるので、トランスファーゲート２３４ａがオフし、トランスファーゲート２３４ｂがオンする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２、Ｂｄｐ２のいずれも選択されない。
このため、期間Ｔ１においてノズル６５１の開孔部付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Ｄataで規定された通りの非記録になる。

このように、選択部２３０は、選択制御部２１０による指示にしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し（または選択しないで）、圧電素子６０の一端に供給する。このため、各圧電素子６０は、データ信号Ｄataで規定されるドットのサイズに応じて駆動されることになる。
なお、図５に示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂはあくまでも一例である。実際には、ヘッドユニット２０の移動速度や印刷媒体Ｐの性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子６０が、電圧の上昇に伴って上方向に撓む例で説明したが、電極６１１、６１２に供給する電圧を逆転させると、圧電素子６０は、電圧の上昇に伴って下方向に撓むことになる。このため、圧電素子６０が、電圧の上昇に伴って下方向に撓む構成では、図に例示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂが、電圧Ｖcを基準に反転した波形となる。

このように本実施形態において、印刷媒体Ｐに対して１ドットは単位期間である周期Ｔａを単位として形成される。このため、周期Ｔａにおいて（最多で）２回のインク滴の吐出により１ドットを形成する本実施形態では、インクの吐出周波数ｆは２／Ｔａとなり、ドット間隔Ｄは、ヘッドユニットの移動速度ｖを、インクの吐出周波数ｆ（＝２／Ｔａ）で除した値となる。
一般に、単位期間Ｔにおいてインク滴がＱ（Ｑは２以上の整数）回吐出可能であって、当該Ｑ回のインク滴の吐出で１ドットが形成される場合、インクの吐出周波数ｆはＱ／Ｔと表すことができる。
本実施形態のように、印刷媒体Ｐに異なるサイズのドットを形成する場合の方が、１回のインク滴の吐出で１ドットを形成する場合と比較して、１ドットを形成するために要する時間（周期）が同じでも、１回のインク滴を１回吐出するため時間を短くする必要がある。
なお、２以上のインク滴を結合させないで２以上のドットを形成する第３方法については、特段の説明は要しないであろう。

続いて、駆動回路５０−ａ、５０−ｂについて説明する。このうち、一方の駆動回路５０−ａについて概略すると、次のようにして駆動信号ＣＯＭ−Ａを生成する。すなわち、駆動回路５０−ａは、
第１に、制御部１００から供給されるデータｄＡをアナログ変換し、第２に、出力される駆動信号ＣＯＭ−Ａを帰還するとともに、当該駆動信号ＣＯＭ−Ａに基づく信号（減衰信号）と目標信号との偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正して、当該補正した信号にしたがって変調信号を生成し、第３に、当該変調信号にしたがってトランジスターをスイッチングすることによって増幅変調信号を生成し、第４に、当該増幅変調信号をローパスフィルターで平滑化して、当該平滑化した信号を駆動信号ＣＯＭ−Ａとして出力する。
他方の駆動回路５０−ｂについても同様な構成であり、データｄＢから駆動信号ＣＯＭ−Ｂを出力する点についてのみ異なる。そこで以下の図１０においては、駆動回路５０−ａ、５０−ｂについて区別しないで、駆動回路５０として説明する。
ただし、入力されるデータや出力される駆動信号については、ｄＡ（ｄＢ）、ＣＯＭ−Ａ（ＣＯＭ−Ｂ）などと表記して、駆動回路５０−ａの場合には、データｄＡを入力して駆動信号ＣＯＭ−Ａを出力し、駆動回路５０−ｂの場合には、データｄＢを入力して駆動信号ＣＯＭ−Ｂを出力する、ということを表すことにする。

図１０は、駆動回路５０の回路構成を示す図である。
この図に示されるように、駆動回路５０は、ＬＳＩ５００や、トランジスターＭ３、Ｍ４のほか、抵抗やコンデンサーなどの各種素子から構成される。

ＬＳＩ（Large Scale Integration）５００は、制御部１００からピンＤ０〜Ｄ９を介して入力した１０ビットのデータｄＡ（ｄＢ）に基づいて、トランジスターＭ３、Ｍ４のそれぞれにゲート信号を出力するものである。このようなゲート信号を出力するため、ＬＳＩ５００は、ＤＡＣ（Digital to Analog Converter）５０２と、加算器５０４、５０６と、積分減衰器５１２、減衰器５１４と、コンパレーター５２０と、ＮＯＴ回路５２２と、ゲートドライバー５３３、５３４と、を含む。

ＤＡＣ５０２は、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形を規定するデータｄＡ（ｄＢ）を、アナログ信号Ａaに変換し、加算器５０４の入力端（−）に供給する。なお、このアナログ信号Ａaの電圧振幅は、例えば０〜２ボルト程度であり、この電圧を約２０倍に増幅したものが、駆動信号ＣＯＭ−Ａとなる。つまり、アナログ信号Ａaは、駆動信号ＣＯＭ−Ａの増幅前の目標となる信号である。
積分減衰器５１２は、ピンＶfbを介して入力した端子Ｏutの電圧、すなわち、駆動信号ＣＯＭ−Ａを減衰するとともに、積分して、加算器５０４の入力端（＋）に供給する。
加算器５０４は、入力端（＋）の電圧から入力端（−）の電圧を差し引いた電圧の信号Ａbを加算器５０６の入力端の一方に供給する。
なお、ＤＡＣ５０２からＮＯＴ回路５２２までに至る回路の電源電圧は、低振幅の３．３ボルトである。このため、アナログ信号Ａaの電圧が最大でも２ボルト程度であるのに対し、駆動信号ＣＯＭ−Ａの電圧が最大で４０ボルトを超える場合があるので、偏差を求めるにあたって両電圧の振幅範囲を合わせるため、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧を積分減衰器５１２によって減衰させている。

減衰器５１４は、ピンＩfbを介して入力した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波成分を減衰して、加算器５０６の入力端の他方に供給する。加算器５０６は、入力端の一方における電圧と他方における電圧とを加算した電圧の信号Ａsを、コンパレーター５２０に供給する。減衰器５１４による減衰は、積分減衰器５１２と同様に、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を帰還するにあたって、振幅を合わせるためである。
加算器５０６から出力される信号Ａsの電圧は、ピンＶfbに供給された信号の減衰電圧から、アナログ信号Ａaの電圧を差し引いて、ピンＩfbに供給された信号の減衰電圧を加算した電圧である。このため、加算器５０６による信号Ａsの電圧は、端子Ｏutから出力される駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の減衰電圧から、目標であるアナログ信号Ａaの電圧を指し引いた偏差を、当該駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波成分で補正した信号ということができる。

コンパレーター５２０は、加算器５０６による加算電圧に基づいて、次のようにパルス変調した変調信号Ｍsを出力する。詳細には、コンパレーター５２０は、加算器５０６から出力される信号Ａsが電圧上昇時であれば、電圧閾値Ｖth1以上になったときにＨレベルとなり、信号Ａsが電圧下降時であれば、電圧閾値Ｖth2を下回ったときにＬレベルとなる変調信号Ｍsを出力する。なお、後述するように、電圧閾値は、
Ｖth1＞Ｖth2
という関係に設定されている。

コンパレーター５２０による変調信号Ｍsは、ＮＯＴ回路５２２による論理反転を経て、ゲートドライバー５３４に供給される。一方、ゲートドライバー５３３には、論理反転を経ることなく変調信号Ｍsが供給される。このため、ゲートドライバー５３３、５３４に供給される論理レベルは互いに排他的な関係にある。

ゲートドライバー５３３、５３４に供給される論理レベルは、実際には、同時にＨレベルとはならないように（トランジスターＭ３、Ｍ４が同時にオンしないように）、タイミング制御しても良い。このため、ここでいう排他的とは、厳密にいえば、同時にＨレベルになることがない（トランジスターＭ３、Ｍ４でいえば、同時にオンすることがない）、という意味である。

ところで、ここでいう変調信号は、狭義には変調信号Ｍsであるが、信号Ａaに応じてパルス変調したものと考えれば、変調信号Ｍsの否定信号（ＮＯＴ回路５２２の出力信号）も変調信号に含まれる。すなわち、信号Ａaに応じてパルス変調した変調信号には、変調信号Ｍsのみならず、当該変調信号Ｍsの論理レベルを反転させたものや、タイミング制御されたものが含まれる。

なお、コンパレーター５２０が変調信号Ｍsを出力するので、当該コンパレーター５２０に致るまでの回路、すなわち、ＤＡＣ５０２と、加算器５０４、５０６と、積分減衰器５１２、減衰器５１４と、コンパレーター５２０とが変調信号Ｍsを生成する変調回路ということができる。
また、図１０に示した構成では、デジタルのデータｄＡ（ｄＢ）をＤＡＣ５０２によってアナログの信号Ａaに変換したが、ＤＡＣ５０２を介することなく、例えば制御部１００による指示にしたがって外部回路から信号Ａaの供給を受けても良い。デジタルのデータｄＡ（ｄＢ）にしても、アナログの信号Ａaにしても、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形を生成するにあたっての目標値を規定しているので、源信号であることには変わりはない。

ゲートドライバー５３３は、コンパレーター５２０の出力信号である低論理振幅の変調信号Ｍsを高論理振幅にレベルシフトし、ゲート信号として、ピンＨdrから抵抗Ｒ８を介してトランジスターＭ３のゲート電極に供給する。
ゲートドライバー５３４は、変調信号ＭsをＮＯＴ回路５２２で論理反転した低論理振幅を高論理振幅にレベルシフトし、ゲート信号として、ピンＬdrから抵抗Ｒ９を介してトランジスターＭ４のゲート電極に供給する。

トランジスターＭ３、Ｍ４は、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）である。このうち、ハイサイドのトランジスターＭ３において、ドレイン電極には、電圧Ｖh（例えば４２ボルト）が印加される。ローサイドのトランジスターＭ４については、ソース電極が、グラウンドに接地されている。
トランジスターＭ３、Ｍ４のそれぞれはゲート信号がＨレベルであればオンする。このため、トランジスターＭ３のソース電極とトランジスターＭ４のドレイン電極との接続点Ｓｄ、すなわちインダクターＬ２の一端では、変調信号Ｍsを増幅した変調増幅信号が現れることになる。このため、トランジスターＭ３、Ｍ４が、変調信号Ｍsを増幅した変調増幅信号を出力することになる。

インダクターＬ２の他端は、この駆動回路５０で出力となる端子Ｏutであり、当該端子Ｏutから駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）が、ヘッドユニット２０に、フレキシブルケーブル１９０（図１および図２参照）を介して供給される。

また、端子Ｏutは、コンデンサーＣ１０の一端と、コンデンサーＣ２２の一端と、抵抗Ｒ４の一端とに、にそれぞれ接続されている。このうち、コンデンサーＣ１０の他端は、グラウンドに接地されている。このため、インダクターＬ２とコンデンサーＣ１０とは、トランジスターＭ３、Ｍ４の接続点に現れる増幅変調信号を平滑化するＬＰＦ（Low Pass Filter）として機能する。

抵抗Ｒ４の他端は、ピンＶfbおよび抵抗Ｒ２３の一端に接続され、当該抵抗Ｒ２３の他端には電圧Ｖhが印加される。これにより、ピンＶfbには、端子Ｏutからの駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）がプルアップされて帰還されることになる。

コンデンサーＣ２２の他端は、抵抗Ｒ５の一端と抵抗Ｒ３２の一端とに接続される。このうち、抵抗Ｒ５の他端はグラウンドに接地される。このため、コンデンサーＣ２２と抵抗Ｒ５とは、端子Ｏutからの駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）のうち、カットオフ周波数以上の高周波成分を通過させるＨＰＦ（High Pass Filter）として機能する。なお、ＨＰＦのカットオフ周波数は、例えば約９ＭＨｚに設定される。

また、抵抗Ｒ３２の他端は、コンデンサーＣ２０の一端とコンデンサーＣ５８の一端とに接続される。このうち、コンデンサーＣ５８の他端はグラウンドに接地される。このため、抵抗Ｒ３２とコンデンサーＣ５８とは、上記ＨＰＦを通過した信号成分のうち、カットオフ周波数以下の低周波成分を通過させるＬＰＦ（Low Pass Filter）として機能する。なお、ＬＰＦのカットオフ周波数は、例えば約１６０ＭＨｚに設定される。
上記ＨＰＦのカットオフ周波数は、上記ＬＰＦのカットオフ周波数よりも低く設定されるので、ＨＰＦとＬＰＦとは、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）のうち、所定の周波数域の周波数成分を通過させるＢＰＦ（Band Pass Filter）として機能する。

コンデンサーＣ２０の他端は、ＬＳＩ５００のピンＩfbに接続される。これにより、ピンＩfbには、上記ＢＰＦを通過した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の周波数成分のうち、直流成分がカットされて帰還されることになる。

ところで、端子Ｏutから出力される駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）は、トランジスターＭ３、Ｍ４の接続点Ｓｄにおける増幅変調信号を、インダクターＬ２およびコンデンサーＣ１０からなるローパスフィルターによって平滑化した信号である。この駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）は、ピンＶfbを介して積分・減算された上で、加算器５０４に帰還されるので、帰還の遅延（インダクターＬ２およびコンデンサーＣ１０の平滑化による遅延と、積分減衰器５１２による遅延と、の和）と、帰還の伝達関数で定まる周波数で自励発振することになる。
ただし、ピンＶfbを介した帰還経路の遅延量が大であるために、当該ピンＶfbを介した帰還のみでは、自励発振の周波数を、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形精度を十分に確保できるほど高くすることができない。

そこで、本実施形態では、ピンＶfbを介した経路とは別に、ピンＩfbを介して、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波成分を帰還する経路を設けることによって、回路全体でみたときの遅延を小さくしている。このため、信号Ａbに、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の高周波成分を加算した信号Ａsの周波数は、ピンＩfbを介した経路が存在しない場合と比較して高くなり、これにより、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の精度を十分に確保している。

なお、この駆動回路５０では、帰還経路として、ピンＶfbを介した経路とピンＩfbを介した経路との２経路を有する。このため、駆動回路５０の帰還回路は、ピンＶfbを介した経路に関与する抵抗Ｒ４、Ｒ２３と、ピンＩfbを介した経路に関与する抵抗Ｒ５、Ｒ３２、コンデンサーＣ２０、Ｃ２２、Ｃ５６との２経路分の回路によって構成される。
また、図１０では図示していないが、駆動回路５０において、抵抗Ｒ４、Ｒ５、Ｒ２３、Ｒ３２と、コンデンサーＣ２０、Ｃ２２、Ｃ５６とで構成される帰還回路Ｆｂｃと表記する場合がある。

図１１は、信号Ａsと変調信号Ｍsとの波形を、アナログ信号Ａaとの波形と関連付けて示す図である。
この図に示されるように、信号Ａsは三角波であり、その発振周波数は、アナログ信号Ａaの電圧（入力電圧）に応じて変動する。具体的には、入力電圧が中間値である場合に最も高くなり、入力電圧が中間値から高くなるにつれて、または、低くなるにつれて、低くなる。

また、信号Ａsにおいて三角波の傾斜は、入力電圧が中間値付近であれば、上り（電圧の上昇）と下り（電圧の下降）とでほぼ等しくなる。このため、信号Ａsをコンパレーター５２０によって電圧Ｖth1、Ｖth2と比較した結果である変調信号Ｍsのデューティー比は、ほぼ５０％となる。入力電圧が中間値から高くなると、信号Ａsの下りの傾斜が緩くなる。このため、変調信号ＭsがＨレベルとなる期間が相対的に長くなって、デューティー比が大きくなる。一方、入力電圧が中間値から低くなるにつれて、信号Ａsの上りの傾斜が緩くなる。このため、変調信号ＭsがＬレベルとなる期間が相対的に短くなって、デューティー比が小さくなる。
このため、変調信号Ｍsは、次のようなパルス密度変調信号となる。すなわち、変調信号Ｍsのデューティー比は、入力電圧の中間値でほぼ５０％であり、入力電圧が中間値よりも高くなるにつれて大きくなり、入力電圧が中間値よりも低くなるにつれて小さくなる。

ゲートドライバー５３３は、上述したように変調信号Ｍsに基づいてトランジスターＭ３をオン／オフさせる。すなわち、ゲートドライバー５３３は、トランジスターＭ３を、変調信号ＭsがＨレベルであればオンさせ、変調信号ＭsがＬレベルであればオフさせる。ゲートドライバー５３４は、変調信号Ｍsの論理反転信号に基づいてトランジスターＭ４をオン／オフさせる。すなわち、ゲートドライバー５３４は、トランジスターＭ４を、変調信号ＭsがＨレベルであればオフさせ、変調信号ＭsがＬレベルであればオンさせる。
したがって、トランジスターＭ３、Ｍ４の接続点Ｓｄにおける増幅変調信号をインダクターＬ２およびコンデンサーＣ１０で平滑化した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧は、変調信号Ｍsのデューティー比が大きくなるにつれて高くなり、デューティー比が小さくなるにつれて低くなるので、結果的に、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）は、アナログ信号Ａaの電圧を拡大した信号となるように制御されて、出力されることになる。

この駆動回路５０は、パルス密度変調を用いているので、変調周波数が固定のパルス幅変調と比較して、デューティー比の変化幅を大きく取れる、という利点がある。
すなわち、回路全体で扱うことができる最小の正パルス幅と負パルス幅はその回路特性で制約されるので、周波数固定のパルス幅変調では、デューティー比の変化幅として所定の範囲（例えば１０％から９０％までの範囲）しか確保できない。これに対し、パルス密度変調では、入力電圧が中間値から離れるにつれて、発振周波数が低くなるため、入力電圧が高い領域においては、デューティー比をより大きくすることができ、また、入力電圧が低い領域においては、デューティー比をより小さくすることができる。このため、自励発振型パルス密度変調では、デューティー比の変化幅として、より広い範囲（例えば５％から９５％までの範囲）を確保することができるのである。

また、駆動回路５０は、自励発振であり、他励発振のように高い周波数の搬送波を生成する回路が不要である。このため、高電圧を扱う回路以外の、すなわちＬＳＩ５００が担う機能の、集積化が容易である、という利点がある。
加えて、駆動回路５０では、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の帰還経路として、ピンＶfbを介した経路だけでなく、ピンＩfbを介して高周波成分を帰還する経路があるので、回路全体でみたときの遅延が小さくなる。このため、自励発振の周波数が高くなるので、駆動回路５０は、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を精度良く生成することが可能になる。

このような駆動回路５０は、ＬＳＩや、コンデンサー、抵抗などの各種の素子を多層の回路基板に実装することによって構成される。さらに、１枚の回路基板には、複数組分の駆動回路５０が実装される。そこで次に、駆動回路５０−ａ、５０−ｂにおいて、これらの駆動回路を構成する素子が、回路基板の両面において、どのよう配置、実装されるかについて説明する。

図１２は、回路基板を平面視したときに、当該回路基板における第２実装面としての表（おもて）面に実装される素子の配置を示す図であり、図１３は、当該回路基板における第１実装面としての裏面に実装される素子の配置を、当該表面から透視した状態で示す図である。なお、表面、裏面は、相対的な関係にあり、両面のいずれかの面を区別するための便宜上の表記に過ぎない。すなわち、一方の面を仮に表面としたときに、他方の面が裏面となる関係にある。

また、これらの図では、駆動回路５０−ａ、５０−ｂを構成する素子を区別するために、図１０で区別することなく示した素子のうち、駆動回路５０−ａを構成する素子については、符号の末尾に「−ａ」を付し、駆動回路５０−ｂを構成する素子については符号の末尾に「−ｂ」を付して表記している。例えば、インダクターＬ２−ａは、駆動回路５０−ａを構成する素子であり、トランジスターＭ３−ｂは、駆動回路５０−ｂを構成する素子である。

これらの図に示されるように、回路基板の裏面には、駆動回路５０−ａを構成するトランジスターＭ３−ａ、Ｍ４−ａ、インダクターＬ２−ａ、コンデンサーＣ１０−ａ、帰還回路Ｆｂｃ−ａと、駆動回路５０−ｂを構成するＬＳＩ５００−ｂ、トランジスターＭ３−ｂ、Ｍ４−ｂ、インダクターＬ２−ｂ、コンデンサーＣ１０−ｂ、帰還回路Ｆｂｃ−ｂとが実装される。すなわち、駆動回路５０−ａ、５０−ｂにおいて、ローパスフィルターの構成素子と、帰還回路Ｆｂｃ−ａ、Ｆｂｃ−ｂの構成素子とは、すべて同じ側の裏面に実装されている。

一方、回路基板の表面には、駆動回路５０−ａを構成するＬＳＩ５００−ａが、平面視したときに、裏面に実装されたＬＳＩ５００−ａと重ならない位置に実装されるほか、駆動回路５０−ａを構成する抵抗Ｒ８−ａ、Ｒ９−ａと、駆動回路５０−ｂを構成する抵抗Ｒ８−ｂ、Ｒ９−ｂとが実装される。

駆動回路５０−ａにおいて、表面に実装されたＬＳＩ５００−ａのピンＨdrから出力されるゲート信号は、同じく表面に実装された抵抗Ｒ８−ａを介した後、図示省略したスルーホール（ビア）を経て、裏面に実装されたトランジスターＭ３−ａのゲート電極に供給される。ピンＬdrから出力されるゲート信号についても、同様であり、表面に実装された抵抗Ｒ９−ａを介した後、スルーホールを経て、裏面に実装されたトランジスターＭ４−ａのゲート電極に供給される。また、駆動回路５０−ａにおいて、裏面に実装された帰還回路Ｆｂｃ−ａを介した２系統の帰還信号は、図示省略したスルーホールを経て、表面に実装されたＬＳＩ５００−ａのピンＶfb、Ｉfbに帰還される。

一方、駆動回路５０−ｂにおいて、裏面に実装されたＬＳＩ５００−ｂのピンＨdrから出力されるゲート信号は、スルーホールを介して、表面に実装された抵抗Ｒ８−ｂの一端に供給された後、当該抵抗Ｒ８−ｂの他端から、スルーホールを介し、再度裏面に導かれて、トランジスターＭ３−ｂのゲート電極に供給される。ピンＬdrから出力されるゲート信号についても、同様であり、裏面に実装されたＬＳＩ５００−ｂのピンＬdrからスルーホールを介して、表面に実装された抵抗Ｒ９−ｂの一端に供給された後、当該抵抗Ｒ９−ｂの他端から、スルーホールを介し、再度裏面に導かれて、トランジスターＭ４−ｂのゲート電極に供給される。また、駆動回路５０−ｂにおいて、裏面に実装された帰還回路Ｆｂｃ−ａを介した２系統の帰還信号は、そのままスルーホールを介することなく、ＬＳＩ５００−ｂのピンＶfb、Ｉfbに帰還される。

ところで、図１０に示した駆動回路５０では、トランジスターＭ３、Ｍ４がオンオフ（スイッチング）することによって、数アンペア程度の比較的大きな電流が、トランジスターＭ３、Ｍ４およびローパスフィルターに流れる。このため、トランジスターＭ３、Ｍ４と、ローパスフィルターを構成するインダクターＬ２とが発熱しやすい（第１の問題）、第２に、スパイク電流に起因するノイズが発生して誤動作を招きやすい（第２の問題）、という２つの問題が指摘されている。

このうち、第１の問題については、ヒートシンクや送風ファンなどを設置して、発熱素子の放熱を促せば良い。本実施形態では、発熱しやすい素子、具体的にはトランジスターＭ３−ａ、Ｍ４−ａ、Ｍ３−ｂ、Ｍ４−ｂや、インダクターＬ２−ａ、Ｌ２−ｂが、裏面に集約されているので、当該裏面に対して発熱の対策を講じれば良く、両面に発熱素子が分散されて実装される構成と比較して、放熱のための構成の簡易化を図ることができる。

第２の問題は、図１０において、ローパスフィルターを構成するインダクターＬ２およびコンデンサーＣ１０のうち、特にコンデンサーＣ１０に寄生するインダクタンス成分によって、ピンＶfb、Ｉfbを介して帰還される信号にノイズが重畳されて、誤動作の原因になる、という点が本件発明者のシミュレーションによって確認されている。
そこで、第２の問題については、本実施形態では、ローパスフィルターを構成する素子のうち、コンデンサーＣ１０−ａ（Ｃ１０−ｂ）および帰還回路Ｆｂｃ−ａ（Ｆｂｃ−ｂ）の構成素子を、すべて同じ側の裏面に実装するとともに、当該裏面において、グラウンドを次のようにパターニングすることによって対処している。

図１４は、当該回路基板における裏面の配線パターンを示す図であり、特に駆動回路５００−ｂについて抜き出して示している。また、図１５は、当該回路基板において、駆動回路５００−ｂを構成する素子の配置を、図１４に示した配線パターンとの関係で示す平面図である。
これらの図に示されるように、コンデンサーＣ１０−ｂの他端Ｘ１が、第１グラウンド配線としてのグラウンドパターンＧ１に接続される。また、帰還回路Ｆｂｃ−ｂの構成素子における接地端Ｘ２、Ｘ３が、第２グラウンド配線としてのグラウンドパターンＧ２に接続される。グラウンドパターンＧ１、Ｇ２は、図１４に示されるように、当該裏面に形成された電気的に共通のグラウンドパターンである。
なお、接地端Ｘ２は、図１０でいえば、抵抗Ｒ５の他端であり、接地端Ｘ３は、コンデンサーＣ５８の他端である。また、トランジスターＭ４−ｂのソース電極についても、上記共通のグラウンドパターンに接続される構成となっている。

ところで、回路基板の両面に、駆動回路５０の構成素子を実装する場合、ある素子については表面に、他の素子については裏面に、それぞれ実装することが可能である。ただし、例えばコンデンサーＣ１０を一方の面に、帰還回路Ｆｂｃを他方の面に、それぞれ実装する構成では、両者のグラウンド同士は、スルーホールを介して接続されることになる。このため、本実施形態のように比較的高い周波数で駆動する場合には、コンデンサーＣ１０の他端に、比較的大きなインダクタンス成分が寄生した状態と等価になり、上記誤動作を招く。
これに対して、本実施形態では、コンデンサーＣ１０−ｂおよび帰還回路Ｆｂｃ−ｂの構成素子を、すべて同じ側の裏面に実装するとともに、当該コンデンサーの他端Ｘ１から帰還回路の接地端Ｘ２、Ｘ３までを、一体とした共通のグラウンドパターンとしているので、当該コンデンサーの他端から帰還回路の接地端までを、スルーホールを介して接続する構成と比較して、寄生インダクタンス成分の影響を小さく抑えることができるのである。

なお、図１４において、インダクターＬ２−ｂの他端とコンデンサーＣ１０−ｂの一端との接続点である端子Ｏut（出力）を含むパターンには、スルーホールＮ１が設けられている。また、帰還回路Ｆｂｃ−ｂにおいてコンデンサーＣ２２の一端と、抵抗Ｒ４の一端との接続点を含むパターンには、スルーホールＮ２が設けられている。ここで、図１０の回路図では、端子Ｏutから２系統に分かれて、ＬＳＩ５００のピンＶfb、Ｉfbに帰還されているが、実際には、図１４および図１５に示されるように、裏面の端子ＯutのスルーホールＮ１から、内挿の配線パターン（図示省略）に導かれるとともに、ＬＳＩ５００の手前においてスルーホールＮ２を介して再び裏面に導かれて、抵抗Ｒ４の一端とコンデンサーＣ２２の一端とに分岐する構成となっている。このうち、抵抗Ｒ４側の経路がピンＶfbに帰還され、コンデンサーＣ２２側の経路がピンＩfbに帰還される構成となっている。
ここでいう内挿の配線パターンとは、表面の配線パターンを第１層、裏面の配線パターンをｇ（ｇは３以上の整数）層としたとき、当該表面と裏面とに内挿される配線層、すなわち、第２層、第３層、…、第（ｇ−１）層で構成される配線パターンをいう。

また、トランジスターＭ３−ｂのドレイン電極が接続されるパターンには、スルーホールＮ３が設けられている。帰還回路Ｆｃｂ−ｂにおける抵抗Ｒ２３の他端に接続されるパターンには、スルーホールＮ４が設けられている。これらのスルーホールＮ３、Ｎ４には、図示省略した内挿パターンに接続されて、電圧Ｖhが印加される。

トランジスターＭ３−ｂのソース電極と、トランジスターＭ４−ｂのドレイン電極との接続点を含むパターンには、スルーホールＮ６が設けられている。インダクターＬ２−ｂの一端に接続されるパターンには、スルーホールＮ７が設けられている。スルーホールＮ６から、内挿の配線パターン（図示省略）に導かれるとともに、スルーホールＮ７を介して再び裏面に導かれる。これにより、接続点ＳｄとインダクターＬ２−ｂの一端とが電気的に接続されることになる。

またここでは、駆動回路５０−ｂの配線パターン等について説明したが、駆動回路５０−ａにおける配線パターン、特にトランジスターＭ３−ａ、Ｍ３−ａ、インダクターＬ２−ａおよびコンデンサーＣ１０−ａの周辺については、図１４、図１５における直線Ｅを基準に、駆動回路５０−ｂの配線パターンとほぼ対称となる。ただし、帰還回路Ｆｂｃ−ａについては、図において右側、すなわちトランジスターＭ３−ａ、Ｍ４−ａが位置する側にシフトする。なお、駆動回路５０−ａにおいても、特に図示しないが、コンデンサーＣ１０−ａの他端から帰還回路Ｆｂｃ−ａの接地端まで、一体とした共通のグラウンドパターンとなっている。

本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形、応用が可能である。なお、次に述べる変形、応用の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

実施形態では、ＬＳＩ５００−ｂについては、トランジスターＭ３−ｂ、Ｍ４−ｂ、インダクターＬ２−ｂ、コンデンサーＣ１０−ｂ、帰還回路Ｆｂｃ−ｂと同じ側の裏面に実装したが、表面に実装しても良い。また、トランジスターＭ３−ｂ、Ｍ４−ｂ、インダクターＬ２−ｂについては、上述したように放熱の観点から同じ面に集約して実装されることが好ましいので、トランジスターＭ３−ａ、Ｍ４−ａ、インダクターＬ２−ａとともに、裏面にではなく、表面に実装しても良い。

実施形態において、駆動回路５０は、変調信号Ｍsの生成にあたって、増幅変調信号をローパスフィルターで平滑化した駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）を帰還する構成としたが変調信号Ｍs自体を帰還しても良い。例えば、特に図示しないが、変調信号Ｍsと入力信号Ａsとの誤差を算出するとともに、当該誤差を遅延させた信号と、目標である信号Ａaとを加算または減算させて、コンパレーター５２０の入力とする構成としても良い。
なお、トランジスターＭ３、Ｍ４との接続点Ｓｄに現れる増幅変調信号は、変調信号Ｍsと論理振幅が異なるだけであるので、例えば増幅変調信号を減衰した上で、変調信号Ｍsと同様に帰還する構成とすれば良い。

また、図２に示した実施形態では、説明の便宜のために、ノズルの個数を比較的少数として、２個の駆動回路５０−ａ、５０−ｂでそれぞれ駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを出力する構成としたが、さらに駆動信号ＣＯＭ−Ｃ、ＣＯＭ−Ｄ、…を出力する駆動回路を設けても良い。すなわち、駆動回路の個数は「２」に限られない。
印刷装置１については、複数のノズル６５１を有するヘッドユニットを、主走査方向に往復動させながらインクを吐出する形式ではなく、ノズルを副走査方向に対して直交または斜めとなる方向に配列させたヘッドユニットを複数個備えて、ヘッドユニットを筐体に対して固定させた、いわゆるラインプリンタであっても良い。

実施形態では、駆動回路５０の駆動対象として、インクを吐出する圧電素子６０を例にとって説明したが、駆動対象としては、圧電素子６０に限られず、例えば超音波モーターや、タッチパネル、平面スピーカー、液晶などのディスプレイなどの容量性負荷であっても良い。すなわち、駆動回路５０は、このような容量性負荷を駆動する容量性負荷駆動回路であれば良い。

１…印刷装置（液体吐出装置）、１０…制御ユニット、２０…ヘッドユニット、５０…駆動回路、６０…圧電素子、５２０…コンパレーター、Ｌ２…インダクター、Ｃ１０…コンデンサー、Ｍ３、Ｍ４…トランジスター、６００…吐出部、６３１…キャビティ、６５１…ノズル。

Claims (6)

1. 源信号をパルス変調した変調信号を生成する変調回路と、
   前記変調信号を増幅して増幅変調信号を生成するトランジスターと、
   インダクターおよびコンデンサーを含み、前記増幅変調信号を平滑化して駆動信号を生成するローパスフィルターと、
   前記駆動信号を前記変調回路に帰還する帰還回路と、
   前記変調回路、前記トランジスター、前記ローパスフィルターおよび前記帰還回路が実装された回路基板と、
   前記駆動信号が印加されることで変位する圧電素子と、
   内部に液滴が充填されて、前記圧電素子の変位により内部容積が変化するキャビティと、
   前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を備え、
   前記回路基板は、
   第１実装面と第２実装面とを含み、
   前記第１実装面に、
   前記コンデンサーと、前記帰還回路とが実装されるとともに、当該コンデンサーに接続された第１グラウンド配線と、当該帰還回路に接続された第２グラウンド配線とが設けられ、
   前記第２実装面に、
   前記変調回路、前記トランジスター、前記インダクターのうち、少なくとも１つが実装された
   ことを特徴とする液体吐出装置。
2. 前記変調信号の周波数は、１ＭＨｚ以上８ＭＨｚ以下である
   ことを特徴とする請求項１に記載の液体吐出装置。
3. 前記第１グラウンド配線および第２グラウンド配線は、一体のパターンである
   ことを特徴とする請求項１または２に記載の液体吐出装置。
4. 前記トランジスターと前記インダクターとは同じ実装面に実装される
   ことを特徴とする請求項１乃至３のいずれかに記載の液体吐出装置。
5. 前記回路基板には、
   前記変調回路と、前記トランジスターと、前記ローパスフィルターと、前記帰還回路とを有する駆動回路が複数実装され、
   前記第１実装面には、
   複数の前記コンデンサーと、複数の前記帰還回路とが実装されるとともに、複数の前記第１グラウンド配線と、複数の前記第２グラウンド配線とが設けられた
   ことを特徴とする請求項１乃至４のいずれかに記載の液体吐出装置。
6. 駆動信号が印加されることで変位する圧電素子と、
   内部に液滴が充填されて、前記圧電素子の変位により内部容積が変化するキャビティと、
   前記キャビティの内部容積の変化に応じて前記キャビティ内の液体を吐出するために設けられたノズルと、
   を備えるヘッドユニットであって、
   前記駆動信号は、
   インダクターとコンデンサーとを含むローパスフィルターによって、増幅変調信号を平滑化したものであり、
   前記増幅変調信号は、変調信号をトランジスターによって増幅したものであり、
   前記変調信号は、源信号を変調回路によってパルス変調したものであり、
   前記変調回路には、前記駆動信号が前記帰還回路によって帰還され、
   第１実装面と第２実装面とを含む回路基板のうち、前記第１実装面に、前記コンデンサーと、前記帰還回路とが実装されるとともに、
   当該第１実装面には、当該コンデンサーに接続された第１グラウンド配線と、当該帰還回路に接続された第２グラウンド配線とが設けられ、
   前記第２実装面に、前記変調回路、前記トランジスター、前記インダクターのうち、少なくとも１つが実装された
   ことを特徴とするヘッドユニット。
   

Images